WO2018135689A1 - 발광 소자의 제조 방법 - Google Patents

발광 소자의 제조 방법 Download PDF

Info

Publication number
WO2018135689A1
WO2018135689A1 PCT/KR2017/001442 KR2017001442W WO2018135689A1 WO 2018135689 A1 WO2018135689 A1 WO 2018135689A1 KR 2017001442 W KR2017001442 W KR 2017001442W WO 2018135689 A1 WO2018135689 A1 WO 2018135689A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
polar
type semiconductor
semiconductor layer
emitting structure
Prior art date
Application number
PCT/KR2017/001442
Other languages
English (en)
French (fr)
Inventor
김진교
장동수
주미연
김화섭
김동회
Original Assignee
경희대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경희대학교산학협력단 filed Critical 경희대학교산학협력단
Publication of WO2018135689A1 publication Critical patent/WO2018135689A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements

Definitions

  • Embodiments of the present invention relate to a method of manufacturing a light emitting device using epitaxial lateral overgrowth (ELOG) and selective etching.
  • ELOG epitaxial lateral overgrowth
  • III-V nitride semiconductors such as gallium nitride (GaN) are due to their excellent physical and chemical properties such as light emitting diodes (LEDs), laser diodes (LDs), solar cells, optoelectronic devices, laser diodes, and high-frequency microelectronics. It is attracting attention as the core material of semiconductor optical devices such as devices.
  • the III-V nitride semiconductor is usually made of a semiconductor material having a compositional formula of Al x In y Ga 1-x -y N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1).
  • the nitride semiconductor optical device is applied as a light source of various products such as a backlight of a mobile phone, a keypad, an electronic board, an illumination device, and the like.
  • gallium nitride unlike silicon (Si), is almost impossible to manufacture ingots, and thus has a great difficulty in producing a single crystal substrate. Therefore, gallium nitride was grown by sapphire substrate, silicon carbide substrate, or silicon substrate by growing a gallium nitride thick film by heteroepitaxial, and then separating the substrate to produce gallium nitride.
  • gallium nitride at high quality is difficult to accommodate growth substrates that do not match closely to the crystal properties of gallium nitride because there is no suitable growth substrate that matches high quality bulk crystals and / or crystal properties of these materials. Defects and dislocations (for gallium nitride, in particular threading dislocations (TD) originating at the interface between the growth substrate and GaN).
  • TD threading dislocations
  • LLO laser lift off
  • CLO chemical lift off
  • the laser lift off (LLO) method is a technique of separating and dissolving an interface between a substrate and a thick film by a laser, and has a problem of high defect occurrence rate and high cost in the separation process
  • chemical lift off (CLO) method is relatively inexpensive and has a low incidence of additional defects in the separation process, but requires a chemically etchable sacrificial layer, so that the crystallinity of gallium nitride grown on the sacrificial layer is relatively low. There was this.
  • gallium nitride (GaN) based light emitting devices are expected to be used in future high efficiency lighting applications to replace incandescent and fluorescent lighting lamps.
  • gallium nitride (GaN) light emitting devices developed to date need further improvement in terms of luminous efficiency, light output and price, and in particular, in order to extend the application of gallium nitride (GaN) light emitting devices to general lighting, Achieving high brightness by improving the quality is considered a top priority.
  • the light generated inside the gallium nitride (GaN) light emitting device generates a total internal reflection due to the difference in refractive index between the semiconductor and the air, thereby increasing the light extraction efficiency.
  • micro LEDs mainly grow light emitting structures on sapphire substrates, pattern them to a micro size to manufacture micro LEDs, and then connect the electrodes to connect the micro LEDs.
  • This method there are problems of light efficiency due to crystalline defects, complicated manufacturing processes, and technical difficulties in separating chips from substrates.
  • An object of embodiments of the present invention is to epitaxially lateral overgroose (ELOG) an n-type semiconductor layer to selectively grow an N-polar light emitting structure and a Ga-polar light emitting structure, and then selectively form an N-polar light emitting structure. It is for manufacturing a high quality vertical light emitting device by using a removing process.
  • ELOG epitaxially lateral overgroose
  • An object of embodiments of the present invention is to epitaxially lateral overgroose (ELOG) an n-type semiconductor layer to selectively grow an N-polar light emitting structure and a Ga-polar light emitting structure, and then selectively form an N-polar light emitting structure. It is for reducing the defect ratio of a light emitting element using the process of removing.
  • ELOG epitaxially lateral overgroose
  • An object of embodiments of the present invention is to easily remove the growth substrate from the light emitting device by using a chemical etching that does not require a sacrificial layer, and to reduce the damage of the light emitting device due to the growth substrate removal process, thereby maintaining the characteristics of the high quality light emitting device It is to let.
  • An object of the embodiments of the present invention is to produce a light emitting device by using a process of selectively growing the N-polar light emitting structure and Ga-polar light emitting structure, and then selectively remove the N-polar light emitting structure, To simplify the manufacturing process, to reduce the manufacturing cost.
  • An object of embodiments of the present invention is to epitaxially lateral overgroose (ELOG) an n-type semiconductor layer to selectively grow an N-polar n-type semiconductor layer and a Ga-polar n-type semiconductor layer, and then selectively It is for manufacturing a high quality n-type semiconductor layer using a process of removing the N-polar n-type semiconductor layer.
  • ELOG epitaxially lateral overgroose
  • a method of manufacturing a light emitting device includes: forming a mask layer including at least one window area and a protrusion area on a substrate; An n-type semiconductor layer epitaxial lateral overgrowth (ELOG) on the growth substrate and an active layer and a p-type semiconductor layer on the n-type semiconductor layer to grow an N-polar light emitting structure and Forming a light emitting structure comprising a Ga-polar light emitting structure; Selectively etching the N-polar light emitting structure; Forming a first electrode on top of the Ga-polar light emitting structure; And forming a second electrode at a lower end of the Ga-polar light emitting structure, wherein the protruding region of the mask layer has a positive type protruding pattern.
  • ELOG n-type semiconductor layer epitaxial lateral overgrowth
  • the positive type protrusion pattern may have a dot shape, polygonal shape, elliptical shape, or stripe shape.
  • the Ga-polar light emitting structure formed on the protruding region may have a positive pattern.
  • only the N-polar light emitting structure may be grown on the window region, and only the Ga-polar light emitting structure may be grown on the protruding region, or the N-polar light emitting structure and the Ga-polar light emitting structure may be mixed and grown.
  • the first electrode and the second electrode may be formed to apply a current perpendicular to the light emitting structure.
  • the first electrode and the second electrode may be formed separately on each of the Ga-polar light emitting structures.
  • potassium hydroxide KOH
  • KOH potassium hydroxide
  • the active layer may be formed as a single-quantum well structure or a multi-quantum well structure (MQW).
  • MQW multi-quantum well structure
  • the active layer may include at least one of indium gallium nitride (InGaN), aluminum gallium nitride (AlGaN), gallium nitride (GaN), and aluminum indium gallium nitride (AlInGaN). It may include.
  • InGaN indium gallium nitride
  • AlGaN aluminum gallium nitride
  • GaN gallium nitride
  • AlInGaN aluminum indium gallium nitride
  • the growth substrate may include at least one of sapphire, gallium arsenide (GaAs), spinel, spinel, silicon (Si), indium phosphide (InP) and silicon carbide (SiC). It can be one.
  • the mask layer may include at least one of silicon oxide (SiO 2), silicon nitride (SiN x), and silicon oxynitride (SiON).
  • the n-type semiconductor layer may include gallium nitride (GaN), aluminum gallium nitride (AlGaN), indium gallium nitride (InGaN), and aluminum indium gallium nitride (AlInGaN). It may include at least one of.
  • the p-type semiconductor layer may be formed of gallium nitride (GaN), aluminum gallium nitride (AlGaN), indium gallium nitride (InGaN), indium nitride (InN), or aluminum nitride (InN). At least one of aluminum nitride (AlN) and aluminum indium gallium nitride (AlInGaN) may be included.
  • a light emitting device manufacturing method includes: forming a mask layer including at least one window area and a protruding area on a substrate; N-type semiconductor layer including an N-polar n-type semiconductor layer and a Ga-polar n-type semiconductor layer by epitaxial lateral overgrowth (ELOG) on the growth substrate Forming a; Selectively etching the N-polar n-type semiconductor layer; Growing an active layer and a p-type semiconductor layer on the Ga-polar n-type semiconductor layer to form a light emitting structure; Forming a first electrode on top of the light emitting structure; And forming a second electrode at a lower end of the light emitting structure, wherein the protruding region of the mask layer has a positive type protruding pattern.
  • ELOG epitaxial lateral overgrowth
  • the positive type protrusion pattern may have a dot shape, polygonal shape, elliptical shape, or stripe shape.
  • an n-type semiconductor layer is epitaxially lateral overgroove (ELOG) to selectively grow an N-polar light emitting structure and a Ga-polar light emitting structure, and optionally, N
  • ELOG epitaxially lateral overgroove
  • an n-type semiconductor layer is epitaxially lateral overgroove (ELOG) to selectively grow an N-polar light emitting structure and a Ga-polar light emitting structure, and optionally, N
  • ELOG epitaxially lateral overgroove
  • the method of manufacturing the light emitting device removes the growth substrate from the light emitting device by using chemical etching that does not require a sacrificial layer, thereby reducing damage to the light emitting device due to the growth substrate removal process, thereby providing a high quality light emitting device. It can maintain the characteristics of.
  • the light emitting device manufacturing method emits light using a process of selectively growing an N-polar light emitting structure and a Ga-polar light emitting structure, and then selectively removing the N-polar light emitting structure.
  • the manufacturing process can be simplified and the manufacturing cost can be reduced.
  • an n-type semiconductor layer is epitaxially lateral overgroove (ELOG) to selectively grow an N-polar n-type semiconductor layer and a Ga-polar n-type semiconductor layer.
  • ELOG epitaxially lateral overgroove
  • a high quality n-type semiconductor layer used for manufacturing a vertical light emitting device may be manufactured by selectively removing an N-polar n-type semiconductor layer.
  • 1 is a diagram illustrating the N-polarity and Ga-polarity of gallium nitride.
  • FIGS. 2A to 2G are cross-sectional views illustrating a method of manufacturing a light emitting device according to an embodiment of the present invention.
  • FIG 3 is a plan view illustrating a Ga-polar light emitting structure after removing the growth substrate and the mask layer in the light emitting device manufacturing method according to the embodiment of the present invention.
  • 4A to 4G are cross-sectional views illustrating a method of manufacturing a light emitting device according to another embodiment of the present invention.
  • 5A to 5C are cross-sectional views illustrating a method of manufacturing a light emitting device having a core-shell structure according to an embodiment of the present invention.
  • first and second may be used to describe various components, but the components are not limited by the terms. The terms are used only to distinguish one component from another.
  • a part such as a film, layer, area, configuration request, etc. is said to be "on” or “on” another part, it is not only when it is directly above another part, but also in the middle of the other film, layer, watershed, or component. It also includes the case where it is interposed.
  • 1 is a diagram illustrating the N-polarity and Ga-polarity of gallium nitride.
  • Gallium nitride is used as a core material for various optical devices because of its excellent physical and chemical properties.
  • Gallium nitride is used by growing by heteroepitaxial on a growth substrate such as sapphire, silicon carbide or silicon.
  • crystal quality may be improved by utilizing epitaxial lateral overgrowth (ELOG).
  • ELOG epitaxial lateral overgrowth
  • Epitaxial lateral overgrowth can grow not only gallium nitride in the vertical direction from the substrate, but also laterally over the masking pattern.
  • gallium nitride has not only defects, but especially "crystal polarity" as an important crystalline property.
  • gallium (Ga) atoms are shown as large gray spheres, and nitrogen (N) atoms as small black spheres.
  • each gallium atom in gallium nitride (eg, wurtzite gallium nitride) is tetrahedrally coordinated to four nitrogen atoms.
  • Gallium nitride may be divided into Ga-polar (+ c; 100) and N-polar (-c; 200) depending on directions.
  • label c refers to a crystal plane that is horizontal to the plane of the epitaxy film.
  • the polarity of gallium nitride is not a surface property but has a great influence on the bulk property of gallium nitride, and different properties may be expressed depending on the polarity. Therefore, the device may be manufactured by utilizing the polarity characteristics of the epitaxial gallium nitride growth layer.
  • Ga-polar (+ c; 100) gallium nitride and N-polar (-c; 200) gallium nitride are selectively grown, and only gallium nitride of the N-polar (-c; 200) portion is selectively grown.
  • an n-type semiconductor layer for a high quality vertical gallium nitride light emitting structure or light emitting structure can be produced.
  • FIGS. 2A to 2G a technique of manufacturing a light emitting device according to an embodiment of the present invention will be described with reference to FIGS. 2A to 2G.
  • FIGS. 2A to 2G are cross-sectional views illustrating a method of manufacturing a light emitting device according to an embodiment of the present invention.
  • the method may include forming a mask layer 320 including at least one window region 321 and a protruding region 322 on a growth substrate 310.
  • Epitaxial lateral overgrowth (ELOG) on the n-type semiconductor layer 331 on the 310, and an active layer 332 and a p-type semiconductor layer 333 are grown on the n-type semiconductor layer 331, Forming a light emitting structure 330 comprising an N-polar light emitting structure 341 and a Ga-polar light emitting structure 342 and selectively etching the N-polar light emitting structure 341.
  • first electrode 350 on the top of the Ga-polar light emitting structure 342 and forming the second electrode 360 on the bottom of the Ga-polar light emitting structure 342.
  • the light emitting structure 330 is grown in the N-polar direction on the window region 321 (hereinafter referred to as “N-polar light emitting structure”) and in the Ga-polar direction on the protruding region 322.
  • N-polar light emitting structure N-polar light emitting structure
  • Ga-polar light emitting structure Ga-polar light emitting structure
  • 2A is a cross-sectional view of a mask layer including at least one window region and a protruding region formed on a growth substrate.
  • the mask layer 320 may be formed on the growth substrate 310 by using a deposition process or a solution process, and then patterned using photolithography processes.
  • the mask layer 320 may include a window region 321 and a protrusion region 322 by a patterning process, and then the n-type semiconductor layer may be grown through the window region 321 of the mask layer 320. have.
  • the protruding region 322 of the mask layer 320 may have a positive type protruding pattern, and the positive type protruding pattern may be a dot shape or a polygonal shape. It may have an elliptical shape or a stripe shape, but is not limited thereto.
  • the light emitting device manufactured by the light emitting device manufacturing method according to the exemplary embodiment of the present invention may manufacture a light emitting device formed in a positive pattern.
  • the light emitting structure may have a pattern structure such as a polygonal shape, an elliptical shape, or a stripe shape.
  • a positive pattern of the light emitting device will be described with reference to FIG. 3.
  • the growth substrate 310 is formed of sapphire, gallium arsenide (GaAs), spinel, silicon (Si), indium phosphide (InP), and silicon carbide (SiC). It may be at least one, and preferably sapphire may be used.
  • the mask layer 320 may include at least one of silicon oxide (SiO 2 ), silicon nitride (SiNx) and silicon oxynitride (SiON). Can be used.
  • FIGS. 2B and 2C are cross-sectional views in which an n-type semiconductor layer is epitaxially lateral overgroove (ELOG) on a growth substrate.
  • ELOG epitaxially lateral overgroove
  • the n-type semiconductor layer 331 may be grown by an epitaxial lateral overgrowth (ELOG) method.
  • the n-type semiconductor layer 331 may be grown not only in the vertical direction from the growth substrate 310 but also in the lateral direction above the mask layer 320.
  • the n-type semiconductor layer 331 is vertically grown through the window region 321 of the mask layer 320. Thereafter, in the last step of growth, the n-type semiconductor layer 331 may be grown by extending laterally of the protruding region 322 of the mask layer 320.
  • the vertically grown n-type semiconductor layer 331 is merged, as shown in Figure 2c, the growth substrate 310 and the mask An n-type semiconductor layer 331 grown on the upper surface of the layer 320 may be formed.
  • the grown n-type semiconductor layer 331 is grown on the N-polar n-type semiconductor layer grown on the window region 321 of the mask layer 320 and the protruding region 322 of the mask layer 320. Ga-polar n-type semiconductor layer 331 may be included.
  • the N-polar n-type semiconductor layer is grown on the window region 321, and only the Ga-polar n-type semiconductor layer is grown on the protruding region 322, or the N-polar n-type semiconductor layer and Ga- are grown.
  • the polar n-type semiconductor layer may be mixed and grown.
  • the n-type semiconductor layer 331 is epitaxially lateral overgroove (ELOG) on the mask layer 320 including the window region 321 and the protruding region 322, it is generally N-polar n in all regions. Only one type of -type semiconductor layer or Ga-polar n-type semiconductor layer is grown over the entire region.
  • ELOG epitaxially lateral overgroove
  • the n-type semiconductor layer 331 is formed on the mask layer 320 including the window region 321 and the protrusion region 322.
  • ELOG polarity inversion in which only an N-polar n-type semiconductor layer is grown on the window region 321 and only a Ga-polar n-type semiconductor layer is grown on the protrusion region. ) May have characteristics.
  • the n-type semiconductor layer 331 includes gallium nitride (GaN), aluminum gallium nitride (AlGaN), indium gallium nitride (InGaN), and aluminum indium gallium nitride (AlInGaN). gallium nitride (GaN) may be used.
  • Each gallium atom of gallium nitride used as an n-type semiconductor layer is tetrahedrally coordinated to four nitrogen atoms, and the Ga-polar n-type semiconductor layer characteristics and the N-polar n-type semiconductor layer characteristics are varied according to directions.
  • the N-polar n-type semiconductor layer grown on the window region 321 may be a defect region having a higher defect ratio than the Ga-polar n-type semiconductor layer grown on the protrusion region 322. . Therefore, it is more preferable to use the Ga-polar n-type semiconductor layer rather than the N-polar n-type semiconductor layer.
  • 2D is a cross-sectional view of a light emitting structure including an N-polar light emitting structure and a Ga-polar light emitting structure by growing an active layer and a p-type semiconductor layer on an n-type semiconductor layer.
  • the active layer 332 may have a structure in which a quantum well using a material having a small energy band gap and a quantum barrier using a material having a large energy band gap are alternately stacked at least once.
  • the quantum well may have a single quantum well structure or a multi-quantum well structure (MQW).
  • indium gallium nitride may be used as the quantum well, and gallium nitride (GaN) may be used as the quantum barrier, but is not limited thereto.
  • the active layer 332 may include at least one of indium gallium nitride (InGaN), aluminum gallium nitride (AlGaN), gallium nitride (GaN), and aluminum indium gallium nitride (AlInGaN). It may include any one.
  • InGaN indium gallium nitride
  • AlGaN aluminum gallium nitride
  • GaN gallium nitride
  • AlInGaN aluminum indium gallium nitride
  • the p-type semiconductor layer 333 may be formed of gallium nitride (GaN), aluminum gallium nitride (AlGaN), indium gallium nitride (InGaN), indium nitride (InN), or aluminum. At least one of nitride (AlN) and aluminum indium gallium nitride (AlInGaN) may be included, and preferably gallium nitride (GaN) may be used.
  • GaN gallium nitride
  • AlGaN aluminum gallium nitride
  • AlInGaN aluminum indium gallium nitride
  • GaN gallium nitride
  • the light emitting structure 330 formed by growing the active layer 332 and the p-type semiconductor layer 333 on the n-type semiconductor layer 331 is an N-polar light emitting structure 341 grown on the window region 321.
  • the N-polar light emitting structure 341 is grown on the window region 321, and only the Ga-polar light emitting structure 342 is grown on the protruding region 322, or the N-polar light emitting structure 341 and the Ga- is grown.
  • the polar light emitting structure 342 may be mixed and grown.
  • the N-polar light emitting structure 341 grown on the window area may be a defect area having a higher defect ratio than the Ga-polar light emitting structure 342 grown on the protruding area. Therefore, it is more preferable to use the Ga-polar light emitting structure 342 than the N-polar light emitting structure 341.
  • 2E is a cross-sectional view selectively etched N-polar light emitting structure.
  • the light emitting structure may exhibit a difference in etching speed according to polarity.
  • Ga-polar light emitting structure 342 is relatively etch resistant to potassium hydroxide (KOH), whereas N-polar light emitting structure 341 has the property of being easily etched into potassium hydroxide (KOH).
  • the N-polar light emitting structure 341 may be removed by wet etching using potassium hydroxide (KOH).
  • KOH potassium hydroxide
  • the N-polar light emitting structure 341 may be etched by a dry etching method using an additional mask, and the dry etching method may be reactive ion etching (RIE), electron cyclotron resonance (ECR), and ICP (ICP). At least one of Inductively Coupled Plasma).
  • RIE reactive ion etching
  • ECR electron cyclotron resonance
  • ICP ICP
  • Ga-polar light emitting structure 342 is relatively etch resistant to potassium hydroxide (KOH), whereas N-polar light emitting structure 341 has the property of being easily etched into potassium hydroxide (KOH).
  • the light emitting device manufacturing method can easily remove the N-polar light emitting structure 341 selectively without using an additional mask only by chemical etching using potassium hydroxide (KOH).
  • KOH potassium hydroxide
  • the method of manufacturing the light emitting device according to the embodiment of the present invention selectively removes only the N-polar light emitting structure 341 so that only the Ga-polar light emitting structure 342 having relatively few defects exists.
  • the light emitting device manufacturing method by epitaxial side over-gross (ELOG) of the n-type semiconductor layer to selectively select the N-polar light emitting structure 341 and Ga-polar light emitting structure 342 After the growth, the high quality vertical light emitting device may be manufactured using a process of selectively removing the N-polar light emitting structure 341.
  • ELOG epitaxial side over-gross
  • 2F is a cross-sectional view of a first electrode formed on top of a Ga-polar light emitting structure.
  • the first electrode 350 is formed on the Ga-polar light emitting structure 242.
  • the first electrode 350 is formed on the entire surface of the upper end of the Ga-polar light emitting structure 242.
  • the present invention is not limited thereto, and the first electrode 350 is formed on each of the Ga-polar light emitting structures 242. Can be formed.
  • the first electrode 350 may be a p-type electrode, and the first electrode 350 may be platinum (Pt), palladium (Pd), aluminum (Al), gold (Au), silver (Ag), or nickel / gold. (Ni / Au), titanium / aluminum (Ti / Al), indium tin oxide (ITO) or zinc oxide (ZnO) may be used alone or in combination.
  • the first electrode 350 may be attached to the Ga-polar light emitting structure 242 using a support substrate (not shown), and more specifically, a thermal evaporator on the support substrate (not shown). ), The first electrode 350 formed through the E-beam evaporator method, the RF or DC sputtering method, or various electrode forming methods may be attached to the Ga-polar light emitting structure 242. It is not limited to this. In addition, the support substrate (not shown) may be removed as needed.
  • the mask layer may be removed through chemical etching, and may be performed by wet etching using any one or a combination solution of one or more of hydrofluoric acid (HF) and buffered oxide etchant.
  • Hydrofluoric acid (HF) may be used, preferably.
  • the Ga-polar light emitting structure 242 is separated from the substrate by using chemical etching that does not require a sacrificial layer, thereby damaging the light emitting device due to the process of removing the growth substrate 310. In this way, high quality gallium nitride substrate 333 characteristics can be maintained.
  • 2G is a cross-sectional view in which a second electrode is formed at the bottom of the Ga-polar light emitting structure.
  • the second electrode 360 is attached to the bottom of the Ga-polar light emitting structure 242, that is, the surface on which the first electrode 350 is not formed.
  • FIG. 2G illustrates the first electrode 350 formed on the entire surface of the lower end of the Ga-polar light emitting structure 242
  • the present invention is not limited thereto, and the second electrode 360 formed on each of the Ga-polar light emitting structures 242 is illustrated. Can be formed.
  • the second electrode 360 may be an n-type electrode, and the second electrode 360 may be platinum (Pt), palladium (Pd), aluminum (Al), gold (Au), silver (Ag), or nickel / gold. (Ni / Au), titanium / aluminum (Ti / Al), indium tin oxide (ITO) or zinc oxide (ZnO) may be used alone or in combination.
  • the second electrode 360 may be formed by a thermal evaporator method, an E-beam evaporator method, a sputtering method, or various electrode forming methods.
  • the second electrode 360 may be attached to the Ga-polar light emitting structure 242 using a support substrate (not shown), and more specifically, a thermal evaporator on the support substrate (not shown). ), The second electrode 360 formed through the E-beam evaporator method, the RF or DC sputtering method, or various electrode forming methods may be attached to the Ga-polar light emitting structure 242. It is not limited to this. In addition, the support substrate (not shown) may be removed as needed.
  • the first electrode 350 and the second electrode 360 are formed in a vertical structure.
  • the first electrode 350 and the second electrode 360 may be formed to vertically apply a current to the light emitting device 300.
  • an electrode is formed on the front surface of the Ga-polar light emitting structure 242 of the light emitting device manufactured by using the method of manufacturing the light emitting device 300 according to an embodiment of the present invention, it is easy to use in a lamp (lamp) When the electrodes are formed on each of the Ga-polar light emitting structures 242, they are easy to use as a display.
  • the method of manufacturing the light emitting device 300 when the light emitting device 300 is obtained, when the first electrode 350 is disposed above and the second electrode 360 is disposed below, the method of manufacturing the light emitting device 300 according to an embodiment of the present invention Since the light emitting structure was grown in the Ga-polar direction, the Ga-polar light emitting device 300 can be obtained.
  • the light emitting device manufactured by using the manufacturing method of the light emitting device 300 according to an embodiment of the present invention may be a micro LED.
  • the light emitting device 300 manufactured according to the manufacturing method of the light emitting device 300 according to an embodiment of the present invention is an N-polar light emitting structure 341 and Ga by the epitaxial side overgloss (ELOG) method.
  • ELOG epitaxial side overgloss
  • a light emitting device manufactured using a method of manufacturing a light emitting device 300 according to an embodiment of the present invention it can be utilized for general lighting that can replace a luminescent lamp. .
  • FIG 3 is a plan view illustrating a Ga-polar light emitting structure after removing a growth substrate and a mask layer in the method of manufacturing a light emitting device according to an embodiment of the present invention.
  • FIG. 3 shows that the protruding region 332 of the mask layer has a positive type of protruding pattern of a dot shape, thereby forming a cylindrical Ga-polarity on the protruding region 322 of a dot shape.
  • the light emitting structure 342 may be formed.
  • a light emitting device formed in a positive pattern may be formed.
  • FIGS. 4A to 4G a light emitting device manufacturing method according to another embodiment of the present invention will be described with reference to FIGS. 4A to 4G.
  • 4A to 4G are cross-sectional views illustrating a method of manufacturing a light emitting device according to another embodiment of the present invention.
  • a light emitting device manufacturing method includes forming a mask layer 420 including at least one window region 421 and a protrusion region 422 on a growth substrate 410.
  • the n-type semiconductor layer 430 is epitaxial lateral overgrowth (ELOG) on the 410 to form an N-polar n-type semiconductor layer 431 and a Ga-polar n-type semiconductor layer 432. Forming an n-type semiconductor layer 430 including and selectively etching the N-polar n-type semiconductor layer 431.
  • the active layer 440 and the p-type semiconductor layer 450 are grown on the Ga-polar n-type semiconductor layer 432 to form a light emitting structure 460, and the top of the light emitting structure 460 Forming a first electrode 470 and forming a second electrode 480 at a lower end of the light emitting structure 460.
  • the n-type semiconductor layer 430 is an n-type semiconductor layer 431 (hereinafter referred to as an "N-polar n-type semiconductor layer”) grown on the window region 421 in the N-polar direction and a protruding region (
  • the n-type semiconductor layer 431 (hereinafter, referred to as a "Ga-polar n-type semiconductor layer") grown on the Ga-polar direction may be included on the 422.
  • 4A is a cross-sectional view of a mask layer including at least one window region and a protrusion region formed on a growth substrate.
  • sapphire may be used for the growth substrate 410.
  • the mask layer 420 may include a window region 421 and a protrusion region 422 by a patterning process, and then the n-type semiconductor layer may be grown through the window region 421 of the mask layer 420. have.
  • Silicon oxide may be used for the mask layer 420.
  • the window region 421 and the protruding region 422 of the mask layer 420 may have a positive type protruding pattern, and the positive type protruding pattern may have a dot shape,
  • the shape may be a polygonal shape, an elliptical shape, or a stripe shape, but is not limited thereto.
  • 4B and 4C are cross-sectional views in which an n-type semiconductor layer is epitaxially lateral overgroove (ELOG) on a growth substrate.
  • ELOG epitaxially lateral overgroove
  • the n-type semiconductor layer 430 may be grown by an epitaxial lateral overgrowth (ELOG) method.
  • the n-type semiconductor layer 430 is vertically grown through the window region 821 of the mask layer 420. Thereafter, in the last stage of growth, the n-type semiconductor layer 430 may be extended to extend laterally of the protruding region 422 of the mask layer 420.
  • the n-type semiconductor layer 430 grown laterally may be merged to form the n-type semiconductor layer 430 on the upper surfaces of the growth substrate 410 and the mask layer 420. .
  • the grown n-type semiconductor layer 430 is disposed on the N-polar n-type semiconductor layer 431 and the protruding region 422 of the mask layer 420 grown on the window region 421 of the mask layer 420. It may include a Ga-polar n-type semiconductor layer 432 grown on.
  • the N-polar n-type semiconductor layer 431 is grown on the window region 421, and only the Ga-polar n-type semiconductor layer 432 is grown on the protruding region 422, or the N-polar n ⁇
  • the type semiconductor layer 431 and the Ga-polar n-type semiconductor layer 432 may be mixed and grown.
  • the N-polar n-type semiconductor layer 431 grown on the window region 421 has a higher defect ratio than the Ga-polar n-type semiconductor layer 432 grown on the protruding region 422. It may be a high defect area. Therefore, it is more preferable to use the Ga-polar n-type semiconductor layer 432 rather than the N-polar n-type semiconductor layer 431.
  • the n-type semiconductor layer 430 may include gallium nitride (GaN), aluminum gallium nitride (AlGaN), indium gallium nitride (InGaN), and aluminum indium gallium nitride (AlInGaN). gallium nitride (GaN) may be used.
  • 4D is a cross-sectional view of the N-polar n-type semiconductor layer selectively etched.
  • the N-polar n-type semiconductor layer 431 may be removed by wet etching using potassium hydroxide (KOH).
  • Gallium nitride exhibits a difference in etching rate depending on polarity.
  • the Ga-polar n-type semiconductor layer 432 is relatively etch resistant to potassium hydroxide (KOH), whereas the N-polar n-type semiconductor layer 431 is easily etched into potassium hydroxide (KOH).
  • the light emitting device manufacturing method can easily remove the N-polar n-type semiconductor layer 431 selectively without using an additional mask by chemical etching using potassium hydroxide (KOH).
  • KOH potassium hydroxide
  • the light emitting device fabrication method selectively removes only the N-polar n-type semiconductor layer 431 so that the Ga-polar n-type semiconductor has relatively few defects on the growth substrate 410. Only layer 432 remains.
  • the light emitting device manufacturing method by epitaxial side over-gross (ELOG) of the n-type semiconductor layer, the N-polar n-type semiconductor layer 431 and Ga-polar n-type semiconductor After the layer 432 is selectively grown, a high quality n-type semiconductor layer may be fabricated using a process of selectively removing the N-polar n-type semiconductor layer 431.
  • ELOG epitaxial side over-gross
  • 4E is a cross-sectional view of a light emitting structure formed by growing an active layer and a p-type semiconductor layer on a Ga-polar n-type semiconductor layer.
  • the active layer 440 and the p-type semiconductor layer 450 are grown on the Ga-polar n-type semiconductor layer 432 to form the formed light emitting structure 460.
  • the light emitting structure 460 is grown only on the Ga-polar n-type semiconductor layer 432 of the positive type protruding pattern structure.
  • the cylindrical light emitting structure 460 is formed on the Ga-polar n-type semiconductor layer 432 having a dot-shaped positive type protruding pattern structure.
  • the active layer 440 may have a structure in which a quantum well using a material having a small energy band gap and a quantum barrier using a material having a large energy band gap are alternately stacked at least once.
  • the quantum well may have a single quantum well structure or a multi-quantum well structure (MQW).
  • indium gallium nitride may be used as the quantum well, and gallium nitride (GaN) may be used as the quantum barrier, but is not limited thereto.
  • the active layer 440 may include at least one of indium gallium nitride (InGaN), aluminum gallium nitride (AlGaN), gallium nitride (GaN), and aluminum indium gallium nitride (AlInGaN). It may include any one.
  • InGaN indium gallium nitride
  • AlGaN aluminum gallium nitride
  • GaN gallium nitride
  • AlInGaN aluminum indium gallium nitride
  • the p-type semiconductor layer 450 may include gallium nitride (GaN), aluminum gallium nitride (AlGaN), indium gallium nitride (InGaN), indium nitride (InN), or aluminum. At least one of nitride (AlN) and aluminum indium gallium nitride (AlInGaN) may be included, and preferably gallium nitride (GaN) may be used.
  • GaN gallium nitride
  • AlGaN aluminum gallium nitride
  • AlInGaN aluminum indium gallium nitride
  • GaN gallium nitride
  • 4F is a cross-sectional view of a first electrode formed on the top of the light emitting structure.
  • the first electrode 470 is formed on the light emitting structure 460.
  • the mask layer may be removed through chemical etching, and may be performed by wet etching using any one or a combination solution of one or more of hydrofluoric acid (HF) and buffered oxide etchant.
  • Hydrofluoric acid (HF) may be used, preferably.
  • FIG. 4F illustrates the first electrode 470 formed on the front surface of the upper portion of the light emitting structure 460
  • the present invention is not limited thereto, and the first electrode 470 may be formed on each of the light emitting structures 460.
  • the first electrode 470 may be a p-type electrode, and the first electrode 470 may be platinum (Pt), palladium (Pd), aluminum (Al), gold (Au), silver (Ag), or nickel / gold. (Ni / Au), titanium / aluminum (Ti / Al), indium tin oxide (ITO) or zinc oxide (ZnO) may be used alone or in combination.
  • the first electrode 470 may be attached to the light emitting structure 460 using a support substrate (not shown), more specifically, a method of thermal evaporator on a support substrate (not shown), The first electrode 470 formed through an E-beam evaporator method, an RF or DC sputter method, or various electrode forming methods may be attached to the light emitting structure 460, but is not limited thereto. .
  • the support substrate (not shown) may be removed as needed.
  • 4G is a cross-sectional view in which a second electrode is formed at the bottom of the light emitting structure.
  • the second electrode 480 is attached to the bottom of the light emitting structure 460, that is, the surface on which the first electrode 470 is not formed.
  • the first electrode 470 formed on the front surface of the lower end of the light emitting structure 460 is illustrated.
  • the present invention is not limited thereto, and the second electrode 470 formed on each of the light emitting structures 460 may be formed.
  • the second electrode 470 may be an n-type electrode, and the second electrode 470 may be platinum (Pt), palladium (Pd), aluminum (Al), gold (Au), silver (Ag), nickel / gold (Ni / Au), titanium / aluminum (Ti / Al), indium tin oxide (ITO) or zinc oxide (ZnO) may be used alone or in combination.
  • the second electrode 470 may be formed by a thermal evaporator method, an E-beam evaporator method, a sputtering method, or a variety of electrode forming methods.
  • the second electrode 470 may be attached to the light emitting structure 460 using a support substrate (not shown), more specifically, a method of thermal evaporator on a support substrate (not shown), The second electrode 470 formed through an E-beam evaporator method, an RF or DC sputter method, or various electrode forming methods may be attached to the light emitting structure 460, but is not limited thereto. .
  • the support substrate (not shown) may be removed as needed.
  • the first electrode 470 and the second electrode 480 are formed in a vertical structure, thereby The first electrode 470 and the second electrode 480 may be formed to vertically apply a current to the light emitting device 401.
  • an electrode is formed on the front surface of the light emitting structure 460 of the light emitting device manufactured by using the method of manufacturing the light emitting device 401 according to another embodiment of the present invention, it is easy to use in a lamp, the light emitting structure An electrode formed on each of the 460 is easy to use as a display.
  • the method of manufacturing the light emitting device 401 when the light emitting device 401 is obtained, when the first electrode 470 is disposed above and the second electrode 480 is disposed below, the method of manufacturing the light emitting device 401 according to another embodiment of the present invention Since the n-type semiconductor layer was grown in the Ga-polar direction, the light emitting element 401 including the Ga-polar n-type semiconductor layer 432 can be obtained.
  • the light emitting device manufactured using the light emitting device 401 manufacturing method according to another embodiment of the present invention may be a micro LED.
  • the light emitting device 401 manufactured according to the method of manufacturing the light emitting device 401 according to another embodiment of the present invention is an N-polar n-type semiconductor layer 431 using an epitaxial lateral overgloss (ELOG) method.
  • ELOG epitaxial lateral overgloss
  • the Ga-polar n-type semiconductor layer 432 are selectively grown, and then a process of selectively removing the N-polar n-type semiconductor layer 431 is used to simplify the manufacturing process and reduce the manufacturing cost. Can be reduced.
  • a light emitting device manufactured using a method of manufacturing a light emitting device 401 according to another embodiment of the present invention it can be utilized for general lighting that can replace a luminescent lamp. .
  • a light emitting device 402 having a core-shell structure may be manufactured.
  • a light emitting structure formed by growing an active layer 440 and a p-type semiconductor layer 450 on a Ga-polar n-type semiconductor layer 432 ( Except that the structure of the structure 460 and the formation of the first electrode 470 is different, the same components as those of the light emitting device manufacturing method according to another exemplary embodiment of the present invention will be omitted.
  • the step of selectively etching the N-polar n-type semiconductor layer 431 is another method of the present invention. Since it is the same as the method of manufacturing the light emitting device according to the embodiment, hereinafter, a method of manufacturing the light emitting device after selectively etching the N-polar n-type semiconductor layer 431 will be described with reference to FIGS. 5A to 5C. do.
  • 5A is a cross-sectional view of a light emitting structure formed by growing an active layer and a p-type semiconductor layer on a Ga-polar n-type semiconductor layer.
  • the active layer 440 and the p-type semiconductor layer 450 are grown on the Ga-polar n-type semiconductor layer 432 to form the light emitting structure 460.
  • the active layer 440 and the p-type semiconductor layer 450 are grown on top and side surfaces of the Ga-polar n-type semiconductor layer 432 such that the light emitting structure 460 has a core-shell structure.
  • the active layer 440 may have a structure in which a quantum well using a material having a small energy band gap and a quantum barrier using a material having a large energy band gap are alternately stacked at least once.
  • the quantum well may have a single quantum well structure or a multi-quantum well structure (MQW).
  • indium gallium nitride may be used as the quantum well, and gallium nitride (GaN) may be used as the quantum barrier, but is not limited thereto.
  • the active layer 440 may include at least one of indium gallium nitride (InGaN), aluminum gallium nitride (AlGaN), gallium nitride (GaN), and aluminum indium gallium nitride (AlInGaN). It may include any one.
  • InGaN indium gallium nitride
  • AlGaN aluminum gallium nitride
  • GaN gallium nitride
  • AlInGaN aluminum indium gallium nitride
  • the p-type semiconductor layer 450 may include gallium nitride (GaN), aluminum gallium nitride (AlGaN), indium gallium nitride (InGaN), indium nitride (InN), or aluminum. At least one of nitride (AlN) and aluminum indium gallium nitride (AlInGaN) may be included, and preferably gallium nitride (GaN) may be used.
  • GaN gallium nitride
  • AlGaN aluminum gallium nitride
  • AlInGaN aluminum indium gallium nitride
  • GaN gallium nitride
  • 5B is a cross-sectional view of a first electrode formed on a side surface of the light emitting structure.
  • the mask layer may be removed through chemical etching, and may be performed by wet etching using a solution of any one or a combination of one or more of hydrofluoric acid (HF) and buffered oxide etchant.
  • Hydrofluoric acid (HF) may be used, preferably.
  • the first electrode 470 is formed on the side surface of the light emitting structure 460.
  • the first electrode 470 may be a p-type electrode, and the first electrode 470 may be platinum (Pt), palladium (Pd), aluminum (Al), gold (Au), silver (Ag), or nickel / gold. (Ni / Au), titanium / aluminum (Ti / Al), indium tin oxide (ITO) or zinc oxide (ZnO) may be used alone or in combination.
  • the first electrode 470 may be attached to the light emitting structure 460 using a support substrate (not shown), more specifically, a method of thermal evaporator on a support substrate (not shown), The first electrode 470 formed through an E-beam evaporator method, an RF or DC sputter method, or various electrode forming methods may be attached to the light emitting structure 460, but is not limited thereto. .
  • the support substrate (not shown) may be removed as needed.
  • 5C is a cross-sectional view in which a second electrode is formed at the bottom of the light emitting structure.
  • the second electrode 480 is attached to the bottom of the light emitting structure 460, that is, the surface on which the first electrode 470 is not formed.
  • the first electrode 470 formed on the front surface of the lower surface of the light emitting structure 460 is illustrated.
  • the present invention is not limited thereto, and the second electrode 470 formed on each of the light emitting structures 460 may be formed.
  • the second electrode 470 may be an n-type electrode, and the second electrode 470 may be platinum (Pt), palladium (Pd), aluminum (Al), gold (Au), silver (Ag), nickel / gold (Ni / Au), titanium / aluminum (Ti / Al), indium tin oxide (ITO) or zinc oxide (ZnO) may be used alone or in combination.
  • the second electrode 470 may be formed by a thermal evaporator method, an E-beam evaporator method, a sputtering method, or a variety of electrode forming methods.
  • the second electrode 470 may be attached to the light emitting structure 460 using a support substrate (not shown), more specifically, a method of thermal evaporator on a support substrate (not shown), The second electrode 470 formed through an E-beam evaporator method, an RF or DC sputter method, or various electrode forming methods may be attached to the light emitting structure 460, but is not limited thereto. .
  • the support substrate (not shown) may be removed as needed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 발광 소자의 제조 방법을 개시한다. 본 발명의 실시예에 따른 발광 소자의 제조 방법은 성장 기판 상에 적어도 하나의 윈도우 영역 및 돌출 영역을 포함하는 마스크층을 형성하는 단계; 상기 성장 기판 상에 질화 갈륨(GaN; gallium nitride)을 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)시켜, N-극성 질화 갈륨 및 Ga-극성 질화 갈륨을 포함하는 질화 갈륨을 형성하는 단계; 상기 N-극성 질화 갈륨을 선택적으로 식각하는 단계; 및 상기 마스크층을 제거하는 단계를 포함하고, 상기 마스크층의 상기 돌출 영역은 포지티브 타입(positive type)의 돌출 패턴을 갖는 것을 특징으로 한다.

Description

발광 소자의 제조 방법
본 발명의 실시예들은 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth) 및 선택적 식각을 이용한 발광 소자의 제조 방법에 관한 것이다.
최근, 질화 갈륨(GaN)과 같은 Ⅲ-Ⅴ족 질화물 반도체는, 우수한 물리적, 화학적 특성으로 인해 발광 다이오드(LED), 레이저 다이오드(LD), 태양 전지, 광전자장치, 레이저 다이오드, 고-주파수 마이크로 전자장치와 같은 반도체 광소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ족 질화물 반도체는 통상 AlxInyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져있다. 이러한 질화물 반도체 광소자는 핸드폰의 백라이트(backlight)나 키패드, 전광판, 조명 장치와 같은 각종 제품의 광원으로 응용되고 있다.
그러나, 질화 갈륨(GaN)은 실리콘(Si)과 달리 잉곳 제작이 거의 불가능하기 때문에 단결정 기판 제작에 큰 어려움이 있다. 따라서, 질화 갈륨은 사파이어 기판, 실리콘 카바이드 기판 또는 실리콘 기판에 질화 갈륨 후막을 이종 에피텍시얼에 의해 성장시킨 후, 기판을 분리하여 질화 갈륨을 제조하였다.
그러나, 상기와 같이 질화 갈륨을 형성하는 방법은 층들 사이에 격자 짝을 잘못 짓기 때문에 팽팽하게 되거나 완화되고, 이로 인해 탈구의 가능성이 매우 높게 되어 디바이스의 수명 단축과 함께 실행의 한계를 가져오게 되는 문제점이 있었다.
또한, 질화 갈륨을 고품질로 제조하는 것은 고품질의 벌크 결정 및/또는 이들 물질들의 결정 성질에 정합되는 적합한 성장 기판이 없기 때문에 질화 갈륨의 결정 성질들과 근접하게 정합되지 않는 성장 기판은 수용하기 어려운 밀도의 결함들과 전위들로 이어질 수 있다(질화 갈륨에 있어서, 특히 성장 기판과 GaN 사이의 계면에서 비롯되는 관통 전위(TD: threading dislocation)).
또한, 질화 갈륨을 분리하는 기술로 주로 레이저 리프트 오프(LLO; Laser Lift Off) 방식 또는 화학적 리프트 오프(CLO; Chemical Lift Off) 방식을 사용하였다.
그러나, 레이저 리프트 오프(LLO; Laser Lift Off) 방식은 레이저로 기판과 후막 사이 계면을 녹여서 분리하는 기술로 분리 과정에서 결함 발생율이 높고, 비용이 많이 발생하는 문제점이 있고, 화학적 리프트 오프(CLO; Chemical Lift Off) 방식은 비교적 저렴하고 분리 과정에서 추가적인 결함 발생률이 낮으나, 화학적으로 식각 가능한 희생층(sacrificial layer)이 필요하기 때문에, 희생층 상에 성장된 질화 갈륨의 결정성이 상대적으로 낮다는 문제점이 있었다.
또한, 이와 같은 질화 갈륨(GaN)에 기반한 발광 소자(GaN-LED)들은 향후의 고효율 조명 응용들에 사용되어 백열 및 형광 조명 램프들을 대체할 것으로 예상된다. 그러나, 현재까지 개발된 질화 갈륨(GaN) 발광 소자는 발광 효율, 광 출력 및 가격 면에서 더욱 많은 개선이 필요하고, 특히, 질화 갈륨(GaN) 발광 소자가 일반 조명으로 응용을 확대하기 위해서는 발광 효율의 개선을 통한 고휘도의 달성이 최우선 과제로 꼽히고 있다.
즉, 질화 갈륨(GaN) 발광 소자 내부에서 생성된 빛이 반도체와 공기와의 굴절율 차이로 인한 내부 전반사를 발생시켜 광 추출 효율을 높이는데 문제점으로 작용하고 있으며, 이러한 문제점은 결과적으로 질화 갈륨(GaN) 발광 소자 고휘도화에 걸림돌이 되어왔다.
이에, 높은 광 추출 효율을 향상시키기 위하여, 기하학적으로 전반사를 깨드려 소자 내부에 트랩되거나 열로 바뀌는 광자를 최소화할 고휘도 마이크로 발광 소자(micro LED)의 제조 방법이 요구되고 있다.
기존의 마이크로 발광 소자(micro LED)는 주로 사파이어 기판에 발광 구조물을 성장 시킨 후, 마이크로 사이즈로 패터닝하여 마이크로 발광 소자(micro LED)를 제조한 후, 전극을 배선하므로써 마이크로 발광 소자(micro LED)를 구현한다. 이 방법을 이용할 경우 결정성 결함에 따른 광효율 문제, 제조 공정이 복잡하고, 기판 으로부터 칩을 분리하는 기술적인 어려움 등이 있다.
본 발명의 실시예들의 목적은 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG)시켜, N-극성 발광 구조물과 Ga-극성 발광 구조물을 선택적으로 성장시킨 후, 선택적으로 N-극성 발광 구조물을 제거하는 공정을 이용하여 고품질의 수직형 발광 소자를 제조하기 위한 것이다.
본 발명의 실시예들의 목적은 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG)시켜, N-극성 발광 구조물과 Ga-극성 발광 구조물을 선택적으로 성장시킨 후, 선택적으로 N-극성 발광 구조물을 제거하는 공정을 이용하여, 발광 소자의 결함 비율을 감소시키기 위한 것이다.
본 발명의 실시예들의 목적은 희생층이 필요 없는 화학적 식각을 이용하여 발광 소자로부터 성장 기판을 쉽게 제거하고, 성장 기판 제거 공정으로 인한 발광 소자의 손상을 감소시켜, 고품질의 발광 소자의 특성을 유지시키기 위한 것이다.
본 발명의 실시예들의 목적은 발광 구조물은 N-극성 발광 구조물과 Ga-극성 발광 구조물을 선택적으로 성장시킨 후, 선택적으로 N-극성 발광 구조물을 제거하는 공정을 이용하여, 발광 소자를 제조함으로써, 제조 공정을 간소화시켜, 제조 비용을 감소시키기 위한 것이다.
본 발명의 실시예들의 목적은 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG)시켜, N-극성 n-type 반도체층과 Ga-극성 n-type 반도체층을 선택적으로 성장시킨 후, 선택적으로 N-극성 n-type 반도체층을 제거하는 공정을 이용하여 고품질의 n-type 반도체층를 제조하기 위한 것이다.
본 발명의 일 실시예에 따른 발광 소자 제조 방법은 기판 상에 적어도 하나의 윈도우 영역 및 돌출 영역을 포함하는 마스크층을 형성하는 단계; 상기 성장 기판 상에 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)시키고, 상기 n-type 반도체층 상에 활성층 및 p-type 반도체층을 성장시켜, N-극성 발광 구조물 및 Ga-극성 발광 구조물을 포함하는 발광 구조물을 형성하는 단계; 상기 N-극성 발광 구조물을 선택적으로 식각하는 단계; 상기 Ga-극성 발광 구조물의 상단에 제1 전극을 형성하는 단계; 및 상기 Ga-극성 발광 구조물의 하단에 제2 전극을 형성하는 단계를 포함하고, 상기 마스크층의 상기 돌출 영역은 포지티브 타입(positive type)의 돌출 패턴을 갖는다.
상기 포지티브 타입(positive type)의 돌출 패턴은 도트(dot) 형상, 다각형(polygon) 형상, 타원형(elliptical) 형상 또는 스트라이프(stripe) 형상일 수 있다.
상기 돌출 영역 상에 형성된 상기 Ga-극성 발광 구조물은 포지티브 패턴(positive pattern)을 가질 수 있다.
상기 윈도우 영역 상에서는 상기 N-극성 발광 구조물 만 성장되도록 하고, 상기 돌출 영역 상에서는 상기 Ga-극성 발광 구조물만 성장되거나, 상기 N-극성 발광 구조물 및 상기 Ga-극성 발광 구조물이 혼재되어 성장될 수 있다.
상기 제 1 전극 및 제 2 전극은 상기 발광 구조물에 대하여 전류를 수직으로 인가하도록 형성될 수 있다.
상기 제 1 전극 및 상기 제 2 전극은 상기 Ga-극성 발광 구조물의 각각에 개별적으로 형성될 수 있다.
상기 N-극성 발광 구조물을 선택적으로 식각하는 단계는, 수산화 칼륨(KOH; potassium hydroxide)을 사용할 수 있다.
상기 활성층은 단일 양자 우물 구조(single-quantum well) 또는 다중 양자 우물(MQW; multi-quantum well) 구조로 형성될 수 있다.
상기 활성층은 인듐 갈륨 질화물(InGaN; indium gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 질화 갈륨(GaN; gallium nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함할 수 있다.
상기 성장 기판은 사파이어(sapphire), 갈륨 비소(GaAs; gallium arsenide), 스피넬(spinel), 실리콘(Si; silicon), 인화 인듐(InP; indium phosphide) 및 실리콘 카바이드(SiC; silicon carbide) 중 적어도 어느 하나일 수 있다.
상기 마스크층은 실리콘 산화물(SiO2; silicon oxide), 실리콘 질화물(SiNx; silicon nitride) 및 실리콘 산질화물(SiON; silicon oxynitride) 중 적어도 어느 하나를 포함할 수 있다.
상기 n-type 반도체층은 질화 갈륨(GaN; gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 인듐 갈륨 질화물(InGaN; indium gallium nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함할 수 있다.
상기 p-type 반도체층은 질화 갈륨(GaN; gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 인듐 갈륨 질화물(InGaN; indium gallium nitride), 인듐 질화물(InN; indium nitride), 알루미늄 질화물(AlN; aluminum nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함할 수 있다.
본 발명의 다른 실시예에 따른 발광 소자 제조 방법은 기판 상에 적어도 하나의 윈도우 영역 및 돌출 영역을 포함하는 마스크층을 형성하는 단계; 상기 성장 기판 상에 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)시켜, N-극성 n-type 반도체층 및 Ga-극성 n-type 반도체층을 포함하는 n-type 반도체층을 형성하는 단계; 상기 N-극성 n-type 반도체층을 선택적으로 식각하는 단계; 상기 Ga-극성 n-type 반도체층 상에 활성층 및 p-type 반도체층을 성장시켜, 발광 구조물을 형성하는 단계; 상기 발광 구조물의 상단에 제1 전극을 형성하는 단계; 및 상기 발광 구조물의 하단에 제2 전극을 형성하는 단계를 포함하고, 상기 마스크층의 상기 돌출 영역은 포지티브 타입(positive type)의 돌출 패턴을 갖는다.
상기 포지티브 타입(positive type)의 돌출 패턴은 도트(dot) 형상, 다각형(polygon) 형상, 타원형(elliptical) 형상 또는 스트라이프(stripe) 형상일 수 있다.
본 발명의 실시예들에 따른 발광 소자 제조 방법은 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG)시켜, N-극성 발광 구조물과 Ga-극성 발광 구조물을 선택적으로 성장시킨 후, 선택적으로 N-극성 발광 구조물을 제거하는 공정을 이용하여 고품질의 수직형 발광 소자를 제조할 수 있다.
본 발명의 실시예들에 따른 발광 소자 제조 방법은 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG)시켜, N-극성 발광 구조물과 Ga-극성 발광 구조물을 선택적으로 성장시킨 후, 선택적으로 N-극성 발광 구조물을 제거하는 공정을 이용하여, 발광 소자의 결함 비율을 감소시킬 수 있다.
본 발명의 실시예들에 따른 발광 소자 제조 방법은 희생층이 필요 없는 화학적 식각을 이용하여 발광 소자로부터 성장 기판을 제거하여, 성장 기판 제거 공정으로 인한 발광 소자의 손상을 감소시켜, 고품질의 발광 소자의 특성을 유지시킬 수 있다.
본 발명의 실시예들에 따른 발광 소자 제조 방법은 발광 구조물을 N-극성 발광 구조물과 Ga-극성 발광 구조물을 선택적으로 성장시킨 후, 선택적으로 N-극성 발광 구조물을 제거하는 공정을 이용하여, 발광 소자를 제조함으로써, 제조 공정을 간소화시켜, 제조 비용을 감소시킬 수 있다.
본 발명의 실시예들에 따른 발광 소자 제조 방법은 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG)시켜, N-극성 n-type 반도체층과 Ga-극성 n-type 반도체층을 선택적으로 성장시킨 후, 선택적으로 N-극성 n-type 반도체층을 제거하는 공정을 이용하여 수직형 발광소자 제작에 활용되는 고품질의 n-type 반도체층를 제작할 수 있다.
도 1은 질화 갈륨의 N-극성 및 Ga-극성을 도시한 도면이다.
도 2a 내지 도 2g는 본 발명의 실시예에 따른 발광 소자 제조 방법을 도시한 단면도이다.
도 3은 본 발명의 실시예에 따른 발광 소자 제조 방법에서, 성장 기판 및 마스크층을 제거한 후의 Ga-극성 발광 구조물을 도시한 평면도이다.
도 4a 내지 도 4g는 본 발명의 다른 실시예에 따른 발광 소자 제조 방법을 도시한 단면도이다.
도 5a 내지 도 5c는 본 발명의 실시예에 따른 코어-쉘 구조의 발광 소자 제조 방법을 도시한 단면도이다.
이하에서, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 이러한 실시예들에 의해 권리범위가 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
아래 설명에서 사용되는 용어는, 연관되는 기술 분야에서 일반적이고 보편적인 것으로 선택되었으나, 기술의 발달 및/또는 변화, 관례, 기술자의 선호 등에 따라 다른 용어가 있을 수 있다. 따라서, 아래 설명에서 사용되는 용어는 기술적 사상을 한정하는 것으로 이해되어서는 안 되며, 실시예들을 설명하기 위한 예시적 용어로 이해되어야 한다.
또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 설명 부분에서 상세한 그 의미를 기재할 것이다. 따라서 아래 설명에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가지는 의미와 명세서 전반에 걸친 내용을 토대로 이해되어야 한다.
한편, 제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 구성 요소들은 용어들에 의하여 한정되지 않는다. 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다.
또한, 막, 층, 영역, 구성 요청 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 층, 양역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도 1은 질화 갈륨의 N-극성 및 Ga-극성을 도시한 도면이다.
질화 갈륨은 우수한 물리적, 화학적 특성으로 인해 다양한 광소자의 핵심 소재로 사용되고 있다. 질화 갈륨은 사파이어, 실리콘 카바이드 또는 실리콘 같은 성장 기판 상에 이종 에피텍시얼에 의해 성장시켜 사용된다.
질화 갈륨을 성장시키기 위해서는 결정 품질에 유의하여야 한다. 특히, 결정 품질은 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)를 활용함으로써 개선될 수도 있다.
에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)는 기판으로부터 수직 방향으로 질화 갈륨이 성장될뿐만 아니라 마스킹 패턴 위로도 측면 방향으로 성장될 수 있다.
또한, 질화 갈륨은 결함뿐만 아니라, 특히, 중요한 결정 성질로 "결정 극성(crystal polarity)"이 있다.
도 1을 참조하면, 갈륨(Ga) 원자들은 큰 회색 구로 도시되고, 질소(N) 원자들은 작은 흑색 구로 도시된다.
도 1에 도시된 바와 같이, 질화 갈륨에서(예; 우르짜이트(wurtzite) 질화 갈륨) 각 갈륨 원자는 네 개의 질소 원자들에 사면체적으로 배위된다.
질화 갈륨은 방향에 따라, Ga-극성(+c; 100) 및 N-극성(-c; 200)으로 구분될 수 있다. 여기서 레이블 c는 에피택시 막의 평면에 대하여 수평한 결정 평면을 가리킨다.
질화 갈륨의 극성은 표면 성질은 아니나, 질화 갈륨의 벌크 성질에 지대한 영향을 미치는 점에 유의하는 것이 중요하고, 극성에 따라 상이한한 성질이 발현될 수 있다. 따라서, 에피택시 질화 갈륨 성장층의 극성 특성을 활용하여 소자를 제작할 수 있다.
본 발명에서는 Ga-극성(+c; 100) 질화 갈륨 및 N-극성(-c; 200) 질화 갈륨을 선택적으로 성장시키고, 그 중 N-극성(-c; 200) 부분의 질화 갈륨만을 선택적으로 제거함으로써, 고품질의 수직형 질화 갈륨 발광 구조물 또는 발광구조물을 위한 n-type 반도체층을 제조할 수 있다.
이하에서는, 도 2a 내지 도 2g를 참조하여 본 발명의 일 실시예에 따른 발광 소자를 제조하는 기술에 대해 설명하기로 한다.
도 2a 내지 도 2g는 본 발명의 일 실시예에 따른 발광 소자 제조 방법을 도시한 단면도이다.
본 발명의 일 실시예에 따른 발광 소자 제조 방법은 성장 기판(310) 상에 적어도 하나의 윈도우 영역(321) 및 돌출 영역(322)을 포함하는 마스크층(320)을 형성하는 단계, 성장 기판(310) 상에 n-type 반도체층(331)을 에피택셜 측면 오버그로스(ELOG)시키고, n-type 반도체층(331) 상에 활성층(332) 및 p-type 반도체층(333)을 성장시켜, N-극성 발광 구조물(341) 및 Ga-극성 발광 구조물(342)을 포함하는 발광 구조물(330)을 형성하는 단계 및 N-극성 발광 구조물(341)을 선택적으로 식각하는 단계를 포함한다.
또한, Ga-극성 발광 구조물(342)의 상단에 제1 전극(350)을 형성하는 단계 및 Ga-극성 발광 구조물(342)의 하단에 제2 전극(360)을 형성하는 단계를 포함한다.
발광 구조물(330)은 윈도우 영역(321) 상에 N-극성 방향으로 성장된 발광 구조물(341; 이하, "N-극성 발광 구조물"이라 함) 및 돌출 영역(322) 상에 Ga-극성 방향으로 성장된 발광 구조물(342; 이하, "Ga-극성 발광 구조물"이라 함)을 포함할 수 있다.
도 2a는 성장 기판 상에 적어도 하나의 윈도우 영역 및 돌출 영역을 포함하는 마스크층이 형성된 단면도이다.
마스크층(320)은 성장 기판(310) 상에 증착 공정 또는 용액 공정을 이용하여 성막을 형성한 다음, 포토리소그래피 공정들을 이용하여 패터닝될 수 있다.
마스크층(320)은 패터닝 공정에 의해 윈도우 영역(321) 및 돌출 영역(322)을 포함할 수 있고, 후에 n-type 반도체층은 마스크층(320)의 윈도우 영역(321)을 통하여 성장될 수 있다.
또한, 마스크층(320)의 돌출 영역(322)은 포지티브 타입(positive type)의 돌출 패턴을 가질 수 있고, 포지티브 타입(positive type)의 돌출 패턴으로는 도트(dot) 형상, 다각형(polygon) 형상, 타원형(elliptical) 형상 또는 스트라이프(stripe) 형상을 가질 수 있으나, 이에 한정 되는 것은 아니다.
따라서, 본 발명의 일 실시예에 따른 발광 소자 제조 방법으로 제조된 발광 소자는 포지티브 패턴(positive pattern)으로 형성된 발광 소자를 제조할 수 있다.
즉, 돌출 영역(322) 및 윈도우 영역(321) 상에 발광 구조물이 성장 되나, 추후에 윈도우 영역(321) 상에 성장된 발광 구조물을 화학적 식각에 의해 제거되기 때문에, 도트(dot) 형상, 다각형(polygon) 형상, 타원형(elliptical) 형상 또는 스트라이프(stripe) 형상과 같은 패턴 구조를 같은 발광 구조물이 형성될 수 있다.
발광 소자의 포지티브 패턴(positive pattern) 에 대해서는 도 3에서 설명하기로 한다.
성장 기판(310)은 사파이어(sapphire), 갈륨 비소(GaAs; gallium arsenide), 스피넬(spinel), 실리콘(Si; silicon), 인화 인듐(InP; indium phosphide) 및 실리콘 카바이드(SiC; silicon carbide) 중 적어도 어느 하나일 수 있고, 바람직하게는 사파이어가 사용될 수 있다.
마스크층(320)은 실리콘 산화물(SiO2; silicon oxide), 실리콘 질화물(SiNx; silicon nitride) 및 실리콘 산질화물(SiON; silicon oxynitride) 중 적어도 어느 하나를 포함할 수 있고, 바람직하게는 실리콘 산화물이 사용될 수 있다.
도 2b 및 도 2c는 성장 기판 상에 n-type 반도체층이 에피택셜 측면 오버그로스(ELOG)된 단면도이다.
n-type 반도체층(331)은 에피택셜 측면 오버그로스(ELOG) 방법으로 성장될 수 있다.
에피택셜 측면 오버그로스(ELOG)는 성장 기판(310)으로부터 수직 방향으로뿐만 아니라 마스크층(320) 상부의 측면 방향으로도 n-type 반도체층(331)이 성장될 수 있다.
먼저, 도 2b에서와 같이, n-type 반도체층(331)이 마스크층(320)의 윈도우 영역(321)을 통하여 수직 성장된다. 이후, 성장의 마지막 단계에서, 마스크층(320)의 돌출 영역(322)의 측방향으로 연장되어 n-type 반도체층(331)이 성장될 수 있다.
이로 인해, 측방향으로 성장되는 n-type 반도체층(331)은 일정 시간이 지난 후, 수직 성장된 n-type 반도체층(331)이 병합되어 도 2c에서와 같이, 성장 기판(310) 및 마스크층(320) 상부 표면에 전체적으로 성장된 n-type 반도체층(331)이 형성될 수 있다.
성장된 n-type 반도체층(331)은 마스크층(320)의 윈도우 영역(321) 상에 성장된 N-극성 n-type 반도체층 및 마스크층(320)의 돌출 영역(322) 상에 성장된 Ga-극성 n-type 반도체층(331)을 포함할 수 있다.
또한, 윈도우 영역(321) 상에서는 N-극성 n-type 반도체층만 성장되도록 하고, 돌출 영역(322) 상에서는 Ga-극성 n-type 반도체층만 성장되거나, N-극성 n-type 반도체층 및 Ga-극성 n-type 반도체층이 혼재되어 성장될 수 있다.
윈도우 영역(321) 및 돌출 영역(322)을 포함하는 마스크층(320) 상에 n-type 반도체층(331)을 에피택셜 측면 오버그로스(ELOG)시킬 때, 일반적으로 전 영역에서 N-극성 n-type 반도체층 혹은 Ga-극성 n-type 반도체층 한 종류만이 전 영역에 걸쳐 성장되게 된다.
그러나, 본 발명의 실시예에 따른 발광 소자 제조 방법은 윈도우 영역(321) 및 돌출 영역(322)을 포함하는 마스크층(320) 상에 n-type 반도체층(331)을 에피택셜 측면 오버그로스(ELOG)시킬 때, 특정 조건을 사용함으로써, 윈도우 영역(321) 상부에는 N-극성 n-type 반도체층만 성장되고, 돌출 영역 상부에는 Ga-극성 n-type 반도체층만 성장되는 극성 반전(polarity inversion) 특성을 가질 수 있다.
n-type 반도체층(331)은 질화 갈륨(GaN; gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 인듐 갈륨 질화물(InGaN; indium gallium nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함할 수 있고, 바람직하게는, 질화 갈륨(GaN; gallium nitride)이 사용될 수 있다.
n-type 반도체층으로 사용되는 질화 갈륨의 각 갈륨 원자는 네 개의 질소 원자들에 사면체적으로 배위되고, 방향에 따라 Ga-극성 n-type 반도체층 특성 및 N-극성 n-type 반도체층 특성을 가진다.
또한, 윈도우 영역(321) 상에 성장된 N-극성 n-type 반도체층은 돌출 영역(322) 상에 성장된 Ga-극성 n-type 반도체층 보다 결함(defect) 비율이 높은 결함 영역일 수 있다. 따라서, N-극성 n-type 반도체층보다 Ga-극성 n-type 반도체층을 사용하는 것이 더욱 바람직하다.
도 2d는 n-type 반도체층 상에 활성층 및 p-type 반도체층을 성장시켜, N-극성 발광 구조물 및 Ga-극성 발광 구조물을 포함하는 발광 구조물이 형성된 단면도이다.
활성층(332)은 에너지 밴드 갭이 작은 물질을 사용하는 양자우물(quantum well) 및 에너지 밴드 갭이 큰 물질을 사용하는 양자 배리어(quantum barrier)이 적어도 1회 교대로 적층된 구조를 가질 수 있다. 양자우물은 단일 양자우물(single quantum well) 구조 또는 다중 양자우물(MQW; multi-quantum well) 구조를 가질 수 있다.
바람직하게는, 양자우물로는 인듐 갈륨 질화물(InGaN)이 사용될 수 있고, 양자 배리어로는 질화 갈륨(GaN)이 사용될 수 있으나, 이에 한정되는 것은 아니다.
활성층(332)은 인듐 갈륨 질화물(InGaN; indium gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 질화 갈륨(GaN; gallium nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함할 수 있다.
p-type 반도체층(333)은 질화 갈륨(GaN; gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 인듐 갈륨 질화물(InGaN; indium gallium nitride), 인듐 질화물(InN; indium nitride), 알루미늄 질화물(AlN; aluminum nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함할 수 있고, 바람직하게는 질화 갈륨(GaN; gallium nitride)이 사용될 수 있다.
n-type 반도체층(331) 상에 활성층(332) 및 p-type 반도체층(333)을 성장시켜, 형성된 발광 구조물(330)은 윈도우 영역(321) 상에 성장된 N-극성 발광 구조물(341) 및 돌출 영역(322) 상에 성장된 Ga-극성 발광 구조물(342)을 포함할 수 있다.
또한, 윈도우 영역(321) 상에서는 N-극성 발광 구조물(341)만 성장되도록 하고, 돌출 영역(322) 상에서는 Ga-극성 발광 구조물(342)만 성장되거나, N-극성 발광 구조물(341) 및 Ga-극성 발광 구조물(342)이 혼재되어 성장될 수 있다.
또한, 윈도우 영역 상에 성장된 N-극성 발광 구조물(341)은 돌출 영역 상에 성장된 Ga-극성 발광 구조물(342)보다 결함(defect) 비율이 높은 결함 영역일 수 있다. 따라서, N-극성 발광 구조물(341)보다 Ga-극성 발광 구조물(342)를 사용하는 것이 더욱 바람직하다.
도 2e는 N-극성 발광 구조물이 선택적으로 식각된 단면도이다.
발광 구조물은 극성에 따라 식각 속도에서 차이를 나타낼 수 있다. Ga-극성 발광 구조물(342)은 상대적으로 수산화 칼륨(KOH)에 대해 식각 내성을 갖는 반면, N-극성 발광 구조물(341)은 수산화 칼륨(KOH)에 쉽게 식각되는 특성을 갖는다.
N-극성 발광 구조물(341)은 수산화 칼륨(KOH; potassium hydroxide)을 이용한 습식 식각으로 제거될 수 있다.
또한, 실시예에 따라, N-극성 발광 구조물 (341)은 추가적인 마스크를 사용하여 건식 식각 방법으로 식각될 수 있고, 건식 식각 방법은 RIE(Reactive Ion Etching), ECR(Electron Cyclotron Resonance) 및 ICP(Inductively Coupled Plasma) 중 적어도 어느 하나일 수 있다.
Ga-극성 발광 구조물(342)은 상대적으로 수산화 칼륨(KOH)에 대해 식각 내성을 갖는 반면, N-극성 발광 구조물(341)은 수산화 칼륨(KOH)에 쉽게 식각되는 특성을 갖는다.
따라서, 본 발명의 일 실시예에 따른 발광 소자 제조 방법은 수산화 칼륨(KOH)을 이용한 화학적 식각만으로 추가적인 마스크 사용 없이도 선택적으로 N-극성 발광 구조물(341)을 용이하게 제거할 수 있다.
따라서, 본 발명의 일 실시예에 따른 발광 소자 제조 방법은 N-극성 발광 구조물(341)만 선택적으로 제거하여 결함이 상대적으로 적은 Ga-극성 발광 구조물(342)만 존재하게 된다.
또한, 본 발명의 일 실시예에 따른 발광 소자 제조 방법은 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG)시켜, N-극성 발광 구조물(341)과 Ga-극성 발광 구조물(342)을 선택적으로 성장시킨 후, 선택적으로 N-극성 발광 구조물(341)을 제거하는 공정을 이용하여 고품질의 수직형 발광 소자를 제조할 수 있다.
도 2f는 Ga-극성 발광 구조물의 상단에 제1 전극이 형성된 단면도이다.
Ga-극성 발광 구조물(242)의 상단에 제1 전극(350)을 형성한다.
도 2f에서는 Ga-극성 발광 구조물(242)의 상단의 전면에 형성된 제1 전극(350)을 도시하였으나, 이에 한정되지 않고, Ga-극성 발광 구조물(242)의 각각에 제1 전극(350)을 형성할 수 있다.
제1 전극(350)은 p-형 전극일 수 있으며, 제1 전극(350)은 백금(Pt), 팔라듐(Pd), 알루미늄(Al), 금(Au), 은(Ag), 니켈/금(Ni/Au), 티타늄/알루미늄(Ti/Al), 인듐 주석 산화물(ITO) 또는 아연 산화물(ZnO)을 단독으로 또는 조합하여 사용할 수 있다.
제1 전극(350)은 지지 기판(도시하지 않음)을 이용하여 Ga-극성 발광 구조물(242)에 부착될 수 있으며, 보다 상세하게는, 지지 기판(도시하지 않음) 상에 열 증착(thermal evaporator) 방법, 전자 빔 증착(E-beam evaporator) 방법, 스퍼터링(RF or DC sputter) 방법 또는 다양한 전극 형성 방법을 통하여 형성된 제1 전극(350)을 Ga-극성 발광 구조물(242)에 부착시킬 수 있으나, 이에 한정 되는 것은 아니다. 또한, 지지 기판(도시하지 않음)은 필요에 따라 제거될 수도 있다.
또한, 마스크층은 화학적 식각을 통하여 제거될 수 있고, 플루오르화 수소산(HF) 및 버퍼 옥사이드 에천트(Buffered Oxide Etchant) 중 어느 하나 또는 이들 하나 이상의 조합에 의한 혼합 용액인 것을 이용한 습식 식각에 의해 진행될 수 있으며, 바람직하게는, 플루오르화 수소산(HF)이 사용될 수 있다.
본 발명의 일 실시예에 따른 발광 소자 제조 방법은 희생층이 필요 없는 화학적 식각을 이용하여 Ga-극성 발광 구조물(242)을 기판으로부터 분리함으로써, 성장 기판(310) 제거 공정으로 인한 발광 소자의 손상을 감소시켜, 고품질의 질화 갈륨 기판(333) 특성을 유지시킬 수 있다.
도 2g는 Ga-극성 발광 구조물의 하단에 제2 전극이 형성된 단면도이다.
Ga-극성 발광 구조물(242)의 하단에, 즉, 제1 전극(350)이 형성되지 않은 면에 제 2 전극(360)을 부착시킨다.
도 2g 에서는 Ga-극성 발광 구조물(242)의 하단의 전면에 형성된 제1 전극(350)을 도시하였으나, 이에 한정되지 않고, Ga-극성 발광 구조물(242) 각각에 형성되는 제2 전극(360)을 형성할 수 있다.
제 2 전극(360)은 n-형 전극일 수 있고, 제 2 전극(360)은 백금(Pt), 팔라듐(Pd), 알루미늄(Al), 금(Au), 은(Ag), 니켈/금(Ni/Au), 티타늄/알루미늄(Ti/Al), 인듐 주석 산화물(ITO) 또는 아연 산화물(ZnO)을 단독으로 또는 조합하여 사용할 수 있다.
제 2 전극(360)은 열 증착(thermal evaporator) 방법, 전자 빔 증착(E-beam evaporator) 방법, 스퍼터링(RF or DC sputter) 방법 또는 다양한 전극 형성 방법에 의해 형성될 수 있다.
제 2 전극(360)은 지지 기판(도시하지 않음)을 이용하여 Ga-극성 발광 구조물(242)에 부착될 수 있으며, 보다 상세하게는, 지지 기판(도시하지 않음) 상에 열 증착(thermal evaporator) 방법, 전자 빔 증착(E-beam evaporator) 방법, 스퍼터링(RF or DC sputter) 방법 또는 다양한 전극 형성 방법을 통하여 형성된 제 2 전극(360)을 Ga-극성 발광 구조물(242)에 부착시킬 수 있으나, 이에 한정 되는 것은 아니다. 또한, 지지 기판(도시하지 않음)은 필요에 따라 제거될 수도 있다.
따라서, 본 발명의 일 실시예에 따른 발광 소자(300) 제조 방법을 이용하여 제조된 발광 소자(300)는 제 1 전극(350) 및 제 2 전극(360)이 수직 구조로 형성되고, 이로 인해, 제 1 전극(350) 및 제 2 전극(360)은 발광 소자(300)에 대하여 전류를 수직으로 인가하도록 형성될 수 있다.
또한, 본 발명의 일 실시예에 따른 발광 소자(300) 제조 방법을 이용하여 제조된 발광 소자의 Ga-극성 발광 구조물(242)의 전면에 전극이 형성되면 램프(lamp)에 사용하기에 용이하고, Ga-극성 발광 구조물(242)의 각각에 전극이 형성되면 디스플레이(display)로 사용하기에 용이하다.
또한, 발광 소자(300) 수득 시, 제 1 전극(350)이 상부에 배치되고, 제 2 전극(360)이 하부에 배치되면, 본 발명의 일 실시예에 따른 발광 소자(300) 제조 방법은 Ga-극성 방향으로 발광 구조물을 성장시켰기 때문에, Ga-극성 발광 소자(300)를 수득할 수 있다.
또한, 본 발명의 일 실시예에 따른 발광 소자(300) 제조 방법을 이용하여 제조된 발광 소자는 마이크로 발광 소자(micro LED)일 수 있다.
또한, 본 발명의 일 실시예에 따른 발광 소자(300) 제조 방법에 따라 제조된 발광 소자(300)는 발광 구조물을 에피택셜 측면 오버그로스(ELOG) 방법으로 N-극성 발광 구조물(341)과 Ga-극성 발광 구조물(342)을 선택적으로 성장시킨 후, 선택적으로 N-극성 발광 구조물(341)을 제거하는 공정을 이용함으로써, 제조 공정을 간소화시켜, 제조 비용을 감소시킬 수 있다.
또한, 본 발명의 일 실시예에 따른 발광 소자(300) 제조 방법을 이용하여 제조된 발광 소자를 사용함으로써, 발광 램프(luminescent lamp)를 대체할 수 있는 전반 조명(general lighting)에 활용될 수 있다.
도 3은 본 발명의 일 실시예에 따른 발광 소자 제조 방법에서, 성장 기판 및 마스크층을 제거한 후의 Ga-극성 발광 구조물을 도시한 평면도이다.
도 3는 마스크층의 돌출 영역(332)은 도트(Dot) 형상의 포지티브 타입(positive type)의 돌출 패턴을 가짐으로써, 도트(dot) 형상의 돌출 영역(322) 상에 원통 형상의 Ga-극성 발광 구조물(342)이 형성될 수 있다.
따라서, 도 3에 따른 Ga-극성 발광 구조물(342)을 이용하면 포지티브 패턴(positive pattern)으로 형성된 발광 소자가 형성될 수 있다.
이하에서는, 도 4a 내지 도 4g를 참조하여 본 발명의 다른 실시예에 따른 발광 소자 제조 방법에 대해 설명하기로 한다.
본 발명의 다른 실시예에 따른 발광 소자 제조 방법은 도 2a 내지 도 2g에서 설명한 바와 유사한 방법을 사용하여 제조하므로, 중복되는 구성요소에 대해서는 생략하기로 한다.
도 4a 내지 도 4g는 본 발명의 다른 실시예에 따른 발광 소자 제조 방법을 도시한 단면도이다.
본 발명의 다른 실시예에 따른 발광 소자 제조 방법은 성장 기판(410) 상에 적어도 하나의 윈도우 영역(421) 및 돌출 영역(422)을 포함하는 마스크층(420)을 형성하는 단계, 성장 기판(410) 상에 n-type 반도체층(430)을 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)시켜, N-극성 n-type 반도체층(431) 및 Ga-극성 n-type 반도체층(432)을 포함하는 n-type 반도체층(430)을 형성하는 단계 및 N-극성 n-type 반도체층(431)을 선택적으로 식각하는 단계를 포함한다.
또한, Ga-극성 n-type 반도체층(432) 상에 활성층(440) 및 p-type 반도체층(450)을 성장시켜, 발광 구조물(460)을 형성하는 단계, 발광 구조물(460)의 상단에 제1 전극(470)을 형성하는 단계 및 발광 구조물(460)의 하단에 제2 전극(480)을 형성하는 단계를 포함한다.
n-type 반도체층(430)은 윈도우 영역(421) 상에 N-극성 방향으로 성장된 n-type 반도체층(431; 이하, "N-극성 n-type 반도체층"이라 함) 및 돌출 영역(422) 상에 Ga-극성 방향으로 성장된 n-type 반도체층(431; 이하, "Ga-극성 n-type 반도체층"이라 함)을 포함할 수 있다.
도 4a는 성장 기판 상에 적어도 하나의 윈도우 영역 및 돌출 영역을 포함하는 마스크층이 형성된 단면도이다.
바람직하게는, 성장 기판(410)은 사파이어가 사용될 수 있다.
마스크층(420)은 패터닝 공정에 의해 윈도우 영역(421) 및 돌출 영역(422)을 포함할 수 있고, 후에 n-type 반도체층은 마스크층(420)의 윈도우 영역(421)을 통하여 성장될 수 있다.
마스크층(420)은 실리콘 산화물이 사용될 수 있다.
또한, 마스크층(420)의 윈도우 영역(421) 및 돌출 영역(422)은 포지티브 타입(positive type)의 돌출 패턴을 가질 수 있고, 포지티브 타입(positive type)의 돌출 패턴은 도트(dot) 형상, 다각형(polygon) 형상, 타원형(elliptical) 형상 또는 스트라이프(stripe) 형상일 수 있으나, 이에 한정 되는 것은 아니다.
도 4b 및 도 4c는 성장 기판 상에 n-type 반도체층이 에피택셜 측면 오버그로스(ELOG)된 단면도이다.
n-type 반도체층(430)은 에피택셜 측면 오버그로스(ELOG) 방법으로 성장될 수 있다.
도 4b 및 도 4c를 참조하면, n-type 반도체층(430)은 마스크층(420)의 윈도우 영역(821)을 통하여 수직 성장된다. 이후, 성장의 마지막 단계에서, n-type 반도체층(430)은 마스크층(420)의 돌출 영역(422)의 측방향으로 연장되어 성장될 수 있다.
측방향으로 성장되는 n-type 반도체층(430)은 일정 시간이 지난 후, 병합되어 성장 기판(410) 및 마스크층(420) 상부 표면에 전체적으로 n-type 반도체층(430)이 형성될 수 있다.
성장된 n-type 반도체층(430)은 마스크층(420)의 윈도우 영역(421) 상에 성장된 N-극성 n-type 반도체층(431) 및 마스크층(420)의 돌출 영역(422) 상에 성장된 Ga-극성 n-type 반도체층(432)을 포함할 수 있다.
또한, 윈도우 영역(421) 상에서는 N-극성 n-type 반도체층(431)만 성장되도록 하고, 돌출 영역(422) 상에서는 Ga-극성 n-type 반도체층(432)만 성장되거나, N-극성 n-type 반도체층(431) 및 Ga-극성 n-type 반도체층(432)이 혼재되어 성장될 수 있다.
또한, 윈도우 영역(421) 상에 성장된 N-극성 n-type 반도체층(431)은 돌출 영역(422) 상에 성장된 Ga-극성 n-type 반도체층(432)보다 결함(defect) 비율이 높은 결함 영역일 수 있다. 따라서, N-극성 n-type 반도체층(431)보다 Ga-극성 n-type 반도체층(432)을 사용하는 것이 더욱 바람직하다.
n-type 반도체층(430)은 질화 갈륨(GaN; gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 인듐 갈륨 질화물(InGaN; indium gallium nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함할 수 있고, 바람직하게는, 질화 갈륨(GaN; gallium nitride)이 사용될 수 있다.
도 4d는 N-극성 n-type 반도체층이 선택적으로 식각된 단면도이다.
N-극성 n-type 반도체층(431)은 수산화 칼륨(KOH; potassium hydroxide)을 이용한 습식 식각으로 제거될 수 있다.
질화 갈륨은 극성에 따라 식각 속도에서 차이를 나타낸다. Ga-극성 n-type 반도체층(432)은 상대적으로 수산화 칼륨(KOH)에 대해 식각 내성을 갖는 반면, N-극성 n-type 반도체층(431)은 수산화 칼륨(KOH)에 쉽게 식각되는 특성을 갖는다.
따라서, 본 발명의 다른 실시예에 따른 발광 소자 제조 방법은 수산화 칼륨(KOH)을 이용한 화학적 식각만으로 추가적인 마스크 사용 없이도 선택적으로 N-극성 n-type 반도체층(431)을 용이하게 제거할 수 있다.
따라서, 본 발명의 다른 실시예에 따른 발광 소자 제조 방법은 N-극성 n-type 반도체층(431)만 선택적으로 제거하여 성장 기판(410) 상에 상대적으로 결함이 적은 Ga-극성 n-type 반도체층(432)만 남게 된다.
또한, 본 발명의 다른 실시예에 따른 발광 소자 제조 방법은 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG)시켜, N-극성 n-type 반도체층(431)과 Ga-극성 n-type 반도체층(432)을 선택적으로 성장시킨 후, 선택적으로 N-극성 n-type 반도체층(431)을 제거하는 공정을 이용하여 고품질의 n-type 반도체층를 제작할 수 있다.
도 4e는 Ga-극성 n-type 반도체층 상에 활성층 및 p-type 반도체층을 성장시켜, 발광 구조물이 형성된 단면도이다.
Ga-극성 n-type 반도체층(432) 상에 활성층(440) 및 p-type 반도체층(450)을 성장시켜, 형성된 발광 구조물(460)을 형성한다.
즉, 발광 구조물(460)은 포지티브 타입(positive type)의 돌출 패턴 구조의 Ga-극성 n-type 반도체층(432) 상에만 성장된다.
바람직하게는, 도트 형상의 포지티브 타입(positive type)의 돌출 패턴 구조의 Ga-극성 n-type 반도체층(432) 상에 원통형의 발광 구조물(460)을 형성한다.
활성층(440)은 에너지 밴드 갭이 작은 물질을 사용하는 양자우물(quantum well) 및 에너지 밴드 갭이 큰 물질을 사용하는 양자 배리어(quantum barrier)이 적어도 1회 교대로 적층된 구조를 가질 수 있다. 양자우물은 단일 양자우물(single quantum well) 구조 또는 다중 양자우물(MQW; multi-quantum well) 구조를 가질 수 있다.
바람직하게는, 양자우물로는 인듐 갈륨 질화물(InGaN)이 사용될 수 있고, 양자 배리어로는 질화 갈륨(GaN)이 사용될 수 있으나, 이에 한정되는 것은 아니다.
활성층(440)은 인듐 갈륨 질화물(InGaN; indium gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 질화 갈륨(GaN; gallium nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함할 수 있다.
p-type 반도체층(450)은 질화 갈륨(GaN; gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 인듐 갈륨 질화물(InGaN; indium gallium nitride), 인듐 질화물(InN; indium nitride), 알루미늄 질화물(AlN; aluminum nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함할 수 있고, 바람직하게는 질화 갈륨(GaN; gallium nitride)이 사용될 수 있다.
도 4f는 발광 구조물의 상단에 제1 전극이 형성된 단면도이다.
발광 구조물(460)의 상단에 제1 전극(470)을 형성한다.
또한, 마스크층은 화학적 식각을 통하여 제거될 수 있고, 플루오르화 수소산(HF) 및 버퍼 옥사이드 에천트(Buffered Oxide Etchant) 중 어느 하나 또는 이들 하나 이상의 조합에 의한 혼합 용액인 것을 이용한 습식 식각에 의해 진행될 수 있으며, 바람직하게는, 플루오르화 수소산(HF)이 사용될 수 있다.
도 4f에서는 발광 구조물(460)의 상단의 전면에 형성된 제1 전극(470)을 도시하였으나, 이에 한정되지 않고, 발광 구조물(460)의 각각에 제1 전극(470)을 형성할 수 있다.
제1 전극(470)은 p-형 전극일 수 있으며, 제1 전극(470)은 백금(Pt), 팔라듐(Pd), 알루미늄(Al), 금(Au), 은(Ag), 니켈/금(Ni/Au), 티타늄/알루미늄(Ti/Al), 인듐 주석 산화물(ITO) 또는 아연 산화물(ZnO)을 단독으로 또는 조합하여 사용할 수 있다.
제1 전극(470)은 지지 기판(도시하지 않음)을 이용하여 발광 구조물(460)에 부착될 수 있으며, 보다 상세하게는, 지지 기판(도시하지 않음) 상에 열 증착(thermal evaporator) 방법, 전자 빔 증착(E-beam evaporator) 방법, 스퍼터링(RF or DC sputter) 방법 또는 다양한 전극 형성 방법을 통하여 형성된 제1 전극(470)을 발광 구조물(460)에 부착시킬 수 있으나, 이에 한정 되는 것은 아니다. 또한, 지지 기판(도시하지 않음)은 필요에 따라 제거될 수도 있다.
도 4g는 발광 구조물의 하단에 제2 전극이 형성된 단면도이다.
발광 구조물(460)의 하단에, 즉, 제1 전극(470)이 형성되지 않은 면에 제 2 전극(480)을 부착시킨다.
도 4g 에서는 발광 구조물(460)의 하단의 전면에 형성된 제1 전극(470)을 도시하였으나, 이에 한정되지 않고, 발광 구조물(460) 각각에 형성되는 제2 전극(470)을 형성할 수 있다.
제 2 전극(470)은 n-형 전극일 수 있고, 제 2 전극(470)은 백금(Pt), 팔라듐(Pd), 알루미늄(Al), 금(Au), 은(Ag), 니켈/금(Ni/Au), 티타늄/알루미늄(Ti/Al), 인듐 주석 산화물(ITO) 또는 아연 산화물(ZnO)을 단독으로 또는 조합하여 사용할 수 있다.
제 2 전극(470)은 열 증착(thermal evaporator) 방법, 전자 빔 증착(E-beam evaporator) 방법, 스퍼터링(RF or DC sputter) 방법 또는 다양한 전극 형성 방법에 의해 형성될 수 있다.
제 2 전극(470)은 지지 기판(도시하지 않음)을 이용하여 발광 구조물(460)에 부착될 수 있으며, 보다 상세하게는, 지지 기판(도시하지 않음) 상에 열 증착(thermal evaporator) 방법, 전자 빔 증착(E-beam evaporator) 방법, 스퍼터링(RF or DC sputter) 방법 또는 다양한 전극 형성 방법을 통하여 형성된 제 2 전극(470)을 발광 구조물(460)에 부착시킬 수 있으나, 이에 한정 되는 것은 아니다. 또한, 지지 기판(도시하지 않음)은 필요에 따라 제거될 수도 있다.
따라서, 본 발명의 다른 실시예에 따른 발광 소자(401) 제조 방법을 이용하여 제조된 발광 소자(401)는 제 1 전극(470) 및 제 2 전극(480)이 수직 구조로 형성되고, 이로 인해, 제 1 전극(470) 및 제 2 전극(480)은 발광 소자(401)에 대하여 전류를 수직으로 인가하도록 형성될 수 있다.
또한, 본 발명의 다른 실시예에 따른 발광 소자(401) 제조 방법을 이용하여 제조된 발광 소자의 발광 구조물(460)의 전면에 전극이 형성되면 램프(lamp)에 사용하기에 용이하고, 발광 구조물(460)의 각각에 전극이 형성되면 디스플레이(display)로 사용하기에 용이하다.
또한, 발광 소자(401) 수득 시, 제 1 전극(470)이 상부에 배치되고, 제 2 전극(480)이 하부에 배치되면, 본 발명의 다른 실시예에 따른 발광 소자(401) 제조 방법은 Ga-극성 방향으로 n-type 반도체층을 성장시켰기 때문에, Ga-극성 n-type 반도체층(432)을 포함하는 발광 소자(401)를 수득할 수 있다.
또한, 본 발명의 다른 실시예에 따른 발광 소자(401) 제조 방법을 이용하여 제조된 발광 소자는 마이크로 발광 소자(micro LED)일 수 있다.
또한, 본 발명의 다른 실시예에 따른 발광 소자(401) 제조 방법에 따라 제조된 발광 소자(401)는 발광 구조물을 에피택셜 측면 오버그로스(ELOG) 방법으로 N-극성 n-type 반도체층(431)과 Ga-극성 n-type 반도체층(432)을 선택적으로 성장시킨 후, 선택적으로 N-극성 n-type 반도체층(431)을 제거하는 공정을 이용함으로써, 제조 공정을 간소화시켜, 제조 비용을 감소시킬 수 있다.
또한, 본 발명의 다른 실시예에 따른 발광 소자(401) 제조 방법을 이용하여 제조된 발광 소자를 사용함으로써, 발광 램프(luminescent lamp)를 대체할 수 있는 전반 조명(general lighting)에 활용될 수 있다.
또한, 본 발명의 다른 실시예에 따른 발광 소자 제조 방법은 실시예에 따라, 코어-쉘 구조의 발광 소자(402)를 제조할 수 있다.
본 발명의 코어-쉘 구조의 발광 소자(402) 제조 방법은 Ga-극성 n-type 반도체층(432) 상에 활성층(440) 및 p-type 반도체층(450)을 성장시켜 형성되는 발광 구조물(460)의 구조 및 제1 전극(470)의 형성 위치가 상이한 점을 제외하고는, 본 발명의 다른 실시예에 따른 발광 소자 제조 방법과 동일하므로, 동일한 구성 요소에 대해서는 생략하기로 한다.
본 발명의 실시예에 따른 코어-쉘 구조의 발광 소자(402) 제조 방법은 N-극성 n-type 반도체층(431)을 선택적으로 식각하는 단계까지(도 4a 내지 도 4d)는 본 발명의 다른 실시예에 따른 발광 소자 제조 방법과 동일하므로, 이하에서는, N-극성 n-type 반도체층(431)을 선택적으로 식각하는 단계 이 후의 발광 소자 제조 방법을 도 5a 내지 도 5c를 참조하여 설명하기로 한다.
도 5a는 Ga-극성 n-type 반도체층 상에 활성층 및 p-type 반도체층을 성장시켜, 발광 구조물이 형성된 단면도이다.
Ga-극성 n-type 반도체층(432) 상에 활성층(440) 및 p-type 반도체층(450)을 성장시켜, 발광 구조물(460)을 형성한다.
이때, 활성층(440) 및 p-type 반도체층(450)은 발광 구조물(460)이 코어-쉘 구조를 갖도록 Ga-극성 n-type 반도체층(432)의 상단 및 측면에 성장된다.
활성층(440)은 에너지 밴드 갭이 작은 물질을 사용하는 양자우물(quantum well) 및 에너지 밴드 갭이 큰 물질을 사용하는 양자 배리어(quantum barrier)이 적어도 1회 교대로 적층된 구조를 가질 수 있다. 양자우물은 단일 양자우물(single quantum well) 구조 또는 다중 양자우물(MQW; multi-quantum well) 구조를 가질 수 있다.
바람직하게는, 양자우물로는 인듐 갈륨 질화물(InGaN)이 사용될 수 있고, 양자 배리어로는 질화 갈륨(GaN)이 사용될 수 있으나, 이에 한정되는 것은 아니다.
활성층(440)은 인듐 갈륨 질화물(InGaN; indium gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 질화 갈륨(GaN; gallium nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함할 수 있다.
p-type 반도체층(450)은 질화 갈륨(GaN; gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 인듐 갈륨 질화물(InGaN; indium gallium nitride), 인듐 질화물(InN; indium nitride), 알루미늄 질화물(AlN; aluminum nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함할 수 있고, 바람직하게는 질화 갈륨(GaN; gallium nitride)이 사용될 수 있다.
도 5b는 발광 구조물의 측면에 제1 전극이 형성된 단면도이다.
먼저, 마스크층은 화학적 식각을 통하여 제거될 수 있고, 플루오르화 수소산(HF) 및 버퍼 옥사이드 에천트(Buffered Oxide Etchant) 중 어느 하나 또는 이들 하나 이상의 조합에 의한 혼합 용액인 것을 이용한 습식 식각에 의해 진행될 수 있으며, 바람직하게는, 플루오르화 수소산(HF)이 사용될 수 있다.
이후, 발광 구조물(460)의 측면에 제1 전극(470)을 형성한다.
제1 전극(470)은 p-형 전극일 수 있으며, 제1 전극(470)은 백금(Pt), 팔라듐(Pd), 알루미늄(Al), 금(Au), 은(Ag), 니켈/금(Ni/Au), 티타늄/알루미늄(Ti/Al), 인듐 주석 산화물(ITO) 또는 아연 산화물(ZnO)을 단독으로 또는 조합하여 사용할 수 있다.
제1 전극(470)은 지지 기판(도시하지 않음)을 이용하여 발광 구조물(460)에 부착될 수 있으며, 보다 상세하게는, 지지 기판(도시하지 않음) 상에 열 증착(thermal evaporator) 방법, 전자 빔 증착(E-beam evaporator) 방법, 스퍼터링(RF or DC sputter) 방법 또는 다양한 전극 형성 방법을 통하여 형성된 제1 전극(470)을 발광 구조물(460)에 부착시킬 수 있으나, 이에 한정 되는 것은 아니다. 또한, 지지 기판(도시하지 않음)은 필요에 따라 제거될 수도 있다.
도 5c는 발광 구조물의 하단에 제2 전극이 형성된 단면도이다.
발광 구조물(460)의 하단에, 즉, 제1 전극(470)이 형성되지 않은 면에 제 2 전극(480)을 부착시킨다.
도 5c 에서는 발광 구조물(460)의 하단의 전면에 형성된 제1 전극(470)을 도시하였으나, 이에 한정되지 않고, 발광 구조물(460) 각각에 형성되는 제2 전극(470)을 형성할 수 있다.
제 2 전극(470)은 n-형 전극일 수 있고, 제 2 전극(470)은 백금(Pt), 팔라듐(Pd), 알루미늄(Al), 금(Au), 은(Ag), 니켈/금(Ni/Au), 티타늄/알루미늄(Ti/Al), 인듐 주석 산화물(ITO) 또는 아연 산화물(ZnO)을 단독으로 또는 조합하여 사용할 수 있다.
제 2 전극(470)은 열 증착(thermal evaporator) 방법, 전자 빔 증착(E-beam evaporator) 방법, 스퍼터링(RF or DC sputter) 방법 또는 다양한 전극 형성 방법에 의해 형성될 수 있다.
제 2 전극(470)은 지지 기판(도시하지 않음)을 이용하여 발광 구조물(460)에 부착될 수 있으며, 보다 상세하게는, 지지 기판(도시하지 않음) 상에 열 증착(thermal evaporator) 방법, 전자 빔 증착(E-beam evaporator) 방법, 스퍼터링(RF or DC sputter) 방법 또는 다양한 전극 형성 방법을 통하여 형성된 제 2 전극(470)을 발광 구조물(460)에 부착시킬 수 있으나, 이에 한정 되는 것은 아니다. 또한, 지지 기판(도시하지 않음)은 필요에 따라 제거될 수도 있다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

Claims (15)

  1. 기판 상에 적어도 하나의 윈도우 영역 및 돌출 영역을 포함하는 마스크층을 형성하는 단계;
    상기 성장 기판 상에 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)시키고, 상기 n-type 반도체층 상에 활성층 및 p-type 반도체층을 성장시켜, N-극성 발광 구조물 및 Ga-극성 발광 구조물을 포함하는 발광 구조물을 형성하는 단계;
    상기 N-극성 발광 구조물을 선택적으로 식각하는 단계;
    상기 Ga-극성 발광 구조물의 상단에 제1 전극을 형성하는 단계; 및
    상기 Ga-극성 발광 구조물의 하단에 제2 전극을 형성하는 단계
    를 포함하고,
    상기 마스크층의 상기 돌출 영역은 포지티브 타입(positive type)의 돌출 패턴을 갖는 것을 특징으로 하는 발광 소자 제조 방법.
  2. 제1항에 있어서,
    상기 포지티브 타입(positive type)의 돌출 패턴은 도트(dot) 형상, 다각형(polygon) 형상, 타원형(elliptical) 형상 또는 스트라이프(stripe) 형상을 갖는 것을 특징으로 하는 발광 소자 제조 방법.
  3. 제1항에 있어서,
    상기 돌출 영역 상에 형성된 상기 Ga-극성 발광 구조물은 포지티브 패턴(positive pattern)을 갖는 것을 특징으로 하는 발광 소자 제조 방법.
  4. 제1항에 있어서,
    상기 윈도우 영역 상에서는 상기 N-극성 발광 구조물만 성장되도록 하고, 상기 돌출 영역 상에서는 상기 Ga-극성 발광 구조물만 성장되거나, 상기 N-극성 발광 구조물 및 상기 Ga-극성 발광 구조물이 혼재되어 성장되는 것을 특징으로 하는 발광 소자 제조 방법.
  5. 제1항에 있어서,
    상기 제 1 전극 및 상기 제 2 전극은 상기 발광 구조물에 대하여 전류를 수직으로 인가하도록 형성되는 것을 특징으로 하는 발광 소자 제조 방법.
  6. 제1항에 있어서,
    상기 제 1 전극 및 상기 제 2 전극은 상기 Ga-극성 발광 구조물의 각각에 개별적으로 형성되는 것을 특징으로 하는 발광 소자 제조 방법.
  7. 제1항에 있어서,
    상기 N-극성 발광 구조물을 선택적으로 식각하는 단계는,
    수산화 칼륨(KOH; potassium hydroxide)을 사용하는 것을 특징으로 하는 발광 소자 제조 방법.
  8. 제1항에 있어서,
    상기 활성층은 단일 양자 우물 구조(single-quantum well) 또는 다중 양자 우물(MQW; multi-quantum well) 구조로 형성되는 것을 특징으로 하는 발광 소자 제조 방법.
  9. 제1항에 있어서,
    상기 활성층은 인듐 갈륨 질화물(InGaN; indium gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 질화 갈륨(GaN; gallium nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 발광 소자 제조 방법.
  10. 제1항에 있어서,
    상기 성장 기판은 사파이어(sapphire), 갈륨 비소(GaAs; gallium arsenide), 스피넬(spinel), 실리콘(Si; silicon), 인화 인듐(InP; indium phosphide) 및 실리콘 카바이드(SiC; silicon carbide) 중 적어도 어느 하나인 것을 특징으로 하는 발광 소자 제조 방법.
  11. 제1항에 있어서,
    상기 마스크층은 실리콘 산화물(SiO2; silicon oxide), 실리콘 질화물(SiNx; silicon nitride) 및 실리콘 산질화물(SiON; silicon oxynitride) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 발광 소자 제조 방법.
  12. 제1항에 있어서,
    상기 n-type 반도체층은 질화 갈륨(GaN; gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 인듐 갈륨 질화물(InGaN; indium gallium nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 발광 소자 제조 방법.
  13. 제1항에 있어서,
    상기 p-type 반도체층은 질화 갈륨(GaN; gallium nitride), 알루미늄 갈륨 질화물(AlGaN; aluminium gallium nitride), 인듐 갈륨 질화물(InGaN; indium gallium nitride), 인듐 질화물(InN; indium nitride), 알루미늄 질화물(AlN; aluminum nitride) 및 알루미늄 인듐 갈륨 질화물(AlInGaN; aluminum indium gallium nitride) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 발광 소자 제조 방법.
  14. 기판 상에 적어도 하나의 윈도우 영역 및 돌출 영역을 포함하는 마스크층을 형성하는 단계;
    상기 성장 기판 상에 n-type 반도체층을 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)시켜, N-극성 n-type 반도체층 및 Ga-극성 n-type 반도체층을 포함하는 n-type 반도체층을 형성하는 단계;
    상기 N-극성 n-type 반도체층을 선택적으로 식각하는 단계;
    상기 Ga-극성 n-type 반도체층 상에 활성층 및 p-type 반도체층을 성장시켜, 발광 구조물을 형성하는 단계;
    상기 발광 구조물의 상단 혹은 측면에 제1 전극을 형성하는 단계; 및
    상기 발광 구조물의 하단에 제2 전극을 형성하는 단계
    를 포함하고,
    상기 마스크층의 상기 돌출 영역은 포지티브 타입(positive type)의 돌출 패턴을 갖는 것을 특징으로 하는 발광 소자 제조 방법.
  15. 제14항에 있어서,
    상기 포지티브 타입(positive type)의 돌출 패턴은 도트(dot) 형상, 다각형(polygon) 형상, 타원형(elliptical) 형상 또는 스트라이프(stripe) 형상을 갖는 것을 특징으로 하는 발광 소자 제조 방법.
PCT/KR2017/001442 2017-01-23 2017-02-10 발광 소자의 제조 방법 WO2018135689A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170010711A KR101874228B1 (ko) 2017-01-23 2017-01-23 발광 소자의 제조 방법
KR10-2017-0010711 2017-01-23

Publications (1)

Publication Number Publication Date
WO2018135689A1 true WO2018135689A1 (ko) 2018-07-26

Family

ID=62908233

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2017/001442 WO2018135689A1 (ko) 2017-01-23 2017-02-10 발광 소자의 제조 방법

Country Status (2)

Country Link
KR (1) KR101874228B1 (ko)
WO (1) WO2018135689A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109742205A (zh) * 2019-01-07 2019-05-10 江西乾照光电有限公司 一种具有极性反转层的led外延结构及制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080070334A1 (en) * 2002-01-28 2008-03-20 Philips Lumileds Lighting Company, Llc LED Including Photonic Crystal Structure
KR101128612B1 (ko) * 2005-05-24 2012-03-26 엘지이노텍 주식회사 발광 소자 및 그의 제조 방법
WO2013157875A1 (ko) * 2012-04-18 2013-10-24 서울옵토디바이스주식회사 고효율 발광다이오드 제조방법
KR101383161B1 (ko) * 2012-01-30 2014-04-14 인텔렉추얼디스커버리 주식회사 발광 다이오드 및 그 제조 방법
KR20160047387A (ko) * 2014-10-21 2016-05-02 한국전자통신연구원 반도체막의 성장 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5146697B2 (ja) 2010-03-08 2013-02-20 住友電気工業株式会社 窒化物半導体
JP5146702B2 (ja) 2010-11-17 2013-02-20 住友電気工業株式会社 窒化物半導体デバイス

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080070334A1 (en) * 2002-01-28 2008-03-20 Philips Lumileds Lighting Company, Llc LED Including Photonic Crystal Structure
KR101128612B1 (ko) * 2005-05-24 2012-03-26 엘지이노텍 주식회사 발광 소자 및 그의 제조 방법
KR101383161B1 (ko) * 2012-01-30 2014-04-14 인텔렉추얼디스커버리 주식회사 발광 다이오드 및 그 제조 방법
WO2013157875A1 (ko) * 2012-04-18 2013-10-24 서울옵토디바이스주식회사 고효율 발광다이오드 제조방법
KR20160047387A (ko) * 2014-10-21 2016-05-02 한국전자통신연구원 반도체막의 성장 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109742205A (zh) * 2019-01-07 2019-05-10 江西乾照光电有限公司 一种具有极性反转层的led外延结构及制作方法
CN109742205B (zh) * 2019-01-07 2020-05-29 江西乾照光电有限公司 一种具有极性反转层的led外延结构及制作方法

Also Published As

Publication number Publication date
KR101874228B1 (ko) 2018-07-03

Similar Documents

Publication Publication Date Title
WO2013048179A1 (en) Substrate having concave-convex pattern, light-emitting diode including the substrate, and method for fabricating the diode
WO2014098510A1 (en) Light emitting diode and method of fabricating the same
WO2013089459A1 (en) Semiconductor device and method of fabricating the same
WO2009128669A2 (ko) 발광 소자 및 그 제조방법
WO2012064050A2 (ko) 화학적 리프트 오프 방법을 이용한 iii족 질화물 기판의 제조방법
WO2009148253A2 (ko) 반도체 발광소자 제조용 지지기판 및 상기 지지기판을 이용한 반도체 발광소자
WO2016117845A1 (ko) 발광 소자 및 이를 제조하는 전자 빔 증착 장치
WO2020226352A1 (en) Led display module, manufacturing method for led display module and display device including led display module
WO2016105146A1 (ko) 발광소자 및 이를 포함하는 발광소자 어레이
WO2020027397A1 (ko) 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치
WO2013183888A1 (ko) 발광소자
WO2014061906A1 (ko) 성장 기판 분리 방법, 발광 다이오드 제조 방법 및 그것에 의해 제조된 발광 다이오드
WO2019088763A1 (ko) 반도체 소자
WO2014163323A1 (en) Ultraviolet light emitting device separated from growth substrate and method of fabricating the same
WO2021118139A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
WO2018044102A1 (ko) 칩 스케일 패키지 발광 다이오드
WO2020149529A1 (ko) 발광 소자 및 이를 포함하는 표시 장치
WO2016133292A1 (ko) 광 추출 효율이 향상된 발광 소자
WO2017039208A1 (ko) Zno 투명 전극을 갖는 발광 소자 및 그것을 제조하는 방법
WO2016159638A1 (en) Uv light emitting diode
WO2013089417A1 (en) Semiconductor device and method of fabricating the same
WO2016209015A1 (ko) 자외선 발광소자, 발광소자 패키지 및 조명장치
WO2017034212A1 (ko) 발광소자 및 이를 구비한 발광 소자 패키지
WO2014092517A1 (ko) 3차원 발광 소자 및 그 제조방법
WO2020138842A1 (en) Micro light emitting diode and manufacturing method of micro light emitting diode

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17892635

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17892635

Country of ref document: EP

Kind code of ref document: A1