KR20160042396A - 구리 배리어 막을 에칭하기 위한 새로운 방법 - Google Patents

구리 배리어 막을 에칭하기 위한 새로운 방법 Download PDF

Info

Publication number
KR20160042396A
KR20160042396A KR1020150141737A KR20150141737A KR20160042396A KR 20160042396 A KR20160042396 A KR 20160042396A KR 1020150141737 A KR1020150141737 A KR 1020150141737A KR 20150141737 A KR20150141737 A KR 20150141737A KR 20160042396 A KR20160042396 A KR 20160042396A
Authority
KR
South Korea
Prior art keywords
providing
pulsed
gas
dry
plasma
Prior art date
Application number
KR1020150141737A
Other languages
English (en)
Other versions
KR102516921B1 (ko
Inventor
메이후아 센
지 주
슈오강 후앙
바오수오 저우
존 호앙
프리투 샤르마
토르스텐 릴
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20160042396A publication Critical patent/KR20160042396A/ko
Application granted granted Critical
Publication of KR102516921B1 publication Critical patent/KR102516921B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30617—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Plasma Technology (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

스택 내의 구리 구조체들 아래에 배리어 막을 개방하는 방법이 제공된다. 펄싱된 (pulsed) 가스는 플라즈마 프로세싱 챔버 내에 제공되고, 펄싱된 가스를 제공하는 단계는 펄싱된 H2 함유 가스를 제공하는 단계 및 펄싱된 할로겐 함유 가스를 제공하는 단계를 포함하고, 펄싱된 H2 함유 가스 및 펄싱된 할로겐 함유 가스는 페이즈 (phase) 로부터 펄싱되고, 펄싱된 H2 함유 가스는 H2 높은 플로우 기간을 갖고 펄싱된 할로겐 함유 가스는 할로겐 함유 가스 높은 플로우 기간을 갖고, H2 높은 플로우 기간은 할로겐 함유 가스 높은 플로우 기간보다 길다. 펄싱된 가스는 플라즈마로 형성된다. 구리 구조체들 및 배리어 막은, 배리어 막을 에칭하는, 플라즈마에 노출된다. 또 다른 실시예에서, 습식 순환 프로세스 및 건식 순환 프로세스가 사용될 수도 있다.

Description

구리 배리어 막을 에칭하기 위한 새로운 방법{NOVEL METHOD TO ETCH COPPER BARRIER FILM}
본 발명은 반도체 웨이퍼 상에 반도체 디바이스들을 형성하는 방법에 관한 것이다. 보다 구체적으로, 본 발명은 반도체 디바이스들 형성시 구리 패터닝에 관한 것이다.
본 발명에 따라, 스택 내의 구리 구조체들 아래의 배리어 막을 개방하는 방법이 제공된다. 스택은 건식 플라즈마 프로세싱 챔버 내에 위치된다. 펄싱된 가스가 플라즈마 프로세싱 챔버 내로 제공되고, 펄싱된 가스를 제공하는 단계는 펄싱된 H2 함유 가스를 제공하는 단계 및 펄싱된 할로겐 함유 가스를 제공하는 단계를 포함하고, 펄싱된 H2 함유 가스 및 펄싱된 할로겐 함유 가스는 상을 달리하여 (out of phase) 펄싱되고, 펄싱된 H2 함유 가스는 H2 고 플로우 기간을 갖고 펄싱된 할로겐 함유 가스는 할로겐 함유 가스 고 플로우 기간을 갖고, H2 고 플로우 기간은 할로겐 함유 가스 고 플로우 기간보다 길다. 펄싱된 가스는 플라즈마로 형성된다. 구리 구조체들 및 배리어 막은, 배리어 막을 에칭하는, 플라즈마에 노출된다.
본 발명의 또 다른 현상에서, 스택 내의 구리 구조체들 아래의 Co, Ru, Ta, Ti, TaN, 또는 TiN 중 적어도 하나를 포함하는 배리어 막을 개방하는 방법이 제공된다. 스택은 건식 플라즈마 프로세싱 챔버 내에 위치된다. 일정한 플로우의 불활성 캐리어 가스가 제공된다. 펄싱된 가스가 플라즈마 프로세싱 챔버 내로 제공되고, 펄싱된 가스를 제공하는 단계는 펄싱된 H2 함유 가스를 제공하는 단계 및 HBr, BCl3, Cl2, CF4, 또는 NF3 중 적어도 하나를 포함하는, 펄싱된 할로겐 함유 가스를 제공하는 단계를 포함하고, 펄싱된 H2 함유 가스 및 펄싱된 할로겐 함유 가스는 상을 달리하여 펄싱되고, 펄싱된 H2 함유 가스는 H2 고 플로우 기간을 갖고 펄싱된 할로겐 함유 가스는 할로겐 함유 가스 고 플로우 기간을 갖고, H2 고 플로우 기간 대 할로겐 함유 가스 고 플로우 기간의 비는 2:1 내지 20:1까지이다. 펄싱된 가스는 플라즈마로 형성되고, 펄싱된 가스를 플라즈마 프로세싱 챔버 내로 제공하는 단계 동안 200 내지 1000 W의 RF 전력 신호를 제공하는 단계 및 펄싱된 가스를 플라즈마 프로세싱 챔버 내로 제공하는 단계 동안 50 내지 500 V의 바이어스 전력을 제공하는 단계를 포함한다. 구리 구조체들 및 배리어 막은, 배리어 막을 에칭하는, 플라즈마에 노출된다.
본 발명의 또 다른 현상에서, 구리 구조체들 아래의 배리어 막을 개방하는 방법이 제공된다. 적어도 1 사이클을 포함하는 습식 및 건식 처리가 제공되고, 사이클 각각은, 구리 구조체들 아래의 배리어 막의 습식 처리를 제공하는 단계 및 구리 구조체들 아래의 배리어 막의 건식 플라즈마 스퍼터링을 제공하는 단계의 순차적인 단계들을 포함한다.
본 발명의 또 다른 현상에서, 구리 구조체들 아래의 Co, Ru, Ta, Ti, TaN, 또는 TiN 중 적어도 하나를 포함하는 배리어 막을 개방하는 방법이 제공된다. 적어도 3 사이클들을 포함하는 습식 처리 및 건식 처리가 제공되고, 사이클 각각은, 산성 욕, 또는 완충제 욕, 또는 킬레이터 욕, 또는 아세틸 아세톤, 헥사플루오로아세틸아세톤 또는 과산화수소 중 적어도 하나를 포함하는 욕을 제공함으로써 구리 구조체들 아래의 배리어 막의 습식 처리를 제공하는 단계 및 구리 구조체들 아래의 배리어 막의 건식 플라즈마 스퍼터링을 제공하는 단계의 순차적인 단계들을 포함한다. 습식 처리 및 건식 처리를 제공하는 단계 후에 구리 구조체들 상에 탄소 증착이 제공된다. 탄소 증착을 제공하는 단계 후에 건식 할로겐 함유 에칭이 제공된다.
본 발명의 이들 및 다른 특징들은 이하의 도면들을 참조하여 이하의 본 발명의 상세한 기술에서 이하에 보다 상세히 기술될 것이다.
본 발명은 유사한 참조 번호들이 유사한 엘리먼트들을 참조하는, 첨부된 도면들의 도면들에서 제한이 아닌 예로서 예시된다.
도 1은 본 발명의 실시예의 고레벨 흐름도이다.
도 2a 내지 도 2f는 본 발명의 실시예에 따라 프로세싱된 스택의 단면 개략도이다.
도 3은 본 발명의 또 다른 실시예의 고레벨 흐름도이다.
도 4는 본 발명의 실시예에 사용된 플라즈마 프로세싱 시스템의 개략도이다.
도 5는 본 발명의 실시예에 사용될 수도 있는 컴퓨터 시스템을 도시하는 고레벨 블록도이다.
도 6은 펄싱된 프로세스의 예의 개략적인 예시이다.
관련된 출원들의 교차 참조
본 출원은 35 U.S.C. §119하에서, 모든 목적들을 위해 본 명세서에 참조로서 인용된, 명칭이 NOVEL METHOD TO ETCH COPPER BARRIER FILM인, 2014년 10월 9일 출원된 미국 가 특허출원 번호 제 62/061,774 호의 우선권을 주장한다.
본 발명은 이제 첨부된 도면들에 예시된 바와 같이, 몇몇 바람직한 실시예들을 참조하여 상세히 기술될 것이다. 이하의 기술에서, 본 발명의 전체적인 이해를 제공하기 위해 다수의 구체적인 상세들이 언급된다. 그러나, 본 발명은 이들 구체적인 상세들 일부 또는 전부가 없이도 실시될 수도 있다는 것이 당업자에게 이해될 것이다. 다른 예들에서, 공지의 프로세스 단계들 및/또는 구조들은 본 발명들을 불필요하게 모호하게 하지 않도록 상세히 기술되지 않았다.
현재 듀얼 다마신 스킴들을 사용하여, 작은 기하구조 (<L10) 에서 Cu 저항은 구리 입자 크기의 제한들로 인해 증가한다. Cu 저항을 감소시키기 위해, 진보된 기술 노드 (<L7) 에 대한 BEOL 상호접속을 위해 감산 Cu 에칭이 탐구되었다. 플라즈마 에칭을 사용한 Cu 패터닝에 대해 상당한 진보들이 있지만, Cu 막 아래의 배리어 막 개방은 가장 큰 문제가 된다. Co, Ru, Ta 및 TaN와 같은 재료들은 통상적으로, Cu 배리어로 사용되고 할로겐 플라즈마는 종래의 막 스택에서 Ta/TaN 막을 에칭하기 위한 일반적인 화학반응 선택이다. 그러나, Cu가 수반될 때, 할로겐 화학반응은 Cu 막을 부식시키고, 패턴 왜곡 및 막 열화를 유발한다. 이온 스퍼터링 방법 (비할로겐) 을 사용하여 배리어 막을 제거하는 것은 테이퍼를 갖는 로우-k 트렌치 구역 내로의 Ta/TaN 재증착이 선-대-선 (line to line) 분리 실패를 유발하는 핀치된 프로파일이 되게 할 수 있다. 따라서, Cu 에칭 스킴 동작을 형성하기 위해 측벽 상에 금속 증착 없이 배리어를 제거하기 위한 새로운 방법 및 보다 양호한 CD 제어를 찾기 위한 중대한 요구들이 있다.
본 발명의 이해를 용이하게 하기 위해, 도 1은 본 발명의 실시예의 고레벨 흐름도이다. 구리 구조체들 아래에 배리어 막을 갖는 스택이 제공된다 (단계 104). 적어도 1 사이클의 순환적 프로세스 (단계 108) 는 배리어 막의 습식 처리 (단계 112) 및 배리어 막의 건식 스퍼터링 (단계 116) 을 제공한다. 탄소층이 구리 구조체들 위에 증착된다 (단계 120). 할로겐 함유 건식 에칭 프로세스가 배리어 막의 완전한 에칭을 완료하기 위해 사용된다 (단계 124).
실시예의 보다 구체적인 예에서, 구리 구조체들 아래에 배리어 막을 갖는 스택이 제공된다 (단계 104). 도 2a는 구리 구조체들 (212) 아래에 배치된 배리어 막 (208) 아래에 기판 (204) 을 갖는 스택 (200) 의 단면 개략도이다. 이 실시예에서, 마스크 (216) 는 구리 구조체들 (212) 위에 있다. 다양한 실시예들에서, 마스크 (216) 은 하나 이상의 층들로 형성될 수도 있고, 또는 하나 이상의 층들이 마스크 (216) 와 구리 구조체들 (212) 사이에 배치될 수도 있다. 부가적으로, 하나 이상의 층들이 배리어 막 (208) 과 구리 구조체들 (212) 사이 또는 배리어 막 (208) 과 기판 (204) 사이에 배치될 수도 있다.
이 실시예에서, 구리 구조체들 (212) 은 순수 구리이다. 다른 실시예들에서, 구리 구조체들은 구리 합금이다. 배리어 막 (208) 은 Ru, Co, Ta, Ti, TiN, Pt, W, 또는 TaN 중 적어도 하나이다.
적어도 1 사이클의 순환적 프로세스가 배리어 막을 에칭하도록 제공된다 (단계 108). 사이클 각각은 배리어 막의 습식 처리 (단계 112) 및 배리어 막의 건식 스퍼터링을 포함한다 (단계 116). 이 실시예에서, 습식 처리는 구리 구조체들 (212) 을 에칭하지 않거나 열화시키지 않지만, 배리어 막 (208) 에칭에 효과적인 욕을 포함한다. 배리어 막 (208) 이 Co, Ta, Ti, TiN, 또는 TaN이면, 습식 처리를 위한 욕은 산성 욕, 완충제 욕, 킬레이터 욕이거나 아세틸 아세톤, 헥사플루오로아세틸아세톤을 포함한다. 산성 욕은 아세트산 또는 포름산 중 하나를 포함할 수도 있고, 완충제들은 아세트산 또는 포름산과 함께 암모니아 수산화물 완충제를 포함할 수도 있고, 킬레이터들은 에틸렌디아민테트라아세트산, 니트릴로트리아세트산, 피리딘-2 3-디카르복시산, 메소-2,3-디메르캅토숙신산 및 2,3-디메르캅토-1-프로판올을 포함할 수도 있다. 배리어 막 (208) 이 Ta 또는 TaN이면, 습식 처리를 위한 욕은 과산화수소 및 Cu 부식 억제제와 혼합된 유기 용매들을 포함한다 (<부식 억제제의 10%w). 유기 용매들의 예들은 메탄올, 에탄올, 프로판올, 디메틸 술폭사이드 (DMSO), 디메틸 포름아미드 (DMF), 아세톤, 에틸렌 글리콜, 에틸 아세테이트, N-메틸-2-피롤리디논 (NMP), 등이다. 바람직한 Cu 부식 억제제는 벤조트리아졸 (BTA) 이고 대안적인 부식 억제제들은 1) 3-아미노 1,2,4-트리아졸 (ATA), 테트라졸 (TTA) 과 같은 아졸들, 2) N-페닐-1,4-페닐렌디아민 (NPPD) 과 같은 아민들, 3) 시스테인 및 트립토판과 같은 아미노산들, 4) 벤젠티올 및 치환된 벤젠티올과 같은 티올기 쿠폰들일 수 있다. 구체적인 레시피는 31%w H2O2와 40%w DMSO, 0.4%w BTA의 반-수용액의 1:1 체적 혼합물일 수 있다. 10㎚의 TaN 막은 15 분 동안 60 ℃에서 이 혼합물에 노출됨으로써 제거될 수 있다.
이 실시예에서, 배리어 막의 건식 스퍼터링 (단계 116) 은 이로 제한되는 것은 아니지만 H2와 같은 할로겐 소기 종 (halogen scavenging species) 과 함께 BCl3, HBr, CF4, NF3, Cl2, HCl, HI, CHF3를 포함하는 할로겐 결핍 화학물질을 사용함으로써 성취되는, 부식이 없는 (corrosion-free) Cu 포스트 배리어 건식 에칭을 제공한다. H2 플로우 대 할로겐 플로우 비를 조정함으로써, 배리어 층은 Cu 부식을 회피하면서 화학적으로 건식 에칭될 수 있다. 건식 스퍼터링은 본 실시예에서 20 sccm 미만의 할로겐과 같이 적은 양의 할로겐, 및 500 sccm의 H2를 포함하는 스퍼터링 가스를 제공한다. 바람직하게, 이 실시예는 5:1 내지 200:1 범위의 H2 대 할로겐의 플로우 비를 갖는 스퍼터링 가스를 제공한다. 보다 바람직한 H2 대 할로겐의 플로우 비는 5:1 내지 50:1이다. 플라즈마 소스 전력은 50 W 내지 1000 W의 여기 전력, 2 mTorr 내지 50 mTorr의 챔버 압력, 20 V 내지 600 V의 바이어스 전압, 및 10 ℃ 내지 120 ℃의 정전척의 온도를 제공한다. 보다 바람직한 바이어스는 100 V 내지 500 V이다. 가장 바람직하게, 바이어스는 200 V 내지 400 V이다.
이 방식에서, 배리어 막은 먼저 막을 느슨하게 하도록 습식 화학물질로 처리되고 이방성 프로파일을 형성하도록 약한 건식 스퍼터링 에칭이 이어진다. 도 2b는 습식 처리 (단계 112) 를 겪은 후 스택 (200) 의 단면 개략도이다. 물결무늬 선으로 나타낸 바와 같이, 배리어 막 (208) 의 상단 표면 (220) 이 습식 처리에 의해 느슨해진다. 도 2c는 건식 스퍼터링 처리 (단계 116) 을 겪은 후 스택 (200) 의 단면 개략도이다. 이방성 프로파일 (224) 이 형성되었다. 도 2d는 복수의 사이클들의 습식 처리들 (단계 112) 및 건식 스퍼터링 (단계 116) 후에 스택 (200) 의 단면 개략도이다. 이 예에서, 배리어 막 (208) 은 실질적으로 에칭되지만, 완전히 에칭되지 않았다.
대안적인 실시예에서, 습식 및 건식 사이클들 (단계 108) 은 먼저 약한 건식 스퍼터링 (단계 116) 및 이어서 대미지된 막의 습식 제거 (단계 112) 로 시작할 수도 있다. 시퀀스는 목표된 효과를 성취하도록 복수 회 반복될 수 있고 핵심은 배리어 막을 화학적으로 제거하고 배리어를 트렌치 내로 스퍼터링하지 않으면서 Cu 막 무결성을 보존하는 것이다.
탄소층은 구리 구조체들 상에 증착된다 (단계 120). 보호층은 이로 제한되지 않지만 CH4, C2H2, CH3F, CH2F2, C4F8, 및 C4F6를 포함하는 화학물질로 형성될 수 있다. 부가적으로, 웨이퍼에 걸쳐 보호층의 균일성을 제어하기 위해, 이로 제한되는 것은 아니지만 H2 및 N2를 포함하는 다른 가스들이 화학물질에 첨가될 수 있다. 도 2e는 탄소층 (232) 이 증착된 (단계 120) 후 스택 (200) 의 단면 개략도이다.
할로겐 기반 건식 에칭 프로세스 (단계 124) 가 배리어 막 (208) 의 에칭을 완료하도록 사용된다. 이 실시예에서 H2/할로겐 기반 에칭 프로세스가 제공된다. 상기 기술된 바와 같은 H2/할로겐 기반 에칭 프로세스가 사용될 수도 있다. 도 2f는 할로겐 기반 건식 에칭 프로세스 (단계 124) 후 스택 (200) 의 단면 개략도이다. 이 실시예에서 배리어 막 (208) 은 완전히 에칭되고, 아래에 놓인 기판 (204) 은 부분적으로 에칭된다.
이 실시예는 건식 및 화학물질 조합의 상호작용으로 배리어 막 제거를 향상시키고 건식 또는 습식 단독으로는 목표된 결과들에 이를 수 없다. 층 각각에서 정확한 습식 화학물질들과 건식 플라즈마 처리의 상호작용은 프로파일의 최적의 결과들, 측벽 증착 및 Cu 막 집적 제어를 획득하도록 조정될 수 있다.
이 실시예는 Cu 에칭 배리어 개방 프로세스에서의 문제를 해결할 수 있다. 이 실시예는 건식 프로세스 단독으로 인해 유발될 테이퍼된 프로파일 및 쇼트 (short) 를 유발하는 낮은 트렌치 구역에서의 금속 증착을 방지한다. 실시예는 또한 습식 처리 단독으로 인해 유발되는 Cu 막 공격 및 배리어 막의 등방성 언더컷팅 (undercutting) 을 방지한다. 이 실시예의 건식 및 습식 제거 조합은 트렌치 내 금속 증착 없이 배리어 막의 이방성 제거를 성취하기 위해 프로세스를 맞춤할 수 있다. 플라즈마 조건은 마일드한 습식 화학물질이 Cu 막에 영향을 주지 않고 대미지된 막을 제거할 수 있도록 대미지된 배리어 층을 생성하도록 조정될 수 있다. 복수의 단계들의 순환은 배리어 재료들의 상이한 막 스택을 제거하기 위해 적용될 수 있다.
탄소 막 증착은 침식으로부터 마스크 및 부식으로부터 Cu 라인을 보호하는 것을 돕는다.
또 다른 실시예에서, 건식 스퍼터링은 할로겐이 없는 프로세스이다. 다른 실시예들에서, 탄소 증착 프로세스는, Cu 라인 및 마스크를 보호하기 위해 스페이서 증착을 사용할 수도 있는, SiN 또는 AlOx (산화 알루미늄) 의 증착에 의해 대체될 수도 있다.
다른 실시예에서, 순환 프로세스는 배리어 막을 완전히 제거한다 (208). 이러한 실시예에서, 탄소 증착 단계 및 할로겐 에칭은 사용되지 않는다. 일 실시예에서, 습식 및 건식 프로세스는 적어도 3 사이클 동안 반복된다.
도 3은 본 발명의 또 다른 실시예의 고레벨 흐름도이다. 구리 구조체들 아래에 배리어 막을 갖는 스택이 플라즈마 프로세싱 챔버 내에 위치된다 (단계 304). 연속적인 가스 및 펄싱된 가스가 플라즈마 프로세싱 챔버 내로 흐른다 (단계 308). 연속적인 가스 및 펄싱된 가스는 플라즈마로 형성된다 (단계 312). 구리 구조체들에 대미지를 주지 않고 배리어 막을 완전히 에칭하도록 사용된다 (단계 316). 에칭이 완료되면, 연속적인 가스 및 펄싱된 가스의 플로우는 정지된다 (단계 320). 완전히 에칭된 스택은 플라즈마 프로세싱 챔버로부터 제거된다 (단계 324).
도 4는 본 발명의 이 실시예에 사용될 수도 있는 플라즈마 프로세싱 툴 (401) 을 포함하는, 플라즈마 프로세싱 시스템 (400) 의 개략도이다. 플라즈마 프로세싱 툴 (401) 은 유도 결합 프라즈마 에칭 툴이고 플라즈마 프로세싱 챔버 (404) 를 내부에 갖는 플라즈마 반응기 (402) 를 포함한다. TCP (transformer coupled power) 제어기 (450) 및 바이어스 전력 제어기 (455) 는 각각, TCP 공급부 (451) 및 플라즈마 프로세싱 챔버 (404) 내에서 생성된 플라즈마 (424) 에 영향을 주는 바이어스 전력 공급부 (456) 를 제어한다.
TCP 제어기 (450) 는 TCP 매칭 네트워크 (452) 에 의해 튜닝된 13.56 ㎒에서 무선 주파수 신호를 플라즈마 프로세싱 챔버 (404) 근방에 위치된 TCP 코일 (453) 에 공급하도록 구성된 TCP 공급부 (451) 에 대한 설정 포인트를 설정한다. RF 투과 윈도우 (454) 는 에너지로 하여금 TCP 코일 (453) 로부터 플라즈마 프로세싱 챔버 (404) 로 통과하게 하는 동안, 플라즈마 프로세싱 챔버 (404) 로부터 TCP 코일 (453) 을 분리하도록 제공된다.
바이어스 전력 제어기 (455) 는 바이어스 매칭 네트워크 (457) 에 의해 튜닝된 RF 신호를, 기판 (204) 을 수용하도록 구성된 척 전극 (408) 위에 DC (direct current) 바이어스를 생성하는 플라즈마 프로세싱 챔버 (404) 내에 위치된 척 전극 (408) 으로 공급하도록 구성된 바이어스 전력 공급부 (456) 에 대한 설정 포인트를 설정한다.
가스 공급 메커니즘 또는 가스 소스 (410) 는 플라즈마 프로세싱 챔버 (404) 의 내부로 프로세스에 필요한 적절한 화학물질을 공급하기 위해 가스 매니폴드 (417) 를 경유하여 부착된 가스들의 소스 또는 소스들 (416) 을 포함한다. 이 예에서, 가스 소스 (416) 는 적어도 H2 가스 소스 (481), He 가스 소스 (482), 및 할로겐 가스 소스 (483) 를 포함한다. 가스 배기 메커니즘 (418) 은 압력 제어 밸브 (419) 및 배기 펌프 (420) 를 포함하고 플라즈마 프로세싱 챔버 (404) 내로부터 입자들을 제거하고 플라즈마 프로세싱 챔버 (404) 내에서 특정한 압력을 유지한다.
온도 제어기 (480) 는 냉각 전력 공급부 (484) 를 제어함으로써 척 전극 (408) 내에 제공된 냉각 재순환 시스템의 온도를 제어한다. 플라즈마 프로세싱 시스템은 또한, 바이어스 전력 제어기 (455), TCP 제어기 (480), 및 다른 제어 시스템을 제어하도록 사용될 수도 있는, 전자 제어 회로 (470) 를 포함한다. 플라즈마 프로세싱 시스템 (400) 은 또한 엔드 포인트 검출기를 포함할 수도 있다. 이러한 유도 결합 시스템의 예는, 실리콘, 폴리실리콘, 및 도전층들을 에칭하도록 사용되는, CA, Fremont의 Lam Research Corporation에 의해 구축된 Kiyo이다. 본 발명의 다른 실시예들에서, 용량 결합 시스템이 사용될 수도 있다.
도 5는 본 발명의 실시예들에 사용된 전자 제어 회로 (470) 를 구현하기에 적합한 컴퓨터 시스템 (500) 을 도시하는 고레벨 블록도이다. 컴퓨터 시스템은 집적 회로, 인쇄 회로 기판, 및 소형 휴대용 디바이스로부터 대형 슈퍼 컴퓨터까지의 범위의 많은 물리적 형태들을 가질 수도 있다. 컴퓨터 시스템 (500) 은 하나 이상의 프로세서들 (502) 을 포함하고, (그래픽, 텍스트, 및 다른 데이터를 디스플레이하기 위한) 전자 디스플레이 디바이스 (504), 메인 메모리 (506) (예를 들면, RAM), 스토리지 디바이스 (508) (예를 들면, 하드 디스크 드라이브), 이동식 스토리지 디바이스 (510) (예를 들면, 광 디스크 드라이브), 사용자 인터페이스 디바이스 (512) (예를 들면, 키보드, 터치 스크린, 키패드, 마우스 또는 다른 포인팅 디바이스 등), 및 통신 인터페이스 (514) (예를 들면, 무선 네트워크 인터페이스) 를 더 포함할 수 있다. 통신 인터페이스 (514) 는, 소프트웨어 및 데이터로 하여금 링크를 통해 컴퓨터 시스템 (500) 과 외부 디바이스들 사이에서 전송되도록 한다. 또한, 시스템은, 전술한 디바이스들/모듈들이 연결되는 통신 인프라스트럭처 (516) (예를 들면, 통신 버스 (communications bus), 크로스오버 바 (cross-over bar), 또는 네트워크) 을 포함할 수도 있다.
통신 인터페이스 (514) 를 통해 전송되는 정보는, 전기, 전자기, 광, 또는 통신 인터페이스 (514) 를 통해 수신될 수 있는 다른 신호들과 같은 신호들의 형태일 수도 있으며, 신호들을 전해주는 통신 링크를 통해, 와이어 또는 케이블, 광 섬유, 전화 선, 무선 전화 링크, 무선 주파수 링크, 및/또는 다른 통신 채널들을 사용하여 구현될 수도 있다. 그러한 통신 인터페이스와 함께, 하나 이상의 프로세서들 (502) 이 네트워크로부터 정보를 수신할 수도 있거나, 상술한 방법 단계들을 수행하는 과정에서 네트워크로 정보를 출력할 수도 있다는 점이 고려된다. 또한, 본 발명의 방법 실시예들은, 프로세서들 상에서만 실행될 수도 있거나, 프로세싱의 부분을 공유하는 리모트 (remote) 프로세서들과 함께 인터넷과 같은 네트워크에 걸쳐 실행될 수도 있다.
"비일시적 컴퓨터 판독가능 매체 (non-transient computer readable medium)" 라는 용어는, 일반적으로 하드 디스크, 플래시 메모리, 디스크 드라이브 메모리, CD-ROM 및 지속성 메모리 (persistent memory) 의 다른 형태들과 같은, 스토리지 디바이스들, 및 이동식 스토리지, 보조 메모리 (secondary memory), 메인 메모리와 같은 매체들을 지칭하는데 사용되고, 반송파 또는 신호들과 같은 일시적인 청구물을 커버하도록 이해되어서는 안 된다. 컴퓨터 코드의 예들은, 컴파일러에 의해 생산되는 것과 같은 머신 (machine) 코드, 및 번역기를 사용하여 컴퓨터에 의해 실행되는 보다 높은 레벨의 코드를 포함하는 파일들을 포함한다. 또한, 컴퓨터 판독가능 매체는, 프로세서에 의해 실행가능한 인스트럭션의 시퀀스를 표현하고, 반송파에 내재된 컴퓨터 데이터 신호에 의해 전송되는 컴퓨터 코드일 수도 있다.
도 6은 펄싱된 프로세스의 예의 개략적인 예시이다. He 가스의 플로우를 도시하는 라인 (604) 은 연속적인 가스를 제공하여 일정하게 홀딩된다 (단계 308). 이 예에서, He 가스의 플로우는 200 내지 1000 sccm이다. 라인 (608) 은 H2 가스의 펄싱된 플로우를 도시한다. 이 예에서, H2 가스의 플로우는 15 내지 30 초의 기간 동안 고 플로우를 가지고 1 내지 5 초의 기간 동안 저 플로우를 갖는다. 이 예에서, H2의 고 플로우는 100 내지 1000 sccm이다. 이 예에서, H2의 저 플로우는 0 내지 90 sccm이다. 도시된 바와 같이, H2의 플로우는, 시간 라인 (624) 로 나타낸 바와 같이, t0 내지 t1, t2 내지 t3, t4 내지 t5의 기간들 동안, 그리고 t6 후에 높다. 라인 (612) 은 할로겐 함유 가스의 펄싱된 플로우를 도시한다. 이 예에서, 할로겐 함유 가스의 플로우는 1 내지 5 초의 기간 동안 고 플로우를 가지고 15 내지 30 초의 기간 동안 저 플로우를 갖는다. 이 예에서, 할로겐 함유 가스의 고 플로우는 500 내지 1000 sccm이다. 이 예에서, 할로겐 함유 가스의 저 플로우는 0 내지 100 sccm이다. 도시된 바와 같이, 할로겐 함유 가스의 플로우는 t0 내지 t1, t2 내지 t3, t4 내지 t5의 기간들 동안, 그리고 t6 후에 낮다. 바람직하게, 할로겐 함유 가스는 HBr, BCl3, Cl2, CF4, 또는 NF3 중 적어도 하나를 포함한다. H2 가스의 고 플로우는 할로겐 함유 가스의 저 플로우 동안이기 때문에, 가스들은 상을 달리하여 펄싱된다. 할로겐 함유 가스의 고 플로우는 또한 H2 가스의 저 플로우 동안만이기 때문에, 가스들은 완전하게 상을 달리하여 펄싱된다.
라인 (616) 은 이 예에서 TCP 전력이 연속적이고 일정하다는 것을 도시한다. 이 예에서, TCP 전력은 200 내지 1000 W의 범위이다. 다른 예들에서, TCP 전력은 펄싱될 수도 있다. 라인 (620) 은 이 예에서 바이어스 전력이 연속적이고 일정하다는 것을 도시한다. 이 예에서, 바이어스 전력은 50 내지 400 V 범위이다. 다른 예들에서, 바이어스 전력이 펄싱될 수도 있다. TCP 전력은 연속적인 가스 및 펄싱된 가스를 플라즈마로 형성한다 (단계 312).
할로겐 함유 가스의 플로우를 턴오프하는 동안, 수소 가스를 펄싱하고 대부분의 시간을 고 플로우로 유지함으로써, 보다 높은 배리어 막 에칭 레이트가 획득된다는 것을 알게 되었다. 할로겐 함유 가스는 짧은 기간들 동안에만 흐른다. 수소는 Cu 부식 효과를 감소시키도록 사용된다. 온 기간 및 오프 기간은 배리어 개방 에칭 깊이 및 Cu 부식 프로세스 윈도우를 밸런싱하도록 조정될 수도 있다.
구리 구조체들을 부식하거나 대미지를 주지 않고, 완전 건식 프로세스를 사용하여 배리어 막을 제거하는 능력은 단일 챔버 프로세스를 제공한다. 이러한 프로세스는 보다 단순할 것이다. 다른 실시예들에서, CCP (capacitively coupled power) 디바이스가 사용될 수도 있다. 리모트 플라즈마 생성기와 같은, 다른 디바이스들이 플라즈마를 생성하기 위해 다른 실시예들에서 사용될 수도 있다. 다른 실시예들에서 연속적인 가스는 불활성 캐리어 가스이다. 바람직하게, 연속적인 가스는 He, Ar, 또는 Ne와 같은 희가스이다. 바람직하게, H2 고 플로우 기간 대 할로겐 함유 가스 고 플로우 기간의 비는 2:1 내지 20:1까지이다. 보다 바람직하게, H2 고 플로우 기간 대 할로겐 함유 가스 고 플로우 기간의 비는 3:1 내지 15:1까지이다.
또 다른 실시예에서, 펄싱된 가스 프로세스는 적어도 하나의 습식 및 건식 사이클 후에 제거될 수도 있다.
본 발명이 몇몇의 바람직한 실시예들에 관하여 설명되었지만, 본 발명의 범위에 포함되는, 다양한 대체 균등물들, 치환들 및 변경들이 있다. 또한, 본 발명의 장치들 또는 방법들을 구현하는 많은 대안적인 방법들이 있다는 점이 주목되어야 한다. 그러므로, 이하의 첨부되는 청구항들은, 본 발명의 범위 및 진정한 기술 사상에 포함되는, 모든 그러한 다양한 대체 균등물들, 치환들, 변경들을 포함하는 것으로 해석된다는 점은 의도된 것이다.

Claims (29)

  1. 스택 내의 구리 구조체들 아래의 배리어 막을 개방하는 방법으로서,
    건식 플라즈마 프로세싱 챔버 내에 상기 스택을 위치시키는 단계;
    상기 플라즈마 프로세싱 챔버 내로 펄싱된 가스를 제공하는 단계로서,
    펄싱된 H2 함유 가스를 제공하는 단계; 및
    펄싱된 할로겐 함유 가스를 제공하는 단계를 포함하고, 상기 펄싱된 H2 함유 가스 및 상기 펄싱된 할로겐 함유 가스는 상을 달리하여 (out of phase) 펄싱되고, 상기 펄싱된 H2 함유 가스는 H2 고 플로우 기간을 갖고 상기 펄싱된 할로겐 함유 가스는 할로겐 함유 가스 고 플로우 기간을 갖고, 상기 H2 고 플로우 기간은 상기 할로겐 함유 가스 고 플로우 기간보다 긴, 상기 펄싱된 가스를 상기 플라즈마 프로세싱 챔버 내로 제공하는 단계;
    상기 펄싱된 가스를 플라즈마로 형성하는 단계; 및
    상기 배리어 막을 에칭하는 상기 플라즈마에 상기 구리 구조체들 및 상기 배리어 막을 노출시키는 단계를 포함하는, 스택 내의 구리 구조체들 아래의 배리어 막을 개방하는 방법.
  2. 제 1 항에 있어서,
    상기 펄싱된 가스를 플라즈마로 형성하는 단계는,
    상기 펄싱된 가스를 상기 플라즈마 프로세싱 챔버 내로 제공하는 단계 동안 일정한 RF 전력 신호를 제공하는 단계; 및
    상기 펄싱된 가스를 상기 플라즈마 프로세싱 챔버 내로 제공하는 단계 동안 일정한 바이어스 전력을 제공하는 단계를 포함하는, 스택 내의 구리 구조체들 아래의 배리어 막을 개방하는 방법.
  3. 제 2 항에 있어서,
    상기 펄싱된 가스를 상기 플라즈마 프로세싱 챔버 내로 제공하는 단계 동안 일정한 플로우의 불활성 캐리어 가스를 더 포함하는, 스택 내의 구리 구조체들 아래의 배리어 막을 개방하는 방법.
  4. 제 3 항에 있어서,
    상기 할로겐 함유 가스는 HBr, BCl3, Cl2, CF4, 또는 NF3 중 적어도 하나를 포함하는, 스택 내의 구리 구조체들 아래의 배리어 막을 개방하는 방법.
  5. 제 1 항에 있어서,
    상기 H2 고 플로우 기간 대 할로겐 함유 가스 고 플로우 기간의 비는 2:1 내지 20:1까지인, 스택 내의 구리 구조체들 아래의 배리어 막을 개방하는 방법.
  6. 제 5 항에 있어서,
    상기 H2 함유 가스 및 할로겐 함유 가스는 완전하게 상을 달리하여 펄싱되는, 스택 내의 구리 구조체들 아래의 배리어 막을 개방하는 방법.
  7. 제 1 항에 있어서,
    상기 펄싱된 가스를 상기 플라즈마 프로세싱 챔버 내로 제공하는 단계 동안 일정한 플로우의 불활성 캐리어 가스를 더 포함하는, 스택 내의 구리 구조체들 아래의 배리어 막을 개방하는 방법.
  8. 제 1 항에 있어서,
    상기 배리어 막은 Co, Ru, Ta, Ti, TaN, 또는 TiN 중 적어도 하나를 포함하는, 스택 내의 구리 구조체들 아래의 배리어 막을 개방하는 방법.
  9. 제 1 항에 있어서,
    상기 펄싱된 가스를 플라즈마로 형성하는 단계는,
    상기 펄싱된 가스를 상기 플라즈마 프로세싱 챔버 내로 제공하는 단계 동안 펄싱된 RF 전력 신호를 제공하는 단계; 및
    상기 펄싱된 가스를 상기 플라즈마 프로세싱 챔버 내로 제공하는 단계 동안 펄싱된 바이어스 전력을 제공하는 단계를 포함하는, 스택 내의 구리 구조체들 아래의 배리어 막을 개방하는 방법.
  10. 스택 내의 구리 구조체들 아래의 Co, Ru, Ta, Ti, TaN, 또는 TiN 중 적어도 하나를 포함하는 배리어 막을 개방하는 방법으로서,
    건식 플라즈마 프로세싱 챔버 내에 상기 스택을 위치시키는 단계;
    일정한 플로우의 불활성 캐리어 가스를 제공하는 단계;
    펄싱된 가스를 상기 플라즈마 프로세싱 챔버 내로 제공하는 단계로서,
    펄싱된 H2 함유 가스를 제공하는 단계; 및
    HBr, BCl3, Cl2, CF4, 또는 NF3 중 적어도 하나를 포함하는, 펄싱된 할로겐 함유 가스를 제공하는 단계를 포함하고, 상기 펄싱된 H2 함유 가스 및 상기 펄싱된 할로겐 함유 가스는 상을 달리하여 펄싱되고, 상기 펄싱된 H2 함유 가스는 H2 고 플로우 기간을 갖고 상기 펄싱된 할로겐 함유 가스는 할로겐 함유 가스 고 플로우 기간을 갖고, 상기 H2 고 플로우 기간 대 상기 할로겐 함유 가스 고 플로우 기간의 비는 2:1 내지 20:1까지인, 상기 펄싱된 가스를 상기 플라즈마 프로세싱 챔버 내로 제공하는 단계;
    상기 일정한 플로우 가스 및 상기 펄싱된 가스를 플라즈마로 형성하는 단계로서,
    상기 일정한 플로우 가스 및 상기 펄싱된 가스를 상기 플라즈마 프로세싱 챔버 내로 제공하는 단계 동안 200 내지 1000 W의 RF 전력 신호를 제공하는 단계; 및
    상기 일정한 플로우 가스 및 상기 펄싱된 가스를 상기 플라즈마 프로세싱 챔버 내로 제공하는 단계 동안 50 내지 500 V의 바이어스 전력을 제공하는 단계를 포함하는, 상기 플라즈마로 형성하는 단계; 및
    상기 배리어 막을 에칭하는 상기 플라즈마에 상기 구리 구조체들 및 상기 배리어 막을 노출시키는 단계를 포함하는, 배리어 막을 개방하는 방법.
  11. 적어도 1 사이클을 포함하는 습식 및 건식 처리를 제공하는 단계를 포함하는, 구리 구조체들 아래의 배리어 막을 개방하는 방법으로서,
    사이클 각각은 순차적인 다음 단계들,
    상기 구리 구조체들 아래의 상기 배리어 막의 습식 처리를 제공하는 단계; 및
    상기 구리 구조체들 아래의 상기 배리어 막의 건식 플라즈마 스퍼터링을 제공하는 단계를 포함하는, 배리어 막을 개방하는 방법.
  12. 제 11 항에 있어서,
    상기 사이클은 적어도 3 회 반복되는, 배리어 막을 개방하는 방법.
  13. 제 12 항에 있어서,
    상기 습식 처리를 제공하는 단계는 산성 욕, 또는 완충제 욕, 또는 킬레이터 욕, 또는 아세틸 아세톤, 헥사플루오로아세틸아세톤 또는 과산화수소 중 적어도 하나를 포함하는 욕을 제공하는, 배리어 막을 개방하는 방법.
  14. 제 13 항에 있어서,
    상기 배리어 막은 Co, Ru, Ta, Ti, TaN, TiN 중 적어도 하나를 포함하는, 배리어 막을 개방하는 방법.
  15. 제 14 항에 있어서,
    상기 습식 처리 및 건식 처리를 제공한 후 건식 할로겐 함유 에칭을 제공하는 단계를 더 포함하는, 배리어 막을 개방하는 방법.
  16. 제 15 항에 있어서,
    상기 습식 처리 및 건식 처리를 제공한 후 그리고 남아 있는 배리어 막의 상기 건식 할로겐 함유 에칭 전에 상기 구리 구조체들 상에 탄소, 또는 SiN, 또는 산화 알루미늄 증착을 제공하는 단계를 더 포함하는, 배리어 막을 개방하는 방법.
  17. 제 16 항에 있어서,
    상기 건식 할로겐 함유 에칭을 제공하는 단계는,
    H2 및 할로겐을 포함하는 에칭 가스를 제공하는 단계; 및
    상기 에칭 가스를 플라즈마로 형성하는 단계를 포함하는, 배리어 막을 개방하는 방법.
  18. 제 17 항에 있어서,
    상기 건식 플라즈마 스퍼터링은 할로겐이 없는 (halogen free), 배리어 막을 개방하는 방법.
  19. 제 17 항에 있어서,
    상기 건식 플라즈마 스퍼터링은, 상기 건식 플라즈마 스퍼터링이 Cu 부식을 유발하지 않도록 저 할로겐 함량들을 갖는, 배리어 막을 개방하는 방법.
  20. 제 15 항에 있어서,
    상기 건식 할로겐 함유 에칭은,
    연속적인 불활성 가스를 제공하는 단계;
    펄싱된 H2 가스를 제공하는 단계;
    상기 펄싱된 H2 가스와 상을 달리하는, 펄싱된 할로겐 함유 가스를 제공하는 단계; 및
    남아 있는 배리어 막을 에칭하는, 플라즈마를 형성하는 단계를 포함하는, 배리어 막을 개방하는 방법.
  21. 제 20 항에 있어서,
    50 내지 400 V의 바이어스를 제공하는 단계를 더 포함하고,
    상기 플라즈마를 형성하는 단계는 200 내지 1000 W의 RF 전력을 제공하는 단계를 포함하는, 배리어 막을 개방하는 방법.
  22. 제 11 항에 있어서,
    상기 습식 처리 및 건식 처리를 제공한 후 건식 할로겐 함유 에칭을 제공하는 단계를 더 포함하는, 배리어 막을 개방하는 방법.
  23. 제 22 항에 있어서,
    상기 습식 처리 및 건식 처리를 제공한 후 그리고 남아 있는 배리어 막의 상기 건식 할로겐 함유 에칭 전에 상기 구리 구조체들 상에 탄소, 또는 SiN, 또는 산화 알루미늄 증착을 제공하는 단계를 더 포함하는, 배리어 막을 개방하는 방법.
  24. 제 23 항에 있어서,
    상기 건식 할로겐 함유 에칭을 제공하는 단계는,
    H2 및 할로겐을 포함하는 에칭 가스를 제공하는 단계; 및
    상기 에칭 가스를 플라즈마로 형성하는 단계를 포함하는, 배리어 막을 개방하는 방법.
  25. 제 24 항에 있어서,
    상기 건식 플라즈마 스퍼터링은 할로겐이 없는, 배리어 막을 개방하는 방법.
  26. 제 24 항에 있어서,
    상기 건식 플라즈마 스퍼터링은, 상기 건식 플라즈마 스퍼터링이 Cu 부식을 유발하지 않도록 저 할로겐 함량들을 갖는, 배리어 막을 개방하는 방법.
  27. 제 22 항에 있어서,
    상기 건식 할로겐 함유 에칭은,
    연속적인 불활성 가스를 제공하는 단계;
    펄싱된 H2 가스를 제공하는 단계;
    상기 펄싱된 H2 가스와 상을 달리하는, 펄싱된 할로겐 함유 가스를 제공하는 단계; 및
    남아 있는 배리어 막을 에칭하는, 플라즈마를 형성하는 단계를 포함하는, 배리어 막을 개방하는 방법.
  28. 제 27 항에 있어서,
    50 내지 400 V의 바이어스를 제공하는 단계를 더 포함하고,
    상기 플라즈마를 형성하는 단계는 200 내지 1000 W의 RF 전력을 제공하는 단계를 포함하는, 배리어 막을 개방하는 방법.
  29. 구리 구조체들 아래의 Co, Ru, Ta, Ti, TaN, 또는 TiN 중 적어도 하나를 포함하는 배리어 막을 개방하는 방법으로서,
    적어도 3 사이클들을 포함하는 습식 처리 및 건식 처리를 제공하는 단계로서, 사이클 각각은 순차적인 다음 단계들,
    산성 욕, 또는 완충제 욕, 또는 킬레이터 욕, 또는 아세틸 아세톤, 헥사플루오로아세틸아세톤 또는 과산화수소 중 적어도 하나를 포함하는 욕을 제공함으로써 상기 구리 구조체들 아래의 상기 배리어 막의 습식 처리를 제공하는 단계; 및
    상기 구리 구조체들 아래의 상기 배리어 막의 건식 플라즈마 스퍼터링을 제공하는 단계를 포함하는, 상기 습식 처리 및 건식 처리를 제공하는 단계;
    상기 습식 처리 및 건식 처리를 제공하는 단계 후에 상기 구리 구조체들 상에 탄소 증착을 제공하는 단계; 및
    상기 탄소 증착을 제공하는 단계 후에 건식 할로겐 함유 에칭을 제공하는 단계를 포함하는, 배리어 막을 개방하는 방법.
KR1020150141737A 2014-10-09 2015-10-08 구리 배리어 막을 에칭하기 위한 새로운 방법 KR102516921B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462061774P 2014-10-09 2014-10-09
US62/061,774 2014-10-09
US14/579,822 2014-12-22
US14/579,822 US9570320B2 (en) 2014-10-09 2014-12-22 Method to etch copper barrier film

Publications (2)

Publication Number Publication Date
KR20160042396A true KR20160042396A (ko) 2016-04-19
KR102516921B1 KR102516921B1 (ko) 2023-03-31

Family

ID=55655956

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150141737A KR102516921B1 (ko) 2014-10-09 2015-10-08 구리 배리어 막을 에칭하기 위한 새로운 방법

Country Status (4)

Country Link
US (1) US9570320B2 (ko)
JP (1) JP6749749B2 (ko)
KR (1) KR102516921B1 (ko)
TW (1) TWI690992B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230085507A (ko) * 2021-12-07 2023-06-14 인하대학교 산학협력단 구리 박막의 건식 식각방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899234B2 (en) * 2014-06-30 2018-02-20 Lam Research Corporation Liner and barrier applications for subtractive metal integration
JP6761166B2 (ja) * 2015-07-23 2020-09-23 セントラル硝子株式会社 ウェットエッチング方法及びエッチング液
US11282714B2 (en) * 2016-07-26 2022-03-22 Central Glass Company, Limited Etching method and etching device
KR102492733B1 (ko) * 2017-09-29 2023-01-27 삼성디스플레이 주식회사 구리 플라즈마 식각 방법 및 디스플레이 패널 제조 방법
US11322364B2 (en) * 2020-04-01 2022-05-03 Tokyo Electron Limited Method of patterning a metal film with improved sidewall roughness

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08111420A (ja) * 1994-10-12 1996-04-30 Fujitsu Ltd 半導体装置の製造方法及び製造装置
KR20010085939A (ko) * 1997-12-12 2001-09-07 조셉 제이. 스위니 에칭 처리 단계에서 마스킹으로서 사용될 수 있는패턴화된 층을 에칭하는 방법 또는 다마신 구조
JP3304309B2 (ja) * 1998-01-06 2002-07-22 インターナショナル・ビジネス・マシーンズ・コーポレーション 金属含有構造を形成する方法
KR20050112125A (ko) * 2003-04-09 2005-11-29 램 리써치 코포레이션 가스 화학물질의 주기적 조절을 사용하는 플라즈마 에칭방법
US20110074030A1 (en) * 2009-09-30 2011-03-31 Macronix International Co., Ltd. METHOD FOR PREVENTING Al-Cu BOTTOM DAMAGE USING TiN LINER
KR20110051251A (ko) * 2008-08-20 2011-05-17 에이씨엠 리서치 (상하이) 인코포레이티드 베리어층 제거 방법 및 장치
US20140179111A1 (en) * 2012-12-21 2014-06-26 Applied Materials, Inc. Selective titanium nitride etching

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3490669B2 (ja) * 2000-07-18 2004-01-26 株式会社日立製作所 不揮発性材料のエッチング方法および装置
US8591661B2 (en) * 2009-12-11 2013-11-26 Novellus Systems, Inc. Low damage photoresist strip method for low-K dielectrics
US20130323930A1 (en) * 2012-05-29 2013-12-05 Kaushik Chattopadhyay Selective Capping of Metal Interconnect Lines during Air Gap Formation
JP2014086500A (ja) * 2012-10-22 2014-05-12 Tokyo Electron Ltd 銅層をエッチングする方法、及びマスク
JP2014183184A (ja) * 2013-03-19 2014-09-29 Tokyo Electron Ltd コバルト及びパラジウムを含む膜をエッチングする方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08111420A (ja) * 1994-10-12 1996-04-30 Fujitsu Ltd 半導体装置の製造方法及び製造装置
KR20010085939A (ko) * 1997-12-12 2001-09-07 조셉 제이. 스위니 에칭 처리 단계에서 마스킹으로서 사용될 수 있는패턴화된 층을 에칭하는 방법 또는 다마신 구조
JP3304309B2 (ja) * 1998-01-06 2002-07-22 インターナショナル・ビジネス・マシーンズ・コーポレーション 金属含有構造を形成する方法
KR20050112125A (ko) * 2003-04-09 2005-11-29 램 리써치 코포레이션 가스 화학물질의 주기적 조절을 사용하는 플라즈마 에칭방법
KR20110051251A (ko) * 2008-08-20 2011-05-17 에이씨엠 리서치 (상하이) 인코포레이티드 베리어층 제거 방법 및 장치
US20110074030A1 (en) * 2009-09-30 2011-03-31 Macronix International Co., Ltd. METHOD FOR PREVENTING Al-Cu BOTTOM DAMAGE USING TiN LINER
US20140179111A1 (en) * 2012-12-21 2014-06-26 Applied Materials, Inc. Selective titanium nitride etching

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230085507A (ko) * 2021-12-07 2023-06-14 인하대학교 산학협력단 구리 박막의 건식 식각방법

Also Published As

Publication number Publication date
TWI690992B (zh) 2020-04-11
TW201628083A (zh) 2016-08-01
JP2016105461A (ja) 2016-06-09
US9570320B2 (en) 2017-02-14
KR102516921B1 (ko) 2023-03-31
US20160104630A1 (en) 2016-04-14
JP6749749B2 (ja) 2020-09-02

Similar Documents

Publication Publication Date Title
KR102516921B1 (ko) 구리 배리어 막을 에칭하기 위한 새로운 방법
TWI650886B (zh) 非揮發性金屬材料之蝕刻方法
US9659783B2 (en) High aspect ratio etch with combination mask
TW202002722A (zh) 電漿處理方法及電漿處理裝置
KR102178834B1 (ko) 유전체 층들 내 피처들을 에칭하기 위한 방법
TWI735522B (zh) 混合式階梯蝕刻
TWI651805B (zh) 具有高角落選擇性的自我對準接觸窗/導通孔之形成方法
KR20130135767A (ko) 플라즈마를 이용한 비휘발성 재료들의 층-층 에칭
KR20190107159A (ko) 유전체 컨택트 에칭
TW201409562A (zh) 以光阻上之電漿預蝕刻處理形成特徵部的方法及設備
KR20200054962A (ko) 에칭 층을 에칭하기 위한 방법
JP2016136617A (ja) シリコンのエッチングおよびクリーニング
TW201711103A (zh) 無殘留物之氧化層蝕刻
CN107919264B (zh) 有关有机掩模的用于选择性地蚀刻氧化硅的方法
TW201324611A (zh) 利用脈衝偏壓之蝕刻
TW201442108A (zh) 在原處之金屬殘餘物清潔
TWI806871B (zh) 多孔低介電常數介電蝕刻
US6921493B2 (en) Method of processing substrates
JP2016032117A (ja) タングステン含有層をエッチングする方法
KR20060121269A (ko) 구리 표면의 표면 감소, 패시베이션, 부식 방지 및 활성화시스템과 방법
US9412609B1 (en) Highly selective oxygen free silicon nitride etch
Werbaneth et al. The reactive ion etching of Au on GaAs substrates in a high density plasma etch reactor
Panda et al. Effect of rare gas addition on deep trench silicon etch
JP2008010692A (ja) ドライエッチング方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant