KR20160042382A - 수지 필름층의 박리 방법 및 박막 소자 디바이스의 제조 방법 - Google Patents

수지 필름층의 박리 방법 및 박막 소자 디바이스의 제조 방법 Download PDF

Info

Publication number
KR20160042382A
KR20160042382A KR1020150133185A KR20150133185A KR20160042382A KR 20160042382 A KR20160042382 A KR 20160042382A KR 1020150133185 A KR1020150133185 A KR 1020150133185A KR 20150133185 A KR20150133185 A KR 20150133185A KR 20160042382 A KR20160042382 A KR 20160042382A
Authority
KR
South Korea
Prior art keywords
layer
resin film
nanoparticle
film layer
support substrate
Prior art date
Application number
KR1020150133185A
Other languages
English (en)
Other versions
KR101742528B1 (ko
Inventor
이사오 아다치
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Publication of KR20160042382A publication Critical patent/KR20160042382A/ko
Application granted granted Critical
Publication of KR101742528B1 publication Critical patent/KR101742528B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명은 초기 비용이 낮고 생산성이 높으며, 더욱이 사용 후의 기판을 저비용으로 재이용할 수 있는 수지 필름층의 박리 방법을 제공하는 것을 과제로 한다.
본 발명은, 지지 기판 상에 나노 입자층을 형성하는 공정과, 나노 입자층 상에 수지 필름층을 형성하는 공정, 지지 기판으로부터 수지 필름층을 박리하는 공정을 구비하는 수지 필름층의 박리 방법이다.

Description

수지 필름층의 박리 방법 및 박막 소자 디바이스의 제조 방법{Method of Exfoliating Resin Film Layer and Method of Manufacturing Thin Film Element Device}
본 발명은, 수지 필름층의 박리 방법 및 박막 소자 디바이스의 제조 방법에 관한 것이다.
최근, 디스플레이 등의 박막 소자 디바이스는 박형 그리고 경량이며 플렉서블일 것이 요구되고 있다. 그런 요구에 부응하기 위해서는 박막 소자를 수지 기판 또는 수지 필름 상에 형성할 필요가 있다. 그러나 수지 기판 및 수지 필름은 유리 기판과 비교해서 내열성 및 내약품성이 떨어지기 때문에 그 위에 박막 소자를 직접 형성한다는 수법은 채용할 수 없다. 그래서 박막 트랜지스터(TFT) 등의 박막 소자를 구비한 박막 소자 디바이스 제조 시, 유리 기판 상에 수지층을 형성한 후 그 위에 박막 소자를 일단 형성하고, 이를 유리 기판으로부터 박리시켜서 다른 기판에 전사하는 기술이 개발되고 있지만, 통상적으로 유리 기판과 수지층은 밀착성이 높기 때문에 물리적인 힘에 의해 박리시키는 것은 곤란하다. 따라서 특허문헌 1에는 기판 상에 분리층으로서 비정질 실리콘층을 형성하고, 그 위에 박막 트랜지스터를 형성한 후 분리층에 레이저 광 등을 조사하여 수소를 발생시키고 분리층 계면에 공극을 발생시킴으로써 기판으로부터 박막 트랜지스터를 박리시키는 기술이 개시되어 있다.
특허문헌 1: 일본공개특허 2000-133809호 공보
그러나 특허문헌 1의 기술에서는 비정질 실리콘으로 이루어지는 분리층을 형성하기 위한 감압 CVD 장치 및 분리층에 레이저 광을 조사하기 위한 레이저 장치를 새롭게 도입할 필요가 있어 초기 비용이 높아지는데다가 생산성이 낮다는 문제가 있다. 더욱이 특허문헌 1의 기술에서는 박막 트랜지스터를 박리시킨 후의 기판을 재이용하려고 하면 분리층을 제거하는데 비용이 든다는 문제도 있다.
따라서 본 발명은 상기와 같은 문제를 해결하기 위해서 이루어진 것으로서, 초기 비용이 낮고 생산성이 높으며, 더욱이 사용 후의 기판을 저비용으로 재이용할 수 있는 수지 필름층의 박리 방법 및 박막 소자 디바이스의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 수지 필름층의 박리 방법은, 지지 기판 상에 나노 입자층을 형성하는 공정과, 나노 입자층 상에 수지 필름층을 형성하는 공정, 지지 기판으로부터 수지 필름층을 박리하는 공정을 구비하는 것이다.
또한 본 발명에 따른 박막 소자 디바이스의 제조 방법은, 지지 기판 상에 나노 입자층을 형성하는 공정과, 나노 입자층 상에 수지 필름층을 형성하는 공정, 박막 소자를 포함하는 박막 소자층을 수지 필름층 상에 형성하는 공정, 박막 소자층이 형성된 수지 필름층을 지지 기판으로부터 박리하는 공정을 구비하는 것이다.
본 발명에 따르면, 초기 비용이 낮고 생산성이 높으며, 더욱이 사용 후의 기판을 저비용으로 재이용할 수 있는 수지 필름층의 박리 방법 및 박막 소자 디바이스의 제조 방법을 제공할 수 있다.
도 1은 본 발명의 실시 형태 1에 따른 수지 필름층 박리 방법의 각 공정을 설명하는 모식도이다.
도 2는 본 발명의 실시 형태 1에 따른 수지 필름층의 박리 방법에서, 지지 기판과 수지 필름층의 밀착력을 제어하는 예를 설명하는 도면이다.
도 3은 본 발명의 실시 형태 2에 따른 박막 소자 디바이스 제조 방법의 각 공정을 설명하는 모식도이다.
도 4는 실시예 1의 박리 후 유리 기판 및 수지 필름층 관찰 결과이다.
도 5는 비교예 1의 박리 후 유리 기판 및 수지 필름층 관찰 결과이다.
이하, 본 발명에 따른 수지 필름층의 박리 방법 및 박막 소자 디바이스 제조 방법의 바람직한 실시 형태에 대하여 도면을 이용하여 설명한다.
<실시 형태 1>
도 1의 (a) ~ (c)는 본 발명의 실시 형태 1에 따른 수지 필름층의 박리 방법의 각 공정을 설명하는 모식도이다. 실시 형태 1에 따른 수지 필름층의 박리 방법에서는 우선 도 1(a)에 도시한 것과 같이 내열성이 뛰어난 지지 기판(10, 예를 들면 석영 유리, 내열성 유리 등) 상에 나노 입자층(11)을 형성한다. 나노 입자층(11)의 형성 방법은, 지지 기판(10) 표면에 분자간 힘과 정전기력에 의해 나노 입자(12)를 강고하게 부착시킬 수 있는(후술하는 수지 필름층을 형성할 때에 나노 입자(12)가 지지 기판(10) 상에서 이동하지 않는 것이 바람직하다) 수법이라면 특별히 제한되지 않지만, 균일한 나노 입자층(11)이 형성되기 쉽고 나노 입자(12)의 부착량을 제어하기 쉽다는 점으로부터, 나노 입자 분산액을 지지 기판(10) 상에 도포한 후에 건조시키는 방법이 바람직하다. 나노 입자 분산액의 도포 방법으로는 스핀 코팅법, 슬릿 코팅법, 롤 코팅법, 잉크젯법 등을 들 수 있다. 나노 입자 분산액 중의 나노 입자(12) 농도를 증감시키거나 나노 입자 분산액의 도포를 복수회 수행함으로써 지지 기판(10) 상으로의 나노 입자(12) 부착량이 변해, 지지 기판(10)과 후술하는 수지 필름층의 밀착력을 제어할 수 있다. 더욱이 지지 기판(10) 상에 나노 입자 분산액을 도포하는 부분과 나노 입자 분산액을 도포하지 않는 부분을 형성함으로써 지지 기판(10)과 후술하는 수지 필름층의 밀착력을 제어할 수도 있다. 도 2에 지지 기판(10)과 수지 필름층의 밀착력을 제어하는 일례를 도시한다. 도 2에서는 지지 기판(10) 상의 주변 둘레부(20)의 밀착력을 크게 하고, 주변 둘레부 이외의 부분의 밀착력을 작게 하고 있다. 이와 같이 밀착력을 제어하려면 나노 입자 분산액을 지지 기판(10) 상의 주변 둘레부 이외의 부분에 도포하여 건조시킨 후에 먼저 도포한 나노 입자 분산액보다 나노 입자 농도가 낮은 저농도 나노 입자 분산액을 지지 기판(10) 상의 전면에 도포하여 건조시키는 방법, 나노 입자 분산액을 지지 기판(10) 상의 전면에 도포하여 건조시킨 후에 지지 기판(10) 상의 주변 둘레부(20)에 형성된 나노 입자층을 제거하는 방법 등을 들 수 있다. 나노 입자 분산액의 나노 입자 농도는, 필요한 밀착력에 따라 적절히 설정하면 되지만, 나노 입자 분산액의 도공성(塗工性) 및 안정성 관점에서 2wt% ~ 20wt%인 것이 바람직하다. 도 2에 도시한 것과 같이 지지 기판(10) 상의 주변 둘레부(20)의 밀착력을 크게 하고 주변 둘레부 이외의 부분의 밀착력을 작게 함으로써, 박막 소자 디바이스 제조 방법의 각 공정에서 주변 둘레부(20)로부터 수지 필름층(13)이 박리되는 것를 방지하고 또한 공정 종료 후에는 수지 필름층(13)을 지지 기판(10)으로부터 간이하게 박리시킬 수 있다.
또한 나노 입자층(11)을 구성하는 나노 입자(12)는, 후술하는 수지 필름층 상에 박막 소자를 더욱 형성하는 경우의 온도 조건에 따라 무기 재료와 유기 재료로부터 적절히 선택하면 되지만, 내열성이 높다는 점으로부터 TiO2, SiO2, Al2O3 등의 무기 재료인 것이 바람직하다. 나노 입자(12)의 입경은 수지 필름층 상에 더욱 형성되는 박막 소자의 용도에 따라 적절히 선택하면 되지만, 통상적으로 1nm ~ 100nm 정도, 수지 필름층에 투명성이 요구되는 경우에는 가시광 파장보다 입경이 작은 것, 구체적으로는 40nm 이하인 것이 필요하다. 40nm 이하의 입경을 갖는 나노 입자(12)를 사용함으로써 투명성을 유지할 수 있다.
이어서 도 1(b)에 도시한 것과 같이 나노 입자층(11) 상에 수지 필름층(13)을 형성한다. 수지 필름층(13)의 형성 방법은, 350℃ ~ 450℃ 정도의 온도에 견딜 수 있는 내열성을 갖는 수지 필름을 형성할 수 있는 수법이라면 특별히 제한되지는 않지만, 기존 제조 장치를 그대로 이용하여 지지 기판(10) 상에 박막 소자를 형성할 수 있고 박막 소자 완성 후에 지지 기판(10)으로부터 박리시킴으로써 설비 투자 필요 없이 플렉서블 디바이스를 제조할 수 있다는 점으로부터 수지 바니시(vanish)를 도포한 후 경화시키는 방법이 바람직하다. 수지 바니시 도포 방법으로는 스핀 코팅법, 슬릿 코팅법, 롤 코팅법, 잉크젯법 등을 들 수 있다. 또한 수지 바니시를 구성하는 수지는 열경화 수지와 자외선 경화 수지로부터 적절히 선택하면 되지만, 내열성이 높고 열에 의한 치수 변동이 작다는 점으로부터 폴리이미드 및 실세스퀴옥산이 바람직하다. 수지 필름층의 두께는 기존 제조 장치를 그대로 이용한다는 점으로부터 지지 기판(10)의 두께를 더하여 10㎛ ~ 20㎛인 것이 바람직하다.
마지막으로 도 1(c)에 도시한 것과 같이 지지 기판(10)으로부터 수지 필름층(13)을 박리한다. 박리 방법으로는, 물리적인 힘에 의해 박리시키는 수법이라면 특별히 제한되지 않지만, 수지 필름층(13) 상에 더욱 형성되는 박막 소자에 손상을 입히지 않는다는 점으로부터 필링이 바람직하다. 또한 수지 필름층(13)을 박리한 후의 지지 기판(10)에는 나노 입자층(11)이 잔존하지 않으므로(수지 필름층(13) 측으로 부착된다) 지지 기판(10)은 간이 세정 공정을 거쳐서 재이용하는 것이 가능하다.
실시 형태 1에 따른 수지 필름층의 박리 방법은 감압 CVD 장치와 레이저 장치를 새롭게 도입할 필요가 없고 스핀 코터 등의 기존 장치를 이용하여 실시할 수 있으므로, 초기 비용이 낮고 또한 생산성이 높으며, 더욱이 사용 후의 지지 기판을 간이 세정으로 재이용할 수 있으므로 제조 비용을 저감할 수 있다.
<실시 형태 2>
도 3의 (a) ~ (d)는 본 발명의 실시 형태 2에 따른 박막 소자 디바이스 제조 방법의 각 공정을 설명하는 모식도이다. 도 3(a) 및 (b)의 각 공정은, 실시 형태 1에서 설명한 도 1(a) 및 (b)와 동일하므로 여기에서는 설명을 생략한다. 또한 도 2에 도시한 것과 같이 지지 기판(10) 상의 주변 둘레부(20)의 밀착력을 크게 하고, 주변 둘레부 이외의 부분의 밀착력을 작게 함으로써, 박막 소자 디바이스 제조 방법의 각 공정에서 주변 둘레부(20)로부터 수지 필름층(13)이 박리되는 것을 방지하고 또한 공정 종료 후에는 수지 필름층(13)을 지지 기판(10)으로부터 간이하게 박리할 수 있다.
도 3(c)에 도시한 것과 같이 수지 필름층(13) 상에 박막 소자를 포함하는 박막 소자층(14)을 형성한다. 박막 소자는 박막에 의해 형성된 소정의 기능을 하는 소자로, 예를 들면 박막 트랜지스터(TFT), 유기 발광 다이오드(OLED) 등이 포함된다. 이러한 박막 소자층(14)은 공지된 방법에 준하여 형성할 수 있다.
다음으로 도 3(d)에 도시한 것과 같이 박막 소자층(14)이 형성된 수지 필름층(13)을 지지 기판(10)으로부터 박리시킨다. 박리 방법은 물리적인 힘에 의해 박리시키는 수법이라면 특별히 제한되는 것은 아니지만, 수지 필름층(13) 상에 형성한 박막 소자에 손상을 입히지 않는다는 점으로부터 필링이 바람직하다. 이렇게 해서 박막 소자층에 손상을 입히는 일 없이 수지 필름층(13) 상에 박막 소자층(14)이 형성되어 이루어지는 박막 소자 디바이스를 얻을 수 있다. 또한 박막 소자층(14)이 형성된 수지 필름층(13)을 박리한 후의 지지 기판(10)에는 나노 입자층(11)이 잔존하지 않으므로(수지 필름층(13) 측에 부착된다) 지지 기판(10)은 간이 세정 공정을 거쳐 재이용하는 것이 가능하다.
실시 형태 2에 따른 박막 소자 디바이스의 제조 방법은 감압 CVD 장치와 레이저 장치를 새롭게 도입할 필요 없이 스핀 코터 등의 기존 장치를 이용하여 실시할 수 있으므로 초기 비용이 낮고 또한 생산성이 높으며, 더욱이 사용 후의 지지 기판을 간이 세정으로 재이용할 수 있으므로 제조 비용을 저감할 수 있다.
이하, 실시예 및 비교예에 의해 본 발명을 상세히 설명하지만, 본 발명은 이들 예에 한정되는 것은 아니다.
<실시예 1>
지지 기판으로서의 유리 기판(41mm × 41mm × 두께 0.7mm)을 세제와 순수(pure water)를 이용하여 세정한 후 UV 세정했다. 계속해서 회전수를 1000rpm으로 설정한 스핀 코터를 이용하여 유리 기판 상에 6nm의 입경을 갖는 TiO2 입자의 물 분산액(TAYCA CORPORATION 제품 TKS-203, TiO2 농도: 20wt%)을 도포한 후 100℃에서 3분간 건조함으로써 나노 입자층을 형성했다.
이어서 회전수를 1000rpm으로 설정한 스핀 코터를 이용하여 나노 입자층 상에 투명 폴리이미드 바니시(TOYOBO CO.,LTD. 제품 KS-TD)를 도포한 후 100℃에서 10분간 프리베이크(pre-bake)했다. 그 후에 질소 분위기 하 300℃에서 1시간 포스트베이크(post-bake)하여 최종 두께가 약 10㎛인 수지 필름층을 형성했다.
형성된 수지 필름층의 단부에 테이프를 붙여 잡아당겼을 때, 유리 기판으로부터 수지 필름층을 완전히 박리시킬 수 있었다. 박리 후의 유리 기판 및 수지 필름층의 관찰 결과를 도 4에 도시한다.
<비교예 1>
유리 기판(41mm × 41mm × 두께 0.7mm)을 세제와 순수를 이용하여 세정한 후 UV 세정했다. 계속해서 회전수를 1000rpm으로 설정한 스핀 코터를 이용하여 유리 기판 상에 투명 폴리이미드 바니시(TOYOBO CO.,LTD. 제품 KS-TD)를 도포한 후 100℃에서 10분간 프리베이크했다. 그 후에 질소 분위기 하 300℃에서 1시간 포스트베이크하여 최종 두께가 약 10㎛인 수지 필름층을 형성했다.
형성된 수지 필름층의 단부에 테이프를 붙여 잡아당겼을 때, 수지 필름층에 균열(막이 찢김)이 생겨서 유리 기판으로부터 박리시킬 수 없었다. 박리 후의 유리 기판 및 수지 필름층의 관찰 결과를 도 5에 도시한다.
<실시예 2>
6nm의 입경을 갖는 TiO2 입자의 물 분산액(TAYCA CORPORATION 제품 TKS-203, TiO2 농도: 20wt%) 또는 이를 물로 희석하여 TiO2 농도를 2wt%, 3wt%, 4wt%, 5wt% 또는 10wt%로 변경한 물 분산액을, 회전수를 2000rpm으로 설정한 스핀 코터를 이용하여 유리 기판 상에 도포하는 점 이외는 실시예 1과 동일하게 나노 입자층을 형성했다. 계속해서 나노 입자층 상에 실시예 1과 동일하게 수지 필름층을 형성했다.
형성된 수지 필름층의 박리 시험(90도법)을 IMADA CO.,LTD. 제품 MX-500N-E를 이용하여 수행하고, 유리 기판과 수지 필름층 사이의 밀착력을 측정했다. 결과를 표 1에 도시한다.
TiO2 농도(wt%) 밀착력(N)
2 2.8
3 2.2
4 0.6
5 0.1
10 0.1
20 0.2
이들 결과로부터 TiO2 농도를 증감시킴으로써 유리 기판과 수지 필름층의 밀착력을 제어할 수 있는 것을 알았다.
<실시예 3>
6nm의 입경을 갖는 TiO2 입자의 물 분산액(TAYCA CORPORATION 제품 TKS-203, TiO2 농도: 20wt%)을 물로 희석하여 TiO2 농도를 3wt% 및 5wt%로 변경한 물 분산액을 준비했다. 회전수를 2000rpm으로 설정한 스핀 코터를 이용하여 유리 기판 상에 TiO2 농도 3wt%의 물 분산액을 도포한 후 100℃에서 3분간 건조시켰다. 그 후 그 위에 회전수를 2000rpm으로 설정한 스핀 코터를 이용하여 TiO2 농도 5wt%의 물 분산액을 도포한 후 100℃에서 3분간 건조시켜 나노 입자층을 형성했다. 계속해서 나노 입자층 상에 실시예 1과 동일하게 수지 필름층을 형성했다.
형성된 수지 필름층의 박리 시험(90도법)을 IMADA CO.,LTD. 제품 MX-500N-E를 이용하여 수행하고, 유리 기판과 수지 필름층 사이의 밀착력을 측정한 결과, 0.1N이었다. 이 결과로부터 TiO2 입자의 물 분산액을 2회 도포함으로써 유리 기판과 수지 필름층의 밀착력이 변하는 것을 알았다.
10: 지지 기판 11: 나노 입자층
12: 나노 입자 13: 수지 필름층
14: 박막 소자층 20: 주변 둘레부

Claims (11)

  1. 지지 기판 상에 나노 입자층을 형성하는 공정과,
    상기 나노 입자층 상에 수지 필름층을 형성하는 공정과,
    상기 지지 기판으로부터 상기 수지 필름층을 박리하는 공정을 구비하는 수지 필름층의 박리 방법.
  2. 제1항에 있어서,
    나노 입자 분산액을 상기 지지 기판 상에 도포한 후 건조함으로써 상기 나노 입자층이 형성되는 수지 필름층의 박리 방법.
  3. 제1항에 있어서,
    나노 입자 분산액을 상기 지지 기판 상에 부분적으로 도포하여 건조시킨 후에 상기 나노 입자 분산액보다 나노 입자 농도가 낮은 저농도 나노 입자 분산액을 상기 지지 기판 상의 전면에 도포하여 건조시킴으로서 상기 나노 입자층이 형성되는 수지 필름층의 박리 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 나노 입자층을 구성하는 나노 입자가 무기 재료인 수지 필름층의 박리 방법.
  5. 제4항에 있어서,
    상기 나노 입자층을 구성하는 나노 입자의 입경이 40nm 이하인 수지 필름층의 박리 방법.
  6. 제1항에 있어서,
    수지 바니시를 상기 나노 입자층 상에 도포한 후 경화시킴으로써 상기 수지 필름층이 형성되는 수지 필름층의 박리 방법.
  7. 제6항에 있어서,
    상기 수지 바니시가 폴리이미드 바니시인 수지 필름층의 박리 방법.
  8. 제3항에 있어서,
    부분적으로 도포하는 상기 나노 입자 분산액을 상기 지지 기판 상의 주변 둘레부 이외의 부분에 도포하는 수지 필름층의 박리 방법.
  9. 제1항에 있어서,
    상기 지지 기판 상의 주변 둘레부에 형성된 상기 나노 입자층을 제거하는 공정을 더욱 포함하는 수지 필름층의 박리 방법.
  10. 지지 기판 상에 나노 입자층을 형성하는 공정과,
    상기 나노 입자층 상에 수지 필름층을 형성하는 공정과,
    박막 소자를 포함하는 박막 소자층을 상기 수지 필름층 상에 형성하는 공정과,
    상기 박막 소자층이 형성된 상기 수지 필름층을 상기 지지 기판으로부터 박리하는 공정을 구비하는 박막 소자 디바이스의 제조 방법.
  11. 제10항에 있어서,
    나노 입자 분산액을 상기 지지 기판 상의 주변 둘레부 이외의 부분에 도포하여 건조시킨 후에 상기 나노 입자 분산액보다 나노 입자 농도가 낮은 저농도 나노 입자 분산액을 상기 지지 기판 상의 전면에 도포하여 건조시킴으로써 상기 나노 입자층이 형성되는 박막 소자 디바이스 제조 방법.
KR1020150133185A 2014-10-09 2015-09-21 수지 필름층의 박리 방법 및 박막 소자 디바이스의 제조 방법 KR101742528B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2014-207804 2014-10-09
JP2014207804 2014-10-09
JPJP-P-2014-251385 2014-12-12
JP2014251385A JP6334380B2 (ja) 2014-10-09 2014-12-12 樹脂フィルム層の剥離方法及び薄膜素子デバイスの製造方法

Publications (2)

Publication Number Publication Date
KR20160042382A true KR20160042382A (ko) 2016-04-19
KR101742528B1 KR101742528B1 (ko) 2017-06-01

Family

ID=55956413

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150133185A KR101742528B1 (ko) 2014-10-09 2015-09-21 수지 필름층의 박리 방법 및 박막 소자 디바이스의 제조 방법

Country Status (2)

Country Link
JP (1) JP6334380B2 (ko)
KR (1) KR101742528B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102028507B1 (ko) * 2017-10-24 2019-10-04 한국전력공사 선택영역 성장법을 이용한 기판 재활용 방법
CN110728911B (zh) * 2019-10-21 2021-09-14 云谷（固安）科技有限公司 显示基板、显示面板及其制作方法
JP7348218B2 (ja) 2021-02-05 2023-09-20 アンリツ株式会社 温度試験装置及び温度試験方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4472238B2 (ja) * 2001-08-10 2010-06-02 株式会社半導体エネルギー研究所 剥離方法および半導体装置の作製方法
JP2006253512A (ja) 2005-03-11 2006-09-21 Ricoh Co Ltd 配線基板、製造方法
JP2013026546A (ja) * 2011-07-25 2013-02-04 Dainippon Printing Co Ltd 薄膜デバイス用基板、及び薄膜デバイスの製造方法
JP5964607B2 (ja) * 2012-02-14 2016-08-03 株式会社カネカ 剥離層付き支持体、基板構造、および電子デバイスの製造方法
FR2991096B1 (fr) * 2012-05-22 2014-06-20 Centre Nat Rech Scient Procede de fabrication d'un film comprenant des microstructures magnetiques tridimensionnelles
JP2014086451A (ja) * 2012-10-19 2014-05-12 Kaneka Corp フレキシブル電子デバイスおよびフレキシブル電子デバイスの製造方法

Also Published As

Publication number Publication date
JP2016082210A (ja) 2016-05-16
JP6334380B2 (ja) 2018-05-30
KR101742528B1 (ko) 2017-06-01

Similar Documents

Publication Publication Date Title
JP5796449B2 (ja) 電子デバイスの製造方法、樹脂層付きキャリア基板の製造方法
KR101973826B1 (ko) 적층체, 적층체의 제조 방법 및 전자 디바이스용 부재가 부착된 유리 기판의 제조 방법
JP5521034B2 (ja) フレキシブル半導体デバイスを高温で提供する方法およびそのフレキシブル半導体デバイス
KR101742528B1 (ko) 수지 필름층의 박리 방법 및 박막 소자 디바이스의 제조 방법
US20140017967A1 (en) Method of manufacturing display panel
CN106663640B (zh) 提供电子器件的方法及其电子器件
TWI526306B (zh) A laminated body, a panel for a display device with a support plate, a display panel, and a display device
US11320948B2 (en) Film touch sensor and method for fabricating the same
WO2020113752A1 (zh) 显示器结构及制造方法
CN105789116A (zh) 柔软基板的制造方法
JP6927203B2 (ja) ガラス積層体およびその製造方法
WO2010110087A1 (ja) 電子デバイスの製造方法
US11225057B2 (en) Bonded article of thin glass on support substrate, preparation method and use thereof
US20140342148A1 (en) Glass structures and methods of creating and processing glass structures
TW201636218A (zh) 透明導電性薄膜
WO2019109456A1 (zh) 柔性oled显示面板的制作方法
WO2017209087A1 (ja) 表示装置製造方法
WO2011111611A1 (ja) 樹脂膜の除去方法、および積層体の製造方法
JP2019144347A (ja) 表示装置の製造方法
KR101427684B1 (ko) 내구성이 향상된 발수성 표면의 제조방법 및 발수성 표면이 형성된 기판
TW201538313A (zh) 玻璃卷
JP6875964B2 (ja) 透明導電性フィルム用の長尺のハードコートフィルムの製造方法
TW201635119A (zh) 薄膜觸控感測器及其製造方法
KR101487102B1 (ko) 유리 기판 구조물의 제조 방법
WO2017066924A1 (en) Method for post-processing of bonded article

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant