KR20160033028A - 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체 - Google Patents

기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체 Download PDF

Info

Publication number
KR20160033028A
KR20160033028A KR1020150117612A KR20150117612A KR20160033028A KR 20160033028 A KR20160033028 A KR 20160033028A KR 1020150117612 A KR1020150117612 A KR 1020150117612A KR 20150117612 A KR20150117612 A KR 20150117612A KR 20160033028 A KR20160033028 A KR 20160033028A
Authority
KR
South Korea
Prior art keywords
substrate
heating element
power
temperature
supplying
Prior art date
Application number
KR1020150117612A
Other languages
English (en)
Inventor
히데히로 야나이
요시히코 야나기사와
야스토시 츠보타
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20160033028A publication Critical patent/KR20160033028A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 저온 영역에서도 기판 처리에 의해 발생하는 반응열의 수열을 흡수하면서 기판 재치대(서셉터) 온도를 소정의 온도 이하로 유지하는 것을 가능하게 하는 구조 및 기법을 제공한다.
발열체와 냉각 유로(流路)를 포함하는 기판 재치대; 상기 발열체에 전력을 공급하는 발열체 전원; 상기 기판 재치대의 상면(上面)보다 하측이며 상기 발열체 및 상기 냉각 유로의 하단보다 상측에 열 검출부가 배치되는 열 검출기; 상기 냉각 유로에 냉매를 공급하는 냉매 공급부; 및 상기 냉각 유로에 냉매를 공급하면서, 상기 기판 재치대에 기판이 재치되어 있지 않은 상태에서 상기 발열체에 제1 전력을 공급하고, 상기 기판 재치대에 재치된 상기 기판에 대하여 처리가 실행될 때에 제2 전력을 공급하도록 상기 발열체 전원과 상기 냉매 공급부를 제어하도록 구성되는 제어부;를 포함한다.

Description

기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체{SUBSTRATE PROCESSING APPARATUS, METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE AND NON-TRANSITORY COMPUTER-READABLE RECORDING MEDIUM}
본 발명은 기판을 처리하는 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체에 관한 것이다.
실리콘 또는 실리콘 산화물을 고속 제거하는 에칭 특성을 가지는 가스에 의해 기판(웨이퍼)을 처리하는 경우, 상당히 큰 반응열이 발생한다는 사실이 알려져 있다. 예컨대 IF7(7불화요오드) 등은 IF7+Si⇒SiF4+IF5의 반응 과정에서 웨이퍼의 바로 위(直上)의 전체에 형성된 막을 제거할 때에는 1,000W 정도까지의 반응열이 발생한다는 사실이 알려져 있다. 또한 IF7을 이용하여 실리콘을 제거하는 것은 상당히 선택성이 뛰어나다는 사실이 알려져 있지만, 웨이퍼가 고온이 되면 선택성이 저하한다는 사실도 함께 판명되었다. 웨이퍼의 온도가 70℃ 내지 90℃ 정도보다 높아지면 실리콘을 제거할 때의 선택성이 현저하게 저하하기 때문에, 그 온도대보다 낮게 웨이퍼의 온도를 보지(保持)할 필요가 있다. 한편, 제거되는 실리콘에는 불순물이 도프(dope)되는 경우가 많다. 도프되는 불순물로서 P(인), B(붕소), C(탄소)를 들 수 있다. 불순물이 도프되어도, 잔재(殘滓)를 제거하기 위해서나 패턴 내의 잔재를 제거하기 위해서는 어느 정도 온도가 높은 것(30℃ 내지 50℃)이 더 좋다는 사실이 알려져 있다.
1. 일본 특개 2012-94652호 공보 2. 일본 특개 2010-212371호 공보
하지만 이와 같은 배경에 대하여 일반적인 기판 처리 장치에서의 기판 재치대(서셉터)에는 가열 수단만 또는 냉각 수단만 설치되는 경우가 주류였다. 또한 가열 수단과 냉각 수단이 구비되어도 일정 온도 이하(이상)로 냉각(가열)하고 싶은 경우가 주류이며, 전술과 같은 실온 부근의 저온 영역에서 민감한 온도 감시 및 조정 수단을 가지는 것은 없었다.
본 발명의 목적은 저온 영역에서도 기판 처리에 의해 발생하는 반응열을 흡수하면서 서셉터의 온도를 소정의 온도 이하로 유지하는 것을 가능하게 하는 구조 및 기법을 제공하는 데 있다.
본 발명의 일 형태에 의하면, 발열체와 냉각 유로(流路)를 포함하는 기판 재치대; 상기 발열체에 전력을 공급하는 발열체 전원; 상기 기판 재치대의 상면(上面)보다 하측이며 상기 발열체 및 상기 냉각 유로의 하단보다 상측에 열 검출부가 배치되는 열 검출기; 상기 냉각 유로에 냉매를 공급하는 냉매 공급부; 및 상기 냉각 유로에 냉매를 공급하면서, 상기 기판 재치대에 재치된 기판에 대하여 처리가 실행되지 않을 때에 상기 발열체에 제1 전력을 공급하고, 상기 기판 재치대에 재치된 상기 기판에 대하여 처리가 실행될 때에 제2 전력을 공급하도록 상기 발열체 전원과 상기 냉매 공급부를 제어하도록 구성되는 제어부;를 포함하는 기판 처리 장치가 제공된다.
본 발명에 따른 기술에 의하면, 저온 영역에서도 기판 처리에 의해 발생하는 반응열을 흡수하면서 서셉터의 온도를 소정의 온도 이하로 유지하는 것을 가능하게 한다.
도 1은 본 발명의 일 실시 형태에 따른 매엽식(枚葉式) 기판 처리 장치에서의 기판 처리 시의 요부(要部) 단면도.
도 2는 본 발명의 일 실시 형태에 따른 기판 처리 장치의 개략 단면도이며, 기판 반송 공정을 수행하는 것이 가능한 반송 위치에 있는 상태를 도시하는 도면.
도 3은 본 발명의 일 실시 형태에 따른 컨트롤러의 구조예.
도 4는 본 발명의 일 실시 형태에 따른 기판 처리 공정의 플로우 예.
도 5는 본 발명의 일 실시 형태에 따른 서셉터의 단면도.
도 6은 도 5에서의 A-A′, B-B′ 단면도.
도 7은 본 발명의 일 실시 형태에 따른 발열체를 도시하는 단면도.
도 8은 본 발명의 일 실시 형태에 따른 냉각관 단자부를 도시하는 단면도.
도 9는 본 발명의 일 실시 형태에 따른 서셉터에서의 열 경로의 이미지도.
도 10은 본 발명의 일 실시 형태에 따른 운용예를 도시하는 그래프.
다음으로 본 발명의 바람직한 실시 형태에 대하여 설명한다.
발명자들은 실온 부근의 저온 영역에서도 실리콘 에칭에 의해 발생하는 반응열을 흡수하면서 기판 재치대(서셉터)의 온도를 일정하게 유지하는 것을 가능하도록 하는 구조 및 기법을 발명했다. 구체적으로는 환경 온도 등의 영향을 받기 쉽고 제어가 곤란한 30℃ 내지 70℃ 정도의 온도 대역에서도 기판 온도를 민감하게 제어하는 것이 가능해지고, 프로세스 성능면에서는 실리콘 에칭의 선택성을 향상시킬 수 있고 도프 등의 잔재를 저감할 수 있는 온도 영역으로 기판 온도를 설정하는 것이 가능해져, 실리콘 에칭의 성능 차별화에 공헌할 수 있다.
<제1 실시 형태>
이하 본 발명의 바람직한 실시 형태에 대하여 도면을 참조하여 보다 구체적으로 설명한다.
(1) 기판 처리 장치의 구성
도 1은 반도체 디바이스의 제조 방법을 실시하기 위한 매엽식 기판 처리 장치(이하 단순히 기판 처리 장치라고 부른다)에서의 처리 시의 요부 단면도다. 도 2는 같은 기판 처리 장치의 개략 단면도이며, 서셉터가 하강하여 기판 반송 공정을 수행하는 것이 가능한 반송 위치에 있는 상태를 도시하는 도면이다.
도 1, 도 2에서 기판 처리 장치는 기판(1)을 처리하는 처리 용기(30)와, 처리 용기(30)와 인접하고 처리 용기(30) 사이에서 기판(1)을 반송하는 기판 반송 용기(39)를 포함한다.
처리 용기(30)는 상부가 개구된 용기 본체(31) 및 용기 본체(31)의 상부 개구를 폐색하는 개체(32)(蓋體)로 구성되고, 내부에 밀폐 구조의 처리실(50)이 형성된다. 또한 처리실(50)은 개체(32)와 서셉터(2)로 둘러싸인 공간에 형성되도 좋다.
개체(32)에는 샤워 헤드(5)와 처리 가스 공급 라인(6a, 6b)과, 불활성 가스 공급 라인(12)이 설치된다. 샤워 헤드(5)는 처리실(50) 내의 기판(1)과 대향하여 설치되고, 처리실(50) 내에 처리 가스를 공급하기 위해서 설치된다. 샤워 헤드(5)는, 개체(32)의 내면 상부에 설치되고 다수의 가스 공(孔)을 포함하여 가스를 샤워 형상으로 분산시키는 도시를 생략한 가스 분산판 및 복수의 가스를 혼합하는 도시를 생략한 혼합실로 구성된다.
가스 공급 라인(6a, 6b)은 샤워 헤드(5)에 접속되고, 샤워 헤드(5)를 개재하여 기판 처리실(50) 내에 처리 가스를 공급하도록 구성된다. 가스 공급 라인(6)은 구체적으로는 샤워 헤드(5)에 접속되어 혼합실과 연통(連通)하는 가스 공급관(15a, 15b)과, 가스 공급관(15a, 15b)에 설치된 가스 유량 제어기(매스 플로우 컨트롤러: MFC)(16a, 16b)를 구비하고, 기판 처리실(50) 내에 원하는 가스 종(種)을 원하는 가스 유량, 원하는 가스 비율로 공급하는 것이 가능하도록 구성된다. 또한 가스 공급원(17a, 17b)을 가스 공급 라인(가스 공급부)에 포함시켜서 구성해도 좋다.
용기 본체(31)에는 배기구(7), 반송구(8) 및 히터 유닛과 냉각 유로를 내장한 서셉터(2)가 설치된다. 배기구(7)는 용기 본체(31)의 상측부에 설치되고, 용기 본체(31)의 상부 내주(內周)에 형성된 환 형상로(14)[環狀路]와 연통하고, 환 형상로(14)를 개재하여 기판 처리실(50) 내를 배기하도록 구성된다. 또한 반송구(8)는 용기 본체(31)의 배기구(7)보다 하방(下方)의 일측부(一側部)에 설치되고, 반송 용기(39) 내에 형성되는 기판 반송실(40)로부터 처리 용기(30) 내의 기판 처리실(50)에 반송구(8)를 개재하여 실리콘 웨이퍼 등의 처리 전의 기판(1)을 반입하거나 또는 기판 처리실(50)로부터 기판 반송실(40)에 처리 후의 기판(1)을 반출하도록 구성된다. 또한 용기 본체(31)의 반송구(8)에는 기판 반송실(40)과 기판 처리실(50)의 분위기 격리를 수행하는 개폐 밸브(9)가 개폐 가능하도록 설치된다.
처리 용기(30)의 기판 처리실(50) 내에 전술한 서셉터(2)가 승강 가능하도록 설치되고, 서셉터(2)의 표면에 기판(1)이 보지된다. 기판(1)은 서셉터(2)를 개재하여 도시를 생략한 히터 유닛에 의해 가열되거나 또는 냉각 유로에 의해 냉각되도록 이루어진다. 또한 서셉터(2)의 상세에 대하여는 후술한다.
기판 지지핀 상하 기구(11)에 복수의 지지핀(4)이 입설(立設)되고, 이들 지지핀(4)은 서셉터(2)를 관통 가능하도록 이루어지고, 서셉터(2) 및 기판 지지핀 상하 기구(11)의 승강에 따라 서셉터(2)의 표면으로부터 출몰 가능하도록 구성된다.
기판 처리 장치는 서셉터(2)가 하강하여 반송 공정을 수행하는 것이 가능한 위치에 있을 때[도 2, 이하 이 위치를 반송 위치(A)라고 부른다], 복수의 지지핀(4)이 서셉터(2)로부터 돌출하여 복수의 지지핀(4) 상에 기판(1)을 지지 가능하도록 하고, 기판 처리실(50)과 기판 반송실(40) 사이에서 반송구(8)를 개재하여 기판(1)의 반송, 반출을 수행할 수 있도록 구성된다. 또한 기판 처리 장치는 서셉터(2)가 상승하고, 반송 위치(A)보다 상방(上方) 중간 위치를 경과하여 처리 공정을 수행하는 것이 가능한 위치에 있을 때[도 1, 이하 이 위치를 기판 처리 위치(B)라고 부른다], 지지핀(4)은 기판(1)에 관여하지 않고, 서셉터(2) 상에 기판(1)이 재치되도록 구성된다.
서셉터(2)는 그 지지축(24)이 승강 기구에 연결되어 기판 처리실(50) 내를 승강하도록 설치된다. 지지축(24)의 외주(外周)에는 지지축(24)의 직선 운동을 억제하기 위한 도시를 생략한 벨로즈가 설치된다. 승강 기구는 기판 반입 공정, 기판 처리 공정, 기판 반출 공정 등의 각 공정에서 기판 처리실(50) 내의 서셉터(2)의 상하 방향의 위치[반송 위치(A), 기판 처리 위치(B) 등]를 다단계로 조정할 수 있도록 구성된다.
또한 서셉터(2)는 회전 가능하도록 이루어진다. 즉 도시를 생략한 회전 기구에 의해 전술한 통 형상의 지지축(24)을 회전 가능하도록 하고, 지지축(24)을 중심으로 히터(발열체) 및 냉각 유로를 내장했던 서셉터(2)를 회전 가능하도록 설치하고, 기판(1)을 보지한 상태에서 서셉터(2)를 임의의 속도로 회전할 수 있도록 구성된다.
또한 본 도면에서 승강 기구, 회전 기구, 저항 가열 히터, MFC[21, 16(16a, 16b)] 등의 각(各) 부(部)를 제어하는 제어 수단은 생략하지만, 제어 수단으로서의 컨트롤러의 구조예는 도 3에 도시한다.
전술한 바와 같은 기판 처리 장치에서 기판 상의 박막을 제거하기 위해서는 반송 공정에서 기판(1)을 처리실(50) 내에 반입하고, 처리 공정에서 처리실(50) 내에 반입된 기판(1)에 샤워 헤드(5)를 개재하여 처리 가스(에칭 가스)와 비처리 가스(예컨대 불활성 가스)를 공급하여 기판(1)을 처리하고, 반출 공정에서 처리된 기판(1)을 처리실(50) 내로부터 반출한다.
〔제어부〕
도 3에 도시하는 바와 같이 제어부(제어 수단)인 컨트롤러(500)는 CPU(500a)(Central Processing Unit), RAM(500b)(Random Access Memory), 기억 장치(500c), I/O 포트(500d)를 구비한 컴퓨터로서 구성된다. RAM(500b), 기억 장치(500c), I/O 포트(500d)는 내부 버스(500e)를 개재하여 CPU(500a)와 데이터 교환 가능하도록 구성된다. 컨트롤러(500)에는 예컨대 터치패널 등으로서 구성된 입출력 장치(501)가 접속된다. 컨트롤러(500)는 후술하는 기판 처리 공정을 수행하도록 전술한 각 부를 제어한다.
기억 장치(500c)는 예컨대 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성된다. 기억 장치(500c) 내에는 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 기판 처리의 순서나 조건 등이 기재된 프로세스 레시피 등이 판독 가능하도록 격납된다. 또한 프로세스 레시피는 후술하는 기판 처리 공정에서의 각 순서를 컨트롤러(500)에 실행시켜 소정의 결과를 얻을 수 있도록 조합된 것이며, 프로그램으로서 기능한다. 이하 이 프로세스 레시피나 제어 프로그램 등을 총칭하여 단순히 프로그램이라고도 부른다. 또한 본 명세서에서 프로그램이라는 단어를 이용한 경우는 프로세스 레시피 단체(單體)만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우 또는 그 양방(兩方)을 포함하는 경우가 있다. 또한 RAM(500b)는 CPU(500a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 보지되는 메모리 영역(work area)으로서 구성된다.
I/O 포트(500d)는 전술한 기판 지지핀 상하 기구(11), 히터 유닛, 냉각 유닛, APC밸브, MFC(21, 16a, 16b), 개폐 밸브(9), 배기 펌프, 대기(大氣) 반송 로봇, 게이트 밸브, 진공 암 로봇 유닛 등에 접속된다. 또한 여기부(勵起部)를 설치한 경우에는 고주파 전원, 가동 탭, 반사 전력계, 주파수 정합기에도 접속 가능하도록 구성된다.
CPU(500a)는 기억 장치(500c)로부터 제어 프로그램을 판독하여 실행하는 것과 함께, 입출력 장치(501)로부터의 조작 커맨드의 입력 등에 따라 기억 장치(500c)로부터 프로세스 레시피를 판독하도록 구성된다. 그리고 CPU(500a)는 판독한 프로세스 레시피의 내용을 따르도록 기판 지지핀 상하 기구(11)에 의한 지지핀(4)의 상하 동작, 히터·냉각 유닛에 의한 웨이퍼(1)의 가열·냉각 동작, APC밸브에 의한 압력 조정 동작, 매스 플로우 컨트롤러(21, 16a, 16b)와 개폐 밸브(9)에 의한 처리 가스의 유량 조정 동작 등을 제어하도록 구성된다. 또한 도 3에서 파선(破線)으로 둘러싸인 예컨대 로봇 회전부나 대기 반송 로봇 등의 구성을 제어해도 좋다는 것은 물론이다.
또한 컨트롤러(500)는 전용의 컴퓨터로서 구성되는 경우에 한정되지 않고, 범용의 컴퓨터로서 구성되어도 좋다. 예컨대 전술한 프로그램을 격납한 외부 기억 장치(123)[예컨대 자기(磁氣) 테이프, 플렉시블 디스크나 하드 디스크 등의 자기 디스크, CD나 DVD 등의 광(光)디스크, MO 등의 광자기 디스크, USB메모리(USB Flash Drive)이나 메모리 카드 등의 반도체 메모리]를 준비하고, 이와 같은 외부 기억 장치(123)를 이용하여 범용의 컴퓨터에 프로그램을 인스톨하는 것 등에 의해 본 실시 형태에 따른 컨트롤러(500)를 구성할 수 있다. 또한 컴퓨터에 프로그램을 공급하기 위한 수단은 외부 기억 장치(123)를 개재하여 공급하는 경우에 한정되지 않는다. 예컨대 인터넷이나 전용 회선 등의 통신 수단을 이용하여 외부 기억 장치(123)를 개재하지 않고 프로그램을 공급해도 좋다. 또한 기억 장치(500c)나 외부 기억 장치(123)는 컴퓨터 판독 가능한 기록 매체로서 구성된다. 이하 이들을 총칭하여 단순히 기록 매체라고도 부른다. 또한 본 명세서에서 기록 매체라는 단어를 이용한 경우는 기억 장치(500c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우 또는 그 양방을 포함하는 경우가 있다.
(2) 기판 처리 공정
계속해서 도 4를 이용하여 본 실시 형태에 따른 반도체 제조 공정의 일 공정에서서 실시되는 기판 처리 공정에 대하여 설명한다. 이 공정은 전술한 기판 처리 장치에 의해 실시된다. 또한 이하의 설명에서 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(500)에 의해 제어된다.
〔기판의 반입 공정S10〕
우선 도 2에 도시하는 바와 같이 실리콘 함유막을 포함하는 기판(1)이 기판 반송실(40)로부터 기판 반송 로봇에 의해 반송구(8)를 개재하여 기판 처리실(50)에 반송된다.
〔실리콘막 제거 공정S20〕
다음으로 기판 지지핀 상하 기구(11)를 하강시켜 기판(1)을 서셉터(2) 상에 재치한다. 여기서 기판 지지핀 상하 기구(11)의 승강은 승강 구동부(驅動部)에 의해 승강되는 것에 의해 수행된다. 서셉터(2)에 구비된 히터는 미리 소정의 온도로 가열되고, 기판(1)을 실온 내지 저온 정도, 소정의 기판 온도가 될 수 있도록 가열한다. 필요에 따라 과잉의 열(반응열)을 배출(排熱)하기 위한 냉각 유닛도 병용한다. 여기서 저온이란 후술하는 제거 가스나 처리 가스가 충분히 기화하는 온도대로서 웨이퍼(기판)(1)에 형성된 막 특성이 변질되지 않는 온도로 한다. 계속해서 서셉터(2)만 또는 서셉터(2) 및 기판 지지핀 상하 기구(11)를 기판 처리 위치(B)까지 상승시켜 서셉터(2) 상에 기판(1)을 재치한다.
다음으로 가스 공급관(6a, 6b)으로부터 소정의 처리 가스를 샤워 헤드(5)를 개재하여 기판(1)에 공급하고, 기판(1)으로부터 실리콘막의 에칭을 수행한다. 실리콘막의 에칭 처리는 제거 가스를 기판(1) 상에 공급하는 것에 의해 수행된다. 처리 가스인 에칭 가스로서는 할로겐 함유 가스가 이용되고, 예컨대 불소(F), 염소(Cl), 브롬(Br), 요오드(I) 중에서 2개 이상의 할로겐 원소를 포함하는 가스다. 바람직하게는 할로겐 원소를 2종류 포함하는 가스가 이용된다. 예컨대 5불화요오드(IF5), 3불화브롬(BrF3), 5불화브롬(BrF5), 2불화크세논(XeF2), 3불화염소(ClF3) 등이 있다. 보다 바람직하게는 7불화요오드(IF7)가 이용된다. IF7은 실리콘 함유막을 적극적(선택적)으로 제거할 수 있다. 여기서 선택적으로란 예컨대 실리콘 함유막의 에칭 레이트를 다른 막(예컨대 금속막)의 에칭 레이트보다 높이는 것을 말한다.
실리콘막의 에칭 후에는 새로운 다음 공정에 필요한 퍼지 처리를 수행하는 것이 바람직하다.
또한 실리콘막 상에 수원자 정도의 변성층이 형성되는 경우, 에칭 가스를 공급하기 전에 제거제로서의 제거 가스를 기판에 공급하는 것이 바람직하다. 여기서 변성층이란 실리콘막 상에 형성된 산화막이다. 이 산화막은 수원자층의 두께이어도 에칭 가스로 제거할 수 없고, 실리콘막의 제거를 저해한다. 제거 가스를 공급하는 것에 의해, 실리콘막이나 다른 막 구성을 유지한 상태에서 변성층을 제거할 수 있고 에칭 가스에 의한 실리콘막의 미세한 제거를 가능하도록 할 수 있다.
〔퍼지 공정S30〕
에칭 처리에 이용된 에칭 가스는, 처리실(50)의 측면에 설치되고 환 형상로(14)와 연통한 배기구(7)로부터 배출된다. 계속해서 불활성 가스 공급관(20)으로부터는 샤워 헤드(5)의 대략 중심 부분으로부터 기판(1) 상에 불활성 가스인 예컨대 질소 가스가 공급된다. 이때 공급되는 질소 가스는 가열부(23)에 의해 가열된 상태로 공급된다. 또한 공급되는 불활성 가스는 전술한 에칭 가스보다 높은 온도로 가열되면 더 좋다. 이와 같이 불활성 가스를 에칭 가스보다 높은 온도로 가열하는 것에 의해, 에칭 시에 발생하는 부생성물의 제거 효율을 향상시키는 것이 가능해진다. 또한 기판 처리실(50)에 공급하는 불활성 가스의 온도는 에칭 공정에서 발생한 부생성물과 잔재 중 어느 하나 또는 양방의 승화 온도 이상으로 가열되어 기판 상에 공급하면 더 좋다. 이에 의해 에칭 시에 발생하는 부생성물의 제거 효율을 한층 더 향상시키는 것이 가능해진다. 보다 바람직하게는 불활성 가스의 온도는 에칭 공정에서 발생한 부생성물과 잔재 중 어느 하나 또는 양방의 승화 온도 이상이며, 또한 기판 상에 형성된 회로의 내열 온도 또는 기판 처리실(50)의 주위에 설치된 O링의 내열 온도이하가 되도록 가열한다.
에칭 가스의 공급과 동시에 APC밸브에 의해 배기량을 조정하는 것에 의해 기판 처리실(50) 내의 압력을 소정의 압력으로 유지한다. 예컨대 0.1Pa 내지 100Pa로 유지된다. 에칭 가스 유량은 0.1SLM 내지 10SLM 정도의 범위 내, 소정의 유량으로 설정한다. 예컨대 3SLM으로 설정된다. 또한 필요에 따라 일단 기판 처리실(50)의 분위기를 배기하고 나서 소정의 가스를 공급해도 좋다. 또한 에칭 가스가 공급되면 실리콘 함유막의 에칭이 시작되기 때문에 압력이나 가스 유량은 신속하게 소정의 값으로 설정되는 것이 바람직하다.
필요한 제거 공정이 종료되면 처리 가스의 공급을 정지하고, 처리 용기(431)와 처리실(445)의 분위기 가스를 배기한다. 또한 지지핀(4)을 상승시키고 기판(1)을 서셉터(2)로부터 이간시켜서 반송 가능한 온도까지 냉각한다.
〔기판 반출 공정S40〕
기판(1)이 반송 가능한 온도까지 냉각되고, 처리실로부터 반출할 준비가 되면, 전술한 기판 반입 공정S10의 반대의 순서로 반출한다.
(3) 서셉터 구조
여기서는 본 실시 형태에 따른 서셉터의 구조에 대하여 구체적으로 설명한다.
도 5에 본 실시 형태의 웨이퍼 재치대(2)(이하 서셉터라고 표기)의 단면도를 기재한다. 본 서셉터(2)는 플레이트부(241)와 스템부(242)로 주로 구성되고, 개형(槪形)으로서는 컨벤셔널한 형태를 취하고, 어태치먼트부(243)의 디자인 변경으로 다양한 장치에 전개할 수 있도록 배려한다. 플레이트부(241)에는 상방부터 가열 수단인 발열체(244), 냉각 수단인 냉각 유로(245)가 배치된다. 발열체(244) 및 냉각 유로(245)는 원호 형상의 엘리먼트 배치를 기본으로 하고, 이중 또는 다중이 되도록 배치된다. 각 지름의 참고 실시예는 다음과 같다. D3: φ20mm 내지 φ40mm, D4: φ130mm 내지 φ170mm, D5: φ230mm 내지 φ270mm이다. 본 실시 형태에서는 폭(D4)으로 도시되는 부분이 내주부를 형성하고, 폭(D5)으로 도시되는 부분이 외주부를 형성한다(도 6 참조). 즉 발열체(244) 및 냉각 유로(245)는 각각 적어도 내주부와 외주부로 구성되고, 발열체(244)의 내주부가 상기 냉각 유로(245)의 내주부와 수직 방향에서 중첩되도록 설치되고, 상기 발열체(244)의 외주부는 상기 냉각 유로(245)의 외주부와 수직 방향에서 중첩되도록 설치된다. 이와 같은 구성으로 하는 것에 의해 발열체로부터 냉각 유로로의 열의 전달 손실을 줄일 수 있고, 온도 제어를 용이하게 할 수 있다.
서셉터(2) 본체의 재질은 알루미늄이나 스텐레스, 하스텔로이 등을 들 수 있다. 스템부(242) 저면(底面)에는 인터페이스 플레이트(246)를 재치하고, 이면(裏面)에서 볼트(도시되지 않음) 고정으로 어태치먼트부(243)와 체결하도록 이루어진다. 본 인터페이스 플레이트(246)의 목적은 예컨대 최소한의 공간 내에 가열 수단(히터) 단자×2, 냉각 수단(냉각 유로)단자×2, 온도 센서(온도 검출기)로서의 열 검출기(T/C: 열전대)×1을 구비하기 위해서 봉지(封止)가 필요한 냉각 유로(245)의 O링 밀봉을 일괄로 수행하고, 열 검출기(247)(T/C)를 배면(背面)에서 스프링(도시되지 않음)으로 압부하기 위한 설치 부품인 T/C 가이드 튜브(248)를 배치하는 데 있다. 열 검출기(247)는 전술한 바와 같이 일정의 힘에 의해 고정되기 때문에 승강온에 의한 설치 상태의 변화에 기인하는 온도 변화는 지극히 적은 구조로 이루어진다. 본 서셉터(2)의 플레이트부(241)는 T/C 가이드 튜브(248)와의 일체 형성이 필요하기 때문에 스텐레스나 하스텔로이 등의 용접 가공에 적합한 재질이 바람직하다.
도면에 도시하는 바와 같이 열 검출기(247)는, 서셉터(2)의 상면보다 하측이며 발열체(244)의 하단보다 상측에 그 선단(先端)[열 검출기(247)의 열 검출부]이 배치되도록 구성된다. 또한 냉각 유로(245)에 냉매를 공급하면서, 서셉터(2) 상에 웨이퍼(1)가 재치되지 않을 때에는 발열체(244)에 제1 전력을 공급하고, 서셉터(2) 상에 웨이퍼(1)가 재치될 때에는 제1 전력보다 낮은 제2 전력을 공급하도록, 발열체 전원(253)과 냉매 공급부(264)를 제어부(500)에 의해 제어한다. 이와 같이 열 검출기(247)의 선단을 기판 재치대(2)의 상면보다 하측에 또한 발열체(244)의 하단보다 상측에 설치하는 것에 의해, 기판 처리(에칭 처리) 시에 발생하는 반응열에 의한 기판 온도의 변화를 검출할 수 있다. 또한 냉각 유로(245)를 발열체의 하측에 설치(기판으로부터 격리)하는 것에 의해 기판을 과냉각하는 것을 방지할 수 있다. 가령 지나치게 냉각해도 발열체가 상측에 있기 때문에 기판을 가열할 수 있다. 또한 서셉터 상에 기판을 재치하고 기판 처리를 수행했을 때에 발열체(244)로의 공급 전력을 작게 하는 것에 의해 기판을 처리할 때에 발생하는 반응열에 의한 온도의 오버슈트를 억제할 수 있다.
다른 실시 형태로서 제어부는 냉각 유로(245)로의 냉매 공급을 일정하게 보지하고 발열체(244)로의 전력 공급으로 서셉터(2)와 웨이퍼(1)의 온도를 변화시키도록, 발열체 전원(253)과 냉매 공급부(264)를 제어한다. 처리 온도가 저온 영역(예컨대 30℃ 내지 60℃ 정도)인 경우, 주변 온도의 영향을 받기 쉽고, 서셉터(2)나 웨이퍼(1)의 온도가 변화하기 쉽지만, 이와 같은 제어를 수행하는 것에 의해 저온 영역의 온도 조정이 용이해진다.
도 6에 도 5에서의 A-A′, B-B′ 단면도를 도시한다. 본 설명도는 각 엘리먼트가 이중 권회된 설명도이지만, 삼중 이상인 다중의 경우에도 마찬가지로 적용된다. 발열체(244) 및 냉각 유로(245)의 단부는 스템부(242)로부터 인출(引出)되는 구조로 이루어진다. 2단자인 발열체(244) 및 냉각 유로(245)에 대해서는 발열체(244)의 배치에 대하여 냉각 유로(245)의 배치를 서셉터(2)의 주방향으로 회전시킨 형태로 하는 것에 의해 각 단자가 스템부(242)에서 서로 간섭하는 것을 회피한다. 또한 도 1이나 도 2에 도시하는 바와 같이 배기구(7)를 서셉터(2)의 플레이트부(241)의 외주에 배치하는 것에 의해 가스가 웨이퍼(1)의 단부에 균일하게 공급되도록 구성한다. 발열체(244) 및 냉각 유로(245)는 전술한 바와 같이 각각 적어도 내주부(2441, 2451)와 외주부(2442, 2452)로 구성되고, 발열체(244)의 내주부(2441)가 상기 냉각 유로(245)의 내주부(2451)와 수직 방향에서 중첩되도록 설치되고, 상기 발열체(244)의 외주부(2442)는 상기 냉각 유로(245)의 외주부(2452)와 수직 방향에서 중첩되도록 설치된다.
도 7에 발열체 단자부의 구조를 도시한다. 시스(Sheath) 타입의 히터 등을 서셉터(2)에 매몰시키는 경우, 스템부(242)에서의 발열은 불필요하기 때문에 비발열부로 한다. 이에 의해 어태치먼트부로의 불필요한 열 공급을 없앨 수 있다. 본 히터 유닛은 발열체(244), 시스부(251), 로드부(252), 발열체 전원(253)으로 구성된다. 시스부(251)의 지름은 φ6mm 내지 φ10mm 정도이며, 출력으로서는 1.0KW 내지 2.0KW를 상정한다. 각 형상의 참고 실시예는 다음과 같다.
D1: φ302mm 내지 φ310mm, ph: 40mm 내지 60mm, sh: 200mm 내지 350mm
도 8에 냉각관 단자부의 구조를 도시한다. 본 냉각 유닛은 주로 냉각 유로(245), 냉각관(261), 인터페이스 플레이트(246), 커플링(263), 냉매 공급부(264)로 구성된다. 냉각 유로(245)는 서셉터(2) 내에 유로를 기계 가공에 의해 형성하거나 또는 히터와 마찬가지로 스텐레스, 하스텔로이 등의 재질로 형성된 시스를 내삽(內揷)하는 구조로 구성할 수 있다. 냉각 유로를 기계 가공으로 형성한 경우, 도 8에 도시하는 바와 같이 인터페이스 플레이트(246)와 스템부(242) 사이의 면을 O링에 의해 봉지(씰)할 필요가 있다. 또한 냉각 유로를 시스를 내삽하는 것에 의해 형성하는 경우, 인터페이스 플레이트(246)에서의 밀봉은 불필요해지고, 인터페이스 플레이트(246)에 설치한 관통공으로부터 시스를 외부에 취출(取出)할 수 있다. 유로 지름은 φ6mm 내지 φ10mm 정도(유량 1.0slm 내지 5.0slm)라고 한다. 도시한 이중 권회 배치에서는 유효 유로 길이가 1,000mm 내지 2,000mm 정도, 도입하는 냉매는 예컨대 갈덴(Galden) 또는 플루어리너트(Fluorinert) 등을 이용할 수 있고, 후술하는 열의 수수(授受) 밸런스를 성립시킬 수 있는 전열 경로를 확보한다.
도 9에 본 실시 형태의 열 경로의 이미지도를 도시한다. Q1 내지 Q3은 이하의 열의 흐름을 도시한다.
Q1: 웨이퍼⇒발열체, Q2: 발열체⇒냉각 유로, Q3: 냉각 유로⇒스템
발열체(244)는 서셉터면에서 h1의 깊이, 냉각 유로(245)는 발열체(244)보다 더 깊은 h2의 깊이로 매몰된다. 각 엘리먼트의 내삽 방법은 예컨대 납땜에 의한 첩합(貼合) 가공, 기계 가공+외주 EB 용접(전자 빔 용접) 가공, 주입(鑄入) 등이 적당하다. h2의 치수는 각 엘리먼트의 지름 및 상기 가공 방법에서의 각 엘리먼트의 최소 두께로 산출되는 것이 요구된다. 발열체(244) 및 냉각 유로(245)의 지름은 예컨대 φ6mm 내지 φ9mm 정도이며, h2치수는 약 9mm 내지 19mm이다. 본 실시 형태에서는 발열체(244)와 냉각 유로(245)가 수직 방향에서 중첩되도록 설치된다. 따라서 발열체(244)의 온도를 제어하는 것에 의해, 냉각 유로(245)에 의해 웨이퍼(1)의 일부가 국소적으로 저온화되는 것을 방지할 수 있다. 또한 발열체(244)와 냉각 유로(245) 사이의 열의 수수를 신속하게 수행할 수 있기 때문에 발열체(244)로의 공급 전력을 낮추는 것에 의해 발열체(244)나 웨이퍼(1)의 온도를 응답성 좋게 낮출 수 있다.
도 10에 본 실시 형태의 운용예의 그래프를 도시한다. 그래프 횡축(橫軸)은 시간, 종축(縱軸)은 웨이퍼(1), 발열체(244), 냉각 유로(245) 각각의 온도를 도시한다. 웨이퍼(1)의 초기 온도(Tw)는 실온 부근(20℃ 내지 25℃ 정도)을 상정한다. 서셉터(2)는 상시(常時) 냉각 유로(245)에 설정 온도(Tc)(15℃ 내지 20℃ 정도)의 냉매를 도입한다. 발열체(244)는 설정 온도(Th)(40℃ 내지 50℃ 정도)로 조정하고, 기판 처리를 실시하지 않을 때에는 발열체(244)에 제1 전력을 공급하고, 발열체(244)와 냉각 유로(245)의 열의 수수가 주로 수행된다. 기판 처리 시작 후, 반응열에 의해 웨이퍼(1)의 온도는 상승한다. 웨이퍼 온도가 상승함에 따라 발열체(244)의 설정 온도를 저하시키도록 변경하거나 또는 열 검출기(247)로 검출되는 온도가 상승함에 따라 발열체 전원(253)으로부터의 전력 공급을 축소하여(예컨대 제1 전력보다 낮은 제2 전력으로 축소하여) 발열체(244)로부터의 발열량을 낮추는 것에 의해, 발열체(244)와 웨이퍼 발열에 의한 열 공급량을 합친 토탈의 열 공급량의 상승을 억제하도록 제어부(500)에서 감시 및 제어를 수행한다. 예컨대 토탈의 열 공급량이 기판 처리 시작 전과 동등하게 되도록 제어해도 좋다. 또한 열 검출기(247)의 열 검출부에서 검출된 온도가 소정의 온도 이하(예컨대 50℃ 내지 60℃ 이하)가 되도록, 제어부(500)에서 열 검출기(247)의 검출 온도를 감시하고 발열체 전원(253)으로부터의 전력 공급을 제어해도 좋다. 또한 열 검출기(247)의 열 검출부에서 검출된 온도에 기초하여 웨이퍼(1)의 온도가 소정의 온도 이하가 되도록, 제어부(500)에서 열 검출기(247)의 검출 온도를 감시하고 발열체 전원(253)으로부터의 전력 공급을 제어해도 좋다. 상기와 같이 발열체(244)의 온도 제어를 수행하는 것에 의해, 온도 제어 후의 웨이퍼 온도는 Ttg가 되고 소정의 온도 이하(예컨대 50℃ 내지 60℃ 이하)에 웨이퍼(1)의 온도를 보지할 수 있다. 따라서 웨이퍼(1)의 온도 상승에 기인하여 발생하는 실리콘 에칭에서의 선택성의 열화를 억제하여 기판 처리를 안정적으로 수행하는 것이 가능해진다. 가령 본 실시 형태의 구조를 가지지 않는 서셉터로 기판 처리를 수행한 경우, 웨이퍼 온도는 반응열(1000W 이하)을 흡수하지 못하고 Tmx(예컨대 60℃ 내지 80℃)까지 상승하여 실리콘 에칭에서의 선택성이 열화하거나. 강력한 냉각에 의해 웨이퍼(1)가 저온(20℃ 미만)이 되어 처리 가스가 액화 또는 고화(固化)된다. 또한 처리실로부터의 반출 후에 결로 등의 트러블이 발생할 우려가 있다. 또한 실리콘에 도프된 잔재나 웨이퍼 상의 패턴 내의 잔재, 그 외의 부생성물의 제거가 진행되지 않아 웨이퍼에 부착될 가능성이 있다. 본 실시 형태에서의 온도 제어를 실시하는 것에 의해 실리콘 에칭 등의 기판 처리를 수행하는 데 적절한 온도 영역에 웨이퍼의 온도를 보지할 수 있다. 또한 본 실시 형태에서는 특히 냉각 유로(245)에 공급되는 냉매의 유량을 일정하게 하고 발열체(244)의 온도를 제어하는 것에 의해 웨이퍼(1)의 온도를 제어하기 때문에, 냉매 공급부(264)를 제어하는 경우에 비해 웨이퍼 온도의 제어가 용이해진다.
웨이퍼(1)의 두께는 약 0.8mm이며, 웨이퍼(1)의 이면이 직접 서셉터(2) 상면의 금속과 접촉하는 것을 피하기 위해서, 서셉터(2) 상면에는 세라믹스 또는 석영 등의 재질에 의한 플로트 핀(도시되지 않음)이 설치된다. 웨이퍼(1)는 플로트 핀 상에 재치되고, 플로트 핀 높이는 약 0.1mm 내지 0.3mm이다.
(4) 본 실시 형태에 따른 효과
본 실시 형태에 의하면, 이하에 나타내는 1개 또는 복수의 효과를 갖는다.
(a) 본 실시 형태에 의하면, 웨이퍼가 발열되는 처리에서 또한 환경 온도 등의 영향을 받기 쉽고 제어가 어려운 30℃ 내지 70℃ 정도의 온도 영역에서도 웨이퍼 온도를 제어성 좋게 할 수 있고 또한 민감한 온도 제어가 가능해진다.
(b) 또한 본 실시 형태에 의하면, 프로세스 성능면에서는 실리콘 에칭에서의 실리콘의 선택성의 향상 및 도프 등의 잔재를 저감할 수 있는 온도 영역으로 웨이퍼의 온도를 설정하는 것이 가능해져, 실리콘 에칭의 성능을 향상시킬 수 있다. 특히 IF7을 에칭 가스로서 이용하는 경우, 본 실시 형태에서 현저한 효과를 얻을 수 있다.
(c) 또한 경제성 및 효율의 면에서도 가열과 냉각이 다른 부품으로 구성되는 컨벤셔널한 구조와 비교하면, 본 실시 형태는 상당히 고효율적인 열의 수수를 수행하는 방법을 제공할 수 있다.
<본 발명의 다른 실시 형태>
이상, 본 발명의 실시 형태를 구체적으로 설명했지만, 본 발명은 전술한 실시 형태에 한정되지 않고, 그 요지를 일탈하지 않는 범위에서 갖가지 변경이 가능하다.
본 발명은 본 실시 형태에 따른 기판 처리 장치와 같은 반도체 웨이퍼를 처리하는 반도체 제조 장치 등에 한정되지 않고, 유리 기판을 처리하는 LCD(Liquid Crystal Display) 제조 장치, 태양 전지 제조 장치등의 기판 처리 장치, MEMS(Micro Electro Mechanical Systems) 제조 장치에도 적용할 수 있다.
<본 발명의 바람직한 형태>
이하 본 발명의 바람직한 형태에 대하여 부기(附記)한다.
<부기1>
본 발명의 일 형태에 의하면,
발열체와 냉각 유로를 포함하는 기판 재치대;
상기 발열체에 전력을 공급하는 발열체 전원;
상기 기판 재치대의 상면보다 하측이며 상기 발열체 및 상기 냉각 유로의 하단보다 상측에 열 검출부가 배치되는 열 검출기;
상기 냉각 유로에 냉매를 공급하는 냉매 공급부; 및
상기 냉각 유로에 냉매를 공급하면서, 상기 기판 재치대에 기판이 재치되어 있지 않은 상태에서 상기 발열체에 제1 전력을 공급하고, 상기 기판 재치대에 재치된 상기 기판에 대하여 처리가 실행될 때에 제2 전력을 공급하도록 상기 발열체 전원과 상기 냉매 공급부를 제어하도록 구성되는 제어부;
를 포함하는 기판 처리 장치가 제공된다.
<부기2>
부기1에 기재된 기판 처리 장치로서 바람직하게는,
상기 냉각 유로는 상기 발열체의 하측에 설치된다.
<부기3>
부기1 또는 부기2에 기재된 기판 처리 장치로서,
상기 발열체와 상기 냉각 유로는 수직 방향에서 중첩되도록 설치된다.
<부기4>
부기1 또는 부기2에 기재된 기판 처리 장치로서,
상기 발열체와 상기 냉각 유로는 각각 내주부와 외주부를 포함하고, 발열체의 내주부가 상기 냉각 유로의 내주부와 수직 방향에서 중첩되도록 설치되고, 상기 발열체의 외주부는 상기 냉각 유로의 외주부와 수직 방향에서 중첩되도록 설치된다.
<부기5>
부기1 내지 부기4 중 어느 하나에 기재된 기판 처리 장치로서 바람직하게는,
상기 제어부는 상기 냉각 유로로의 냉매 공급을 일정하게 보지하고, 발열체로의 공급 전력의 크기를 변화시켜서 상기 기판의 온도를 변화시키도록 상기 발열체 전원과 상기 냉매 공급부를 제어하도록 구성된다.
<부기6>
부기1 내지 부기5 중 어느 하나에 기재된 기판 처리 장치로서 바람직하게는,
상기 제어부는 상기 제2 전력이 상기 제1 전력보다 작아지도록 상기 발열체 전원을 제어하도록 구성된다.
<부기7>
부기1 내지 부기6 중 어느 하나에 기재된 기판 처리 장치로서 바람직하게는,
상기 제어부는 상기 냉각 유로로의 냉매 공급을 일정하게 보지하도록 상기 냉매 공급부를 제어하도록 구성된다.
<부기8>
부기1 내지 부기7 중 어느 하나에 기재된 기판 처리 장치로서 바람직하게는,
상기 기판에 처리 가스를 공급하는 가스 공급부를 더 포함하고,
상기 제어부는 상기 기판을 처리할 때에 상기 처리 가스를 상기 기판에 공급하도록 상기 가스 공급부를 제어하도록 구성된다.
<부기9>
부기6 내지 부기8 중 어느 하나에 기재된 기판 처리 장치로서 바람직하게는,
상기 제어부는 상기 열 검출기에 의해 검출되는 온도에 기초하여 상기 기판의 온도가 소정의 온도 이하가 되도록 상기 제2 전력의 크기를 제어하도록 구성된다.
<부기10>
부기8 또는 부기9에 기재된 기판 처리 장치로서 바람직하게는,
상기 가스 공급부는 2종류 이상의 할로겐 원소를 포함하는 에칭 가스를 공급하도록 구성된다.
<부기11>
본 발명의 다른 형태에 의하면,
발열체와, 냉각 유로를 포함하고, 상기 발열체 및 상기 냉각 유로의 하단보다 상측이고 기판의 재치면보다 하측에 열 검출부를 구비하는 열 검출기가 설치된 기판 재치대에 있어서, 상기 냉각 유로에 냉매를 공급하면서 상기 발열체에 제1 전력을 공급하는 공정;
상기 기판 재치대에 기판을 재치하는 공정; 및
상기 냉각 유로에 냉매를 공급하면서 상기 기판 재치대에 재치된 상기 기판에 대한 처리가 실행될 때에 상기 발열체에 제2 전력을 공급하는 공정;
을 포함하는 반도체 장치의 제조 방법이 제공된다.
<부기12>
부기11에 기재된 반도체 장치의 제조 방법으로서 바람직하게는,
상기 냉각 유로는 상기 발열체의 하측에 설치된다.
<부기13>
부기11 또는 부기12에 기재된 반도체 장치의 제조 방법으로서 바람직하게는,
상기 냉각 유로로의 냉매 공급을 일정하게 보지하고, 상기 발열체로의 공급 전력의 크기를 변화시켜서 상기 기판의 온도를 변화시키는 공정을 포함한다.
<부기14>
부기11 내지 부기13 중 어느 하나에 기재된 반도체 장치의 제조 방법으로서 바람직하게는,
상기 냉각 유로로의 냉매 공급은 일정하게 보지되고, 상기 제2 전력이 상기 제1 전력보다 작다.
<부기15>
부기11 내지 부기14 중 어느 하나에 기재된 반도체 장치의 제조 방법으로서 바람직하게는,
상기 발열체에 상기 제2 전력을 공급하는 공정에서는 상기 열 검출기에 의해 검출되는 온도에 기초하여 상기 기판의 온도가 소정의 온도 이하가 되도록 상기 제2 전력의 크기가 제어된다.
<부기16>
부기11 내지 부기15 중 어느 하나에 기재된 반도체 장치의 제조 방법으로서 바람직하게는,
상기 기판 재치대에 기판을 재치하는 공정에서의 상기 기판 표면에는 실리콘막이 형성되고,
상기 기판에 대하여 처리가 실행될 때에는 상기 실리콘막을 제거하는 에칭 가스가 상기 기판에 공급된다.
<부기17>
본 발명의 또 다른 형태에 의하면,
발열체와, 냉각 유로를 포함하고, 상기 발열체 및 상기 냉각 유로의 하단보다 상측이고 기판의 재치면보다 하측에 열 검출부를 구비하는 열 검출기가 설치된 기판 재치대에 있어서, 상기 냉각 유로에 냉매를 공급하면서 상기 발열체에 제1 전력을 공급하는 순서;
상기 기판 재치대에 기판을 재치하는 순서; 및
상기 냉각 유로에 냉매를 공급하면서 상기 기판 재치대에 재치된 상기 기판에 대한 처리가 실행될 때에 상기 발열체에 제2 전력을 공급하는 순서;
를 컴퓨터에 실행시키는 프로그램이 기록된 기록 매체가 제공된다.
<부기18>
부기17에 기재된 기록 매체로서 바람직하게는,
상기 냉각 유로는 상기 발열체의 하측에 설치된다.
<부기19>
부기17 또는 부기18에 기재된 기록 매체로서 바람직하게는,
상기 냉각 유로로의 냉매 공급을 일정하게 보지하고, 상기 발열체로의 공급 전력의 크기를 변화시켜서 상기 기판의 온도를 변화시키는 순서를 포함한다.
<부기20>
부기17내지 부기19 중 어느 하나에 기재된 기록 매체로서 바람직하게는,
상기 냉각 유로로의 냉매 공급은 일정하게 보지되고, 상기 제2 전력이 상기 제1 전력보다 작다.
1: 웨이퍼(기판) 2: 서셉터
244: 발열체 245: 냉각 유로
264: 냉매 공급부 247: T/C
253: 발열체 전원 500: 컨트롤러

Claims (12)

  1. 발열체와 냉각 유로(流路)를 포함하는 기판 재치대;
    상기 발열체에 전력을 공급하는 발열체 전원;
    상기 기판 재치대의 상면(上面)보다 하측이며 상기 발열체 및 상기 냉각 유로의 하단보다 상측에 열 검출부가 배치되는 열 검출기;
    상기 냉각 유로에 냉매를 공급하는 냉매 공급부; 및
    상기 냉각 유로에 냉매를 공급하면서, 상기 기판 재치대에 기판이 재치되어 있지 않은 상태에서 상기 발열체에 제1 전력을 공급하고, 상기 기판 재치대에 재치된 상기 기판에 대하여 처리가 실행될 때에 제2 전력을 공급하도록 상기 발열체 전원과 상기 냉매 공급부를 제어하도록 구성되는 제어부;
    를 포함하는 기판 처리 장치.
  2. 제1항에 있어서,
    상기 냉각 유로는 상기 발열체의 하측에 설치되고,
    상기 발열체와 상기 냉각 유로는 수직 방향에서 중첩되도록 설치되는 기판 처리 장치.
  3. 제2항에 있어서,
    상기 제어부는, 상기 냉각 유로로의 냉매 공급을 일정하게 보지하고, 상기 제2 전력이 상기 제1 전력보다 작아지도록 상기 발열체 전원과 상기 냉매 공급부를 제어하도록 구성되는 기판 처리 장치.
  4. 제1항에 있어서,
    상기 기판에 처리 가스를 공급하는 가스 공급부를 더 포함하고,
    상기 제어부는 상기 기판을 처리할 때에 상기 처리 가스를 상기 기판에 공급하도록 상기 가스 공급부를 제어하도록 구성되는 기판 처리 장치.
  5. 제1항에 있어서,
    상기 제어부는 상기 열 검출기에 의해 검출되는 온도에 기초하여 상기 기판의 온도가 소정의 온도 이하가 되도록 상기 제2 전력의 크기를 제어하도록 구성되는 기판 처리 장치.
  6. 제4항에 있어서,
    상기 가스 공급부는 2종류 이상의 할로겐 원소를 포함하는 에칭 가스를 공급하도록 구성되는 기판 처리 장치.
  7. 발열체와 냉각 유로를 포함하고, 상기 발열체 및 상기 냉각 유로의 하단보다 상측이고 기판 재치면보다 하측에 열 검출부를 구비하는 열 검출기가 설치된 기판 재치대의 상기 냉각 유로에 냉매를 공급하면서 상기 발열체에 제1 전력을 공급하는 공정;
    상기 기판 재치대에 기판을 재치하는 공정; 및
    상기 냉각 유로에 냉매를 공급하면서 상기 기판 재치대에 재치된 상기 기판에 대한 처리가 실행될 때에 상기 발열체에 제2 전력을 공급하는 공정;
    을 포함하는 반도체 장치의 제조 방법.
  8. 제7항에 있어서,
    상기 냉각 유로는 상기 발열체의 하측에 설치되고,
    상기 발열체와 상기 냉각 유로는 수직 방향에서 중첩되도록 설치되는 반도체 장치의 제조 방법.
  9. 제7항에 있어서,
    상기 냉각 유로로의 냉매 공급은 일정하게 보지되고, 상기 제2 전력은 상기 제1 전력보다 작은 반도체 장치의 제조 방법.
  10. 제7항에 있어서,
    상기 발열체에 상기 제2 전력을 공급하는 공정에서는 상기 열 검출기에 의해 검출되는 온도에 기초하여 상기 기판의 온도가 소정의 온도 이하가 되도록 상기 제2 전력의 크기가 제어되는 반도체 장치의 제조 방법.
  11. 제7항에 있어서,
    상기 기판 재치대에 기판을 재치하는 공정에서의 상기 기판의 표면에는 실리콘막이 형성되고,
    상기 기판에 대한 처리가 실행될 때에는 상기 실리콘막을 제거하는 에칭 가스가 상기 기판에 공급되는 반도체 장치의 제조 방법.
  12. 발열체와 냉각 유로를 포함하고, 상기 발열체 및 상기 냉각 유로의 하단보다 상측이고 기판 재치면보다 하측에 열 검출부를 구비하는 열 검출기가 설치된 기판 재치대의 상기 냉각 유로에 냉매를 공급하면서 상기 발열체에 제1 전력을 공급하는 순서;
    상기 기판 재치대에 기판을 재치하는 순서; 및
    상기 냉각 유로에 냉매를 공급하면서 상기 기판 재치대에 재치된 상기 기판에 대한 처리가 실행될 때에 상기 발열체에 제2 전력을 공급하는 순서;
    를 컴퓨터에 실행시키는 프로그램이 기록된 기록 매체.
KR1020150117612A 2014-09-17 2015-08-21 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체 KR20160033028A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-188824 2014-09-17
JP2014188824A JP2016063033A (ja) 2014-09-17 2014-09-17 基板処理装置、半導体装置の製造方法および記録媒体

Publications (1)

Publication Number Publication Date
KR20160033028A true KR20160033028A (ko) 2016-03-25

Family

ID=55455448

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150117612A KR20160033028A (ko) 2014-09-17 2015-08-21 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체

Country Status (4)

Country Link
US (1) US20160079101A1 (ko)
JP (1) JP2016063033A (ko)
KR (1) KR20160033028A (ko)
TW (1) TW201622002A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9412671B1 (en) * 2015-04-30 2016-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method for controlling processing temperature in semiconductor fabrication
US10365672B2 (en) * 2016-12-08 2019-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for monitoring temperature of wafer
JP2018095916A (ja) * 2016-12-13 2018-06-21 株式会社日立国際電気 基板処理装置、リソグラフィ用テンプレートの製造方法、プログラム
JP6506785B2 (ja) * 2017-02-02 2019-04-24 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ リソグラフィ用テンプレートの製造方法、プログラム及び基板処理装置
JP6586433B2 (ja) 2017-03-30 2019-10-02 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理方法、基板処理装置、プログラム
US10998172B2 (en) * 2017-09-22 2021-05-04 Applied Materials, Inc. Substrate processing chamber having improved process volume sealing
CN116313878A (zh) * 2021-12-20 2023-06-23 中微半导体设备(上海)股份有限公司 一种基座、基座的制造方法及等离子体处理设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW262566B (ko) * 1993-07-02 1995-11-11 Tokyo Electron Co Ltd
US5595241A (en) * 1994-10-07 1997-01-21 Sony Corporation Wafer heating chuck with dual zone backplane heating and segmented clamping member
US7514277B2 (en) * 2004-09-14 2009-04-07 Tokyo Electron Limited Etching method and apparatus

Also Published As

Publication number Publication date
TW201622002A (zh) 2016-06-16
JP2016063033A (ja) 2016-04-25
US20160079101A1 (en) 2016-03-17

Similar Documents

Publication Publication Date Title
KR20160033028A (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
US11222796B2 (en) Substrate processing apparatus
US7575431B2 (en) Vertical heat processing apparatus and method for using the same
KR101955829B1 (ko) 부착물의 제거 방법 및 드라이 에칭 방법
US10998204B2 (en) Method of processing substrate and substrate processing apparatus
JP6262333B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
US10351951B2 (en) Substrate treatment apparatus including reaction tube with opened lower end, furnace opening member, and flange configured to cover upper surface of the furnace opening member
JP2018049853A (ja) 基板処理装置、半導体装置の製造方法および記録媒体
US20190024232A1 (en) Substrate processing apparatus and substrate retainer
US20220152668A1 (en) In-Situ DC Plasma For Cleaning Pedestal Heater
US20220356580A1 (en) Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium
JP2020017757A (ja) 基板処理装置、反応容器および半導体装置の製造方法
KR102443968B1 (ko) 클리닝 방법 및 성막 방법
JP2016136554A (ja) プラズマ処理装置
TWI588297B (zh) Attachment removal method and dry etching method
JP2016072465A (ja) 半導体装置の製造方法および基板処理装置
JP2011100820A (ja) 基板処理装置
TWI645589B (zh) 半導體裝置之製造方法
JP6561148B2 (ja) 基板処理装置、継手部および半導体装置の製造方法
JP2012054408A (ja) 基板処理装置及び被処理基板の製造方法
JP6630237B2 (ja) 半導体装置の製造方法、基板処理装置及びプログラム
WO2016157317A1 (ja) 基板処理装置、半導体装置の製造方法および記録媒体
WO2017026001A1 (ja) 半導体装置の製造方法、基板処理装置および記録媒体
TWI819705B (zh) 爐口部構造、基板處理裝置及半導體裝置之製造方法
JP2008227143A (ja) 基板処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
SUBM Surrender of laid-open application requested