KR20160025222A - 태양 전지 및 이의 제조 방법 - Google Patents

태양 전지 및 이의 제조 방법 Download PDF

Info

Publication number
KR20160025222A
KR20160025222A KR1020140112140A KR20140112140A KR20160025222A KR 20160025222 A KR20160025222 A KR 20160025222A KR 1020140112140 A KR1020140112140 A KR 1020140112140A KR 20140112140 A KR20140112140 A KR 20140112140A KR 20160025222 A KR20160025222 A KR 20160025222A
Authority
KR
South Korea
Prior art keywords
hole
passivation film
type region
electrode
semiconductor substrate
Prior art date
Application number
KR1020140112140A
Other languages
English (en)
Other versions
KR102257485B1 (ko
Inventor
김정규
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020140112140A priority Critical patent/KR102257485B1/ko
Publication of KR20160025222A publication Critical patent/KR20160025222A/ko
Application granted granted Critical
Publication of KR102257485B1 publication Critical patent/KR102257485B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/047—PV cell arrays including PV cells having multiple vertical junctions or multiple V-groove junctions formed in a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Manufacturing & Machinery (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명의 실시예에 따른 태양 전지는, 반도체 기판; 상기 반도체 기판에 또는 상기 반도체 기판 위에 형성되는 제1 도전형 영역; 상기 제1 도전형 영역과 이격되어 상기 반도체 기판에 형성되는 제2 도전형 영역; 상기 제2 도전형 영역 위에 형성되며 제1 관통홀을 가지는 제1 패시베이션막; 상기 제1 패시베이션막 위에 위치하고 상기 제1 패시베이션막과 다른 물질을 포함하며, 상기 제1 관통홀에 연결되며 상기 제1 관통홀보다 큰 크기의 제2 관통홀을 가지는 제2 패시베이션막; 상기 제1 도전형 영역에 연결되는 제1 전극; 및 상기 제1 관통홀 및 상기 제2 관통홀을 통하여 상기 제2 도전형 영역에 연결되는 제2 전극을 포함한다.

Description

태양 전지 및 이의 제조 방법{SOLAR CELL AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 태양 전지 및 이의 제조 방법에 관한 것으로서, 좀더 상세하게는, 구조를 개선한 태양 전지 및 이의 제조 방법에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예상되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양광 에너지를 전기 에너지로 변환시키는 차세대 전지로서 각광받고 있다.
이러한 태양 전지에서는 다양한 층 및 전극을 설계에 따라 형성하는 것에 의하여 제조될 수 있다. 그런데 이러한 다양한 층 및 전극의 설계에 따라 태양 전지 효율이 결정될 수 있다. 태양 전지의 상용화를 위해서는 낮은 효율을 극복하여야 하는바, 태양 전지의 효율을 최대화할 수 있는 태양 전지 및 이의 제조 방법이 요구된다.
본 발명은 태양 전지의 효율 및 특성을 향상할 수 있는 태양 전지 및 이의 제조 방법을 제공하고자 한다.
본 발명의 실시예에 따른 태양 전지는, 반도체 기판; 상기 반도체 기판에 또는 상기 반도체 기판 위에 형성되는 제1 도전형 영역; 상기 제1 도전형 영역과 이격되어 상기 반도체 기판에 형성되는 제2 도전형 영역; 상기 제2 도전형 영역 위에 형성되며 제1 관통홀을 가지는 제1 패시베이션막; 상기 제1 패시베이션막 위에 위치하고 상기 제1 패시베이션막과 다른 물질을 포함하며, 상기 제1 관통홀에 연결되며 상기 제1 관통홀보다 큰 크기의 제2 관통홀을 가지는 제2 패시베이션막; 상기 제1 도전형 영역에 연결되는 제1 전극; 및 상기 제1 관통홀 및 상기 제2 관통홀을 통하여 상기 제2 도전형 영역에 연결되는 제2 전극을 포함한다.
본 발명의 실시예에 따른 태양 전지의 제조 방법은, 반도체 기판의 일면 위에 제1 관통홀을 가지는 제1 패시베이션막을 형성하는 단계; 상기 제1 패시베이션막 위에 상기 제1 페이베이션막과 다른 물질을 포함하는 제2 패시베이션막을 형성하는 단계; 상기 제2 패시베이션막에 상기 제1 관통홀에 연결되며 상기 제1 관통홀보다 큰 면적을 가지는 제2 관통홀을 형성하는 단계; 및 상기 제1 관통홀 및 상기 제2 관통홀을 통하여, 상기 반도체 기판에 또는 상기 반도체 기판 위에 형성되는 도전형 영역에 연결되는 전극을 형성하는 단계를 포함한다.
본 실시예에 따른 태양 전지에서, 도전형 영역은 상대적으로 작은 크기를 가지는 제1 패시베이션막의 제1 관통홀에 대응하도록 형성되고, 전극은 상대적으로 넓은 크기를 가지는 제1 패시베이션막의 제2 관통홀에 대응하도록 형성된다. 그러면, 도전형 영역이 상대적으로 작은 크기를 가져 도전형 영역 자체에 의한 재결합을 방지할 수 있다. 그리고 도전형 영역과 전극과의 접촉 면적을 줄여 제2 전극의 금속 침투에 의한 재결합을 최소화할 수 있다. 그리고 전극은 충분한 크기를 가져 저항을 저하시킬 수 있다. 이에 의하여 태양 전지의 충밀도를 우수하게 유지하면서 개방 전압을 향상하여, 태양 전지의 효율을 향상할 수 있다.
도 1은 본 발명의 실시예에 따른 태양 전지를 도시한 단면도이다.
도 2는 도 1에 도시한 태양 전지의 평면도이다.
도 3a 내지 도 3i는 본 발명의 일 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다.
도 4는 본 발명의 다른 실시예에 따른 태양 전지의 후면 평면도로서, 도 2의 상부 확대원에 대응하는 부분을 도시한 도면이다.
도 5는 본 발명의 또 다른 실시예에 따른 태양 전지의 후면 평면도로서, 도 2의 상부 확대원에 대응하는 부분을 도시한 도면이다.
도 6은 본 발명의 또 다른 실시예에 따른 태양 전지의 후면 평면도로서, 도 2의 상부 확대원에 대응하는 부분을 도시한 도면이다.
도 7은 본 발명의 또 다른 실시예에 따른 태양 전지의 후면 평면도로서, 도 2의 상부 확대원에 대응하는 부분을 도시한 도면이다.
도 8은 본 발명의 또 다른 실시예에 따른 태양 전지의 후면 평면도로서, 도 2의 상부 확대원에 대응하는 부분을 도시한 도면이다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나 본 발명이 이러한 실시예에 한정되는 것은 아니며 다양한 형태로 변형될 수 있음은 물론이다.
도면에서는 본 발명을 명확하고 간략하게 설명하기 위하여 설명과 관계 없는 부분의 도시를 생략하였으며, 명세서 전체를 통하여 동일 또는 극히 유사한 부분에 대해서는 동일한 도면 참조부호를 사용한다. 그리고 도면에서는 설명을 좀더 명확하게 하기 위하여 두께, 넓이 등을 확대 또는 축소하여 도시하였는바, 본 발명의 두께, 넓이 등은 도면에 도시된 바에 한정되지 않는다.
그리고 명세서 전체에서 어떠한 부분이 다른 부분을 "포함"한다고 할 때, 특별히 반대되는 기재가 없는 한 다른 부분을 배제하는 것이 아니며 다른 부분을 더 포함할 수 있다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 위치하는 경우도 포함한다. 층, 막, 영역, 판 등의 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 위치하지 않는 것을 의미한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 태양 전지 및 이의 제조 방법을 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 태양 전지를 도시한 단면도이고, 도 2는 도 1에 도시한 태양 전지의 평면도이다. 도 2에서는 반도체 기판과 전극을 위주로 하여 도시하였다.
도 1을 참조하면, 본 실시예에 따른 태양 전지(100)는, 반도체 기판(110)과, 반도체 기판(110)에 또는 반도체 기판(110) 위에 형성되는 도전형 영역(20, 30)과, 도전형 영역(20, 30)에 연결되는 전극(42, 44)과, 도전형 영역(20, 30) 중 어느 하나 위에 형성되는 제1 및 제2 패시베이션막(32, 34)을 포함한다. 이때, 제1 및 제2 패시베이션막(32, 34)은 서로 다른 물질을 가지면서 형성되며 서로 다른 크기를 가지는 제1 및 제2 관통홀(32a, 34a)을 각기 구비한다.
여기서, 도전형 영역(20, 30)은 제1 도전형을 가지는 제1 도전형 영역(20)과 제2 도전형을 가지는 제2 도전형 영역(30)을 포함할 수 있고, 전극(42, 44)은 제1 도전형 영역(20)에 연결되는 제1 전극(42)과 제2 도전형 영역(30)에 연결되는 제2 전극(44)을 포함할 수 있다. 이때, 제2 도전형 영역(30) 위에 상술한 제1 및 제2 패시베이션막(32, 34)이 위치할 수 있다. 그리고 태양 전지(100)는 제1 도전형 영역(20) 위에 형성되는 전면 패시베이션막(22), 반사 방지막(24) 등을 더 포함할 수 있다. 이를 좀더 상세하게 설명한다.
반도체 기판(110)은 결정질 반도체로 구성될 수 있다. 일 예로, 반도체 기판(110)은 단결정 또는 다결정 반도체(일 예로, 단결정 또는 다결정 실리콘)로 구성될 수 있다. 특히, 반도체 기판(110)은 단결정 반도체(예를 들어, 단결정 반도체 웨이퍼, 좀더 구체적으로는, 단결정 실리콘 웨이퍼)로 구성될 수 있다. 이와 같이 반도체 기판(110)이 단결정 반도체(예를 들어, 단결정 실리콘)로 구성되면, 태양 전지(100)가 단결정 반도체 태양 전지(예를 들어, 단결정 실리콘 태양 전지)를 구성하게 된다. 이와 같이 결정성이 높아 결함이 적은 결정질 반도체로 구성되는 반도체 기판(110)을 기반으로 하는 태양 전지(100)는 우수한 전기적 특성을 가질 수 있다.
반도체 기판(110)의 전면 및/또는 후면은 텍스쳐링(texturing)되어 요철을 가질 수 있다. 요철은, 일 예로, 외면이 반도체 기판(110)의 (111)면으로 구성되며 불규칙한 크기를 가지는 피라미드 형상을 가질 수 있다. 이와 같은 텍스쳐링에 의해 반도체 기판(110)의 전면 등에 요철이 형성되어 표면 거칠기가 증가되면, 반도체 기판(110)의 전면 등을 통하여 입사되는 광의 반사율을 낮출 수 있다. 따라서 베이스 영역(10)과 제1 도전형 영역(20)에 의하여 형성된 pn 접합까지 도달하는 광량을 증가시킬 수 있어, 광 손실을 최소화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 반도체 기판(110)의 전면 및 후면에 텍스쳐링에 의한 요철이 형성되지 않는 것도 가능하다.
반도체 기판(110)은 제2 도전형 도펀트를 상대적으로 낮은 도핑 농도로 포함하여 제2 도전형을 가지는 베이스 영역(10)을 포함할 수 있다. 일 예로, 베이스 영역(10)은 제1 도전형 영역(20)보다 반도체 기판(110)의 전면으로부터 좀더 멀리, 또는 후면에 좀더 가까이 위치할 수 있다. 그리고 베이스 영역(10)은 제2 도전형 영역(30)보다 반도체 기판(110)의 전면에 좀더 가까이, 후면으로부터 좀더 멀리 위치할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 베이스 영역(10)의 위치가 달라질 수 있음은 물론이다.
여기서, 베이스 영역(10)은 제2 도전형 도펀트를 포함하는 결정질 반도체로 구성될 수 있다. 일 예로, 베이스 영역(10)은 제2 도전형 도펀트를 포함하는 단결정 또는 다결정 반도체(일 예로, 단결정 또는 다결정 실리콘)로 구성될 수 있다. 특히, 베이스 영역(10)은 제2 도전형 도펀트를 포함하는 단결정 반도체(예를 들어, 단결정 반도체 웨이퍼, 좀더 구체적으로는, 단결정 실리콘 웨이퍼)로 구성될 수 있다.
제2 도전형은 n형 또는 p형일 수 있다. 베이스 영역(10)이 n형을 가지는 경우에는 베이스 영역(10)이 5족 원소인 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등이 도핑된 단결정 또는 다결정 반도체로 이루어질 수 있다. 베이스 영역(10)이 p형을 가지는 경우에는 베이스 영역(10)이 3족 원소인 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등이 도핑된 단결정 또는 다결정 반도체로 이루어질 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며, 베이스 영역(10) 및 제2 도전형 도펀트가 다양한 물질로 구성될 수 있다.
일 예로, 베이스 영역(10)은 n형일 수 있다. 그러면, 베이스 영역(10)과 pn 접합을 이루는 제1 도전형 영역(20)이 p형을 가지게 된다. 이러한 pn 접합에 광이 조사되면 광전 효과에 의해 생성된 전자가 반도체 기판(110)의 제2 면(이하 "후면") 쪽으로 이동하여 제2 전극(44)에 의하여 수집되고, 정공이 반도체 기판(110)의 전면 쪽으로 이동하여 제1 전극(42)에 의하여 수집된다. 이에 의하여 전기 에너지가 발생한다. 그러면, 전자보다 이동 속도가 느린 정공이 반도체 기판(110)의 후면이 아닌 전면으로 이동하여 변환 효율이 향상될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 베이스 영역(10) 및 제2 도전형 영역(30)이 p형을 가지고 제1 도전형 영역(20)이 n형을 가지는 것도 가능하다.
반도체 기판(110)의 전면 쪽에는 베이스 영역(10)과 반대되는 제1 도전형을 가지는 제1 도전형 영역(20)이 형성될 수 있다. 제1 도전형 영역(20)은 베이스 영역(10)과 pn 접합을 형성하여 광전 변환에 의하여 캐리어를 생성하는 에미터 영역을 구성한다.
본 실시예에서는 제1 도전형 영역(20)이 반도체 기판(110)의 일부를 구성하는 도핑 영역으로 구성될 수 있다. 이에 의하여 제1 도전형 영역(20)이 제1 도전형 도펀트를 포함하는 결정질 반도체로 구성될 수 있다. 일 예로, 제1 도전형 영역(20)이 제1 도전형 도펀트를 포함하는 단결정 또는 다결정 반도체(일 예로, 단결정 또는 다결정 실리콘)로 구성될 수 있다. 특히, 제1 도전형 영역(20)은 제1 도전형 도펀트를 포함하는 단결정 반도체(예를 들어, 단결정 반도체 웨이퍼, 좀더 구체적으로는, 단결정 실리콘 웨이퍼)로 구성될 수 있다. 이와 같이 제1 도전형 영역(20)이 반도체 기판(110)의 일부를 구성하면 베이스 영역(10)과의 접합 특성을 향상할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며 제1 도전형 영역(20)이 반도체 기판(110)의 위에서 반도체 기판(110)과 별개로 형성될 수 있다. 이 경우에 제1 도전형 영역(20)은 반도체 기판(110) 위에 쉽게 형성될 수 있도록 반도체 기판(110)과 다른 결정 구조를 가지는 반도체층으로 구성될 수 있다. 예를 들어, 제1 도전형 영역(20)은 증착 등의 다양한 방법에 의하여 쉽게 제조될 수 있는 비정질 반도체, 미세 결정 반도체, 또는 다결정 반도체(일 예로, 비정질 실리콘, 미세 결정 실리콘, 또는 다결정 실리콘) 등에 제1 도전형 도펀트를 도핑하여 형성될 수 있다. 그 외의 다양한 변형이 가능하다.
제1 도전형은 p형 또는 n형일 수 있다. 제1 도전형 영역(20)이 p형을 가지는 경우에는 제1 도전형 영역(20)이 3족 원소인 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등이 도핑된 단결정 또는 다결정 반도체로 이루어질 수 있다. 제1 도전형 영역(20)이 n형을 가지는 경우에는 제1 도전형 영역(20)이 5족 원소인 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등이 도핑된 단결정 또는 다결정 반도체로 이루어질 수 있다. 일 예로, 제1 도전형 영역(20)은 보론이 도핑된 단결정 또는 다결정 반도체일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 다양한 물질이 제1 도전형 도펀트로 사용될 수 있다.
도면에서는 제1 도전형 영역(20)이 전체적으로 균일한 도핑 농도를 가지는 균일한 구조(homogeneous structure)를 가지는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 다른 실시예로, 제1 도전형 영역(20)이 선택적 구조(selective structure)를 가질 수 있다. 선택적 구조에서는 제1 도전형 영역(20) 중에서 제1 전극(42)과 인접한 부분에서 높은 도핑 농도, 큰 정션 깊이 및 낮은 저항을 가지며, 그 외의 부분에서 낮은 도핑 농도, 작은 정션 깊이 및 높은 저항을 가질 수 있다. 제1 도전형 영역(20)의 구조로는 이 외에도 다양한 구조가 적용될 수 있다.
반도체 기판(110)의 전면 위에, 좀더 정확하게는, 반도체 기판(110)에 또는 이 위에 형성된 제1 도전형 영역(20) 위에 전면 패시베이션막(22) 및 반사 방지막(24)이 차례로 형성되고, 제1 전극(42)이 전면 패시베이션막(22) 및 반사 방지막(24)을 관통하여(즉, 개구부(102)를 통하여) 제1 도전형 영역(20)에 접촉하여 형성된다.
전면 패시베이션막(22) 및 반사 방지막(24)은 제1 전극(42)에 대응하는 개구부(102)를 제외하고 실질적으로 반도체 기판(110)의 전면 전체에 형성될 수 있다.
전면 패시베이션막(22)은 제1 도전형 영역(20)에 접촉하여 형성되어 제1 도전형 영역(20)의 표면 또는 벌크 내에 존재하는 결함을 부동화 시킨다. 이에 의하여 소수 캐리어의 재결합 사이트를 제거하여 태양 전지(100)의 개방 전압(Voc)을 증가시킬 수 있다. 반사 방지막(24)은 반도체 기판(110)의 전면으로 입사되는 광의 반사율을 감소시킨다. 이에 의하여 반도체 기판(110)의 전면을 통해 입사되는 광의 반사율이 낮추는 것에 의하여 베이스 영역(10)과 제1 도전형 영역(20)에 의하여 형성된 pn 접합까지 도달되는 광량을 증가시킬 수 있다. 이에 따라 태양 전지(100)의 단락 전류(Isc)를 증가시킬 수 있다. 이와 같이 전면 패시베이션막(22) 및 반사 방지막(24)에 의해 태양 전지(100)의 개방 전압과 단락 전류를 증가시켜 태양 전지(100)의 효율을 향상할 수 있다.
전면 패시베이션막(22)은 다양한 물질로 형성될 수 있다. 일례로, 패시베이션막(22)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 알루미늄 산화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 일 예로, 전면 패시베이션막(22)은, 제1 도전형 영역(20)이 n형을 가지는 경우에는 고정 양전하를 가지는 실리콘 산화막, 실리콘 질화막 등을 포함할 수 있으며, 제1 도전형 영역(20)이 p형을 가지는 경우에는 고정 음전하를 가지는 알루미늄 산화막 등을 포함할 수 있다.
방사 방지막(24)은 다양한 물질로 형성될 수 있다. 일례로, 반사 방지막(24)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 알루미늄 산화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 일 예로, 반사 방지막(24)은 실리콘 질화물을 포함할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며 전면 패시베이션막(22) 및 반사 방지막(24)이 다양한 물질을 포함할 수 있음은 물론이다. 그리고 전면 패시베이션막(22) 및 반사 방지막(24) 중 어느 하나가 반사 방지 역할 및 패시베이션 역할을 함께 수행하여 다른 하나가 구비되지 않는 것도 가능하다. 또는, 전면 패시베이션막(22) 및 반사 방지막(24) 이외의 다양한 막이 반도체 기판(110) 위에 형성될 수도 있다. 그 외에도 다양한 변형이 가능하다.
제1 전극(42)은 전면 패시베이션막(22) 및 반사 방지막(24)에 형성된 개구부(102)를 통하여(즉, 전면 패시베이션막(22) 및 반사 방지막(24)을 관통하여) 제1 도전형 영역(20)에 전기적으로 연결된다. 이러한 제1 전극(42)은 다양한 물질에 의하여 다양한 형상을 가지도록 형성될 수 있다. 제1 전극(42)의 형상에 대해서는 도 2를 참조하여 추후에 다시 설명한다.
반도체 기판(110)의 후면 쪽에는 베이스 영역(10)과 동일한 제2 도전형을 가지되, 베이스 영역(10)보다 높은 도핑 농도로 제2 도전형 도펀트를 포함하는 제2 도전형 영역(30)이 형성될 수 있다. 제2 도전형 영역(30)은 후면 전계(back surface field)를 형성하여 반도체 기판(110)의 표면(좀더 정확하게는, 반도체 기판(110)의 후면)에서 재결합에 의하여 캐리어가 손실되는 것을 방지하는 후면 전계 영역을 구성한다.
본 실시예에서는 제2 도전형 영역(30)이 반도체 기판(110)의 일부를 구성하는 도핑 영역으로 구성될 수 있다. 이에 의하여 제2 도전형 영역(30)이 제2 도전형 도펀트를 포함하는 결정질 반도체로 구성될 수 있다. 일 예로, 제2 도전형 영역(30)이 제2 도전형 도펀트를 포함하는 단결정 또는 다결정 반도체(일 예로, 단결정 또는 다결정 실리콘)로 구성될 수 있다. 특히, 제2 도전형 영역(30)은 제2 도전형 도펀트를 포함하는 단결정 반도체(예를 들어, 단결정 반도체 웨이퍼, 좀더 구체적으로는, 단결정 실리콘 웨이퍼)로 구성될 수 있다. 이와 같이 제2 도전형 영역(30)이 반도체 기판(110)의 일부를 구성하면 베이스 영역(10)과의 접합 특성을 향상할 수 있다.
제2 도전형은 n형 또는 p형일 수 있다. 제2 도전형 영역(30)이 n형을 가지는 경우에는 제2 도전형 영역(30)이 5족 원소인 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등이 도핑된 단결정 또는 다결정 반도체로 이루어질 수 있다. 제2 도전형 영역(30)이 p형을 가지는 경우에는 제2 도전형 영역(30)이 3족 원소인 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등이 도핑된 단결정 또는 다결정 반도체로 이루어질 수 있다. 일 예로, 제2 도전형 영역(30)은 인이 도핑된 단결정 또는 다결정 반도체일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 다양한 물질이 제2 도전형 도펀트로 사용될 수 있다. 그리고 제2 도전형 영역(30)의 제2 도전형 도펀트는 베이스 영역(10)의 제2 도전형 도펀트와 동일한 물질일 수도 있고, 이와 다른 물질일 수도 있다.
본 실시예에서 제2 도전형 영역(30)은 제2 전극(44)이 형성된 부분에 대응하여 국부적으로 형성되는 국부적 후면 전계(local back surface field) 구조를 가질 수 있다. 이에 따라 제2 전극(44)이 위치하지 않는 부분에서는 제2 도전형 영역(30)이 형성되지 않고 베이스 영역(10)이 위치하게 된다.
본 실시예에서는 제2 도전형 영역(30)을 제2 전극(44)에 대응하는 영역에서 국부적으로 형성하여 제2 전극(44)과의 접촉 저항을 저감하여 충밀도(fill factor, FF) 특성이 우수하게 유지되도록 한다. 그리고 제2 전극(44)이 형성되지 않는 영역에서는 도핑 영역으로 구성되는 제2 도전형 영역(30)을 형성하지 않아 도핑 영역 형성에 의하여 발생할 수 있는 재결합을 저감하여 단락 전류 밀도(short-circuit current, Jsc) 및 개방 전압을 향상할 수 있다. 또한, 제2 도전형 영역(30)이 형성되지 않는 영역에서 내부 양자 효율((internal quantum efficiency, IQE)이 우수한 값을 가지므로 장파장의 광에 대한 특성이 매우 우수하다. 따라서, 제2 도전형 영역(30)이 전체적으로 형성된 균일한 구조(homogeneous structure) 및 선택적 구조(selective structure)에 비하여 장파장의 광에 대한 특성을 크게 향상할 수 있다. 이와 같이 국부적 구조의 제2 도전형 영역(30)는 태양 전지(100)의 효율에 관계되는 충밀도, 단락 전류 밀도 및 개방 전압을 모두 우수하게 유지하여 태양 전지(100)의 효율을 향상할 수 있다.
본 실시예에서 제2 도전형 영역(30)은 이에 연결되는 제2 전극(44)보다 작은 크기(면적 또는 폭)을 가지면서 최소화된 면적을 가지도록 형성되는데, 이에 대해서는 추후에 다시 상세하게 설명한다.
본 실시예에서는 반도체 기판(110)의 후면에서 제2 도전형 영역(30)이 위치하는 부분과 베이스 영역(10)이 위치하는 부분의 표면 특성이 서로 다를 수도 있다. 이는 제2 도전형 영역(30)이 형성될 부분에 대응하여 제1 패시베이션막(32)에 제1 관통홀(32a)을 형성할 때 반도체 기판(110)의 후면의 특성이 달라질 수 있기 때문이다.
예를 들어, 제1 관통홀(32a)을 식각에 의하여 형성하면, 제1 관통홀(32a)이 있는 부분이 텍스쳐링에 의한 요철이 없는 평탄하거나 매끈한 면으로 구성되거나 다른 부분보다 후퇴 또는 함몰된 면을 가질 수 있다. 다른 예로, 제1 관통홀(32a)을 레이저에 의하여 형성하면, 제1 관통홀(32a)이 있는 부분에서는 레이저 흔적(또는 레이저 식각 흔적)이 남을 수 있다. 레이저 흔적이라 함은 레이저에 의한 국부적인 열에 의하여 형성될 수 있는 다양한 형상 변화를 모두 포함할 수 있다. 일 예로, 레이저 흔적은, 제1 관통홀(32a)이 있는 부분에서 텍스쳐링에 의한 요철이 없어진 것이거나, 다른 부분보다 작은 크기의 요철을 가지는 것이거나, 제1 패시베이션막(32) 또는 반도체 기판(110)이 녹았다가 다시 응고된 흔적일 수도 있고, 제1 패시베이션막(32)의 상면쪽 일부가 터졌다가 응고된 흔적일 수도 있다. 또는, 레이저 식각 시 반도체 기판(110)의 후면 일부가 식각되어 반도체 기판(110)에 움푹 패인 오목부 형성될 수 있는데, 이를 레이저 흔적으로 볼 수도 있다.
반도체 기판(110)의 후면 위에, 좀더 정확하게는 반도체 기판(110)에 형성된 제2 도전형 영역(30) 위에 제1 패시베이션막(32) 및 제2 페시베이션막(34)이 형성되고, 제2 전극(44)이 제1 패시베이션막(32) 및 제2 페시베이션막(34)을 관통하여(즉, 개구부(104)를 통하여) 제2 도전형 영역(30)에 연결된다. 제2 전극(44)은 다양한 물질에 의하여 다양한 형상을 가지도록 형성될 수 있다.
본 실시예에서 개구부(104)는 제1 패시베이션막(32)에 형성되는 제1 관통홀(32a)과, 제2 패시베이션막(34)에 형성되는 제2 관통홀(34a)로 구성될 수 있다. 제1 및 제2 패시베이션막(32) 및 이에 형성되는 제1 및 제2 관통홀(32a, 34a)는 제2 전극(44)을 설명한 후에 좀더 상세하게 설명한다.
도 2를 참조하여 제1 및 제2 전극(42, 44)의 평면 형상을 상세하게 설명한다.
도 2를 참조하면, 제1 및 제2 전극(42, 44)은 일정한 피치를 가지면서 서로 이격되는 복수의 핑거 전극(42a, 44a)을 포함할 수 있다. 도면에서는 핑거 전극(42a, 44a)이 서로 평행하며 반도체 기판(110)의 가장자리에 평행한 것을 예시하였으나 본 발명이 이에 한정되는 것은 아니다. 그리고 제1 및 제2 전극(42, 44)은 핑거 전극들(42a, 44a)과 교차하는 방향으로 형성되어 핑거 전극(42a, 44a)을 연결하는 버스바 전극(42b, 44b)을 포함할 수 있다. 이러한 버스바 전극(42b, 44b)은 하나만 구비될 수도 있고, 도 2에 도시된 바와 같이, 핑거 전극(42a, 44a)의 피치보다 더 큰 피치를 가지면서 복수 개로 구비될 수도 있다. 이때, 핑거 전극(42a, 44a)의 폭보다 버스바 전극(42b, 44b)의 폭이 클 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 따라서, 버스바 전극(42b, 44b)의 폭이 핑거 전극(42a, 44a)의 폭과 동일하거나 그보다 작은 폭을 가질 수 있다.
단면에서 볼 때, 제1 전극(42)의 핑거 전극(42a) 및 버스바 전극(42b)은 모두 전면 패시베이션막(22) 및 반사 방지막(24)을 관통하여 형성될 수도 있다. 즉, 개구부(102)가 제1 전극(42)의 핑거 전극(42a) 및 버스바 전극(42b)에 모두 대응하여 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 다른 예로, 제1 전극(42)의 핑거 전극(42a)이 전면 패시베이션막(22) 및 반사 방지막(24)을 관통하여 형성되고, 버스바 전극(42b)이 전면 패시베이션막(22) 및 반사 방지막(24) 위에 형성될 수 있다. 이 경우에는 개구부(102)가 핑거 전극(42a)에 대응하는 형상으로 형성되고, 버스바 전극(42b)만 위치한 부분에는 형성되지 않을 수 있다.
그리고 제2 전극(44)의 핑거 전극(44a) 및 버스바 전극(44b)은 모두 제1 및 제2 패시베이션막(32, 34)을 관통하여 형성될 수도 있다. 즉, 개구부(104)(좀더 구체적으로는, 제1 및 제2 관통홀(32a, 34a))가 제2 전극(44)의 핑거 전극(44a) 및 버스바 전극(44b)에 모두 대응하여 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 다른 예로, 제2 전극(44)의 핑거 전극(44a)이 제1 및 제2 패시베이션막(32, 34)을 관통하여 형성되고, 버스바 전극(44b)은 제1 및 제2 패시베이션막(32, 34) 위에 형성될 수 있다. 이 경우에는 제1 및 제2 관통홀(32a, 34a)이 핑거 전극(44a)에 모두 형성되고, 버스바 전극(44b)에 대응하는 부분에서는 제1 및 제2 관통홀(32a, 34a) 중 적어도 하나가 형성되지 않을 수 있다. 이러한 예들에 대해서는 도 4 내지 도 8을 참조하여 추후에 좀더 상세하게 설명한다.
도면에서는 제1 전극(42)과 제2 전극(44)이 서로 동일한 평면 형상을 가지는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 전극(42)의 핑거 전극(42a) 및 버스바 전극(42b)의 폭, 피치 등은 제2 전극(44)의 핑거 전극(44a) 및 버스바 전극(44b)의 폭, 피치 등과 서로 다른 값을 가질 수 있다. 또한, 제1 전극(42)과 제2 전극(44)의 평면 형상이 서로 다른 것도 가능하며, 그 외의 다양한 변형이 가능하다.
이와 같이 본 실시예에서는 태양 전지(100)의 제2 전극(44)이 일정한 패턴을 가져 태양 전지(100)가 반도체 기판(110)의 전면 및 후면으로 광이 입사될 수 있는 양면 수광형(bi-facial) 구조를 가진다. 이에 의하여 태양 전지(100)에서 사용되는 광량을 증가시켜 태양 전지(100)의 효율 향상에 기여할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 전극(42, 44)의 구조는 다양하게 변화될 수 있다.
도 1 및 도 2를 함께 참조하면, 제1 및 제2 패시베이션막(32, 34)에는 제2 도전형 영역(30)과 제2 전극(44)을 연결하는 제1 및 제2 관통홀(32a, 34a)이 형성된다. 제1 및 제2 패시베이션막(32, 34)은 제1 및 제2 관통홀(32a, 34a)을 제외하고는 실질적으로 반도체 기판(110)의 후면 전체에 형성될 수 있다.
제1 패시베이션막(32)은 제2 전극(44)과 제2 도전형 영역(30)의 접촉 면적을 줄이고 제2 도전형 영역(30)의 형성 시 마스크로 사용되어 제2 도전형 영역(30)의 면적을 최소화하는 역할을 할 수 있다. 또한, 제조 방법이 매우 간단한 파이어스루(fire-through)를 이용하여 제2 전극(44)을 형성할 때 제2 도전형 영역(30) 또는 반도체 기판(110)이 손상되거나 이들의 특성이 저하되는 것을 방지할 수 있다. 이에 대해서는 추후에 좀더 상세하게 설명한다. 제2 페시베이션막(34)은 제2 도전형 영역(30)의 표면 또는 벌크 내에 존재하는 결함을 부동화 시킨다. 이에 의하여 소수 캐리어의 재결합 사이트를 제거하여 태양 전지(100)의 개방 전압(Voc)을 증가시킬 수 있다.
도면에서는 반도체 기판(110)의 후면 위에 제1 및 제2 패시베이션막(32, 34)을 구비하는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제1 및 제2 패시베이션막(32, 34) 외의 다양한 막이 반도체 기판(110)의 후면 위에 형성될 수도 있다. 그 외에도 다양한 변형이 가능하다.
본 실시예에서는 제1 패시베이션막(32)에 제1 관통홀(32a)이 형성되고, 제2 패시베이션막(34)에 제1 관통홀(32a)에 연결되는 제2 관통홀(34a)이 형성되며, 제2 전극(44)이 제2 관통홀(34a) 및 제1 관통홀(32a) 내부를 채우며 형성되어 제1 및 제2 관통홀(32a, 34a)에 의하여 노출된 제2 도전형 영역(30)에 연결된다.
도면에서는 제2 관통홀(34a)이 핑거 전극(44a)에 대응하는 제1 관통부(341)와 버스바 전극(44b)에 대응하는 제2 관통부(342)를 구비하고, 제1 관통홀(32a)이 핑거 전극(44a)에 대응하는 제1 관통부(321)와 버스바 전극(44b)에 대응하는 제2 관통부(322)를 구비하는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제2 관통부(342, 322) 중 적어도 하나를 구비하지 않는 등의 다양한 변형이 가능하다.
본 실시예에서 제1 관통홀(32a)은 상대적으로 작은 크기를 가지고 제2 관통홀(34a)은 제1 관통홀(32a)보다 큰 크기를 가질 수 있다. 여기서, 크기가 크거나 작다는 것은, 해당 부분을 자른 단면에서 폭, 길이 또는 직경 등이 크고 작음을 비교하거나 일정 영역 내에 위치한 평면 면적의 크고 작음을 비교하여 판단될 수 있다. 이때, 제1 관통홀(32a)과 제2 관통홀(34a)의 크기는 동일 또는 대응하는 부분에서 비교되는 것이다. 그리고 해당 부분 또는 일정 영역 내에서 폭, 길이, 직경 등이 변화하는 경우에 크기는 가장 큰 폭, 가장 큰 길이, 가장 큰 직경 또는 가장 큰 면적을 기준으로 할 수 있다.
이때, 평면으로 볼 때 제1 관통홀(32a)의 전체가 제2 관통홀(34a)의 내부에 위치할 수 있다. 즉, 제1 관통홀(32a)의 전체가 제2 관통홀(34a)의 일부에 중첩되도록 위치한다. 이에 의하여 제1 및 제2 관통홀(32a, 34a)을 통하여 제2 도전형 영역(30)에 연결되는 제2 전극(44)이 좀더 안정적으로 제2 도전형 영역(30)에 연결될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 얼라인 공차 등에 의하여 평면으로 볼 때 제1 관통홀(32a)의 일부가 제2 관통홀(34a)의 외부에 위치하는 등 다양한 변형이 가능하다.
그리고 제2 전극(44)은 적어도 제1 및 제2 관통홀(32a, 34a)을 전체적으로 채우면서 형성되므로 제2 관통홀(34a)과 동일 또는 유사한 크기를 가지거나 이보다 큰 크기를 가질 수 있다.
이에 따라 제2 도전형 영역(30)의 크기(일 예로, 면적 또는 폭)가 이에 연결되는 부분의 제2 전극(44)의 크기(일 예로, 면적 또는 폭)보다 작을 수 있다. 종래의 국부적 구조의 제2 도전형 영역은 관통홀을 채우면서 형성된 제2 전극 내의 도펀트 물질을 확산하여 형성하거나 관통홀를 통하여 제2 도전형 도펀트를 확산하여 형성되므로, 도펀트의 확산에 의하여 크기가 제2 전극 또는 관통홀보다 크다. 반면, 본 실시예에서는 제2 전극(44)의 폭과 같거나 이보다 작은 제2 관통홀(34a)보다 작은 제1 관통홀(32a)을 이용하여 제2 도전형 영역(30)을 형성한다. 이에 따라 제2 도전형 영역(30)의 크기가 이에 연결되는 부분에서 제2 전극(44)의 크기 또는 이에 대응하는 제2 관통홀(34a)의 크기보다 작을 수 있다. 좀더 구체적으로는, 핑거 전극(44a)에 연결되는 제2 도전형 영역(30)의 부분에서는 제2 도전형 영역(30)의 크기가 핑거 전극(44a) 또는 제2 관통홀(34a)의 제1 관통부(341)의 폭 또는 면적보다 작을 수 있다. 그리고, 버스바 전극(44b)에 연결되는 제2 도전형 영역(30)의 부분에서는 제2 도전형 영역(30)의 폭 또는 면적이 버스바 전극(44b) 또는 이에 대응하는 제2 관통홀(34a)의 제2 관통부(342)의 폭 또는 면적보다 작을 수 있다.
제1 관통홀(32a)은 다양한 평면 형상을 가질 수 있다. 본 실시예에서는, 일 예로, 제1 관통홀(32a)이 서로 이격되는 복수 개의 도트 형상(또는 아일랜드 형상)으로 구성될 수 있다. 도트 형상으로는 원형, 반원형, 라운드진 형태, 다양한 다각형 등의 다양한 형상이 사용될 수 있다. 이와 같이 제1 관통홀(32a)이 도트 형상을 가지게 되면, 제1 관통홀(32a)을 고르게 형성하면서도 제1 관통홀(32a)의 총 면적을 최소화하여 제2 도전형 영역(30)을 고르게 형성하면서도 총 면적을 최소화할 수 있다. 그리고 레이저(도 3e의 참조부호 300, 이하 동일)를 이용하여 제1 관통홀(32a)을 형성할 때 쉽게 제1 관통홀(32a)을 형성할 수 있다.
일 예로, 제1 관통홀(32a)의 폭(W1)이 10um 내지 150um일 수 있다. 제1 관통홀(32a)의 폭(W1)이 10um 미만이면, 원하는 크기의 제1 관통홀(32a)을 균일하게 형성하기 어려울 수 있다. 제1 관통홀(32a)의 폭(W1)이 150um를 초과하면, 제2 도전형 영역(30)의 면적을 최소화하는 효과가 충분하지 않을 수 있다. 또한, 제1 관통홀(32a)이 10um 내지 150um의 폭(W1)을 가지면 레이저(300)에 의하여 쉽게 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제1 관통홀(32a)의 폭(W1)은 다양하게 변화될 수 있다.
일 예로, 제2 관통홀(34a)의 폭(W2)은 제1 관통홀(32a)의 폭(W1)보다 크면서 30um 내지 2000um의 값을 가질 수 있다. 좀더 구체적으로, 제2 관통홀(34a)에서 핑거 전극(44a)에 대응하는 제1 관통부(341)의 폭(W21)은 30um 내지 200um이고, 버스바 전극(44b)에 대응하는 제2 관통부(342)의 폭(W22)는 150um 내지 2000um일 수 있다. 이는 핑거 전극(44a) 및 버스바 전극(44b)의 폭에 의하여 결정되는 것으로서, 이러한 범위 내에서 캐리어를 효과적으로 수집할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 핑거 전극(44a) 폭 및 이에 대응하는 제1 관통부(341)의 폭, 버스바 전극(44b) 및 이에 대응하는 제2 관통부(341)의 폭이 다양한 값을 가질 수 있다.
이때, 일 예로, 제2 관통홀(34a)의 면적 : 이에 대응하는 복수 개의 제1 관통홀(32a)의 총 면적 비율(또는 제2 관통홀(34a)의 면적 : 이에 대응하는 복수 개의 제2 도전형 영역(30)의 총 면적 비율)이 1:0.15 내지 1:0.85일 수 있다. 즉, 상술한 비율은 일정 부분에서 제2 관통홀(34a)의 면적 : 이 면적 내에 포함된 모든 제1 관통홀(32a)(또는 제2 도전형 영역(30))의 면적을 더한 값의 비율을 의미한다. 상술한 비율이 1:0.15 미만이면, 제2 전극(44)에 의하여 수집할 수 있는 캐리어의 양이 적어 태양 전지(100)의 효율을 낮출 수 있다. 상술한 비율이 1:0.85를 초과하면, 제2 관통홀(34a)에 의하여 제2 도전형 영역(30)을 줄이는 효과가 충분하지 않을 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 상술한 비율이 다양한 값을 가질 수 있다.
본 실시예에서는 핑거 전극(44a)에 대응하는 제1 관통부(321) 및 버스바 전극(44b)에 대응하는 제2 관통부(322)가 서로 동일한 도트 형상을 가지면서 서로 균일한 폭 및 밀도를 가지는 예시하였다. 이에 의하여 핑거 전극(44a)과 버스바 전극(44b)에서 균일하게 캐리어를 모을 수 있도록 한다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 변형이 가능하다. 이에 대해서는 추후에 도 4 내지 도 8을 참조하여 상세하게 설명한다.
상술한 바와 같이 본 실시예에서는 제2 관통홀(34a)에 의하여 제2 전극(44)의 크기를 충분하게 확보하면서도 제1 관통홀(32a)에 의하여 제2 도전형 영역(30)의 크기를 줄이면서 제2 도전형 영역(30)과 제2 전극(44)과의 접촉 면적을 최소화할 수 있다. 이를 좀더 상세하게 설명한다.
본 실시예와 같은 태양 전지(100)에서 제1 도전형 영역(20)은 pn 접합을 형성하여 광전 변환에 직접 관여하는 영역이므로 충분한 면적을 가지는 것이 좋지만, 앞서 설명한 바와 같이 제2 도전형 영역(30)의 면적을 줄이면 충밀도를 향상하여 태양 전지(100)의 효율을 향상할 수 있다. 한편, 제2 전극(44) 형성 시 제2 전극(44)을 구성하는 금속이 제2 도전형 영역(30)으로 침투하면 직접적인 금속 접합에 의하여 전자-정공의 재결합을 증가시키는데, 이러한 재결합은 제2 도전형 영역(30) 자체에 의한 재결합보다 더 높은 확률로 일어난다. 이러한 재결합을 줄이기 위해서는 제2 도전형 영역(30)과 제2 전극(44)의 접촉 면적을 줄여야 한다. 그러나 접촉 면적을 줄이기 위하여 제2 전극(44) 자체의 면적을 줄이면 저항이 증가하여 태양 전지(100)의 특성이 오히려 저하될 수 있다.
이를 고려하여 본 실시예에서 제2 전극(44)은 상대적으로 넓은 크기를 가지는 제2 관통홀(34a)에 대응하도록 형성되고, 제2 도전형 영역(30)은 상대적으로 작은 크기를 가지는 제1 관통홀(32a)에 대응하도록 형성된다. 그러면, 제2 전극(44)은 충분한 크기를 가져 저항이 상승하는 것을 방지할 수 있다. 제2 도전형 영역(30)은 상대적으로 작은 크기를 가져, 제2 도전형 영역(30) 자체에 의한 재결합을 방지할 수 있다. 그리고 제2 도전형 영역(30)과 제2 전극(44)과의 접촉 면적을 줄여 제2 전극(44)의 금속 침투에 의한 재결합을 최소화할 수 있다. 이에 의하여 태양 전지(100)의 충밀도를 우수하게 유지하면서 개방 전압을 향상하여, 태양 전지(100)의 효율을 향상할 수 있다.
이때, 제2 관통홀(34a) 하나에 대하여 제1 관통홀(32a)이 복수 개 위치할 수 있다. 예를 들어, 하나의 핑거 전극(44a)에 대응하는 하나의 제2 관통홀(34a)에 대하여 이에 연결되는 제1 관통홀(32a)이 복수 개일 수 있다. 또는/및, 하나의 버스바 전극(44b)에 대응하는 하나의 제2 관통홀(34a)에 대하여 이에 연결되는 제1 관통홀(32a)이 복수 개일 수 있다. 그러면, 제2 전극(44)이 복수 개의 제2 관통홀(34a)을 통하여 고르게 제2 도전형 영역(30)에 연결될 수 있어 전류가 집중되는 등에 의하여 발생되는 문제를 방지할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제2 관통홀(34a) 하나에 제1 관통홀(32a) 하나가 대응할 수도 있다.
앞서 설명한 바와 같이, 제2 도전형 영역(30)은 제1 관통홀(32a)에 각기 대응할 수 있는바, 제2 관통홀(34a) 하나(또는 제2 전극(44) 하나)에 대응하여 제2 도전형 영역(30)이 복수 개 위치할 수 있다. 예를 들어, 하나의 핑거 전극(44a)에 대응하는 하나의 제2 관통홀(34a)에 의하여 핑거 전극(44a)에 연결되는 제2 도전형 영역(30)이 복수 개일 수 있다. 또는/및, 하나의 버스바 전극(44b)에 대응하는 하나의 제2 관통홀(34a)에 의하여 버스바 전극(44b)에 연결되는 제2 도전형 영역(30)이 복수 개 일 수 있다. 그러면, 제2 도전형 영역(30)의 면적을 최소화하면서도 제2 전극(44)과 제2 도전형 영역(30)이 연결되는 부분에 제2 도전형 영역(30)이 고르게 위치할 수 있다. 이에 의하여 제2 도전형 영역(30)의 면적을 최소화하면서도 제2 도전형 영역(30)에 의한 재결합 방지 효과를 최대화할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며, 하나의 제2 관통홀(34a)에 대응하는 복수 개의 제1 관통홀(32a)에 인접 형성되는 제2 도전형 영역(30)이 서로 연결될 수도 있다. 그러면, 하나의 제2 관통홀(34a)에 대응하는 복수 개의 제1 관통홀(32a)이 복수 개여도 제2 도전형 영역(30)은 하나만 형성될 수도 있다. 이러한 구조는 제2 도전형 영역(30)의 면적을 좀더 크게 확보하고자 할 경우에 적용될 수도 있고, 공정 오차 등에 의하여 제2 도전형 영역(30)에 포함되는 제2 도전형 도펀트가 확산되어 이웃한 제2 도전형 영역(30)이 서로 연결되어 형성될 수도 있다. 그 외에도 다양한 변형이 가능하다.
본 실시예에서 제1 패시베이션막(32)은 제2 전극(44)을 형성하는 공정 또는 제2 관통홀(34a)을 형성하는 공정에서 제거되지 않고 유지될 수 있는 물질로 구성될 수 있고, 제2 패시베이션막(34)은 제2 전극(44)을 형성하는 공정 또는 제2 관통홀(34a)을 형성하는 공정에서 제거될 수 있는 물질로 구성될 수 있다.
예를 들어, 제2 전극(44)을 파이어 스루가 일어나는 페이스트를 이용하여 형성할 경우에, 제2 패시베이션막(34)은 파이어 스루가 일어나는 물질로 구성되고 제1 패시베이션막(32)은 파이어 스루가 일어나지 않는 물질로 구성될 수 있다. 그러면, 제2 전극(44)의 형성 시에 제2 패시베이션막(34)에는 페이스트에 대응하는 형상으로 제2 관통홀(34a)이 형성되고, 제1 패시베이션막(32)에는 제2 관통홀(34a)이 형성되지 않는다.
이 경우에, 일 예로, 제1 패시베이션막(32)은 탄화 규소를 포함하는 탄화 규소막일 수 있다. 탄화 규소는 파이어스루가 일어나지 않아 제1 패시베이션막(32)에 제2 관통홀(34a)이 형성되는 것을 방지할 수 있다. 또한, 탄화 규소는 도펀트의 도핑이 잘 일어나지 않으므로, 제1 패시베이션막(32)을 마스크로 하여 제2 도전형 도펀트를 도핑하는 것에 의하여 제1 관통홀(32a)에 대응하는 영역에 제2 도전형 영역(30)을 형성할 수 있다. 따라서 별도의 마스크를 사용하지 않아도 되므로 국부적 구조를 가지는 제2 도전형 영역(30)을 쉽게 형성할 수 있다.
그리고 제2 페시베이션막(34)은 제1 패시베이션막(32)과 다른 절연 물질을 포함할 수 있다. 일 예로, 제2 패시베이션막(32)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 알루미늄 산화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 일 예로, 제2 페시베이션막(34)은, 제2 도전형 영역(30)이 n형을 가지는 경우에는 고정 양전하를 가지는 실리콘 산화막, 실리콘 질화막 등을 포함할 수 있으며, 제2 도전형 영역(30)이 p형을 가지는 경우에는 고정 음전하를 가지는 알루미늄 산화막 등을 포함할 수 있다. 이러한 물질을 포함하는 제2 패시베이션막(34)은 파이어스루에 의하여 쉽게 제2 관통홀(34a)이 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제2 페시베이션막(34)이 다양한 물질을 포함할 수 있음은 물론이다.
다른 예로, 제2 관통홀(34a)을 식각 등에 의하여 형성한 다음 제2 관통홀(34a) 내에 제2 전극(44)을 형성하는 경우에는, 제2 관통홀(34a)을 식각하기 위한 식각 용액에 제2 패시베이션막(34)은 식각되는 물질로 구성되고 제1 패시베이션막(32)은 식각되지 않는 물질로 구성될 수 있다. 그러면, 제2 관통홀(34a) 형성 시에 제2 패시베이션막(34)에만 제2 관통홀(34a)이 형성되고 제1 패시베이션막(32)에는 제2 관통홀(34a)이 형성되지 않는다. 이와 같이 제1 패시베이션막(32)과 제2 패시베이션막(34)으로 식각 용액에 대한 식각비가 다른 물질을 포함하여 제1 및 제2 관통홀(32a, 34a)을 형성할 수 있다. 이 경우에 제1 및 제2 패시베이션막(32, 34)으로는 다양한 식각 용액에 대하여 식각비가 서로 다른 물질을 사용할 수 있다.
이와 같이 제1 및 제2 패시베이션막(32, 34)의 물질, 그리고 제1 및 제2 관통홀(32a, 34a)의 제조 방법으로는 다양한 물질 또는 방법이 적용될 수 있다. 구체적인 제1 및 제2 관통홀(32a, 34a)의 제조 방법의 일 예는 추후에 도 3a 내지 도 3i를 참조하여 태양 전지(100)의 제조 방법에서 좀더 상세하게 설명한다.
일 예로, 본 실시예에서 제1 패시베이션막(32)의 두께는 제2 패시베이션막(34)의 두께와 같거나 그보다 클 수 있다. 이는 파이어스루에 의하여 제2 관통홀(34a)이 쉽게 형성되도록 하고 제2 관통홀(34a)의 형성 시 공정 오차 등에 제1 패시베이션막(32)의 일부가 식각되는 경우를 대비한 것이다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 패시베이션막(32)의 두께가 제2 패시베이션막(34)의 두께보다 작은 것도 가능하다.
또는, 제1 패시베이션막(32)의 두께가 50um 내지 300um이고, 제2 패시베이션막(34)의 두께가 10um 내지 300um일 수 있다. 제1 패시베이션막(32)의 두께가 50um 미만이면 제1 패시베이션막(32)에 의한 효과가 충분하지 않을 수 있고, 300um를 초과하면 제조를 위한 공정 시간이 길어질 수 있다. 제2 패시베이션막(34)의 두께가 10um 미만이면 제2 패시베이션막(34)에 의한 효과가 충분하지 않을 수 있고, 300um를 초과하면 제조를 위한 공정 시간이 길어질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 및 제2 패시베이션막(32, 34)의 두께를 다양하게 변화될 수 있다.
도면 및 상술한 설명에서는 후면 전계 영역인 제2 도전형 영역(30)이 국부적 구조를 가지는 경우를 예시로 하여 설명하였다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 제2 도전형 영역(30)이, 상대적으로 낮은 저항, 높은 도핑 농도 및 큰 도핑 깊이를 가지는 고농도 도핑부와, 상대적으로 높은 저항, 낮은 도핑 농도 및 작은 도핑 깊이를 가지는 저농도 도핑부를 포함하는 선택적 구조에도 적용될 수 있다. 이 경우에는 제2 도전형 영역(30)의 고농도 도핑부에 상술한 제2 도전형 영역(30)의 설명이 적용될 수 있다. 또한, 에미터 영역인 제1 도전형 영역(20)이 선택적 구조를 가지고, 제1 도전형 영역(20) 위에 제1 및 제2 패시베이션막(32, 34)이 형성되는 경우에도 적용될 수 있다. 이 경우에는, 상술한 제2 도전형 영역(30)의 설명이 제1 도전형 영역(20)의 고농도 도핑부에 적용될 수도 있다. 이와 같이 다양한 변형이 가능하다.
상술한 구조의 태양 전지(100)의 제조 방법을 도 3a 내지 도 3i를 참조하여 상세하게 설명한다. 이하에서는 상술한 부분에서 설명한 내용은 상세한 설명을 생략하고, 서로 다른 부분만을 상세하게 설명한다.
도 3a 내지 도 3i는 본 발명의 일 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다.
먼저, 도 3a에 도시한 바와 같이, 제2 도전형 도펀트를 가지는 베이스 영역(10)으로 구성되는 반도체 기판(110)을 준비한다.
이때, 반도체 기판(110)의 전면 및 후면 중 적어도 한 면이 요철을 가지도록 텍스쳐링될 수 있다. 반도체 기판(110)의 표면의 텍스처링으로는 습식 또는 건식 텍스처링을 사용할 수 있다. 습식 텍스처링은 텍스처링 용액에 반도체 기판(110)을 침지하는 것에 의해 수행될 수 있으며, 공정 시간이 짧은 장점이 있다. 건식 텍스처링은 다이아몬드 그릴 또는 레이저 등을 이용하여 반도체 기판(110)의 표면을 깍는 것으로, 요철을 균일하게 형성할 수 있는 반면 공정 시간이 길고 반도체 기판(110)에 손상이 발생할 수 있다. 그 외에 반응성 이온 식각(RIE) 등에 의하여 반도체 기판(110)을 텍스쳐링 할 수도 있다. 이와 같이 본 발명에서는 다양한 방법으로 반도체 기판(110)을 텍스쳐링 할 수 있다.
도면에서는 반도체 기판(110)의 전면 및 후면이 모두 텍스쳐링되어 전면 및 후면을 통하여 입사되는 광의 반사를 최소화하는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 변형이 가능하다.
이어서, 도 3b에 도시한 바와 같이, 반도체 기판(110)에 또는 반도체 기판(110) 위에 제1 도전형 영역(20)을 형성한다. 이때, 제1 도전형 영역(20)은 이온 주입(ion implantation)법, 열 확산법, 레이저 도핑법 등 다양한 방법에 의하여 형성될 수 있다. 다른 예로, 반도체 기판(110) 위에 도펀트를 가지는 도펀트층을 형성하는 것에 의하여 제1 도전형 영역(20)을 형성할 수도 있다.
본 실시예에서는 제1 도전형 영역(20)을 미리 형성하고 추후에 제2 도전형 영역(30)을 형성하는 것을 예시하였으나, 본 발명이 이에 한정되는 것은 아니다. 제2 도전형 영역(30)을 형성한 다음 제1 도전형 영역(20)을 형성하는 등과 같은 다양한 변형이 가능하다.
이어서, 도 3c에 도시한 바와 같이, 반도체 기판(110)의 전면 위에 또는 제1 도전형 영역(20) 위에 절연막인 전면 패시베이션막(22) 및 반사 방지막(24)을 형성한다. 전면 패시베이션막(22) 및 반사 방지막(24)은 진공 증착법, 화학 기상 증착법, 스핀 코팅, 스크린 인쇄 또는 스프레이 코팅 등과 같은 다양한 방법에 의하여 형성될 수 있다.
이어서, 도 3d 및 도 3e에 도시한 바와 같이, 반도체 기판(110)의 후면 위에 제1 관통홀(32a)을 가지는 제1 패시베이션막(32)을 형성한다.
이때, 먼저, 도 3d에 도시한 바와 같이, 반도체 기판(110)의 후면 위에 전체적으로 제1 패시베이션막(32)을 형성한다. 제1 패시베이션막(32)은 탄화 규소막으로 이루어질 수 있으며, 다양한 방법에 의하여 형성될 수 있다. 예를 들어, 제1 패시베이션막(32)은 실란(SiH4) 가스와 메탄(CH4) 가스를 이용한 화학 기상 증착 등에 의하여 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
이어서, 도 3e에 도시한 바와 같이, 제1 패시베이션막(32)에 제1 관통홀(32a)을 형성한다. 제1 관통홀(32a)을 형성하기 위하여 제1 패시베이션 막(32)을 선택적으로 가열하기 위한 다양한 방법이 사용될 수 있는데, 일례로 레이저(300)를 사용할 수 있다. 즉, 레이저 어블레이션에 의하여 제1 관통홀(32a)을 형성할 수 있다. 본 실시예에서는 레이저(300)로는 다양한 레이저를 사용할 수 있다. 일례로 Nd-YVO4를 사용할 수 있다.
이와 같이 레이저(300)를 이용하여 제1 관통홀(32a)을 형성하면 상대적으로 작은 크기(일 예로, 작은 폭)을 가지는 제1 관통홀(32a)을 짧은 시간 내에 쉽게 형성할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 식각 등의 방법에 의하여 제1 관통홀(32a)을 형성할 수도 있다.
이때, 제1 관통홀(32a)은 하나의 제2 전극(도 1의 참조부호 44, 이하 동일)에 대응하여 복수 개가 대응되도록 형성될 수 있다.
본 실시예에서는 제1 패시베이션막(32)을 형성한 후에 제1 관통홀(32a)을 형성하는 것을 예시하였으나, 본 발명이 이에 한정되는 것은 아니다. 마스크 등을 이용하여 제1 관통홀(32a)을 가지는 상태로 제1 패시베이션막(32)을 형성하는 것도 가능하다. 그 외의 다양한 변형이 가능하다.
이어서, 도 3f에 도시한 바와 같이, 제1 패시베이션막(32)을 마스크로 하여 제1 관통홀(32a)을 통하여 제2 도전형 도펀트를 도핑하여 제2 도전형 영역(30)을 형성한다. 이때, 제2 도전형 영역(30)은 이온 주입법, 열 확산법 등에 의하여 형성될 수 있는데, 특히, 이온 주입법에 의하여 형성될 수 있다. 이에 의하여 제1 관통홀(32a)에 인접한 부분에서만 제2 도전형 영역(30)이 형성되어, 제2 도전형 영역(30)이 국부적 구조를 가진다.
본 발명이 이에 한정되는 것은 아니며, 다양한 변형이 가능하다. 또한, 제2 도전형 영역(30)을 별도의 공정에서 형성하지 않고 제2 전극(44)을 형성하는 공정에서 확산에 의하여 형성되도록 할 수 있다. 이에 대해서는 추후에 좀더 상세하게 설명한다.
이어서, 도 3g에 도시한 바와 같이, 제1 패시베이션막(32)을 덮도록 반도체 기판(110)의 후면에 제2 패시베이션막(34)을 형성한다. 이때, 제2 패시베이션막(34)은 제1 관통홀(32a)을 채우면서 반도체 기판(110)의 후면에 전체적으로 형성될 수 있다. 제2 패시베이션막(34)은 진공 증착법, 화학 기상 증착법, 스핀 코팅, 스크린 인쇄 또는 스프레이 코팅 등과 같은 다양한 방법에 의하여 형성될 수 있다.
이어서, 도 3h에 도시한 바와 같이, 절연막인 전면 패시베이션막(22) 및 반사 방지막24), 그리고 제1 및 제2 패시베이션막(32, 34) 위에 전도성 페이스트(420, 440)를 형성한다.
좀더 구체적으로, 제1 전극(42)을 형성하기 위한 제1 전도성 페이스트(420)를 전면 패시베이션막(22) 및 반사 방지막(24) 위에, 제2 전극(44)을 형성하기 위한 제2 전도성 페이스트(440)를 제1 및 제2 페시베이션막(32, 34) 위에 도포한다. 전도성 페이스트(420, 440)로는 알려진 다양한 조성의 페이스트가 사용될 수 있고, 전도성 페이스트(420, 440)은 인쇄 등과 다양한 방법에 의하여 도포될 수 있다.
이어서, 도 3i에 도시한 바와 같이, 제1 도전형 영역(20) 및 제2 도전형 영역(30)에 각기 연결되는 제1 및 제2 전극(42, 44)을 형성한다. 즉, 전도성 페이스트(420, 440)를 열처리하여 소성한다. 그러면, 제1 전도성 페이스트(420)가 파이어 스루에 의하여 절연막인 전면 패시베이션막(22) 및 반사 방지막(24)을 관통하면서 제1 개구부(102)를 형성하고, 제1 전도성 페이스트(420)가 제1 개구부(102) 내부를 채운 상태로 소성되어 제1 전극(42)이 제1 도전형 영역(20)에 연결된다. 이와 유사하게, 제2 전도성 페이스트(440)가 파이어 스루에 의하여 제1 및 제2 패시베이션막(32, 34)를 관통하면서 제2 관통홀(34a)을 형성하고, 제2 전도성 페이스트(440)가 제2 관통홀(34a) 및 제1 관통홀(32a)의 내부를 채운 상태로 소성되어 제2 전극(44)이 제2 도전형 영역(30)에 연결된다.
이와 같이 본 실시예에서는 레이저에 의하여 형성하여 제1 패시베이션막(32)를 패터닝하여 작은 크기의 제1 관통홀(32a)을 쉽게 형성할 수 있다. 그리고 제1 관통홀(32a)을 통하여 도펀트를 도핑하여 제2 도전형 영역(30)을 형성하므로 제2 도전형 영역(30)의 면적을 최소화할 수 있다. 또한, 제1 패시베이션막(32)을 국부적 구조의 제2 도전형 영역(30)을 형성하기 위한 마스크로 사용하여, 별도의 마스크를 사용하지 않아도 되므로 공정을 단순화할 수 있다.
그리고 제1 패시베이션막(32)과 제2 패시베이션막(34)을 서로 다른 물질로 형성하여 제2 전극(44)을 형성하는 공정에서 파이어 스루에 의하여 제2 관통홀(34a)을 형성할 때 제1 패시베이션막(32)에는 제2 관통홀(34a)에 대응하는 부분이 식각되지 않아 제1 관통홀(32a)을 그대로 유지할 수 있다. 이에 의하여 제2 전극(44)은 제2 관통홀(34a)과 같거나 이보다 큰 크기를 가지면서 형성되어 충분한 면적을 가질 수 있고, 제2 전극(44)과 제2 도전형 영역(30)의 접촉 면적은 최소화할 수 있다. 그리고 파이어스루 공정에 의하여 제2 전극(44)을 형성하는 공정을 간단하게 하고 제2 전극(44)의 재료 비용 또한 크게 줄일 수 있다.
상술한 실시예는 일 예로 제시한 것에 불과하고 본 발명이 이에 한정되는 것은 아니다. 따라서 공정의 순서는 다양하게 바뀔 수 있다. 또한, 제1 관통홀(32a)을 레이저가 아닌 다른 다양한 방법에 의하여 형성할 수 있고, 제2 관통홀(34b)을 파이어스루가 아닌 다양한 방법에 의하여 형성할 수 있다.
예를 들어, 도 3e에 도시한 단계에서 제1 관통홀(32a)을 제1 식각 용액으로 식각하여 형성할 수 있다. 그리고 도 3g에 도시한 단계와 도 3h에 도시한 단계 사이에 제2 관통홀(34a)을 형성하는 단계를 더 수행할 수 있다. 일 예로, 제2 관통홀(34a)을 제2 식각 용액으로 식각하여 형성할 수도 있는데, 이때, 제1 패시베이션막(32)이 제2 식각 용액에 의하여 식각되지 않는 물질로 구성되면 제1 패시베이션막(32)의 제1 관통홀(32a)을 그대로 유지하면서 제2 패시베이션막(34)에 원하는 형상의 제2 관통홀(34a)을 형성할 수 있다. 다른 예로, 제2 관통홀(34a)을 형성하는 방법으로, 제2 관통홀(34a)에 대응하는 부분 이외의 부분에 바인더 페이스트 등을 인쇄 또는 증착하고, 제2 패시베이션막(34)에서 바인더 페이스트가 형성되지 않은 부분(즉, 제2 관통홀(34a) 대응하는 부분)을 식각 용액으로 식각하고, 바인더 페이스트를 제거하는 방법을 사용할 수 있다. 이 경우에 제2 전극(44)은 인쇄, 증착, 스퍼터링, 도금 등의 다양한 방법에 의하여 형성될 수 있다.
그리고 상술한 설명에서는 별도의 도핑 단계에서 제1 관통홀(32a)을 통하여 도펀트를 도핑하여 제2 도전형 영역(30)을 형성하는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니다. 즉, 제2 전극(44)이 제2 도전형 영역(30)을 형성할 수 있는 도펀트를 포함하는 금속 물질인 경우에는 제2 전극(44)의 소성 시에 제2 전극(44)의 물질이 확산되어 제2 도전형 영역(30)을 형성할 수도 있다. 예를 들어, 베이스 영역(10)이 p형을 가지는 경우에는 제1 및 제2 관통홀(32a, 34a)을 형성한 후에 제2 전극(44)을 형성하기 위한 제2 전도성 페이스트(440)로 파이어스루가 이루어지지 않는 알루미늄 페이스트를 사용하여 이를 소성하면, 알루미늄이 반도체 기판(110)의 내부로 확산되어 제2 도전형 영역(30)을 형성할 수 있다. 이 경우에도 도펀트가 제1 관통홀(32a)을 통하여 확산되므로 제1 관통홀(32a)에 인접한 부분에만 제2 도전형 영역(30)이 위치할 수 있다. 그 외의 다양한 변형이 가능하다.
또한, 상술한 설명에서는 제1 패시베이션막(32)을 형성한 다음에 제1 관통홀(32a)을 형성하고, 그 이후에 제2 패시베이션막(34)을 형성한 다음 제2 관통홀(34a)을 형성하는 것을 예시하였다. 그러나 제1 패시베이션막(32)을 형성한 다음 제2 패시베이션막(34)을 형성하고, 그 이후에 제2 관통홀(34a) 및 제1 관통홀(32a)을 형성할 수도 있다. 그리고 제2 도전형 영역(30)은 제1 관통홀(32a)을 형성한 후에 형성될 수 있다. 이 경우에는 제2 관통홀(34a)을 먼저 형성한 다음 제2 관통홀(34a)에 의하여 노출된 제1 패시베이션막(32)을 부분적으로 제거하여 제1 관통홀(32a)을 형성할 수 있다.
이하, 도 4 내지 도 8를 참조하여 본 발명의 다른 실시예에 따른 태양 전지 및 이의 제조 방법을 상세하게 설명한다. 상술한 설명과 동일 또는 극히 유사한 부분에 대해서는 상술한 설명이 그대로 적용될 수 있으므로 상세한 설명을 생략하고 서로 다른 부분에 대해서만 상세하게 설명한다. 그리고 상술한 실시예 또는 이를 변형한 예와 아래의 실시예 또는 이를 변형한 예들을 서로 결합한 것 또한 본 발명의 범위에 속한다.
도 4는 본 발명의 다른 실시예에 따른 태양 전지의 후면 평면도로서, 도 2의 상부 확대원에 대응하는 부분을 도시한 도면이다.
도 4를 참조하면, 본 실시예에서 제1 관통홀(32a)은, 핑거 전극(44a)에 대응하는 제1 관통부(321)의 밀도(즉, 제2 전극(44)과의 면적 비율)보다 버스바 전극(44b)에 대응하는 제2 관통부(322)의 밀도(즉, 제2 전극(44)과의 면적 비율)가 적다. 도면에서는 제1 관통부(321)와 제2 관통부(322)가 서로 실질적으로 동일한 크기 및 형상을 가지면서 단위 면적당 분포되는 개수가 서로 다른 것을 예시하였다. 좀더 구체적으로는, 단위 면적당 제1 관통부(321)의 총 개수가 단위 면적당 제2 관통부(322)의 총 개수보다 클 수 있다. 이에 의하여 실질적으로 캐리어의 수집에 기여하는 핑거 전극(44a)이 좀더 조밀하게 제2 도전형 영역(30)에 연결되도록 할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니다. 즉, 단위 면적당 총 개수를 다르게 하지 않고 크기를 서로 다르게 하여 제1 관통부(321)의 밀도를 제2 관통부(322)의 밀도보다 크게 할 수 있다. 그 외의 다양한 변형이 가능하다.
도 5는 본 발명의 또 다른 실시예에 따른 태양 전지의 후면 평면도로서, 도 2의 상부 확대원에 대응하는 부분을 도시한 도면이다.
도 5를 참조하면, 본 실시예에서 제1 관통홀(32a)은, 핑거 전극(44a)에 대응하는 제1 관통부(321)의 밀도(즉, 제2 전극(44)과의 면적 비율)보다 버스바 전극(44b)에 대응하는 제2 관통부(322)의 밀도(즉, 제2 전극(44)과의 면적 비율)가 크다. 도면에서는 제1 관통부(321)와 제2 관통부(322)가 단위 면적당 분포되는 개수가 서로 동일하면서, 제1 관통부(321)의 크기보다 제2 관통부(322)의 크기가 큰 것을 예시하였다. 버스바 전극(44b)은 핑거 전극(44a)보다 상대적으로 큰 폭을 가지므로 제2 관통부(322)를 상대적으로 크게 하여도 공정 오차 등에 의한 문제가 적을 수 있다. 이를 고려하여 제2 관통부(322)를 상대적으로 크게 한 것이다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제1 관통부(321)의 크기가 제2 관통부(322)의 크기와 같거나 그보다 클 수 있다. 그 외의 다양한 변형이 가능하다.
도 6은 본 발명의 또 다른 실시예에 따른 태양 전지의 후면 평면도로서, 도 2의 상부 확대원에 대응하는 부분을 도시한 도면이다.
도 6을 참조하면, 본 실시예에서는 제2 관통홀(34a)이 핑거 전극(44a)에 평행하게 길게 연장된 형상을 가지고, 제1 관통홀(32a)이 제2 관통홀(34a)이 구비된 부분에서만 구비될 수 있다. 이때, 제2 관통홀(34a)이 버스바 전극(44b)을 가로지르도록 핑거 전극(44a)에 평행하도록 길게 연장되는바, 제2 관통홀(34a)이 버스바 전극(44b)의 일부에만 형성되고 다른 부분에는 형성되지 않는다. 그리고 제1 관통홀(32a)은 핑거 전극(44a)에서는 전체적으로 형성되고, 버스바 전극(44b)에서는 제2 관통홀(34a)에 대응하여 버스바 전극(44b)의 일부에 대응하도록 형성될 수 있다.
이에 의하여 제조 공정 상에서 제2 관통홀(34a)을 형성하는 공정 등을 단순화하면서, 버스바 전극(44b)에서의 제1 관통홀(32a)의 평균 밀도도 자연스럽게 핑거 전극(44a)에서의 제1 관통홀(32a)의 평균 밀도보다 낮게 조절할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
상술한 설명에서는 핑거 전극(44a)에 대응하는 제1 관통홀(32a)과 버스바 전극(44b)에 대응하는 제1 관통홀(32a)이 서로 동일한 형상, 크기 등을 가지고 제1 관통홀(32a)이 형성된 부분에서는 서로 균일한 밀도를 가지는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제1 관통홀(32a)의 형상, 크기, 밀도 등은 다양하게 변형될 수 있다. 또한, 상술한 설명 및 도면에서는 제2 관통홀(34a)이 버스바 전극(44b)에 부분적으로 형성되는 것을 도시하였으나, 제2 관통홀(34a)이 핑거 전극(44a) 및 버스바 전극(44b)에 전체적으로 대응하게 형성되고 제1 관통홀(32a)이 버스바 전극(44b)을 가로질러 핑거 전극(44a)과 평행하게 길게 이어지는 부분에 모두 형성되는 것도 가능하다.
도 7은 본 발명의 또 다른 실시예에 따른 태양 전지의 후면 평면도로서, 도 2의 상부 확대원에 대응하는 부분을 도시한 도면이다.
도 7을 참조하면, 본 실시예에서는 제2 관통홀(34a)이 핑거 전극(44a)에 평행하게 길게 연장된 형상을 가지고, 제1 관통홀(32a)이 제2 관통홀(34a)이 구비된 부분에서만 구비될 수 있다. 이때, 제2 관통홀(34a)이 버스바 전극(44b)이 형성된 부분에서는 형성되지 않아 버스바 전극(44b)을 사이에 두고 핑거 전극(44a)에 해당하는 부분에서만 평행하도록 길게 연장된다. 제2 관통홀(34a)에 대응하여 제1 관통홀(32a)이 핑거 전극(44a)에만 형성된다.
이에 의하여 버스바 전극(44b)의 물질, 제조 방법 등을 핑거 전극(44a)과 다르게 하는 등의 다양한 공정 조건을 가지는 경우에도 적용될 수 있다. 상술한 설명 및 도면에서는, 제2 관통홀(34a)이 버스바 전극(44b)에 부분적으로 형성되는 제1 관통부(341)만을 가지는 것으로 도시하였으나, 제2 관통홀(34a)이 핑거 전극(44a) 및 버스바 전극(44b)에 전체적으로 대응하고, 핑거 전극(44a)에 대응하는 부분에만 제1 관통홀(32a)이 형성될 수도 있다.
도 8은 본 발명의 또 다른 실시예에 따른 태양 전지의 후면 평면도로서, 도 2의 상부 확대원에 대응하는 부분을 도시한 도면이다.
도 8을 참조하면, 본 실시예에 따른 제1 관통홀(32a)은 스트라이프 형상을 가질 수 있다. 즉, 제1 관통부(321)가 핑거 전극(44a)의 길이 방향을 따라 길게 이어지는 형상을 가질 수 있고, 제2 관통부(322)가 버스바 전극(44b)의 길이 방향을 따라 길게 이어지는 형상을 가질 수 있다. 이때, 제1 관통부(321)는 하나의 핑거 전극(44a)에 대하여 복수 개 구비될 수 있고, 하나만 구비될 수도 있다. 제2 관통부(322)도 하나의 버스바 전극(44b)에 대하여 복수 개 구비될 수도 있고, 하나만 구비될 수도 있다.
이와 같이 제1 관통홀(32a)이 스트라이프 형상을 가지면 제1 관통홀(32a)을 연속적으로 형성할 수 있어, 제1 관통홀(32a) 형성 시의 부담 등을 줄일 수 있고 레이저 이외의 다양한 공정에 의하여 제1 관통홀(32a)을 형성할 수 있다.
도면에서는 핑거 전극(44a)에 대응하는 제1 관통부(321) 및 버스바 전극(44b)에 대응하는 제2 관통부(322)는 서로 동일한 폭 및 밀도를 가지는 예시하였다. 이에 의하여 핑거 전극(44a)과 버스바 전극(44b)에서 균일하게 캐리어를 모을 수 있도록 한다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 변형이 가능하다. 따라서, 제1 관통부(321) 및 제2 관통부(322)의 폭, 밀도. 배치 등은 도 4 내지 도 7 및 이에 대한 설명에서 도시 및 설명한 바와 같이 다양하게 변형될 수 있다.
그리고 도면에서는 스트라이프 형상의 제1 및 제2 관통부(321, 322)가 핑거 전극(44a) 및 버스바 전극(44b) 각각의 길이 방향을 따라 형성된 것을 예시하였으나, 본 발명이 이에 한정되는 것은 아니다. 따라서, 스트라이프 형상의 제1 및 제2 관통부(321, 322)가 핑거 전극(44a) 및 버스바 전극(44b) 각각의 길이 방향에 각기 경사지거나 직교하는 방향으로 형성될 수도 있다.
상술한 바에 따른 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 태양 전지
110: 반도체 기판
20: 제1 도전형 영역
22: 전면 패시베이션막
24: 반사 방지막
30: 제2 도전형 영역
32: 제1 패시베이션막
32a: 제1 관통홀
321: 제1 관통부
322: 제2 관통부
34: 제2 패시베이션막
34a: 제2 관통홀
341: 제1 관통부
342: 제2 관통부
42: 제1 전극
42a: 핑거 전극
42b: 버스바 전극
44: 제2 전극
44a: 핑거 전극
44b: 버스바 전극

Claims (20)

  1. 반도체 기판;
    상기 반도체 기판에 또는 상기 반도체 기판 위에 형성되는 제1 도전형 영역;
    상기 제1 도전형 영역과 이격되어 상기 반도체 기판에 형성되는 제2 도전형 영역;
    상기 제2 도전형 영역 위에 형성되며 제1 관통홀을 가지는 제1 패시베이션막;
    상기 제1 패시베이션막 위에 위치하고 상기 제1 패시베이션막과 다른 물질을 포함하며, 상기 제1 관통홀에 연결되며 상기 제1 관통홀보다 큰 크기의 제2 관통홀을 가지는 제2 패시베이션막;
    상기 제1 도전형 영역에 연결되는 제1 전극; 및
    상기 제1 관통홀 및 상기 제2 관통홀을 통하여 상기 제2 도전형 영역에 연결되는 제2 전극
    을 포함하는 태양 전지.
  2. 제1항에 있어서,
    상기 제1 도전형 영역이 에미터 영역이고,
    상기 제2 도전형 영역이 후면 전계 영역이며,
    상기 제2 도전형 영역이 상기 제1 관통홀에 인접하는 부분에서 국부적으로 형성되는 태양 전지.
  3. 제1항에 있어서,
    상기 제2 관통홀 하나에 대하여 상기 제1 관통홀이 복수 개 위치하는 태양 전지.
  4. 제1항에 있어서,
    상기 제2 관통홀 하나에 대하여 상기 제2 전극이 하나 위치하고,
    상기 제2 전극 하나에 대하여 상기 제2 도전형 영역이 복수 개 연결되는 태양 전지.
  5. 제1항에 있어서,
    상기 제1 패시베이션막이 탄화 규소를 포함하고,
    상기 제2 패시베이션막이 상기 제1 패시베이션막과 다른 절연 물질을 포함하는 태양 전지.
  6. 제1항에 있어서,
    상기 제1 패시베이션막의 두께가 상기 제2 패시베이션막의 두께와 같거나 그보다 큰 태양 전지.
  7. 제1항에 있어서,
    상기 제1 패시베이션막의 두께가 50um 내지 300um인 태양 전지.
  8. 제1항에 있어서,
    상기 제2 도전형 영역의 크기가 이에 대응하는 상기 제2 전극 또는 상기 제2 관통홀의 크기보다 작은 태양 전지.
  9. 제1항에 있어서,
    상기 제1 관통홀이 서로 이격되는 복수 개의 도트로 구성되는 태양 전지.
  10. 제1항에 있어서,
    상기 제1 관통홀의 폭이 10um 내지 150um인 태양 전지.
  11. 제1항에 있어서,
    상기 제2 관통홀의 면적 : 이에 대응하는 상기 제1 관통홀 또는 상기 제2 도전형 영역의 총 면적의 비율이 1:0.15 내지 1:0.85인 태양 전지.
  12. 반도체 기판의 일면 위에 제1 관통홀을 가지는 제1 패시베이션막을 형성하는 단계;
    상기 제1 패시베이션막 위에 상기 제1 페이베이션막과 다른 물질을 포함하는 제2 패시베이션막을 형성하는 단계;
    상기 제2 패시베이션막에 상기 제1 관통홀에 연결되며 상기 제1 관통홀보다 큰 면적을 가지는 제2 관통홀을 형성하는 단계; 및
    상기 제1 관통홀 및 상기 제2 관통홀을 통하여, 상기 반도체 기판에 또는 상기 반도체 기판 위에 형성되는 도전형 영역에 연결되는 전극을 형성하는 단계
    를 포함하는 태양 전지의 제조 방법.
  13. 제12항에 있어서,
    상기 제1 패시베이션막을 형성하는 단계는,
    상기 반도체 기판의 일면 위에 전체적으로 상기 제1 패시베이션막을 형성하는 단계; 및
    상기 제1 패시베이션막에 레이저를 조사하여 상기 제1 관통홀을 형성하는 단계
    를 포함하는 태양 전지의 제조 방법.
  14. 제13항에 있어서,
    상기 제1 관통홀이 서로 이격되는 복수 개의 도트로 구성되는 태양 전지의 제조 방법.
  15. 제12항에 있어서,
    상기 제2 관통홀을 형성하는 단계와 상기 전극을 형성하는 단계가, 상기 제2 패시베이션막 위에 파이어스루(fire-through)가 일어나는 도전성 페이스트를 위치시키고 열처리하는 것에 의하여 동시에 수행되는 태양 전지의 제조 방법.
  16. 제12항에 있어서,
    상기 제1 패시베이션막이 탄화 규소를 포함하고,
    상기 제2 패시베이션막이 상기 제1 패시베이션막과 다른 절연 물질을 포함하는 태양 전지의 제조 방법.
  17. 제12항에 있어서,
    상기 제1 관통홀을 가지는 상기 제1 패시베이션막을 형성하는 단계와 상기 제2 패시베이션막을 형성하는 단계 사이에, 상기 도전형 영역을 형성하는 단계를 더 포함하고,
    상기 도전형 영역을 형성하는 단계에서는 상기 제1 패시베이션막을 마스크로 하여 상기 도전형 영역을 형성하는 태양 전지의 제조 방법.
  18. 제17항에 있어서,
    상기 도전형 영역을 형성하는 단계는 이온 주입법에 의하여 수행되는 태양 전지의 제조 방법.
  19. 제12항에 있어서,
    상기 도전형 영역이 후면 전계 영역이며,
    상기 도전형 영역이 상기 제1 관통홀에 인접하는 부분에서 국부적으로 형성되는 태양 전지의 제조 방법.
  20. 제1항에 있어서,
    상기 제2 관통홀을 형성하는 단계에서는, 상기 제2 관통홀 하나에 대하여 상기 제1 관통홀이 복수 개 위치하도록 상기 제2 관통홀을 형성하는 태양 전지의 제조 방법.
KR1020140112140A 2014-08-27 2014-08-27 태양 전지 및 이의 제조 방법 KR102257485B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140112140A KR102257485B1 (ko) 2014-08-27 2014-08-27 태양 전지 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140112140A KR102257485B1 (ko) 2014-08-27 2014-08-27 태양 전지 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20160025222A true KR20160025222A (ko) 2016-03-08
KR102257485B1 KR102257485B1 (ko) 2021-05-27

Family

ID=55534270

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140112140A KR102257485B1 (ko) 2014-08-27 2014-08-27 태양 전지 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR102257485B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115241298A (zh) * 2022-02-25 2022-10-25 浙江晶科能源有限公司 太阳能电池及其制备方法、光伏组件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110120582A (ko) * 2010-04-29 2011-11-04 엘지전자 주식회사 태양 전지 및 그 제조 방법
KR20120031630A (ko) * 2010-09-27 2012-04-04 엘지전자 주식회사 반도체 소자 및 이의 제조 방법
KR20130109694A (ko) * 2012-03-28 2013-10-08 엘지전자 주식회사 태양 전지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110120582A (ko) * 2010-04-29 2011-11-04 엘지전자 주식회사 태양 전지 및 그 제조 방법
KR20120031630A (ko) * 2010-09-27 2012-04-04 엘지전자 주식회사 반도체 소자 및 이의 제조 방법
KR20130109694A (ko) * 2012-03-28 2013-10-08 엘지전자 주식회사 태양 전지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115241298A (zh) * 2022-02-25 2022-10-25 浙江晶科能源有限公司 太阳能电池及其制备方法、光伏组件
CN115241298B (zh) * 2022-02-25 2023-10-31 浙江晶科能源有限公司 太阳能电池及其制备方法、光伏组件

Also Published As

Publication number Publication date
KR102257485B1 (ko) 2021-05-27

Similar Documents

Publication Publication Date Title
US10483409B2 (en) Solar cell and method for manufacturing the same
KR101622089B1 (ko) 태양 전지 및 이의 제조 방법
JP6059173B2 (ja) 太陽電池
KR101613843B1 (ko) 태양 전지 및 이의 제조 방법
US10147828B2 (en) Solar cell and method for manufacturing the same
KR20140135881A (ko) 태양 전지 및 이의 제조 방법
KR20140143277A (ko) 태양 전지 및 이의 제조 방법
KR20150049211A (ko) 태양 전지 및 이의 제조 방법
US9214584B2 (en) Solar cell, method for manufacturing dopant layer, and method for manufacturing solar cell
KR20140143279A (ko) 태양 전지
KR102053139B1 (ko) 태양 전지
US10141467B2 (en) Solar cell and method for manufacturing the same
KR102053140B1 (ko) 태양 전지
KR102257485B1 (ko) 태양 전지 및 이의 제조 방법
KR102132741B1 (ko) 태양 전지 및 이의 제조 방법
KR20200021375A (ko) 태양 전지 및 이의 제조 방법
KR102077560B1 (ko) 태양 전지 및 이의 제조 방법
KR101889774B1 (ko) 태양 전지
KR20140120994A (ko) 태양 전지
KR20140011459A (ko) 태양 전지 및 이의 제조 방법
KR102110527B1 (ko) 태양 전지
KR102219795B1 (ko) 태양 전지
KR20160061947A (ko) 태양 전지 및 이의 제조 방법
KR20140011458A (ko) 불순물층의 형성 방법 및 태양 전지의 제조 방법
KR20150011119A (ko) 태양 전지의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant