KR20140011458A - 불순물층의 형성 방법 및 태양 전지의 제조 방법 - Google Patents

Abstract

본 실시예에 따른 태양 전지의 불순물층의 형성 방법은, 반도체 기판을 준비하는 단계; 및 상기 반도체 기판에 마스크의 슬릿을 이용하여 선택적으로 불순물을 도핑하여 제1 부분을 형성하는 단계를 포함한다. 이때, 상기 제1 부분을 형성하는 단계에서는, 상기 반도체 기판 위에 상기 마스크를 위치시켜 상기 불순물을 도핑하여 상기 제1 부분의 일 그룹을 형성하고, 상기 반도체 기판 위에서 상기 마스크를 이동시킨 후에 상기 불순물을 도핑하여 상기 제1 부분의 다른 그룹을 형성한다.

Description

불순물층의 형성 방법 및 태양 전지의 제조 방법{METHOD FOR MANUFACTURING DOPANT LAYER AND METHOD FOR MANUFACTURING SOLAR CELL INCLUDING THE SAME}

본 발명은 불순물층의 형성 방법 및 태양 전지의 제조 방법에 관한 것으로서, 좀더 상세하게는 마스크를 이용한 불순물층의 형성 방법 및 이를 포함하는 태양 전지의 제조 방법에 관한 것이다.

최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예상되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양광 에너지를 전기 에너지로 변환시키는 차세대 전지로서 각광받고 있다.

이러한 태양 전지에서는 광전 변환을 일으킬 수 있도록 불순물층을 형성하여 pn 접합 등을 형성하고, n형 불순물층 및/또는 p형 불순물층에 연결되는 전극을 형성한다. 이러한 불순물층의 특성을 향상하기 위하여 불순물층 내부에 주입되는 불순물의 양을 서로 다르게 하는 구조가 제안되었다. 이러한 구조의 불순물층의 고농도 부분을 형성하기 위해서는 복수의 슬릿을 가지는 마스크를 사용한다. 그런데, 마스크에 미세한 폭 및 간격을 가지는 복수의 슬릿을 가공하는 데 어려움이 있어 고농도 부분을 조밀하게 형성하는 데 한계가 있다.

본 실시예는 미세한 피치를 가지는 불순물층을 형성할 수 있는 태양 전지의 불순물층의 형성 방법 및 이를 포함하는 태양 전지의 제조 방법을 제공하고자 한다.

본 실시예에 따른 태양 전지의 불순물층의 형성 방법은, 반도체 기판을 준비하는 단계; 및 상기 반도체 기판에 마스크의 슬릿을 이용하여 선택적으로 불순물을 도핑하여 제1 부분을 형성하는 단계를 포함한다. 이때, 상기 제1 부분을 형성하는 단계에서는, 상기 반도체 기판 위에 상기 마스크를 위치시켜 상기 불순물을 도핑하여 상기 제1 부분의 일 그룹을 형성하고, 상기 반도체 기판 위에서 상기 마스크를 이동시킨 후에 상기 불순물을 도핑하여 상기 제1 부분의 다른 그룹을 형성한다.

본 실시예에 따른 태양 전지의 제조 방법은, 반도체 기판을 준비하는 단계; 상기 반도체 기판에 마스크의 슬릿을 이용하여 선택적으로 불순물을 도핑하여 제1 부분을 형성하는 단계; 및 상기 제1 부분에 적어도 일부가 접촉하도록 제1 전극을 형성하는 단계를 포함한다. 상기 제1 부분을 형성하는 단계에서는, 상기 반도체 기판 위에 상기 마스크를 위치시켜 상기 불순물을 도핑하여 상기 제1 부분의 일 그룹을 형성하고, 상기 반도체 기판 위에서 상기 마스크를 이동시킨 후에 상기 불순물을 도핑하여 상기 제1 부분의 다른 그룹을 형성한다.

본 실시예에서 마스크의 슬릿 사이의 피치는 크게 하면서도 불순물층의 고농도 부분 사이의 피치는 줄일 수 있다. 즉, 마스크의 슬릿 사이 피치를 크게 하여 마스크의 제조를 쉽게 하고 마스크의 휨 현상을 방지할 수 있다. 이에 의하여 제조 비용을 절감할 수 있고 불순물층의 고농도 부분 사이의 피치는 줄여 고농도 부분을 좀더 조밀하게 형성하여 태양 전지의 효율을 향상할 수 있다.

도 1은 본 발명의 일 실시예에 따른 태양 전지의 제조 방법에 의해 제조되는 태양 전지의 일 예를 도시한 단면도이다.
도 2는 도 1에 도시한 태양 전지의 평면도이다.
도 3은 본 발명의 실시예에 따른 태양 전지의 제조 방법을 나타내는 흐름도이다.
도 4a 내지 도 4h는 본 발명의 실시예에 따른 태양 전지의 제조 방법을 나타내는 흐름도이다.
도 5a는 본 발명의 일 실시예에 따른 마스크의 평면도이다.
도 5b는 본 발명의 다른 실시예에 따른 마스크의 평면도이다.
도 5c는 본 발명의 또 다른 실시예에 따른 마스크의 평면도이다.
도 6은 본 발명의 다른 실시예에 따른 태양 전지를 도시한 단면도이다.

이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나 본 발명이 이러한 실시예에 한정되는 것은 아니며 다양한 형태로 변형될 수 있음은 물론이다.

도면에서는 본 발명을 명확하고 간략하게 설명하기 위하여 설명과 관계 없는 부분의 도시를 생략하였으며, 명세서 전체를 통하여 동일 또는 극히 유사한 부분에 대해서는 동일한 도면 참조부호를 사용한다. 그리고 도면에서는 설명을 좀더 명확하게 하기 위하여 두께, 넓이 등을 확대 또는 축소하여 도시하였는바, 본 발명의 두께, 넓이 등은 도면에 도시된 바에 한정되지 않는다.

그리고 명세서 전체에서 어떠한 부분이 다른 부분을 "포함"한다고 할 때, 특별히 반대되는 기재가 없는 한 다른 부분을 배제하는 것이 아니며 다른 부분을 더 포함할 수 있다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 위치하는 경우도 포함한다. 층, 막, 영역, 판 등의 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 위치하지 않는 것을 의미한다.

먼저, 본 발명의 실시예에 따른 태양 전지의 제조 방법에 의해 제조되는 태양 전지의 일 예를 설명한 후에, 마스크를 이용한 태양 전지의 불순물층의 형성 방법 및 이를 포함하는 태양 전지의 제조 방법을 설명한다.

도 1은 본 발명의 일 실시예에 따른 태양 전지의 제조 방법에 의해 제조되는 태양 전지의 일 예를 도시한 단면도이고, 도 2는 도 1에 도시한 태양 전지의 평면도이다.

도 1을 참조하면, 본 실시예에 따른 태양 전지(100)는, 반도체 기판(10)과, 반도체 기판(10)에 형성되는 불순물층(20, 30)과, 불순물층(20, 30)에 전기적으로 연결되는 전극(24, 34)을 포함할 수 있다. 불순물층(20, 30)은 에미터층(20)과 후면 전계층(30)을 포함할 수 있고, 전극(24, 34)은 에미터층(20)에 전기적으로 연결되는 제1 전극(24)과 후면 전계층(30)에 전기적으로 연결되는 제2 전극(34)을 포함할 수 있다. 이와 함께 태양 전지(100)는 반사 방지막(22), 패시베이션 막(32) 등을 더 포함할 수 있다. 이를 좀더 상세하게 설명한다.

반도체 기판(10)은 다양한 반도체 물질을 포함할 수 있는데, 일례로 제2 도전형 불순물을 포함하는 실리콘을 포함할 수 있다. 실리콘으로는 단결정 실리콘 또는 다결정 실리콘이 사용될 수 있으며, 제2 도전형 불순물은 일례로 n형일 수 있다. 즉, 반도체 기판(10)은 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소가 도핑된 단결정 또는 다결정 실리콘으로 이루어질 수 있다.

이와 같이 n형의 불순물을 가지는 반도체 기판(10)을 사용하면, 반도체 기판(10)의 전면에 p형의 불순물을 가지는 에미터층(20)이 형성되어 pn 접합(junction)을 이루게 된다. 이러한 pn 접합에 광이 조사되면 광전 효과에 의해 생성된 전자가 반도체 기판(10)의 후면 쪽으로 이동하여 제2 전극(34)에 의하여 수집되고, 정공이 반도체 기판(10)의 전면 쪽으로 이동하여 제1 전극(24)에 의하여 수집된다. 이에 의하여 전기 에너지가 발생한다. 그려면, 전자보다 이동 속도가 느린 정공이 반도체 기판(10)의 후면이 아닌 전면으로 이동하여 변환 효율이 향상될 수 있다.

그러나 본 발명이 이에 한정되는 것은 아니며 반도체 기판(10) 및 후면 전계층(30)이 p형을 가지고 에미터층(20)이 n형을 가지는 것도 가능함은 물론이다.

도면에 도시하지는 않았지만, 반도체 기판(10)의 전면 및/또는 후면은 텍스쳐링(texturing)되어 피라미드 등의 형태의 요철을 가질 수 있다. 이와 같은 텍스쳐링에 의해 반도체 기판(10)의 전면 등에 요철이 형성되어 표면 거칠기가 증가되면, 반도체 기판(10)의 전면 등을 통하여 입사되는 광의 반사율을 낮출 수 있다. 따라서 반도체 기판(10)과 에미터층(20)의 계면에 형성된 pn 접합까지 도달하는 광량을 증가시킬 수 있어, 광 손실을 최소화할 수 있다.

반도체 기판(10)의 전면 쪽에는 제1 도전형 불순물을 가지는 에미터층(20)이 형성될 수 있다. 본 실시예에서 에미터층(20)은 제1 도전형 불순물로 3족 원소인 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 p형 불순물을 사용할 수 있다.

이때, 본 실시예에서 에미터층(20)은, 높은 불순물 농도를 가져 상대적으로 낮은 저항을 가지는 제1 부분(20a)과, 제1 부분(20a)보다 낮은 불순물 농도를 가져 상대적으로 높은 저항을 가지는 제2 부분(20b)을 가질 수 있다. 제1 부분(20a)은 제1 전극(24)의 일부 또는 전체(즉, 적어도 일부)에 접촉 형성되도록 형성된다.

이와 같이, 본 실시예에서는 광이 입사되는 제1 전극(24) 사이에 대응하는 부분에 상대적으로 높은 저항의 제2 부분(20b)를 형성하여 얕은 에미터(shallow emitter)를 구현한다. 이에 의하여 태양 전지(100)의 전류 밀도를 향상할 수 있다. 이와 함께, 제1 전극(24)과 인접하는 부분에 상대적으로 낮은 저항의 제1 부분(20a)을 형성하여 제1 전극(24)과의 접촉 저항을 저감시킬 수 있다. 즉, 본 실시예의 에미터층(20)은 선택적 에미터 구조에 의하여 태양 전지(100)의 효율을 최대화할 수 있다.

본 실시예에서는 에미터층(20)이 반도체 기판(10)의 전면 쪽에만 형성되지만 본 발명이 이에 한정되는 것은 아니다. 즉, 에미터층(20)이 후면으로 연장 형성되어 태양 전지(100)가 후면 전극형 구조를 가질 수 있다.

반도체 기판(10) 위에, 좀더 정확하게는 반도체 기판(10)에 형성된 에미터층(20) 위에 반사 방지막(22) 및 제1 전극(24)이 형성된다.

반사 방지막(22)은 제1 전극(24)이 형성된 부분을 제외하고 실질적으로 반도체 기판(10)의 전면 전체에 형성될 수 있다. 반사 방지막(22)은 반도체 기판(10)의 전면으로 입사되는 광의 반사율을 감소시키고, 에미터층(20)의 표면 또는 벌크 내에 존재하는 결함을 부동화 시킨다.

반도체 기판(10)의 전면을 통해 입사되는 광의 반사율이 낮추는 것에 의하여 반도체 기판(10)과 에미터층(20)의 계면에 형성된 pn 접합까지 도달되는 광량을 증가시킬 수 있다. 이에 따라 태양 전지(100)의 단락 전류(Isc)를 증가시킬 수 있다. 그리고 에미터층(20)에 존재하는 결함을 부동화하여 소수 캐리어의 재결합 사이트를 제거하여 태양 전지(100)의 개방 전압(Voc)을 증가시킬 수 있다. 이와 같이 반사 방지막(22)에 의해 태양 전지(100)의 개방 전압과 단락 전류를 증가시켜 태양전지(100)의 효율을 향상할 수 있다.

방사 방지막(22)은 다양한 물질로 형성될 수 있다. 일례로, 반사 방지막(22)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 알루미늄 산화막, MgF₂, ZnS, TiO₂ 및 CeO₂로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 반사 방지막(22)이 다양한 물질을 포함할 수 있음은 물론이다. 그리고 반도체 기판(10)과 반사 방지막(22) 사이에 패시베이션을 위한 전면 패시베이션 막(도시하지 않음)을 더 구비할 수도 있다. 이 또한 본 발명의 범위에 속한다.

제1 전극(24)은 반사 방지막(22)에 형성된 개구부(222)를 통하여(즉, 반사 방지막(22)을 관통하여) 에미터층(20)에 전기적으로 연결된다. 이러한 제1 전극(24)은 다양한 물질에 의하여 다양한 형상을 가지도록 형성될 수 있는데 이에 대해서는 추후에 다시 설명한다.

반도체 기판(10)의 후면 쪽에는 반도체 기판(10)보다 높은 도핑 농도로 제2 도전형 불순물을 포함하는 후면 전계층(30)이 형성된다.

반도체 기판(10)의 후면 쪽에는 제2 도전형 불순물을 가지는 후면 전계층(30)이 형성될 수 있다. 본 실시예에서 후면 전계층(30)은 제2 도전형 불순물로 5족 원소인 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 n형 불순물을 사용할 수 있다.

이때, 본 실시예에서 후면 전계층(30)은 높은 불순물 농도를 가져 상대적으로 낮은 저항을 가지는 제1 부분(30a)과, 제1 부분(30a)보다 낮은 불순물 농도를 가져 상대적으로 높은 저항을 가지는 제2 부분(30b)을 가질 수 있다. 제1 부분(30a)은 제1 전극(34)의 일부 또는 전체(즉, 적어도 일부)에 접촉 형성되도록 형성된다.

이와 같이, 본 실시예에서는 제2 전극(34) 사이에 대응하는 부분에 상대적으로 높은 저항의 제2 부분(30b)를 형성하여 정공과 전자의 재결합을 방지할 수 있다. 이에 의하여 태양 전지(100)의 전류 밀도를 향상할 수 있다. 이와 함께, 제2 전극(34)과 인접하는 부분에 상대적으로 낮은 저항의 제1 부분(30a)을 형성하여 제2 전극(34)과의 접촉 저항을 저감시킬 수 있다. 즉, 본 실시예의 후면 전계층(30)은 선택적 후면 전계 구조에 의하여 태양 전지(100)의 효율을 최대화할 수 있다.

그러나 본 발명이 이에 한정되는 것은 아니며 후면 전계층(30)이 균일한 도핑 농도를 가지는 균일한 후면 전계(homogeneous back surface field) 구조를 가질 수도 있다. 또는, 후면 전계층(30)이 반도체 기판(10)의 후면에서 국부적으로 형성되는 국부적 후면 전계(local back surface field) 구조를 가질 수도 있다. 국부적 후면 전계 구조를 가지는 후면 전계층(30)에 대해서는 도 6을 참조하여 후술한다.

이와 함께 반도체 기판(10)의 후면에는 패시베이션 막(32)과 제2 전극(34)이 형성될 수 있다.

패시베이션 막(32)은 제2 전극(34)이 형성된 부분을 제외하고 실질적으로 반도체 기판(10)의 후면 전체에 형성될 수 있다. 이러한 패시베이션 막(32)은 반도체 기판(10)의 후면에 존재하는 결함을 부동화하여 소수 캐리어의 재결합 사이트를 제거할 수 있다. 이에 의하여 태양 전지(100)의 개방 전압을 증가시킬 수 있다.

이러한 패시베이션 막(32)은 광이 투과될 수 있도록 투명한 절연 물질로 이루어질 수 있다. 따라서, 이러한 패시베이션 막(32)을 통하여 반도체 기판(10)의 후면을 통해서도 광이 입사될 수 있도록 하여 태양 전지(100)의 효율을 향상할 수 있다. 일례로, 패시베이션 막(32)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 알루미늄 산화막, MgF₂, ZnS, TiO₂ 및 CeO₂로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 패시베이션 막(32)이 다양한 물질을 포함할 수 있음은 물론이다.

제2 전극(34)은 패시베이션 막(32)에 형성된 개구부(322)를 통하여(즉, 패시베이션 막(32)을 관통하여) 후면 전계층(30)에 전기적으로 연결된다. 이러한 제2 전극(34)은 다양한 물질에 의하여 다양한 형상을 가지도록 형성될 수 있다.

즉, 본 실시예에 따른 제1 전극(24) 및/또는 제2 전극(34)은 다양한 평면 형상을 가질 수 있는데, 그 일 예를 도 2를 참조하여 설명한다. 제1 전극(24) 및 제2 전극(34)은 서로 다른 폭, 피치 등을 가질 수는 있지만, 그 기본 형상은 유사할 수 있다. 이에 따라 도 2에서는 제1 전극(24)을 위주로 설명하며, 제2 전극(34)에 대한 설명을 생략한다. 이하의 설명은 제1 및 제2 전극(24, 34)에 공통적으로 적용될 수 있다.

앞서 언급한 바와 같이, 본 실시예에서 제1 전극(24)은 다양한 평면 형상을 가질 수 있다. 이에 따라 제1 전극(24)의 적어도 일부에 접촉 형성되는 에미터층(20)의 제1 부분(20a)(제2 전극(34)인 경우에는 후면 전계층(30)의 제1 부분(30a))과 그 외의 부분인 제2 부분(20b)(제2 전극(34)인 경우에는 후면 전계층(30)의 제2 부분(30b)) 또한 다양한 형상을 가질 수 있다.

일례로, 도 2에 도시한 바와 같이, 제1 전극(24)은 제1 피치(P1)를 가지면서 서로 평행하게 배치되는 복수의 핑거 전극(24a)을 포함할 수 있다. 이와 함께 전극(24)은 핑거 전극들(24a)과 교차하는 방향으로 형성되어 핑거 전극(24a)을 연결하는 버스바 전극(24b)을 포함할 수 있다. 이러한 버스 전극(24b)은 하나만 구비될 수도 있고, 도 2에 도시된 바와 같이, 제1 피치(P1)보다 더 큰 제2 피치(P2)를 가지면서 복수 개로 구비될 수도 있다. 이때, 핑거 전극(24a)의 폭(W1)보다 버스바 전극(24b)의 폭(W2)이 클 수 있으나, 본 발명이 이에 한정되는 것은 아니며 동일한 폭을 가질 수 있다. 상술한 제1 전극(24)의 형상은 일례로 제시한 것에 불과하며, 본 발명이 이에 한정되는 것은 아니다.

단면 상으로 볼 때, 핑거 전극(24a) 및 버스바 전극(24b)이 모두 반사 방지막(22)(제2 전극(34)일 경우에는 패시베이션 막(32), 이하 동일)을 관통하여 형성될 수도 있다. 또는, 핑거 전극(24a)이 반사 방지막(22)을 관통하고 버스바 전극(24b)은 반사 방지막(22) 상에서 형성될 수 있다.

이때, 도 2의 (A)에 도시한 바와 같이, 제1 부분(20a)이 핑거 전극(24a)에 대응하는 부분들을 연결하여 길게 형성될 수도 있다. 또는, 도 2의 (B)에 도시한 바와 같이, 제1 부분(20a)이 핑거 전극(24a) 및 버스바 전극(24b)에 대응하도록 형성될 수 있다. 또는, 도 2의 (C)에 도시한 바와 같이, 제1 부분(20a)이 버스바 전극(24b)이 형성된 부분에서 이격되면서 핑거 전극(24a)에 대응하도록 형성될 수도 있다.

이때, 본 발명의 실시예에서는 마스크를 이용하여 상술한 바와 같은 선택적 구조를 가지는 불순물층(20, 30)을 형성한다. 이하에서는 마스크를 이용한 에미터층(20, 30)의 형성 방법 및 이를 포함하는 태양 전지(100)의 제조 방법을 설명한다.

도 3은 본 발명의 실시예에 따른 태양 전지의 제조 방법을 나타내는 흐름도이다.

도 3을 참조하면, 본 실시예에 따른 태양 전지의 제조 방법은, 기판을 준비하는 단계(ST10), 불순물층을 형성하는 단계(ST20), 반사 방지막 및 패시베이션 막을 형성하는 단계(ST30) 및 전극을 형성하는 단계(ST40)를 포함한다.

이러한 태양 전지의 제조 방법을 도 4a 내지 도 4h를 함께 참조하여 좀더 상세하게 설명한다. 도 4a 내지 도 4h는 본 발명의 실시예에 따른 태양 전지의 제조 방법을 나타내는 흐름도이다.

먼저, 도 4a에 도시한 바와 같이, 기판을 준비하는 단계(ST10)에서는 제2 도전형 불순물을 가지는 반도체 기판(10)을 준비한다. 이때, 도면에 도시하지는 않았지만, 반도체 기판(10)의 전면 및/또는 후면은 텍스쳐링에 의하여 요철을 가질 수 있다. 텍스쳐링으로는 습식 또는 건식 텍스처링을 사용할 수 있다. 습식 텍스처링은 텍스처링 용액에 반도체 기판(10)을 침지하는 것에 의해 수행될 수 있으며, 공정 시간이 짧은 장점이 있다. 건식 텍스처링은 다이아몬드 그릴 또는 레이저 등을 이용하여 반도체 기판(10)의 표면을 깍는 것으로, 요철을 균일하게 형성할 수 있는 반면 공정 시간이 길고 반도체 기판(10)에 손상이 발생할 수 있다. 또는 반응성 이온 식각(RIE) 등에 의하여 반도체 기판(10)의 전면 및 후면 중 어느 하나에만 텍스쳐링을 형성할 수도 있다. 이와 같이 본 발명에서는 다양한 방법으로 반도체 기판(10)을 텍스쳐링 할 수 있다.

이어서, 도 4b 내지 도 4e에 도시한 바와 같이, 불순물층을 형성하는 단계(ST20)에서는 불순물층인 에미터층(20) 및 후면 전계층(30)을 형성한다. 좀더 상세하게 설명하면 다음과 같다.

즉, 도 4b에 도시한 바와 같이, 제1 도전형 불순물을 도핑하여 반도체 기판(10)의 전면에 에미터 형성층(20c)을 형성할 수 있다. 에미터 형성층(20c)은 다양한 방법에 의하여 형성될 수 있다. 일례로, 열 확산법, 이온 주입법 등의 방법으로 제1 도전형 불순물을 도핑하여 반도체 기판(10)의 전면에 에미터 형성층(20c)을 형성할 수 있다.

열 확산법은 반도체 기판(10)을 가열한 상태에서 제1 도전형 불순물의 기체 화합물(일례로, BBr3)을 확산시켜 제1 도전형 불순물을 도핑하는 것이다. 제조 공정이 단순하여 비용이 저렴한 장점이 있다. 이온 주입법은 제1 도전형 불순물을 이온 주입하는 것이다. 이러한 이온 주입법은 수평 방향(lateral direction)으로의 도핑을 줄일 수 있어 집적도를 향상할 수 있으며 농도를 쉽게 조절할 수 있다. 또한, 원하는 일면에만 도핑이 가능한 단면 도핑으로 반도체 기판(10)의 전면 및 후면을 서로 다른 불순물로 도핑할 경우에 쉽게 적용할 수 있다.

이러한 에미터 형성층(20c)은 전체적으로 균일한 도핑 농도를 가지도록 형성되어, 전체적으로 균일한 저항을 가질 수 있다.

이어서, 도 4c 및 4d에 도시한 바와 같이, 마스크(210)를 이용하여 제1 도전형 불순물을 선택적으로 도핑하여 에미터층(도 4d의 참조부호 20, 이하 동일)의 제1 부분(도 4d의 참조부호 20a, 이하 동일)을 형성한다. 본 실시예에서 제1 도전형 불순물을 도핑하는 방법으로는 이온 주입법 등이 사용될 수 있다.

먼저 도 5a 내지 도 5c를 참조하여 본 발명의 실시에에 적용될 수 있는 마스크(210)를 설명한 다음, 에미터층(20)을 형성하는 방법을 설명한다.

도 5a는 본 발명의 일 실시예에 따른 마스크의 평면도이다.

도 5a을 참조하면, 본 실시예에 따른 마스크(210)는 상대적으로 높은 도핑 농도 및 낮은 저항을 가지는 제1 부분(20a)에 대응하는 부분을 노출하는 복수의 슬릿(212)을 구비한다.

좀더 상세하게, 본 실시예에서 복수의 슬릿(212)은 핑거 전극(24a)에 대응하도록 형성된 제1 슬릿부(212a)를 포함할 수 있다. 제1 슬릿부(212a)는 마스크(210)에서 일 방향으로 끊임 없이 길게 연장될 수 있고, 복수의 제1 슬릿부(212)는 서로 평행하게 배치될 수 있다.

일례로, 제1 슬릿부(212a)의 폭(T1)이 0.1~0.5mm(좀더 상세하게는 0.2~0.4mm)일 수 있다. 이와 같이 본 실시예에서는 제1 슬릿부(212a)의 폭(T1)을 줄여 제1 부분(20a)의 폭을 줄일 수 있어 불필요한 부분에 제1 부분(20a)이 형성되지 않도록 할 수 있다. 이에 따라 수광 면적을 줄일 수 있어 태양 전지(100)의 효율을 향상할 수 있다.

제1 슬릿부(212a)는 일정한 피치(P3)을 가지면서 배치된다. 제1 슬릿부(212a) 사이의 피치(P3)는 이에 대응하는 제1 부분(20a) 사이의 피치(P1)보다 크게 형성되는데, 이에 대해서는 추후에 상술한다.

본 실시예에 따른 마스크(210)는 도 2의 (A)에 도시한 바와 같은 형상의 제1 부분(40a)을 만들 때 사용할 수 있다.

도 5b는 본 발명의 다른 실시예에 따른 마스크의 평면도이다.

도 5b를 참조하면, 본 실시예에 따른 마스크(210)의 복수의 슬릿(212)은 핑거 전극(24a)에 대응하도록 제1 방향으로 형성되는 제1 슬릿부(212a)와 버스바 전극(24b)에 대응하도록 제1 방향과 교차하는 방향으로 형성되는 제2 슬릿부(212b)를 포함한다.

제1 슬릿부(212a)는 일정한 피치(P3)을 가지면서 배치된다. 그리고 제1 슬릿부(212a)와 제2 슬릿부(212b)는 소정의 간격(D1)만큼 이격되어 형성될 수 있다. 제1 슬릿부(212a)와 제2 슬릿부(212b)가 서로 연결된 경우에는 마스크(210)의 강도가 저하될 수 있고, 인접한 제1 및/또는 제2 슬릿부들(212a, 222b) 사이 공간이 모두 제거되어 원하는 형상의 마스크(210)를 만들 수 없기 때문이다.

일례로, 제1 슬릿부(212a)와 제2 슬릿부(212b) 사이의 간격(D1)은 0.5~2mm일 수 있다. 상술한 간격(D1)이 2mm를 초과하면, 제1 슬릿부(212a)에 의하여 형성된 제1 부분(40a)과 제2 슬릿부(212b)에 의해 형성된 제2 부분(40b) 사이의 거리가 멀어져 제1 전극(24)과의 접촉 저항이 높은 부분의 면적이 커질 수 있다. 상술한 간격(D1)이 0.5mm 미만이면 제1 슬릿부(212a)와 제2 슬릿부(212b)가 가까이 위치하여 이 부분의 강도가 약해져서 손상이 발생할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 슬릿부(212a)와 제2 슬릿부(212b)가 이격되는 간격은 다양하게 변형될 수 있다.

일례로, 제1 슬릿부(222a)의 폭(T1)이 0.1~0.5mm(좀더 상세하게는 0.2~0.4mm)이고, 제2 슬릿부(222b)의 폭(T2)이 1~3mm일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양하게 변형될 수 있음은 물론이다.

본 실시예에 따른 마스크(210)는 도 2의 (B)에 도시한 바와 같은 제1 부분(24a)을 만들 때 사용할 수 있다. 이에 따라 제1 부분(40a)이 핑거 전극(24a) 및 버스바 전극(24b) 전체에 접촉할 수 있도록 하여 제1 전극(24)과의 접촉 저항을 최소화할 수 있다.

도 5c는 본 발명의 또 다른 실시예에 따른 마스크의 평면도이다.

도 5c을 참조하면, 본 실시예에 따른 마스크(210)의 복수의 슬릿(212)은 핑거 전극(24a)에 대응하도록 제1 방향으로 형성되는 제1 슬릿부(212a)를 포함한다. 이때, 제1 슬릿부(212a)는 버스바 전극(24b)이 형성될 부분에서 형성되지 않을 수 있다. 그러면, 제1 방향에서 제1 슬릿부(212a)가 버스바 전극(24b)에 대응하는 부분을 사이에 두고 서로 이격되는 복수의 슬릿 부분을 포함할 수 있다. .

제1 슬릿부(212a)는 일정한 피치(P3)을 가지면서 배치된다. 그리고 제1 슬릿부(212a)와 평행한 방향에서 제1 슬릿부들(212a)(좀더 정확하게는, 복수의 슬릿 부분들)이 소정 간격(D2)을 두고 위치할 수 있다. 이에 의하여 제1 슬릿부(212a) 각각의 길이를 짧게 할 수 있고 이에 의하여 제1 슬릿부(212a) 사이의 부분이 쳐지는 것을 방지할 수 있다. 즉, 도 5a에서와 같이 제1 슬릿부(212a)를 마스크(210)에 전체적으로 형성하면 제1 슬릿부(212a)가 길어져서, 제1 슬릿부들(212a) 사이의 부분이 아래로 쳐지는 등의 문제가 발생할 수 있다. 이에 본 실시예에서는 제1 슬릿부(212a)의 길이를 줄이는 것에 의하여 마스크(210)의 기계적 강도를 향상할 수 있다.

일례로, 제1 슬릿부(212a)와 평행한 방향에서 제1 슬릿부들(212a) 사이의 간격(D2)이 1~2mm일 수 있다. 상술한 간격(D2)이 2mm를 초과하면, 불필요한 여유 영역이 커질 수 있다. 상술한 간격(D2)이 0.5mm 미만이면, 제1 슬릿부들(212a) 사이의 간격이 충분하지 않아 간격(D2)에 의한 효과를 충분하게 발휘하기 어려울 수 있다.

일례로, 제1 슬릿부(222a)의 폭(T1)이 0.1~0.5mm(좀더 상세하게는 0.2~0.4mm)일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양하게 변형될 수 있음은 물론이다.

이러한 마스크(210)의 슬릿(212)은 레이저 또는 기계적 스크라이빙 방식에 의하여 형성할 수 있다.

상술한 마스크(210)를, 도 4c에 도시한 바와 같이, 반도체 기판(10) 위에 위치시킨 상태에서 제1 도전형 불순물을 도핑하여 제1 부분(20a)의 제1 그룹(210a)을 형성한다. 이어서, 도 4d에 도시한 바와 같이, 마스크(210)를 이동시킨 상태에서 제1 도전형 불순물을 도핑하여 제1 부분(20a)의 제2 그룹(220a)을 형성한다. 이와 같이 제1 부분(20a)에 해당하는 부분에만 제1 도전형 불순물을 한번 더 도핑하여, 제2 부분(20b)보다 높은 도핑 농도를 가지며 더 큰 두께를 가지는 제1 부분(20a)이 형성된다.

이때, 마스크(210)의 이동 방향은 슬릿(도 5a 내지 도 5c의 참조부호 212, 이하 동일) 중에서 핑거 전극(24a)을 형성하는 제1 슬릿부(212a)와 교차하는 방향일 수 있다. 즉, 본 실시예에서는 마스크(210)를 이동시켜 좀더 조밀하게 형성되는 핑거 전극(도 2의 참조부호 24a, 이하 동일)에 대응하는 제1 부분(20a)을 형성하는 제1 슬릿부(212a)의 위치를 변경시켜 주게 된다. 이때, 마스크(210)의 이동 거리는 제1 슬릿부(212a)의 피치(P3)보다 작게 된다.

이와 같이 본 실시예에서와 같이 마스크(210)를 이동시키면서 제1 그룹(210a)과 제2 그룹(220a)를 형성하게 되면 제1 부분(20a) 사이의 피치(P1)는 인접한 제1 그룹(210a)과 제2 그룹(220) 사이의 피치가 된다. 따라서, 제1 슬릿부(212a) 사이의 피치(P3)가 아닌 마스크(210)의 이동 거리에 해당하는 거리가 제1 부분(20a) 사이의 피치(P1)가 된다. 따라서, 제1 부분(20a) 사이의 피치(P1)가 제1 슬릿부(212a) 사이의 피치(P3)보다 작아지게 된다.

그러면, 제1 슬릿부(212a) 사이의 피치(P3)는 크게 하면서도 제1 부분(20a) 사이의 피치(P1)는 줄일 수 있다. 즉, 제1 슬릿부(212a) 사이의 피치(P3)를 크게 하여 마스크(210)의 제조를 쉽게 하고 마스크(210)의 휨 현상을 방지할 수 있다. 이에 의하여 제조 비용을 절감할 수 있고 에미터층(20)의 제1 부분(20a)을 좀더 조밀하게 형성하여 태양 전지(100)의 효율을 향상할 수 있다.

반면, 종래에는 제1 슬릿부(212a) 사이의 피치(P3)를 제1 부분(20a) 사이의 피치(P1)와 동일하게 하므로, 제1 부분(20a) 사이의 피치(P1)를 줄이기 위하여 제1 슬릿부(212a)의 피치(P3)를 줄여야 했다. 제1 슬릿부(212a) 사이의 피치(P3)를 줄이는 것은 제조 장치 등에 의하여 일정한 한계가 있다. 또한, 제1 슬릿부(212a) 사이의 피치(P3)를 줄이면 제1 슬릿부(212a) 사이에서 마스크(210)가 휘어지는 현상이 발생하게 된다. 그러면 마스크(210) 제조 시 불량률이 높아지고, 이 마스크(210)를 사용하여 형성된 제1 부분(20a)의 형상이 최초 설계와는 달라지게 된다. 이에 의하여 제조 비용이 증가되고 태양 전지(100)의 효율이 저하될 수 있다.

본 실시예에서, 제1 슬릿부(212a) 사이의 피치(P3)을 제1 부분(20a) 사이의 피치(P1)의 정수 배수로 하면, 마스크(210)를 제1 부분(20a) 사이의 피치(P1)만큼 이동하는 것에 의하여 제1 부분(20a) 사이의 피치(P1)를 균일하게 할 수 있다. 즉, 제1 부분(20a) 사이의 피치(P1)에 대한 제1 슬릿부(212a) 사이의 피치(P3) 비율이 n(여기서, n은 2 이상인 정수, 일례로, n은 2~10의 정수)이 되도록 할 수 있다. 그러면, 마스크(210)를 제1 부분(20a) 사이의 피치(P1)만큼 이동하여 제1 도전형 불순물을 n회만큼 도핑하면 제1 부분(20a) 사이의 피치(P1)가 균일해질 수 있다.

마스크(210) 제조 시의 공정 오차 등에 의하여 10% 정도의 오차가 있을 수 있음을 감안하면, 즉, 제1 부분(20a) 사이의 피치(P1)에 대한 제1 슬릿부(212a) 사이의 피치(P3) 비율이 0.9n~1.1n(여기서, n은 2 이상인 정수, 일례로, n은 2~10의 정수)이 되도록 할 수 있다. 이때, n이 10을 초과하면 제1 도전형 불순물을 도핑하는 횟수가 너무 많아지므로 n은 10 이하의 정수일 수 있다. 이때, 공정 시간 등을 고려하면 n은 2~4의 정수일 수 있다.

즉, 도면 및 상술한 설명에서는 제1 부분(20a) 사이의 피치(P1)에 대한 제1 슬릿부(212a) 사이의 피치(P3) 비율을 대략 2로 하여 제1 부분(20a)이 제1 그룹(210a) 및 제2 그룹(220a)을 가지는 것을 예시하였으나, 본 발명이 이에 한정되는 것은 아니다. 따라서, 제1 부분(20a)을 3개 이상의 복수 개의 그룹으로 나누어져 형성될 수 있다.

이와 같이 본 실시예에서는 제1 슬릿부(212a) 사이의 피치(P3)보다 제1 부분(20a) 사이의 피치(P1)를 줄일 수 있어, 제1 부분(20a) 사이의 피치(P1)를 크게 줄일 수 있다. 기존에는 제1 부분(20a) 사이의 피치(P1)를 2mm 미만으로 줄이는 것이 어려웠으나, 본 실시예에서는 제1 부분(20a) 사이의 피치(P1)를 1.2mm 이하(일례로, 1mm 이하, 좀더 상세하게는 0.6~1mm) 정도로 줄일 수 있다. 이에 의하여 태양 전지(100)의 효율을 향상시킬 수 있다.

이어서, 도 4e 및 도 4f에 도시한 바와 같이, 후면 전계층(30)을 형성한다. 본 실시예에서 후면 전계층(30)을 형성하는 방법은 에미터층(20)과 극히 유사하다. 즉, 도 4e에 도시한 바와 같이, 균일한 도핑 농도로 제2 도전형 불순물을 도핑하여 후면 전계 형성층(30c)을 형성한다. 그리고 도 4f에 도시한 바와 같이, 선택적으로 제2 도전형 불순물을 도핑하여 상대적으로 높은 도핑 농도를 가지며 상대적으로 큰 두께를 가지는 제1 부분(30a)을 형성한다. 이에 의하여 제1 부분(30a)과 제2 부분(30b)을 가지는 후면 전계층(30)을 형성한다.

이때, 후면 전계 형성층(30c)을 형성하는 공정은 에미터 형성층(20c)을 형성하는 공정과 극히 유사하며, 후면 전계층(30)의 제1 부분(30a)을 형성하는 공정은 에미터층(20)의 제1 부분(20a)을 형성하는 공정과 극히 유사하다. 따라서 이에 대한 상세한 설명을 생략한다.

상술한 설명에서 에미터층(20)을 형성한 후에 후면 전계층(30)을 형성하였으나, 그 순서가 바뀔 수 있다. 그리고 불순물의 도핑을 위하여 이온 주입법을 사용한 경우에는 각각의 이온 주입 공정 이후 또는 모든 이온 주입 공정이 완료된 후에 활성화 열처리를 수행할 수 있다.

이어서, 도 4g에 도시한 바와 같이, 반사 방지막 및 패시베이션 막을 형성하는 단계(ST30)에서 반사 방지막(22) 및 패시베이션 막(32)을 각기 반도체 기판(10)의 전면 및 후면에 형성한다. 이러한 반사 방지막(22) 및 패시베이션 막(32)은 진공 증착법, 화학 기상 증착법, 스핀 코팅, 스크린 인쇄 또는 스프레이 코팅 등과 같은 다양한 방법에 의하여 형성될 수 있다.

이어서, 도 4h에 도시한 바와 같이, 전극을 형성하는 단계(ST40)에서는, 반도체 기판(10)의 전면에 에미터층(20)의 제1 부분(20a)에 접촉하는 제1 전극(24)을 형성하고, 반도체 기판(10)의 후면에 후면 전계층(30)의 제1 부분(30a)에 접촉하는 제2 전극(34)을 형성한다.

반사 방지막(22)에 개구부를 형성하고 개구부 내에 도금법, 증착법 등의 다양한 방법으로 제1 전극(24)을 형성할 수 있다. 그리고 패시베이션 막(32)에 개구부를 형성하고, 이 개구부 내에 도금법, 증착법 등의 다양한 방법으로 제2 전극(34)을 형성할 수 있다.

또는, 제1 및 제2 전극 형성용 페이스트를 반사 방지막(22) 및 패시베이션 막(32) 상에 각기 스크린 인쇄 등으로 도포한 후에 파이어 스루(fire through) 또는 레이저 소성 컨택(laser firing contact) 등을 하여 상술한 형상의 제1 및 제2 전극(24, 34)을 형성하는 것도 가능하다. 이 경우에는 별도로 개구부를 형성하는 공정을 수행하지 않아도 된다.

상술한 실시예에서는 불순물층인 에미터층(20) 및 후면 전계층(30)을 형성한 다음에 반사 방지막(22) 및 패시베이션 막(32)을 형성하고, 그 다음에 제1 및 제2 전극(24, 34)을 형성하는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 에미터층(20), 후면 전계층(30), 반사 방지막(22), 패시베이션 막(32), 제1 전극(24), 제2 전극(34)의 형성 순서는 다양하게 변형될 수 있다.

상술한 실시예에서는 에미터층(20) 및 후면 전계층(30)이 모두 선택적 구조를 가지는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니며 에미터층(20) 및 후면 전계층(30) 중 어느 하나만이 선택적인 구조를 가질 수도 있다.

또한, 도 6에 도시한 바와 같이, 후면 전계층(30)이 국부적인 후면 전계(local back surface field) 구조를 구비할 수 있다. 즉, 후면 전계층(30)이 제2 전극(34)의 적어도 일부에 대응하는 부분에만 국부적으로 형성되는 제1 부분(30a)만을 구비할 수 있다. 이러한 후면 전계층(30)은, 전체적으로 제2 도전형 불순물을 도핑하여 후면 전계 형성층(30c)을 형성하는 공정(도 4e에 대응하는 공정)을 생략하고, 마스크를 이용하여 국부적으로 제2 도전형 불순물을 도핑하는 공정(도 4f에 대응하는 공정)만을 수행하여 형성될 수 있다. 이 또한 본 발명의 범위에 속한다.

상술한 바에 따른 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

100: 반도체 기판
20: 에미터층
30: 후면 전계층
210: 마스크
212: 슬릿부

Claims (20)

1. 반도체 기판을 준비하는 단계; 및
   상기 반도체 기판에 마스크의 슬릿을 이용하여 선택적으로 불순물을 도핑하여 제1 부분을 형성하는 단계
   를 포함하고,
   상기 제1 부분을 형성하는 단계에서는,
   상기 반도체 기판 위에 상기 마스크를 위치시켜 상기 불순물을 도핑하여 상기 제1 부분의 일 그룹을 형성하고,
   상기 반도체 기판 위에서 상기 마스크를 이동시킨 후에 상기 불순물을 도핑하여 상기 제1 부분의 다른 그룹을 형성하는 태양 전지의 불순물층의 형성 방법.
2. 제1항에 있어서,
   상기 슬릿은 서로 평행하게 형성되는 복수의 제1 슬릿부를 포함하고,
   상기 마스크를 이동시킬 때 상기 마스크의 이동 거리를 상기 복수의 제1 슬릿부 사이의 피치보다 작게 하여 상기 제1 부분 사이의 피치가 상기 복수의 제1 슬릿부 사이의 피치보다 작은 태양 전지의 불순물층의 형성 방법.
3. 제2항에 있어서,
   상기 마스크를 이동시킬 때 상기 마스크의 이동 방향은 상기 복수의 제1 슬릿부의 길이 방향과 교차하는 태양 전지의 불순물층의 형성 방법.
4. 제2항에 있어서,
   상기 제1 부분 사이의 피치에 대한 상기 복수의 제1 슬릿부 사이의 피치 비율이 0.9P~1.1P이고, 상기 P가 2~10의 정수인 태양 전지의 불순물층의 형성 방법.
5. 제2항에 있어서,
   상기 P가 2~4인 정수인 태양 전지의 불순물층의 형성 방법.
6. 제4항에 있어서,
   상기 제1 부분을 형성하는 단계에서, 상기 마스크의 이동 거리는 상기 제1 부분 사이의 피치에 대응하는 태양 전지의 불순물층의 형성 방법.
7. 제1항에 있어서,
   상기 제1 부분을 형성하는 단계 이전 또는 이후에,
   상기 제1 부분보다 낮은 농도를 가지도록 상기 반도체 기판을 전체적으로 도핑하여 상기 제1 부분보다 낮은 도핑 농도를 가지는 제2 부분을 형성하는 단계를 더 포함하는 태양 전지의 불순물층의 형성 방법.
8. 제1항에 있어서,
   상기 불순물층이 에미터층 또는 후면 전계층인 태양 전지의 불순물층의 형성 방법.
9. 제1항에 있어서,
   상기 제1 부분을 형성하는 단계에 의하여 상기 불순물층이 국부적인 구조를 가지는 태양 전지의 불순물층의 형성 방법.
10. 제1항에 있어서,
    상기 제1 부분 사이의 피치가 1.2mm 이하인 태양 전지의 불순물층의 형성 방법.
11. 반도체 기판을 준비하는 단계;
    상기 반도체 기판에 마스크의 슬릿을 이용하여 선택적으로 불순물을 도핑하여 제1 부분을 형성하는 단계; 및
    상기 제1 부분에 적어도 일부가 접촉하도록 제1 전극을 형성하는 단계
    를 포함하고,
    상기 제1 부분을 형성하는 단계에서는,
    상기 반도체 기판 위에 상기 마스크를 위치시켜 상기 불순물을 도핑하여 상기 제1 부분의 일 그룹을 형성하고,
    상기 반도체 기판 위에서 상기 마스크를 이동시킨 후에 상기 불순물을 도핑하여 상기 제1 부분의 다른 그룹의 형성하는 태양 전지의 제조 방법.
12. 제11항에 있어서,
    상기 슬릿은 서로 평행하게 형성되는 복수의 제1 슬릿부를 포함하고,
    상기 마스크를 이동시킬 때 상기 마스크의 이동 거리를 상기 복수의 제1 슬릿부 사이의 피치보다 작게 하여 상기 제1 부분 사이의 피치가 상기 복수의 제1 슬릿부 사이의 피치보다 작은 태양 전지의 제조 방법.
13. 제12항에 있어서,
    상기 제1 전극은, 서로 평행하게 형성되는 복수의 핑거 전극과, 상기 복수의 핑거 전극과 교차하는 방향을 따라 형성되어 상기 복수의 핑거 전극을 연결하는 버스바 전극을 포함하고,
    상기 제1 슬릿부에 의하여 형성된 상기 제1 부분이 상기 핑거 전극에 대응하는 태양 전지의 제조 방법.
14. 제12항에 있어서,
    상기 마스크를 이동시킬 때 상기 마스크의 이동 방향은 상기 복수의 제1 슬릿부의 길이 방향과 교차하는 태양 전지의 제조 방법.
15. 제12항에 있어서,
    상기 제1 부분 사이의 피치에 대한 상기 복수의 제1 슬릿부 사이의 피치 비율이 0.9P~1.1P이고, 상기 P가 2~10의 정수인 태양 전지의 제조 방법.
16. 제15항에 있어서,
    상기 제1 부분을 형성하는 단계에서, 상기 마스크의 이동 거리는 상기 제1 부분 사이의 피치에 대응하는 태양 전지의 제조 방법.
17. 제11항에 있어서,
    상기 제1 부분을 형성하는 단계 이전 또는 이후에,
    상기 제1 부분보다 낮은 농도를 가지도록 상기 반도체 기판을 전체적으로 도핑하여 상기 제1 부분보다 낮은 도핑 농도를 가지는 제2 부분을 형성하는 단계를 더 포함하는 태양 전지의 제조 방법.
18. 제11항에 있어서,
    상기 불순물층이 에미터층 또는 후면 전계층인 태양 전지의 제조 방법.
19. 제11항에 있어서,
    상기 제1 부분을 형성하는 단계에 의하여 상기 불순물층이 국부적인 구조를 가지는 태양 전지의 제조 방법.
20. 제11항에 있어서,
    상기 제1 부분의 사이의 피치가 1.2mm 이하인 태양 전지의 제조 방법.

Images