KR20160023037A - 오버행부를 구비한 반도체 패키지 - Google Patents

오버행부를 구비한 반도체 패키지 Download PDF

Info

Publication number
KR20160023037A
KR20160023037A KR1020140108716A KR20140108716A KR20160023037A KR 20160023037 A KR20160023037 A KR 20160023037A KR 1020140108716 A KR1020140108716 A KR 1020140108716A KR 20140108716 A KR20140108716 A KR 20140108716A KR 20160023037 A KR20160023037 A KR 20160023037A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
fixing film
wire fixing
semiconductor package
wire
Prior art date
Application number
KR1020140108716A
Other languages
English (en)
Other versions
KR102242760B1 (ko
Inventor
전용태
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140108716A priority Critical patent/KR102242760B1/ko
Priority to US14/549,704 priority patent/US9281267B1/en
Priority to TW103144024A priority patent/TWI628751B/zh
Priority to CN201510033748.6A priority patent/CN105870091B/zh
Publication of KR20160023037A publication Critical patent/KR20160023037A/ko
Application granted granted Critical
Publication of KR102242760B1 publication Critical patent/KR102242760B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48996—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/48998—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

오버행부를 구비한 반도체 패키지가 개시되어 있다. 개시된 반도체 패키지는, 기판과, 상기 기판상에 배치된 구조체와, 상기 구조체 상에 적층되며 상기 구조체의 측면보다 돌출된 오버행부 및 상기 오버행부 상에 배치된 본딩 패드를 갖는 반도체 칩과, 상기 본딩 패드와 상기 기판을 전기적으로 연결하는 와이어와, 상기 구조체 상에 부착되며 상기 구조체의 측면보다 돌출되어 상기 와이어를 고정시키는 와이어 고정 필름을 포함할 수 있다.

Description

오버행부를 구비한 반도체 패키지{A SEMICONDUCTOR PACKAGE HAVING A OVERHANG PART}
본 발명은 반도체 기술에 관한 것으로, 보다 상세하게는 오버행부를 구비하고 있는 반도체 패키지에 관한 것이다.
오늘날 전자 산업의 추세는 경량화, 소형화, 고속화, 다기능화, 고성능화되고 높은 신뢰성을 갖는 제품을 저렴하게 제조하는 것이며, 이와 같은 제품 설계의 목표 달성을 가능하게 하는 중요한 기술 중의 하나가 바로 패키지 조립 기술이다.
패키지 조립 기술은 집적회로가 형성된 반도체 칩을 외부 환경으로부터 보호하고 반도체 칩을 기판상에 용이하게 실장 가능하도록 하여 반도체 칩의 동작 신뢰성을 확보하기 위한 것으로, 패키지 조립 기술에서 반도체 칩과 기판간을 연결하는 방식 중에 하나로 반도체 칩과 기판간을 와이어(wire)를 이용하여 연결하는 와이어 본딩 방식이 사용되고 있다.
본 발명의 실시예들은 와이어 쏠림 및 이에 따르는 와이어들간 숏트(short)를 방지할 수 있는 반도체 패키지를 제공한다.
본 발명의 일 실시예에 따른 반도체 패키지는, 기판과, 상기 기판 상에 배치된 구조체와, 상기 구조체 상에 적층되며 상기 구조체의 측면보다 돌출된 오버행부 및 상기 오버행부 상에 배치된 본딩 패드를 갖는 반도체 칩과, 상기 본딩 패드와 상기 기판을 전기적으로 연결하는 와이어와, 상기 구조체 상에 부착되며 상기 구조체의 측면보다 돌출되어 상기 와이어를 고정시키는 와이어 고정 필름을 포함할 수 있다.
본 기술에 따르면, 반도체 칩의 오버행부에 배열된 본딩 패드에 연결되는 와이어를 고정시키어 와이어의 쏠림을 방지할 수 있다. 따라서, 와이어 쏠림으로 인하여 와이어가 인접하는 다른 와이어와 접촉됨으로써 발생되는 와이어들간 숏트(short)를 방지하여 전기적 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 도시한 사시도이다.
도 2는 도 1의 A-A' 라인에 따른 단면도이다.
도 3은 도 1의 B-B' 라인에 따른 단면도이다.
도 4는 본 발명의 일 실시예에 따른 반도체 패키지를 도시한 사시도이다.
도 5는 도 4의 C-C' 라인에 따른 단면도이다.
도 6은 본 발명의 일 실시예에 따른 반도체 패키지를 도시한 사시도이다.
도 7은 도 6의 D-D' 라인에 따른 단면도이다.
도 8은 본 발명의 일 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 9는 본 발명에 따른 반도체 패키지를 구비한 전자 시스템의 블록도이다.
도 10은 본 발명에 따른 반도체 패키지를 포함하는 메모리 카드의 블럭도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하도록 한다.
도 1 내지 도 3를 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지는 기판(10), 구조체(20), 반도체 칩(30), 와이어 고정 필름(40) 및 와이어(50)들을 포함할 수 있다.
기판(10)은 인쇄회로기판(Printed Circuit Board, PCB)일 수 있다.
기판(10)의 상부면에는 복수개의 접속 패드(11)들이 형성될 수 있다. 본 실시예에서, 접속 패드(11)들은 기판(10)의 상부면 가장자리에 도 1에 정의된 x축 방향을 따라서 배치될 수 있다. 기판(10)의 하부면에는 복수개의 전극 패드(12)들이 형성될 수 있고, 전극 패드(12)들 상에는 솔더볼(solder ball)과 같은 외부연결전극(13)들이 형성될 수 있다. 도시하지 않았지만, 기판(10)은 상부면에 형성된 접속 패드(11)들과 하부면에 형성된 전극 패드(12)들간을 전기적으로 연결하는 회로 배선(미도시)을 포함할 수 있다. 한편, 기판(10)은 리드 프레임(leadframe), 플렉서블 기판(flexible substrate) 및 인터포저(interposer) 중 어느 하나로 구성될 수도 있다.
구조체(20)는 기판(10) 상에 배치될 수 있다.
구조체(20)는 솔더 레지스트 필름(solder resist film)과 같은 절연체, 반도체 칩, 더미 칩(dummy chip) 중 적어도 어느 하나를 포함할 수 있다. 도 1 내지 도 3을 참조로 한 실시예에서는 구조체(20)가 솔더 레지스트 필름으로 구성된 경우를 나타내었다.
도시하지 않았지만, 구조체(20)가 반도체 칩인 경우 반도체 칩은 기판(10)과 전기적으로 연결될 수 있다. 기판(10)과의 전기적인 연결을 위하여 반도체 칩은 본딩 패드가 배치되어 있는 전면(front surface)에 복수개의 범프들을 구비할 수 있고, 범프들을 매개로 기판(10) 상에 플립칩 본딩(flip chip bonding)될 수 있다. 한편, 반도체 칩은 접착 부재를 매개로 기판(10) 상에 부착되고, 와이어를 매개로 기판(10)과 전기적으로 연결될 수 있다. 구조체(20)가 더미 칩인 경우 더미 칩은 접착 부재를 매개로 기판(10) 상에 부착될 수 있다.
반도체 칩(30)은 전면(front surface), 전면과 대향하는 후면(back surface), 전면 및 후면을 연결하는 측면들(side surfaces)을 가질 수 있다.
반도체 칩(30)의 전면에는 복수개의 본딩 패드(31)들이 형성될 수 있다. 본딩 패드(31)들은 외부 회로 또는 장치와의 연결을 위한 회로부(미도시)의 전기적 접점으로, 반도체 칩(30)의 전면에 양측 가장자리를 따라서 형성될 수 있다. 즉, 반도체 칩(30)은 에지 패드(edge pad)형 구조를 가질 수 있다. 한편, 도시하지 않았지만 본딩 패드(31)들은 반도체 칩(30) 전면에 중심부를 따라서 형성될 수도 있다. 즉, 반도체 칩(30)은 센터 패드(center pad)형 구조를 가질 수 있다.
상기 회로부(미도시)는 반도체 기억 소자 또는/및 반도체 로직 소자를 포함할 수 있으며, 칩 동작에 필요한 트랜지스터, 저항, 캐패시터 및 퓨즈 등의 개별 소자들이 상호 전기적으로 접속된 집적회로일 수 있다.
반도체 칩(30)의 후면에는 접착 부재(60)가 부착될 수 있으며, 반도체 칩(30)은 접착 부재(60)를 매개로 구조체(20) 상에 부착될 수 있다.
반도체 칩(30)은 적어도 하나의 본딩 패드(31)를 포함한 반도체 칩(30)의 일단부가 구조체(20)의 측면(20A)보다 x축 방향을 따라 돌출되도록 구조체(20) 상에 부착될 수 있다. 즉, 반도체 칩(30)은 구조체(20)의 측면(20A)보다 돌출된 오버행부(overhang portion, OP)를 가질 수 있고, 오버행부(OP)에는 적어도 하나의 본딩 패드(31)가 배치될 수 있다.
와이어 고정 필름(40)은 구조체(20) 상에 부착될 수 있다. 즉, 반도체 칩(30)과 와이어 고정 필름(40)은 구조체(20) 상에 수평 배치될 수 있다.
와이어 고정 필름(40)은 반도체 칩(30)의 본딩 패드(31)들과 기판(10)의 접속 패드(11)들간을 연결하는 와이어(50)들을 고정시키기 위한 것으로서, 반도체 칩(30)의 본딩 패드(31)들과 기판(10)의 접속 패드(11)들 사이에 배치될 수 있다. 본 실시예에서, 와이어 고정 필름(40)은 본딩 패드(31)들이 위치하는 반도체 칩(30)의 가장자리를 따라서 반도체 칩(30) 양측에 배치될 수 있고, 와이어 고정 필름(40)의 일단부(40A)는 반도체 칩(30)의 오버행부(OP)에 대응하여 구조체(20)의 측면(20A)보다 x축 방향을 따라 돌출될 수 있다. 즉, 와이어 고정 필름(40)의 일단부(40A)는 구조체(20)에 의해 서포트되지 않고 오버행될 수 있다.
와이어 고정 필름(40)은 지지층(41), 접착층(42) 및 고정층(43)을 포함할 수 있다.
지지층(41)은 높은 경도를 갖는 물질로 구성될 수 있다. 예컨대, 지지층(41)은 폴리이미드(polyimide)로 구성될 수 있다. 이러한 높은 경도를 갖는 지지층(41)에 의하여 구조체(20)에 의해 서포트되지 않고 오버행된 와이어 고정 필름(40)의 일단부(40A)가 자중(自重)에 의해 아래로 쳐지는 현상이 방지될 수 있다.
접착층(42)은 지지층(41)의 하부면 상에 형성되며 지지층(41)과 구조체(20) 간을 부착할 수 있다.
고정층(43)은 지지층(41)의 상부면 상에 형성되며, 와이어의 침투(penetration) 및/또는 경화(hardening)가 가능한 물질로 구성될 수 있다. 예컨대, 고정층(43)은 PST(Penetrate spacer tape) 등의 열경화성 접착부재로 구성될 수 있다. 접착층(42)도 고정층(43)과 동일하게 PST 등의 열경화성 접착부재로 구성될 수 있다.
와이어(50)들은 반도체 칩(30)의 본딩 패드(31)들과 기판(10)의 접속 패드(11)들 사이에 연결되어 반도체 칩(30)과 기판(10)간을 전기적으로 연결할 수 있다. 와이어(50)들은 와이어 고정 필름(40)을 가로지르며, 각각의 와이어(50)들의 일부분은 와이어 고정 필름(40)의 고정층(43) 내부에 매립되어 고정될 수 있다. 특별히, 와이어(50)들 중 반도체 칩(30)의 오버행부(OP)에는 배치된 본딩 패드(31)들에 연결된 와이어(50)들은 돌출된 와이어 고정 필름(40)의 일단부(40A)를 가로지르며, 각 와이어(50)들의 일부는 와이어 고정 필름(40)의 일단부(40A)의 고정층(43) 내부에 매립되어 고정될 수 있다. 와이어 고정 필름(40)의 일단부(40A)는 하부의 구조체(20)에 의해 서포트되지 않고 오버행되지만, 와이어 고정 필름(40)의 지지층(41)이 높은 경도를 가지므로 와이어 고정 필름(40)의 일단부(40A)는 아래로 쳐지지 않고 와이어(50)들을 고정할 수 있다.
그리고, 높은 경도를 갖는 지지층(41)을 와이어(50)들이 통과하지 못하므로 와이어(50)들이 와이어 고정 필름(40)의 하부면을 통과하여 하부의 구조체(20)와 접촉되는 현상이 방지될 수 있다. 와이어(50)들은 금속 물질로 구성되며, 금, 은, 구리 중 어느 하나 이상을 포함할 수 있다. 기판(10)의 상부면에는 구조체(20), 반도체 칩(30), 와이어 고정 필름(40) 및 와이어(50)들을 몰딩하는 몰드부(70)가 형성될 수 있다. 몰드부(70)는 외부 환경으로부터 반도체 칩(30)을 보호하기 위한 것으로, 에폭시 몰드 컴파운드(Epoxy mold compound)를 포함할 수 있다.
도 1 내지 도 3을 참조로 하여 설명된 실시예에서는 와이어 고정 필름(40)이 반도체 칩(30)의 양측에 반도체 칩(30)과 수평 배치된 경우를 나타내었으나, 본 발명은 이에 한정되지 않으며 다양한 형태로 변경 가능하다. 이러한 변경 가능한 실시예들은 도 4 내지 7을 참조로 한 이하의 설명을 통해 보다 명백해질 것이다.
도 4 및 도 5를 참조하면, 와이어 고정 필름(40)은 반도체 칩(30)의 양측에 배치되지 않고 반도체 칩(30)의 일측에만 배치될 수 있다.
구체적으로, 반도체 칩(30)은 구조체(20)의 중앙에 대하여 일측으로 편심되어 배치될 수 있고, 와이어 고정 필름(40)은 반도체 칩(30)에서 일측에 대향하는 편에 배치될 수 있다.
반도체 칩(30)의 일측 가장자리에 배치된 본딩 패드(31A)은 제1 와이어(50A)들을 통해 기판(10)의 접속 패드(11)들과 전기적으로 연결될 수 있고, 반도체 칩(30)의 일측에 대향하는 편에 배치된 본딩 패드(31B)은 제2 와이어(50B)들을 통해 기판(10)의 접속 패드(11)들과 전기적으로 연결될 수 있다. 제2 와이어(50B)들은 와이어 고정 필름(40)을 가로지르며, 각각의 제2 와이어(50B)들의 일부분은 와이어 고정 필름(40)의 고정층(43) 내부에 매립되어 고정될 수 있다. 특별히, 와이어(50)들 중 반도체 칩(30)의 오버행부(OP)에는 배치된 본딩 패드(31)들에 연결된 제2 와이어(50B)들은 돌출된 와이어 고정 필름(40)의 일단부(40A)를 가로지르며, 각 제2 와이어(50B)들의 일부분은 와이어 고정 필름(40)의 일단부(40A)의 고정층(43) 내부에 매립되어 고정될 수 있다. 와이어 고정 필름(40)의 일단부(40A)는 하부의 구조체(20)에 의해 서포트되지 않고 오버행되지만, 와이어 고정 필름(40)의 지지층(41)이 높은 경도를 가지므로 와이어 고정 필름(40)의 일단부(40A)는 아래로 쳐지지 않고 제2 와이어(50B)들을 고정할 수 있다.한편, 도 6 및 도 7을 참조하면, 와이어 고정 필름(40)은 반도체 칩(30)과 수평하게 배치되지 않고, 구조체(20)의 상부면과 반도체 칩(30)의 하부면 사이로 연장되어 구조체(20)와 반도체 칩(30)간을 부착하도록 형성될 수도 있다.
구체적으로, 와이어 고정 필름(40)은 그 일단부(40A)가 구조체(20)의 측면(20A)보다 도 6에 정의된 x축 방향을 따라 돌출되도록 구조체(20) 상에 부착될 수 있다. 그리고, 반도체 칩(30)은 적어도 하나의 본딩 패드(31)를 포함하는 일단부가 구조체(20)의 측면(20A)보다 x축 방향을 따라 돌출되도록 와이어 고정 필름(40) 상에 부착될 수 있다.
와이어 고정 필름(40)은 지지층(41), 지지층(41)의 하부면 상에 형성된 접착층(42), 그리고 지지층(41)의 상부면 상에 형성된 고정층(43)을 포함할 수 있다. 여기서, 접착층(42) 및 고정층(43)은 열경화성 접착부재로 구성될 있다.
와이어 고정 필름(40) 접착층(42)은 구조체(20)의 상부면 상에 부착되고, 와이어 고정 필름(40)의 고정층(43) 상에는 반도체 칩(30)의 하부면이 부착될 수 있다.
본 실시예에서는 반도체 칩(30)과 구조체(20)가 와이어 고정 필름(40)을 매개로 부착되므로, 반도체 칩(30)과 구조체(20)간 부착을 위하여 별도의 접착 부재가 필요치 않게 된다. 비록, 도 1 내지 도 7을 참조로 하여 설명된 실시예들에서는 각각의 와이어(50,50B)들의 일부분이 고정층(43) 내부에 매립된 경우를 나타내었으나, 도 8에 도시된 바와 같이 각각의 와이어(50B)들은 그 일부분이고정층(43)의 상부면 상에 걸쳐지도록 형성될 수도 있다.
본 실시예들에 따르면, 반도체 칩의 오버행부에 배열된 본딩 패드에 연결되는 와이어를 고정시키어 와이어 쏠림을 방지할 수 있다. 따라서, 와이어 쏠림으로 인하여 와이어가 인접하는 다른 와이어와 접촉됨으로써 발생되는 와이어들간 숏트(short)를 방지하여 전기적 신뢰성을 향상시킬 수 있다.
전술한 반도체 패키지는 다양한 반도체 장치들 및 패키지 모듈들에 적용될 수 있다.
도 9를 참조하면, 본 발명의 실시예들에 따른 반도체 패키지는 전자 시스템(710)에 적용될 수 있다. 전자 시스템(710)은 컨트롤러(711), 입출력부(712) 및 메모리(713)를 포함할 수 있다. 컨트롤러(711), 입출력부(712) 및 메모리(713)는 데이터 이동하는 경로를 제공하는 버스(718)를 통해서 상호 커플링될 수 있다.
예컨데, 컨트롤러(711)는 적어도 하나의 마이크로 프로세서, 적어도 하나의 디지털 시그날 프로세서, 적어도 하나의 마이크로 컨트롤러 및 이러한 컴포넌트들과 동일한 기능을 수행할 수 있는 로직 회로 중 적어도 하나 이상을 포함할 수 있다. 메모리(713)는 본 발명의 실시예들에 따른 반도체 패키지 중 적어도 하나 이상을 포함할 수 있다. 입출력부(712)는 키패드, 키보드, 디스플레이 장치, 터치 스크린 등으로부터 선택된 적어도 하나 이상을 포함할 수 있다. 메모리(713)는 데이터 저장을 위한 장치로, 데이터 또는/및 컨트롤러(711) 등에 의해 실행된 커멘드(command)를 저장할 수 있다.
메모리(713)는 DRAM과 같은 휘발성 메모리 장치 또는/및 플래시 메모리와 같은 비휘발성 메모리 장치를 포함할 수 있다. 예컨데, 플래시 메모리는 이동 단말기 또는 데스크 탑 컴퓨터와 같은 정보 처리 시스템에 장착될 수 있다. 플래시 메모리는 SSD(Solid State Disk)로 구성될 수 있다. 이 경우, 전자 시스템(710)은 플래시 메모리 시스템에 많은 양의 데이터를 안정적으로 저장할 수 있다.
전자 시스템(710)은 통신망과 데이터를 송수신할 수 있도록 설정된 인터페이스(714)를 더 포함할 수 있다. 인터페이스(714)는 유선 또는 무선 형태를 가질 수 있다. 예컨데, 인터페이스(714)는 인테나, 유선 트랜시버(transceiver) 또는 무선 트랜시버를 포함할 수 있다.
전자 시스템(710)은 모바일 시스템, 퍼스널 컴퓨터, 산업용 컴퓨터 또는 다양한 기능들을 수행하는 로직 시스템으로 이해될 수 있다. 예컨데, 모바일 시스템은 PDA(Personal Digital Assistant), 포터블 컴퓨터(portable computer), 테블릿 컴퓨터(tablet computer), 모바일 폰(mobile phone), 스마트 폰(smart phone), 무선 전화, 랩탑 컴퓨터(laptop computer), 메모리 카드(memory card), 디지털 음악 시스템, 정보 송수신 시스템 중 어느 하나일 수 있다.
전자 시스템(710)이 무선 통신을 수행할 수 있는 장치인 경우, 전자 시스템(710)은 CDMA(Code Division Multiple access), GSM(global system for mobile communications), NADC(north American digital cellular), E-TDMA(enhanced-time division multiple access), WCDAM(wideband code division multiple access), CDMA2000, LTE(long term evolution) and Wibro(wireless broadband Internet)와 같은 통신 시스템에 사용될 수 있다.
도 10을 참조하면, 본 발명의 실시예들에 따른 반도체 패키지는 메모리 카드(800)의 형태로 제공될 수 있다. 예컨데, 메모리 카드(800)는 비휘발성 메모리 장치와 같은 메모리(810) 및 메모리 컨트롤러(820)를 포함할 수 있다. 메모리(810) 및 메모리 컨트롤러(820)은 데이터를 저장하거나 저장된 데이터를 독출할 수 있다.
메모리(810)는 본 발명의 실시예들에 따른 반도체 패키지가 적용된 비휘발성 메모리 장치들 중 어느 하나 이상을 포함할 수 있고, 메모리 컨트롤러(820)는 호스트(830)로부터의 기입/독출 요청에 응답하여 저장된 데이터를 독출해내거나 데이터를 저장하도록 메모리(810)를 컨트롤한다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10: 기판
20: 구조체
30: 반도체 칩
40: 와이어 고정 필름
50: 와이어

Claims (23)

  1. 기판;
    상기 기판 상에 배치된 구조체;
    상기 구조체 상에 적층되며 상기 구조체의 측면보다 돌출된 오버행부 및 상기 오버행부 상에 배치된 본딩 패드를 갖는 반도체 칩;
    상기 본딩 패드와 상기 기판을 전기적으로 연결하는 와이어;및
    상기 구조체 상에 부착되며 상기 구조체의 측면보다 돌출되어 상기 와이어를 고정시키는 와이어 고정 필름;을 포함하는 반도체 패키지.
  2. 제1 항에 있어서, 상기 와이어 고정 필름과 상기 반도체 칩은 상기 구조체 상에 수평 배치되는 반도체 패키지.
  3. 제2 항에 있어서, 상기 구조체와 상기 반도체 칩 사이에 형성되어 상기 구조체와 상기 반도체 칩간을 부착하는 접착 부재를 더 포함하는 반도체 패키지.
  4. 제2 항에 있어서, 상기 와이어 고정 필름은 상기 반도체 칩의 양측에 형성된 반도체 패키지.
  5. 제2 항에 있어서, 상기 와이어 고정 필름은 상기 반도체 칩의 일측에 형성된 반도체 패키지.
  6. 제1 항에 있어서, 상기 와이어 고정 필름은 상기 구조체의 상부면과 상기 반도체 칩의 하부면 사이로 연장되어 상기 구조체와 상기 반도체 칩간을 부착하도록 형성된 반도체 패키지.
  7. 제1 항에 있어서, 상기 반도체 칩과 상기 와이어 고정 필름은 상기 구조체의 동일한 측면에 대하여 돌출된 반도체 패키지.
  8. 제1 항에 있어서, 상기 구조체는 반도체 칩, 더미 칩, 절연체 중 적어도 어느 하나를 포함하는 반도체 패키지.
  9. 제1 항에 있어서, 상기 와이어 고정 필름은,
    지지층;
    상기 지지층의 하부면 상에 형성되며 상기 지지층과 상기 구조체간을 부착하는 접착층;및
    상기 지지층의 상부면에 형성되며 상기 와이어를 고정시키는 고정층;
    을 포함하는 반도체 패키지.
  10. 제9 항에 있어서, 상기 와이어는 그 일부가 상기 고정층에 매립되도록 형성된 반도체 패키지.
  11. 제9 항에 있어서, 상기 와이어는 그 일부가 상기 고정층 상에 걸쳐지도록 형성된 반도체 패키지.
  12. 기판;
    상기 기판 상에 배치된 구조체;
    복수개의 본딩 패드들을 구비하며 적어도 하나의 본딩 패드를 포함하는 일단부가 상기 구조체의 측면보다 돌출되도록 상기 구조체 상에 적층된 반도체 칩;
    일부분이 상기 구조체의 측면보다 돌출되도록 상기 구조체 상에 부착된 와이어 고정 필름;및
    상기 와이어 고정 필름을 가로질러 상기 본딩 패드들과 상기 기판을 전기적으로 연결하며 상기 와이어 고정 필름에 고정되는 와이어들;을 포함하는 것을 반도체 패키지.
  13. 제12 항에 있어서, 상기 와이어들 중 상기 반도체 칩의 상기 일단부에 배치된 본딩 패드에 연결된 와이어는 상기 와이어 고정 필름의 상기 일부분을 가로지르며 상기 와이어 고정 필름의 상기 일부분에 고정되는 반도체 패키지.
  14. 제12 항에 있어서, 상기 와이어 고정 필름과 상기 반도체 칩은 상기 구조체 상에 수평 배치된 반도체 패키지.
  15. 제14 항에 있어서, 상기 구조체와 상기 반도체 칩 사이에 형성되어 상기 구조체와 상기 반도체 칩간을 부착하는 접착 부재를 더 포함하는 반도체 패키지.
  16. 제14 항에 있어서, 상기 와이어 고정 필름은 상기 반도체 칩의 양측에 형성된 반도체 패키지.
  17. 제14 항에 있어서, 상기 와이어 고정 필름은 상기 반도체 칩의 일측에 형성된 반도체 패키지.
  18. 제12 항에 있어서, 상기 와이어 고정 필름은 상기 구조체의 상부면과 상기 반도체 칩의 하부면 사이로 연장되어 상기 구조체와 상기 반도체 칩간을 부착하도록 형성된 반도체 패키지.
  19. 제12 항에 있어서, 상기 반도체 칩과 상기 와이어 고정 필름은 상기 구조체의 동일한 측면에 대하여 돌출된 반도체 패키지.
  20. 제12 항에 있어서, 상기 구조체는 반도체 칩, 더미 칩, 절연체 중 적어도 어느 하나를 포함하는 반도체 패키지.
  21. 제12 항에 있어서, 상기 와이어 고정 필름은,
    지지층;
    상기 지지층의 하부면 상에 형성되며 상기 지지층과 상기 구조체간을 부착하는 접착층;및
    상기 지지층의 상부면 상에 형성되며 상기 와이어들을 고정시키는 고정층;을 포함하는 반도체 패키지.
  22. 제21 항에 있어서, 상기 각각의 와이어들은 그 일부가 상기 고정층에 매립되도록 형성된 반도체 패키지.
  23. 제21 항에 있어서, 상기 각각의 와이어들은 그 일부가 상기 고정층 상에 걸쳐지도록 형성된 반도체 패키지.
KR1020140108716A 2014-08-21 2014-08-21 오버행부를 구비한 반도체 패키지 KR102242760B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140108716A KR102242760B1 (ko) 2014-08-21 2014-08-21 오버행부를 구비한 반도체 패키지
US14/549,704 US9281267B1 (en) 2014-08-21 2014-11-21 Semiconductor package having overhang portion
TW103144024A TWI628751B (zh) 2014-08-21 2014-12-17 具有懸伸部分的半導體封裝
CN201510033748.6A CN105870091B (zh) 2014-08-21 2015-01-23 具有悬伸部分的半导体封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140108716A KR102242760B1 (ko) 2014-08-21 2014-08-21 오버행부를 구비한 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20160023037A true KR20160023037A (ko) 2016-03-03
KR102242760B1 KR102242760B1 (ko) 2021-04-21

Family

ID=55348919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140108716A KR102242760B1 (ko) 2014-08-21 2014-08-21 오버행부를 구비한 반도체 패키지

Country Status (4)

Country Link
US (1) US9281267B1 (ko)
KR (1) KR102242760B1 (ko)
CN (1) CN105870091B (ko)
TW (1) TWI628751B (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08124957A (ja) * 1994-10-28 1996-05-17 Nec Corp 半導体集積回路
KR20100028422A (ko) * 2008-09-04 2010-03-12 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR20110078402A (ko) * 2009-12-31 2011-07-07 주식회사 하이닉스반도체 스택 패키지
KR20120019095A (ko) * 2010-08-25 2012-03-06 삼성전자주식회사 반도체 패키지, 이를 갖는 멀티-칩 패키지, 및 이들의 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861288B2 (en) * 2003-01-23 2005-03-01 St Assembly Test Services, Ltd. Stacked semiconductor packages and method for the fabrication thereof
KR20090056561A (ko) 2007-11-30 2009-06-03 주식회사 하이닉스반도체 반도체 패키지
KR20100002868A (ko) 2008-06-30 2010-01-07 주식회사 하이닉스반도체 반도체 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08124957A (ja) * 1994-10-28 1996-05-17 Nec Corp 半導体集積回路
KR20100028422A (ko) * 2008-09-04 2010-03-12 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR20110078402A (ko) * 2009-12-31 2011-07-07 주식회사 하이닉스반도체 스택 패키지
KR20120019095A (ko) * 2010-08-25 2012-03-06 삼성전자주식회사 반도체 패키지, 이를 갖는 멀티-칩 패키지, 및 이들의 제조 방법

Also Published As

Publication number Publication date
TWI628751B (zh) 2018-07-01
CN105870091A (zh) 2016-08-17
CN105870091B (zh) 2019-04-12
KR102242760B1 (ko) 2021-04-21
US20160056122A1 (en) 2016-02-25
TW201608679A (zh) 2016-03-01
US9281267B1 (en) 2016-03-08

Similar Documents

Publication Publication Date Title
US9640473B2 (en) Semiconductor packages
US9269657B2 (en) Flexible stack packages, electronic systems including the same, and memory cards including the same
CN111261605B (zh) 半导体封装件
US9437580B1 (en) Semiconductor packages with metal posts, memory cards including the same, and electronic systems including the same
TWI655737B (zh) 包含複數個堆疊晶片之半導體封裝
KR20170109817A (ko) 반도체 패키지
US9793235B2 (en) Semiconductor package having a bump bonding structure
US9543384B2 (en) Semiconductor package
US9659909B2 (en) Semiconductor packages including flexible wing interconnection substrate
US9668344B2 (en) Semiconductor packages having interconnection members
CN110931469B (zh) 包括层叠的半导体晶片的层叠封装
KR102276477B1 (ko) 오버행부를 갖는 반도체 패키의 제조방법
US9721904B2 (en) Semiconductor packages including a shielding part and methods for manufacturing the same
US9490187B2 (en) Semiconductor package on which semiconductor chip is mounted on substrate with window
KR102242760B1 (ko) 오버행부를 구비한 반도체 패키지
KR102188644B1 (ko) 확장된 대역폭을 갖는 반도체 패키지
KR20170034597A (ko) 복수의 칩들이 내장된 반도체 패키지
US9699907B2 (en) Semiconductor package modules, memory cards including the same, and electronic systems including the same
US8872340B2 (en) Substrate for semiconductor package which can prevent the snapping of a circuit trace despite physical deformation of a semiconductor package and semiconductor package having the same
KR20140010861A (ko) 반도체 패키지용 기판 및 이를 갖는 반도체 패키지
KR20100002723A (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)