KR20090056561A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20090056561A
KR20090056561A KR1020070123768A KR20070123768A KR20090056561A KR 20090056561 A KR20090056561 A KR 20090056561A KR 1020070123768 A KR1020070123768 A KR 1020070123768A KR 20070123768 A KR20070123768 A KR 20070123768A KR 20090056561 A KR20090056561 A KR 20090056561A
Authority
KR
South Korea
Prior art keywords
bonding wire
semiconductor chip
wire
bonding
coating solution
Prior art date
Application number
KR1020070123768A
Other languages
English (en)
Inventor
권진호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070123768A priority Critical patent/KR20090056561A/ko
Publication of KR20090056561A publication Critical patent/KR20090056561A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/386—Wire effects
    • H01L2924/3862—Sweep

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명에 따른 반도체 패키지는, 기판과, 상기 기판 상에 배치된 적어도 하나 이상의 반도체 칩과, 상기 반도체 칩과 기판 간을 전기적으로 연결하도록 형성하며, 중앙 부분이 아래 방향으로 꺽인 루프(Loop)를 갖는 본딩와이어와, 상기 본딩와이어의 아래 방향으로 꺽인 중앙 부분을 덮도록 코팅되어 상기 본딩와이어를 고정하는 유동성 절연물질과, 상기 본딩와이어와 반도체 칩을 포함하는 기판의 일면을 밀봉하는 봉지제를 포함한다.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지에 관한 것으로, 보다 자세하게는, 본딩와이어의 스위핑 현상을 방지함과 아울러, 봉지제와 반도체 칩 간의 열 팽창계수 차이를 최소화하여 전체 패키지의 신뢰성 감소를 방지할 수 있는 반도체 패키지에 관한 것이다.
반도체 패키지는, 웨이퍼(Wafer)에서 양호한 반도체 칩을 선별하여 절단하는 절단 공정과, 상기 반도체 칩을 리드 프레임의 반도체 칩 탑재 판 또는 기판 상에 접착제로 접착시키는 다이 본딩(Die Bonding) 공정과, 상기 접착된 반도체 칩과 리드 프레임의 리드 또는 기판 간을 전도성 와이어로 본딩하는 와이어 본딩(Wire Bonding) 공정과, 상기 반도체 칩 등을 외부의 환경으로부터 보호하기 위해 봉지제로 밀봉하는 봉지 공정 등을 포함하여 이루어진다.
여기서, 상기 와이어 본딩 공정을 좀더 자세히 설명하면, 웨이퍼에서 분리된 개개의 반도체 칩이 전기적 신호를 통해 고유의 기능을 발휘할 수 있도록 와이어 본딩 장치를 이용하여 반도체 칩과 그 반도체 칩을 지지하고 있는 반도체 칩 탑재판 주변에 형성된 리드 또는 기판 상의 전극단자를 미세한 전도성 와이어를 이용해 전기적 연결을 하는 공정이다.
한편, 상기와 같은 전도성 와이어를 이용하는 와이어 본딩 공정은, 센터 패드 형의 반도체 칩이나, 또는, 스택 패키지에서의 상부 반도체 칩에 적용할 경우, 긴 와이어 본딩을 수행해야 하는데, 이때, 상기 코팅 용액을 상기 와이어의 상부 면이 전부 감싸지도록 코팅해야 한다.
그 이유는, 상기 본딩된 와이어를 코팅 용액으로 코팅 후, 상기 코팅 용액을 경화시키기 위한 큐어링 공정 수행 중, 상기 반도체 칩과 와이어 간의 상호 작용 및 상기 코팅 용액의 표면 장력에 의해 상기 코팅 용액이 와이어 앵글(Angle)이 협소한 반도체 칩 방향으로 끌려가 소망하는 와이어 부분을 지지해주지 못하는 현상인 스위핑(Sweeping)이 발생하기 때문이다.
또한, 상기와 같은 큐어링 공정 뿐만 아니라, 코팅 용액으로 와이어 코팅 후, 코팅 용액의 표면 장력을 최소화하려는 흐름 때문에 상온에서 방치 시에도 상기 본딩된 와이어를 따라 코팅 용액이 퍼져나가게 되어 와이어의 스위핑이 발생하게 된다.
한편, 상기와 같은 와이어의 스위핑의 발생을 방지하고자, 코팅 용액을 너무 많이 코팅하게 되면, 상기 코팅 용액과 반도체 칩 및 봉지부 간의 열 팽창 계수의 차이에 따라 전체 패키지의 신뢰성을 저하시키게 된다.
따라서, 와이어의 스위핑 현상을 방지하면서도 전체 패키지의 신뢰성 저하를 방지할 수 있는 반도체 패키지가 요구되고 있는 실정이다.
본 발명은 코팅 용액의 양을 증가시키지 않으면서도 와이어 스위핑을 방지한 반도체 패키지를 제공한다.
또한, 본 발명은 상기와 같이 와이어의 스위핑을 방지하여 전체 패키지의 신뢰성을 최소화시킨 반도체 패키지를 제공한다.
본 발명에 따른 반도체 패키지는, 기판; 상기 기판 상에 배치된 적어도 하나 이상의 반도체 칩; 상기 반도체 칩과 기판 간을 전기적으로 연결하도록 형성하며, 중앙 부분이 아래 방향으로 꺽인 루프(Loop)를 갖는 본딩와이어; 상기 본딩와이어의 아래 방향으로 꺽인 중앙 부분을 덮도록 코팅되어 상기 본딩와이어를 고정하는 유동성 절연물질; 및 상기 본딩와이어와 반도체 칩을 포함하는 기판의 일면을 밀봉하는 봉지제;를 포함한다.
상기 본딩와이어는 전체적으로 М자 형상을 포함한다.
상기 유동성 절연물질은 폴리머를 포함한다.
상기 유동성 절연물질은 상기 기판, 또는, 상기 반도체 칩 상에 형성되는 것을 특징으로 한다.
본 발명은 반도체 패키지 형성시, 본딩와이어의 형상을 중앙 부분이 하부를 향하도록 꺽인 형상으로 형성시키고, 상기 본딩와이어를 코팅하는 코팅 용액은 상기 본딩와이어의 중앙 부분의 하부를 향하도록 꺽인 부분만 코팅함으로써, 상기 코 팅 용액의 원치 않는 유동을 최소화하는 방향으로 표면 장력을 유도하여 본딩와이어의 스위핑 현상을 방지할 수 있다.
또한, 본 발명은 상기 꺽인 형상을 갖는 본딩와이어에 의해 앵글이 협소한 방향으로 끌려가려는 표면 장력에 대항하여 본딩와이어의 높이가 낮은 부분으로 끌려가려는 장력을 형성할 수 있으므로, 코팅 용액이 사방으로 퍼져나가려는 움직임을 방해하여 본딩와이어의 스위핑 현상을 더욱 용이하게 방지할 수 있다.
게다가, 본 발명은 상기와 같이 본딩와이어의 중앙 부분의 하부를 향하도록 꺽인 부분만 코팅하여 본딩와이어의 스위핑 현상을 방지할 수 있으므로, 종래에서의 본딩와이어 스위핑 현상을 방지하고자 코팅 용액을 상기 와이어의 상부 면이 전부 감싸지도록 코팅하지 않아도 되므로, 코팅 용액과 반도체 칩 및 봉지부 간의 열 팽창 계수의 차이에 따른 전체 패키지의 신뢰성 저하를 방지할 수 있다.
따라서, 본 발명은 본딩와이어의 코팅 용액을 증가시키지 않으면서도, 본딩와이어의 스위핑 현상 및 전체 패키지의 신뢰성 저하를 방지할 수 있다.
본 발명은, 반도체 패키지 형성시, 본딩와이어의 형상을 중앙 부분이 하부를 향하도록 꺽인 형상으로 형성시킨다. 이때, 상기 본딩와이어를 코팅하는 코팅 용액은 상기 본딩와이어의 중앙 부분의 하부를 향하도록 꺽인 부분만 코팅된다.
이렇게 하면, 본딩된 와이어를 코팅 용액으로 코팅 후, 상기 코팅 용액을 경화시키기 위한 큐어링 공정 수행 중, 상기 반도체 칩과 와이어 간의 상호 작용 및 상기 코팅 용액의 표면 장력에 의해 상기 코팅 용액이 와이어 앵글(Angle)이 협소 한 반도체 칩 방향으로 끌려가 소망하는 와이어 부분을 지지해주지 못하는 현상인 스위핑 현상을, 상기 중앙 부분이 하부를 향하도록 꺽인 형상으로 형성된 본딩와이어에 의해, 코팅 용액의 원치 않는 유동을 최소화하는 방향으로 표면 장력을 유도할 수 있다.
또한, 본딩와이어의 꺽인 부분은 앵글이 협소한 방향으로 끌려가려는 표면 장력에 대항하여 본딩와이어의 높이가 낮은 부분으로 끌려가려는 장력을 형성해 주므로, 코팅 용액이 사방으로 퍼져나가려는 움직임을 방해하여 본딩와이어의 스위핑 현상을 더욱 용이하게 방지할 수 있다.
게다가, 상기와 같이 본딩와이어의 스위핑 현상을 방지할 수 있으므로, 종래에서의 본딩와이어 스위핑 현상을 방지하고자 코팅 용액을 상기 와이어의 상부 면이 전부 감싸지도록 코팅하지 않아도 되므로, 코팅 용액과 반도체 칩 및 봉지부 간의 열 팽창 계수의 차이에 따른 전체 패키지의 신뢰성 저하를 방지할 수 있다.
따라서, 본딩와이어의 코팅 용액을 증가시키지 않으면서도, 본딩와이어의 스위핑 현상 및 전체 패키지의 신뢰성 저하를 방지할 수 있다.
이하에서는, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
자세하게, 도 1은 본 발명의 실시예에 따른 반도체 패키지를 설명하기 위해 도시한 단면도로서, 이를 설명하면 다음과 같다.
도시된 바와 같이 본 발명의 실시예에 따른 반도체 패키지(100)는, 다수의 전극단자(104)를 구비한 기판(102) 상에 다수의 본딩패드(103)를 갖는 적어도 하나 이상의 반도체 칩(110)이 배치되며, 상기 적어도 하나 이상의 반도체 칩(110)들의 본딩패드(103)와 상기 기판(102)의 전극단자(104) 간이 본딩와이어(106)에 의해 전기적으로 연결된 구조를 갖는다.
이때, 상기 본딩와이어(106)는 중앙 부분이 하부를 향하도록 꺽인 형상인 М자 형상(M)으로 형성되어, 상기 적어도 하나 이상의 반도체 칩(110)들 중 최상부 반도체 칩의 본딩패드(103)와 상기 기판(102)의 전극단자(104) 간을 전기적으로 연결시킨다.
여기서, 상기 본딩와이어(106)의 하부를 향하도록 꺽인 형상인 М자 형상(M)으로 형성된 부분에는 상기 본딩와이어(106)의 스위핑 현상을 방지하고자 폴리머와 같은 유동성 절연물질로 이루어진 코팅 용액(108)이 코팅된다.
한편, 상기 적어도 하나 이상의 반도체 칩(110)들이 센터 패드 형으로 이루어진 하나의 반도체 칩(110)일 경우에, 상기 유동성 절연 물질로 이루어진 코팅 용액(108)은 기판(102) 상에 형성된다.
이 경우, 상기 중앙 부분이 하부를 향하도록 꺽인 형상으로 형성된 본딩와이어(106)에 의해, 코팅 용액(108)의 원치 않는 유동을 최소화하는 방향으로 표면 장력을 유도할 수 있으며, 또한, 본딩와이어(106)의 꺽인 부분이 앵글이 협소한 방향으로 끌려가려는 표면 장력에 대항하여 본딩와이어(106)의 높이가 낮은 부분으로 끌려가려는 장력을 형성해 주므로, 코팅 용액(108)이 사방으로 퍼져나가려는 움직임을 방해하여 본딩와이어(106)의 스위핑 현상을 방지할 수 있다.
또한, 상기 본딩와이어(106)와 적어도 하나 이상의 반도체 칩(110)을 포함한 기판(102)의 일면이 외부의 스트레스로부터 보호하기 위해 EMC(Epoxy Molding Compound)와 같은 봉지제(112)로 밀봉되고, 상기 기판(102)의 타면에는 실장수단으로서, 솔더 볼과 같은 다수의 외부 접속 단자(114)가 부착된다.
전술한 바와 같이 본 발명은, 본딩와이어의 형상을 중앙 부분이 하부를 향하도록 꺽인 형상으로 형성시키고, 상기 본딩와이어의 중앙 부분의 하부를 향하도록 꺽인 부분만 코팅하여 코팅 용액의 원치 않는 유동을 최소화하는 방향으로 표면 장력을 유도할 수 있으므로, 본딩된 와이어를 코팅 용액으로 코팅 후, 상기 코팅 용액을 경화시키기 위한 큐어링 공정 수행 중, 상기 반도체 칩과 와이어 간의 상호 작용 및 상기 코팅 용액의 표면 장력에 의해 상기 코팅 용액이 와이어 앵글(Angle)이 협소한 반도체 칩 방향으로 끌려가 소망하는 와이어 부분을 지지해주지 못하는 현상인 스위핑 현상을 방지할 수 있다.
또한, 본딩와이어의 꺽인 부분은 앵글이 협소한 방향으로 끌려가려는 표면 장력에 대항하여 본딩와이어의 높이가 낮은 부분으로 끌려가려는 장력을 형성해 주므로, 코팅 용액이 사방으로 퍼져나가려는 움직임을 방해하여 본딩와이어의 스위핑 현상을 더욱 용이하게 방지할 수 있다.
게다가, 상기와 같이 본딩와이어의 스위핑 현상을 방지할 수 있으므로, 종래에서의 본딩와이어 스위핑 현상을 방지하고자 코팅 용액을 상기 와이어의 상부 면이 전부 감싸지도록 코팅하지 않아도 되므로, 코팅 용액과 반도체 칩 및 봉지부 간의 열 팽창 계수의 차이에 따른 전체 패키지의 신뢰성 저하를 방지할 수 있다.
따라서, 본딩와이어의 코팅 용액을 증가시키지 않으면서도, 본딩와이어의 스 위핑 현상 및 전체 패키지의 신뢰성 저하를 방지할 수 있다.
이상, 전술한 본 발명의 실시예들에서는 적어도 하나 이상의 반도체 칩들을 사용하여 최상부 반도체 칩에 적용한 특정 실시예에 관련하고 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 에지 패드 형과 같은 긴 와이어를 사용해야 하는 반도체 칩에 대해서도 적용할 수 있다.
또한, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 패키지를 설명하기 위해 도시한 단면도.

Claims (4)

  1. 기판;
    상기 기판 상에 배치된 적어도 하나 이상의 반도체 칩;
    상기 반도체 칩과 기판 간을 전기적으로 연결하도록 형성하며, 중앙 부분이 아래 방향으로 꺽인 루프(Loop)를 갖는 본딩와이어;
    상기 본딩와이어의 아래 방향으로 꺽인 중앙 부분을 덮도록 코팅되어 상기 본딩와이어를 고정하는 유동성 절연물질; 및
    상기 본딩와이어와 반도체 칩을 포함하는 기판의 일면을 밀봉하는 봉지제;
    를 포함하는 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 본딩와이어는 전체적으로 М자 형상을 포함하는 것을 특징으로 하는 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 유동성 절연물질은 폴리머를 포함하는 것을 특징으로 하는 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 유동성 절연물질은 상기 기판, 또는, 상기 반도체 칩 상에 형성되는 것을 특징으로 하는 반도체 패키지.
KR1020070123768A 2007-11-30 2007-11-30 반도체 패키지 KR20090056561A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070123768A KR20090056561A (ko) 2007-11-30 2007-11-30 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070123768A KR20090056561A (ko) 2007-11-30 2007-11-30 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20090056561A true KR20090056561A (ko) 2009-06-03

Family

ID=40987941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070123768A KR20090056561A (ko) 2007-11-30 2007-11-30 반도체 패키지

Country Status (1)

Country Link
KR (1) KR20090056561A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9281267B1 (en) 2014-08-21 2016-03-08 SK Hynix Inc. Semiconductor package having overhang portion

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9281267B1 (en) 2014-08-21 2016-03-08 SK Hynix Inc. Semiconductor package having overhang portion

Similar Documents

Publication Publication Date Title
TWI255020B (en) Stacked die semiconductor device
US6534858B2 (en) Assembly and methods for packaged die on pcb with heat sink encapsulant
US7615871B2 (en) Method and apparatus for attaching microelectronic substrates and support members
US7829995B2 (en) Semiconductor device and method of fabrication
US20180040541A1 (en) Semiconductor chip package having heat dissipating structure
US8049339B2 (en) Semiconductor package having isolated inner lead
US20040201088A1 (en) Semiconductor multi-chip package and fabrication method
KR20040024163A (ko) 접착 테이프가 본딩와이어에 부착된 반도체 칩 패키지
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
KR100674907B1 (ko) 고신뢰성을 갖는 스택형 반도체 패키지
JP2000031343A (ja) 半導体装置
JP2003017625A (ja) インターポーザおよび半導体パッケージ
JPH07193162A (ja) ボールグリッドアレイ半導体装置及びその実装基板
KR20090056561A (ko) 반도체 패키지
TW591727B (en) Method for producing a protection for chip edges and arrangement for the protection of chip edges
KR20100002868A (ko) 반도체 패키지
KR100541397B1 (ko) 절연된 더미 솔더 볼을 갖는 비지에이 패키지
KR100923999B1 (ko) Ｐｃｂ를 사용하지 않는 적층 반도체 패키지 구조의 제조방법
JP2009016738A (ja) 半導体装置
KR100652374B1 (ko) 반도체 멀티 칩 패키지 및 그 제조방법
JP4383324B2 (ja) 半導体装置
KR20070032468A (ko) 패드 재배열에 의한 반도체 패키지 및 그 제조방법
JPS6053061A (ja) 半導体装置
KR20090066919A (ko) 반도체 패키지
JP2004289043A (ja) マルチチップパッケージ

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid