KR20110078402A - 스택 패키지 - Google Patents

스택 패키지 Download PDF

Info

Publication number
KR20110078402A
KR20110078402A KR1020090135205A KR20090135205A KR20110078402A KR 20110078402 A KR20110078402 A KR 20110078402A KR 1020090135205 A KR1020090135205 A KR 1020090135205A KR 20090135205 A KR20090135205 A KR 20090135205A KR 20110078402 A KR20110078402 A KR 20110078402A
Authority
KR
South Korea
Prior art keywords
bonding
semiconductor chip
substrate
bonding pad
stack package
Prior art date
Application number
KR1020090135205A
Other languages
English (en)
Other versions
KR101078742B1 (ko
Inventor
안재준
김재면
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090135205A priority Critical patent/KR101078742B1/ko
Publication of KR20110078402A publication Critical patent/KR20110078402A/ko
Application granted granted Critical
Publication of KR101078742B1 publication Critical patent/KR101078742B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

스택 패키지가 개시되어 있다. 개시된 스택 패키지는, 상면에 접속 패드가 형성된 기판과, 상면에 본딩 패드가 위치하는 본딩 패드부를 포함하며 상기 기판 상면에 상기 본딩 패드부가 노출되도록 서로 어긋나게 스택되는 적어도 2개 이상의 반도체 칩들과, 상기 반도체 칩들 상면에 상기 본딩 패드부를 덮도록 형성되는 보강 부재와, 상기 본딩 패드를 상기 보강 부재 위로 재배치시키는 재배선 부재와, 상기 재배선 부재와 상기 기판의 상기 접속 패드를 전기적으로 연결하는 도전성 연결부재를 포함하는 것을 특징으로 한다. 발명에 따르면, 보강 부재에 의하여 본딩 패드부의 강도가 증가되어, 상부에 위치하는 반도체 칩의 본딩 패드부가 하부의 반도체 칩에 의해 지지되지 않더라도 본딩 와이어 공정시 본딩 패드부가 바운싱(bouncing)되지 않으므로 본딩 와이어의 루프(loop) 변형, 본딩 패드부의 휘어짐 및 크랙(crack)이 방지된다.

Description

스택 패키지{STACK PACKAGE}
본 발명은 스택 패키지에 관한 것으로, 보다 상세하게는 본딩 와이어의 루프 변형, 반도체 칩의 휘어짐 및 크랙을 방지하는 구조의 스택 패키지에 관한 것이다.
최근 휴대용 전자제품들(portable electronic devices)의 크기가 점점 소형화됨에 따라, 휴대용 전자제품들 내에 장착되는 반도체 패키지들의 크기도 작아지고 있다. 또한, 패키지의 집적용량(capacity)을 증가시키기 위하여 하나의 반도체 패키지 내에 복수 개의 반도체 칩들을 수직으로 스택하는 기술, 즉 스택 패키지 기술이 널리 사용되고 있다. 이와 같은 스택 패키지 기술을 이용하여 제조된 스택 패키지는 복수의 반도체 칩들이 3차원으로 스택되어 있으므로 고집적화를 이룰 수 있는 동시에 반도체 제품의 경박단소화에 대한 대응성도 뛰어나다.
이와 같은 스택 패키지에서, 제한된 높이에 다수의 반도체 칩이 탑재되고 각 칩별 와이어 본딩이 수행될 수 있도록 하기 위하여, 본딩 패드가 위치하는 본딩 패드부가 노출되도록 반도체 칩들을 어긋나게 스택하고 있다.
이처럼 반도체 칩들을 어긋나게 스택하는 경우, 도 1에 도시된 바와 같이, 상부 반도체 칩(30)의 제 2 본딩 패드부(A2)가 하부 반도체 칩(20)에 의해 지지되 지 않고 오버행(over hang)될 수 있다.
도 1을 참조하여 종래의 스택 패키지를 자세히 설명하면, 하부 반도체 칩(20)은 상면에 제 1 본딩 패드(22)가 위치하는 제 1 본딩 패드부(A1)를 포함하고, 상부 반도체 칩(30)은 상면에 제 2 본딩 패드(32)가 위치하는 제 2 본딩 패드부(A2)를 포함한다.
하부 반도체 칩(20) 및 상부 반도체 칩(30)은 제 1 본딩 패드부(A1) 및 제 2 본딩 패드부(A2)가 노출되도록 기판(15) 상에 어긋나게 스택된다.
그리고, 하부 반도체 칩(20)의 제 1 본딩 패드(22)는 제 1 본딩 와이어(50)를 통해 기판(15) 일측 가장자리에 형성된 제 1 접속 패드(17)와 전기적으로 연결된다. 마찬가지로, 상부 반도체 칩(30)의 제 2 본딩 패드(32)는 제 2 본딩 와이어(51)를 통해 기판(15)의 타측 가장자리에 형성된 제 2 접속 패드(19)와 전기적으로 연결된다.
그리고, 하부 반도체 칩 및 상부 반도체 칩(20, 30)을 포함한 기판(10) 상부면은 봉지부(60)에 의해 몰딩되고 및 기판(10) 하면에 형성된 볼랜드(미도시)에는 외부접속단자(70)가 부착된다.
미설명된 도면부호 40은 하부 반도체 칩(20)의 하면(下面)과 기판(15) 상면(上面)을 부착하는 제 1 접착부재를, 42는 상부 반도체 칩(30)의 하면과 하부 반도체 칩(20)의 상면에 부착하는 제 2 접착부재를 나타낸다.
그러나, 종래의 스택 패키지의 경우에 상부 반도체 칩(30)의 제 2 본딩 패드(32) 상에 제 2 본딩 와이어(51)를 연결하는 와이어 본딩 공정시, 캐필러리(도시 되지 않음)에 의해 제 2 본딩 패드(32)가 가압되고 난 후에 캐필러리가 제 2 본딩 패드(32)로부터 제거되면, 제 2 본딩 패드부(A2)가 위, 아래로 바운싱(bouncing)되면서 제 2 본딩 와이어(51)의 루프(loop)가 변화되고, 제 2 본딩 패드부(A2)에 휘어짐 및 크랙(crack)이 발생되는 문제가 있다.
제 2 본딩 와이어(51)의 루프 변화에 따른 불량을 방지하기 위해서는 반도체 칩들(20, 30)의 두께 대비 제 2 본딩 패드부(A2)의 길이를 최적화시켜야 하며, 최적화에 따른 시간 지연이 발생되어 생산성이 저하되는 문제가 있다.
또한, 제 2 본딩 패드부(A2)가 휘어짐에 따라서 제 2 본딩 패드(32)와 제 2 본딩 와이어(51)간 접촉불량(contact fail)이 유발되고, 제 2 본딩 패드부(A2)에 크랙이 발생됨으로 인해 불량율이 증가되는 문제가 있다.
본 발명은, 본딩 와이어의 루프 변형, 반도체 칩의 휘어짐 및 크랙을 방지하는 구조의 스택 패키지를 제공하는데, 그 목적이 있다.
본 발명의 일 특징에 따른 스택 패키지는, 상면에 접속 패드가 형성된 기판과, 상면에 본딩 패드가 위치하는 본딩 패드부를 포함하며 상기 접속 패드 안쪽 상기 기판 상면에 상기 본딩 패드부가 노출되도록 서로 어긋나게 스택되는 적어도 2개 이상의 반도체 칩들과, 상기 반도체 칩들 상면에 상기 본딩 패드부를 덮도록 형성되는 보강 부재와, 상기 본딩 패드를 상기 보강 부재 위로 재배치시키는 재배선 부재와, 상기 재배선 부재와 상기 기판의 상기 접속 패드를 전기적으로 연결하는 도전성 연결부재를 포함하는 것을 특징으로 한다.
상기 기판과 상기 반도체 칩 사이, 상기 반도체 칩들 사이에 개재되는 접착 부재를 더 포함하며, 상기 반도체 칩들은 상기 접착 부재를 매개로 스택되는 것을 특징으로 한다.
상기 보강 부재는 접착제 성분을 포함하는 것을 특징으로 한다.
상기 보강 부재는 접착제 성분을 포함하고 상기 본딩 패드부를 포함한 상기 반도체 칩의 상면을 덮도록 형성되며, 상기 반도체 칩들은 상기 보강 부재를 매개로 스택되는 것을 특징으로 한다.
상기 재배선 부재는, 상기 본딩 패드 상에 형성되는 본딩볼과, 상기 본딩볼 에 일단이 연결되고 일부가 상기 보강부재 위에서 노출되도록 형성된 금속 와이어를 포함하는 것을 특징으로 한다.
상기 금속 와이어는, 상기 본딩 패드 바깥쪽 상기 반도체 칩의 가장자리에서 상기 보강부재 위로 노출되는 것을 특징으로 한다.
상기 도전성 연결부재는, 상기 보강부재 위에 배치된 상기 재배선 부재 상에 형성되는 본딩볼과, 상기 본딩볼과 상기 기판의 접속 패드를 연결하는 금속 와이어를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 보강 부재에 의하여 본딩 패드부의 강도가 증가되어 상부에 위치하는 반도체 칩의 본딩 패드부가 하부의 반도체 칩에 의해 지지되지 않더라도 본딩 와이어 공정시 본딩 패드부가 바운싱되지 않으므로, 본딩 와이어의 루프 변형, 본딩 패드부의 휘어짐 및 크랙이 방지된다.
그리고, 본딩 와이어의 루프 변형에 따른 반도체 칩 두께와 본딩 패드부의 길이간 최적화 작업을 수행하지 않아도 되므로 작업 시간이 단축되어 생산성이 향상된다. 또한, 본딩 패드부의 휘어짐으로 인한 본딩 패드와 본딩 와이어간 접촉불량이 방지되고, 본딩 패드부의 크랙으로 인한 불량이 감소되어 수율이 향상된다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하도록 한다.
도 2는 본 발명의 제 1 실시예에 따른 스택 패키지를 도시한 단면도이다.
도 2를 참조하면, 본 발명의 제 1 실시예에 따른 스택 패키지(100)는, 기판(110), 제 1, 제 2 반도체 칩(120, 130), 제 1, 제 2 보강부재(140, 142), 제 1, 제 2 재배선 부재(150, 152), 제 1, 제 2 도전성 연결부재(160, 162) 및 제 1, 제 2 접착부재(170, 172)를 포함한다.
그 외에, 봉지부(180) 및 외부접속단자(190)를 더 포함할 수 있다.
기판(110)은 플레이트 형상을 가질 수 있다. 플레이트 형상을 갖는 기판(110)은 상면(110A), 하면(110B) 및 측면(110C)을 갖는다.
기판(110)의 상면(110A)에는 제 1, 제 2 접속 패드(112, 114)가 형성되고, 기판(110)의 하면(110B)에는 볼랜드(116)가 형성된다.
제 1 반도체 칩(120)은 제 1, 제 2 접속 패드(112, 114) 안쪽 기판(110) 상면(110A)에 제 1 접착부재(170)을 매개로 실장된다.
제 1 반도체 칩(120)은 기판(110)과 대향하는 일면(120A) 및 기판(110)과 대응하는 타면(120B)을 갖는다.
제 1 반도체 칩(120)은 일면(120A)에 제 1 본딩 패드(122)가 위치하는 제 1 본딩 패드부(P1)를 포함한다.
제 1 보강부재(140)는 제 1 반도체 칩(120)의 일면(120A)에 제 1 본딩 패드부(P1)를 덮도록 형성된다.
제 1 재배선 부재(150)는 제 1 본딩 패드(122)를 제 1 보강부재(140) 위로 재배치시킨다.
제 1 재배선 부재(150)는 제 1 본딩 패드(122) 상에 형성되는 제 1 본딩 볼(150A)과, 일단이 제 1 본딩볼(150A)과 연결되고 일부가 제 1 보강부재(140) 위에서 노출되도록 형성된 제 1 금속 와이어(150B)를 포함할 수 있다.
제 1 금속 와이어(150B)는 제 1 본딩 패드(122) 바깥쪽 제 1 반도체 칩(120)의 가장자리에서 제 1 보강부재(140) 위로 노출된다.
제 1 도전성 연결부재(160)는 제 1 재배선 부재(150)와 기판(110) 일측 가장자리에 형성된 제 1 접속 패드(112)를 전기적으로 연결한다.
제 1 도전성 연결부재(160)는 제 1 보강부재(140) 위에 노출된 제 1 금속 와이어(150B) 상에 형성되는 제 2 본딩볼(160A)과, 제 2 본딩볼(160A)과 기판(110)의 제 1 접속 패드(112)를 전기적으로 연결하는 제 2 금속 와이어(160B)를 포함할 수 있다.
제 1 반도체 칩(120)의 일면(120A) 상에는 제 2 반도체 칩(130)이 실장된다.
제 2 반도체 칩(130)은 제 1 반도체 칩(120)의 일면(120A)과 대향하는 제1면(130A) 및 제 1 반도체 칩(120)의 일면(120A)과 대응하는 제2면(130B)을 갖는다.
제 2 반도체 칩(130)의 제2면(130B)은 제 1 반도체 칩(120)의 일면(120A) 상에 제 2 접착부재(172)를 매개로 실장된다.
제 1 도전성 연결부재(160)에 의한 패키지의 높이 상승을 줄이기 위하여, 제 2 반도체 칩(130)은 제 1 본딩 패드부(P1)가 노출되도록 제 1 반도체 칩(120)과 어긋난 상태로 스택된다. 따라서, 제 2 반도체 칩(130)의 일단부는 제 1 반도체 칩(120)에 의해 지지(support)되지만, 제 2 반도체 칩(130)의 일단부와 대향하는 타단부는 제 1 반도체 칩(120)에 의해 지지되지 않고 오버행(over hang)된다.
제 1 반도체 칩(120)에 의해 지지되지 않는 제 2 반도체 칩(130)의 타단부는 제1면(130A)에 제 2 본딩 패드(132)가 위치하는 제 2 본딩 패드부(P2)를 포함한다.
제 2 보강부재(142)는 제 2 반도체 칩(130)의 제1면(130A) 상에 제 2 본딩 패드부(P2)를 덮도록 형성된다.
제 2 재배선 부재(152)는 제 2 본딩 패드(132)를 제 2 보강부재(142) 위로 재배치시킨다.
제 2 재배선 부재(152)는 제 2 본딩 패드(132) 상에 형성되는 제 3 본딩 볼(152A)과, 일단이 제 3 본딩볼(152A)과 연결되고 일부가 제 2 보강부재(142) 위에서 노출되도록 형성된 제 3 금속 와이어(152B)를 포함할 수 있다.
제 3 금속 와이어(152B)는 제 2 본딩 패드(132) 바깥쪽 제 2 반도체 칩(130)의 가장자리에서 제 2 보강부재(142) 위로 노출된다.
제 2 도전성 연결부재(162)는 제 2 재배선 부재(152)와 기판(110)의 일측과 대향하는 타측 가장자리에 형성된 제 2 접속 패드(114)를 전기적으로 연결한다.
제 2 도전성 연결부재(162)는 제 2 보강부재(142) 위에 노출된 제 3 금속 와이어(152B) 상에 형성되는 제 4 본딩볼(162A)과, 제 4 본딩볼(162A)과 기판(110)의 제 2 접속 패드(114)를 전기적으로 연결하는 제 4 금속 와이어(162B)를 포함할 수 있다.
그리고, 제 1, 제 2 반도체 칩(120, 130)을 포함한 기판(110) 상면은 봉지부(180)에 의해 몰딩되고, 기판(110) 하면의 볼랜드(116)에는 외부와의 전기적 접속을 이루기 위하여 솔더볼과 같은 외부접속단자(190)가 장착된다.
도 3은 본 발명의 제 2 실시예에 따른 스택 패키지를 도시한 단면도이다.
도 3을 참조하면, 본 발명의 제 2 실시예에 따른 스택 패키지(200)는 제 1 실시예와 달리 보강부재가 본딩 패드부를 포함한 반도체 칩의 상면 전체에 형성되고, 보강부재를 매개로 반도체 칩들이 스택되는 구조를 갖는다.
도 3를 참조하면, 본 발명의 제 2 실시예에 따른 스택 패키지(200)는, 기판(210), 제 1, 제 2 반도체 칩(220, 230), 제 1, 제 2 보강부재(240, 242), 제 1, 제 2 재배선 부재(250, 252) 및 제 1, 제 2 도전성 연결부재(260, 262) 및 접착부재(270)를 포함한다.
그 외에, 봉지부(280) 및 외부접속단자(290)를 더 포함할 수 있다.
기판(210)은 플레이트 형상을 가질 수 있다. 플레이트 형상을 갖는 기판(210)은 상면(210A), 하면(210B) 및 측면(210C)을 갖는다.
기판(210)의 상면(210A)에는 제 1, 제 2 접속 패드(212, 214)가 형성되고, 기판(210)의 하면(210B)에는 볼랜드(216)가 형성된다.
제 1 반도체 칩(220)은 제 1, 제 2 접속 패드(212, 214) 안쪽 기판(210) 상면(210A)에 접착부재(270)를 매개로 실장된다.
제 1 반도체 칩(220)은 기판(210)과 대향하는 일면(220A) 및 기판(210)과 대응하는 타면(220B)을 갖는다.
제 1 반도체 칩(220)은 일면(220A)에 제 1 본딩 패드(222)가 위치하는 제 1 본딩 패드부(P1)를 포함한다.
제 1 보강부재(240)는 제 1 본딩 패드부(P1)를 포함한 제 1 반도체 칩(220) 의 일면(220A)을 덮도록 형성된다.
제 1 보강부재(240)는 접착제 성분을 포함한다.
제 1 재배선 부재(250)는 제 1 본딩 패드(222)를 제 1 보강부재(240) 위로 재배치시킨다.
제 1 재배선 부재(250)는 제 1 본딩 패드(222) 상에 형성되는 제 1 본딩 볼(250A)과, 일단이 제 1 본딩볼(250A)과 연결되고 일부가 제 1 보강부재(240) 위에서 노출되도록 형성된 제 1 금속 와이어(250B)를 포함할 수 있다.
제 1 금속 와이어(250B)는 제 1 본딩 패드(222) 바깥쪽 제 1 반도체 칩(220)의 가장자리에서 제 1 보강부재(240) 위로 노출된다.
제 1 도전성 연결부재(260)는 제 1 재배선 부재(250)와 기판(210) 일측 가장자리에 형성된 제 1 접속 패드(212)를 전기적으로 연결한다.
제 1 도전성 연결부재(260)는 제 1 보강부재(240) 위에 노출된 제 1 금속 와이어(250B) 상에 형성되는 제 2 본딩볼(260A)과, 제 2 본딩볼(260A)과 기판(210)의 제 1 접속 패드(212) 사이를 전기적으로 연결하는 제 2 금속 와이어(260B)를 포함할 수 있다.
제 1 반도체 칩(220)의 일면(220A) 상에는 제 2 반도체 칩(230)이 실장된다.
제 2 반도체 칩(230)은 제 1 반도체 칩(220)의 일면(220A)과 대향하는 제1면(230A) 및 제 1 반도체 칩(220)의 일면(220A)과 대응하는 제2면(230B)을 갖는다.
제 2 반도체 칩(230)의 제2면(230B)은 제 1 반도체 칩(220)의 일면(220A) 상에 제 1 보강부재(240)를 매개로 실장된다.
제 1 도전성 연결부재(260)에 의한 패키지의 높이 상승을 줄이기 위하여, 제 2 반도체 칩(230)은 제 1 본딩 패드부(P1)가 노출되도록 제 1 반도체 칩(220)과 어긋난 상태로 실장된다. 따라서, 제 2 반도체 칩(230)의 일단부는 제 1 반도체 칩(220)에 의해 지지되지만, 제 2 반도체 칩(230)의 일단부와 대향하는 타단부는 제 1 반도체 칩(220)에 의해 지지되지 않고 오버행(over hang)된다.
제 1 반도체 칩(220)에 의해 지지되지 않는 제 2 반도체 칩(230)의 타단부는 제1면(230A)에 제 2 본딩 패드(232)가 위치하는 제 2 본딩 패드부(P2)를 포함한다.
제 2 보강부재(242)는 제 2 본딩 패드부(P2)를 포함한 제 2 반도체 칩(230)의 제1면(230B)을 덮도록 형성된다.
제 2 보강부재(242)는 접착제 성분을 포함할 수 잇다.
제 2 재배선 부재(252)는 제 2 본딩 패드(232)를 제 2 보강부재(242) 위로 재배치시킨다.
제 2 재배선 부재(252)는 제 2 본딩 패드(232) 상에 형성되는 제 3 본딩 볼(252A)과, 일단이 제 3 본딩볼(252A)과 연결되며 일부가 제 2 보강부재(242) 위에서 노출되도록 형성된 제 3 금속 와이어(252B)로 구성될 수 있다.
제 3 금속 와이어(252B)는 제 2 본딩 패드(232) 바깥쪽 제 2 반도체 칩(230)의 가장자리에서 제 2 보강부재(242) 위로 노출된다.
제 2 도전성 연결부재(262)는 제 2 재배선 부재(252)와 기판(210)의 제 2 접속 패드(214)를 전기적으로 연결한다.
제 2 도전성 연결부재(262)는 제 2 보강부재(242) 위에 노출된 제 3 금속 와 이어(252B) 상에 형성되는 제 4 본딩볼(262A)과, 제 4 본딩볼(262A)과 기판(210)의 일측과 대향하는 타측에 형성된 제 2 접속 패드(214)를 전기적으로 연결하는 제 4 금속 와이어(262B)를 포함할 수 있다.
그리고, 제 1, 제 2 반도체 칩(220, 230)을 포함한 기판(210) 상면은 봉지부(280)에 의해 몰딩되고, 기판(210) 하면의 볼랜드(216)에는 외부와의 전기적 접속을 이루기 위하여 솔더볼과 같은 외부접속단자(290)가 장착된다.
전술한 실시예들에서는, 기판 상에 스택되는 반도체 칩의 개수가 2개인 경우에 한하여 설명하였으나, 본 발명은 이에 한정되지 않으며 기판상에 스택되는 반도체 칩의 개수가 3개 이상인 경우도 가능하다.
이상에서 상세하게 설명한 바에 의하면, 보강 부재에 의하여 본딩 패드부의 강도가 증가되어, 상부에 위치하는 반도체 칩의 본딩 패드부가 하부의 반도체 칩에 의해 지지되지 않더라도 본딩 와이어 공정시 본딩 패드부가 바운싱되지 않으므로, 본딩 와이어의 루프 변형, 본딩 패드부의 휘어짐 및 크랙이 방지된다.
따라서, 본딩 와이어의 루프 변형에 따른 불량을 방지하기 위한 최적화 작업을 수행하지 않아도 되므로 작업 시간이 단축되어 생산성이 향상되고, 본딩 패드부의 휘어짐으로 인한 본딩 패드와 본딩 와이어간 접촉불량이 방지되며, 본딩 패드부의 크랙으로 인한 불량이 감소되어 수율이 향상된다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로 부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 종래 기술에 따른 스택 패키지의 문제점을 설명하기 위한 도면이다.
도 2는 본 발명의 제 1 실시예에 따른 스택 패키지를 나타낸 도면이다.
도 3은 본 발명의 제 2 실시예에 따른 스택 패키지를 나타낸 도면이다.
<도면의 주요부분에 대한 설명>
110 : 기판
120, 130 : 제 1, 제 2 반도체 칩
140, 142 : 제 1, 제 2 보강부재
150. 152 : 제 1, 제 2 재배선 부재
160, 162 : 제 1, 제 2 도전성 연결부재

Claims (7)

  1. 상면에 접속 패드가 형성된 기판;
    상면에 본딩 패드가 위치하는 본딩 패드부를 포함하며 상기 기판 상면에 상기 본딩 패드부가 노출되도록 서로 어긋나게 스택되는 적어도 2개 이상의 반도체 칩들;
    상기 반도체 칩들 상면에 상기 본딩 패드부를 덮도록 형성되는 보강 부재;
    상기 본딩 패드를 상기 보강 부재 위로 재배치시키는 재배선 부재;및
    상기 재배선 부재와 상기 기판의 상기 접속 패드를 전기적으로 연결하는 도전성 연결부재;
    를 포함하는 것을 특징으로 하는 스택 패키지.
  2. 제 1항에 있어서,
    상기 기판과 상기 반도체 칩 사이, 상기 반도체 칩들 사이에 개재되는 접착 부재를 더 포함하며, 상기 반도체 칩들은 상기 접착 부재를 매개로 스택되는 것을 특징으로 하는 스택 패키지.
  3. 제 1항에 있어서,
    상기 보강 부재는 접착제 성분을 포함하는 것을 특징으로 하는 스택 패키지.
  4. 제 1항에 있어서,
    상기 보강 부재는 접착제 성분을 포함하고 상기 본딩 패드부를 포함한 상기 반도체 칩의 상면을 덮도록 형성되며, 상기 반도체 칩들은 상기 보강 부재를 매개로 스택되는 것을 특징으로 하는 스택 패키지.
  5. 제 1항에 있어서,
    상기 재배선 부재는,
    상기 본딩 패드 상에 형성되는 본딩볼;및
    상기 본딩볼에 일단이 연결되고 일부가 상기 보강부재 위에서 노출되도록 형성되는 금속 와이어;
    를 포함하는 것을 특징으로 하는 스택 패키지.
  6. 제 5항에 있어서,
    상기 금속 와이어는,
    상기 본딩 패드 바깥쪽 상기 반도체 칩의 가장자리에서 상기 보강부재 위로 노출되는 것을 특징으로 하는 스택 패키지.
  7. 제 1항에 있어서,
    상기 도전성 연결부재는,
    상기 보강부재 위에 배치된 상기 재배선 부재 상에 형성되는 본딩볼;및
    상기 본딩볼과 상기 기판의 접속 패드를 연결하는 금속 와이어;
    를 포함하는 것을 특징으로 하는 스택 패키지.
KR1020090135205A 2009-12-31 2009-12-31 스택 패키지 KR101078742B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090135205A KR101078742B1 (ko) 2009-12-31 2009-12-31 스택 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090135205A KR101078742B1 (ko) 2009-12-31 2009-12-31 스택 패키지

Publications (2)

Publication Number Publication Date
KR20110078402A true KR20110078402A (ko) 2011-07-07
KR101078742B1 KR101078742B1 (ko) 2011-11-02

Family

ID=44917868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090135205A KR101078742B1 (ko) 2009-12-31 2009-12-31 스택 패키지

Country Status (1)

Country Link
KR (1) KR101078742B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160023037A (ko) * 2014-08-21 2016-03-03 에스케이하이닉스 주식회사 오버행부를 구비한 반도체 패키지

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102116962B1 (ko) 2013-06-25 2020-05-29 삼성전자주식회사 반도체 패키지

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100914552B1 (ko) 2005-07-25 2009-09-02 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 모듈

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160023037A (ko) * 2014-08-21 2016-03-03 에스케이하이닉스 주식회사 오버행부를 구비한 반도체 패키지

Also Published As

Publication number Publication date
KR101078742B1 (ko) 2011-11-02

Similar Documents

Publication Publication Date Title
KR100817073B1 (ko) 휨방지용 보강부재가 기판에 연결된 반도체 칩 스택 패키지
KR101096039B1 (ko) 인쇄회로기판 및 이를 이용한 반도체 패키지
US20080073786A1 (en) Semiconductor device and method of manufacturing the same
KR20100056247A (ko) 접착층을 구비하는 반도체 패키지
KR101078742B1 (ko) 스택 패키지
US8072069B2 (en) Semiconductor device and method of manufacturing a semiconductor device
KR20090113679A (ko) 스택 패키지
KR20110138788A (ko) 적층형 반도체 패키지
US20080265249A1 (en) Stacked semiconductor device assembly and package
KR100772103B1 (ko) 적층형 패키지 및 그 제조 방법
US20080203553A1 (en) Stackable bare-die package
KR101354750B1 (ko) 반도체 디바이스 및 그 제조 방법
KR100900240B1 (ko) 스택 패키지 및 그의 제조 방법
KR20100050976A (ko) 반도체 패키지 및 그의 제조 방법
KR100650769B1 (ko) 적층형 패키지
US20100149770A1 (en) Semiconductor stack package
US20240096780A1 (en) Multi-level staggered terminal structure and semiconductor package and assembly using the same
KR20070078953A (ko) 적층형 패키지
KR101096454B1 (ko) 반도체 패키지 및 그 제조방법
KR20100050981A (ko) 반도체 패키지 및 이를 이용한 스택 패키지
KR20110107117A (ko) 반도체 패키지
US20100219532A1 (en) Semiconductor device
KR20110056766A (ko) 반도체 패키지
TWM624696U (zh) 覆晶堆疊封裝結構
KR20110123506A (ko) 반도체 패키지용 기판 및 이를 포함하는 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee