TWM624696U - 覆晶堆疊封裝結構 - Google Patents

Abstract

一種覆晶堆疊封裝結構，包括：具有內連接結構的基板，基板具有上表面、背面及內連接結構；第一晶片，具有主動面及背面，第一晶片的主動面上的兩側邊具有複數個銲墊且第一晶片的主動面朝下設置在基板的上表面，使得銲墊與基板的上表面電性連接；第二晶片的主動面朝下以扇出的方式堆疊在第一晶片的背面上，使得第二晶片的主動面上具有第二銲墊的側邊曝露且朝向基板的上表面，且第二晶片的第二銲墊與基板的上表面電性連接。藉此，達成高密度堆疊且有效減少堆疊與封裝厚度及省略打線製程，並且無需考慮打線偏移或斷裂之風險。

Description

覆晶堆疊封裝結構

本創作揭露一種覆晶堆疊封裝結構，特別是一種以扇出方式透過覆晶接合並整合基板與晶片的覆晶堆疊封裝結構。

由於電子產品朝向輕薄短小化與高密度積體電路發展已成為現今趨勢，當產品尺寸縮小，基板可提供的黏晶面積亦被縮小，所有需要的晶片無法再以並排方式(side-by-side)全部黏貼到基板上，晶片與晶片之間必須作堆疊處理。已知一種晶片之銲墊配置為單側邊，其堆疊方式係以主動面朝上的方式進行階梯式斜向堆疊，以使單側銲墊露出，以便於使用銲線作為電性連接至基板之媒介。階梯式斜向堆疊的方式雖不需設置間隔件，並且可降低多晶片堆疊高度，但基板對晶片的結合力甚差。此外，在堆疊過程，晶片上銲墊與基板上接墊之間的距離會隨著堆疊的高度增加而增加，進而使得連接之銲線的長度增加，並且銲線都集中在一特定區域，這種堆疊型態會有銲線過長與銲線密集的現象，容易發生沖線問題。此外，所形成的銲線會有超過晶片之弧高。為避免銲線外露，封裝厚度必須增加。

本創作的主要目的提供一種覆晶堆疊封裝結構，利用覆晶與扇出方式配合下所形成的覆晶堆疊封裝結構，以解決先前技術中晶片與基板間黏合性的缺陷和晶片與基板堆疊所致使封裝厚度增加問題之外，且同時排除利用銲線或引腳作為電性連接至基板之媒介，所產生的銲線密集現象發生沖線或設置空間不足等問題等技術問題。

本創作的另一目的在於，利用覆晶與扇出方式配合下所形成的堆疊封裝結構設計，減小了推疊封裝距離及高度，不僅可以排除打線及引線斷裂或銲線過於密集之風險，同時還可以提高晶片製造的良率。

根據上述目的，本創作揭露一種覆晶堆疊封裝結構，包括：具有內連接結構的基板，其中，基板的上表面與背面中具有內連接結構；第一晶片，第一晶片的主動面上的兩側邊具有複數個第一銲墊且第一晶片的主動面朝下設置在基板的上表面，使得第一銲墊與基板的上表面電性連接；以及第二晶片，第二晶片的主動面的一側邊具有複數個第二銲墊，第二晶片的主動面朝下以扇出的方式堆疊在第一晶片的背面上，使得第二晶片的主動面上具有第二銲墊的側邊曝露且朝向基板的上表面，且第二晶片的第二銲墊與基板的上表面電性連接。

在本創作的較佳實施例中，在基板的上表面還設有重分布線(RDL,redistribution line)，重分布線與基板的內連接結構電性連接。

根據上述目的，本創作揭露一種覆晶堆疊封裝結構，包括：具有內連接結構的基板，其中，基板的上表面與背面中具有內連接結構；第一晶片，第一晶片的主動面上的兩側邊具有複數個第一銲墊且第一晶片的主動面朝下設置在基板的上表面，使得第一銲墊與基板的上表面電性連接；以及第二晶片，第二 晶片的主動面的一側邊具有複數個第二銲墊，第二晶片的主動面朝下以扇出的方式堆疊在第一晶片的背面上，使得第二晶片的主動面上具有第二銲墊的側邊曝露且朝向基板的上表面，且第二晶片的第二銲墊與基板的上表面電性連接。

在本創作的較佳實施例中，在基板的上表面還設有重分布線(RDL,redistribution line)，重分布線與基板的內連接結構電性連接。

在本創作的較佳實施例中，第一晶片的主動面上的兩側邊的第一銲墊還透過基板的上表面的重分布線與基板的內連接結構電性連接。

在本創作的較佳實施例中，在第二晶片的主動面上的側邊的複數個第二銲墊透過基板上表面的重分布線分別與基板的內連接結構及第一晶片電性連接。

在本創作的較佳實施例中，第二晶片的複數個第二銲墊的高度等於第一晶片及第一晶片上複數個第一銲墊的高度之總和。

在本創作的較佳實施例中，第一晶片的背面與第二晶片的主動面之間還包含非導電膠，用以固定第一晶片及第二晶片。

在本創作的較佳實施例中，第一晶片及第二晶片可以是具有相同功能、相同尺寸或者具有不相同功能、不同尺寸的晶片。

1:覆晶堆疊封裝結構

10:基板

101:具有內連接結構的基板背面

102:具有內連接結構的基板上表面

104:內連接結構

106:重分布線

2:具有重分布線的覆晶堆疊封裝結構

20:第一晶片

201:第一晶片主動面

202:第一晶片的背面

204:第一銲墊

30:第二晶片

301:第二晶片主動面

302:第二晶片的背面

304:第二銲墊

40:非導電膠

圖1是根據本創作所揭露的技術，表示覆晶堆疊封裝結構的截面示意圖。

圖2是根據本創作所揭露的技術，表示具有重分布線的覆晶堆疊封裝結構的另一實施例的截面示意圖。

本創作在此所探討的方向為一種覆晶堆疊封裝結構，特別是利用覆晶與扇出製程所形成的堆疊結構，故可適用於多個基板與多個晶片之間的堆疊，由於封裝結構簡單，可以節省封裝成本之外，利用覆晶與扇出方式配合下所形成的覆晶堆疊封裝結構，以解決上述晶片與基板間黏合性的缺陷及排除利用銲線或引腳作為電性連接至基板之媒介所產生的銲線密集現象發生沖線或設置空間不足等技術問題之外，同時因晶片與基板的堆疊設計下不需要引線或銲線與基板進行電性連接，減小了晶片與基板間推疊及封裝的厚度，為了能徹底地了解本創作，將在下列的描述中提出詳盡的步驟及其組成。眾所皆知的晶片與覆晶以及扇出的製程方式及詳細步驟並未描述於細節當中，以避免造成本創作不必要的限制。然而對於本創作的較佳實施例，則會詳細描述如下，除了這些詳細描述之外，本創作還能夠施行在其他實施例中，且本創作的範圍不受限定，其以之後的專利範圍為準。

請參閱圖1，圖1表示本創作所揭露的覆晶堆疊封裝結構的截面示意圖。在圖1中，覆晶堆疊封裝結構1由下往上包括有：具有內連接結構104的基板10、第一晶片20及第二晶片30，其中，基板10內具有內連接結構(interconnect structure)104，第一晶片20具有主動面201及背面202，在第一晶片20的主動面201上的兩側邊分別具有多個第一銲墊204，將第一晶片20的主動面201朝下及背面202朝上，以覆晶(flip chip)方式將第一晶片20的主動面201設置在基板10的上表面102，使得第一晶片20的主動面201上的兩側邊的第一銲墊204分別與基板10電 性連接，具體來說，第一晶片20的主動面201上的兩側邊的第一銲墊204與基板10的內連接結構104電性連接。

接著，請同樣參考圖1。第二晶片30，具有主動面301及背面302，於主動面301的一側邊上具有多個第二銲墊304，同樣的將第二晶片30的主動面301朝下及背面302朝上，以覆晶並且以扇出(fan out)(或偏移(offset))的方式將第二晶片30的主動面301設置在第一晶片20的背面202上，使得第二晶片30具有多個第二銲墊304設置在第一晶片20的背面202上，且暴露並設置在基板10的上表面102上並且與基板10電性連接。在本創作的實施例中，第二晶片30的第二銲墊304的高度等於第一晶片20的厚度加上在該第一晶片20的主動面201上的銲墊204的高度的總和。據此，第一晶片20與第二晶片30可以透過基板10的內連接結構104來達到電性連接的目的；此外，可以藉由基板10的內連接結構104分別控制第一晶片20及第二晶片30。於本創作的一實施例中，在基板10的上表面102與第一晶片20的主動面201之間以及第一晶片20的背面202與第二晶片30的主動面301之間還設有非導電膠40用以將第一晶片20及第二晶片30固定於基板10上。

請參考圖2。圖2是根據本創作所揭露的技術，表示覆晶堆疊封裝結構的另一實例的截面示意圖。在圖2中，具有重分布線的覆晶堆疊封裝結構2由下往上同樣是基板10、第一晶片20及第二晶片30，其中基板10、第一晶片20與第二晶片30的設置方式與圖1相同在此不多加陳述，與圖1的差別在於：在第一晶片20與基板10之間還設有重分布線106(RDL，redistribution line)，此重分布線106用於將基板10的內連接結構104與第一晶片20的第一銲墊204電性連接，同時也與第二晶片30的第二銲墊304電性連接，除了電性連接之外亦具有傳遞訊號目的。同樣的，在此實施例中，第二晶片30的第二銲墊304的高度等於第一晶片20的厚度 加上在第一晶片20的主動面201上的第一銲墊204的高度的總和。此外，第一晶片20及第二晶片30可以是具有相同功能、相同尺寸或者具有不相同功能、不同尺寸的晶片。

由上述圖1及圖2的覆晶堆疊封裝結構1、2可以得到，利用扇出的方式堆疊晶片可以降低由於晶片本身的高度帶來後續組裝成電子元件空間限制，且利用覆晶堆疊及重分布線的使用可以增加傳輸訊號的有效性。綜上所述，本創作所揭露的覆晶堆疊封裝結構1解決了晶片與基板間黏合性的缺陷和晶片與基板堆疊後導致封裝厚度增加問題之外，同時排除了利用銲線或引腳作為電性連接至基板之媒介，所產生的銲線密集現象以及所發生沖線或設置空間不足等技術問題。

由以上詳述說明，可使熟知本項技藝者明瞭本創作實為一具有可供產業利用性、新穎性及進步性者，應符合我國專利法申請要件無疑，爰依法提出新型專利申請。

惟以上所述者，僅為本創作的較佳實施例而已，當不能以此限定本創作實施的範圍，故舉凡依本創作申請專利範圍及創作說明書內容所述之形狀、構造、特徵及其特徵所為之均等變化與修飾，皆仍屬於本創作專利涵蓋範圍內。

1:覆晶堆疊封裝結構

10:基板

101:具有內連接結構的基板背面

102:具有內連接結構的基板上表面

104:內連接結構

20:第一晶片

201:第一晶片主動面

202:第一晶片的背面

204:第一銲墊

30:第二晶片

301:第二晶片主動面

302:第二晶片的背面

304:第二銲墊

40:非導電膠

Claims (8)

1. 一種覆晶堆疊封裝結構，包括：具有一內連接結構的一基板，該基板具有一上表面及一背面，其中，該基板的該上表面與該背面中具有一內連接結構；一第一晶片，具有一主動面及一背面，該第一晶片的該主動面上的兩側邊具有複數個第一銲墊，該第一晶片的該主動面朝下設置在該基板的該上表面，使得該些第一銲墊與該基板的該上表面電性連接；以及一第二晶片，具有一主動面及一背面，該第二晶片的該主動面的一側邊具有複數個第二銲墊，該第二晶片的該主動面朝下以扇出的方式堆疊在該第一晶片的該背面上，使得該第二晶片的該主動面上具有該些第二銲墊的該側邊曝露且朝向該基板的該上表面，且該第二晶片的該些第二銲墊與該基板的該上表面電性連接。
2. 如請求項1所述之覆晶堆疊封裝結構，其中在該基板的該上表面上還設有一重分布線(RDL,redistribution line)，該重分布線與該基板的該內連接結構電性連接。
3. 如請求項2所述之覆晶堆疊封裝結構，其中在該第一晶片的該主動面上的該兩側邊的該些第一銲墊透過該基板的該上表面的該重分布線與該基板的該內連接結構電性連接。
4. 如請求項2所述之覆晶堆疊封裝結構，其中在該第二晶片的該主動面上的該側邊的該些第二銲墊透過該基板的該上表面的該重分布線分別與該基板的該內連接結構及該第一晶片電性連接。
5. 如請求項1所述之覆晶堆疊封裝結構，其中該第一晶片透過該基板的該內連接結構與該第二晶片電性連接。
6. 如請求項1、4或5所述之覆晶堆疊封裝結構，其中該第一晶片的該背面與該第二晶片的該主動面之間還包含一非導電膠，該非導電膠用以固定該第一晶片及該第二晶片。
7. 如請求項1、4或5所述之覆晶堆疊封裝結構，其中該第二晶片的該些第二銲墊的高度等於該第一晶片的一厚度及在該第一晶片的該主動面上的該些第一銲墊的高度的總和。
8. 如請求項1、4或5所述之覆晶堆疊封裝結構，其中該第一晶片及該第二晶片可以是具有相同功能、相同尺寸或者具有不相同功能、不同尺寸的晶片。

Images