KR20160012125A - 접착제 조성물, 접착 시트 및 반도체 장치의 제조 방법 - Google Patents

접착제 조성물, 접착 시트 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20160012125A
KR20160012125A KR1020157031614A KR20157031614A KR20160012125A KR 20160012125 A KR20160012125 A KR 20160012125A KR 1020157031614 A KR1020157031614 A KR 1020157031614A KR 20157031614 A KR20157031614 A KR 20157031614A KR 20160012125 A KR20160012125 A KR 20160012125A
Authority
KR
South Korea
Prior art keywords
adhesive
adhesive layer
double bond
reactive double
filler
Prior art date
Application number
KR1020157031614A
Other languages
English (en)
Other versions
KR101752992B1 (ko
Inventor
사야카 츠치야마
나오야 사이키
유이치로 아즈마
히데아키 스즈키
Original Assignee
린텍 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2013111974A external-priority patent/JP6029536B2/ja
Priority claimed from JP2013126935A external-priority patent/JP6029544B2/ja
Application filed by 린텍 가부시키가이샤 filed Critical 린텍 가부시키가이샤
Publication of KR20160012125A publication Critical patent/KR20160012125A/ko
Application granted granted Critical
Publication of KR101752992B1 publication Critical patent/KR101752992B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J133/00—Adhesives based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides, or nitriles thereof; Adhesives based on derivatives of such polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08J—WORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J3/00—Processes of treating or compounding macromolecular substances
    • C08J3/24—Crosslinking, e.g. vulcanising, of macromolecules
    • C08J3/242—Applying crosslinking or accelerating agent onto compounding ingredients such as fillers, reinforcements
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/34—Silicon-containing compounds
    • C08K3/36—Silica
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K9/00—Use of pretreated ingredients
    • C08K9/04—Ingredients treated with organic substances
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L33/00—Compositions of homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and only one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides or nitriles thereof; Compositions of derivatives of such polymers
    • C08L33/04—Homopolymers or copolymers of esters
    • C08L33/06—Homopolymers or copolymers of esters of esters containing only carbon, hydrogen and oxygen, which oxygen atoms are present only as part of the carboxyl radical
    • C08L33/062—Copolymers with monomers not covered by C08L33/06
    • C08L33/066—Copolymers with monomers not covered by C08L33/06 containing -OH groups
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J133/00—Adhesives based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides, or nitriles thereof; Adhesives based on derivatives of such polymers
    • C09J133/04—Homopolymers or copolymers of esters
    • C09J133/06—Homopolymers or copolymers of esters of esters containing only carbon, hydrogen and oxygen, the oxygen atom being present only as part of the carboxyl radical
    • C09J133/062—Copolymers with monomers not covered by C09J133/06
    • C09J133/066—Copolymers with monomers not covered by C09J133/06 containing -OH groups
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J133/00—Adhesives based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides, or nitriles thereof; Adhesives based on derivatives of such polymers
    • C09J133/04—Homopolymers or copolymers of esters
    • C09J133/06—Homopolymers or copolymers of esters of esters containing only carbon, hydrogen and oxygen, the oxygen atom being present only as part of the carboxyl radical
    • C09J133/10—Homopolymers or copolymers of methacrylic acid esters
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C09J163/10—Epoxy resins modified by unsaturated compounds
    • C09J7/0239—
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08J—WORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J2333/00—Characterised by the use of homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and only one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides, or nitriles thereof; Derivatives of such polymers
    • C08J2333/04—Characterised by the use of homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and only one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides, or nitriles thereof; Derivatives of such polymers esters
    • C08J2333/06—Characterised by the use of homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and only one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides, or nitriles thereof; Derivatives of such polymers esters of esters containing only carbon, hydrogen, and oxygen, the oxygen atom being present only as part of the carboxyl radical
    • C08J2333/10—Homopolymers or copolymers of methacrylic acid esters
    • C08J2333/12—Homopolymers or copolymers of methyl methacrylate
    • C09J2201/606—
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C09J2205/102—
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/302—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier the adhesive being pressure-sensitive, i.e. tacky at temperatures inferior to 30°C
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/304—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier the adhesive being heat-activatable, i.e. not tacky at temperatures inferior to 30°C
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/40—Additional features of adhesives in the form of films or foils characterized by the presence of essential components
    • C09J2301/408—Additional features of adhesives in the form of films or foils characterized by the presence of essential components additives as essential feature of the adhesive layer
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2433/00—Presence of (meth)acrylic polymer
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2463/00—Presence of epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0544—14th Group
    • H01L2924/05442—SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0635—Acrylic polymer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Polymers & Plastics (AREA)
  • Medicinal Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)

Abstract

(과제) 접착제층 중에 필러를 균일하게 혼합할 수 있고, 다단 패키지의 제조에 있어서 접착제층을 일괄 경화시키는 프로세스를 채용한 경우에도, 경화 전에는 와이어 본딩을 안정적으로 실시할 수 있고, 경화 후에는 우수한 접착 강도를 나타내고, 특히 반도체 장치에 있어서 높은 패키지 신뢰성을 달성할 수 있는 접착제 조성물 및 그 접착제 조성물로 이루어지는 접착제층을 갖는 접착 시트 그리고 그 접착 시트를 사용한 반도체 장치의 제조 방법을 제공하는 것.
(해결 수단) 본 발명의 접착제 조성물은, 아크릴 중합체 (A), 반응성 이중 결합기를 갖는 열 경화성 수지 (B) 및 반응성 이중 결합기를 표면에 갖는 필러 (C) 를 포함하고, 당해 아크릴 중합체 (A) 의 중량 평균 분자량이 50 만 이상이고, 당해 열 경화성 수지 (B) 가 에폭시 수지 및 열 경화제로 이루어지고, 당해 에폭시 수지 및 당해 열 경화제의 어느 일방 또는 양방이 반응성 이중 결합기를 갖는다.

Description

접착제 조성물, 접착 시트 및 반도체 장치의 제조 방법{ADHESIVE AGENT COMPOSITION, ADHESIVE SHEET, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 반도체 칩을 유기 기판이나 리드 프레임 혹은 다른 반도체 칩에 접착 (다이 본딩) 하는 공정에서 사용하는 데에 특히 적합한 접착제 조성물 및 그 접착제 조성물로 이루어지는 접착제층을 갖는 접착 시트 그리고 그 접착 시트를 사용한 반도체 장치의 제조 방법에 관한 것이다.
실리콘, 갈륨비소 등의 반도체 웨이퍼는 큰 직경의 상태로 제조되고, 이 웨이퍼는 소자 소편 (반도체 칩) 으로 절단 분리 (다이싱) 된 후에 다음 공정인 마운트 공정으로 옮겨지고 있다. 이 때, 반도체 웨이퍼는 미리 접착 시트에 첩착된 상태로 다이싱, 세정, 건조, 익스팬딩, 픽업의 각 공정이 가해진 후, 다음 공정인 본딩 공정으로 이송된다.
이들 공정 중에서 픽업 공정과 본딩 공정의 프로세스를 간략화하기 위해서, 웨이퍼 고정 기능과 다이 접착 기능을 동시에 겸비한 다이싱·다이 본딩용 접착 시트가 다양하게 제안되어 있다 (특허문헌 1 등). 특허문헌 1 에 개시되어 있는 접착 시트는, 이른바 다이렉트 다이 본딩을 가능하게 하고, 다이 접착용 접착제의 도포 공정을 생략할 수 있다. 이 접착제는, 아크릴 중합체, 반응성 이중 결합기 함유 에폭시 수지 및 열 경화제를 포함하고, 필요에 따라 실리카 등의 필러를 포함한다.
최근의 반도체 장치에 대한 요구 물성은 매우 엄격한 것이 되어 있다. 예를 들어, 전자 부품의 접속에 있어서는, 패키지 전체가 땜납 융점 이상의 고온하에 노출되는 표면 실장법 (리플로우) 이 실시되고 있다. 또한, 최근에서는 납을 포함하지 않는 땜납으로의 이행에 의해, 실장 온도는 260 ℃ 정도까지 상승하고 있다. 이 때문에, 실장시에 반도체 패키지 내부에서 발생하는 응력이 종래보다 커져, 접착 계면에 있어서의 박리나 패키지 크랙과 같은 문제를 일으킬 가능성이 높아지고 있다. 그래서, 상기 특허문헌 1 에서는, 에폭시 수지로서, 반응성 이중 결합기 함유 에폭시 수지를 사용하여, 아크릴 중합체와 에폭시 수지의 상용성을 향상시킴으로써, 접착 신뢰성을 개선하고 있다.
또한, 고밀도 실장을 위하여, 칩이 다단 적층된 패키지 구조가 제안되어 있다. 이 패키지 구조에서는, 기판과 칩 사이의 접착 뿐만 아니라, 칩과 칩 사이의 접착이 필요하다. 다단 패키지에서는, 칩 상에 접착제층을 개재하여 칩을 적층하고, 접착제층을 경화시킨 후에, 와이어 본딩을 실시하고, 추가로 칩의 적층, 접착제층의 경화, 와이어 본딩을 축차 실시하여, 칩을 적층해 나간다.
상기와 같은 칩이 다단 적층된 패키지 구조의 반도체 장치의 제조에 있어서는, 이하의 공정이 검토되어 있다. 먼저, 접착제층을 미경화 혹은 반경화의 상태로, 적층 및 와이어 본딩을 실시하여, 모든 칩을 적층한다. 그 후에, 몰드 봉지 공정시에 고온에 장시간 노출되는 것을 이용하여, 접착제층을 일괄하여 본 경화시킨다.
그러나, 이 제법을 채용하는 경우, 와이어 본딩시에는, 접착제층은 미경화 혹은 반경화의 상태에 있다. 이 때문에, 와이어 본딩시에 칩이 진동, 변위하게 되어, 와이어의 위치가 부정확해지거나, 와이어 본딩을 실시할 수 없게 되는 경우가 있다. 이 문제를 해소하기 위해서, 상기 제법을 채용할 때에는, 미경화 상태여도, 비교적 경질인 접착제를 사용하게 된다. 미경화 상태의 접착제층의 경도를 높이기 위한 수단으로는, 접착제에 비교적 다량의 필러를 배합하는 것을 생각할 수 있다.
일본 공개특허공보 2008-133330호
그러나, 접착제에 필러를 균일하게 혼합하는 것은 반드시 용이한 것은 아니다. 접착제 중에서의 필러의 분산성이 나쁘면 필러끼리가 응집함으로써 겉보기 입경이 커져, 접착제층의 두께 정밀도가 저하하거나, 반도체 웨이퍼와의 첩부성이나 접착성을 저하시키는 원인이 되는 경우가 있었다. 특히 필러의 배합량이 증가하면, 상기의 문제는 현저해진다. 또한, 접착제에 필러를 다량으로 배합하면, 상대적으로 경화성 성분 (에폭시 수지 등) 의 배합량은 저하하고, 경화 후의 접착제층의 신뢰성이 저하하는 경우가 있다.
또한, 상기와 같은 접착제층을 일괄 경화시키는 프로세스를 채용한 경우에도, 와이어 본딩시에는 150 ℃ 이상의 고온이 필요하게 되기 때문에, 접착제층이 부분적으로 경화되는 경우가 있었다. 이 바람직하지 않은 경화시에는, 가압은 되어 있지 않기 때문에, 접착제층이 경화하면, 단순히 접착력을 잃게 되어, 접착 강도의 저하를 초래한다. 접착제층이 부분 경화하면, 특히 요철 표면에 대한 추종성이 저하하여, 비교적 요철이 큰 기판 표면이나 다이 패드에 대한 접착성이 현저하게 저하하게 된다.
따라서, 본 발명은, 접착제층 중에 필러를 균일하게 혼합할 수 있고, 다단 패키지의 제조에 있어서 접착제층을 일괄 경화시키는 프로세스를 채용한 경우에도, 경화 전에는 와이어 본딩을 안정적으로 실시할 수 있고, 경화 후에는 우수한 접착 강도를 나타내고, 특히 반도체 장치에 있어서 높은 패키지 신뢰성을 달성할 수 있는 접착제 조성물 및 그 접착제 조성물로 이루어지는 접착제층을 갖는 접착 시트 그리고 그 접착 시트를 사용한 반도체 장치의 제조 방법을 제공하는 것을 목적으로 하고 있다.
상기 과제를 해결하는 본 발명은, 이하의 요지를 포함한다.
[1] 아크릴 중합체 (A), 반응성 이중 결합기를 갖는 열 경화성 수지 (B) 및 반응성 이중 결합기를 표면에 갖는 필러 (C) 를 포함하고,
당해 아크릴 중합체 (A) 의 중량 평균 분자량이 50 만 이상이고,
당해 열 경화성 수지 (B) 가 에폭시 수지 및 열 경화제로 이루어지고,
당해 에폭시 수지 및 당해 열 경화제의 어느 일방 또는 양방이 반응성 이중 결합기를 갖는 접착제 조성물.
[2] 아크릴 중합체 (A), 반응성 이중 결합기를 갖는 열 경화성 수지 (B) 및 반응성 이중 결합기를 표면에 갖는 필러 (C) 를 포함하고,
당해 필러 (C) 의 평균 입경이 0.01 ∼ 0.2 ㎛ 의 범위이고,
당해 열 경화성 수지 (B) 가 에폭시 수지 및 열 경화제로 이루어지고,
당해 에폭시 수지 및 당해 열 경화제의 어느 일방 또는 양방이 반응성 이중 결합기를 갖는 접착제 조성물.
[3] 상기 필러 (C) 가, 반응성 이중 결합기를 표면에 갖는 실리카인 [1] 또는 [2] 에 기재된 접착제 조성물.
[4] 상기 아크릴 중합체 (A) 의 함유 비율이, 접착제 조성물의 전체 질량 중 50 ∼ 90 질량％ 인 [1] ∼ [3] 의 어느 하나에 기재된 접착제 조성물.
[5] 상기 아크릴 중합체 (A) 가 수산기를 갖는 [1] ∼ [4] 의 어느 하나에 기재된 접착제 조성물.
[6] 상기 [1] ∼ [5] 의 어느 하나에 기재된 접착제 조성물로 이루어지는 단층 접착 필름.
[7] 상기 [2] 에 기재된 접착제 조성물로 이루어지는 단층 접착 필름으로서, 250 ℃ 에서 경화 후의 전단 강도가 60 N/5 ㎜□ 이상인 단층 접착 필름.
[8] 상기 [1] ∼ [5] 의 어느 하나에 기재된 접착제 조성물로 이루어지는 접착제층이, 지지체 상에 형성되어 이루어지는 접착 시트.
[9] 상기 [2] 에 기재된 접착제 조성물로 이루어지는 접착제층이 지지체 상에 형성되어 이루어지는 접착 시트로서, 250 ℃ 에서 경화 후의 접착제층의 전단 강도가 60 N/5 ㎜□ 이상인 접착 시트.
[10] 지지체가, 수지 필름인 [8] 또는 [9] 에 기재된 접착 시트.
[11] 지지체가, 점착 시트인 [8] 또는 [9] 에 기재된 접착 시트.
[12] 상기 [8] ∼ [11] 의 어느 하나에 기재된 접착 시트의 접착제층에 반도체 웨이퍼를 첩부하고, 상기 반도체 웨이퍼 및 접착제층을 다이싱하여 반도체 칩으로 하고, 상기 반도체 칩에 접착제층을 고착 잔존시켜 지지체로부터 박리하고, 상기 반도체 칩을 다이 패드부 상 또는 다른 반도체 칩 상에 상기 접착제층을 개재하여 접착하는 공정을 포함하는 반도체 장치의 제조 방법.
[13] 반도체 웨이퍼의 표면에, 개편화 (個片化) 하는 반도체 칩의 형상의 외곽에 맞추어 홈을 형성하고, 반도체 웨이퍼의 표면에 보호 시트를 첩부하고, 이어서 이면측으로부터 홈에 도달할 때까지 박화 처리를 실시함으로써 반도체 웨이퍼를 반도체 칩으로 개편화하는 공정, 및,
상기 [8] ∼ [11] 의 어느 하나에 기재된 접착 시트의 접착제층에 상기 반도체 칩을 첩부하고, 반도체 칩에 접착제층을 고착 잔존시켜 지지체로부터 박리하고, 상기 반도체 칩을 다이 패드부 상 또는 다른 반도체 칩 상에 상기 접착제층을 개재하여 접착하는 공정을 포함하는 반도체 장치의 제조 방법.
본 발명의 제 1 발명에 의하면, 소정의 중량 평균 분자량을 갖는 아크릴 중합체, 반응성 이중 결합기를 갖는 열 경화성 수지, 및 반응성 이중 결합기를 표면에 갖는 필러를 사용함으로써, 또한, 본 발명의 제 2 발명에 의하면, 아크릴 중합체, 반응성 이중 결합기를 갖는 열 경화성 수지, 및 반응성 이중 결합기를 표면에 갖고, 소정의 평균 입경을 갖는 필러를 사용함으로써, 접착제 조성물 중에 있어서의 아크릴 중합체, 열 경화성 수지 및 필러의 상용성이 향상됨과 함께, 접착제 조성물 중에 있어서의 필러의 분산성이 향상된다. 또한, 반응성 이중 결합기끼리가 부가 중합함으로써, 접착제 조성물 중에 삼차원 망목 구조가 형성된다. 그 결과, 우수한 접착 강도로 반도체 칩을 다른 반도체 칩이나 기판에 접합할 수 있고, 과혹한 환경하에 있어서도, 높은 패키지 신뢰성을 나타내는 반도체 장치를 얻을 수 있다. 또한, 미경화 혹은 반경화 상태의 접착제층이 어느 정도의 경도를 갖기 때문에, 접착제층에 대하여 와이어 본딩을 안정적으로 실시할 수 있다.
이하, 본 발명의 접착제 조성물, 접착 시트 및 그 시트를 사용한 반도체 장치의 제조 방법에 대하여 더욱 구체적으로 설명한다.
(접착제 조성물)
본 발명에 관련된 접착제 조성물은, 아크릴 중합체 (A) (이하 「(A) 성분」 이라고도 한다. 다른 성분에 대해서도 동일하다.), 열 경화성 수지 (B), 필러 (C) 를 필수 성분으로서 포함하고, 각종 물성을 개량하기 위해서, 필요에 따라 다른 성분을 포함하고 있어도 된다. 이하, 이들 각 성분에 대하여 구체적으로 설명한다.
(A) 아크릴 중합체
제 1 발명에 있어서의 아크릴 중합체 (A) 의 중량 평균 분자량 (Mw) 은 50 만 이상이고, 바람직하게는 50 만 ∼ 200 만, 보다 바람직하게는 50 만 ∼ 150 만, 더욱 바람직하게는 50 만 ∼ 80 만이다. 아크릴 중합체 (A) 의 중량 평균 분자량이 50 만 미만이 되면, 접착제층의 응집력이 저하하고, 그 접착제층을 이용하여 제조되는 반도체 장치의 패키지 신뢰성이 저하하는 원인이 된다. 아크릴 중합체 (A) 의 중량 평균 분자량이 지나치게 높으면, 피착체 (반도체 웨이퍼, 칩이나 기판 등) 에 대한 첩부성이 저하하고, 전사 불량이나 보이드 등의 발생 요인이 되는 경우가 있다.
제 2 발명에 있어서의 아크릴 중합체 (A) 의 중량 평균 분자량 (Mw) 은 특별히 한정되지 않지만, 바람직하게는 50 만 이상, 보다 바람직하게는 50 만 ∼ 200 만, 더욱 바람직하게는 50 만 ∼ 150 만, 특히 바람직하게는 50 만 ∼ 80 만이다. 아크릴 중합체 (A) 의 중량 평균 분자량이 50 만 미만이 되면, 접착제층의 응집력이 저하하는 경우가 있지만, 제 2 발명에 있어서는 후술하는 소정의 평균 입경을 갖는 필러를 사용함으로써, 피착체와 접착제층의 접착성이 향상되고, 그 결과, 반도체 장치의 패키지 신뢰성이 우수하다. 아크릴 중합체 (A) 의 중량 평균 분자량이 지나치게 높으면, 피착체에 대한 첩부성이 저하하고, 전사 불량이나 보이드 등의 발생 요인이 되는 경우가 있다.
또한, 아크릴 중합체 (A) 의 분자량 분포 (Mw/Mn, Mn 은 수평균 분자량) 는, 바람직하게는 1 ∼ 5, 보다 바람직하게는 1 ∼ 3 이다. 아크릴 중합체 (A) 의 분자량 분포를 상기 범위로 함으로써, 본 발명이 갖는 패키지 신뢰성을 향상시키는 효과가 보다 높아진다.
또한, 아크릴 중합체 (A) 의 중량 평균 분자량 (Mw), 수평균 분자량 (Mn) 및 분자량 분포 (Mw/Mn) 의 값은, 겔·퍼미에이션·크로마토그래피 (GPC) 법에 의해, 후술하는 실시예에서의 측정 조건 하에서 측정되는 경우의 값 (폴리스티렌 환산치) 이다.
아크릴 중합체 (A) 의 유리 전이 온도 (Tg) 는, 바람직하게는 -20 ∼ 50 ℃, 보다 바람직하게는 -10 ∼ 40 ℃, 더욱 바람직하게는 0 ∼ 30 ℃ 의 범위이다. 아크릴 중합체 (A) 의 유리 전이 온도가 이와 같은 범위 내에 있으면, 패키지 신뢰성이 향상되는 경향이 있다. 아크릴 중합체 (A) 의 유리 전이 온도의 조정 방법으로는 이하의 방법을 들 수 있다. 예를 들어, 유리 전이 온도를 높게 하는 방법으로는, 아크릴 중합체 (A) 를 구성하는 모노머로서, 후술하는 알킬기의 탄소수가 1 ∼ 18 인 (메트)아크릴산알킬에스테르를 사용하는 경우에, 알킬기의 탄소수가 작은 (메트)아크릴산알킬에스테르를 선택하는 방법이나, 알킬기의 탄소수가 작은 (메트)아크릴산알킬에스테르의 함유 비율을 크게 하는 방법을 들 수 있다.
또한, 아크릴 중합체 (A) 의 유리 전이 온도는 FOX 의 식으로부터 구한 값이다.
본 발명에 있어서의 아크릴 중합체 (A) 를 구성하는 모노머에는, 적어도 (메트)아크릴산에스테르 모노머 혹은 그 유도체가 포함된다.
(메트)아크릴산에스테르 모노머 혹은 그 유도체로는, 알킬기의 탄소수가 1 ∼ 18 인 (메트)아크릴산알킬에스테르, 고리형 골격을 갖는 (메트)아크릴산에스테르, 수산기를 갖는 (메트)아크릴산에스테르, 글리시딜기를 갖는 (메트)아크릴산에스테르, 아미노기를 갖는 (메트)아크릴산에스테르, 카르복실기를 갖는 (메트)아크릴산에스테르를 들 수 있다.
알킬기의 탄소수가 1 ∼ 18 인 (메트)아크릴산알킬에스테르로는, 예를 들어 (메트)아크릴산메틸, (메트)아크릴산에틸, (메트)아크릴산프로필, (메트)아크릴산부틸, (메트)아크릴산펜틸, (메트)아크릴산헥실, (메트)아크릴산헵틸, (메트)아크릴산옥틸, (메트)아크릴산2-에틸헥실, (메트)아크릴산노닐, (메트)아크릴산데실, (메트)아크릴산라우릴, (메트)아크릴산테트라데실, (메트)아크릴산옥타데실 등을 들 수 있다.
고리형 골격을 갖는 (메트)아크릴산에스테르로는, 예를 들어 (메트)아크릴산시클로알킬에스테르, (메트)아크릴산벤질에스테르, 이소보르닐(메트)아크릴레이트, 디시클로펜타닐(메트)아크릴레이트, 디시클로펜테닐(메트)아크릴레이트, 디시클로펜테닐옥시에틸(메트)아크릴레이트, 이미드(메트)아크릴레이트 등을 들 수 있다.
수산기를 갖는 (메트)아크릴산에스테르로는, 예를 들어 2-하이드록시에틸(메트)아크릴레이트, 2-하이드록시프로필(메트)아크릴레이트, 2-하이드록시부틸(메트)아크릴레이트 등을 들 수 있다.
글리시딜기를 갖는 (메트)아크릴산에스테르로는, 예를 들어 글리시딜(메트)아크릴레이트 등을 들 수 있다.
아미노기를 갖는 (메트)아크릴산에스테르로는, 예를 들어 모노에틸아미노(메트)아크릴레이트, 디에틸아미노(메트)아크릴레이트 등을 들 수 있다.
카르복실기를 갖는 (메트)아크릴산에스테르로는, 예를 들어 2-(메트)아크릴로일옥시에틸프탈레이트, 2-(메트)아크릴로일옥시프로필프탈레이트 등을 들 수 있다.
또한, 아크릴 중합체 (A) 에는, (메트)아크릴산, 이타콘산 등의 (메트)아크릴산에스테르 이외의 카르복실기를 갖는 모노머, 비닐알코올, N-메틸올(메트)아크릴아미드 등의 (메트)아크릴산에스테르 이외의 수산기를 갖는 모노머, (메트)아크릴아미드, 아세트산비닐, 스티렌 등이 공중합되어 있어도 된다.
접착제 조성물이 후술하는 가교제 (G) 를 함유하는 경우에는, 아크릴 중합체 (A) 는 가교제 (G) 와 반응하는 관능기 (수산기, 아미노기, 글리시딜기, 카르복실기 등) 를 갖는 것이 바람직하고, 특히 수산기를 갖는 아크릴 중합체 (A) 가, 그 제조가 용이하고, 가교제 (G) 를 이용하여 가교 구조를 도입하는 것이 용이해지기 때문에 바람직하다. 또한, 수산기를 갖는 아크릴 중합체는, 후술하는 열 경화성 수지 (B) 와의 상용성이 양호하다.
아크릴 중합체 (A) 를 구성하는 모노머로서, 가교제 (G) 와 반응하는 관능기를 갖는 모노머를 사용함으로써 아크릴 중합체 (A) 에 가교제 (G) 와 반응하는 관능기를 도입하는 경우, 가교제 (G) 와 반응하는 관능기를 갖는 모노머의, 아크릴 중합체 (A) 를 구성하는 모노머 전체 질량 중의 비율은 1 ∼ 20 질량％ 정도가 바람직하고, 3 ∼ 15 질량％ 인 것이 보다 바람직하다. 아크릴 중합체 (A) 에 있어서의, 가교제 (G) 와 반응하는 관능기를 갖는 모노머에서 유래하는 구성 단위를 상기 범위로 함으로써, 가교제 (G) 와 반응하는 관능기와 가교제 (G) 가 반응하여 삼차원 망목 구조를 형성하고, 아크릴 중합체 (A) 의 가교 밀도를 높일 수 있다. 그 결과, 본 발명의 접착제 조성물은, 우수한 전단 강도를 갖는 단층 접착 필름이나 접착제층을 형성할 수 있다. 또한, 접착제 조성물의 흡수성이 저하하기 때문에, 패키지 신뢰성이 우수한 반도체 장치를 얻을 수 있다.
아크릴 중합체 (A) 는, 접착제 조성물의 전체 질량 중, 50 질량％ 이상의 비율로 포함되어 있는 것이 바람직하다. 이와 같은 구성으로 함으로써, 접착제층을 일괄 경화시키는 프로세스에 사용되는 경우에 바람직한 성상이 된다. 왜냐하면, 경화 전의 접착제가 고온에 노출되었을 때에도 어느 정도의 경도를 유지할 수 있고, 와이어 본딩할 수 있기 때문이다. 즉, 접착제 조성물에 있어서의 아크릴 중합체 (A) 의 함유량이 비교적 많으면, 열 경화 전이어도 접착제층의 저장 탄성률을 높게 할 수 있다. 이 때문에, 접착제층이 미경화 혹은 반경화의 상태에서도 와이어 본딩시에 있어서의 칩의 진동, 변위가 억제되어, 와이어 본딩을 안정적으로 실시할 수 있게 된다. 이와 같이, 공정 적성을 확보하기 위해서 아크릴 중합체 (A) 의 함유량을 증가시킨 경우, 상대적으로 열 경화성 수지 (B) 의 양이 적어진다. 이 때문에, 경화가 부족할 가능성이 있지만, 본 발명의 접착제 조성물은, 열 경화성 수지 (B) 와 필러 (C) 가 반응성 이중 결합기를 개재하여 결합 가능하기 때문에, 이와 같은 경화 부족의 문제를 해소할 수 있다. 아크릴 중합체 (A) 는, 접착제 조성물의 전체 질량 중, 50 ∼ 90 질량％ 의 비율로 포함되어 있는 것이 보다 바람직하고, 50 ∼ 80 질량％ 의 비율로 포함되어 있는 것이 더욱 바람직하다. 제 1 발명에 있어서는, 접착제 조성물 중에 있어서의, 중량 평균 분자량 (Mw) 이 50 만 이상인 아크릴 중합체 (A) 의 비율을 상기 범위로 함으로써, 본 발명의 패키지 신뢰성 향상의 효과가 보다 현저해진다.
(B) 반응성 이중 결합기를 갖는 열 경화성 수지
열 경화성 수지 (B) 는, 에폭시 수지 및 열 경화제로 이루어지고, 본 발명에서는, 에폭시 수지 및 열 경화제의 어느 일방 또는 양방이 반응성 이중 결합기를 갖는다. 에폭시 수지로는, 반응성 이중 결합기를 갖는 에폭시 수지 (B1) 및 반응성 이중 결합기를 가지지 않는 에폭시 수지 (B1') 가 있고, 열 경화제로는, 반응성 이중 결합기를 갖는 열 경화제 (B2) 및 반응성 이중 결합기를 가지지 않는 열 경화제 (B2') 가 있다. 본 발명에 있어서의 열 경화성 수지 (B) 는, 반응성 이중 결합기를 갖는 에폭시 수지 (B1) 및 반응성 이중 결합기를 갖는 열 경화제 (B2) 의 어느 일방을 필수 성분으로서 포함한다. 또한, 에폭시 수지 (B1) 및 에폭시 수지 (B1') 의 어느 일방을 필수 성분으로서 포함하고, 열 경화제 (B2) 및 열 경화제 (B2') 의 어느 일방을 필수 성분으로서 포함한다. 단, 에폭시 수지 및 열 경화제의 양방이 반응성 이중 결합기를 가지지 않는 경우, 즉 성분 (B1') 와 성분 (B2') 만의 조합은 제외된다.
열 경화성 수지 (B) 는, 반응성 이중 결합기를 갖는 점에서, 반응성 이중 결합기를 갖지 않는 열 경화성 수지와 비교하여 아크릴 중합체 (A) 및 후술하는 필러 (C) 와의 상용성이 높다. 또한, 접착제 조성물 중에 있어서의 반응성 이중 결합기끼리가 부가 중합함으로써, 접착제 조성물 중에 삼차원 망목 구조가 형성된다. 이 때문에, 본 발명의 접착제 조성물은, 열 경화성 수지로서 반응성 이중 결합기를 갖지 않는 열 경화성 수지만을 포함하는 접착제 조성물보다 반도체 장치의 신뢰성을 향상시킬 수 있다.
반응성 이중 결합기는, 중합성의 탄소-탄소 이중 결합을 갖는 관능기로서, 구체적인 예로는 비닐기, 알릴기, (메트)아크릴로일기 및 (메트)아크릴옥시기 등을 들 수 있고, 바람직하게는 아크릴로일기를 들 수 있다. 따라서, 본 발명에 있어서의 반응성 이중 결합기는, 중합성을 가지지 않는 이중 결합을 의미하지 않는다. 예를 들어, 성분 (B) 에는 방향 고리가 포함되어 있어도 되지만, 방향 고리의 불포화 구조는 본 발명에 있어서의 반응성 이중 결합기를 의미하지 않는다.
반응성 이중 결합기를 갖는 에폭시 수지 (B1) 로는, 접착제의 열 경화 후의 강도나 내열성이 향상되기 때문에, 방향 고리를 갖는 수지가 바람직하다. 또한, 이와 같은 반응성 이중 결합기를 갖는 에폭시 수지 (B1) 로는, 예를 들어, 다관능의 에폭시 수지의 에폭시기의 일부가 반응성 이중 결합기를 포함하는 기로 변환되어 이루어지는 화합물을 들 수 있다. 이와 같은 화합물은, 예를 들어, 에폭시기에 아크릴산을 부가 반응시킴으로써 합성할 수 있다. 혹은, 에폭시 수지를 구성하는 방향 고리 등에, 반응성 이중 결합기를 포함하는 기가 직접 결합한 화합물 등을 들 수 있다.
여기서, 반응성 이중 결합기를 갖는 에폭시 수지 (B1) 로는, 하기 식 (1) 로 나타내는 화합물, 하기 식 (2) 로 나타내는 화합물, 혹은 후술하는 반응성 이중 결합기를 가지지 않는 에폭시 수지 (B1') 의 일부의 에폭시기에 아크릴산을 부가 반응시켜 얻어지는 화합물 등을 들 수 있다.
[화학식 1]
Figure pct00001
[R 은 H- 또는 CH3-, n 은 0 ∼ 10 의 정수이다.]
[화학식 2]
Figure pct00002
R 은 H- 또는 CH3-, n 은 0 ∼ 10 의 정수이다.]
또한, 반응성 이중 결합기를 가지지 않는 에폭시 수지 (B1') 와 아크릴산의 반응에 의해 얻어지는 반응성 이중 결합기를 갖는 에폭시 수지 (B1) 은, 미반응물이나 에폭시기가 완전하게 소비된 화합물과의 혼합물로 되어 있는 경우가 있지만, 본 발명에 있어서는, 상기 화합물이 실질적으로 포함되어 있는 것이면 된다.
반응성 이중 결합기를 가지지 않는 에폭시 수지 (B1') 로는, 종래 공지된 에폭시 수지를 사용할 수 있다. 이와 같은 에폭시 수지로는, 구체적으로는, 다관능계 에폭시 수지나, 비페닐 화합물, 비스페놀 A 디글리시딜에테르나 그 수소 첨가물, 크레졸 노볼락형 에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 비페닐형 에폭시 수지, 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지, 페닐렌 골격형 에폭시 수지 등, 분자 중에 2 관능 이상 갖는 에폭시 화합물을 들 수 있다. 이들은 1 종 단독으로, 또는 2 종 이상을 조합하여 사용할 수 있다.
에폭시 수지 (B1) 및 (B1') 의 수평균 분자량은, 특별히 제한되지 않지만, 접착제의 경화성이나 경화 후의 강도나 내열성의 관점에서는 바람직하게는 300 ∼ 30000, 더욱 바람직하게는 400 ∼ 10000, 특히 바람직하게는 500 ∼ 3000 이다. 또한, 그 에폭시 수지의 전체량 [(B1) ＋ (B1')] 중의 반응성 이중 결합기의 함유량은, 그 에폭시 수지 전체량 중의 에폭시기 100 몰에 대하여 0.1 ∼ 1000 몰, 바람직하게는 1 ∼ 500 몰, 더욱 바람직하게는 10 ∼ 400 몰인 것이 바람직하다.
열 경화제는, 에폭시 수지 (B1) 및 (B1') 에 대한 경화제로서 기능한다. 본 발명에서는, 열 경화제로서, 반응성 이중 결합기를 갖는 열 경화제 (B2) 및 반응성 이중 결합기를 가지지 않는 열 경화제 (B2') 의 어느 일방 또는 양방이 사용된다. 에폭시 수지가, 반응성 이중 결합기를 가지지 않는 에폭시 수지 (B1') 만으로 이루어지는 경우에는, 반응성 이중 결합기를 갖는 열 경화제 (B2) 가 필수 성분으로서 사용된다. 에폭시 수지가, 반응성 이중 결합기를 갖는 경우에는, 열 경화제 (B2) 및 열 경화제 (B2') 의 어느 것을 사용해도 되고, 양방을 사용해도 된다.
반응성 이중 결합기를 갖는 열 경화제 (B2) 는, 중합성의 탄소-탄소 이중 결합기를 갖는 열 경화제이다. 반응성 이중 결합기로는, 바람직하게는 비닐기, 알릴기, (메트)아크릴로일기 및 (메트)아크릴옥시기 등을 들 수 있고, 보다 바람직하게는 메타크릴로일기를 포함한다.
또한, 열 경화제 (B2) 는, 상기의 반응성 이중 결합기에 더하여, 에폭시기와 반응할 수 있는 관능기를 포함한다. 에폭시기와 반응할 수 있는 관능기로는 바람직하게는 페놀성 수산기, 알코올성 수산기, 아미노기, 카르복실기 및 산무수물 등을 들 수 있고, 이들 중에서도 더욱 바람직하게는 페놀성 수산기, 알코올성 수산기, 아미노기, 특히 바람직하게는 페놀성 수산기를 들 수 있다.
반응성 이중 결합기를 갖는 열 경화제 (B2) 로는, 예를 들어 페놀 수지의 수산기의 일부를, 반응성 이중 결합기를 포함하는 기로 치환하여 이루어지는 화합물 혹은, 페놀 수지의 방향 고리에, 반응성 이중 결합기를 포함하는 기가 직접 결합한 화합물 등을 들 수 있다. 여기서, 페놀 수지로는, 하기 식 (화학식 3) 에 나타내는 노볼락형 페놀 수지, 하기 식 (화학식 4) 으로 나타내는 디시클로펜타디엔형 페놀 수지, 하기 식 (화학식 5) 으로 나타내는 다관능계 페놀 수지 등을 들 수 있고, 특히 노볼락형 페놀 수지가 바람직하다. 따라서, 반응성 이중 결합기를 갖는 열 경화제 (B2) 로는, 노볼락형 페놀 수지의 수산기의 일부를, 반응성 이중 결합기를 포함하는 기로 치환하여 이루어지는 화합물 혹은, 노볼락형 페놀 수지의 방향 고리에, 반응성 이중 결합기를 포함하는 기가 직접 결합한 화합물이 바람직하다.
[화학식 3]
Figure pct00003
[화학식 4]
Figure pct00004
[화학식 5]
Figure pct00005
반응성 이중 결합기를 갖는 열 경화제 (B2) 의 특히 바람직한 예로는, 하기 식 (a) 와 같은 페놀성 수산기를 함유하는 반복 단위의 일부에 반응성 이중 결합기가 도입된 구조이고, 하기 식 (b) 또는 (c) 와 같은 반응성 이중 결합기를 포함하는 기를 갖는 반복 단위를 포함하는 화합물을 들 수 있다. 특히 바람직한 반응성 이중 결합기를 갖는 열 경화제 (B2) 는, 하기 식 (a) 의 반복 단위와, 하기 식 (b) 또는 (c) 의 반복 단위를 포함한다.
[화학식 6]
Figure pct00006
(식 중 n 은 0 또는 1 이다)
[화학식 7]
Figure pct00007
(식 중 n 은 0 또는 1 이고, R1 은 수산기를 가지고 있어도 되는 탄소수 1 ∼ 5 의 탄화수소기이고, X 는 -O-, -NR2- (R2 는 수소 또는 메틸) 이거나, 또는 R1X 는 단결합이고, A 는 (메트)아크릴로일기이다)
반복 단위 (a) 에 포함되는 페놀성 수산기는, 에폭시기와 반응할 수 있는 관능기이고, 접착제 조성물의 열 경화시에 에폭시 수지의 에폭시기와 반응 경화하는 경화제로서의 기능을 갖는다. 반복 단위 (b) 및 (c) 에 포함되는 반응성 이중 결합기는, 아크릴 중합체 (A) 와 열 경화성 수지 (B) 의 상용성을 향상시킴과 함께, 반응성 이중 결합기끼리가 부가 중합함으로써, 접착제 조성물 중에 삼차원 망목 구조가 형성된다. 이 결과, 접착제 조성물의 경화물이 보다 강인한 성질이 되고, 이로써 접착제로서의 신뢰성이 향상된다. 또한, 반복 단위 (b) 및 (c) 에 포함되는 반응성 이중 결합기는, 접착제 조성물의 에너지선 경화시에 중합 경화하고, 접착제층과 지지체의 접착력을 저하시키는 작용도 갖는다.
이 열 경화제 (B2) 에 있어서의 상기 (a) 식으로 나타내는 반복 단위의 비율은, 5 ∼ 95 몰％, 더욱 바람직하게는 20 ∼ 90 몰％, 특히 바람직하게는 40 ∼ 80 몰％ 이고, 상기 (b) 또는 (c) 식으로 나타내는 반복 단위의 비율은, 합계로 5 ∼ 95 몰％, 더욱 바람직하게는 10 ∼ 80 몰％, 특히 바람직하게는 20 ∼ 60 몰％ 이다.
반응성 이중 결합기를 가지지 않는 열 경화제 (B2') 로는, 1 분자 중에 에폭시기와 반응할 수 있는 관능기를 2 개 이상 갖는 화합물을 들 수 있다. 그 관능기로는 페놀성 수산기, 알코올성 수산기, 아미노기, 카르복실기 및 산무수물 등을 들 수 있다. 이들 중 바람직하게는 페놀성 수산기, 아미노기, 산무수물 등을 들 수 있고, 더욱 바람직하게는 페놀성 수산기, 아미노기를 들 수 있다.
아미노기를 갖는 열 경화제 (아민계 열 경화제) 를 함유하는 접착제층은, 페놀성 수산기를 갖는 열 경화제 (페놀계 열 경화제) 를 함유하는 접착제층보다 흡습성이 높아지기 때문에, 습열 조건 투입 후의 접착제층의 접착성의 저하가 크지만, 페놀계 열 경화제를 함유하는 접착제층은 내습열성이 높기 때문에, 습열 조건 투입 후의 접착제층의 접착성의 저하가 작다. 그 때문에, 열 경화제 (B2') 로는, 에폭시기와 반응할 수 있는 페놀성 수산기를 분자 중에 2 개 이상 갖는 화합물이 특히 바람직하다.
페놀계 열 경화제의 구체적인 예로는, 다관능계 페놀 수지, 비페놀, 노볼락형 페놀 수지, 디시클로펜타디엔계 페놀 수지, 아르알킬페놀 수지를 들 수 있다.
아민계 열 경화제의 구체적인 예로는, DICY (디시안디아미드) 를 들 수 있다.
이들은, 1 종 단독으로, 또는 2 종 이상 혼합하여 사용할 수 있다.
상기한 열 경화제 (B2) 및 (B2') 의 수평균 분자량은 바람직하게는 40 ∼ 30000, 더욱 바람직하게는 60 ∼ 10000, 특히 바람직하게는 80 ∼ 3000 이다.
접착제 조성물에 있어서의 열 경화제 [(B2) 및 (B2')] 의 함유량은, 에폭시 수지 [(B1) 및 (B1')] 100 질량부에 대하여, 0.1 ∼ 500 질량부인 것이 바람직하고, 1 ∼ 200 질량부인 것이 보다 바람직하다. 또한, 열 경화제 [(B2) 및 (B2')] 의 함유량은, 아크릴 중합체 (A) 100 질량부에 대하여 5 ∼ 50 질량부인 것이 바람직하고, 10 ∼ 40 질량부인 것이 보다 바람직하다. 접착제 조성물에 있어서의 열 경화제의 함유량이나, 아크릴 중합체 (A) 에 대한 열 경화제의 함유량을 상기 범위로 함으로써, 패키지 신뢰성이 우수하다.
열 경화성 수지 (B) (에폭시 수지와 열 경화제의 합계 [(B1) ＋ (B1') ＋ (B2) ＋ (B2')]) 는, 접착제 조성물의 전체 질량 중, 바람직하게는 50 질량％ 미만, 보다 바람직하게는 1 ∼ 30 질량％, 더욱 바람직하게는 5 ∼ 25 질량％ 의 비율로 포함된다. 또한, 접착제 조성물에는, 아크릴 중합체 (A) 100 질량부에 대하여, 열 경화성 수지 (B) 가, 바람직하게는 1 질량부 이상 100 질량부 미만, 보다 바람직하게는 3 ∼ 60 질량부, 더욱 바람직하게는 3 ∼ 40 질량부의 범위로 포함된다. 열 경화성 수지 (B) 의 함유량이 지나치게 적으면 충분한 접착성이 얻어지지 않는 경우가 있고, 지나치게 많으면 접착제층과 지지체의 박리력이 높아져, 픽업 불량이 발생하는 경우가 있다.
(C) 반응성 이중 결합기를 표면에 갖는 필러
반응성 이중 결합기를 표면에 갖는 필러 (C) 는, 반응성 이중 결합기를 표면에 가지고 있으면 특별히 한정되지 않는다. 반응성 이중 결합기는, 비닐기, 알릴기, (메트)아크릴로일기, 또는 (메트)아크릴옥시기인 것이 바람직하다.
상기 필러는, 반응성 이중 결합기를 갖는 화합물에 의해 표면 처리된 필러인 것이 바람직하다.
필러 (미처리의 필러) 의 재질로서, 실리카, 알루미나, 탄산칼슘, 규산칼슘, 수산화마그네슘, 수산화알루미늄, 산화티탄, 카본 블랙, 탤크, 마이카 또는 클레이 등을 들 수 있다. 그 중에서도, 실리카가 바람직하다. 실리카가 가지는 실란올기는, 실란 커플링제와의 결합에 유효하게 작용한다.
반응성 이중 결합기를 표면에 갖는 필러는, 예를 들어, 미처리의 필러의 표면을, 반응성 이중 결합기를 갖는 커플링제에 의해 표면 처리함으로써 얻어진다.
상기 반응성 이중 결합기를 갖는 커플링제는, 특별히 한정되지 않는다. 그 커플링제로서, 예를 들어, 비닐기를 갖는 커플링제, 스티릴기를 갖는 커플링제, (메트)아크릴옥시기를 갖는 커플링제가 바람직하게 사용된다. 상기 커플링제는, 실란 커플링제인 것이 바람직하다.
상기 커플링제의 구체예로서, 비닐트리메톡시실란, 비닐트리에톡시실란, p-스티릴트리메톡시실란, 3-메타크릴옥시프로필디메톡시실란, 3-메타크릴옥시프로필트리메톡시실란, 3-메타크릴옥시프로필트리에톡시실란, 3-메타크릴옥시프로필메틸디에톡시실란 및 3-아크릴옥시프로필트리메톡시실란 등을 들 수 있다. 이들의 시판품으로서, 예를 들어, KBM-1003, KBE-1003, KBM-1403, KBM-502 및 KBM-503, KBE-502, KBE-503, KBM-5103 (이상 모두 신에츠 화학 공업사 제조) 을 들 수 있다.
상기 커플링제에 의해 상기 필러를 표면 처리하는 방법은 특별히 한정되지 않는다. 이 방법으로서, 예를 들어, 헨셸 믹서 또는 V 형 믹서 등의 고속 교반 가능한 믹서 중에 미처리의 필러를 첨가하고, 교반하면서, 커플링제를, 직접 또는, 알코올 수용액, 유기 용매 혹은 수용액에 용해·분산시켜 첨가하는 건식법을 들 수 있다. 또한, 미처리의 필러의 슬러리 중에 커플링제를 첨가하는 슬러리법, 미처리의 필러를 건조시킨 후, 커플링제를 스프레이 부여하는 스프레이법 등의 직접 처리법, 또는 상기 조성물의 조제시에, 미처리의 필러와 아크릴계 폴리머를 혼합하고, 그 혼합시에 커플링제를 직접 첨가하는 인테그랄 블렌드법 등을 들 수 있다.
상기 미처리의 필러 100 질량부를 표면 처리하는 커플링제의 양의 바람직한 하한은 0.1 질량부, 바람직한 상한은 15 질량부이다.
제 1 발명에 있어서의 상기 필러의 평균 입경은 특별히 한정되지 않지만, 0.01 ∼ 2 ㎛ 의 범위 내에 있는 것이 바람직하다. 상기 필러의 평균 입경이 이들 바람직한 범위 내에 있는 경우, 피착체와의 첩부성을 저해하지 않고 접착성을 발휘할 수 있다. 또한, 특히 칩을 기판이나 다른 칩 등의 피착체에 재치 (載置) 하는 데에 사용하는 경우에, 본 발명의 접착제 조성물에 의한 신뢰성 향상 효과가 현저하게 얻어진다. 제 1 발명에 있어서는, 필러의 평균 입경이 0.2 ㎛ 를 초과하고 2 ㎛ 이하인 경우에, 본 발명의 단층 접착 필름이나 접착 시트의 면 상태가 악화되어, 피착체와의 첩부성이 나빠질 가능성이 있지만, 중량 평균 분자량이 50 만 이상인 아크릴 중합체 (A) 를 사용함으로써, 접착제 조성물의 점도가 향상되고, 결과적으로 피착체와의 첩부성이 저하하는 것을 방지할 수 있다. 상기 평균 입경이 2 ㎛ 를 초과하면, 본 발명의 단층 접착 필름이나 접착 시트의 면 상태가 악화되어, 웨이퍼와의 첩부성이 나빠지거나, 접착층의 면 내 두께가 편차가 생길 가능성이 있다. 또한, 상기 「평균 입경」 은, 동적 광 산란법을 사용한 입도 분포계 (닛키소사 제조, 장치명 ; Nanotrac150) 에 의해 구해진다 (이하 동일).
제 2 발명에 있어서의 상기 필러의 평균 입경은 0.01 ∼ 0.2 ㎛ 의 범위 내에 있다. 상기 필러의 평균 입경이 상기의 범위 내에 있는 경우, 반도체 웨이퍼와의 첩부성을 저해하지 않고 접착성을 발휘할 수 있다. 또한, 특히 칩을 기판이나 다른 칩 등의 피착체에 재치하는 데에 사용하는 경우에, 본 발명의 접착제 조성물의 신뢰성 향상 효과가 현저하게 얻어진다. 상기 평균 입경이 지나치게 크면, 시트의 면 상태가 악화되어 접착층의 면 내 두께가 편차가 발생하고, 접착제 조성물의 경화물의 전단 강도가 저하한다는 문제가 발생할 가능성이 있다.
제 2 발명에 있어서, 필러의 평균 입경을 상기 범위로 함으로써, 접착제 조성물의 신뢰성 향상 효과가 현저하게 얻어지는 것은, 이하의 이유에 의한 것으로 추측된다.
필러의 입경이 크면, 필러끼리의 사이를 매립하고 있는 필러 이외의 성분으로부터 형성되는 구조도 큰 것이 된다. 필러 이외의 성분은 필러보다 응집성이 낮다. 필러 이외의 성분으로부터 형성되는 구조가 큰 것이면, 필러 이외의 성분에 파단이 발생한 경우에, 파단이 광범위하게 확산될 염려가 있다. 한편, 필러가 미세하면, 필러 이외의 성분으로부터 형성되는 구조도 미세한 것이 된다. 그러면, 필러 이외의 성분에 파단이 발생해도, 그 미세한 구조에 취입된 필러가 파단의 진행을 방해한다. 그 결과, 파단이 광범위하게 확산되지 않는 경향이 있다. 또한, 본 발명에서는, 필러가 갖는 메타크릴옥시기 등의 반응성 이중 결합기와 필러 이외의 성분에 포함되는 B1 성분 등의 반응성 이중 결합기가 결합을 발생시킬 수 있다. 필러가 미세하면 필러와 필러 이외의 성분의 접촉 면적이 커진다. 그 결과, 필러와 B1 성분 등의 결합이 증가하는 경향이 있다.
반응성 이중 결합기를 표면에 갖는 필러 (C) 는, 아크릴 중합체 (A), 열 경화성 수지 (B) 와의 친화성이 우수하고, 접착제 조성물 중에 균일하게 분산시킬 수 있다.
상기 필러 (C) 는, 접착제 조성물의 전체 질량 중, 바람직하게는 50 질량％ 미만, 보다 바람직하게는 1 ∼ 30 질량％, 더욱 바람직하게는 5 ∼ 25 질량％ 의 비율로 포함된다. 또한, 아크릴 중합체 (A) 및 열 경화성 수지 (B) 의 합계 100 질량부에 대하여, 상기 필러 (C) 는 바람직하게는 5 질량부 이상 100 질량부 미만, 보다 바람직하게는 8 ∼ 60 질량부, 더욱 바람직하게는 10 ∼ 40 질량부의 범위로 포함된다. 상기 필러의 양이 지나치게 많으면, 웨이퍼에 대한 첩부성이나 기판에 대한 접착성이 나빠지는 경우가 있다. 상기 필러의 양이 지나치게 적으면, 필러 첨가의 효과가 충분히 발휘되지 않는 경우가 있다.
이와 같은 범위로, 접착제층이 필러 (C) 를 함유하면, 접착제층은, 미경화 혹은 반경화 상태에서도, 와이어 본딩시의 진동에 견딜 수 있을 정도의 탄성률을 나타낸다. 이 때문에, 와이어 본딩시에 칩이 진동, 변위하지 않고, 와이어 본딩을 안정적으로 실시할 수 있다는 본원 발명의 효과가 높아진다.
그 밖의 성분
접착제 조성물은, 상기 성분에 더하여 하기 성분을 포함할 수 있다.
(D) 광 중합 개시제
접착제 조성물은, 광 중합 개시제를 함유하는 것이 바람직하다. 광 중합 개시제를 함유함으로써, 예를 들어 본 발명의 접착 시트를, 다이싱·다이 본딩 시트로서 사용한 경우에, 웨이퍼에 첩부 후, 다이싱 공정 전에 자외선을 조사함으로써 열 경화성 수지 (B) 및 필러 (C) 가 갖는 반응성 이중 결합기를 반응시켜, 예비 경화시킬 수 있다. 예비 경화를 실시함으로써, 경화 전에는 접착제층이 비교적 연화하고 있기 때문에 웨이퍼에 대한 첩부성이 양호하고, 또한 다이싱시에는 적당한 경도를 가져 다이싱 블레이드에 대한 접착제의 부착 그 밖의 문제를 방지할 수 있다. 또한, 지지체 (수지 필름 또는 점착 시트) 와 접착제층의 계면의 박리성의 컨트롤 등도 가능해진다. 또한, 예비 경화 상태에서는 미경화 상태보다 경도가 높아지기 때문에, 와이어 본딩시의 안정성이 향상된다.
광 중합 개시제 (D) 로서 구체적으로는, 벤조페논, 아세토페논, 벤조인, 벤조인메틸에테르, 벤조인에틸에테르, 벤조인이소프로필에테르, 벤조인이소부틸에테르, 벤조인벤조산, 벤조인벤조산메틸, 벤조인디메틸케탈, 2,4-디에틸티오크산톤, α-하이드록시시클로헥실페닐케톤, 벤질디페닐설파이드, 테트라메틸티우람모노설파이드, 아조비스이소부티로니트릴, 벤질, 디벤질, 디아세틸, 1,2-디페닐메탄, 2-하이드록시-2-메틸-1-[4-(1-메틸비닐)페닐]프로파논, 2,4,6-트리메틸벤조일디페닐포스핀옥사이드 및 β-클로르안트라퀴논 등을 들 수 있다. 광 중합 개시제 (D) 는 1 종류 단독으로, 또는 2 종류 이상을 조합하여 사용할 수 있다.
광 중합 개시제 (D) 를 사용하는 경우, 그 배합 비율은, 상기한 필러 표면의 반응성 이중 결합기 및 열 경화성 수지가 갖는 반응성 이중 결합기의 합계량에 기초하여, 적절히 설정하면 된다. 전혀 한정되는 것은 아니지만, 예를 들어, 열 경화성 수지 (B) 및 필러 (C) 의 합계 100 질량부에 대하여, 광 중합 개시제 (D) 는 통상적으로는 0.1 ∼ 10 질량부, 바람직하게는 1 ∼ 5 질량부이다. 광 중합 개시제 (D) 의 함유량이 상기 범위보다 하회하면 광 중합의 부족으로 만족스러운 반응이 얻어지지 않는 경우가 있고, 상기 범위보다 상회하면 광 중합에 기여하지 않는 잔류물이 생성되고, 접착제 조성물의 경화성이 불충분해지는 경우가 있다.
(E) 경화 촉진제
경화 촉진제 (E) 는, 접착제 조성물의 경화 속도를 조정하기 위해서 사용된다. 바람직한 경화 촉진제로는, 트리에틸렌디아민, 벤질디메틸아민, 트리에탄올아민, 디메틸아미노에탄올, 트리스(디메틸아미노메틸)페놀 등의 3 급 아민류 ; 2-메틸이미다졸, 2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 2-페닐-4,5-디하이드록시메틸이미다졸, 2-페닐-4-메틸-5-하이드록시메틸이미다졸 등의 이미다졸류 ; 트리부틸포스핀, 디페닐포스핀, 트리페닐포스핀 등의 유기 포스핀류 ; 테트라페닐포스포늄테트라페닐보레이트, 트리페닐포스핀테트라페닐보레이트 등의 테트라페닐붕소염 등을 들 수 있다. 이들은 1 종 단독으로, 또는 2 종 이상 혼합하여 사용할 수 있다.
경화 촉진제 (E) 를 사용하는 경우, 경화 촉진제 (E) 는, 열 경화성 수지 (B) 의 합계 [(B1) ＋ (B1') ＋ (B2) ＋ (B2')] 100 질량부에 대하여, 바람직하게는 0.01 ∼ 10 질량부, 더욱 바람직하게는 0.1 ∼ 1 질량부의 양으로 포함된다. 경화 촉진제 (E) 를 상기 범위의 양으로 함유함으로써, 고온도 고습도하에 노출되어도 우수한 접착 특성을 갖고, 가혹한 리플로우 조건에 노출된 경우에도 높은 패키지 신뢰성을 달성할 수 있다. 경화 촉진제 (E) 의 함유량이 적으면 경화 부족으로 충분한 접착 특성이 얻어지지 않고, 과잉이면 높은 극성을 가지는 경화 촉진제는 고온도 고습도하에서 접착제층 중을 접착 계면측으로 이동하여, 편석함으로써 패키지의 신뢰성을 저하시킨다.
(F) 커플링제
커플링제 (F) 는, 무기물과 반응하는 관능기 및 유기 관능기와 반응하는 관능기를 갖고, 접착제층의 피착체에 대한 첩부성, 접착성을 향상시키기 위해서 사용해도 된다. 또한, 커플링제 (F) 를 사용함으로써, 접착제층을 경화시켜 얻어지는 경화물의 내열성을 저해하지 않고, 그 내수성을 향상시킬 수 있다.
커플링제 (F) 로는, 실란 커플링제가 바람직하다.
이와 같은 커플링제로는 γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필트리에톡시실란, γ-글리시독시프로필메틸디에톡시실란, β-(3,4-에폭시시클로헥실)에틸트리메톡시실란, γ-(메타크릴옥시프로필)트리메톡시실란, γ-아미노프로필트리메톡시실란, N-6-(아미노에틸)-γ-아미노프로필트리메톡시실란, N-6-(아미노에틸)-γ-아미노프로필메틸디에톡시실란, N-페닐-γ-아미노프로필트리메톡시실란, γ-우레이도프로필트리에톡시실란, γ-메르캅토프로필트리메톡시실란, γ-메르캅토프로필메틸디메톡시실란, 메틸트리메톡시실란, 메틸트리에톡시실란, 비닐트리메톡시실란 등의 알콕시기를 2 개 또는 3 개 갖는 저분자 실란 커플링제, 테트라메톡시실란, 테트라에톡시실란 등의 알콕시기를 4 개 갖는 저분자 실란 커플링제, 비스(3-트리에톡시실릴프로필)테트라술판, 비닐트리아세톡시실란, 이미다졸실란 등을 들 수 있다. 또한, 상기의 알콕시기를 2 개 또는 3 개 갖는 저분자 실란 커플링제나 알콕시기를 4 개 갖는 저분자 실란 커플링제 등을 알콕시기의 가수 분해 및 탈수 축합에 의해 축합한 생성물인 올리고머 타입의 것을 들 수 있다. 특히, 상기의 저분자 실란 커플링제 중, 알콕시기를 2 개 또는 3 개 갖는 저분자 실란 커플링제와, 알콕시기를 4 개 갖는 저분자 실란 커플링제가 탈수 축합에 의해 축합한 생성물인 올리고머가, 알콕시기의 반응성이 풍부하고, 또한 유기 관능기의 충분한 수를 가지고 있기 때문에 바람직하고, 예를 들어, 3-(2,3-에폭시프로폭시)프로필메톡시실록산과 디메톡시실록산의 공중합체인 올리고머를 들 수 있다.
이들은 1 종 단독으로, 또는 2 종 이상 혼합하여 사용할 수 있다. 또한 이들 중에서도 상기 아크릴 중합체 (A), 열 경화성 수지 (B) 등이 갖는 관능기와 반응하는 기를 갖는 화합물이 바람직하게 사용된다.
커플링제 (F) 를 사용하는 경우, 커플링제는, 아크릴 중합체 (A) 및 열 경화성 수지 (B) 의 합계 100 질량부에 대하여, 통상적으로 0.1 ∼ 20 질량부, 바람직하게는 0.2 ∼ 10 질량부, 보다 바람직하게는 0.3 ∼ 5 질량부의 비율로 포함된다. 커플링제 (F) 의 함유량이 0.1 질량부 미만이면 상기의 효과가 얻어지지 않을 가능성이 있고, 20 질량부를 초과하면 아웃 가스의 원인이 될 가능성이 있다.
(G) 가교제
접착제 조성물에는, 접착제층의 초기 접착력 및 응집력을 조절하기 위해서, 가교제 (G) 를 첨가할 수도 있다. 또한, 가교제를 배합하는 경우에는, 상기 아크릴 중합체 (A) 에는, 가교제와 반응하는 관능기가 포함된다.
가교제 (G) 로는 유기 다가 이소시아네이트 화합물, 유기 다가 이민 화합물 등을 들 수 있다.
상기 유기 다가 이소시아네이트 화합물로는, 방향족 다가 이소시아네이트 화합물, 지방족 다가 이소시아네이트 화합물, 지환족 다가 이소시아네이트 화합물 및 이들 유기 다가 이소시아네이트 화합물의 3 량체, 그리고 이들 유기 다가 이소시아네이트 화합물과 폴리올 화합물을 반응시켜 얻어지는 말단 이소시아네이트우레탄 프리폴리머 등을 들 수 있다.
유기 다가 이소시아네이트 화합물로는, 예를 들어 2,4-톨릴렌디이소시아네이트, 2,6-톨릴렌디이소시아네이트, 1,3-자일릴렌디이소시아네이트, 1,4-자일렌디이소시아네이트, 디페닐메탄-4,4'-디이소시아네이트, 디페닐메탄-2,4'-디이소시아네이트, 3-메틸디페닐메탄디이소시아네이트, 헥사메틸렌디이소시아네이트, 이소포론디이소시아네이트, 디시클로헥실메탄-4,4'-디이소시아네이트, 디시클로헥실메탄-2,4'-디이소시아네이트, 트리메틸올프로판 어덕트 톨릴렌디이소시아네이트 및 리신이소시아네이트를 들 수 있다.
이소시아네이트계의 가교제를 사용하는 경우, 아크릴 중합체 (A) 로서 수산기를 갖는 아크릴 중합체를 사용하는 것이 바람직하다. 가교제가 이소시아네이트기를 갖고, 아크릴 중합체 (A) 가 수산기를 가지면, 가교제와 아크릴 중합체 (A) 의 반응이 일어나, 접착제에 가교 구조를 간편하게 도입할 수 있다.
상기 유기 다가 이민 화합물로는, N,N'-디페닐메탄-4,4'-비스(1-아지리딘카르복시아미드), 트리메틸올프로판-트리-β-아지리디닐프로피오네이트, 테트라메틸올메탄-트리-β-아지리디닐프로피오네이트 및 N,N'-톨루엔-2,4-비스(1-아지리딘카르복시아미드)트리에틸렌멜라민 등을 들 수 있다.
가교제 (G) 를 사용하는 경우, 가교제 (G) 는 아크릴 중합체 (A) 100 질량부에 대하여 통상적으로 0.01 ∼ 20 질량부, 바람직하게는 0.1 ∼ 10 질량부, 보다 바람직하게는 0.5 ∼ 5 질량부의 비율로 사용된다.
(H) 에너지선 중합성 화합물
접착제 조성물에는, 에너지선 중합성 화합물이 배합되어 있어도 된다. 에너지선 중합성 화합물 (H) 는, 반응성 이중 결합기를 포함하고, 자외선, 전자선 등의 에너지선의 조사를 받으면 중합 경화한다. 이와 같은 에너지선 중합성 화합물 (H) 로서 구체적으로는, 트리메틸올프로판트리아크릴레이트, 펜타에리트리톨트리아크릴레이트, 펜타에리트리톨테트라아크릴레이트, 디펜타에리트리톨모노하이드록시펜타아크릴레이트, 디펜타에리트리톨헥사아크릴레이트 혹은 1,4-부틸렌글리콜디아크릴레이트, 1,6-헥산디올디아크릴레이트, 폴리에틸렌글리콜디아크릴레이트, 올리고에스테르아크릴레이트, 우레탄아크릴레이트계 올리고머, 에폭시 변성 아크릴레이트, 폴리에테르아크릴레이트 및 이타콘산 올리고머 등의 아크릴레이트계 화합물을 들 수 있다. 이와 같은 화합물은, 분자 내에 적어도 1 개의 중합성을 갖는 탄소-탄소 이중 결합을 갖고, 통상적으로는, 중량 평균 분자량이 100 ∼ 30000, 바람직하게는 300 ∼ 10000 정도이다. 에너지선 중합성 화합물 (H) 를 사용하는 경우, 그 배합량은, 특별히 한정은 되지 않지만, 접착제 조성물의 고형분 전체량 100 질량부에 대하여, 1 ∼ 50 질량부 정도의 비율로 사용하는 것이 바람직하다.
(I) 열가소성 수지
접착제 조성물에는, 아크릴 중합체 (A) 이외의 폴리머를 포함하고 있어도 된다. 이와 같은 폴리머로는 열가소성 수지 (I) 을 사용할 수 있다. 열가소성 수지 (I) 은, 경화 후의 접착제층의 가요성을 유지하기 위해서 배합된다. 열가소성 수지 (I) 로는, 중량 평균 분자량이 1000 ∼ 10 만인 것이 바람직하고, 3000 ∼ 8 만인 것이 더욱 바람직하다. 열가소성 수지 (I) 을 함유함으로써, 반도체 칩의 픽업 공정에 있어서의 지지체와 접착제층의 층간 박리를 용이하게 실시할 수 있고, 또한 기판의 요철에 접착제층이 추종하여 보이드 등의 발생을 억제할 수 있다.
열가소성 수지 (I) 의 유리 전이 온도는, 바람직하게는 -30 ∼ 150 ℃, 더욱 바람직하게는 -20 ∼ 120 ℃ 의 범위에 있다. 열가소성 수지 (I) 의 유리 전이 온도가 지나치게 낮으면 접착제층과 지지체의 박리력이 커져 칩의 픽업 불량이 일어나는 경우가 있고, 지나치게 높으면 웨이퍼를 고정시키기 위한 접착력이 불충분해질 우려가 있다.
열가소성 수지 (I) 로는, 폴리에스테르 수지, 우레탄 수지, 페녹시 수지, 폴리부텐, 폴리부타디엔, 폴리스티렌 등을 들 수 있다. 이들은 1 종 단독으로, 또는 2 종 이상 혼합하여 사용할 수 있다.
열가소성 수지 (I) 을 사용하는 경우, 그 배합량은, 아크릴 중합체 (A) 및 열 경화성 수지 (B) 의 합계 100 질량부에 대하여, 바람직하게는 1 ∼ 300 질량부, 더욱 바람직하게는 2 ∼ 100 질량부의 범위에 있다. 열가소성 수지 (I) 의 함유량이 이 범위에 있음으로써, 상기의 효과를 얻을 수 있다.
(J) 그 밖의 무기 충전재
또한, 접착제 조성물에는, 상기 필러 (C) 이외에도, 반응성 이중 결합기를 가지지 않는 필러로서, 무기 충전재 (J) 를 배합해도 된다. 무기 충전재로는, 실리카, 탤크, 탄산칼슘, 티탄 화이트, 벵갈라, 탄화규소, 질화붕소 등의 분말, 이들을 구형화한 비즈, 단결정 섬유 및 유리 섬유 등을 들 수 있다.
(K) 범용 첨가제
접착제 조성물에는, 상기 외에, 필요에 따라 각종 첨가제가 배합되어도 된다. 각종 첨가제로는, 가소제, 대전 방지제, 산화 방지제, 안료, 염료, 게터링제 등을 들 수 있다.
(접착 시트)
상기와 같은 각 성분을 포함하는 접착제 조성물로 이루어지는 접착제층은, 접착성 (예를 들어 열접착성이나 감압 접착성) 과 가열 경화성을 갖는다. 접착제층이 감압 접착성을 갖는 경우에는, 미경화 상태에서는 피착체에 압압하여 첩부할 수 있다. 또한, 접착제층이 열접착성을 갖는 경우에는, 피착체에 압압할 때에, 접착제층을 가열하여 첩부할 수 있다. 본 발명에 있어서의 열접착성이란, 상온에서는 감압 접착성이 없지만, 열에 의해 연화하여 피착체에 접착 가능해지는 것을 말한다.
또한, 접착제층에는, 필러가 균일하게 분산되어 있기 때문에, 반도체 칩을 접합하고, 와이어 본딩을 실시하는 고온에서도 접착제층의 변형이 적어, 와이어 본딩을 안정적으로 실시할 수 있다. 그리고 열 경화를 거쳐 최종적으로는 내충격성이 높은 경화물을 부여할 수 있고, 전단 강도도 우수하고, 가혹한 고온도 고습도 조건하에 있어서도 충분한 접착 특성을 유지할 수 있다. 광 중합 개시제 (D) 가 포함되는 경우에는, 에너지선 경화성도 갖고, 본 경화 전에 에너지선 조사에 의해 예비 경화시킬 수 있다. 예비 경화에 의해 접착제층의 경도가 증가하고, 와이어 본딩시의 안정성이 향상된다.
접착 시트는, 상기의 접착제 조성물을 제막하여 이루어지는 단층의 접착 필름이어도 되지만, 바람직하게는 상기 접착제 조성물로 이루어지는 접착제층이 지지체 상에 박리 가능하게 형성되어 이루어지는 접착 시트이다. 특히, 제 2 발명에 관련된 접착제 조성물로 이루어지는 단층 접착 필름은, 250 ℃ 에서 경화 후의 전단 강도가 60 N/5 ㎜□ 이상인 것이 바람직하고, 보다 바람직하게는 70 N/5 ㎜□ ∼ 150 N/5 ㎜□ 의 범위이고, 더욱 바람직하게는 80 N/5 ㎜□ ∼ 120 N/5 ㎜□ 의 범위이다. 또한, 제 2 발명에 관련된 접착제 조성물로 이루어지는 접착제층을 갖는 접착 시트는, 250 ℃ 에서 경화 후의 접착제층의 전단 강도가 60 N/5 ㎜□ 이상인 것이 바람직하고, 보다 바람직하게는 70 N/5 ㎜□ ∼ 150 N/5 ㎜□ 의 범위이고, 더욱 바람직하게는 80 N/5 ㎜□ ∼ 120 N/5 ㎜□ 의 범위이다.
이하, 접착제층이 지지체 상에 박리 가능하게 형성되어 이루어지는 접착 시트를 예로 들어, 그 바람직한 양태 및 사용 양태에 대하여 설명한다. 접착제층이 지지체 상에 박리 가능하게 형성되어 이루어지는 접착 시트의 사용에 있어서, 접착제층을 웨이퍼, 칩 등의 피착체에 첩부하고, 지지체를 박리하여, 접착제층을 피착체에 전사한다. 본 발명에 관련된 접착 시트의 형상은, 테이프상 등 어떠한 형상도 취할 수 있다. 지지체는, 표면에 택을 가지지 않는 수지 필름이어도 되고, 또한 수지 필름 상에 점착제층을 구비하는 점착 시트여도 된다.
접착 시트의 지지체로서 사용되는 수지 필름으로는, 예를 들어, 폴리에틸렌 필름, 폴리프로필렌 필름, 폴리부텐 필름, 폴리부타디엔 필름, 폴리메틸펜텐 필름, 폴리염화비닐 필름, 염화비닐 공중합체 필름, 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름, 폴리부틸렌테레프탈레이트 필름, 폴리우레탄 필름, 에틸렌아세트산비닐 공중합체 필름, 아이오노머 수지 필름, 에틸렌·(메트)아크릴산 공중합체 필름, 에틸렌·(메트)아크릴산에스테르 공중합체 필름, 폴리스티렌 필름, 폴리카보네이트 필름, 폴리이미드 필름, 불소 수지 필름 등의 투명 필름이 사용된다. 또한 이들의 가교 필름도 사용된다. 또한 이들의 적층 필름이어도 된다. 또한, 이들을 착색한 필름, 불투명 필름 등을 사용할 수 있다.
본 발명에 관련된 접착 시트는, 각종 피착체에 첩부되고, 피착체에 필요한 가공을 실시한 후, 접착제층은, 피착체에 고착 잔존한 상태로 지지체로부터 박리된다. 즉, 접착제층을, 지지체로부터 피착체에 전사하는 공정을 포함하는 프로세스에 사용된다. 이 때문에, 지지체 (수지 필름) 의 접착제층에 접하는 면의 표면 장력은, 바람직하게는 40 mN/m 이하, 더욱 바람직하게는 37 mN/m 이하, 특히 바람직하게는 35 mN/m 이하이다. 하한치는 통상적으로 25 mN/m 정도이다. 이와 같은 표면 장력이 낮은 수지 필름은, 재질을 적절히 선택하여 얻는 것이 가능하고, 또한 수지 필름의 표면에 박리제를 도포하여 박리 처리를 실시함으로써 얻을 수도 있다.
수지 필름의 박리 처리에 사용되는 박리제로는, 알키드계, 실리콘계, 불소계, 불포화 폴리에스테르계, 폴리올레핀계, 왁스계 등이 사용되지만, 특히 알키드계, 실리콘계, 불소계의 박리제가 내열성을 갖기 때문에 바람직하다.
상기의 박리제를 이용하여 수지 필름의 표면을 박리 처리하기 위해서는, 박리제를 그대로 무용제로, 또는 용제 희석이나 에멀션화하여, 그라비아 코터, 메이어 바 코터, 에어 나이프 코터, 롤 코터 등에 의해 도포하여, 박리제가 도포된 수지 필름을 상온하 혹은 가열하에서 공급하거나, 또는 전자선이나 자외선에 의해 경화시켜 박리층을 형성하면 된다. 또한, 웨트 라미네이션이나 드라이 라미네이션, 열 용융 라미네이션, 용융 압출 라미네이션, 공압출 가공 등에 의해 필름의 적층을 실시함으로써 수지 필름의 표면 장력을 조정해도 된다.
지지체로서 점착 시트를 사용하는 경우, 그 점착 시트는 다이싱 시트로서 사용되는 점착 시트여도 된다. 다이싱 시트는, 상기와 같은 수지 필름 상에 점착제층을 갖고, 점착제층 상에, 상기 접착제층이 박리 가능하게 적층된다. 따라서, 다이싱 시트의 점착제층은, 재박리성을 갖는 공지된 점착제로 구성할 수 있고, 자외선 경화형, 가열 발포형, 물 팽윤형, 약점형 등의 점착제를 선택함으로써, 접착제층의 박리를 용이하게 할 수 있다.
또한, 접착 시트는, 지지체 및 접착제층이, 미리 피착체 (반도체 웨이퍼 등) 와 동일 형상으로 형발되어 이루어지는 형상이어도 된다. 특히, 지지체 및 접착제층으로 이루어지는 적층체가, 장척의 박리 필름 상에 유지된 형태인 것이 바람직하다.
지지체의 두께는, 통상적으로는 10 ∼ 500 ㎛, 바람직하게는 15 ∼ 300 ㎛, 특히 바람직하게는 20 ∼ 250 ㎛ 정도이다. 지지체가 점착 시트인 경우에는, 통상적으로 지지체의 두께에 있어서 1 ∼ 50 ㎛ 정도의 두께를 점착제로 이루어지는 층이 차지한다. 또한, 접착제층의 두께는, 통상적으로는 2 ∼ 500 ㎛, 바람직하게는 6 ∼ 300 ㎛, 특히 바람직하게는 10 ∼ 150 ㎛ 정도이다.
접착 시트의 제조 방법은, 특별히 한정은 되지 않고, 지지체가 수지 필름인 경우에는, 수지 필름 상에, 접착제 조성물을 도포 건조시키고, 접착제층을 형성함으로써 제조해도 된다. 또한 접착제층을 다른 박리 필름 상에 형성하고, 이것을 상기 수지 필름 또는 점착 시트에 전사함으로써 제조해도 된다.
또한, 접착 시트의 사용 전에, 접착제층을 보호하기 위해서, 접착제층의 표면에 박리 필름을 적층해 두어도 된다. 그 박리 필름은, 폴리에틸렌테레프탈레이트 필름이나 폴리프로필렌 필름 등의 플라스틱 재료에 실리콘 수지 등의 박리제가 도포되어 있는 것이 사용된다. 또한, 접착 시트에 있어서의 접착제층의 표면 외주부에는, 링 프레임 등의 다른 지그를 고정시키기 위해서 별도로 점착제층이나 점착 테이프가 형성되어 있어도 된다.
다음으로 본 발명에 관련된 접착 시트의 이용 방법에 대하여, 그 접착 시트를 반도체 장치의 제조에 적용한 경우를 예로 들어 설명한다.
(반도체 장치의 제조 방법)
이하, 본 발명에 관련된 반도체 장치의 제조 방법의 예에 대하여 상세히 서술한다.
본 발명에 관련된 반도체 장치의 제 1 제조 방법은, 상기 접착 시트의 접착제층에 반도체 웨이퍼를 첩착하고, 그 반도체 웨이퍼 및 접착제층을 다이싱하여 반도체 칩으로 하고, 그 반도체 칩 이면에 접착제층을 고착 잔존시켜 지지체로부터 박리하고, 그 반도체 칩을 유기 기판이나 리드 프레임의 다이 패드부 상, 또는 다른 반도체 칩 상에 접착제층을 개재하여 접착하는 공정을 포함한다.
본 발명에 관련된 반도체 장치의 제 1 제조 방법에 있어서는, 먼저, 표면에 회로가 형성되고, 이면이 연삭된 반도체 웨이퍼를 준비한다.
반도체 웨이퍼는 실리콘 웨이퍼여도 되고, 또한 갈륨·비소 등의 화합물 반도체 웨이퍼여도 된다. 웨이퍼 표면에 대한 회로의 형성은 에칭법, 리프트 오프법 등의 종래부터 범용되고 있는 방법을 포함하는 다양한 방법에 의해 실시할 수 있다. 이어서, 반도체 웨이퍼의 회로면의 반대면 (이면) 을 연삭한다. 연삭법은 특별히 한정은 되지 않고, 그라인더 등을 사용한 공지된 수단으로 연삭해도 된다. 이면 연삭시에는, 표면의 회로를 보호하기 위해서 회로면에, 표면 보호 시트라고 불리는 점착 시트를 첩부한다. 이면 연삭은, 웨이퍼의 회로면측 (즉 표면 보호 시트측) 을 척 테이블 등에 의해 고정시키고, 회로가 형성되어 있지 않은 이면측을 그라인더에 의해 연삭한다. 웨이퍼의 연삭 후의 두께는 특별히 한정은 되지 않지만, 통상적으로는 20 ∼ 500 ㎛ 정도이다.
이어서, 링 프레임 및 반도체 웨이퍼의 이면측을 본 발명에 관련된 접착 시트의 접착제층 상에 재치하고, 가볍게 압압하여, 반도체 웨이퍼를 고정시킨다. 접착제층에 광 중합 개시제 (D) 가 배합되어 있는 경우에는, 접착제층에 지지체측으로부터 에너지선을 조사하고, 열 경화성 수지 (B) 및 필러 (C) 가 갖는 반응성 이중 결합기를 반응, 경화시켜, 접착제층의 응집력을 높이고, 접착제층과 지지체 사이의 접착력을 저하시켜도 된다. 조사되는 에너지선으로는, 자외선 (UV) 또는 전자선 (EB) 등을 들 수 있고, 바람직하게는 자외선이 사용된다.
그 후, 다이싱소를 사용한 블레이드 다이싱법이나 레이저 광을 사용한 레이저 다이싱법 등에 의해, 상기의 반도체 웨이퍼를 절단하여 반도체 칩을 얻는다. 다이싱소를 사용한 경우의 절단 깊이는, 반도체 웨이퍼의 두께와, 접착제층의 두께의 합계 및 다이싱소의 마모분을 가미한 깊이로 하고, 접착제층도 칩과 동일 사이즈로 절단한다.
또한, 에너지선 조사는, 반도체 웨이퍼의 첩부 후, 반도체 칩의 박리 (픽업) 전의 어느 단계에서 실시해도 되고, 예를 들어 다이싱 후에 실시해도 되고, 또한 하기의 익스팬드 공정 후에 실시해도 된다. 또한 에너지선 조사를 복수회로 나누어 실시해도 된다.
이어서 필요에 따라, 접착 시트의 익스팬드를 실시하면, 반도체 칩 간격이 확장되어, 반도체 칩의 픽업을 더욱 용이하게 실시할 수 있게 된다. 이 때, 접착제층과 지지체 사이에 어긋남이 발생하게 되어, 접착제층과 지지체 사이의 접착력이 감소하고, 반도체 칩의 픽업성이 향상된다. 이와 같이 하여 반도체 칩의 픽업을 실시하면, 절단된 접착제층을 반도체 칩 이면에 고착 잔존시켜 지지체로부터 박리할 수 있다.
이어서 접착제층을 개재하여 반도체 칩을, 칩 탑재부인 리드 프레임의 다이 패드 상 또는 다른 반도체 칩 (하단 칩) 표면에 재치하고, 칩을 가착한다. 칩 탑재부는, 반도체 칩을 재치하기 전에 가열해도 되고, 또한, 칩의 재치 직후에 가열해도 된다. 가열 온도는, 통상적으로는 80 ∼ 200 ℃, 바람직하게는 100 ∼ 180 ℃ 이고, 가열 시간은, 통상적으로는 0.1 초 ∼ 5 분, 바람직하게는 0.5 초 ∼ 3 분이고, 재치할 때의 압력은, 통상적으로 1 ㎪ ∼ 200 ㎫ 이다.
그 후, 칩이 가착된 상태로 순차적으로 칩을 적층하고, 와이어 본딩 후에, 패키지 제조에 있어서 통상적으로 실시되는 수지 봉지에서의 가열을 이용하여 접착제층을 본 경화시키는 것이 바람직하다. 이와 같은 공정을 거침으로써, 접착제층을 일괄하여 경화시킬 수 있어 제조 효율이 향상된다. 또한, 와이어 본딩시에는, 접착제층은 어느 정도의 경도를 갖기 때문에, 와이어 본딩이 안정적으로 실시된다. 또한, 접착제층은 다이 본드 조건하에서는 연화되어 있기 때문에, 칩 탑재부의 요철에도 충분히 매립되고, 보이드의 발생을 방지할 수 있어 패키지의 신뢰성이 높아진다.
본 발명에 관련된 반도체 장치의 제 2 제조 방법에 있어서는, 먼저, 반도체 웨이퍼의 표면에, 개편화하는 반도체 칩의 형상의 외곽에 맞추어 홈을 형성하고, 반도체 웨이퍼의 표면에 보호 시트를 첩부하고, 이어서 이면측으로부터 홈에 도달할 때까지 박화 처리를 실시함으로써 반도체 웨이퍼를 반도체 칩으로 개편화하는, 이른바 선다이싱법에 의해 얻어진 복수의 칩군을 준비한다.
이어서, 제 1 제조 방법과 마찬가지로, 링 프레임 및 칩군의 이면측을 본 발명에 관련된 접착제층 상에 재치하고, 가볍게 압압하여, 칩군을 고정시킨다. 그 후, 접착제층만을 칩 사이즈로 다이싱한다. 접착제층만을 다이싱하는 방법은 특별히 한정되지 않지만, 예를 들어 레이저 다이싱법을 채용할 수 있다.
그 후, 필요에 따라 실시되는 접착 시트의 익스팬드 공정이나, 반도체 칩에 접착제층을 고착 잔존시켜 지지체로부터 박리하고, 반도체 칩을 다이 패드부 또는 다른 반도체 칩 상에 접착제층을 개재하여 접착하는 공정은, 제 1 제조 방법에 있어서 설명한 바와 같다.
본 발명의 접착제 조성물 및 접착 시트는, 상기와 같은 사용 방법 외에, 반도체 화합물, 유리, 세라믹스, 금속 등의 접착에 사용할 수도 있다.
실시예
이하, 본 발명을 실시예에 의해 설명하지만, 본 발명은 이들 실시예에 한정되는 것은 아니다. 또한, 이하의 실시예 및 비교예에 있어서, ＜아크릴 중합체의 중량 평균 분자량 및 분자량 분포의 측정＞, ＜필러의 평균 입경＞, ＜전단 강도 측정＞ 및 ＜패키지 신뢰성 평가＞ 는 다음과 같이 실시하였다. 또한, 전단 강도 측정은, 제 2 발명에 관련된 실시예 (실시예 3, 4 및 비교예 3, 4) 에 대하여 실시하였다.
＜아크릴 중합체의 중량 평균 분자량 및 분자량 분포의 측정＞
아크릴 중합체 (A) 의 중량 평균 분자량 (Mw) 및 분자량 분포 (Mw/Mn, Mn 은 수평균 분자량) 는, 표준 폴리스티렌 환산치로 하고, 이하의 장치 및 조건으로 측정하였다.
· 장치명 : HLC-8220GPC, 토소 (주) 제조
· 칼럼 : TSKgelGMHXL, TSKgelGMHXL 및 TSKgel2000HXL 을 이 순서로 연결한 것
· 용매 : 테트라하이드로푸란
· 측정 온도 : 40 ℃
· 유속 : 1 ㎖/분
· 검출기 : 시차 굴절계
＜필러의 평균 입경＞
필러의 평균 입경은, 동적 광 산란법을 사용한 입도 분포계 (닛키소사 제조, 장치명 ; Nanotrac150) 에 의해 측정하였다.
＜전단 강도 측정＞
(평가 샘플 제작)
＃2000 연마 실리콘 웨이퍼 (150 ㎜ 직경, 두께 350 ㎛) 의 연마면에, 실시예 및 비교예의 접착 시트의 첩부를 테이프 마운터 (린텍사 제조, Adwill RAD2500) 에 의해 실시하고, 웨이퍼 다이싱용 링 프레임에 고정시켰다. 이어서, 다이싱 장치 (주식회사 디스코 제조, DFD651) 를 사용하여 5 ㎜ × 5 ㎜ 의 칩 사이즈로 다이싱하여, 칩을 얻었다. 다이싱시의 절입량은, 지지체를 20 ㎛ 절입하도록 하였다.
상기 칩을 가착하는 하단 칩으로서, CMP 처리 완료 칩 (사이즈 : 10 ㎜ x 10 ㎜, 두께 : 350 ㎛) 을 준비하였다. 그 하단 칩 상에, 접착제층을 개재하여 150 ℃, 100 gf, 1 초간의 조건으로, 상기로 얻어진 칩을 압착하고, 반도체 패키지의 몰드 봉지를 가정하여 175 ℃, 5 시간 동안 접착제층의 열 경화를 실시하여 평가 샘플을 제작하였다.
(평가)
평가 샘플을 리플로우시 온도 상정한 250 ℃ 의 플레이트 상에 두고, 습도 50 ％ RH 의 환경 조건하에서, 본드 테스터 (dage 사 제조, dage4000) 를 이용하여, 전단 강도를 측정하였다. 상기 본드 테스터의 설정 조건은, 헤드 높이 50 ㎛, 속도 0.2 ㎜/초로 하였다.
＜패키지 신뢰성 평가＞
(반도체 칩의 제조)
드라이 폴리시 마무리 실리콘 웨이퍼 (150 ㎜ 직경, 두께 75 ㎛) 의 연마면에, 실시예 및 비교예의 접착 시트의 첩부를 테이프 마운터 (린텍사 제조 Adwill RAD2500) 에 의해 실시하고, 웨이퍼 다이싱용 링 프레임에 고정시켰다. 이어서, 다이싱 장치 (주식회사 디스코 제조 DFD651) 를 사용하여 8 ㎜ × 8 ㎜ 의 칩 사이즈로 다이싱하였다. 다이싱시의 절입량은, 지지체를 20 ㎛ 절입하도록 하였다.
(반도체 패키지의 제조)
기판으로서, 동박 피복 적층판 (미츠비시 가스 화학 주식회사 제조 CCL-HL830, 동박의 두께 : 18 ㎛) 의 동박에 회로 패턴이 형성되고, 패턴 상에 솔더 레지스트 (타이요 잉크 제조 PSR-4000 AUS303) 를 가지고 있는 기판 (주식회사 치노 기연 제조 LN001E-001 PCB (Au) AUS303) 을 사용하였다. 상기에서 얻은 접착 시트 상의 칩을 접착제층과 함께 지지체로부터 들어올려, 기판 상에, 접착제층을 개재하여 120 ℃, 250 gf, 0.5 초간의 조건으로 압착하였다.
그 후, 와이어 본딩시의 열을 가정하여 175 ℃ 의 분위기하에서, 2 시간의 열을 가하고, 몰드 수지 (쿄세라 케미컬 주식회사 제조 KE-1100AS3) 로 봉지 두께 400 ㎛ 가 되도록 봉지 장치 (어픽 야마다 주식회사 제조 MPC-06M TriAl Press) 를 이용하여 봉지하였다. 이어서, 175 ℃ 에서 6.9 ㎫ 의 가열 가압을 2 분간 실시하고, 그 후, 175 ℃ 에서 5 시간의 가열을 실시하여 수지를 경화시켰다.
그리고, 봉지된 기판을 다이싱 테이프 (린텍사 제조 Adwill D-510T) 에 첩부하여, 다이싱 장치 (주식회사 디스코 제조 DFD651) 를 사용하여 8 ㎜ × 8 ㎜ 사이즈로 다이싱함으로써 신뢰성 평가용의 반도체 패키지를 얻었다.
(평가)
얻어진 반도체 패키지를 85 ℃, 습도 60 ％ RH 조건하에서 168 시간 방치하고, 흡습시킨 후, 프리히트 130 ℃ (과혹 조건) 에서 최고 온도가 260 ℃ 가 되는 가열 시간 1 분간의 IR 리플로우 (리플로우노 : 사가미 이공 제조 WL-15-20DNX 형) 를 3 회 실시하였다. 그 후, 기판과 칩의 접합부에 있어서의 들뜸·박리의 유무, 패키지 크랙 발생의 유무를 주사형 초음파 탐상 장치 (히타치 건기 파인테크 주식회사 제조 Hye-Focus) 및 단면 연마기 (리파인테크사 제조 리파인·폴리셔 HV) 에 의해 단면을 깎고, 디지털 현미경 (키엔스사 제조 VHX-1000) 을 이용하여 단면 관찰에 의해 평가하였다.
기판/반도체 칩 접합부에 길이 0.5 ㎜ 이상의 박리를 관찰한 경우를 박리되어 있다고 판단하여, 패키지를 27 개 시험에 투입하여 박리가 발생하지 않은 개수를 세었다.
＜접착제 조성물＞
접착제 조성물을 구성하는 각 성분을 하기에 나타낸다.
(A-1) 아크릴 중합체 : 메틸아크릴레이트 95 질량부 및 2-하이드록시에틸아크릴레이트 5 질량부로 이루어지는 공중합체 (Mw : 50 만, Mw/Mn : 2.9, Tg : 9 ℃, 토요켐사 제조)
(A-2) 아크릴 중합체 : 메틸아크릴레이트 95 질량부 및 2-하이드록시에틸아크릴레이트 5 질량부로 이루어지는 공중합체 (Mw : 46 만, Mw/Mn : 3.2, Tg : 9 ℃, 닛폰 합성 화학사 제조)
(B) 열 경화성 수지 :
(B-1) 아크릴로일기 부가 크레졸 노볼락형 에폭시 수지 (닛폰 화약 주식회사 제조 CNA-147)
(B-2) 열 경화제 : 아르알킬페놀 수지 (미츠이 화학 주식회사 제조 미렉스 XLC-4L)
(C) 필러 :
(C-1) 메타크릴옥시기 수식의 실리카 필러 (평균 입경 0.05 ㎛, 아드마텍스사 제조 3-메타크릴옥시프로필트리메톡시실란 처리품)
(C-2) 메타크릴옥시기 수식의 실리카 필러 (평균 입경 0.5 ㎛, SO-C2, 아드마텍스사 제조 3-메타크릴옥시프로필트리메톡시실란 처리품)
(C-3) 비닐기 수식의 실리카 필러 (평균 입경 0.05 ㎛, 아드마텍스사 제조 비닐트리메톡시실란 처리품)
(C-4) 트리메틸기 수식의 실리카 필러 (평균 입경 0.07 ㎛, NSS-5N 트리메틸실릴 처리 토쿠야마사 제조)
(F) 실란 커플링제 (미츠비시 화학 주식회사 제조 MKC 실리케이트 MSEP2)
(G) 가교제 : 방향족성 다가 이소시아네이트 (닛폰 폴리우레탄 공업 주식회사 제조 콜로네이트 L)
(J) 미처리의 실리카 필러 (평균 입경 0.4 ㎛, 산시놀 SS-04, 토쿠야마사 제조)
(실시예 및 비교예)
(접착제층)
상기 각 성분을 표 1 및 표 2 에 기재된 양 (질량비) 으로 배합하고, 접착제 조성물을 얻었다. 얻어진 조성물의 메틸에틸케톤 용액 (고형 농도 20 질량％) 을, 실리콘으로 박리 처리된 박리 필름 (린텍사 제조 SP-PET381031) 의 박리 처리면 상에 건조 후 20 ㎛ 의 두께가 되도록 도포, 건조 (건조 조건 : 오븐에서 100 ℃, 1 분간) 시킨 후에 지지체 (폴리에틸렌 필름, 두께 100 ㎛, 표면 장력 33 mN/m) 와 첩합하여, 접착제층을 지지체 상에 전사함으로써 접착 시트를 얻었다. 얻어진 접착 시트를 이용하여 반도체 패키지를 제조하고, 그 신뢰성을 평가하였다. 또한, 표 2 에 기재된 양으로 배합하여 얻어진 접착제 조성물에 대해서는, 상기와 마찬가지로 접착 시트를 얻고, 신뢰성 평가 외에, 경화 후의 접착제층의 전단 강도를 측정하였다. 결과를 표 1 및 표 2 에 나타낸다. 표 1 및 표 2 중 PKG 신뢰성은 패키지 신뢰성을 의미하고, 상기 서술한 평가에 있어서 「박리가 발생하지 않은 개수/27 (시험에 투입한 패키지의 개수)」 로 나타냈다.
Figure pct00008
Figure pct00009
제 1 발명의 실시형태인 실시예 1 및 2 의 접착제 조성물은 모두, 반응성 이중 결합기를 표면에 갖는 필러 (C) 를 포함하지 않는 비교예 1 이나, 중량 평균 분자량이 50 만보다 낮은 아크릴 중합체를 사용한 비교예 2 의, 제 1 발명의 비교 형태인 접착제 조성물보다, 반도체 장치의 패키지 신뢰성을 향상시킬 수 있었다.
본 발명의 제 1 발명에 의하면, 소정의 중량 평균 분자량을 갖는 아크릴 중합체 (A), 반응성 이중 결합기를 갖는 열 경화성 수지 (B), 및 반응성 이중 결합기를 표면에 갖는 필러 (C) 를 사용함으로써, 접착제층 중에 필러 (C) 를 균일하게 혼합할 수 있고, 또한, 접착제층 중에 삼차원 망목 구조를 도입할 수 있다. 이 때문에, 우수한 접착 강도로 반도체 칩을 다른 반도체 칩이나 기판에 접합할 수 있고, 과혹한 환경하에 있어서도, 높은 패키지 신뢰성을 나타내는 반도체 장치를 얻을 수 있다. 또한, 미경화 혹은 반경화 상태의 접착제층에 어느 정도의 경도를 부여할 수 있기 때문에, 다단 패키지의 제조에 있어서 접착제층을 일괄 경화시키는 프로세스를 채용한 경우에, 와이어 본딩이 장시간에 달해도 안정적으로 와이어 본딩을 실시할 수 있다.
제 2 발명의 실시형태인 실시예 3 및 4 의 접착제 조성물로 이루어지는 접착제층의 전단 강도는 모두 60 N/5 ㎜□ 이상이었다. 실시예 3 및 4 의 접착제 조성물은 모두, 평균 입경이 0.01 ∼ 0.2 ㎛ 의 범위인 필러 (C) 를 함유하고 있지 않은 비교예 3 이나, 반응성 이중 결합기를 표면에 갖는 필러 (C) 를 함유하고 있지 않은 비교예 4 의, 제 2 발명의 비교 형태인 접착제 조성물보다 반도체 장치의 신뢰성을 향상시킬 수 있었다.
본 발명의 제 2 발명에 의하면, 아크릴 중합체 (A), 반응성 이중 결합기를 갖는 열 경화성 수지 (B), 및 반응성 이중 결합기를 표면에 갖고 또한 소정의 평균 입경을 갖는 필러 (C) 를 사용함으로써, 접착제층 중에 필러 (C) 를 균일하게 혼합할 수 있고, 또한, 접착제층 중에 삼차원 망목 구조를 도입할 수 있다. 이 때문에, 우수한 접착 강도로 반도체 칩을 다른 반도체 칩이나 기판에 접합할 수 있고, 과혹한 환경하에 있어서도, 높은 패키지 신뢰성을 나타내는 반도체 장치를 얻을 수 있다. 또한, 미경화 혹은 반경화 상태의 접착제층에 어느 정도의 경도를 부여할 수 있기 때문에, 다단 패키지의 제조에 있어서 접착제층을 일괄 경화시키는 프로세스를 채용한 경우에, 와이어 본딩이 장시간에 달해도 안정적으로 와이어 본딩을 실시할 수 있다.

Claims (13)

  1. 아크릴 중합체 (A), 반응성 이중 결합기를 갖는 열 경화성 수지 (B) 및 반응성 이중 결합기를 표면에 갖는 필러 (C) 를 포함하고,
    당해 아크릴 중합체 (A) 의 중량 평균 분자량이 50 만 이상이고,
    당해 열 경화성 수지 (B) 가 에폭시 수지 및 열 경화제로 이루어지고,
    당해 에폭시 수지 및 당해 열 경화제의 어느 일방 또는 양방이 반응성 이중 결합기를 갖는 접착제 조성물.
  2. 아크릴 중합체 (A), 반응성 이중 결합기를 갖는 열 경화성 수지 (B) 및 반응성 이중 결합기를 표면에 갖는 필러 (C) 를 포함하고,
    당해 필러 (C) 의 평균 입경이 0.01 ∼ 0.2 ㎛ 의 범위이고,
    당해 열 경화성 수지 (B) 가 에폭시 수지 및 열 경화제로 이루어지고,
    당해 에폭시 수지 및 당해 열 경화제의 어느 일방 또는 양방이 반응성 이중 결합기를 갖는 접착제 조성물.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 필러 (C) 가, 반응성 이중 결합기를 표면에 갖는 실리카인 접착제 조성물.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 아크릴 중합체 (A) 의 함유 비율이, 접착제 조성물의 전체 질량 중 50 ∼ 90 질량％ 인 접착제 조성물.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 아크릴 중합체 (A) 가 수산기를 갖는 접착제 조성물.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 기재된 접착제 조성물로 이루어지는 단층 접착 필름.
  7. 제 2 항에 기재된 접착제 조성물로 이루어지는 단층 접착 필름으로서, 250 ℃ 에서 경화 후의 전단 강도가 60 N/5 ㎜□ 이상인 단층 접착 필름.
  8. 제 1 항 내지 제 5 항 중 어느 한 항에 기재된 접착제 조성물로 이루어지는 접착제층이, 지지체 상에 형성되어 이루어지는 접착 시트.
  9. 제 2 항에 기재된 접착제 조성물로 이루어지는 접착제층이 지지체 상에 형성되어 이루어지는 접착 시트로서, 250 ℃ 에서 경화 후의 접착제층의 전단 강도가 60 N/5 ㎜□ 이상인 접착 시트.
  10. 제 8 항 또는 제 9 항에 있어서,
    지지체가 수지 필름인 접착 시트.
  11. 제 8 항 또는 제 9 항에 있어서,
    지지체가 점착 시트인 접착 시트.
  12. 제 8 항 내지 제 11 항 중 어느 한 항에 기재된 접착 시트의 접착제층에 반도체 웨이퍼를 첩부하고, 상기 반도체 웨이퍼 및 접착제층을 다이싱하여 반도체 칩으로 하고, 상기 반도체 칩에 접착제층을 고착 잔존시켜 지지체로부터 박리하고, 상기 반도체 칩을 다이 패드부 상 또는 다른 반도체 칩 상에 상기 접착제층을 개재하여 접착하는 공정을 포함하는 반도체 장치의 제조 방법.
  13. 반도체 웨이퍼의 표면에, 개편화 (個片化) 하는 반도체 칩의 형상의 외곽에 맞추어 홈을 형성하고, 반도체 웨이퍼의 표면에 보호 시트를 첩부하고, 이어서 이면측으로부터 홈에 도달할 때까지 박화 처리를 실시함으로써 반도체 웨이퍼를 반도체 칩에 개편화하는 공정, 및,
    제 8 항 내지 제 11 항 중 어느 한 항에 기재된 접착 시트의 접착제층에 상기 반도체 칩을 첩부하고, 반도체 칩에 접착제층을 고착 잔존시켜 지지체로부터 박리하고, 상기 반도체 칩을 다이 패드부 상 또는 다른 반도체 칩 상에 상기 접착제층을 개재하여 접착하는 공정을 포함하는 반도체 장치의 제조 방법.
KR1020157031614A 2013-05-28 2014-05-27 접착제 조성물, 접착 시트 및 반도체 장치의 제조 방법 KR101752992B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2013-111974 2013-05-28
JP2013111974A JP6029536B2 (ja) 2013-05-28 2013-05-28 接着剤組成物、接着シートおよび半導体装置の製造方法
JP2013126935A JP6029544B2 (ja) 2013-06-17 2013-06-17 接着剤組成物、接着シートおよび半導体装置の製造方法
JPJP-P-2013-126935 2013-06-17
PCT/JP2014/063979 WO2014192745A1 (ja) 2013-05-28 2014-05-27 接着剤組成物、接着シートおよび半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20160012125A true KR20160012125A (ko) 2016-02-02
KR101752992B1 KR101752992B1 (ko) 2017-07-03

Family

ID=51988774

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157031614A KR101752992B1 (ko) 2013-05-28 2014-05-27 접착제 조성물, 접착 시트 및 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (1) US20160086908A1 (ko)
KR (1) KR101752992B1 (ko)
CN (1) CN104955912B (ko)
SG (1) SG11201509299SA (ko)
TW (1) TWI591140B (ko)
WO (1) WO2014192745A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5917215B2 (ja) * 2012-03-16 2016-05-11 リンテック株式会社 接着剤組成物、接着シートおよび半導体装置の製造方法
KR102346224B1 (ko) * 2013-08-02 2021-12-31 린텍 가부시키가이샤 접착제 조성물, 접착 시트 및 반도체 장치의 제조 방법
WO2019150433A1 (ja) * 2018-01-30 2019-08-08 日立化成株式会社 熱硬化性樹脂組成物、フィルム状接着剤、接着シート、及び半導体装置の製造方法
CN109096929B (zh) * 2018-06-29 2021-07-16 新纶科技（常州）有限公司 一种多层构造的未完全固化型oca光学胶及其制备方法
KR102398069B1 (ko) * 2019-10-16 2022-05-16 코제노벨머티얼리스코리아 주식회사 경화성 조성물
CN110951448B (zh) * 2019-10-23 2022-05-17 新纶光电材料(深圳)有限公司 一种双组份加成型有机硅导热胶及其制备方法
WO2022224138A1 (en) * 2021-04-19 2022-10-27 3M Innovative Properties Company Adhesive layer for flexographic plate mounting tape
KR102677755B1 (ko) * 2021-08-12 2024-06-24 (주)이녹스첨단소재 웨이퍼 이면 연삭용 점착 필름

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2685138B2 (ja) * 1989-06-19 1997-12-03 株式会社日立製作所 樹脂組成物および該組成物を用いた樹脂封止型電子装置
JPH06136244A (ja) * 1992-10-23 1994-05-17 Furukawa Electric Co Ltd:The エポキシ樹脂組成物
JP5213313B2 (ja) * 2006-05-23 2013-06-19 リンテック株式会社 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
KR20080047990A (ko) * 2006-11-27 2008-05-30 린텍 가부시키가이샤 점접착제 조성물, 점접착 시트 및 반도체 장치의 제조방법
JP5005324B2 (ja) * 2006-11-27 2012-08-22 リンテック株式会社 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
JP5353703B2 (ja) * 2007-10-09 2013-11-27 日立化成株式会社 接着フィルム付き半導体チップの製造方法及びこの製造方法に用いられる半導体用接着フィルム、並びに、半導体装置の製造方法
TW200935506A (en) * 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
JP5126960B2 (ja) * 2007-11-28 2013-01-23 リンテック株式会社 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
JP5137538B2 (ja) * 2007-11-28 2013-02-06 リンテック株式会社 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
SG11201401908RA (en) * 2011-11-29 2014-09-26 Toray Industries Resin composition, resin composition sheet, semiconductor device and method for manufacturing same
JP5908306B2 (ja) * 2012-03-01 2016-04-26 積水化学工業株式会社 半導体接合用接着剤及び半導体接合用接着フィルム
JP5917215B2 (ja) * 2012-03-16 2016-05-11 リンテック株式会社 接着剤組成物、接着シートおよび半導体装置の製造方法
JP6250265B2 (ja) * 2012-03-16 2017-12-20 リンテック株式会社 接着剤組成物、接着シートおよび半導体装置の製造方法

Also Published As

Publication number Publication date
US20160086908A1 (en) 2016-03-24
CN104955912B (zh) 2017-08-29
TWI591140B (zh) 2017-07-11
TW201510136A (zh) 2015-03-16
CN104955912A (zh) 2015-09-30
SG11201509299SA (en) 2015-12-30
KR101752992B1 (ko) 2017-07-03
WO2014192745A1 (ja) 2014-12-04

Similar Documents

Publication Publication Date Title
KR101752992B1 (ko) 접착제 조성물, 접착 시트 및 반도체 장치의 제조 방법
CN110041836B (zh) 树脂膜形成用复合片
KR101492629B1 (ko) 점접착제 조성물, 점접착 시트 및 반도체장치의 제조방법
US9382455B2 (en) Adhesive composition, an adhesive sheet and a production method of a semiconductor device
US9434865B2 (en) Adhesive composition, an adhesive sheet and a production method of a semiconductor device
JP5774322B2 (ja) 半導体用接着剤組成物、半導体用接着シートおよび半導体装置の製造方法
KR20080088487A (ko) 점접착제 조성물, 점접착 시트 및 반도체장치의 제조방법
KR20080047990A (ko) 점접착제 조성물, 점접착 시트 및 반도체 장치의 제조방법
JP5005258B2 (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
JP2009242605A (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
JP2012167174A (ja) 接着剤組成物、接着シートおよび半導体装置の製造方法
JP6029544B2 (ja) 接着剤組成物、接着シートおよび半導体装置の製造方法
JP4806815B2 (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
JP5005325B2 (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
JP5620834B2 (ja) 接着剤組成物および接着シート
WO2013157567A1 (ja) 接着剤組成物、接着シートおよび半導体装置の製造方法
JP5414256B2 (ja) 接着剤組成物、接着シートおよび半導体装置の製造方法
JP5426831B2 (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
JP6029536B2 (ja) 接着剤組成物、接着シートおよび半導体装置の製造方法
KR101093322B1 (ko) 점접착제 조성물, 점접착 시트 및 반도체장치의 제조방법
JP2008247937A (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
KR20090104711A (ko) 점접착제 조성물, 점접착 시트 및 반도체장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant