KR20160008846A

KR20160008846A - 이미지 장치 및 그 구동 방법

Info

Publication number: KR20160008846A
Application number: KR1020140089139A
Authority: KR
Inventors: 송용배
Original assignee: 삼성전자주식회사
Priority date: 2014-07-15
Filing date: 2014-07-15
Publication date: 2016-01-25
Also published as: US20160021301A1; KR102254684B1; US9699374B2; US20170302850A1; US10277807B2

Abstract

이미지 장치 및 그 구동 방법이 제공된다. 이미지 장치는, 메모리, 제1 및 제2 서브 데이터를 포함하는 이미지 데이터를 제공받아 제1 이미지 처리(image processing)를 수행하고, 그 결과를 메모리에 라이트하는 제1 이미지 프로세싱 유닛, 메모리로부터 제1 이미지 처리된 제1 및 제2 서브 데이터를 리드하여, 제1 이미지 처리와 다른 제2 이미지 처리를 수행하는 제2 이미지 프로세싱 유닛, 및 제1 이미지 처리된 제1 서브 데이터가 메모리에 라이트된 후, 제1 이미지 처리된 제2 서브 데이터가 메모리에 라이트되기 전에, 제2 이미지 프로세싱 유닛이 메모리로부터 제1 이미지 처리된 제1 서브 데이터를 리드하도록 제2 이미지 프로세싱 유닛을 컨트롤하는 컨트롤 유닛을 포함한다.

Description

이미지 장치 및 그 구동 방법{Image Device and method for operating the same}

본 발명은 이미지 장치 및 그 구동 방법에 관한 것이다.

전자 기기의 발전이 계속됨에 따라, 이미지 장치의 동작 속도 향상이 요구되고 있다. 구체적으로, 중앙처리장치의 연산 속도는 갈수록 커져가고 있는데에 반해, 이미지 장치의 동작 속도가 같이 향상되지 않는다면 이미지 데이터 처리에 있어서, 비효율이 초래될 수 있다. 따라서, 이미지 장치의 동작 속도 향상에 많은 연구가 진행되고 있다.

본 발명이 해결하고자 하는 기술적 과제는 동작 속도가 향상된 이미지 장치를 제공하는 것이다.

본 발명이 해결하고자 하는 다른 기술적 과제는 동작 속도가 향상된 이미지 장치의 구동 방법을 제공하는 것이다.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 이미지 장치는, 메모리, 제1 및 제2 서브 데이터를 포함하는 이미지 데이터를 제공받아 제1 이미지 처리(image processing)를 수행하고, 그 결과를 메모리에 라이트하는 제1 이미지 프로세싱 유닛, 메모리로부터 제1 이미지 처리된 제1 및 제2 서브 데이터를 리드하여, 제1 이미지 처리와 다른 제2 이미지 처리를 수행하는 제2 이미지 프로세싱 유닛, 및 제1 이미지 처리된 제1 서브 데이터가 메모리에 라이트된 후, 제1 이미지 처리된 제2 서브 데이터가 메모리에 라이트되기 전에, 제2 이미지 프로세싱 유닛이 메모리로부터 제1 이미지 처리된 제1 서브 데이터를 리드하도록 제2 이미지 프로세싱 유닛을 컨트롤하는 컨트롤 유닛을 포함한다.

본 발명의 몇몇 실시예에서, 상기 제1 서브 데이터는 상기 이미지 데이터의 제1 픽셀 그룹 데이터를 포함하고, 상기 제2 서브 데이터는 상기 이미지 데이터의 상기 제1 픽셀 그룹과 다른 제2 픽셀 그룹 데이터를 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 제1 픽셀 그룹 데이터는, 이미지 센싱 유닛이 센싱하는 이미지의 제1 열(row)에 배치된 픽셀 그룹 데이터를 포함하고, 상기 제2 픽셀 그룹 데이터는, 상기 제1 열 하부에 배치된 제2 열에 배치된 픽셀 그룹 데이터를 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 컨트롤 유닛은, 상기 제1 이미지 프로세싱 유닛과 상기 제2 이미지 프로세싱 유닛 중 적어도 하나의 내부에 배치될 수 있다.

본 발명의 몇몇 실시예에서, 상기 컨트롤 유닛은, 상기 제1 이미지 프로세싱 유닛 내부에 배치되는 제1 컨트롤 유닛과, 상기 제2 이미지 프로세싱 유닛 내부에 배치되는 제2 컨트롤 유닛을 포함하고, 상기 제1 컨트롤 유닛은, 상기 제1 이미지 처리된 제1 서브 데이터가 상기 메모리에 라이트된 시점을 기록하는 기록 유닛을 포함하고, 상기 제2 컨트롤 유닛은, 상기 제1 이미지 처리된 제1 서브 데이터가 상기 메모리에 라이트된 시점을 감지하는 감지 유닛을 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 기록 유닛은, 상기 메모리에 라이트 코맨드를 인가하는 제1 컨트롤러와, 상기 라이트 코맨드가 인가되면 카운트 값을 증가시키는 제1 카운터를 포함하고, 상기 감지 유닛은, 상기 제1 카운터와 동일하게 카운트 값이 증가되는 제2 카운터와, 상기 제2 카운터의 카운트 값을 미리 정한 값과 비교하는 비교기와, 상기 비교기의 출력을 제공받아 상기 메모리에 리드 코맨드를 인가하는 제2 컨트롤러를 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 컨트롤 유닛은, 상기 제1 및 제2 이미지 프로세싱 유닛 외부에 배치될 수 있다.

본 발명의 몇몇 실시예에서, 상기 컨트롤 유닛은, 메모리 버스를 통해 상기 메모리를 제어하는 메모리 컨트롤러를 포함하고, 상기 메모리 컨트롤러는, 상기 메모리 버스에, 상기 제1 이미지 처리된 제2 서브 데이터를 상기 메모리에 라이트하는 라이트 코맨드를 제공하기 전에, 상기 제1 이미지 처리된 제2 서브 데이터를 상기 메모리로부터 리드하는 리드 코맨드를 제공할 수 있다.

본 발명의 몇몇 실시예에서, 상기 이미지 장치는, 이미지를 센싱하여 상기 이미지 데이터를 생성하는 이미지 센싱 유닛을 더 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 이미지 장치는, 상기 제2 이미지 처리된 제1 및 제2 서브 데이터를 프레임 버퍼에 저장하고, 이를 바탕으로 상기 이미지에 대한 프리뷰(preview)를 출력하는 출력 모듈을 더 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 이미지 장치는, 상기 메모리로부터 상기 제2 이미지 처리된 제1 및 제2 서브 데이터를 리드하여, 상기 제2 이미지 처리와 다른 제3 이미지 처리를 수행하는 제3 이미지 프로세싱 유닛을 더 포함하고, 상기 컨트롤 유닛은, 상기 제2 이미지 처리된 제1 서브 데이터가 상기 메모리에 라이트된 후, 상기 제2 이미지 처리된 제2 서브 데이터가 상기 메모리에 라이트되기 전에, 상기 제3 이미지 프로세싱 유닛이 상기 메모리로부터 상기 제2 이미지 처리된 제1 서브 데이터를 리드하도록 상기 제3 이미지 프로세싱 유닛을 컨트롤할 수 있다.

본 발명의 몇몇 실시예에서, 상기 제1 이미지 프로세싱 유닛은, 상기 이미지 데이터에 대해 게인 보정, 화이트 밸런스 조정, 노이즈 포정을 포함하는 이미지 처리를 수행하는 ISP(Image Signal Processor)를 포함하고, 상기 제2 이미지 프로세싱 유닛은, 상기 이미지 데이터의 크기를 조절하는 스케일러(Scaler)를 포함하고, 상기 제3 이미지 프로세싱 유닛은, 상기 이미지 데이터를 제1 타입에서 제2 타입으로 변환하는 인코더(encoder)를 포함할 수 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 이미지 장치는, 메모리; 이미지를 센싱하는 이미지 센싱 유닛; 상기 센싱된 이미지를 제공받아 그 중 일부에 대해 제1 이미지 처리를 수행하고 그 결과를 상기 메모리에 라이트하는 제1 이미지 프로세싱 유닛; 상기 제1 이미지 프로세싱 유닛이 상기 센싱된 이미지의 나머지 일부에 대해 상기 제1 이미지 처리를 수행하는 동안, 상기 메모리에 라이트된 결과를 제공받아 상기 제1 이미지 프로세싱과 다른 제2 이미지 처리를 수행하는 제2 이미지 프로세싱 유닛; 및 상기 제2 이미지 처리된 결과를 출력하는 출력 모듈을 포함한다.

본 발명의 몇몇 실시예에서, 상기 이미지 장치는, 상기 제1 이미지 프로세싱 유닛이 상기 제1 이미지 처리를 수행할 때 마다 카운트 값을 증가시키는 카운터; 상기 카운터의 카운트 값이 미리 정한 값이되면, 상기 제2 이미지 프로세싱 유닛이 상기 제2 이미지 처리를 수행하도록 출력 신호를 생성하는 비교기를 더 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 카운터는 제1 및 제2 카운터를 포함하고, 상기 제1 카운터는 상기 제1 이미지 프로세싱 유닛 내부에 배치되되, 상기 제1 이미지 프로세싱 유닛이 상기 제1 이미지 처리를 수행할 때 마다 카운트 값을 증가시키고, 상기 제2 카운터는 상기 제2 이미지 프로세싱 유닛 내부에 배치되되, 상기 제1 카운터가 카운트 값을 증가시킬 때마다 동일하게 카운트 값을 증가시키고, 상기 비교기는 상기 제2 이미지 프로세싱 유닛 내부에 배치되되, 상기 제2 카운터의 카운트 값이 미리 정한 값이되면, 상기 제2 이미지 프로세싱 유닛이 상기 제2 이미지 처리를 수행하도록 출력 신호를 생성할 수 있다.

본 발명의 몇몇 실시예에서, 상기 이미지 장치는, 상기 메모리의 동작을 컨트롤하는 메모리 컨트롤러를 더 포함하고, 상기 메모리 컨트롤러는, 상기 제1 이미지 프로세싱 유닛이 상기 센싱된 이미지의 나머지 일부에 대해 상기 제1 이미지 처리를 수행하는 동안, 상기 메모리에 상기 제1 이미지 처리 결과에 대한 리드 코맨드를 인가할 수 있다.

본 발명의 몇몇 실시예에서, 상기 이미지 장치는, 상기 제2 이미지 처리된 제1 및 제2 서브 데이터를 프레임 버퍼에 저장하고, 이를 바탕으로 상기 이미지에 대한 프리뷰(preview)를 출력하는 출력 모듈을 더 포함하고, 상기 제1 및 제2 이미지 프로세싱 유닛은 AP(Application Processor) 내에 배치될 수 있다.

상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 이미지 장치의 구동 방법은, 제1 및 제2 서브 데이터를 포함하는 이미지 데이터를 제공하고, 상기 제1 서브 데이터에 대해 제1 이미지 처리(image processing)를 수행하고, 상기 제1 이미지 처리된 제1 서브 데이터를 메모리에 라이트하고, 상기 제2 서브 데이터에 대해 상기 제1 이미지 처리를 수행하는 동안, 상기 메모리에 라이트된 제1 이미지 처리된 제1 서브 데이터를 리드하여 상기 제1 이미지 처리와 다른 제2 이미지 처리를 수행하는 것을 포함한다.

본 발명의 몇몇 실시예에서, 상기 메모리에 라이트된 제1 이미지 처리된 제1 서브 데이터를 리드하는 것은, 상기 제1 이미지 처리된 제1 서브 데이터가 메모리에 라이트된 것을 감지하여 상기 제1 이미지 처리된 제1 서브 데이터를 리드하는 것을 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 제1 이미지 처리된 제1 서브 데이터가 메모리에 라이트된 것을 감지하는 것은, 상기 제1 이미지 처리된 제1 서브 데이터가 메모리에 라이트될 때 증가되는 카운트 값을 감지하는 것을 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 이미지 장치의 구동 방법은, 상기 제2 이미지 처리된 제1 서브 데이터를 메모리에 라이트하고, 상기 제2 서브 데이터에 대해 상기 제2 이미지 처리를 수행하는 동안, 상기 메모리에 라이트된 제2 이미지 처리된 제1 서브 데이터를 리드하여 상기 제2 이미지 처리와 다른 제3 이미지 처리를 수행하는 것을 더 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 이미지 장치의 구동 방법은, 상기 이미지 데이터를 제공하는 것은, 이미지 센서를 통해 이미지를 센싱하여 상기 이미지 데이터를 생성하는 것을 더 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 이미지 장치의 구동 방법은, 상기 제2 이미지 처리된 제1 서브 데이터를 프리뷰(preview) 형태로 패널에 출력하는 것을 더 포함할 수 있다.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

도 1은 본 발명의 일 실시예에 따른 이미지 장치의 블록도이다.
도 2는 도 1에 도시된 이미지 장치의 컨트롤 유닛에 대한 상세 블록도이다.
도 3은 도 1에 도시된 이미지 장치의 이미지 데이터를 설명하기 위한 도면이다.
도 4는 도 1에 도시된 이미지 장치의 동작을 설명하기 위한 타이밍도이다.
도 5는 본 발명의 다른 실시예에 따른 이미지 장치의 블록도이다.
도 6은 본 발명의 또 다른 실시예에 따른 이미지 장치의 블록도이다.
도 7은 본 발명의 또 다른 실시예에 따른 이미지 장치의 블록도이다.
도 8은 본 발명의 또 다른 실시예에 따른 이미지 장치의 블록도이다.
도 9는 본 발명의 또 다른 실시예에 따른 이미지 장치의 블록도이다.
도 10은 본 발명의 또 다른 실시예에 따른 이미지 장치의 블록도이다.
도 11은 본 발명의 또 다른 실시예에 따른 이미지 장치의 블록도이다.
도 12는 본 발명의 또 다른 실시예에 따른 이미지 장치의 블록도이다.
도 13은 본 발명의 또 다른 실시예에 따른 이미지 장치의 블록도이다.
도 14는 본 발명의 실시예들에 따른 이미지 장치를 포함하는 SoC 시스템의 블록도이다.
도 15 내지 도 17은 본 발명의 몇몇 실시예들에 따른 이미지 장치를 적용할 수 있는 예시적인 반도체 시스템들이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.

하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.

비록 제1, 제2 등이 다양한 소자나 구성요소들을 서술하기 위해서 사용되나, 이들 소자나 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자나 구성요소를 다른 소자나 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자나 구성요소는 본 발명의 기술적 사상 내에서 제2 소자나 구성요소 일 수도 있음은 물론이다.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.

도 1 내지 도 3을 참조하여, 본 발명의 일 실시예에 따른 이미지 장치에 대해 설명하도록 한다.

도 1은 본 발명의 일 실시예에 따른 이미지 장치의 블록도이다. 도 2는 도 1에 도시된 이미지 장치의 컨트롤 유닛에 대한 상세 블록도이다. 도 3은 도 1에 도시된 이미지 장치의 이미지 데이터를 설명하기 위한 도면이다.

도 1을 참조하면, 이미지 장치(1)는 메모리(30), 제1 이미지 프로세싱 유닛(10), 제2 이미지 프로세싱 유닛(20)을 포함한다.

메모리(30)는 예를 들어, 휘발성 메모리(volatile memory)를 포함할 수 있다. 이러한 휘발성 메모리의 예로는 DRAM(Dynamic Random Access Memory)를 들 수 있으나, 본 발명이 이에 제한되는 것은 아니다.

즉, 본 발명의 몇몇 실시예에서, 메모리(30)는 예를 들어, 비휘발성 메모리 장치(non-volatile memory device)로 구성될 수도 있다. 이러한 비휘발성 메모리 장치의 예로는, NAND 플래시, NOR 플래시, MRAM, PRAM, RRAM 등을 들 수 있으나, 역시 본 발명이 이에 제한되는 것은 아니다.

한편, 본 발명의 다른 몇몇 실시예에서, 이러한 메모리(30)는 필요에 다라 하드 디스크 드라이브, 자기 기억 장치 등으로 대체될 수도 있다.

제1 이미지 프로세싱 유닛(10)에는 이미지 데이터(ID)가 제공될 수 있다. 이러한 이미지 데이터(ID)는 여러 개의 서브 데이터로 분할될 수 있다. 예를 들어, 본 실시예에서, 이미지 데이터(ID)는 제1 및 제2 서브 데이터(SD1, SD2)를 포함할 수 있다.

본 발명의 몇몇 실시예에서, 제1 서브 데이터(SD1)는 이미지 데이터(ID)의 제1 픽셀 그룹 데이터를 포함하고, 제2 서브 데이터(SD2)는 이미지 데이터(ID)의 제1 픽셀 그룹과 다른 제2 픽셀 그룹 데이터를 포함할 수 있다.

이하, 도 3을 참조하여 이에 대해 보다 구체적으로 설명하도록 한다.

도 3을 참조하면, 이미지 데이터(ID)는 복수의 픽셀 그룹 데이터(PG1~PG10)을 포함할 수 있다.

도 3에서는 설명의 편의를 위해, 한 프레임(frame)으로 센싱되는 이미지 데이터(ID)가 10 × 10 픽셀인 것을 예로 들었으나, 본 발명이 이에 제한되는 것은 아니다.

본 발명의 몇몇 실시예에서, 제1 서브 데이터(도 1의 SD1)는 이미지 데이터(ID)의 제1 열(row)에 배치된 픽셀 그룹 데이터(PG1)를 포함하고, 제2 서브 데이터(도 1의 SD2)는 제1 열의 하부에 배치된 제2 열에 배치된 픽셀 그룹 데이터(PG2)를 포함할 수 있다.

또한, 본 발명의 다른 몇몇 실시예에서, 제1 서브 데이터(도 1의 SD1)는 이미지 데이터(ID)의 제1 및 제2 열에 배치된 픽셀 그룹 데이터(PG1, PG2)를 포함하고, 제2 서브 데이터(도 1의 SD2)는 제1 및 제2 열의 하부에 배치된 제3 및 제4 열에 배치된 픽셀 그룹 데이터(PG3, PG4)를 포함할 수 있다.

또한, 본 발명의 또 다른 몇몇 실시예에서, 제1 서브 데이터(도 1의 SD1)는 이미지 데이터(ID)의 제1 내지 제5 열에 배치된 픽셀 그룹 데이터(PG1~ PG5)를 포함하고, 제2 서브 데이터(도 1의 SD2)는 제1 내지 제5 열의 하부에 배치된 제6 내지 제10 열에 배치된 픽셀 그룹 데이터(PG6~PG10)를 포함할 수도 있다.

즉, 본 실시예에서, 제1 및 제2 서브 데이터(도 1의 SD1, SD2)는 이미지 데이터(ID)를 구성하는 서브 데이터이면 충분하고, 이미지 데이터(ID)로부터 제1 및 제2 서브 데이터(도 1의 SD1, SD2)를 구분하는 방법은 필요에 따라 여러 방법으로 변형되어 실시될 수 있다.

다시 도 1을 참조하면, 제1 이미지 프로세싱 유닛(10)은, 제1 및 제2 서브 데이터(SD1, SD2)를 포함하는 이미지 데이터(ID)를 제공받아 제1 이미지 처리(image processing)를 수행하고, 그 결과를 메모리(30)에 라이트(write)할 수 있다.

구체적으로, 제1 이미지 프로세싱 유닛(10)은, 먼저, 제1 서브 데이터(SD1)에 대해 제1 이미지 처리를 수행하고, 그 결과를 메모리(30)에 라이트한 후, 제2 서브 데이터(SD2)에 대해 제1 이미지 처리를 수행하고, 그 결과를 메모리(30)에 라이트할 수 있다. 다시 말해, 제1 서브 데이터(SD1)는 제1 이미지 처리 수행 시, 제2 서브 데이터(SD2)에 비해 먼저 처리될 수 있다.

본 실시예에서, 제1 컨트롤 유닛(12)은 제1 이미지 프로세싱 유닛(10) 내에 배치되어, 제1 이미지 프로세싱 유닛(10)의 이러한 동작을 컨트롤할 수 있다.

구체적으로, 제1 컨트롤 유닛(12)은, 제1 서브 데이터(SD1)에 대해 제1 이미지 처리가 완료되면, 메모리(30)에 라이트 코맨드를 제공하여 제1 이미지 처리된 제1 서브 데이터(SD1_P1)를 라이트하고, 제2 서브 데이터(SD2)에 대해 제1 이미지 처리가 완료되면, 메모리(30)에 라이트 코맨드를 제공하여 제1 이미지 처리된 제2 서브 데이터(SD2_P1)를 라이트할 수 있다.

제2 이미지 프로세싱 유닛(20)은, 제1 이미지 처리된 이미지 데이터(ID_P1)를 메모리(30)로부터 리드(read)하여, 앞서 제1 이미지 프로세싱 유닛(10)에서 수행된 제1 이미지 처리와 다른 제2 이미지 처리를 수행할 수 있다.

구체적으로, 제2 이미지 프로세싱 유닛(20)은, 먼저, 제1 이미지 처리된 제1 서브 데이터(SD1_P1)를 메모리(30)로부터 리드하여 이에 대해 제2 이미지 처리를 수행한 후, 제1 이미지 처리된 제2 서브 데이터(SD2_P1)를 메모리(30)로부터 리드하여 이에 대해 제2 이미지 처리를 수행할 수 있다. 여기서도, 제1 이미지 처리된 제1 서브 데이터(SD1_P1)는 제2 이미지 처리 수행 시, 제1 이미지 처리된 제2 서브 데이터(SD2_P1)에 비해 먼저 처리될 수 있다.

본 실시예에서, 제2 컨트롤 유닛(22)은 제2 이미지 프로세싱 유닛(20) 내에 배치되어, 제2 이미지 프로세싱 유닛(20)의 이러한 동작을 컨트롤할 수 있다.

구체적으로, 제2 컨트롤 유닛(22)은, 제1 이미지 처리된 제1 서브 데이터(SD1_P1)가 메모리(30)에 라이이트 되면, 메모리(30)에 리드 코맨드를 제공하여 제1 이미지 처리된 제1 서브 데이터(SD1_P1)를 리드하고, 제1 이미지 처리된 제2 서브 데이터(SD2_P1)가 메모리(30)에 라이트 되면, 메모리(30)에 리드 코맨드를 제공하여 제1 이미지 처리된 제2 서브 데이터(SD2_P1)를 리드할 수 있다.

이러한 제1 및 제2 컨트롤 유닛(12, 22)의 동작에 따라, 본 실시예에 따른 이미지 장치(1)에서는, 제1 이미지 처리된 제1 서브 데이터(SD1_P1)가 메모리(30)에 라이트된 후, 제1 이미지 처리된 제2 서브 데이터(SD2_P1)가 메모리(30)에 라이트되기 전에, 제2 이미지 프로세싱 유닛(20)이 메모리(30)로부터 제1 이미지 처리된 제1 서브 데이터(SD1_P1)를 리드하여 제2 이미지 처리를 수행할 수 있도록 한다. 이에 대한 보다 구체적인 설명은, 본 실시예에 따른 이미지 장치의 동작을 설명하면서 하도록 한다.

도 1 및 도 2를 참조하면, 본 발명의 몇몇 실시예에서, 제1 컨트롤 유닛(12)은, 제1 컨트롤러(14)와, 제1 카운터(16)를 포함할 수 있고, 제2 컨트롤 유닛(22)은, 제2 컨트롤러(24)와, 제2 카운터(26)와, 비교기(28)를 포함할 수 있다.

제1 컨트롤러(14)는 제1 서브 데이터(SD1)에 대해 제1 이미지 처리가 완료되면, 이를 메모리(30)에 라이트하기 위해, 메모리(30)에 라이트 코맨드(WRITE_CMD)를 인가할 수 있다. 그리고, 제1 컨트롤러(14)는 메모리(30)에 라이트 코맨드(WRITE_CMD)를 인가한 후, 제1 카운터(16)의 카운트 값을 증가시킬 수 있다.

제2 카운터(26)는 제1 카운터(16)와 접속되어 있을 수 있다. 따라서, 제2 카운터(26)의 카운트 값은 제1 카운터(16)의 카운트 값이 증가할 때, 동일하게 증가할 수 있다.

비교기(28)는 제2 카운터(26)의 카운트 값을 미리 정한 값과 비교하고, 그 값이 일치할 경우 미리 정한 출력 신호를 제2 컨트롤러(24)에 제공할 수 있다. 제2 컨트롤러(24)는 비교기(28)로부터 출력 신호를 제공받아 메모리(30)에 리드 코맨드(READ_CMD)를 인가할 수 있다.

즉, 본 실시예에서, 제1 카운터(16)는 제1 이미지 처리된 제1 서브 데이터(SD1_P1)가 메모리(30)에 라이트된 시점을 기록하는 기록 유닛의 역할을 할 수 있고, 제2 카운터(26)와, 비교기(28)는 제1 이미지 처리된 제1 서브 데이터(SD1_P1)가 메모리(30)에 라이트된 시점을 감지하는 감지 유닛의 역할을 할 수 있다.

이상에서는, 기록 유닛과 감지 유닛을 카운터와 비교기로 구성하는 예를 설명하였으나, 본 발명이 이러한 예시에 제한되는 것은 아니다. 필요에 따라, 기록 유닛과 감지 유닛의 구성은 이와 다르게 얼마든지 변형될 수 있다.

또한, 이상에서는, 제1 및 제2 이미지 프로세싱 유닛(10, 20)의 동작을 컨트롤하는 컨트롤 유닛이 제1 및 제2 컨트롤 유닛(12, 22)으로 분리되어 각각 제1 및 제2 이미지 프로세싱 유닛(10, 20) 내에 배치되는 예를 설명하였으나, 역시 본 발명이 이러한 구성에 제한되는 것은 아니다. 제1 및 제2 이미지 프로세싱 유닛(10, 20)의 동작을 컨트롤하는 컨트롤 유닛의 구성은, 필요에 따라 이와 다르게 얼마든지 변형될 수 있다.

이하, 도 1 내지 도 4를 참조하여, 본 발명의 일 실시예에 따른 이미지 장치의 동작에 대해 설명하도록 한다.

도 4는 도 1에 도시된 이미지 장치의 동작을 설명하기 위한 타이밍도이다.

도 4를 참조하면, 제1 이미지 프로세싱 유닛(10)이 활성화(active)되어 제공받은 제1 서브 데이터(SD1)에 대해 제1 이미지 처리를 수행한다(A구간). 이 때, 도시된 것과 같이 제2 이미지 프로세싱 유닛(20)은 활성화되지 않는다.

다음, 제1 서브 데이터(SD1)에 대해 제1 이미지 처리가 완료되면, 제1 이미지 처리된 제1 서브 데이터(SD1_P1)를 메모리(30)에 라이트한다(B구간).

구체적으로, 제1 서브 데이터(SD1)에 대해 제1 이미지 처리가 완료되면, 제1 컨트롤러(14)는 제1 이미지 처리된 제1 서브 데이터(SD1_P1)를 메모리(30)에 라이트위해 라이트 코맨드(WRITE_CMD)를 메모리(30)에 인가한다. 그리고, 제1 컨트롤러(14)는 제1 카운터(16)의 카운트 값을 하나 증가시킨다(예를 들어, 0에서 1로 증가).

다음, 제1 이미지 프로세싱 유닛(10)은 제공받은 제2 서브 데이터(SD2)에 대해 제1 이미지 처리를 수행한다. 그리고, 그 동안 제2 이미지 프로세싱 유닛(20)은 메모리(30)에 라이트된 제1 이미지 처리된 제1 서브 데이터(SD1_P1)를 리드한다(C구간).

구체적으로, 제1 카운터(16)의 카운트 값이 하나 증가되면, 제2 카운터(26)의 카운트 값도 하나 증가된다(예를 들어, 0에서 1로 증가). 제2 카운터(26)의 카운트 값이 0인 상태에서는 비교기(28)가 출력 신호를 생성하지 않으나, 제2 카운터(26)의 카운트 값이 1로 증가되면, 비교기(28)는 미리 정한 출력 신호를 생성하여 제2 컨트롤러(24)에 제공한다. 이렇게 비교기(28)로부터 출력 신호를 제공받은 제2 컨트롤러(24)는 제1 이미지 처리된 제1 서브 데이터(SD1_P1)를 리드하기 위한 리드 코맨드(READ_CMD)를 메모리(30)에 인가한다.

다음, 제2 서브 데이터(SD2)에 대해 제1 이미지 처리가 완료되면, 제1 이미지 처리된 제2 서브 데이터(SD1_P2)를 메모리(30)에 라이트한다. 그 동안 제2 이미지 프로세싱 유닛(20)은 제1 이미지 처리된 제1 서브 데이터(SD1_P1)에 대해 제2 이미지 처리를 수행하여 제2 이미지 처리된 제1 서브 데이터(SD1_P2)를 출력한다(D구간).

구체적으로, 제2 서브 데이터(SD2)에 대해 제1 이미지 처리가 완료되면, 제1 컨트롤러(14)는 제1 이미지 처리된 제2 서브 데이터(SD2_P1)를 메모리(30)에 라이트위해 라이트 코맨드(WRITE_CMD)를 메모리(30)에 인가한다. 그리고, 제1 컨트롤러(14)는 제1 카운터(16)의 카운트 값을 하나 증가시킨다(예를 들어, 1에서 2로 증가).

다음, 제1 이미지 프로세싱 유닛(10)은 제공받은 이미지 데이터(ID)에 대한 제1 이미지 처리가 모두 수행되었으므로, 비활성화(inactive)된다. 그리고, 제2 이미지 프로세싱 유닛(20)은 메모리(30)에 라이트된 제1 이미지 처리된 제2 서브 데이터(SD2_P1)를 리드한다(E구간).

구체적으로, 제1 카운터(16)의 카운트 값이 하나 증가되면, 제2 카운터(26)의 카운트 값도 하나 증가된다(예를 들어, 1에서 2로 증가). 이에 따라 비교기(28)는 미리 정한 출력 신호를 생성하여 제2 컨트롤러(24)에 제공한다. 이렇게 비교기(28)로부터 출력 신호를 제공받은 제2 컨트롤러(24)는 제1 이미지 처리된 제2 서브 데이터(SD2_P1)를 리드하기 위한 리드 코맨드(READ_CMD)를 메모리(30)에 인가한다.

다음 제2 이미지 프로세싱 유닛(20)은 제1 이미지 처리된 제2 서브 데이터(SD2_P1)에 대해 제2 이미지 처리를 수행하여 제2 이미지 처리된 제2 서브 데이터(SD2_P2)를 출력하고, 비활성화(inactive)된다(F구간).

이상에서 설명한 것과 같이, 본 실시예에 따른 이미지 장치(1)의 제1 이미지 프로세싱 유닛(10)과 제2 이미지 프로세싱 유닛(20)은 MTM(Memory To Memory) 방식으로 이미지 처리를 수행하나, 그 이미지 처리 속도가 향상될 수 있다.

메모리를 사용하여 이미지 처리를 수행하는 MTM 방식은 OTF(On The Fly) 방식에 비해, 이미지 처리 수행 각 단계에 대한 신뢰성은 높으나 동작 속도가 늦은 문제점이 있었다.

하지만, 본 실시예와 같이, 제공받은 이미지 데이터 중 일부에 대해 선행 작업이 완료된 시점을 즉시 감지하여 후행 작업을 바로 시작하게 되면, 선행 작업이 모두 완료될 때까지 기다릴 필요가 없어, 이미지 처리의 속도가 훨씬 향상될 수 있다. 예를 들어, 본 실시예에 따른 이미지 장치(1)에서는, 도 3의 C 및 D 구간만큼의 레이턴시(latency) 향상을 가져올 수 있다.

다음, 도 5를 참조하여, 본 발명의 다른 실시예에 따른 이미지 장치에 대해 설명하도록 한다.

도 5는 본 발명의 다른 실시예에 따른 이미지 장치의 블록도이다. 이하에서는 앞서 설명한 실시예와 중복된 설명은 생략하고, 차이점을 위주로 설명한다.

도 5를 참조하면, 본 실시예에 따른 이미지 장치(2)는 이미지 센싱 유닛(32)을 더 포함할 수 있다.

이미지 센싱 유닛(32)은 피사체의 이미지를 센싱하여 이미지 데이터(ID)를 생성할 수 있다. 이 때, 제1 서브 데이터(SD1)는 센싱된 이미지 데이터(ID)의 제n(n은 자연수) 열 픽셀 그룹 데이터 일 수 있고, 제2 서브 데이터(SD2)는 센싱된 이미지 데이터(ID)의 제(n+1) 열 픽셀 그룹 데이터 일 수 있다.

이러한 이미지 센싱 유닛(32)의 예로는 예를 들어, 카메라 모듈(camera module)을 들 수 있다. 이러한 이미지 센싱 유닛(32)의 구체적인 구성은 도 12를 참조하여 후술하도록 한다.

다음, 도 6을 참조하여, 본 발명의 또 다른 실시예에 따른 이미지 장치에 대해 설명하도록 한다.

도 6은 본 발명의 또 다른 실시예에 따른 이미지 장치의 블록도이다. 이하에서도 앞서 설명한 실시예들과 중복된 설명은 생략하고, 차이점을 위주로 설명한다.

도 6을 참조하면, 본 실시예에 따른 이미지 장치(3)는 제3 이미지 프로세싱 유닛(40)을 더 포함할 수 있다.

제2 이미지 프로세싱 유닛(20)은, 메모리(30)로부터 제1 이미지 처리된 제1 및 제2 서브 데이터(SD1_P1, SD2_P1)를 리드하고, 이에 대해 제2 이미지 처리를 수행한 후, 그 결과를 메모리(30)에 라이트할 수 있다.

구체적으로, 제2 컨트롤 유닛(22)은, 제1 이미지 처리된 제1 서브 데이터(SD1_P1)에 대해 제2 이미지 처리가 완료되면, 메모리(30)에 라이트 코맨드를 제공하여 제2 이미지 처리된 제1 서브 데이터(SD1_P2)를 라이트하고, 제1 이미지 처리된 제2 서브 데이터(SD2_P1)에 대해 제2 이미지 처리가 완료되면, 메모리(30)에 라이트 코맨드를 제공하여 제2 이미지 처리된 제2 서브 데이터(SD2_P2)를 라이트할 수 있다.

제3 이미지 프로세싱 유닛(40)은, 제2 이미지 처리된 이미지 데이터(ID_P2)를 메모리(30)로부터 리드하여, 앞서 제2 이미지 프로세싱 유닛(20)에서 수행된 제2 이미지 처리와 다른 제3 이미지 처리를 수행할 수 있다.

구체적으로, 제3 이미지 프로세싱 유닛(40)은, 먼저, 제2 이미지 처리된 제1 서브 데이터(SD1_P2)를 메모리(30)로부터 리드하여 이에 대해 제3 이미지 처리를 수행한 후, 제2 이미지 처리된 제2 서브 데이터(SD2_P2)를 메모리(30)로부터 리드하여 이에 대해 제3 이미지 처리를 수행할 수 있다. 여기서도, 제2 이미지 처리된 제1 서브 데이터(SD1_P2)는, 제3 이미지 처리 수행 시, 제2 이미지 처리된 제2 서브 데이터(SD2_P2)에 비해 먼저 처리될 수 있다.

본 실시예에서, 제3 컨트롤 유닛(42)은 제3 이미지 프로세싱 유닛(40) 내에 배치되어, 제3 이미지 프로세싱 유닛(40)의 이러한 동작을 컨트롤할 수 있다.

구체적으로, 제3 컨트롤 유닛(42)은, 제2 이미지 처리된 제1 서브 데이터(SD1_P2)가 메모리(30)에 라이이트 되면, 메모리(30)에 리드 코맨드를 제공하여 제2 이미지 처리된 제1 서브 데이터(SD1_P2)를 리드하고, 제2 이미지 처리된 제2 서브 데이터(SD2_P2)가 메모리(30)에 라이트 되면, 메모리(30)에 리드 코맨드를 제공하여 제2 이미지 처리된 제2 서브 데이터(SD2_P2)를 리드할 수 있다.

제1 내지 제3 컨트롤 유닛(12, 22, 42)의 동작에 따라, 본 실시예에 따른 이미지 장치(3)에서는, 제1 이미지 처리된 제1 서브 데이터(SD1_P1)가 메모리(30)에 라이트된 후, 제1 이미지 처리된 제2 서브 데이터(SD2_P1)가 메모리(30)에 라이트되기 전에, 제2 이미지 프로세싱 유닛(20)이 메모리(30)로부터 제1 이미지 처리된 제1 서브 데이터(SD1_P1)를 리드하여 제2 이미지 처리를 수행할 수 있다. 그리고, 제2 이미지 처리된 제1 서브 데이터(SD1_P2)가 메모리(30)에 라이트된 후, 제2 이미지 처리된 제2 서브 데이터(SD2_P1)가 메모리(30)에 라이트되기 전에, 제3 이미지 프로세싱 유닛(40)이 메모리(30)로부터 제2 이미지 처리된 제1 서브 데이터(SD1_P2)를 리드하여 제3 이미지 처리를 수행할 수 있다.

이러한 제3 컨트롤 유닛(42)은, 예를 들어, 앞서 설명한 제2 컨트롤 유닛(도 2의 22)와 유사한 구성을 가질 수 있다. 이에 대해서는 앞서 충분히 설명한바, 중복된 설명은 생략하도록 한다.

다음, 도 7을 참조하여, 본 발명의 또 다른 실시예에 따른 이미지 장치에 대해 설명하도록 한다.

도 7은 본 발명의 또 다른 실시예에 따른 이미지 장치의 블록도이다. 이하에서도 앞서 설명한 실시예들과 중복된 설명은 생략하고, 차이점을 위주로 설명한다.

도 7을 참조하면, 본 실시예에 따른 이미지 장치(4)는, 출력 모듈(50)을 더 포함할 수 있다.

출력 모듈(50)은, 제3 이미지 처리된 제1 및 제2 서브 데이터(SD1_P3, SD2_P3)를 프레임 버퍼(52)에 저장하고, 이를 출력 패널(예를 들어, LCD 패널 또는 OLED 패널)에 출력할 수 있다.

도시된 것과 같이, 이미지 센싱 유닛(32)이 피사체를 센싱하여 이미지 데이터(ID)를 생성하는 경우, 출력 모듈(50)이 출력 패널에 출력하는 화상은 피사체 이미지에 대해 제1 내지 제3 이미지 처리가 수행된 프리뷰(preview)일 수 있다.

이와 같은 이미지 장치(4)는, 디지털 카메라, 스마트 폰, 테플릿 등에 포함될 수 있으나, 본 발명이 이러한 예시에 제한되는 것은 아니다.

다음, 도 8을 참조하여, 본 발명의 또 다른 실시예에 따른 이미지 장치에 대해 설명하도록 한다.

도 8은 본 발명의 또 다른 실시예에 따른 이미지 장치의 블록도이다. 이하에서도 앞서 설명한 실시예들과 중복된 설명은 생략하고, 차이점을 위주로 설명한다.

도 8을 참조하면, 이미지 장치(5)는, ISP(Image Signal Processor)(10a)와 스케일러(20a)를 포함할 수 있다.

ISP(10a)는 이미지 데이터(ID)에 대해 게인 보정, 화이트 밸런스 조정, 노이즈 포정을 포함하는 제1 이미지 처리를 수행한 후, 그 결과(ID_P1)를 메모리(30)에 라이트할 수 있다.

앞서 설명한 것과 같이, 이미지 데이터(ID)가 제1 및 제2 서브 데이터(SD1, SD2)로 구성된 경우, 제1 및 제2 서브 데이터(SD1, SD2)는 순차적으로 ISP(10a)에 의해 처리될 수 있다.

스케일러(20a)는 제1 이미지 처리된 이미지 데이터(ID_P1)에 대해 이미지 데이터의 크기를 조절하는 제2 이미지 처리를 수행할 수 있다. 마찬가지로, 제1 이미지 처리된 이미지 데이터(ID_P1)가 제1 및 제2 서브 데이터(SD1_P1, SD2_P1)로 구성된 경우, 제1 이미지 처리된 제1 및 제2 서브 데이터(SD1_P1, SD2_P1)는 순차적으로 스케일러(20a)에 의해 처리될 수 있다.

제1 및 제2 컨트롤 유닛(12a, 22a)의 동작에 의해, 제1 이미지 처리된 제1 서브 데이터(SD1_P1)가 메모리(30)에 라이트된 후, 제1 이미지 처리된 제2 서브 데이터(SD2_P1)가 메모리(30)에 라이트되기 전에, 스케일러(20a)는 메모리(30)로부터 제1 이미지 처리된 제1 서브 데이터(SD1_P1)를 리드할 수 있다. 이에 대해서는 앞서 충분히 설명한바, 중복된 설명은 생략하도록 한다.

다음, 도 9를 참조하여, 본 발명의 또 다른 실시예에 따른 이미지 장치에 대해 설명하도록 한다.

도 9는 본 발명의 또 다른 실시예에 따른 이미지 장치의 블록도이다. 이하에서도 앞서 설명한 실시예들과 중복된 설명은 생략하고, 차이점을 위주로 설명한다.

도 9를 참조하면, 이미지 장치(6)는, 스케일러(10b)와 인코더(20b) 포함할 수 있다.

스케일러(10b)는 이미지 데이터(ID)에 대해 이미지 데이터의 크기를 조절하는 제1 이미지 처리를 수행한 후, 그 결과(ID_P1)를 메모리(30)에 라이트할 수 있다.

앞서 설명한 것과 같이, 이미지 데이터(ID)가 제1 및 제2 서브 데이터(SD1, SD2)로 구성된 경우, 제1 및 제2 서브 데이터(SD1, SD2)는 순차적으로 스케일러(10b)에 의해 처리될 수 있다.

인코더(20b)는 제1 이미지 처리된 이미지 데이터(ID_P1)에 대해, 이미지 데이터 타입을 제1 타입에서 제2 타입으로 변경하는 제2 이미지 처리를 수행할 수 있다. 마찬가지로, 제1 이미지 처리된 이미지 데이터(ID_P1)가 제1 및 제2 서브 데이터(SD1_P1, SD2_P1)로 구성된 경우, 제1 이미지 처리된 제1 및 제2 서브 데이터(SD1_P1, SD2_P1)는 순차적으로 인코더(20b)에 의해 처리될 수 있다.

제1 및 제2 컨트롤 유닛(12b, 22b)의 동작에 의해, 제1 이미지 처리된 제1 서브 데이터(SD1_P1)가 메모리(30)에 라이트된 후, 제1 이미지 처리된 제2 서브 데이터(SD2_P1)가 메모리(30)에 라이트되기 전에, 인코더(20b)는 메모리(30)로부터 제1 이미지 처리된 제1 서브 데이터(SD1_P1)를 리드할 수 있다. 이에 대해서도 앞서 충분히 설명한바, 중복된 설명은 생략하도록 한다.

다음, 도 10을 참조하여, 본 발명의 또 다른 실시예에 따른 이미지 장치에 대해 설명하도록 한다.

도 10은 본 발명의 또 다른 실시예에 따른 이미지 장치의 블록도이다. 이하에서도 앞서 설명한 실시예들과 중복된 설명은 생략하고, 차이점을 위주로 설명한다.

도 10을 참조하면, 이미지 장치(7)는, 메모리(30) 이미지 센싱 유닛(32), ISP(10c), 스케일러(20c), 인코더(40c), 및 출력 모듈(50)을 포함할 수 있다.

ISP(10c)는 이미지 데이터(ID)에 대해 게인 보정, 화이트 밸런스 조정, 노이즈 포정을 포함하는 제1 이미지 처리를 수행한 후, 그 결과(ID_P1)를 메모리(30)에 라이트할 수 있다.

스케일러(20c)는 제1 이미지 처리된 이미지 데이터(ID_P1)를 메모리(30)로부터 리드하여, 이에 대해 이미지 데이터의 크기를 조절하는 제2 이미지 처리를 수행한 후, 그 결과(ID_P2)를 메모리(30)에 라이트할 수 있다.

인코더(40c)는 제2 이미지 처리된 이미지 데이터(ID_P2)를 메모리(30)로부터 리드하여, 이에 대해 이미지 데이터 타입을 제1 타입에서 제2 타입으로 변경하는 제3 이미지 처리를 수행한 후, 이를 출력 모듈(50)에 제공할 수 있다.

출력 모듈(50)은, 제공받은 제3 이미지 처리된 제1 및 제2 서브 데이터(SD1_P3, SD2_P3)를 프레임 버퍼(52)에 저장하고, 이를 출력 패널(예를 들어, LCD 패널 또는 OLED 패널)에 이미지 데이터(ID)에 대한 프리뷰(preview) 형태로 출력할 수 있다.

다음, 도 11을 참조하여, 본 발명의 또 다른 실시예에 따른 이미지 장치에 대해 설명하도록 한다.

도 11은 본 발명의 또 다른 실시예에 따른 이미지 장치의 블록도이다. 이하에서도 앞서 설명한 실시예들과 중복된 설명은 생략하고, 차이점을 위주로 설명한다.

도 11을 참조하면, 본 실시예에 따른 이미지 장치(8)는 메모리 컨트롤러(80)를 포함할 수 있다.

메모리 컨트롤러(80)는, 도시된 것과 같이, 제1 및 제2 이미지 프로세싱 유닛(60, 70)과 하나의 칩 내에 배치될 수 있으나, 제1 및 제2 이미지 프로세싱 유닛(60, 70)의 외부에 배치될 수 있다.

메모리 컨트롤러(80)는 메모리 버스(memory bus)를 통해 메모리(30)를 컨트롤 할 수 있다. 구체적으로, 메모리 컨트롤러(80)는 제1 이미지 프로세싱 유닛(60)의 출력을 메모리(30)에 라이트 하기위해, 메모리 버스에 라이트 코맨드(WRITE_CMD)를 제공할 수 있고, 메모리(30)에 저장된 제1 이미지 프로세싱 유닛(60)의 출력을 제2 이미지 프로세싱 유닛(70)에 제공하기 위해 메모리 버스에 리드 코맨드(READ_CMD)를 제공할 수 있다.

이러한 메모리 컨트롤러(80)의 동작을 설명하면 다음과 같다.

먼저, 제1 이미지 프로세싱 유닛(60)이 제1 서브 데이터(SD1)에 대해 제1 이미지 처리를 완료하면, 메모리 컨트롤러(80)는, 제1 이미지 처리된 제1 서브 데이터(SD1_P1)를 메모리(30)에 라이트하기 위한 라이트 코맨드(WRITE_CMD)를 메모리 버스에 제공한다.

다음, 메모리(30)로부터 제1 이미지 처리된 제1 서브 데이터(SD1_P1)가 라이트되었다는 코맨드를 받으면, 메모리 컨트롤러(80)는, 제1 이미지 처리된 제1 서브 데이터(SD1_P1)를 제2 이미지 프로세싱 유닛(70)에 제공하기 위해, 리드 코맨드(READ_CMD)를 메모리 버스에 제공한다.

다음, 메모리(30)로부터 제1 이미지 처리된 제1 서브 데이터(SD1_P1)가 제공되면, 이를 제2 이미지 프로세싱 유닛(70)에 제공한다. 이에 따라, 제2 이미지 프로세싱 유닛(70)은 제1 이미지 처리된 제1 서브 데이터(SD1_P1)에 대해 제2 이미지 처리를 수행할 수 있다.

다음, 제1 이미지 프로세싱 유닛(60)이 제2 서브 데이터(SD2)에 대해 제1 이미지 처리를 완료하면, 메모리 컨트롤러(80)는, 제1 이미지 처리된 제2 서브 데이터(SD2_P1)를 메모리(30)에 라이트하기 위한 라이트 코맨드(WRITE_CMD)를 메모리 버스에 제공한다.

다음, 메모리(30)로부터 제1 이미지 처리된 제2 서브 데이터(SD2_P1)가 라이트되었다는 코맨드를 받으면, 메모리 컨트롤러(80)는, 제1 이미지 처리된 제2 서브 데이터(SD2_P1)를 제2 이미지 프로세싱 유닛(70)에 제공하기 위해, 리드 코맨드(READ_CMD)를 메모리 버스에 제공한다.

다음, 메모리(30)로부터 제1 이미지 처리된 제2 서브 데이터(SD2_P1)가 제공되면, 이를 제2 이미지 프로세싱 유닛(70)에 제공한다. 이에 따라, 제2 이미지 프로세싱 유닛(70)은 제1 이미지 처리된 제2 서브 데이터(SD2_P1)에 대해서도 제2 이미지 처리를 수행할 수 있다.

즉, 본 실시예에서, 메모리 컨트롤러(80)는, 메모리 버스에, 제1 이미지 처리된 제2 서브 데이터(SD2_P1)를 메모리(30)에 라이트하는 라이트 코맨드(WRITE_CMD)를 제공하기 전에, 제1 이미지 처리된 제2 서브 데이터(SD1_P1)를 메모리(30)로부터 리드하는 리드 코맨드(READ_CMD)를 제공한다. 이에 따라, 제1 이미지 프로세싱 유닛(60)이 제2 서브 데이터(SD2)에 대해 제1 이미지 처리를 수행하는 동안, 제2 이미지 프로세싱 유닛(70)은 제1 이미지 처리된 제1 서브 데이터(SD1_P1)에 대해 제2 이미지 처리를 수행할 수 있다.

도 12는 본 발명의 또 다른 실시예에 따른 이미지 장치의 블록도이다.

도 12를 참조하면, 이미지 장치(800)는 이미지 센서(811)와 화상신호 처리부(813)를 포함할 수 있다. 여기서 이미지 센서(811)는 앞서 설명한 이미지 센싱 유닛(예를 들어, 도 10의 32)에 대응될 수 있고, 화상신호 처리부(813)는 ISP(예를 들어, 도 10의 10c)에 대응될 수 있으나, 본 발명이 이에 제한되는 것은 아니다.

이미지 센서(811)는 광전 변환 소자를 포함하는 픽셀들이 이차원적으로 배열되어 이루어진 액티브 픽셀 센서(Active Pixel Sensor; 이하, APS) 어레이(810), 타이밍 발생기(timing generator)(820), 행 디코더(row decoder)(830), 행 드라이버(row driver)(840), 상관 이중 샘플러(Correlated Double Sampler, CDS)(850), 아날로그 디지털 컨버터(Analog to Digital Converter, ADC)(860), 래치부(latch)(870), 열 디코더(column decoder)(880) 등을 포함할 수 있다.

APS 어레이(810)는 2차원적으로 배열된 복수의 단위 픽셀을 포함할 수 있다. 복수의 단위 픽셀은 광학 영상을 전기적인 출력 신호로 변환하는 역할을 할 수 있다. APS 어레이(810)는 행 드라이버(840)로부터 행 선택 신호, 리셋 신호, 전하 전송 신호 등 다수의 구동 신호를 수신하여 구동될 수 있다. 또한, 변환된 전기적인 출력 신호는 수직 신호 라인를 통해서 상관 이중 샘플러(850)에 제공될 수 있다.

본 발명의 몇몇 실시예에서, APS 어레이(810)는 CMOS 타입의 이미지 픽셀을 포함할 수 있다. 도면에 명확히 도시하지는 않았으나, APS 어레이(810) 내에 배치된 픽셀은 베이어 패턴(Bayer pattern) 또는 체스 모자이크(chess mosaic) 형태로 배치될 수 있다. 베이어 패턴 기술을 채용하는 경우, 액티브 APS 어레이(810) 내의 픽셀은 각각 적색 광, 녹색광 및 청색 광을 수광하도록 배치될 수 있다. 하지만, 본 발명이 이에 제한되는 것은 아니며, APS 어레이(810) 내에 배치된 복수의 액티브 픽셀에 대한 구성은 얼마든지 변형될 수 있다.

예를 들어, 본 발명의 다른 몇몇 실시예에서, APS 어레이(810) 내에 배치된 복수의 액티브 픽셀은 마젠타(Mg)광, 옐로우(Y)광, 사이언(Cy)광 및/또는 화이트(W)광을 수광하도록 배치될 수도 있다.

타이밍 발생기(820)는 행 디코더(830) 및 열 디코더(880)에 타이밍(timing) 신호 및 제어 신호를 제공할 수 있다

행 드라이버(840)는 행 디코더(830)에서 디코딩된 결과에 따라 복수의 단위 픽셀을 구동하기 위한 복수의 구동 신호를 APS 어레이(810)에 제공할 수 있다. 일반적으로 행렬 형태로 단위 픽셀이 배열된 경우에는 각 행별로 구동 신호를 제공할 수 있다.

상관 이중 샘플러(850)는 액티브 픽셀 센서 어레이(810)에 형성된 출력 신호를 수직 신호 라인을 통해 수신하여 유지(hold) 및 샘플링할 수 있다. 즉, 특정한 잡음 레벨(noise level)과, 상기 출력 신호에 의한 신호 레벨을 이중으로 샘플링하여, 잡음 레벨과 신호 레벨의 차이에 해당하는 차이 레벨을 출력할 수 있다.

아날로그 디지털 컨버터(860)는 차이 레벨에 해당하는 아날로그 신호를 디지털 신호로 변환하여 출력할 수 있다.

래치부(870)는 디지털 신호를 래치(latch)하고, 래치된 신호는 컬럼 디코더(880)에서 디코딩 결과에 따라 순차적으로 화상신호 처리부(813; Image Signal Processor; ISP)로 전송할 수 있다.

화상신호 처리부(813)는 이미지 센서(811)로부터 출력된 전기신호에 대해, 광량의 게인 보정이나 화이트 밸런스의 조정할 수 있다. 화상 신호 처리부(813)는 촬영한 화상의 노광 데이터(즉, 이미지 신호)를 수신하고, 수신된 이미지 신호에 포함된 노이즈를 보정을 통하여 제거할 수 있다.

데이터 인터페이스(801)는 이미지 센서와 화상신호 처리부의 중간 위치하며, 이미지 센서(811)로부터 전달받은 제1 및 제2 서브 데이터(예를 들어, 도 10의 SD1, SD2)를 화상신호 처리부(813)에 전달할 수 있다.

도 13은 본 발명의 또 다른 실시예에 따른 이미지 장치의 블록도이다.

도 13을 참조하면, 본 실시예에 따른 이미지 장치(900)는, 줌렌즈(902), 조리개(904), 포커스 렌즈(906), 구동장치(902a, 904a, 906a), CMOS(Complementary Metal Oxide Semiconductor) 소자(908), 앰프 일체형의 CDS(Correlated Double Sampling) 회로(910), A/D변환기(912), 화상 입력 콘트롤러(914), 화상신호 처리부(916), 압축 처리부(920), OSD(On Screen Display)(921), LCD(Liquid Crystal Display) 드라이버(922), LCD(924), 타이밍 발생기(926), CPU(Central Processing Unit)(928), 조작부(932), 셔터 버튼(933), 메모리(934), VRAM(Video Random Access Memory)(936), 미디어 콘트롤러(938), 기록 미디어(940), 모터 드라이버(942a, 942b, 942c), 플래시(944)를 포함할 수 있다.

줌렌즈(902)는, 구동장치(902a)에 의해 광축방향으로 전후하여 이동시킴으로써 초점거리가 연속적으로 변화하는 렌즈로서, 피사체의 크기를 변화하여 촬영할 수 있다. 조리개(904)는, 화상을 촬영할 때에, 구동장치(904a)에 의해 CMOS소자(908)에 들어오는 광량의 조절할 수 있다. 포커스 렌즈(906)는, 구동장치(906a)에 의해 광축방향으로 전후하여 이동시킴으로써 피사체의 핀트를 조절할 수 있다.

도 13에서는, 줌렌즈(902) 및 포커스 렌즈(906)를 1장만 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 줌렌즈(902)의 매수는 2장 이상이 될 수 있고, 포커스 렌즈(906)의 매수도 2장 이상이 될 수 있다.

CMOS 소자(908)는, 줌렌즈(902), 조리개(904) 및 포커스 렌즈(906)로부터 입사된 광을 전기신호로 변환하기 위한 소자이다. 본 실시 예에서는, 전자셔터에 의해 입사광을 제어하여 전기신호를 추출하는 시간을 조절하고 있는데, 메카셔터를 이용하여 입사광을 제어하여 전기신호를 추출하는 시간을 조절할 수도 있다.

본 발명의 몇몇 실시예에서는, 줌렌즈(902), 조리개(904), 포커스 렌즈(906) 및 CCD소자(910)로 촬상부를 구성할 수 있다. 또, 촬상부의 세트는 이에 한정되지 않고, 줌렌즈(902)나 조리개(904)를 포함하지 않을 수 있다.

본 발명의 몇몇 실시예에서는 CMOS소자(908)를 사용하고 있으며, CDS회로(910)는, CMOS소자(908)로부터 출력된 전기신호의 잡음을 제거하는, 샘플링 회로의 일종인 CDS 회로와, 잡음을 제거한 후에 전기신호를 증폭하는 앰프가 일체로 된 회로일 수 있다.

다만, 본 발명이 이에 제한되는 것은 아니며, 본 실시예에서는 CDS회로와 앰프가 일체로 된 회로를 이용하여 이미지 장치(900)를 구성하고 있는데, CDS회로와 앰프를 별도의 회로로 구성할 수도 있다.

A/D변환기(912)는, CMOS소자(908)에서 생성된 전기신호를 디지털신호로 변환하여, 화상의 RAW 데이터를 생성할 수 있다.

화상 입력 콘트롤러(914)는, A/D변환기에서 생성된 화상의 RAW 데이터의 메모리(934)에의 입력을 제어할 수 있다.

화상신호 처리부(916)는, CMOS소자(908)로부터 출력된 전기신호에 대해, 광량의 게인 보정이나 화이트 밸런스의 조정할 수 있다. 화상 신호 처리부(916)는 촬영한 화상의 노광 데이터를 취득한다. 노광 데이터에는 합초평가값(AF평가값)이나 AE(Auto Exposure; 자동 노광)평가값이 포함될 수 있다. 화상 신호 처리부(916)에서 합초평가값이나 AE평가값의 산출을 행할 수 있다.

압축 처리부(920)는, 화상 신호 처리부(916)에서 현상 처리된 영상을 적절한 형식의 화상 데이터로 압축하는 압축처리를 할 수 있다. 화상의 압축형식은 가역형식 또는 비 가역 형식을 포함할 수 있다. 적절한 형식의 예로서, JPEG(Joint Photographic Experts Group)형식이나 JPEG 2000형식으로 변환할 수 있다.

OSD(921)는, 이미지 장치(900)의 설정화면을 LCD(924)에 표시할 수 있다. LCD(924)는, 촬영조작을 행하기 전의 라이브 뷰 표시나, 이미지 장치(900)의 각종 설정화면이나, 촬영한 화상의 표시를 할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 화상 데이터나 이미지 장치(900)의 각종 정보의 LCD(924)에의 표시는, LCD 드라이버(922)를 통하여 이루어 질 수 있다.

타이밍 발생기(926)는, CMOS소자(908)에 타이밍 신호를 입력한다. 타이밍 발생기(926)로부터의 타이밍 신호에 의해 셔터속도가 결정된다. 즉, 타이밍 발생기(926)로부터의 타이밍 신호에 의해 CMOS소자(908)의 구동이 제어되고, CMOS소자(908)가 구동하는 시간 내에 피사체로부터의 영상 광을 입사함으로써, 화상 데이터의 기초가 되는 전기신호가 생성될 수 있다.

CPU(928)는, CMOS소자(908)나 CDS회로(910) 등에 대해 신호계의 명령을 행하거나, 조작부(932)의 조작에 대한 조작계의 명령을 실행할 수 있다. 본 실시 예에서는 CPU를 하나만 포함하고 있는데, 신호계의 명령과 조작계의 명령을 다른 별도의 CPU에서 실행할 수 있다.

조작부(932)는, 이미지 장치(900)의 조작을 행하거나, 촬영시의 각종의 설정을 행하기 위한 부재가 배치될 수 있다. 조작부(932)에 배치되는 부재에는, 전원버튼(미도시), 촬영모드나 촬영 드라이브 모드의 선택 및 소프트 포커스 효과의 설정을 행하는 십자키(미도시) 및 선택버튼(미도시) 등이 배치될 수 있다. 셔터버튼(933)은, 촬영조작을 행하기 위한 것으로, 반누름 상태에서 피사체를 합초하고, 완전누름 상태에서 피사체의 촬상을 할 수 있다.

메모리(934)는, 화상 기억부의 일례로서, 촬영한 화상이나 화상 합성부(918)에서 합성한 화상을 일시적으로 기억할 수 있다. 메모리(934)는, 복수의 화상을 기억할 수 있을 만큼의 기억 용량을 가질 수 있다. 메모리(934)에의 화상의 판독 기입은 화상 입력 콘트롤러(914)에 의해 제어될 수 있다.

VRAM(936)은, LCD(924)에 표시하는 내용을 유지하는 것으로, LCD(924)의 해상도나 최대 발색수는 VRAM(936)의 용량에 의존한다.

기록 미디어(940)는, 화상 기록부의 일례로서, 촬영한 화상을 기록할 수 있다. 기록 미디어(940)에의 입출력은, 미디어 콘트롤러(938)에 의해 제어될 수 있다. 기록 미디어(940)에는, 플래시 메모리에 데이터를 기록하는 카드형의 기억장치인 메모리 카드를 사용할 수 있다.

모터 드라이버(942a, 942b, 942c)는 줌렌즈(902), 조리개(904) 및 포커스 렌즈(906)를 동작시키는 구동장치(902a, 904a, 906a)의 제어를 행할 수 있다. 모터 드라이버(942a, 942b, 942c)를 이용하여 줌렌즈(902), 조리개(904) 및 포커스 렌즈(906)를 동작시킴으로써, 피사체의 크기나 광량, 핀트의 조절을 할 수 있다.

플래시(944)는, 야간의 옥외나 어두운 장소에서의 촬영시에 피사체를 밝게 비출 수 있다. 플래시 촬영을 할 때에, CPU(928)로부터 발광명령이 플래시　장치(944)로 행해지고, CPU(928)로부터의 발광명령에 따라 플래시(944)를 발광시켜, 플래시(944)가 발광한 광에 따라 피사체가 밝게 비출 수 있다.

이러한 이미지 장치(900)는 앞서 설명한 본 발명의 실시예들에 따른 이미지 장치(1~8) 중 적어도 어느 하나에 대응될 수 있다. 예를 들어, CMOS 소자(908)는, 앞서 설명한 이미지 장치(1~8)의 이미지 센싱 유닛(32)에 대응될 수 있고, 화상신호 처리부(916), 압축 처리부(920) 등은 앞서 설명한 이미지 장치(1~8)의 이미지 프로세싱 유닛(10, 20)에 대응될 수 있고, LCD(924)는, 앞서 설명한 이미지 장치(1~8)의 출력 모듈(50)에 대응될 수 있고, 메모리(934)는 앞서 설명한 이미지 장치(1~8)의 메모리(30)에 대응될 수 있다.

도 14는 본 발명의 실시예들에 따른 이미지 장치를 포함하는 SoC 시스템의 블록도이다.

도 14를 참조하면, SoC 시스템(1000)은 어플리케이션 프로세서(Application Processor, 1001)와, DRAM(1060)을 포함할 수 있다.

어플리케이션 프로세서(1001)는 중앙처리부(1010), 멀티미디어 시스템(1020), 버스(1030), 메모리 시스템(1040), 주변 회로(1050)을 포함할 수 있다.

중앙처리부(1010)는 SoC 시스템(1000)의 구동에 필요한 연산을 수행할 수 있다. 본 발명의 몇몇 실시예에서, 중앙처리부(1010)는 복수의 코어를 포함하는 멀티 코어 환경으로 구성될 수 있다.

멀티미디어 시스템(1020)은, SoC시스템(1000)에서 각종 멀티미디어 기능을 수행하는데 이용될 수 있다. 이러한 멀티미디어 시스템(1020)은 3D 엔진(3D engine) 모듈, 비디오 코덱(video codec), 디스플레이 시스템(display system), 카메라 시스템(camera system), 포스트-프로세서(post -processor) 등을 포함할 수 있다. 앞서 설명한 본 발명의 실시예들에 따른 이미지 장치(1~8)의 이미지 센싱 유닛(32) 및 제1 내지 제3 이미지 프로세싱 유닛(10, 20, 40) 등은 이러한 멀티미디어 시스템(1020)의 구성요소로 채용될 수 있다.

버스(1030)는, 중앙처리부(1010), 멀티미디어 시스템(1020), 메모리 시스템(1040), 및 주변 회로(1050)가 서로 데이터 통신을 하는데 이용될 수 있다. 본 발명의 몇몇 실시예에서, 이러한 버스(1030)는 다층 구조를 가질 수 있다. 구체적으로, 이러한 버스(1030)의 예로는 다층 AHB(multi-layer Advanced High-performance Bus), 또는 다층 AXI(multi-layer Advanced eXtensible Interface)가 이용될 수 있으나, 본 발명이 이에 제한되는 것은 아니다.

메모리 시스템(1040)은, 어플리케이션 프로세서(1001)가 외부 메모리(예를 들어, DRAM(1060))에 연결되어 고속 동작하는데 필요한 환경을 제공할 수 있다. 본 발명의 몇몇 실시예에서, 메모리 시스템(1040)은 외부 메모리(예를 들어, DRAM(1060))를 컨트롤하기 위한 별도의 컨트롤러(예를 들어, DRAM 컨트롤러)를 포함할 수도 있다.

주변 회로(1050)는, SoC시스템(1000)이 외부 장치(예를 들어, 메인 보드)와 원활하게 접속되는데 필요한 환경을 제공할 수 있다. 이에 따라, 주변 회로(1050)는 SoC시스템(1000)에 접속되는 외부 장치가 호환 가능하도록 하는 다양한 인터페이스를 구비할 수 있다.

DRAM(1060)은 어플리케이션 프로세서(1001)가 동작하는데 필요한 동작 메모리로 기능할 수 있다. 본 발명의 몇몇 실시예에서, DRAM(1060)은, 도시된 것과 같이 어플리케이션 프로세서(1001)의 외부에 배치될 수 있다. 구체적으로, DRAM(1060)은 어플리케이션 프로세서(1001)와 PoP(Package on Package) 형태로 패키징될 수 있다. 앞서 설명한 본 발명의 실시예들에 따른 이미지 장치(1~8)의 메모리는 이러한 DRAM(1060)에 대응될 수 있다.

도 15 내지 도 17은 본 발명의 몇몇 실시예들에 따른 이미지 장치를 적용할 수 있는 예시적인 반도체 시스템들이다.

도 15는 태블릿 PC(1200)을 도시한 도면이고, 도 16은 노트북(1300)을 도시한 도면이며, 도 17은 스마트폰(1400)을 도시한 것이다. 본 발명의 실시예들에 따른 이미지 장치(1~8, 800, 900) 또는 이들을 포함하는 SoC 시스템(1000) 중 적어도 하나는 이러한 태블릿 PC(1200), 노트북(1300), 스마트폰(1400) 등에 사용될 수 있다.

또한, 본 발명의 몇몇 실시예들에 따른 반도체 장치는 예시하지 않는 다른 집적 회로 장치에도 적용될 수 있음은 당업자에게 자명하다. 즉, 이상에서는 본 실시예에 따른 반도체 시스템의 예로, 태블릿 PC(1200), 노트북(1300), 및 스마트폰(1400)만을 들었으나, 본 실시예에 따른 반도체 시스템의 예가 이에 제한되는 것은 아니다. 본 발명의 몇몇 실시예에서, 반도체 시스템은, 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 무선 전화기(wireless phone), 모바일 폰(mobile phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), 3차원 수상기(3-dimensional television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player) 등으로 구현될 수도 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

10, 20, 40: 이미지 프로세싱 유닛
30: 메모리

Claims

메모리;
제1 및 제2 서브 데이터를 포함하는 이미지 데이터를 제공받아 제1 이미지 처리(image processing)를 수행하고, 그 결과를 상기 메모리에 라이트하는 제1 이미지 프로세싱 유닛;
상기 메모리로부터 상기 제1 이미지 처리된 제1 및 제2 서브 데이터를 리드하여, 상기 제1 이미지 처리와 다른 제2 이미지 처리를 수행하는 제2 이미지 프로세싱 유닛; 및
상기 제1 이미지 처리된 제1 서브 데이터가 상기 메모리에 라이트된 후, 상기 제1 이미지 처리된 제2 서브 데이터가 상기 메모리에 라이트되기 전에, 상기 제2 이미지 프로세싱 유닛이 상기 메모리로부터 상기 제1 이미지 처리된 제1 서브 데이터를 리드하도록 상기 제2 이미지 프로세싱 유닛을 컨트롤하는 컨트롤 유닛을 포함하는 이미지 장치.
제 1항에 있어서,
상기 제1 서브 데이터는 상기 이미지 데이터의 제1 픽셀 그룹 데이터를 포함하고,
상기 제2 서브 데이터는 상기 이미지 데이터의 상기 제1 픽셀 그룹과 다른 제2 픽셀 그룹 데이터를 포함하는 이미지 장치.
제 2항에 있어서,
상기 제1 픽셀 그룹 데이터는, 이미지 센싱 유닛이 센싱하는 이미지 데이터의 제1 열(row)에 배치된 픽셀 그룹 데이터를 포함하고,
상기 제2 픽셀 그룹 데이터는, 상기 제1 열 하부에 배치된 제2 열에 배치된 픽셀 그룹 데이터를 포함하는 이미지 장치.
제 1항에 있어서,
상기 컨트롤 유닛은, 상기 제1 이미지 프로세싱 유닛과 상기 제2 이미지 프로세싱 유닛 중 적어도 하나의 내부에 배치되는 이미지 장치.
제 4항에 있어서,
상기 컨트롤 유닛은,
상기 제1 이미지 프로세싱 유닛 내부에 배치되는 제1 컨트롤 유닛과,
상기 제2 이미지 프로세싱 유닛 내부에 배치되는 제2 컨트롤 유닛을 포함하고,
상기 제1 컨트롤 유닛은, 상기 제1 이미지 처리된 제1 서브 데이터가 상기 메모리에 라이트된 시점을 기록하는 기록 유닛을 포함하고,
상기 제2 컨트롤 유닛은, 상기 제1 이미지 처리된 제1 서브 데이터가 상기 메모리에 라이트된 시점을 감지하는 감지 유닛을 포함하는 이미지 장치.
제 5항에 있어서,
상기 기록 유닛은, 상기 메모리에 라이트 코맨드를 인가하는 제1 컨트롤러와, 상기 라이트 코맨드가 인가되면 카운트 값을 증가시키는 제1 카운터를 포함하고,
상기 감지 유닛은, 상기 제1 카운터와 동일하게 카운트 값이 증가되는 제2 카운터와, 상기 제2 카운터의 카운트 값을 미리 정한 값과 비교하는 비교기와, 상기 비교기의 출력을 제공받아 상기 메모리에 리드 코맨드를 인가하는 제2 컨트롤러를 포함하는 이미지 장치.
제 1항에 있어서,
상기 컨트롤 유닛은, 상기 제1 및 제2 이미지 프로세싱 유닛 외부에 배치되는 이미지 장치.
제 7항에 있어서,
상기 컨트롤 유닛은, 메모리 버스를 통해 상기 메모리를 컨트롤하는 메모리 컨트롤러를 포함하고,
상기 메모리 컨트롤러는, 상기 메모리 버스에, 상기 제1 이미지 처리된 제2 서브 데이터를 상기 메모리에 라이트하는 라이트 코맨드를 제공하기 전에, 상기 제1 이미지 처리된 제2 서브 데이터를 상기 메모리로부터 리드하는 리드 코맨드를 제공하는 이미지 장치.
제 1항에 있어서,
이미지를 센싱하여 상기 이미지 데이터를 생성하는 이미지 센싱 유닛을 더 포함하는 이미지 장치.
제 9항에 있어서,
상기 제2 이미지 처리된 제1 및 제2 서브 데이터를 프레임 버퍼에 저장하고, 이를 바탕으로 상기 이미지에 대한 프리뷰(preview)를 출력하는 출력 모듈을 더 포함하는 이미지 장치.
제 1항에 있어서,
상기 메모리로부터 상기 제2 이미지 처리된 제1 및 제2 서브 데이터를 리드하여, 상기 제2 이미지 처리와 다른 제3 이미지 처리를 수행하는 제3 이미지 프로세싱 유닛을 더 포함하고,
상기 컨트롤 유닛은,
상기 제2 이미지 처리된 제1 서브 데이터가 상기 메모리에 라이트된 후, 상기 제2 이미지 처리된 제2 서브 데이터가 상기 메모리에 라이트되기 전에, 상기 제3 이미지 프로세싱 유닛이 상기 메모리로부터 상기 제2 이미지 처리된 제1 서브 데이터를 리드하도록 상기 제3 이미지 프로세싱 유닛을 컨트롤하는 이미지 장치.
제 11항에 있어서,
상기 제1 이미지 프로세싱 유닛은, 상기 이미지 데이터에 대해 게인 보정, 화이트 밸런스 조정, 노이즈 포정을 포함하는 이미지 처리를 수행하는 ISP(Image Signal Processor)를 포함하고,
상기 제2 이미지 프로세싱 유닛은, 상기 이미지 데이터의 크기를 조절하는 스케일러(Scaler)를 포함하고,
상기 제3 이미지 프로세싱 유닛은, 상기 이미지 데이터를 제1 타입에서 제2 타입으로 변환하는 인코더(encoder)를 포함하는 이미지 장치.
메모리;
이미지를 센싱하는 이미지 센싱 유닛;
상기 센싱된 이미지를 제공받아 그 중 일부에 대해 제1 이미지 처리를 수행하고 그 결과를 상기 메모리에 라이트하는 제1 이미지 프로세싱 유닛;
상기 제1 이미지 프로세싱 유닛이 상기 센싱된 이미지의 나머지 일부에 대해 상기 제1 이미지 처리를 수행하는 동안, 상기 메모리에 라이트된 결과를 제공받아 상기 제1 이미지 프로세싱과 다른 제2 이미지 처리를 수행하는 제2 이미지 프로세싱 유닛; 및
상기 제2 이미지 처리된 결과를 출력하는 출력 모듈을 포함하는 이미지 장치.
제 13항에 있어서,
상기 제1 이미지 프로세싱 유닛이 상기 제1 이미지 처리를 수행할 때 마다 카운트 값을 증가시키는 카운터; 및
상기 카운터의 카운트 값이 미리 정한 값이되면, 상기 제2 이미지 프로세싱 유닛이 상기 제2 이미지 처리를 수행하도록 출력 신호를 생성하는 비교기를 더 포함하는 이미지 장치.
제 14항에 있어서,
상기 카운터는 제1 및 제2 카운터를 포함하고,
상기 제1 카운터는 상기 제1 이미지 프로세싱 유닛 내부에 배치되되, 상기 제1 이미지 프로세싱 유닛이 상기 제1 이미지 처리를 수행할 때 마다 카운트 값을 증가시키고,
상기 제2 카운터는 상기 제2 이미지 프로세싱 유닛 내부에 배치되되, 상기 제1 카운터가 카운트 값을 증가시킬 때마다 동일하게 카운트 값을 증가시키고,
상기 비교기는 상기 제2 이미지 프로세싱 유닛 내부에 배치되되, 상기 제2 카운터의 카운트 값이 미리 정한 값이되면, 상기 제2 이미지 프로세싱 유닛이 상기 제2 이미지 처리를 수행하도록 출력 신호를 생성하는 이미지 장치.
제 13항에 있어서,
상기 메모리의 동작을 컨트롤하는 메모리 컨트롤러를 더 포함하고,
상기 메모리 컨트롤러는, 상기 제1 이미지 프로세싱 유닛이 상기 센싱된 이미지의 나머지 일부에 대해 상기 제1 이미지 처리를 수행하는 동안, 상기 메모리에 상기 제1 이미지 처리 결과에 대한 리드 코맨드를 인가하는 이미지 장치.
제 13항에 있어서,
상기 제2 이미지 처리된 제1 및 제2 서브 데이터를 프레임 버퍼에 저장하고, 이를 바탕으로 상기 이미지에 대한 프리뷰(preview)를 출력하는 출력 모듈을 더 포함하고,
상기 제1 및 제2 이미지 프로세싱 유닛은 AP(Application Processor) 내에 배치되는 이미지 장치.
제1 및 제2 서브 데이터를 포함하는 이미지 데이터를 제공하고,
상기 제1 서브 데이터에 대해 제1 이미지 처리(image processing)를 수행하고,
상기 제1 이미지 처리된 제1 서브 데이터를 메모리에 라이트하고,
상기 제2 서브 데이터에 대해 상기 제1 이미지 처리를 수행하는 동안, 상기 메모리에 라이트된 제1 이미지 처리된 제1 서브 데이터를 리드하여 상기 제1 이미지 처리와 다른 제2 이미지 처리를 수행하는 것을 포함하는 이미지 장치의 구동 방법.
제 18항에 있어서,
상기 메모리에 라이트된 제1 이미지 처리된 제1 서브 데이터를 리드하는 것은, 상기 제1 이미지 처리된 제1 서브 데이터가 메모리에 라이트된 것을 감지하여 상기 제1 이미지 처리된 제1 서브 데이터를 리드하는 것을 포함하는 이미지 장치의 구동 방법.
제 19항에 있어서,
상기 제1 이미지 처리된 제1 서브 데이터가 메모리에 라이트된 것을 감지하는 것은, 상기 제1 이미지 처리된 제1 서브 데이터가 메모리에 라이트될 때 증가되는 카운트 값을 감지하는 것을 포함하는 이미지 장치의 구동 방법.