KR20160001817A - 금속 패턴의 형성 방법 및 표시 기판의 제조 방법 - Google Patents

금속 패턴의 형성 방법 및 표시 기판의 제조 방법 Download PDF

Info

Publication number
KR20160001817A
KR20160001817A KR1020140079226A KR20140079226A KR20160001817A KR 20160001817 A KR20160001817 A KR 20160001817A KR 1020140079226 A KR1020140079226 A KR 1020140079226A KR 20140079226 A KR20140079226 A KR 20140079226A KR 20160001817 A KR20160001817 A KR 20160001817A
Authority
KR
South Korea
Prior art keywords
gate
insulating layer
pattern
photopattern
gate insulating
Prior art date
Application number
KR1020140079226A
Other languages
English (en)
Inventor
문영민
박홍식
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140079226A priority Critical patent/KR20160001817A/ko
Priority to US14/541,878 priority patent/US9257456B2/en
Publication of KR20160001817A publication Critical patent/KR20160001817A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

금속 패턴의 형성 방법이 제공된다. 상기 방법에서, 기판 상에 게이트 금속층이 형성된다. 상기 게이트 금속층 상에 제1 포토 패턴이 형성된다. 상기 제1 포토 패턴을 마스크로 하여 상기 게이트 금속층을 패터닝하여 게이트 전극을 포함하는 게이트 패턴이 형성된다. 상기 제1 포토 패턴의 측면을 애싱하여 제2 포토 패턴이 형성된다. 상기 기판 및 상기 제2 포토 패턴을 커버하도록 절연층이 형성된다. 상기 제2 포토 패턴을 제거하여 제1 게이트 절연층이 형성된다. 상기 게이트 패턴 및 상기 제1 게이트 절연층을 커버하도록 제2 게이트 절연층이 형성된다. 따라서, 게이트 패턴의 두께 증가에 따른 게이트 절연층의 단차를 감소시키며, 게이트 절연층의 크랙을 방지할 수 있다.

Description

금속 패턴의 형성 방법 및 표시 기판의 제조 방법{METHOD OF FORMING A METAL PATTERN AND METHOD OF MANUFACTURING A DISPLAY SUBSTRATE}
본 발명은 금속 패턴의 제조 방법 및 표시 기판의 제조 방법에 관한 것이다. 특히, 미세한 금속 패턴의 제조 방법 및 표시 기판의 제조 방법에 관한 것이다.
일반적으로, 표시 장치에 이용되는 표시 기판은 각 화소 영역을 구동하기 위한 스위칭 소자로서 박막 트랜지스터, 상기 박막 트랜지스터와 연결된 신호 배선 및 화소 전극을 포함한다. 상기 신호 배선은 게이트 구동 신호를 전달하는 게이트 배선과, 상기 게이트 배선과 교차하면서 데이터 구동 신호를 전달하는 데이터 배선을 포함한다.
상기 표시 장치가 대형화되고 소비자들의 고해상도 요구가 커짐에 따라, 상기 게이트 패턴이나 상기 데이터 패턴이 미세해져 저항이 증가한다. 이에 따라, RC 지연의 문제가 발생하는데, 이를 해결하기 위해서 주로 상기 게이트 패턴이나 상기 데이터 패턴을 저저항 금속으로 형성하고, 상기 게이트 패턴이나 상기 데이터 패턴의 두께를 증가시키려고 하고 있다.
이러한 상기 게이트 패턴의 두께 증가에 따라 상기 게이트 패턴의 테이퍼 각이 증가하여 상기 배선에 인접하여 절연층의 크랙이 발생하여 상기 표시 장치의 불량이 증가하는 문제점이 있다.
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 게이트 패턴을 커버하는 게이트 절연층을 이중으로 형성하여 미세한 폭을 갖는 금속 패턴의 형성 방법을 제공한다.
본 발명의 다른 목적은 미세한 폭을 갖는 금속 패턴들을 포함하는 표시 기판의 제조 방법을 제공한다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 금속 패턴의 형성 방법이 제공된다. 상기 방법에서, 기판 상에 게이트 금속층이 형성된다. 상기 게이트 금속층 상에 제1 포토 패턴을 형성한다. 상기 제1 포토 패턴을 마스크로 하여 상기 게이트 금속층을 패터닝하여 게이트 전극을 포함하는 게이트 패턴을 형성한다. 상기 제1 포토 패턴의 측면을 애싱하여 제2 포토 패턴을 형성한다. 상기 기판 및 상기 제2 포토 패턴을 커버하도록 제1 게이트 절연층을 형성한다. 상기 제2 포토 패턴을 제거하여 상기 제1 게이트 절연층의 일부를 리프트-오프한다. 상기 게이트 패턴 및 상기 제1 게이트 절연층을 커버하도록 제2 게이트 절연층을 형성한다.
일 실시예에 있어서, 상기 제1 게이트 절연층의 두께는 상기 게이트 패턴의 두께보다 작을 수 있다.
일 실시예에 있어서, 상기 게이트 패턴은 1m 내지 3m의 두께로 형성될 수 있다.
일 실시예에 있어서, 상기 게이트 금속층은 구리(Cu) 또는 구리를 포함하는 구리 합금을 포함할 수 있다.
일 실시예에 있어서, 상기 게이트 패턴은 60ㅀ 내지 90ㅀ의 테이퍼 각을 가질 수 있다.
일 실시예에 있어서, 상기 제2 포토 패턴 및 상기 제2 포토 패턴 상에 형성된 상기 절연층의 일부는 동시에 제거될 수 있다.
일 실시예에 있어서, 상기 제2 포토 패턴이 제거되어, 상기 게이트 패턴이 노출될 수 있다.
일 실시예에 있어서, 상기 제2 포토 패턴 및 상기 게이트 패턴의 폭이 동일할 수 있다.
일 실시예에 있어서, 상기 제2 포토 패턴은 역테이퍼 형상을 가질 수 있다.
일 실시예에 있어서, 상기 제2 포토 패턴은 90ㅀ 내지 120ㅀ의 테이퍼 각을 가질 수 있다.
일 실시예에 있어서, 상기 제1 게이트 절연층 및 상기 제2 게이트 절연층은 스퍼터링(sputtering) 공정으로 형성될 수 있다.
일 실시예에 있어서, 상기 제1 게이트 절연층 및 상기 제2 게이트 절연층은 산화실리콘(SiOX) 또는 질화실리콘(SiNX)를 포함할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 다른 실시예에 따른 표시 기판의 제조 방법이 제공된다. 상기 방법에서, 기판 상에 게이트 금속층이 형성된다. 상기 게이트 금속층 상에 제1 포토 패턴을 형성한다. 상기 제1 포토 패턴을 마스크로 하여 상기 게이트 금속층을 패터닝하여 게이트 전극을 포함하는 게이트 패턴을 형성한다. 상기 제1 포토 패턴의 측면을 애싱하여 제2 포토 패턴을 형성한다. 상기 기판 및 상기 제2 포토 패턴을 커버하도록 제1 게이트 절연층을 형성한다. 상기 제2 포토 패턴을 제거하여 상기 제1 게이트 절연층의 일부를 리프트-오프한다. 상기 게이트 패턴 및 상기 제1 게이트 절연층을 커버하도록 제2 게이트 절연층을 형성한다.
일 실시예에 있어서, 상기 제1 게이트 절연층의 두께는 상기 게이트 패턴의 두께보다 작을 수 있다.
일 실시예에 있어서, 상기 게이트 패턴은 1m 내지 3m의 두께로 형성될 수 있다.
일 실시예에 있어서, 상기 게이트 패턴은 60ㅀ 내지 90ㅀ의 테이퍼 각을 가질 수 있다.
일 실시예에 있어서, 상기 제2 포토 패턴이 제거되어, 상기 게이트 패턴이 노출될 수 있다.
일 실시예에 있어서, 상기 제2 포토 패턴 및 상기 게이트 패턴의 폭이 동일할 수 있다.
일 실시예에 있어서, 상기 제2 포토 패턴은 역테이퍼 형상을 가질 수 있다.
일 실시예에 있어서, 상기 제1 게이트 절연층 및 상기 제2 게이트 절연층은 스퍼터링(sputtering) 공정으로 형성될 수 있다.
이와 같은 금속 패턴의 형성 방법 및 표시 기판의 제조 방법에 따르면, 게이트 패턴의 두께 증가에 따른 게이트 절연층의 단차를 감소시키며, 게이트 절연층의 크랙을 방지하여, 미세한 폭을 갖는 금속 패턴을 형성할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 기판의 평면도이다.
도 2는 도 1의 제1 화소의 평면도이다.
도 3은 도 2의 I-I' 선을 따라 절단한 표시 기판의 단면도이다.
도 4a 내지 도 4h는 본 발명의 일 실시예에 따른 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 표시 기판의 평면도이다.
도 1을 참조하면, 상기 표시 기판은 복수의 게이트 라인들(GL), 복수의 데이터 라인들(DL) 및 복수의 화소들을 포함한다.
상기 게이트 라인(GL)은 제1 방향(D1)으로 연장될 수 있다. 상기 데이터 라인(DL)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장될 수 있다. 이와는 달리 상기 게이트 라인(GL)은 상기 제2 방향(D2)으로 연장될 수 있고, 상기 데이터 라인(DL)은 상기 제1 방향(D1)으로 연장될 수 있다.
상기 화소들은 매트릭스 형태로 배치된다. 상기 화소들은 상기 게이트 라인들(GL) 및 상기 데이터 라인들(DL)에 의해 정의되는 영역에 배치될 수 있다.
각 화소는 인접한 게이트 라인(GL) 및 인접한 데이터 라인(DL)에 연결될 수 있다. 예를 들어, 각 화소는 인접한 하나의 게이트 라인(GL) 및 인접한 하나의 데이터 라인(DL)에 연결될 수 있다.
상기 화소는 상기 제2 방향(D2)으로 길게 연장되는 직사각형 형상을 가질 수 있다. 상기 화소 영역은 평면에서 보았을 때, 일 방향으로 길게 연장된 직사각형 형상, V 자 형상 및 Z 자 형상 등 다양할 수 있다.
도 2는 도 1의 제1 화소의 평면도이다. 도 3은 도 2의 I-I' 선을 따라 절단한 표시 기판의 단면도이다.
도 1 내지 도 3을 참조하면, 상기 표시 기판은, 베이스 기판(100), 박막 트랜지스터(TFT), 게이트 절연층(110), 데이터 절연층(120) 및 전극(EL)을 포함한다.
상기 베이스 기판(100)은 투명한 절연기판이다. 예를 들어, 유리기판 또는 투명한 플라스틱 기판일 수 있다. 상기 베이스 기판(100)은 영상을 표시하는 복수의 화소 영역을 갖는다. 상기 화소 영역은 복수의 열과 복수의 행을 가진 매트릭스 형태로 배열된다.
상기 화소는 스위칭 소자(switching element)를 더 포함한다. 예를 들어, 상기 스위칭 소자는 박막 트랜지스터(Thin Film Transistor; TFT)일 수 있다. 상기 스위칭 소자는 인접한 게이트 라인(GL) 및 인접한 데이터 라인(DL)에 연결될 수 있다. 상기 스위칭 소자는 상기 게이트 라인(GL) 및 상기 데이터 라인(DL)이 교차하는 영역에 배치될 수 있다.
상기 베이스 기판(100) 상에 게이트 전극(GE) 및 게이트 라인(GL)을 포함하는 게이트 패턴이 배치된다. 상기 게이트 라인(GL)은 상기 게이트 전극(GE)과 전기적으로 연결된다.
상기 베이스 기판(100) 상에 게이트 전극(GE) 및 게이트 라인(GL)을 포함하는 게이트 패턴이 배치된다. 상기 게이트 라인(GL)은 상기 게이트 전극(GE)과 전기적으로 연결된다.
상기 게이트 절연층(110)은 상기 게이트 패턴이 배치된 상기 베이스 기판(100) 상에 배치되어, 상기 게이트 패턴을 절연한다.
상기 게이트 절연층(110)은 제1 게이트 절연층(111) 및 제2 게이트 절연층(112)을 포함한다.
상기 제1 게이트 절연층(111)은 상기 베이스 기판(100) 상에 배치되며, 상기 게이트 패턴에 인접하여 배치된다. 상기 제1 게이트 절연층(111)은 상기 게이트 패턴과 중첩하지 않는다. 예를 들어, 상기 제1 게이트 절연층(111)의 두께는 상기 게이트 패턴의 두께보다 작을 수 있다. 또한, 상기 제1 게이트 절연층(111)의 측면은 상기 게이트 패턴의 측면과 접촉할 수 있다. 상기 제1 게이트 절연층(111)의 측면이 상기 게이트 패턴의 측면과 접촉하지 않는 경우, 상기 제2 게이트 절연층(112)의 상부면에 크랙이 발생할 수 있다.
상기 제2 게이트 절연층(112)은 상기 제1 게이트 절연층(111) 상에 배치된다. 상기 제2 게이트 절연층(112)은 상기 게이트 패턴 및 상기 제1 게이트 절연층(111)을 커버하며, 상기 게이트 패턴을 절연한다.
상기 게이트 절연층(110) 상에 반도체 패턴(SM)을 형성한다. 상기 반도체 패턴(SM)은 상기 게이트 전극(GE)과 중첩하여 배치된다.
상기 반도체 패턴(SM)이 형성된 상기 게이트 절연층(110) 상에 데이터 라인(DL), 소스 전극(SE) 및 드레인 전극(DE)을 포함하는 데이터 패턴이 배치된다. 상기 소스 전극(SE)은 상기 반도체 패턴(SM)과 중첩하고, 상기 데이터 라인(DL)에 전기적으로 연결된다.
상기 드레인 전극(DE)은 상기 반도체 패턴(SM) 상에 상기 소스 전극(SE)으로부터 이격된다. 상기 반도체 패턴(SM)은 상기 소스 전극(SE) 및 상기 드레인 전극(DE) 사이에서 전도 채널(conductive channel)을 이룬다.
상기 게이트 전극(GE), 상기 소스 전극(SE), 상기 드레인 전극(DE) 및 상기 반도체 패턴(SM)은 상기 박막 트랜지스터(TFT)를 구성한다.
상기 데이터 절연층(120)은 상기 데이터 패턴이 배치된 상기 게이트 절연층(110) 상에 배치되어 상기 데이터 패턴을 절연한다.
상기 게이트 절연층(110) 및 상기 데이터 절연층(120)은 유기 내지 무기 절연 물질을 포함할 수 있다. 예를 들어, 상기 게이트 절연층(110) 및 상기 데이터 절연층(120)은 실리콘산화물(SiOX) 또는 실리콘질화물(SiNX)을 포함할 수 있다.
상기 데이터 절연층(120)은 상기 드레인 전극(DE)을 노출시키는 콘택홀(CH)을 포함할 수 있다.
상기 전극(EL)은 상기 화소 영역 내에 배치될 수 있다. 상기 데이터 절연층(120) 상에 상기 전극(EL)이 배치되며, 상기 전극(EL)은 상기 콘택홀(CH)을 통하여 상기 드레인 전극(DE)과 전기적으로 연결된다. 즉, 상기 전극(EL)은 상기 박막 트랜지스터(TFT)와 전기적으로 연결된다. 상기 전극(EL)에는 상기 박막 트랜지스터(TFT)를 통해 계조 전압이 인가된다. 예를 들어, 상기 전극(EL)은 슬릿 패턴을 포함할 수 있다.
예를 들어, 상기 전극(EL)은 인듐 틴 옥사이드(ITO), 인듐 징크 옥사이드(IZO), 알루미늄 도핑된 징크 옥사이드(AZO)와 같은 투명 도전체를 포함할 수 있다.
금속 패턴의 형성 방법 및 표시 기판의 제조 방법
도 4a 내지 도 4h는 본 발명의 일 실시예에 따른 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 4a 내지 도 4h를 참조하여, 본 발명의 일 실시예에 따른 금속 패턴의 형성 방법 및 표시 기판의 제조 방법을 설명한다.
도 4a을 참조하면, 베이스 기판(100) 상에 금속층(101)을 형성한다. 상기 금속층(101)은 구리막을 포함할 수 있다. 예를 들어, 상기 구리막은 구리(Cu) 또는 구리를 포함하는 구리 합금막이다.
상기 금속층(101)은 약 5000 의 두께로 형성될 수 있다. 예를 들어, 상기 금속층(101)은 1m 내지 3m의 두께로 형성될 수 있다.
도 4b 및 도 4c를 참조하면, 상기 금속층(101) 상에 포토레지스트 물질을 도포하여 포토레지스트층(102)을 형성한다. 상기 포토레지스트층(102) 상에 마스크를 이용하여 노광 및 현상한 후, 식각하여 제1 포토 패턴(PR)을 형성한다. 상기 제1 포토 패턴(PR)은 후에 게이트 패턴이 형성될 위치에 대응되도록 형성할 수 있다. 예를 들어, 상기 제1 포토 패턴(PR)은 추후 리프트-오프(lift-off)을 용이하게 수행하기 위하여 역테이퍼 형상을 갖는다. 상기 포토레지스트 물질은 역테이퍼 형상의 포토 패턴을 형성하기 위한 공지의 포토레지스트 조성물을 포함할 수 있다.
도 4d를 참조하면, 상기 제1 포토 패턴(PR)을 식각 방지막으로 이용하여 상기 금속층(101)을 식각하여 상기 게이트 전극(GE)을 포함하는 상기 게이트 패턴을 형성한다. 이때, 상기 게이트 패턴은 약 0.5 m 이하의 미세한 폭으로 형성될 수 있다.
예를 들어, 상기 게이트 패턴은 60ㅀ 내지 90ㅀ의 테이퍼 각을 가질 수 있다.
상기 금속층(101)은 식각액 조성물을 이용하여 식각할 수 있다. 상기 식각액 조성물은 과산화이황산암모늄((NH4)2S2O8, ammonium persulfate)을 포함한다. 상기 과산화이황산암모늄은 산화제로서 구리막을 식각하는 주성분으로 구리막을 식각하여 안정한 화합물인 황산 구리(CuSO4)를 형성한다.
상기 게이트 패턴은 습식 식각의 특성에 따라 상기 포토 패턴(PR)의 폭보다 더 식각된다. 따라서, 상기 게이트 패턴의 단부와 상기 게이트 패턴의 상부에 배치된 상기 제1 포토 패턴(PR)의 단부가 일치하지 않는다.
상기 게이트 절연층(110)은 스퍼터링(sputtering) 공정으로 형성된다. 상기 게이트 전극(GE) 단부가 상기 제1 포토 패턴(PR)의 단부가 일치하지 않는 경우, 상기 제1 게이트 절연층(111)을 형성하면, 상기 게이트 전극(GE)의 측면에 인접하여 상기 제1 게이트 절연층(111)이 형성되지 않을 수 있다. 따라서, 상기 제1 포토 패턴(PR)을 제거한 후, 상기 제2 게이트 절연층(112)을 형성하면, 상기 제2 게이트 절연층(112) 상에 크랙이 발생할 수 있다.
도 4e를 참조하면, 상기 제1 포토 패턴(PR)의 측면을 애싱하여 제2 포토 패턴(PR')을 형성한다.
예를 들어, 상기 제1 포토 패턴(PR)은 플라즈마 애싱 공정을 통하여 상기 제2 포토 패턴(PR')을 형성할 수 있다. 상기 제1 포토 패턴(PR)을 포함하는 상기 베이스 기판(100)을 반응 챔버에 배치한다. 상기 반응 챔버 내에 산소 및 질소 원소를 포함하는 가스 혼합물로부터 플라즈마를 발생시킨다. 상기 베이스 기판(100)을 상기 플라즈마에 노출시킨다. 따라서, 상기 제1 포토 패턴(PR)의 측면이 애싱되어 상기 제2 포토 패턴(PR')이 형성될 수 있다.
따라서, 상기 제2 포토 패턴(PR')의 단부와 및 상기 게이트 전극(GE)을 포함하는 상기 게이트 패턴의 단부를 일치시킬 수 있다. 예를 들어, 상기 제2 포토 패턴(PR') 및 상기 게이트 전극(GE)을 포함하는 상기 게이트 패턴의 폭이 동일할 수 있다. 이에 따라, 상기 게이트 절연층(110)이 형성되는 경우, 상기 게이트 전극(GE)에 인접하여 크랙이 발생하는 것을 방지할 수 있다.
상기 제2 포토 패턴(PR')은 추후 리프트-오프(lift-off)을 용이하게 수행하기 위하여 역테이퍼 형상을 갖는다. 예를 들어, 상기 제2 포토 패턴(PR')은 90ㅀ 내지 120ㅀ의 테이퍼 각을 가질 수 있다.
도 4f를 참조하면, 상기 제2 포토 패턴(PR')이 형성된 상기 베이스 기판(100) 상에 절연 물질을 도포하여 제1 게이트 절연층(111)을 형성한다. 예를 들어, 상기 제1 게이트 절연층(111)은 스퍼터링(sputtering) 공정으로 형성될 수 있다.
상기 제1 게이트 절연층(111)은 상기 베이스 기판(100)의 전면적에 걸쳐 도포될 수 있다. 상기 제1 게이트 절연층(111)은 상기 게이트 전극(GE)의 두께보다 작도록 형성될 수 있다. 상기 제1 게이트 절연층(111)은 상기 제2 포토 패턴(PR')의 상부에 형성될 수 있으며, 상기 제1 게이트 절연층(111)은 상기 게이트 전극(GE) 및 상기 제2 포토 패턴(PR')의 측면에서 단절되도록 형성될 수 있다.
상기 절연 물질은 산화실리콘(SiOX) 또는 질화실리콘(SiNX)를 포함할 수 있다.
도 4g를 참조하면, 상기 제2 포토 패턴(PR') 및 상기 제2 포토 패턴(PR') 상에 배치된 상기 제1 게이트 절연층(111)의 일부를 리프트-오프(lift-off) 할 수 있다. 예를 들어, 상기 제2 포토 패턴(PR') 및 상기 제1 게이트 절연층(111)의 일부는 하나의 공정에서 동시에 제거될 수 있다. 따라서, 상기 게이트 전극(GE)을 포함하는 상기 게이트 패턴의 상부면을 노출할 수 있다.
도 4h를 참조하면, 상기 게이트 전극(GE)을 포함하는 상기 게이트 패턴 및 상기 제1 게이트 절연층(111)을 커버하도록 절연 물질을 도포하여, 제2 게이트 절연층(112)을 형성할 수 있다. 따라서, 상기 베이스 기판(100) 및 상기 게이트 패턴을 커버하며, 상기 제1 게이트 절연층(111) 및 상기 제2 게이트 절연층(112)을 포함하는 게이트 절연층(110)을 형성할 수 있다.
본 발명에 따르면, 미세한 폭의 배선을 갖는 액정 표시 장치 또는 유기 전계 표시 장치 등에 대하여 적용될 수 있다.
100: 베이스 기판 110: 게이트 절연층
111, 112: 제1, 제2 게이트 절연층 120: 데이터 절연층
EL: 전극 GE: 게이트 전극
SE: 소스 전극 DE: 드레인 전극
GL: 게이트 라인 DL: 데이터 라인
PR: 제1 포토 패턴 PR': 제2 포토 패턴

Claims (20)

  1. 기판 상에 게이트 금속층을 형성하는 단계;
    상기 게이트 금속층 상에 제1 포토 패턴을 형성하는 단계;
    상기 제1 포토 패턴을 마스크로 하여 상기 게이트 금속층을 패터닝하여 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계;
    상기 제1 포토 패턴의 측면을 애싱하여 제2 포토 패턴을 형성하는 단계;
    상기 기판 및 상기 제2 포토 패턴을 커버하도록 제1 게이트 절연층을 형성하는 단계;
    상기 제2 포토 패턴을 제거하여 상기 제1 게이트 절연층의 일부를 리프트-오프하는 단계; 및
    상기 게이트 패턴 및 상기 제1 게이트 절연층을 커버하도록 제2 게이트 절연층을 형성하는 단계를 포함하는 금속 패턴의 형성 방법.
  2. 제1항에 있어서, 상기 제1 게이트 절연층의 두께는 상기 게이트 패턴의 두께보다 작은 것을 특징으로 하는 금속 패턴의 형성 방법.
  3. 제1항에 있어서, 상기 게이트 패턴은 1m 내지 3m의 두께로 형성되는 것을 특징으로 하는 금속 패턴의 형성 방법.
  4. 제1항에 있어서, 상기 게이트 금속층은 구리(Cu) 또는 구리를 포함하는 구리 합금을 포함하는 것을 특징으로 하는 금속 패턴의 형성 방법.
  5. 제1항에 있어서, 상기 게이트 패턴은 60ㅀ 내지 90ㅀ의 테이퍼 각을 갖는 것을 특징으로 하는 금속 패턴의 형성 방법.
  6. 제1항에 있어서, 상기 제2 포토 패턴 및 상기 제2 포토 패턴 상에 형성된 상기 절연층의 일부는 동시에 제거되는 것을 특징으로 하는 금속 패턴의 형성 방법.
  7. 제1항에 있어서, 상기 제2 포토 패턴이 제거되어, 상기 게이트 패턴이 노출되는 것을 특징으로 하는 금속 패턴의 형성 방법.
  8. 제1항에 있어서, 상기 제2 포토 패턴 및 상기 게이트 패턴의 폭이 동일한 것을 특징으로 하는 금속 패턴의 형성 방법.
  9. 제1항에 있어서, 상기 제2 포토 패턴은 역테이퍼 형상을 갖는 것을 특징으로 하는 금속 패턴의 형성 방법.
  10. 제9항에 있어서, 상기 제2 포토 패턴은 90ㅀ 내지 120ㅀ의 테이퍼 각을 갖는 것을 특징으로 하는 금속 패턴의 형성 방법.
  11. 제1항에 있어서, 상기 제1 게이트 절연층 및 상기 제2 게이트 절연층은 스퍼터링(sputtering) 공정으로 형성되는 것을 특징으로 하는 금속 패턴의 형성 방법.
  12. 제1항에 있어서, 상기 제1 게이트 절연층 및 상기 제2 게이트 절연층은 산화실리콘(SiOX) 또는 질화실리콘(SiNX)를 포함하는 것을 특징으로 하는 금속 패턴의 형성 방법.
  13. 기판 상에 게이트 금속층을 형성하는 단계;
    상기 게이트 금속층 상에 제1 포토 패턴을 형성하는 단계;
    상기 제1 포토 패턴을 마스크로 하여 상기 게이트 금속층을 패터닝하여 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계;
    상기 제1 포토 패턴의 측면을 애싱하여 제2 포토 패턴을 형성하는 단계;
    상기 기판 및 상기 제2 포토 패턴을 커버하도록 제1 게이트 절연층을 형성하는 단계;
    상기 제2 포토 패턴을 제거하여 상기 제1 게이트 절연층의 일부를 리프트-오프하는 단계; 및
    상기 게이트 패턴 및 상기 제1 게이트 절연층을 커버하도록 제2 게이트 절연층을 형성하는 단계를 포함하는 표시 기판의 제조 방법.
  14. 제13항에 있어서, 상기 제1 게이트 절연층의 두께는 상기 게이트 패턴의 두께보다 작은 것을 특징으로 하는 표시 기판의 제조 방법.
  15. 제13항에 있어서, 상기 게이트 패턴은 1m 내지 3m의 두께로 형성되는 것을 특징으로 하는 표시 기판의 제조 방법.
  16. 제13항에 있어서, 상기 게이트 패턴은 60ㅀ 내지 90ㅀ의 테이퍼 각을 갖는 것을 특징으로 하는 표시 기판의 제조 방법.
  17. 제13항에 있어서, 상기 제2 포토 패턴이 제거되어, 상기 게이트 패턴이 노출되는 것을 특징으로 하는 표시 기판의 제조 방법.
  18. 제13항에 있어서, 상기 제2 포토 패턴 및 상기 게이트 패턴의 폭이 동일한 것을 특징으로 하는 표시 기판의 제조 방법.
  19. 제13항에 있어서, 상기 제2 포토 패턴은 역테이퍼 형상을 갖는 것을 특징으로 하는 표시 기판의 제조 방법.
  20. 제13항에 있어서, 상기 제1 게이트 절연층 및 상기 제2 게이트 절연층은 스퍼터링(sputtering) 공정으로 형성되는 것을 특징으로 하는 표시 기판의 제조 방법.
KR1020140079226A 2014-06-26 2014-06-26 금속 패턴의 형성 방법 및 표시 기판의 제조 방법 KR20160001817A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140079226A KR20160001817A (ko) 2014-06-26 2014-06-26 금속 패턴의 형성 방법 및 표시 기판의 제조 방법
US14/541,878 US9257456B2 (en) 2014-06-26 2014-11-14 Method of forming a metal pattern and method of manufacturing a display substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140079226A KR20160001817A (ko) 2014-06-26 2014-06-26 금속 패턴의 형성 방법 및 표시 기판의 제조 방법

Publications (1)

Publication Number Publication Date
KR20160001817A true KR20160001817A (ko) 2016-01-07

Family

ID=54931382

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140079226A KR20160001817A (ko) 2014-06-26 2014-06-26 금속 패턴의 형성 방법 및 표시 기판의 제조 방법

Country Status (2)

Country Link
US (1) US9257456B2 (ko)
KR (1) KR20160001817A (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100305877B1 (ko) 1993-08-19 2001-12-15 김영환 반도체박막트랜지스터(tft)제조방법
KR100281110B1 (ko) * 1997-12-15 2001-03-02 김영환 반도체소자및그제조방법
KR20010063866A (ko) 1999-12-24 2001-07-09 박종섭 반도체 소자의 평탄화 방법
KR20050070240A (ko) 2003-12-30 2005-07-07 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
KR20090100186A (ko) 2008-03-19 2009-09-23 삼성전자주식회사 금속 배선 형성 방법
KR101527160B1 (ko) 2008-04-25 2015-06-10 삼성디스플레이 주식회사 식각액 조성물, 이를 사용한 금속 패턴의 형성 방법 및박막 트랜지스터 표시판의 제조 방법

Also Published As

Publication number Publication date
US20150380443A1 (en) 2015-12-31
US9257456B2 (en) 2016-02-09

Similar Documents

Publication Publication Date Title
US8497966B2 (en) FFS type TFT-LCD array substrate and manufacturing method thereof
US7948570B2 (en) Thin film transistor array substrate and manufacturing method thereof
KR102104356B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
US7507612B2 (en) Flat panel display and fabrication method thereof
KR101900170B1 (ko) 어레이 기판의 제조 방법, 어레이 기판 및 디스플레이 디바이스
CN102263111A (zh) 阵列基板及制造该阵列基板的方法
CN103383945A (zh) 一种阵列基板、显示装置及阵列基板的制造方法
WO2016145769A1 (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
CN111223815B (zh) 薄膜晶体管阵列基板及其制作方法
CN100539193C (zh) Tft阵列衬底、其制造方法以及显示装置
KR20070009329A (ko) 컨택홀 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법
CN103227148A (zh) 一种阵列基板制备方法及阵列基板和显示装置
US9716117B2 (en) Method for producing a via, a method for producing an array substrate, an array substrate, and a display device
CN104183603B (zh) 一种阵列基板及其制备方法、显示装置
US9741861B2 (en) Display device and method for manufacturing the same
KR101341024B1 (ko) 박막 패턴의 제조 방법과 그를 가지는 평판 표시 소자
KR20150066690A (ko) 박막 트랜지스터 기판 및 그 제조 방법
CN107247376B (zh) Tft基板的制作方法及液晶显示装置的制作方法
CN102709329A (zh) 薄膜晶体管及其制造方法
US10586714B2 (en) Thin film transistor substrate, liquid crystal display panel having the same and method of manufacturing the same
KR20160001817A (ko) 금속 패턴의 형성 방법 및 표시 기판의 제조 방법
CN106997903A (zh) 薄膜晶体管及其制作方法
TWI460515B (zh) 一種邊緣電場型液晶顯示器陣列基板及其製造方法
US10438974B2 (en) Display substrate and method of manufacturing the same
JP2010272568A (ja) 表示装置及びその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid