KR20150144190A

KR20150144190A - A lamp unit

Info

Publication number: KR20150144190A
Application number: KR1020140073008A
Authority: KR
Inventors: 조윤민; 임현구
Original assignee: 엘지이노텍 주식회사
Priority date: 2014-06-16
Filing date: 2014-06-16
Publication date: 2015-12-24

Abstract

A lamp unit of an embodiment of the present invention comprises: a metal substrate; an insulating layer arranged on the metal substrate; a first conductive layer arranged on the insulating layer; a plurality of light emitting chips arranged on the first conductive layer; and a protecting layer arranged on the insulating layer. Each of the light emitting chips comprises: a light emitting structure including a first conductive semiconductor layer; a second conductive semiconductor layer, and an active layer arranged between the first conductive semiconductor layer and the second conductive semiconductor layer; a first electrode arranged on the first conductive semiconductor layer; and a second electrode arranged on the second conductive semiconductor layer. The second electrode is bonded to the first conductive layer.

Description

A lamp unit {A LAMP UNIT}

실시 예는 램프 유닛에 관한 것이다.An embodiment relates to a lamp unit.

일반적으로 램프는 특정한 목적을 위하여 빛을 공급하거나 조절하는 장치를 말한다. 램프의 광원으로는 백열 전구, 형광등, 네온등과 같이 것이 사용될 수 있으며, 최근에는 LED(Light Emitting Diode)가 사용되고 있다.Generally, a lamp is a device that supplies or controls light for a specific purpose. As the light source of the lamp, an incandescent lamp, a fluorescent lamp, a neon lamp, or the like can be used. Recently, LED (Light Emitting Diode) has been used.

LED는 화합물 반도체 특성을 이용하여 전기 신호를 적외선 또는 빛으로 변화시키는 소자로서, 형광등과 달리 수은 등의 유해 물질을 사용하지 않아 환경 오염 유발 원인이 적다. 또한, LED의 수명은 백열 전구, 형광등, 네온등의 수명보다 길다. 또한 백열 전구, 형광등, 네온등과 비교할 때, LED는 전력 소비가 적고, 높은 색온도로 인하여 시인성이 우수하고 눈부심이 적은 장점이 있다.LEDs are devices that change the electric signal to infrared rays or light by using the characteristics of compound semiconductors. Unlike fluorescent lamps, LEDs do not use harmful substances such as mercury and cause few environmental pollution causes. Also, the lifetime of the LED is longer than that of the incandescent bulb, the fluorescent lamp, and the neon. Compared with incandescent bulbs, fluorescent lamps, and neon lights, LEDs have low power consumption, high color temperature, and excellent visibility and less glare.

실시 예는 방열 효율을 향상시키고, 제조 비용을 줄이고, 디자인의 자유도를 향상시킬 수 있는 램프 유닛을 제공한다.Embodiments provide a lamp unit capable of improving heat dissipation efficiency, reducing manufacturing cost, and improving the degree of design freedom.

실시 예에 따른 램프 유닛은 금속 기판; 상기 금속 기판 상에 배치되는 절연층; 상기 절연층 상에 배치되는 제1 도전층; 상기 제1 도전층 상에 배치되는 복수의 발광 칩들; 및 상기 절연층 상에 배치되는 보호층을 포함하며, 상기 복수의 발광 칩들 각각은 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물, 상기 제1 도전형 반도체층 상에 배치되는 제1 전극, 및 상기 제2 도전형 반도체층 상에 배치되는 제2 전극을 포함하며, 상기 제2 전극은 상기 제1 도전층에 본딩된다.A lamp unit according to an embodiment includes a metal substrate; An insulating layer disposed on the metal substrate; A first conductive layer disposed on the insulating layer; A plurality of light emitting chips disposed on the first conductive layer; And a protective layer disposed on the insulating layer, wherein each of the plurality of light emitting chips includes a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and a second conductivity type semiconductor layer, A first electrode disposed on the first conductive semiconductor layer, and a second electrode disposed on the second conductive semiconductor layer, wherein the second electrode is disposed on the second conductive semiconductor layer, Is bonded to the first conductive layer.

상기 램프 유닛은 상기 제1 도전층과 상기 제2 전극 사이에 배치되고, 상기 제1 도전층과 상기 제2 전극을 본딩시키는 제1 본딩층을 더 포함한다.The lamp unit further includes a first bonding layer disposed between the first conductive layer and the second electrode and bonding the first conductive layer and the second electrode.

상기 램프 유닛은 상기 제1 도전층과 이격하여 상기 절연층 상에 배치되는 제2 도전층을 더 포함할 수 있다.The lamp unit may further include a second conductive layer disposed on the insulating layer so as to be spaced apart from the first conductive layer.

상기 램프 유닛은 상기 제1 전극과 상기 제2 도전층을 전기적으로 연결하는 제1 와이어를 더 포함할 수 있다.The lamp unit may further include a first wire electrically connecting the first electrode and the second conductive layer.

상기 램프 유닛은 상기 제1 전극과 상기 제2 도전층 사이에 배치되는 제2 본딩층을 더 포함하며, 상기 제2 본딩층은 상기 제1 전극과 상기 제2 도전층을 서로 본딩시킬 수 있다.The lamp unit may further include a second bonding layer disposed between the first electrode and the second conductive layer, and the second bonding layer may bond the first electrode and the second conductive layer to each other.

상기 보호층은 포토솔더레지스트(photo solder resist)일 수 있다.The protective layer may be a photo solder resist.

상기 보호층은 화이트 솔더 레지스트(white solder resist)일 수 있다.The protective layer may be a white solder resist.

상기 금속 기판은 Cu, Al, Mg, Ti 중 적어도 하나를 포함할 수 있다.The metal substrate may include at least one of Cu, Al, Mg, and Ti.

상기 램프 유닛은 상기 복수의 발광 칩들 주위의 상기 절연층 상에 배치되는 격벽부를 더 포함할 수 있다.The lamp unit may further include a partition wall portion disposed on the insulating layer around the plurality of light emitting chips.

상기 램프 유닛은 상기 격벽부 상에 배치되는 커버 글래스를 더 포함할 수 있다.The lamp unit may further include a cover glass disposed on the partition wall portion.

상기 램프 유닛은 상기 복수의 발광 칩들을 밀봉하도록 상기 보호층 상에 배치되는 몰딩 부재(molding member)를 더 포함할 수 있다.The lamp unit may further include a molding member disposed on the protection layer to seal the plurality of light emitting chips.

상기 제1 도전층은 서로 이격하는 복수의 제1 서브 도전층들을 포함하며, 상기 복수의 발광 칩들 각각의 제2 전극은 상기 복수의 제1 서브 도전층들 중 대응하는 어느 하나에 본딩될 수 있다.The first conductive layer may include a plurality of first sub conductive layers spaced from each other and a second electrode of each of the plurality of light emitting chips may be bonded to a corresponding one of the plurality of first sub conductive layers .

상기 램프 유닛은 복수의 렌즈들을 더 포함하며, 상기 복수의 렌즈들 각각은 상기 복수의 발광 칩들 중 대응하는 어느 하나 상에 배치될 수 있다.The lamp unit further includes a plurality of lenses, and each of the plurality of lenses may be disposed on a corresponding one of the plurality of light emitting chips.

상기 램프 유닛은 상기 절연층 상에 배치되는 제3 및 제4 도전층들; 상기 제1 도전층과 상기 제3 도전층을 전기적으로 연결하는 제2 와이어; 및 상기 제2 도전층과 상기 제4 도전층을 전기적으로 연결하는 제3 와이어를 더 포함할 수 있다.The lamp unit includes third and fourth conductive layers disposed on the insulating layer; A second wire electrically connecting the first conductive layer and the third conductive layer; And a third wire electrically connecting the second conductive layer and the fourth conductive layer.

상기 제2 도전층은 서로 이격하는 복수의 제2 서브 도전층들을 포함하며, 상기 복수의 발광 칩들 각각의 제1 전극은 상기 복수의 제2 서브 도전층들 중 대응하는 어느 하나에 전기적으로 연결될 수 있다.Wherein the second conductive layer includes a plurality of second sub conductive layers spaced apart from each other and a first electrode of each of the plurality of light emitting chips may be electrically connected to a corresponding one of the plurality of second sub conductive layers have.

상기 복수의 발광 칩들 각각은 개별 구동될 수 있다.Each of the plurality of light emitting chips may be individually driven.

실시 예는 방열 효율을 향상시키고, 제조 비용을 줄이고, 디자인의 자유도를 향상시킬 수 있다.The embodiment can improve the heat radiation efficiency, reduce the manufacturing cost, and improve the degree of freedom of design.

도 1은 실시 예에 따른 램프 유닛의 평면도를 나타낸다.
도 2는 도 1에 도시된 램프 유닛의 AB 방향의 단면도를 나타낸다.
도 3은 도 1에 도시된 램프 유닛의 CD 방향의 단면도를 나타낸다.
도 4는 다른 실시 예에 따른 램프 유닛의 평면도를 나타낸다.
도 5는 다른 실시 예에 따른 램프 유닛의 단면도를 나타낸다.
도 6은 다른 실시 예에 따른 램프 유닛의 단면도를 나타낸다.
도 7은 다른 실시 예에 따른 램프 유닛의 단면도를 나타낸다.
도 8은 다른 실시 예에 따른 램프 유닛의 단면도를 나타낸다.
도 9는 도 2에 도시된 발광 칩의 일 실시 예를 나타낸다.
도 10은 다른 실시 예에 따른 램프 유닛의 평면도를 나타낸다.
도 11은 도 10에 도시된 램프 유닛의 AB 방향의 단면도를 나타낸다.
도 12는 도 11에 도시된 발광 칩의 일 실시 예를 나타내는 단면도이다.
도 13은 실시 예에 따른 차량용 헤드 램프의 단면도를 나타낸다.
도 14는 다른 실시 예에 따른 차량의 헤드 램프를 나타낸다.1 shows a plan view of a lamp unit according to an embodiment.
Fig. 2 shows a sectional view of the lamp unit shown in Fig. 1 in the AB direction.
Fig. 3 shows a sectional view of the lamp unit shown in Fig. 1 in the CD direction.
4 shows a top view of a lamp unit according to another embodiment.
5 shows a cross-sectional view of a lamp unit according to another embodiment.
6 shows a cross-sectional view of a lamp unit according to another embodiment.
7 shows a cross-sectional view of a lamp unit according to another embodiment.
8 shows a cross-sectional view of a lamp unit according to another embodiment.
Fig. 9 shows an embodiment of the light emitting chip shown in Fig.
10 shows a plan view of a lamp unit according to another embodiment.
11 shows a sectional view of the lamp unit shown in Fig. 10 in the AB direction.
12 is a cross-sectional view showing one embodiment of the light emitting chip shown in FIG.
13 is a sectional view of a vehicle headlamp according to the embodiment.
14 shows a head lamp of a vehicle according to another embodiment.

이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG. In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure may be referred to as being "on" or "under" a substrate, each layer It is to be understood that the terms " on "and " under" include both " directly "or" indirectly " do. In addition, the criteria for the top / bottom or bottom / bottom of each layer are described with reference to the drawings.

도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다.In the drawings, dimensions are exaggerated, omitted, or schematically illustrated for convenience and clarity of illustration. Also, the size of each component does not entirely reflect the actual size. The same reference numerals denote the same elements throughout the description of the drawings.

도 1은 실시 예에 따른 램프 유닛(100)의 평면도를 나타내고, 도 2는 도 1에 도시된 램프 유닛(100)의 AB 방향의 단면도를 나타내고, 도 3은 도 1에 도시된 램프 유닛(100)의 CD 방향의 단면도를 나타낸다.Fig. 1 shows a plan view of the lamp unit 100 according to the embodiment, Fig. 2 shows a sectional view in the AB direction of the lamp unit 100 shown in Fig. 1, Fig. 3 shows the lamp unit 100 ) In the CD direction.

도 1 및 도 2를 참조하면, 램프 유닛(100)은 금속 기판(101), 절연층(105), 복수의 도전층들(112,114,122,124), 발광 칩들(10-1 내지 10-4), 보호층(102), 본딩층(140), 및 복수의 와이어들(162,164,166)을 포함한다.1 and 2, the lamp unit 100 includes a metal substrate 101, an insulating layer 105, a plurality of conductive layers 112, 114, 122, and 124, light emitting chips 10-1 to 10-4, A bonding layer 102, a bonding layer 140, and a plurality of wires 162, 164, and 166.

금속 기판(101)은 복수의 발광 칩들(10-1 내지 10-4)로부터 발생하는 열을 방출하기 위한 것으로, MCPCB(Metal Cored Printed Circuit Board)일 수 있다. 금속 기판(101)은 열 전도성이 높은 물질로 이루어질 수 있다. 예컨대, 금속 기판(101)은 Cu, Al, Mg, Ti, Au 중 적어도 하나를 포함할 수 있다.The metal substrate 101 is for emitting heat generated from the plurality of light emitting chips 10-1 to 10-4 and may be a metal cored printed circuit board (MCPCB). The metal substrate 101 may be made of a material having high thermal conductivity. For example, the metal substrate 101 may include at least one of Cu, Al, Mg, Ti, and Au.

금속 기판(101)은 발광 칩들(10-1 내지 10-4)이 배치되는 영역에 대응하여 캐비티(cavity)를 가질 수 있다.The metal substrate 101 may have a cavity corresponding to a region where the light emitting chips 10-1 to 10-4 are disposed.

발광 칩들(10-1 내지 10-4)이 배치되는 금속 기판(101)의 상부면은 편평한 평면이거나, 오목한 곡면 또는 볼록한 곡면일 수 있다.The upper surface of the metal substrate 101 on which the light emitting chips 10-1 to 10-4 are disposed may be a flat surface, a concave surface or a convex surface.

절연층(105)은 금속 기판(101) 상에 배치된다. 예컨대, 절연층(105)은 금속 기판(101)의 상부면 상에 배치될 수 있다. 절연층(105)은 금속 기판(101)과 복수의 도전층들(162,164,166) 간의 전기적으로 절연시키는 역할을 할 수 있다.The insulating layer 105 is disposed on the metal substrate 101. For example, the insulating layer 105 may be disposed on the upper surface of the metal substrate 101. The insulating layer 105 may electrically isolate the metal substrate 101 from the plurality of conductive layers 162, 164, and 166.

절연층(105)은 발광 칩들로부터 발생하는 열을 금속 기판(101)으로 전달하는 역할을 할 수 있다.The insulating layer 105 may serve to transmit heat generated from the light emitting chips to the metal substrate 101.

절연층(105)은 열 전도율이 높은 유전체일 수 있다. 예컨대, 절연층(105)은 열 전도율이 높은 에폭시 수지, 폴리이미드 등일 수 있다.The insulating layer 105 may be a dielectric having a high thermal conductivity. For example, the insulating layer 105 may be an epoxy resin having a high thermal conductivity, polyimide, or the like.

절연층(105)의 두께는 50㎛이하일 수 있다. 절연층(105)의 두께가 50㎛를 초과할 경우에는 열 전달이 급격히 감소하여 방열 효과가 감소할 수 있기 때문이다.The thickness of the insulating layer 105 may be 50 占 퐉 or less. If the thickness of the insulating layer 105 is more than 50 mu m, heat transfer may be drastically reduced and the heat radiation effect may be reduced.

제1 도전층(124) 및 제2 도전층(122)은 절연층(105) 상에 전기적으로 분리되도록 서로 이격하여 배치된다. 제1 도전층(24) 및 제2 도전층(122)의 형상은 도 1에 한정되는 것은 아니며, 다양한 형태로 구현될 수 있다.The first conductive layer 124 and the second conductive layer 122 are disposed apart from each other to be electrically separated on the insulating layer 105. The shapes of the first conductive layer 24 and the second conductive layer 122 are not limited to those shown in FIG. 1, but may be embodied in various forms.

제1 및 제2 도전층들(122,124)은 구리 동박 패턴일 수 있으나, 이에 한정되는 것은 아니다.The first and second conductive layers 122 and 124 may be copper copper foil patterns, but are not limited thereto.

복수의 발광 칩들(10-1 내지 10-4)은 제1 도전층(124) 상에 배치된다.A plurality of light emitting chips 10-1 to 10-4 are disposed on the first conductive layer 124.

제1 도전층(124)는 전기적으로 분리되도록 서로 이격하는 복수의 제1 서브 도전층들(124-1 내지 124-4)을 포함할 수 있다.The first conductive layer 124 may include a plurality of first sub conductive layers 124-1 to 124-4 that are spaced apart from each other to be electrically separated.

복수의 발광 칩들(10-1 내지 10-4) 각각은 복수의 제1 서브 도전층들(124-1 내지 124-4) 중 대응하는 어느 하나에 배치될 수 있다. 이는 열원인 복수의 발광 칩들 (10-1 내지 10-4) 각각을 서로 분리시킴으로써, 발광 칩들(10-1 내지 10-4)이 서로 열적 간섭을 받지 않고, 발광 칩들(10-1 내지 10-4) 개별적으로 방열을 하기 위함이다.Each of the plurality of light emitting chips 10-1 to 10-4 may be disposed in a corresponding one of the plurality of first sub conductive layers 124-1 to 124-4. By separating each of the plurality of light emitting chips 10-1 to 10-4 as a heat source from each other, the light emitting chips 10-1 to 10-4 are not thermally interfered with each other, 4) To heat individually.

발광 칩들(10-1 내지 10-4) 각각은 서로 동일한 구조일 수 있으며, 도 1에서 발광 칩들의 수는 4개이나, 이에 한정되는 것은 아니며, 다른 실시 예에서 발광 칩들의 수는 1개 이상일 수 있다.Each of the light emitting chips 10-1 to 10-4 may have the same structure. In FIG. 1, the number of the light emitting chips is four, but the present invention is not limited thereto. In another embodiment, .

복수의 발광 칩들(10-1 내지 10-4) 각각은 제1 도전층(124)에 직접 본딩될 수 있다.Each of the plurality of light emitting chips 10-1 to 10-4 may be directly bonded to the first conductive layer 124.

예컨대, 유테틱 본딩(eutectic bonding) 또는 다이 본딩(die bonding)을 이용하여 발광 칩들(10-1 내지 10-4) 각각은 제1 서브 도전층들(124-1 내지 124-4) 중 대응하는 어느 하나의 상부면에 본딩될 수 있다.For example, by using eutectic bonding or die bonding, each of the light emitting chips 10-1 to 10-4 may be formed on a corresponding one of the first sub conductive layers 124-1 to 124-4 And may be bonded to any one of the upper surfaces.

본딩층(bonding layer, 140)은 복수의 발광 칩들(10-1 내지 10-4)과 제1 도전층(124) 사이에 배치되며, 복수의 발광 칩들(10-1 내지 10-4)을 제1 도전층(124)에 본딩시킨다. 예컨대, 본딩층(140)은 Ni, Au, Ag, Nb, Pd 중 적어도 하나를 포함할 수 있다.The bonding layer 140 is disposed between the plurality of light emitting chips 10-1 to 10-4 and the first conductive layer 124 and includes a plurality of light emitting chips 10-1 to 10-4, 1 < / RTI > For example, the bonding layer 140 may include at least one of Ni, Au, Ag, Nb, and Pd.

도 9는 도 2에 도시된 발광 칩(10-2)의 일 실시 예를 나타낸다.Fig. 9 shows an embodiment of the light emitting chip 10-2 shown in Fig.

도 9을 참조하면, 발광 칩(10-2)은 제2 전극(405), 보호층(440), 전류 차단층(Current Blocking Layer; 445), 발광 구조물(450), 패시베이션층(465), 및 제1 전극(470)를 포함한다. 예컨대, 발광 칩(130)는 발광 다이오드 칩(light emitting diode chip) 형태일 수 있다.9, the light emitting chip 10-2 includes a second electrode 405, a passivation layer 440, a current blocking layer 445, a light emitting structure 450, a passivation layer 465, And a first electrode 470. For example, the light emitting chip 130 may be in the form of a light emitting diode chip.

제2 전극(405)는 제1 전극(470)와 함께 발광 구조물(450)에 전원을 제공한다. 제2 전극(405)는 지지층(support, 410), 접합층(bonding layer, 415), 배리어층(barrier layer, 420), 반사층(reflective layer, 425), 및 오믹층(ohmic layer, 430)을 포함할 수 있다.The second electrode 405, together with the first electrode 470, provides power to the light emitting structure 450. The second electrode 405 includes a support 410, a bonding layer 415, a barrier layer 420, a reflective layer 425, and an ohmic layer 430 .

지지층(410)는 발광 구조물(450)을 지지한다.The support layer 410 supports the light emitting structure 450.

지지층(410)은 금속 또는 반도체 물질로 형성될 수 있다. 또한 지지층(410)은 전기 전도성과 열 전도성이 높은 물질로 형성될 수 있다. 예컨대, 지지층(410)는 구리(Cu), 구리 합금(Cu alloy), 금(Au), 니켈(Ni), 몰리브덴(Mo), 및 구리-텅스텐(Cu-W) 중 적어도 하나를 포함하는 금속 물질이거나, 또는 Si, Ge, GaAs, ZnO, SiC 중 적어도 하나를 포함하는 반도체일 수 있다.The support layer 410 may be formed of a metal or a semiconductor material. The support layer 410 may also be formed of a material having high electrical conductivity and high thermal conductivity. For example, the support layer 410 may be formed of a metal including at least one of copper (Cu), a copper alloy, gold (Au), nickel (Ni), molybdenum (Mo), and copper- Material, or a semiconductor including at least one of Si, Ge, GaAs, ZnO, and SiC.

접합층(415)은 지지층(410)와 배리어층(420) 사이에 배치될 수 있으며, 지지층(410)과 배리어층(420)을 접합시키는 본딩층(bonding layer)의 역할을 할 수 있다. 접합층(415)은 금속 물질, 예를 들어, In,Sn, Ag, Nb, Pd, Ni, Au, Cu 중 적어도 하나를 포함할 수 있다. 접합층(415)은 지지층(410)을 본딩 방식으로 접합하기 위해 형성하는 것이므로 지지층(410)을 도금이나 증착 방법으로 형성하는 경우에는 접합층(215)은 생략될 수 있다.The bonding layer 415 may be disposed between the supporting layer 410 and the barrier layer 420 and may serve as a bonding layer for bonding the supporting layer 410 to the barrier layer 420. The bonding layer 415 may include at least one of a metal material, for example, In, Sn, Ag, Nb, Pd, Ni, Au and Cu. The bonding layer 415 is formed to bond the supporting layer 410 by bonding. Therefore, when the supporting layer 410 is formed by plating or vapor deposition, the bonding layer 215 may be omitted.

배리어층(420)은 반사층(425), 오믹층(430), 및 보호층(440)의 아래에 배치되며, 접합층(415) 및 지지층(410)의 금속 이온이 반사층(425), 및 오믹층(430)을 통과하여 발광 구조물(450)로 확산하는 것을 방지할 수 있다. 예컨대, 배리어층(420)은 Ni, Pt, Ti,W,V, Fe, Mo 중 적어도 하나를 포함할 수 있으며, 단층 또는 다층으로 이루어질 수 있다.The barrier layer 420 is disposed under the reflective layer 425, the ohmic layer 430 and the protective layer 440 and the metal ions of the bonding layer 415 and the support layer 410 are disposed on the reflective layer 425, The light can be prevented from diffusing to the light emitting structure 450 through the first and second light emitting layers 430 and 430. For example, the barrier layer 420 may include at least one of Ni, Pt, Ti, W, V, Fe, and Mo, and may be a single layer or a multilayer.

반사층(425)은 배리어층(420) 상에 배치될 수 있으며, 발광 구조물(450)로부터 입사되는 광을 반사시켜 주어, 광 추출 효율을 개선할 수 있다. 반사층(425)은 광 반사 물질, 예컨대, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다.The reflective layer 425 may be disposed on the barrier layer 420 and may reflect light incident from the light emitting structure 450 to improve light extraction efficiency. The reflective layer 425 may be formed of a metal or an alloy containing at least one of a reflective material such as Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au and Hf.

반사층(425)은 금속 또는 합금과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있으며, 예를 들어, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 형성할 수 있다.The reflective layer 425 may be formed of a multilayer of a metal or an alloy and a light transmitting conductive material such as IZO, IZTO, IAZO, IGZO, IGTO, AZO, or ATO. For example, IZO / Ni, AZO / / Ag / Ni, AZO / Ag / Ni, or the like.

오믹층(430)은 반사층(425)과 제2 도전형 반도체층(452) 사이에 배치될 수 있으며,제2 도전형 반도체층(452)에 오믹 접촉(ohmic contact)되어 발광 구조물(450)에 전원이 원활히 공급되도록 할 수 있다.The ohmic layer 430 may be disposed between the reflective layer 425 and the second conductivity type semiconductor layer 452 and may be ohmic contacted with the second conductivity type semiconductor layer 452, So that power can be supplied smoothly.

투광성 전도층과 금속을 선택적으로 사용하여 오믹층(430)을 형성할 수도 있다. 예컨대 오믹층(430)은 제2 도전형 반도체층(452)과 오믹 접촉하는 금속 물질, 예컨대, Ag, Ni,Cr,Ti,Pd,Ir, Sn, Ru, Pt, Au, Hf 중 적어도 어느 하나를 포함할 수 있다.The ohmic layer 430 may be formed by selectively using the light-transmitting conductive layer and the metal. For example, the ohmic layer 430 may include at least one of a metal material in ohmic contact with the second conductivity type semiconductor layer 452, for example, Ag, Ni, Cr, Ti, Pd, Ir, Sn, Ru, Pt, Au, . &Lt; / RTI >

보호층(440)은 제2 전극층(405)의 가장 자리 영역 상에 배치될 수 있다. 예컨대, 보호층(440)은 오믹층(430)의 가장 자리 영역, 또는 반사층(425)의 가장 자리 영역, 또는 배리어층(420)의 가장 자리 영역, 또는 지지층(410)의 가장 자리 영역 상에 배치될 수 있다.The protective layer 440 may be disposed on the edge region of the second electrode layer 405. For example, the protective layer 440 may be disposed on the edge region of the ohmic layer 430, or the edge region of the reflective layer 425, or the edge region of the barrier layer 420, .

보호층(440)은 발광 구조물(450)과 제2 전극층(405) 사이의 계면이 박리되어 발광 칩(130)의 신뢰성이 저하되는 것을 방지할 수 있다. 보호층(440)은 전기 절연성 물질, 예를 들어, ZnO, SiO₂, Si₃N₄, TiOx(x는 양의 실수), 또는 Al₂O₃ 등으로 형성될 수 있다.The protective layer 440 can prevent the reliability of the light emitting chip 130 from deteriorating because the interface between the light emitting structure 450 and the second electrode layer 405 is peeled off. The protective layer 440 is an electrically insulating material, e.g., ZnO, SiO _2, Si ₃ N _4, TiOx (x is a positive real number), or Al ₂ O ₃ Or the like.

전류 차단층(445)은 오믹층(430)과 발광 구조물(450) 사이에 배치될 수 있다. 전류 차단층(445)의 상면은 제2 도전형 반도체층(452)과 접촉하고, 전류 차단층(445)의 하면, 또는 하면과 측면은 오믹층(430)과 접촉할 수 있다. 전류 차단층(445)은 수직 방향으로 제1 전극(470)와 적어도 일부가 오버랩되도록 배치될 수 있다.The current blocking layer 445 may be disposed between the ohmic layer 430 and the light emitting structure 450. The upper surface of the current blocking layer 445 is in contact with the second conductivity type semiconductor layer 452 and the lower surface or the lower surface and the side surface of the current blocking layer 445 can be in contact with the ohmic layer 430. The current blocking layer 445 may be arranged so that at least a part of the current blocking layer 445 overlaps with the first electrode 470 in the vertical direction.

전류 차단층(445)은 오믹층(430)과 제2 도전형 반도체층(452) 사이에 형성되거나, 반사층(425)과 오믹층(430) 사이에 형성될 수 있으며, 이에 대해 한정하지는 않는다.The current blocking layer 445 may be formed between the ohmic layer 430 and the second conductivity type semiconductor layer 452 or may be formed between the reflective layer 425 and the ohmic layer 430. However,

발광 구조물(450)은 오믹층(430) 및 보호층(440) 상에 배치될 수 있다. 발광 구조물(450)의 측면은 단위 칩으로 구분하는 아이솔레이션(isolation) 에칭 과정에서 경사면이 될 수 있다.The light emitting structure 450 may be disposed on the ohmic layer 430 and the protective layer 440. The side surface of the light emitting structure 450 may be an inclined surface in an isolation etching process that is divided into unit chips.

발광 구조물(450)은 제2 도전형 반도체층(452), 활성층(454), 및 제1 도전형 반도체층(456)을 포함할 수 있으며, 빛을 발생할 수 있다.The light emitting structure 450 may include a second conductive type semiconductor layer 452, an active layer 454, and a first conductive type semiconductor layer 456, and may emit light.

제2 도전형 반도체층(452)은 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 예컨대, 제2 도전형 반도체층(452)은 In_xAl_yGa₁ _-x- _yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체일 수 있으며, p형 도펀트(예컨대, Mg, Zn, Ca, Sr, Ba)가 도핑될 수 있다.The second conductivity type semiconductor layer 452 may be formed of a compound semiconductor such as a Group 3-Group 5, a Group 2-Group 6, or the like, and may be doped with a second conductivity type dopant. For example, the second conductivity type semiconductor layer 452 may be a semiconductor semiconductor having a composition formula of In _x Al _y Ga ₁ _-x- _y N (0? X? 1, 0? _Y? 1, 0? _X + And a p-type dopant (e.g., Mg, Zn, Ca, Sr, Ba) can be doped.

활성층(454)은 제1 도전형 반도체층(456) 및 제2 도전형 반도체층(452)으로부터 제공되는 전자(electron)와 정공(hole)의 재결합(recombination) 과정에서 발생하는 에너지에 의해 광을 생성할 수 있다.The active layer 454 is formed by the energy generated during the recombination of electrons and holes provided from the first conductivity type semiconductor layer 456 and the second conductivity type semiconductor layer 452, Can be generated.

활성층(454)은 반도체 화합물, 예컨대, 3족-5족, 2족-6족의 화합물 반도체일 수 있으며, 단일 우물 구조, 다중 우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다. 활성층(454)이 양자우물구조인 경우에는 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 In_aAl_bGa_1-a-bN (0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 양자우물구조를 가질 수 있다. 우물층은 장벽층의 에너지 밴드 갭보다 낮은 밴드 갭을 갖는 물질일 수 있다.The active layer 454 may be a compound semiconductor of a semiconductor compound such as a Group 3-V-5 or a Group 2-VI-6 compound semiconductor and may be a single well structure, a multi-well structure, a quantum- Dot) structure or the like. When the active layer 454 is a quantum well structure, a well layer having a composition formula of In _x Al _y Ga ₁ _-x- _y N (0? X? 1, 0? _Y? 1, 0? _X + y? 1) And a barrier layer having a composition formula of In _a Al _b Ga _1-ab N (0? A? 1, 0? B? 1, 0? A + b? 1). The well layer may be a material having a band gap lower than the energy band gap of the barrier layer.

제1 도전형 반도체층(456)은 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 예컨대, 제1 도전형 반도체층(456)은 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있으며, n형 도펀트(예: Si, Ge, Sn 등)가 도핑될 수 있다.The first conductive semiconductor layer 456 may be formed of a compound semiconductor such as a group III-V element, a group II-VI element, or the like, and the first conductive type dopant may be doped. For example, the first conductivity type semiconductor layer 456 may be a semiconductor semiconductor having a composition formula of In _x Al _y Ga ₁ _-x- _y N (0? X? 1, 0? _Y? 1, 0? _X + And an n-type dopant (e.g., Si, Ge, Sn, etc.) may be doped.

발광 구조물(450)의 조성에 따라 발광 칩(10-2)은 제1 도전형 반도체층(456), 활성층(454), 및 제2 도전형 반도체층(452)의 조성에 따라 청색광, 적색광, 녹색광, 또는 황색광 중 어느 하나를 방출할 수 있다.Depending on the composition of the light emitting structure 450, the light emitting chip 10-2 may emit blue light, red light, and blue light depending on the composition of the first conductivity type semiconductor layer 456, the active layer 454, and the second conductivity type semiconductor layer 452, Green light, or yellow light.

패시베이션층(465)은 발광 구조물(450)을 전기적으로 보호하기 위하여 발광 구조물(450)의 측면에 배치될 수 있다. 패시베이션층(465)은 제1 도전형 반도체층(456)의 상면 일부 또는 보호층(440)의 상면에도 배치될 수 있다. 패시베이션층(465)은 절연 물질, 예컨대, SiO₂, SiO_x, SiO_xN_y,Si₃N₄, 또는 Al₂O₃로 형성될수 있다.The passivation layer 465 may be disposed on the side of the light emitting structure 450 to electrically protect the light emitting structure 450. The passivation layer 465 may be disposed on the upper surface of the first conductive semiconductor layer 456 or on the upper surface of the passivation layer 440. The passivation layer 465 is an insulating material, e.g., SiO _2, SiO _x, SiO _x N _y, Si ₃ N ₄ , or Al ₂ O ₃ .

제1 전극(470)는 제1 도전형 반도체층(456) 상에 배치될 수 있다. 제1 전극(470)은 소정의 패턴 형상일 수 있다. 제1 전극(470)은 와이어 본딩을 위한 패드부, 및 패드부로부터 확장되는 가지 전극(미도시)을 포함할 수 있다.The first electrode 470 may be disposed on the first conductivity type semiconductor layer 456. The first electrode 470 may have a predetermined pattern shape. The first electrode 470 may include a pad portion for wire bonding and a branch electrode (not shown) extending from the pad portion.

제1 도전형 반도체층(456)의 상면은 광 추출 효율을 증가시키기 위해 러프니스 패턴(미도시)이 형성될 수 있다. 또한 광 추출 효율을 증가시키기 위하여 제1 전극(470)의 상면에도 러프니스 패턴(미도시)이 형성될 수 있다.A roughness pattern (not shown) may be formed on the top surface of the first conductivity type semiconductor layer 456 to increase light extraction efficiency. A roughness pattern (not shown) may also be formed on the top surface of the first electrode 470 to increase the light extraction efficiency.

형광체층(490)은 제1 도전형 반도체층(456) 상에 배치될 수 있으며, 제1 전극(470)을 노출할 수 있다. 형광체층(490)은 형광체와 수지가 혼합된 형태로서 제1 도전형 반도체층(456)의 상부면에 컨포멀 코팅되거나 형광체 필름 형태로서 제1 도전형 반도체층(456)의 상부면에 접착될 수 있다.The phosphor layer 490 may be disposed on the first conductivity type semiconductor layer 456 and may expose the first electrode 470. The phosphor layer 490 is a mixture of a phosphor and a resin. The phosphor layer 490 is conformally coated on the upper surface of the first conductivity type semiconductor layer 456 or bonded to the upper surface of the first conductivity type semiconductor layer 456 in the form of a phosphor film .

발광 칩들(10-1 내지 10-4) 각각의 제2 전극(405)은 제1 도전층(124)에 본딩될 수 있다.The second electrode 405 of each of the light emitting chips 10-1 to 10-4 may be bonded to the first conductive layer 124. [

제3 도전층(114)은 제1 및 제2 도전층들(124,122)과 이격하도록 절연층(105) 상에 배치되며, 제4 도전층(112)은 제1 내지 제3 도전층들(124,122,114)과 이격하도록 절연층(105) 상에 배치된다. 제3 및 제4 도전층(114,112)은 제1 및 제2 도전층들(124,122)과 동일한 물질로 이루어질 수 있다.The third conductive layer 114 is disposed on the insulating layer 105 to be spaced apart from the first and second conductive layers 124 and 122 and the fourth conductive layer 112 is disposed on the first to third conductive layers 124, On the insulating layer 105 so as to be spaced apart from each other. The third and fourth conductive layers 114 and 112 may be made of the same material as the first and second conductive layers 124 and 122.

제1 와이어(166)는 발광 칩(10-2)의 제1 전극(470)과 제2 도전층(122)을 전기적으로 연결한다.The first wire 166 electrically connects the first electrode 470 and the second conductive layer 122 of the light emitting chip 10-2.

제2 와이어(164)는 제1 도전층(124)과 제3 도전층(114)을 전기적으로 연결한다. 제2 와이어(164)의 수는 1개 이상일 수 있다.The second wire 164 electrically connects the first conductive layer 124 and the third conductive layer 114. The number of the second wires 164 may be one or more.

제3 와이어(162)는 제2 도전층(122)과 제4 도전층(112)을 전기적으로 연결한다. 제3 와이어(162)의 수는 1개 이상일 수 있다.The third wire 162 electrically connects the second conductive layer 122 and the fourth conductive layer 112. The number of the third wires 162 may be one or more.

도 1에 도시된 실시 예는 하나의 제4 도전층(114), 하나의 제2 도전층(122), 및 하나의 제3 도전층(112)을 포함하지만, 이에 한정되는 것은 아니다.1 includes, but is not limited to, one fourth conductive layer 114, one second conductive layer 122, and one third conductive layer 112.

보호층(102)은 발광 칩들(10-1 내지 10-4) 및 제1 내지 제4 도전층들(124,122,112,114)이 배치되는 영역을 제외한 절연층(105)의 다른 영역 상에 배치된다.The protective layer 102 is disposed on another region of the insulating layer 105 except for the regions where the light emitting chips 10-1 to 10-4 and the first to fourth conductive layers 124, 122, 112, and 114 are disposed.

보호층(102)은 발광 칩들(10-1 내지 10-4)의 본딩 및 와이어 본딩 시 절연층(105)을 보호하는 역할을 할 수 있다. 예컨대, 보호층(102)은 포토솔더레지스트(photo solder resist)일 수 있다.The protective layer 102 may serve to protect the insulating layer 105 during bonding and wire bonding of the light emitting chips 10-1 to 10-4. For example, the protective layer 102 may be a photo solder resist.

보호층(102)은 빛을 반사시키는 반사 부재, 예컨대, 화이트 솔더 레지스트(white solder resist)일 수 있다. 또는 보호층(102)은 빛을 흡수하는 물질, 예컨대, 블랙 수지일 수 있다.The protective layer 102 may be a reflecting member that reflects light, for example, a white solder resist. Or the protective layer 102 may be a material that absorbs light, for example, a black resin.

실시 예는 절연 기판을 제거하고, 금속 기판(101) 상에 배치되는 절연층 상에 도전층들(162,164,166)로 이루어지는 배선 패턴을 구비하고, 배선 패턴 상에 발광 칩들(10-1 내지 10-4)을 직접 본딩함으로써, 방열 효율을 향상시킬 수 있으며, 공정을 간소화할 수 있고, 제조 비용을 줄일 수 있다.In this embodiment, the insulating substrate is removed, and wiring patterns made of the conductive layers 162, 164, and 166 are provided on the insulating layer disposed on the metal substrate 101, and the light emitting chips 10-1 to 10-4 ), The heat radiation efficiency can be improved, the process can be simplified, and the manufacturing cost can be reduced.

도 4는 다른 실시 예에 따른 램프 유닛(100-1)의 평면도를 나타낸다. 도 1 및 도 2와 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 생략한다.Fig. 4 shows a plan view of the lamp unit 100-1 according to another embodiment. 1 and 2 denote the same components, and a description of the same components is omitted.

도 4를 참조하면, 램프 유닛(100)은 금속 기판(101), 절연층(105), 복수의 서브 도전층들(112-1 내지 112-4, 114-1 내지 114-4, 122-1 내지 122-4, 124-1 내지 124-4), 발광 칩들(10-1 내지 10-4), 본딩층(140), 및 복수의 와이어들(162-1 내지 162-4, 164-1 내지 164-4, 166-1 내지 166-4)을 포함한다.4, the lamp unit 100 includes a metal substrate 101, an insulating layer 105, a plurality of sub conductive layers 112-1 to 112-4, 114-1 to 114-4, and 122-1 The light emitting chips 10-1 to 10-4, the bonding layer 140, and the plurality of wires 162-1 to 162-4, 164-1 to 164-4, 164-4, 166-1 to 166-4.

제2 도전층(122)은 절연층(105) 상에 서로 이격하는 복수의 제2 서브 도전층들(122-1 내지 122-4)을 포함할 수 있다.The second conductive layer 122 may include a plurality of second sub conductive layers 122-1 through 122-4 that are spaced apart from each other on the insulating layer 105. [

제3 도전층(114)은 절연층(105) 상에 서로 이격하는 복수의 제3 서브 도전층들(114-1 내지 114-4)을 포함할 수 있다.The third conductive layer 114 may include a plurality of third sub conductive layers 114-1 to 114-4 that are spaced apart from each other on the insulating layer 105. [

제4 도전층(112)은 절연층(105) 상에 서로 이격하는 복수의 제4 서브 도전층들(112-1 내지 112-4)을 포함할 수 있다. 제2 내지 제3 서브 도전층들의 수는 도 4에 도시된 바에 한정되는 것은 아니다.The fourth conductive layer 112 may include a plurality of fourth sub conductive layers 112-1 to 112-4 that are spaced apart from each other on the insulating layer 105. [ The number of the second to third sub conductive layers is not limited to that shown in FIG.

와이어들(164-1 내지 164-4)에 의하여 복수의 발광 칩들(10-1 내지 10-4) 각각은 제2 서브 도전층들(122-1 내지 122-4) 중 대응하는 어느 하나에 전기적으로 연결될 수 있다.Each of the plurality of light emitting chips 10-1 to 10-4 is electrically connected to a corresponding one of the second sub conductive layers 122-1 to 122-4 by the wires 164-1 to 164-4 .

또한 와이어들(162-1 내지 162-4)에 의하여 복수의 제2 서브 도전층들(122-1 내지 122-4) 각각은 복수의 제4 서브 도전층들(112-1 내지 112-4) 중 대응하는 어느 하나와 전기적으로 연결될 수 있다.Each of the plurality of second sub conductive layers 122-1 to 122-4 is electrically connected to the plurality of fourth sub conductive layers 112-1 to 112-4 by the wires 162-1 to 162-4, And may be electrically connected to any one of the corresponding one of the two.

또한 와이어들(164-1 내지 164-4)에 의하여 복수의 제1 서브 도전층들(124-1 내지 124-4) 각각은 복수의 제3 서브 도전층들(114-1 내지 114-4) 중 대응하는 어느 하나와 전기적으로 연결될 수 있다.Each of the plurality of first sub conductive layers 124-1 to 124-4 is electrically connected to the plurality of third sub conductive layers 114-1 to 114-4 by the wires 164-1 to 164-4, And may be electrically connected to any one of the corresponding one of the two.

제1 내지 제3 서브 도전층들(112-1 내지 112-4, 114-1 내지 114-4, 122-1 내지 122-4, 124-1 내지 124-4)에 의하여 램프 유닛(100-1)에 포함되는 발광 칩들(10-1 내지 10-4)은 독립적으로 전원이 공급될 수 있고, 각각이 개별 구동될 수 있다.The first to third sub conductive layers 112-1 to 112-4, 114-1 to 114-4, 122-1 to 122-4, and 124-1 to 124-4 are connected to the lamp unit 100-1 The light emitting chips 10-1 to 10-4 included in the light emitting devices 10-1 to 10-4 can be independently supplied with power and can be individually driven.

발광 칩들(10-1 내지 10-4)을 개별 구동할 수 있기 때문에, 실시 예는 다양한 기능, 예컨대, 안개등, 방향 지시등, 하향등, 상향등, 정지등, 또는 테일등(tail lamp)의 기능을 갖는 램프 유닛을 구현할 수 있다.Since the light emitting chips 10-1 to 10-4 can be driven separately, the embodiment can perform various functions such as fog lamp, turn signal lamp, down light, up light, stop light, or the function of a tail lamp Can be realized.

예컨대, 발광 칩들 중 일부는 정지등으로 사용할 수 있고, 나머지 일부는 테일등으로 사용할 수 있다.For example, some of the light-emitting chips can be used as stops or the like, and some of the light-emitting chips can be used as tails or the like.

또한 도시되지는 않았지만, 램프 유닛(100-1)은 발광 칩들을 구동하는 구동 드라이버 칩을 더 구비할 수 있다. 드라이버 칩은 상술한 다양한 기능을 구현하기 위하여 외부로부터 공급되는 전원을 다양한 레벨의 전류 및 전압으로 변경하는 역할을 할 수 있다.Further, although not shown, the lamp unit 100-1 may further include a driving driver chip for driving the light emitting chips. The driver chip may serve to change the power supplied from the outside to various levels of current and voltage in order to implement the various functions described above.

실시 예는 하나의 금속 기판(101) 상에 다양한 기능을 갖는 발광 칩들을 구비하고, 발광 칩들을 개별 구동할 수 있고, 이로 인하여 디자인의 자유도를 향상시킬 수 있다.The embodiment has the light emitting chips having various functions on one metal substrate 101, and can separately drive the light emitting chips, thereby improving the degree of freedom of design.

도 5는 다른 실시 예에 따른 램프 유닛(100-2)의 단면도를 나타낸다. 도 1 및 도 2와 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 생략하거나, 간략하게 한다.5 shows a cross-sectional view of a lamp unit 100-2 according to another embodiment. The same reference numerals as in Figs. 1 and 2 denote the same components, and a description of the same components is omitted or simplified.

도 1 및 도 2에 도시된 램프 유닛(100)과 비교할 때, 램프 유닛(100-2)은 몰딩 부재(175)를 더 포함할 수 있다.Compared to the lamp unit 100 shown in Figs. 1 and 2, the lamp unit 100-2 may further include a molding member 175. Fig.

몰딩 부재(175)는 복수의 발광 칩들(10-1 내지 10-4), 및 와이어들(162 내지 166)을 포위하도록 보호층 상에 배치될 수 있다.The molding member 175 may be disposed on the protective layer to surround the plurality of light emitting chips 10-1 to 10-4 and the wires 162 to 166. [

몰딩 부재(175)는 빛을 투과할 수 있는 비전도성 물질로 이루어질 수 있다. 예컨대, 몰딩 부재(175)는 실리콘 수지, 에폭시 수지, 글래스(glass), 글래스 세라믹(glass ceramic), 폴리에스테르 수지, 아크릴 수지, 우레탄 수지, 나일론 수지, 폴리아미드 수지, 폴리이미드 수지, 염화비닐 수지, 폴리카보네이트 수지, 폴리에틸렌 수지, 테프론 수지, 폴리스틸렌 수지, 폴리프로필렌 수지, 폴리올레핀 수지 등으로 이루어질 수 있다.The molding member 175 may be made of a non-conductive material capable of transmitting light. For example, the molding member 175 may be formed of a resin such as silicone resin, epoxy resin, glass, glass ceramic, polyester resin, acrylic resin, urethane resin, nylon resin, polyamide resin, polyimide resin, , A polycarbonate resin, a polyethylene resin, a Teflon resin, a polystyrene resin, a polypropylene resin, a polyolefin resin, or the like.

또한 몰딩 부재(175)는 형광체(phosphor) 또는 필러(filler)와 같은 광 확산제를 포함할 수 있다.The molding member 175 may also include a light diffusing agent such as a phosphor or a filler.

실시 예는 몰딩 부재(175)를 구비함으로써, 발광 칩들(10-1 내지 10-4) 및 와이어들(162 내지 166)이 충격 또는 압력에 의하여 파손 또는 변형되는 것을 방지할 수 있고, 와이어들(162 내지 166) 및 도전층들(112,114,122,124)이 공기 또는 수분 등에 의하여 부식되는 것을 방지할 수 있고, 이로 인하여 램프 유닛(100-2)의 신뢰성을 확보할 수 있다.The embodiment can prevent the light emitting chips 10-1 to 10-4 and the wires 162 to 166 from being broken or deformed by impact or pressure by providing the molding member 175, 162 to 166 and the conductive layers 112, 114, 122, and 124 can be prevented from being corroded by air, water, or the like, thereby ensuring the reliability of the lamp unit 100-2.

도 6은 다른 실시 예에 따른 램프 유닛(200)의 단면도를 나타낸다. 도 1 및 도 2와 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 생략하거나, 간략하게 한다.6 shows a cross-sectional view of a lamp unit 200 according to another embodiment. The same reference numerals as in Figs. 1 and 2 denote the same components, and a description of the same components is omitted or simplified.

도 6을 참조하면, 도 1 및 도 2에 도시된 램프 유닛(100)과 비교할 때, 램프 유닛(200)은 격벽부(barrier, 170)를 더 포함할 수 있다.Referring to FIG. 6, the lamp unit 200 may further include a barrier 170 as compared to the lamp unit 100 shown in FIGS.

격벽부(170)는 복수의 발광 칩들(10-1 내지 10-4)의 주위의 보호층(102) 상에 배치될 수 있다. 예컨대, 격벽부(170)는 발광 칩들(10-1 내지 10-4) 및 와이어들의 보호를 위한 것으로 금속 기판(101)의 형상에 따라, 다양한 형상을 가질 수 있다.The partition wall portion 170 may be disposed on the protective layer 102 around the plurality of light emitting chips 10-1 to 10-4. For example, the barrier rib portion 170 is for protecting the light emitting chips 10-1 to 10-4 and the wires, and may have various shapes depending on the shape of the metal substrate 101. [

예를 들면, 베리어(170)는 다각형 또는 링(ring) 형상을 가질 수 있다.For example, the barrier 170 may have a polygonal or ring shape.

격벽부(170)는 금속 반사 물질을 포함할 수 있으며, 발광 칩들(10-1 내지 10-4)로부터 발생하는 광을 반사시켜 광 추출 효율을 향상시킬 수 있다. 예컨대, 격벽부(170)는 알루미늄(Al), 은(Ag), 백금(Pt), 로듐(Rh), 라듐(Rd), 팔라듐(Pd), 크롬(Cr) 중 적어도 하나 이상을 포함할 수 있다.The barrier rib portion 170 may include a metal reflective material and may reflect light generated from the light emitting chips 10-1 to 10-4 to improve light extraction efficiency. For example, the partition wall portion 170 may include at least one of aluminum (Al), silver (Ag), platinum (Pt), rhodium (Rh), radium (Rd), palladium (Pd), and chromium have.

금속 기판(101)의 상부면을 기준으로 할 때, 격벽부(170)의 상부면의 높이는 발광 칩들(10-1 내지 10-4)의 상부면의 높이, 및 와이어들(162 내지 166)의 최고점의 높이보다 높을 수 있다. 실시 예는 격벽부(170)의 높이를 조절함으로써, 지향각을 조절할 수 있다.The height of the upper surface of the partition 170 is the height of the upper surface of the light emitting chips 10-1 to 10-4 and the height of the upper surface of the wires 162 to 166 May be higher than the height of the peak. The embodiment can adjust the directivity angle by adjusting the height of the partition wall portion 170.

도 7은 다른 실시 예에 따른 램프 유닛(300)의 단면도를 나타낸다. 도 1 및 도 2와 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 생략하거나, 간략하게 한다.FIG. 7 shows a cross-sectional view of a lamp unit 300 according to another embodiment. The same reference numerals as in Figs. 1 and 2 denote the same components, and a description of the same components is omitted or simplified.

도 7을 참조하면, 도 6에 도시된 램프 유닛(200)과 비교할 때, 램프 유닛(300)은 커버 글래스(cover glass, 190)를 더 포함할 수 있으며, 램프 유닛(300)의 격벽부(180)는 도 6의 격벽부(170)와 구조가 다를 수 있다.6, the lamp unit 300 may further include a cover glass 190, and the lamp unit 300 may include a cover glass 190, 180 may have a structure different from that of the partition 170 of FIG.

격벽부(180)의 내측면에는 커버 글래스(190)를 안착시키기 위하여 격벽부(190)의 상부면과 단자를 갖는 테두리부(181)를 구비할 수 있다. 테두리부(181)는 커버 글래스(190)의 하면이 접촉되어 지지될 수 있도록 편평할 수 있으며, 격벽부(190)의 상부면과 평행할 수 있다.The inner surface of the partition 180 may have a rim 181 having a top surface and a terminal of the rim 190 to seat the cover glass 190. The rim portion 181 may be flat so that the lower surface of the cover glass 190 can be contacted and supported, and may be parallel to the upper surface of the partition 190.

커버 글래스(190)는 복수의 발광 칩들(10-1 내지 10-4)로부터 일정 간격으로 공간을 두고 배치될 수 있다.The cover glass 190 may be disposed at a predetermined interval from the plurality of light emitting chips 10-1 to 10-4.

커버 글래스(190)는 복수의 발광 칩들(10-1 내지 10-4)을 보호할 수 있으며, 발광 칩들(10-1 내지 10-4)로부터 조사되는 광을 투과할 수 있다.The cover glass 190 can protect the plurality of light emitting chips 10-1 to 10-4 and can transmit the light emitted from the light emitting chips 10-1 to 10-4.

커버 글래스(190)는 표면에 무반사 코팅막(anti-reflective coating film)을 구할 수 있으며, 복수의 발광 칩들(10-1 내지 10-4)로부터 조사되는 광의 투과율을 향상시킬 수 있다. 무반사 코팅막은 유리 재질 베이스에 무반사 코팅 필름을 부착하거나, 무반사 코팅액을 스핀 코팅(spin coating) 또는 스프레이 코팅(spray coating)하여 형성될 수 있다.The cover glass 190 can obtain an anti-reflective coating film on its surface and improve the transmittance of light emitted from the plurality of light emitting chips 10-1 to 10-4. The antireflection coating film may be formed by attaching an antireflection coating film to a glass base or by spin coating or spray coating an antireflection coating solution.

예컨대, 무반사 코팅막은 TiO₂ _,SiO₂ _,Al₂O₃ _,Ta₂O₃, ZrO₂, MgF₂ 중 적어도 하나 이상을 포함하여 형성될 수 있다.For example, the anti-reflective coating film may be formed of TiO ₂ _, SiO ₂ _, Al ₂ O ₃ _, Ta ₂ O ₃ , ZrO ₂ , MgF ₂ As shown in FIG.

다른 실시 예에서 커버 글래스(190)는 발광 칩들(10-1 내지 10-4)로부터 발생하는 열로 인한 가스를 방출하기 위한 홀 또는 개구부(미도시)를 구비할 수 있다.In another embodiment, the cover glass 190 may have holes or openings (not shown) for emitting gas due to heat generated from the light emitting chips 10-1 to 10-4.

다른 실시 예에서 커버 글래스(190)는 홀 또는 개구부를 갖는 돔(dome) 형태일 수도 있다.In another embodiment, the cover glass 190 may be in the form of a dome having holes or openings.

다른 실시 예에서 커버 글래스(190)는 복수의 발광 칩들(10-1 내지 10-4)로부터 발생하는 광 중 특정 파장의 광만을 통과시키는 컬러 필터를 구비할 수도 있다.In another embodiment, the cover glass 190 may be provided with a color filter for passing only light of a specific wavelength among the light generated from the plurality of light emitting chips 10-1 to 10-4.

다른 실시 예에서 커버 글래스(190)는 발광 칩들(10-1 내지 10-4)로부터 발생하는 광의 지향각을 조절할 수 있는 특정 패턴(미도시)을 표면에 구비할 수 있다.In another embodiment, the cover glass 190 may have a specific pattern (not shown) on the surface that can control the directional angle of light generated from the light emitting chips 10-1 to 10-4.

도 8은 다른 실시 예에 따른 램프 유닛(100-3)의 단면도를 나타낸다. 도 1 및 도 2와 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 생략하거나, 간략하게 한다.8 shows a cross-sectional view of a lamp unit 100-3 according to another embodiment. The same reference numerals as in Figs. 1 and 2 denote the same components, and a description of the same components is omitted or simplified.

도 8을 참조하면, 도 1 및 도 2에 도시된 램프 유닛(100)과 비교할 때, 램프 유닛(100-3)은 렌즈(210)를 더 구비할 수 있다.Referring to FIG. 8, the lamp unit 100-3 may further include a lens 210, as compared with the lamp unit 100 shown in FIG. 1 and FIG.

렌즈(210)는 복수의 발광 칩들(10-1 내지 10-4) 각각에 대응하도록 보호층(102) 상에 배치될 수 있다. 렌즈(210)는 대응하는 발광 칩으로부터 조사되는 빛을 굴절시킬 수 있으며, 램프 유닛(100-3)의 광 경로를 조절할 수 있다.The lens 210 may be disposed on the protective layer 102 to correspond to each of the plurality of light emitting chips 10-1 to 10-4. The lens 210 can refract light irradiated from the corresponding light emitting chip and can adjust the optical path of the lamp unit 100-3.

도 8에서는 각 발광 칩에 대응하는 렌즈(210)를 도시하였지만, 다른 실시 예에서는 발광 칩들(10-1 내지 10-4) 전체를 덮는 하나의 렌즈로 구현할 수 있다.Although the lens 210 corresponding to each light emitting chip is shown in FIG. 8, it may be realized by one lens covering the entire light emitting chips 10-1 to 10-4 in another embodiment.

도 10은 다른 실시 예에 따른 램프 유닛(400)의 평면도를 나타내고, 도 11은 도 10에 도시된 램프 유닛(400)의 AB 방향의 단면도를 나타내고, 도 12는 도 11에 도시된 발광 칩(10-2')의 일 실시 예를 나타내는 단면도이다.Fig. 10 shows a plan view of the lamp unit 400 according to another embodiment, Fig. 11 shows a sectional view in the AB direction of the lamp unit 400 shown in Fig. 10, Fig. 10-2 ') according to an embodiment of the present invention.

도 1 및 도 2와 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 생략하거나 간략하게 설명한다.The same reference numerals as in Figs. 1 and 2 denote the same components, and a description of the same components will be omitted or briefly explained.

도 10 내지 도 12를 참조하면, 램프 유닛(400)은 금속 기판(101), 절연층(105), 복수의 도전층들(112,114,124a,124b), 발광 칩들(10-1' 내지 10-4'), 본딩부(303), 및 와이어들(162',164')을 포함한다.10 to 12, the lamp unit 400 includes a metal substrate 101, an insulating layer 105, a plurality of conductive layers 112, 114, 124a and 124b, light emitting chips 10-1 'to 10-4 ', A bonding portion 303, and wires 162' and 164 '.

제1 도전층(124a) 및 제2 도전층(124b)은 전기적으로 분리되도록 절연층(105) 상에 서로 이격하여 배치될 수 있다.The first conductive layer 124a and the second conductive layer 124b may be disposed on the insulating layer 105 to be electrically separated from each other.

제3 도전층(112)은 제1 및 제2 도전층들(124a, 124b)과 전기적으로 분리되도록 절연층(105) 상에 배치될 수 있다.The third conductive layer 112 may be disposed on the insulating layer 105 to be electrically separated from the first and second conductive layers 124a and 124b.

제4 도전층(114)은 제1 내지 제3 도전층들(112,124a,124b)과 전기적으로 분리되도록 절연층(105) 상에 배치될 수 있다.The fourth conductive layer 114 may be disposed on the insulating layer 105 to be electrically separated from the first to third conductive layers 112, 124a, and 124b.

제1 도전층(124a)은 발광 칩(10-1 내지 10-4)의 제1 전극(342)이 본딩되는 제1 부분(40a), 및 제1 부분(40a)으로부터 확장되는 제2 부분(40b)을 포함할 수 있다. 제1 도전층(124a)의 제2 부분(40b)은 와이어 본딩을 용이하게 하기 위하여 제4 도전층(114)을 향하여 확장될 수 있다.The first conductive layer 124a includes a first portion 40a to which the first electrode 342 of the light emitting chips 10-1 to 10-4 is bonded and a second portion 40a to extend from the first portion 40a. 40b. The second portion 40b of the first conductive layer 124a may extend toward the fourth conductive layer 114 to facilitate wire bonding.

제2 도전층(124b)은 발광 칩(10-1 내지 10-4)은 발광 칩(10-1 내지 10-4)의 제2 전극(344)이 본딩되는 제1 부분(50a) 및 제1 부분(50a)으로부터 확장되는 제2 부분(50b)을 포함할 수 있다. 제2 도전층(124b)의 제2 부분(50b)은 와이어 본딩을 용이하게 하기 위하여 제3 도전층(112)을 향하여 확장될 수 있다.The second conductive layer 124b is formed so that the light emitting chips 10-1 to 10-4 are electrically connected to the first portion 50a and the first portion 50a to which the second electrodes 344 of the light emitting chips 10-1 to 10-4 are bonded, And a second portion 50b extending from the portion 50a. The second portion 50b of the second conductive layer 124b may extend toward the third conductive layer 112 to facilitate wire bonding.

제1 와이어(164')는 제1 도전층(124a)의 제2 부분(40b)과 제4 도전층(114)을 전기적으로 연결할 수 있고, 제2 와이어(162')는 제2 도전층(124b)의 제2 부분(50b)과 제3 도전층(112)을 전기적으로 연결할 수 있다.The first wire 164 'may electrically couple the second portion 40b of the first conductive layer 124a and the fourth conductive layer 114 and the second wire 162' The second portion 50b of the first conductive layer 124b and the third conductive layer 112 can be electrically connected.

발광 칩들(10-1' 내지 10-4') 각각의 구조는 도 12에 도시된 바와 동일할 수 있다.The structure of each of the light emitting chips 10-1 'to 10-4' may be the same as that shown in Fig.

발광 칩(10-2')은 기판(310), 발광 구조물(320), 전도층(330), 제1 전극(342), 제2 전극(344), 및 패시베이션층(350)을 포함한다.The light emitting chip 10-2 'includes a substrate 310, a light emitting structure 320, a conductive layer 330, a first electrode 342, a second electrode 344, and a passivation layer 350.

기판(310)은 투광성 기판, 예를 들어, 사파이어 기판, 실리콘(Si) 기판, 산화아연(ZnO) 기판, 및 질화물 반도체 기판 중 어느 하나 또는 GaN, InGaN, AlGaN, AlInGaN, SiC, GaP, InP, Ga₂0₃, 및 GaAs 중에서 적어도 어느 하나가 적층된 템플레이트(Template) 기판일 수 있다.The substrate 310 may be formed of any one of a transparent substrate such as a sapphire substrate, a silicon substrate, a zinc oxide (ZnO) substrate, and a nitride semiconductor substrate, or any one of GaN, InGaN, AlGaN, AlInGaN, SiC, GaP, InP, Ga ₂ O ₃ , and GaAs may be laminated on the substrate.

발광 구조물(320)은 기판(310)의 일면 상에 배치한다.The light emitting structure 320 is disposed on one side of the substrate 310.

발광 구조물(320)은 기판 상에 배치되는 제1 도전형 반도체층(332), 제2 도전형 반도체층(326), 및 제1 도전형 반도체층(332)과 제2 도전형 반도체층(326) 사이에 배치되는 활성층(324)을 포함할 수 있다.The light emitting structure 320 includes a first conductive semiconductor layer 332, a second conductive semiconductor layer 326 and a first conductive semiconductor layer 332 and a second conductive semiconductor layer 326 And an active layer 324 disposed between the active layer 324 and the active layer 324.

제1 도전형 반도체층(332)는 도 1의 제1 도전형 반도체층(456)과 동일할 수 있고, 제2 도전형 반도체층(326)은 도 1의 제2 도전형 반도체층(452)과 동일할 수 있고, 활성층(324)은 도 1의 활성층(454)과 동일할 수 있다.The first conductivity type semiconductor layer 332 may be the same as the first conductivity type semiconductor layer 456 of FIG. 1 and the second conductivity type semiconductor layer 326 may be the same as the second conductivity type semiconductor layer 452 of FIG. And the active layer 324 may be the same as the active layer 454 of FIG.

발광 구조물(320)의 측면은 단위 칩으로 구분하는 아이솔레이션(isolation) 에칭 과정에서 경사면이 될 수 있다. 예컨대, 발광 구조물(320) 측면은 기판(310)의 일면을 기준으로 기울어진 경사면일 수 있다.The side surface of the light emitting structure 320 may be an inclined surface in an isolation etching process that is divided into unit chips. For example, the side surface of the light emitting structure 320 may be an inclined surface inclined with respect to one surface of the substrate 310.

전도층(330)은 제2 도전형 반도체층(326) 상에 배치될 수 있다.The conductive layer 330 may be disposed on the second conductive semiconductor layer 326.

예컨대, 전도층(330)은 제2 도전형 반도체층(326)과 제2 전극(344) 사이에 배치될 수 있으며, 제2 도전형 반도체층(330)과 오믹 접촉할 수 있다. 전도층(330)은 전반사를 감소시키고, 투광성이 좋기 때문에 활성층(324)으로부터 제2 도전형 반도체층(326)으로 방출되는 빛의 추출 효율을 증가시킬 수 있다.For example, the conductive layer 330 may be disposed between the second conductive semiconductor layer 326 and the second electrode 344, and may be in ohmic contact with the second conductive semiconductor layer 330. The conductive layer 330 reduces the total reflection and can increase the extraction efficiency of the light emitted from the active layer 324 to the second conductivity type semiconductor layer 326 because of the good translucency.

전도층(330)은 제2 도전형 반도체층(326)과 오믹 접촉하는 금속 물질, 예컨대, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, WTi, V 또는 이들의 합금 중 적어도 하나를 포함할 수 있다.The conductive layer 330 is formed of a metal material in ohmic contact with the second conductive semiconductor layer 326 such as Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, Ag, Cr, Mo, Nb, Al, Ni, Cu, WTi, V, or an alloy thereof.

또한 전도층(330)은 발광 파장에 대해 투과율이 높은 투명한 산화물계 물질, 예컨대, ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), AZO(Aluminium Zinc Oxide), ATO(Aluminium Tin Oxide), GZO(Gallium Zinc Oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au 또는 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 구현할 수 있다.The conductive layer 330 may be formed of a transparent oxide material having a high transmittance with respect to an emission wavelength such as ITO (Indium Tin Oxide), TO (Tin Oxide), IZO (Indium Zinc Oxide), IZTO (Indium Zinc Tin Oxide) (Indium Gallium Tin Oxide), IGTO (Indium Gallium Tin Oxide), AZO (Aluminum Tin Oxide), ATO (Aluminum Tin Oxide), GZO (Gallium Zinc Oxide), IrOx, RuOx, RuOx / ITO, Ni, Ag, Ni / IrOx / Au or Ni / IrOx / Au / ITO.

발광 구조물(320)은 제1 전극(342)을 배치하기 위하여 제1 도전형 반도체층(322)의 일 영역을 노출하는 홈을 가질 수 있다.The light emitting structure 320 may have a groove exposing a region of the first conductive semiconductor layer 322 to dispose the first electrode 342.

제1 전극(342)은 노출되는 제1 도전형 반도체층(322) 상에 배치되며, 노출되는 제1 도전형 반도체층(322)과 접촉할 수 있다.The first electrode 342 may be disposed on the exposed first conductive semiconductor layer 322 and may contact the exposed first conductive semiconductor layer 322.

제2 전극(344)은 전도층(330)의 상면 상에 배치될 수 있으며, 전도층(330)과 접촉할 수 있다.The second electrode 344 may be disposed on the upper surface of the conductive layer 330 and may be in contact with the conductive layer 330.

제1 전극(342) 및 제2 전극(344)은 전도성 금속, 예컨대, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, WTi, V 또는 이들의 합금 중 적어도 하나를 포함할 수 있다.The first electrode 342 and the second electrode 344 are formed of a conductive metal such as Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, , Nb, Al, Ni, Cu, WTi, V, or an alloy thereof.

패시베이션층(350)은 발광 구조물(320)의 측면 상에 배치될 수 있다. 예컨대, 패시베이션층(350)은 발광 구조물(320)의 측면을 덮을 수 있다.The passivation layer 350 may be disposed on the side of the light emitting structure 320. For example, the passivation layer 350 may cover the sides of the light emitting structure 320.

또한 패시베이션(350)은 제1 전극(342)이 배치되는 영역을 제외한 제1 도전형 반도체층(322)의 다른 영역 상에 배치될 수도 있다.The passivation 350 may also be disposed on other regions of the first conductivity type semiconductor layer 322 except for the region where the first electrode 342 is disposed.

또한 패시베이션층(350)은 제2 전극(344)이 배치되는 영역을 제외한 전도층(330)의 상면의 다른 영역 상에 배치될 수도 있다. 패시베이션층(350)은 제1 전극(342)의 상면의 적어도 일 부분, 및 제2 전극(344)의 상면의 적어도 일부를 노출할 수 있다.The passivation layer 350 may be disposed on another region of the upper surface of the conductive layer 330 except for the region where the second electrode 344 is disposed. The passivation layer 350 may expose at least a portion of the top surface of the first electrode 342 and at least a portion of the top surface of the second electrode 344.

제1 도전층(124a)과 발광 칩(10-2')의 제1 전극(342)은 서로 수직 방향으로 정렬될 수 있고, 제2 도전층(124b)과 발광 칩(10-2')의 제2 전극(344)은 서로 수직 방향으로 정렬될 수 있다. 여기서 수직 방향은 금속 기판(101)의 상부면으로부터 발광 칩(10-2')으로 향하는 방향일 수 있다.The first conductive layer 124a and the first electrode 342 of the light emitting chip 10-2 'may be aligned in a direction perpendicular to each other and the second conductive layer 124b and the light emitting chip 10-2' The second electrodes 344 may be aligned vertically to each other. Here, the vertical direction may be a direction from the upper surface of the metal substrate 101 to the light emitting chip 10-2 '.

본딩부(303)는 제1 도전층(124a)과 발광 칩(10-2')의 제1 전극(342) 사이, 및 제2 도전층(124b)과 발광 칩(10-2')의 제2 전극(344) 사이에 위치할 수 있으며, 양자를 본딩할 수 있다.The bonding portion 303 is formed between the first conductive layer 124a and the first electrode 342 of the light emitting chip 10-2 'and between the second conductive layer 124b and the light emitting chip 10-2' Two electrodes 344, and can bond both of them.

예컨대, 본딩부(303)는 제1 도전층(362)과 발광 칩(10-2')의 제1 전극(342) 사이를 본딩하는 제1 본딩부(362), 및 제2 도전층(364)과 발광 칩(10-2')의 제2 전극(344) 사이를 본딩하는 제2 본딩부(364)를 포함할 수 있다.For example, the bonding portion 303 may include a first bonding portion 362 for bonding the first conductive layer 362 and the first electrode 342 of the light emitting chip 10-2 ', and a second bonding portion 362 for bonding the second conductive layer 364 And a second bonding portion 364 for bonding between the second electrode 344 of the light emitting chip 10-2 'and the second electrode 344 of the light emitting chip 10-2'.

예컨대, 제1 본딩부(362), 및 제2 본딩부(364)는 솔더 페이스트(solder paste) 또는 솔더(solder)일 수 있으며, 플립 칩 본딩에 의하여 발광 칩들(10-1' 내지 10-4')은 제1 및 제2 도전층들(124a, 124b)에 직접 본딩될 수 있다.For example, the first bonding portion 362 and the second bonding portion 364 may be a solder paste or a solder, and may be bonded to the light emitting chips 10-1 'to 10-4 'May be directly bonded to the first and second conductive layers 124a and 124b.

실시 예에 따른 램프 유닛은 표시 장치, 지시 장치 또는 조명 장치 등의 광원부로 구현될 수 있다.The lamp unit according to the embodiment may be embodied as a light source unit such as a display device, a pointing device, or a lighting device.

표시 장치는 바텀 커버와, 바텀 커버 상에 배치되는 반사판과, 광을 방출하는 광원부와, 반사판의 전방에 배치되며 발광 모듈에서 발산되는 빛을 전방으로 안내하는 도광판과, 도광판의 전방에 배치되는 프리즘 시트들을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널과, 디스플레이 패널과 연결되고 디스플레이 패널에 화상 신호를 공급하는 화상 신호 출력 회로와, 디스플레이 패널의 전방에 배치되는 컬러 필터를 포함할 수 있다. 여기서 바텀 커버, 반사판, 발광 모듈, 도광판, 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.The display device includes a bottom cover, a reflector disposed on the bottom cover, a light source portion that emits light, a light guide plate disposed in front of the reflector and guiding light emitted from the light emitting module forward, A display panel disposed in front of the optical sheet, an image signal output circuit connected to the display panel and supplying an image signal to the display panel, and a color filter disposed in front of the display panel have. Here, the bottom cover, the reflection plate, the light emitting module, the light guide plate, and the optical sheet may form a backlight unit.

또한, 조명 장치는 기판과 실시 예에 따른 발광 소자 패키지를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열체, 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 예를 들어, 조명 장치는, 램프, 헤드 램프, 또는 가로등을 포함할 수 있다.In addition, the illumination device may include a light source module including a substrate and a light emitting device package according to an embodiment, a heat sink for dissipating heat of the light source module, and a power supply unit for processing or converting an electric signal provided from the outside, . For example, the lighting device may include a lamp, a headlamp, or a streetlight.

도 13은 실시 예에 따른 차량용 헤드 램프(800)의 단면도를 나타낸다.13 shows a cross-sectional view of a vehicle headlamp 800 according to the embodiment.

도 13을 참조하면, 헤드 램프(800)는 램프 유닛(801), 리플렉터(reflector, (802), 쉐이드(803), 및 렌즈(804)를 포함한다.13, the headlamp 800 includes a lamp unit 801, a reflector 802, a shade 803, and a lens 804. [

램프 유닛(801)은 실시 예들(100, 100-1 내지 100-3, 200, 300, 400) 중 어느 하나일 수 있다.The lamp unit 801 may be any one of the embodiments 100, 100-1 to 100-3, 200, 300 and 400.

리플렉터(802)는 램프 유닛(801)로부터 조사되는 광을 일정 방향으로 반사시킬 수 있다. 쉐이드(803)는 리플렉터(802)와 렌즈(804) 사이에 배치될 수 있고, 리플렉터(802)에 의하여 반사되어 렌즈(804)로 향하는 광의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 부재이다.The reflector 802 can reflect the light emitted from the lamp unit 801 in a certain direction. The shade 803 may be disposed between the reflector 802 and the lens 804 and may block or reflect a portion of the light that is reflected by the reflector 802 and directed to the lens 804 to provide the designer with a desired light distribution pattern Member.

렌즈(804)에 인접하는 쉐이드(803)의 일측부(803-1)와 램프 유닛(801)에 인접하는 쉐이드(803)의 타측부(803-2)는 높이가 다를 수 있다. 그리고, 램프 유닛(801)에서 조사된 광은 리플렉터(802) 및 쉐이드(803)에서 반사된 후, 렌즈(804)를 투과하여 차량의 전방으로 진행할 수 있다. 이때 렌즈(804)는 리플렉터(802)에 의하여 반사된 빛을 굴절시킬 수 있다.One side 803-1 of the shade 803 adjacent to the lens 804 and the other side 803-2 of the shade 803 adjacent to the lamp unit 801 may have different heights. The light irradiated from the lamp unit 801 is reflected by the reflector 802 and the shade 803 and then transmitted through the lens 804 to advance to the front of the vehicle. At this time, the lens 804 may refract the light reflected by the reflector 802.

도 14는 다른 실시 예에 따른 차량의 헤드 램프를 나타낸다.14 shows a head lamp of a vehicle according to another embodiment.

도 14를 참조하면, 차량용 헤드 램프(900)는 램프 유닛(910) 및 라이트 하우징(light housing, 920)을 포함할 수 있다.Referring to FIG. 14, a vehicle headlamp 900 may include a lamp unit 910 and a light housing 920.

램프 유닛(910)은 상술한 실시 예들(100, 100-1 내지 100-3, 200, 300, 400) 중 어느 하나를 포함할 수 있다.The lamp unit 910 may include any one of the embodiments 100, 100-1 to 100-3, 200, 300, and 400 described above.

라이트 하우징(920)은 램프 유닛(910)을 수납할 수 있으며, 투광성 재질로 이루어질 수 있다. 차량용 라이트 하우징(920)은 장착되는 차량 부위 및 디자인에 따라 굴곡을 포함할 수 있다.The light housing 920 can house the lamp unit 910 and can be made of a light transmitting material. The vehicle light housing 920 may include bends depending on the vehicle location and the design being mounted.

이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment of the present invention and are not necessarily limited to one embodiment. Further, the features, structures, effects, and the like illustrated in the embodiments can be combined and modified by other persons having ordinary skill in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

10-1 내지 10-4: 발광 칩들
101: 금속 기판 102: 보호층
105: 절연층 112,114,122,124: 도전층들
140: 본딩층 162,164,166: 와이어들
170,180: 격벽부 175: 몰딩 부재
190: 커버 글래스 210: 렌즈.10-1 to 10-4: light emitting chips
101: metal substrate 102: protective layer
105: insulating layer 112, 114, 122, 124:
140: bonding layer 162, 164, 166:
170, 180: partition wall portion 175: molding member
190: cover glass 210: lens.

Claims

A metal substrate;
An insulating layer disposed on the metal substrate;
A first conductive layer disposed on the insulating layer;
A plurality of light emitting chips disposed on the first conductive layer; And
And a protective layer disposed on the insulating layer,
Wherein each of the plurality of light emitting chips comprises:
A light emitting structure including a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer; And a second electrode disposed on the second conductive type semiconductor layer,
And the second electrode is bonded to the first conductive layer.

The method according to claim 1,
And a first bonding layer disposed between the first conductive layer and the second electrode and bonding the first conductive layer and the second electrode.

3. The method of claim 2,
And a second conductive layer disposed on the insulating layer and spaced apart from the first conductive layer.

The method of claim 3,
And a first wire electrically connecting the first electrode and the second conductive layer.

The method of claim 3,
And a second bonding layer disposed between the first electrode and the second conductive layer, wherein the second bonding layer bonds the first electrode and the second conductive layer to each other.

The method according to claim 1,
Wherein the protective layer is a photo solder resist.

The method according to claim 1,
Wherein the protective layer is a white solder resist.

The method according to claim 1,
Wherein the metal substrate comprises at least one of Cu, Al, Mg, and Ti.

The method according to claim 1,
And a partition wall portion disposed on the insulating layer around the plurality of light emitting chips.

10. The method of claim 9,
And a cover glass disposed on the partition wall portion.

The method according to claim 1,
And a molding member disposed on the protective layer to seal the plurality of light emitting chips.

The method according to claim 1,
Wherein the first conductive layer comprises a plurality of first sub-conductive layers spaced from each other,
And a second electrode of each of the plurality of light emitting chips is bonded to a corresponding one of the plurality of first sub conductive layers.

The method according to claim 1,
Further comprising a plurality of lenses,
Wherein each of the plurality of lenses is disposed on a corresponding one of the plurality of light emitting chips.

The method according to claim 1,
Third and fourth conductive layers disposed on the insulating layer;
A second wire electrically connecting the first conductive layer and the third conductive layer; And
And a third wire electrically connecting the second conductive layer and the fourth conductive layer.

13. The method of claim 12,
Wherein the second conductive layer includes a plurality of second sub conductive layers spaced from each other,
Wherein a first electrode of each of the plurality of light emitting chips is electrically connected to a corresponding one of the plurality of second sub conductive layers.

16. The method of claim 15,
Wherein each of the plurality of light emitting chips is individually driven.