KR20150138092A - 질화물 반도체 소자 및 그 제조 방법 - Google Patents

질화물 반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20150138092A
KR20150138092A KR1020150075907A KR20150075907A KR20150138092A KR 20150138092 A KR20150138092 A KR 20150138092A KR 1020150075907 A KR1020150075907 A KR 1020150075907A KR 20150075907 A KR20150075907 A KR 20150075907A KR 20150138092 A KR20150138092 A KR 20150138092A
Authority
KR
South Korea
Prior art keywords
convex portion
nitride semiconductor
sapphire substrate
longitudinal direction
elongated
Prior art date
Application number
KR1020150075907A
Other languages
English (en)
Other versions
KR102334161B1 (ko
Inventor
도모히로 시모오카
마사히코 사노
나오키 아즈마
Original Assignee
니치아 카가쿠 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니치아 카가쿠 고교 가부시키가이샤 filed Critical 니치아 카가쿠 고교 가부시키가이샤
Publication of KR20150138092A publication Critical patent/KR20150138092A/ko
Application granted granted Critical
Publication of KR102334161B1 publication Critical patent/KR102334161B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

c면을 주면으로 하고, 상기 주면에 평면으로 보아 긴 형상의 볼록부가 복수 설치된 사파이어 기판과, 상기 사파이어 기판의 상기 주면 상에 설치된 질화물 반도체층을 구비하고, 상기 볼록부는, 평면으로 보아, 그 긴 형상의 길이 방향의 외측 테두리가 상기 사파이어 기판의 a면에 대하여 -10° 내지 +10°의 각도의 범위 내가 되는 방향으로 신장되는 질화물 반도체 소자이다.

Description

질화물 반도체 소자 및 그 제조 방법{NITRIDE SEMICONDUCTOR ELEMENT AND METHOD FOR MANUFACTURING THE SAME}
본 개시는, 기판으로부터의 결정 성장에 의해 형성되는 질화물 반도체 소자 및 그 제조 방법에 관한 것이다.
질화물 반도체를 포함하는 발광 다이오드(LED)는 통상, 사파이어 기판 상에 n형 반도체층, 활성층, p형 반도체층을 순서대로 적층함으로써 구성된다. 종래, 발광 다이오드의 광 취출 효율을 향상시키기 위해서, 사파이어 기판 상에 미리 긴 형상의 오목부 구조 또는 긴 형상의 오목부와 볼록부의 복합 구조를 마련하는 기술이 제안되어 있다(일본 특허 공개 제2008-53385호 공보, 일본 특허 공개 제2008-91942호 공보 및 일본 특허 공개 제2012-114204호 공보 참조).
그러나, 상기한 바와 같은 긴 형상의 홈을 갖는 사파이어 기판의 경우, 일정한 전위 밀도 저감 효과는 있지만, 홈의 저면과 홈이 형성되지 않은 사파이어 기판의 상면 사이에서 결정 성장의 타이밍이 상이하면, 결정성이 악화되어버린다.
본 발명에 따른 실시 형태는, 상기한 점을 감안하여 이루어진 것으로서, 일정한 전위 밀도 저감 효과를 가지면서, 온도 특성을 향상시킬 수 있는 질화물 반도체 소자 및 그 제조 방법을 제공하는 것을 과제로 한다.
본 발명의 실시 형태에 따른 질화물 반도체 소자는, c면을 주면으로 하고, 상기 주면에 평면으로 보아 긴 형상의 볼록부가 복수 설치된 사파이어 기판과, 상기 사파이어 기판의 상기 주면 상에 설치된 질화물 반도체층을 구비하고, 상기 볼록부가, 평면으로 보아, 그 긴 형상의 길이 방향의 외측 테두리가 상기 사파이어 기판의 a면에 대하여 -10° 내지 +10°의 각도의 범위 내가 되는 방향으로 신장되는 구성을 구비한다.
또한, 본 발명의 실시 형태에 따른 질화물 반도체 소자의 제조 방법은, 사파이어 기판의 c면측의 표면에 마스크를 설치하여 건식 에칭함으로써, 평면으로 보아 긴 형상이며, 그 긴 형상의 길이 방향의 외측 테두리가 상기 사파이어 기판의 a면에 대하여 -10° 내지 +10°의 각도의 범위 내인 볼록부를 복수 형성하는 에칭 공정과, 상기 사파이어 기판의 상기 볼록부가 형성된 측의 면 상에 질화물 반도체층을 성장시키는 반도체층 성장 공정을 포함한다.
본 발명의 실시 형태에 따른 질화물 반도체 소자에 의하면, 긴 형상의 볼록부를 구비하는 사파이어 기판으로부터 성장된, 전위 밀도가 낮은 질화물 반도체층을 구비하고 있기 때문에, 온도 특성이 향상된다. 또한, 본 발명의 실시 형태에 따른 질화물 반도체 소자의 제조 방법에 의하면, 긴 형상의 볼록부를 구비하는 사파이어 기판을 사용함으로써 질화물 반도체층의 전위 밀도를 저감시킬 수 있다. 또한, 이에 의해 질화물 반도체 소자의 온도 특성을 향상시킬 수 있다.
도 1은 본 발명의 제1 실시 형태에 따른 질화물 반도체 소자의 전체 구성을 모식적으로 도시하는 단면도이다.
도 2a 및 도 2b는 사파이어 기판에 있어서의 사파이어 결정의 면 방위를 모식적으로 도시하는 도면으로서, 도 2a는 유닛셀을 도시한 도면, 도 2b는 사파이어 결정 구조의 평면도이다.
도 3은 본 발명의 제1 실시 형태에 따른 질화물 반도체 소자용 기판을 모식적으로 도시하는 평면도이다.
도 4a 내지 도 4e는 본 발명의 제1 실시 형태에 따른 질화물 반도체 소자용 기판에 형성된 볼록부를 모식적으로 도시하는 도면으로서, 도 4a는 볼록부의 사시도, 도 4b는 볼록부의 평면도, 도 4c는 도 4b의 X1-X1 단면도, 도 4d는 도 4b의 X2-X2 단면도, 도 4e는 도 4b의 X3-X3 단면도이다.
도 5a 및 도 5b는 질화물 반도체의 결정 성장의 방향과 전위의 수렴 모습을 도시하는 설명도이다.
도 6a는 길이 방향의 외측 테두리가 제1 방향으로 신장되어 있는 볼록부에 있어서의 패싯(facet)의 집합부를 도시하는 도면이며, 도 6b는 길이 방향의 외측 테두리가 제1 방향에 직교하는 방향으로 신장되어 있는 볼록부에 있어서의 패싯의 집합부를 도시하는 도면이다.
도 7a 내지 도 7d는 긴 형상의 볼록부를 설치한 사파이어 기판 상에 GaN을 성장시킨 상태를 도시하는 주사형 전자 현미경(SEM) 사진을 바탕으로 작성한 모식도로서, 도 7a 및 도 7b는 볼록부의 길이 방향의 외측 테두리가 사파이어 기판의 a면 방향으로 신장되는 예를 도시하는 도면이며, 도 7c 및 도 7d는 볼록부의 길이 방향의 외측 테두리가 사파이어 기판의 c면 방향으로 신장되는 예를 도시하는 도면이다.
도 8a 내지 도 8f는 본 발명의 제1 실시 형태에 따른 질화물 반도체 소자용 기판의 제조 방법을 모식적으로 도시하는 도면으로서, 도 8a는 마스크 형성 공정을 측면으로부터 관찰한 단면도이며, 도 8b는 마스크 형성 공정을 정면으로부터 관찰한 단면도이며, 도 8c는 에칭 공정에서의 도중 경과를 측면으로부터 관찰한 단면도이며, 도 8d는 에칭 공정에서의 도중 경과를 정면으로부터 관찰한 단면도이며, 도 8e는 에칭 공정에 있어서 건식 에칭이 종료한 상태를 측면으로부터 관찰한 단면도이며, 도 8f는 에칭 공정에 있어서 건식 에칭이 종료한 상태를 정면으로부터 관찰한 단면도이다.
도 9a 내지 도 9f는 본 발명의 제1 실시 형태에 따른 질화물 반도체 소자의 제조 방법을 모식적으로 도시하는 도면으로서, 도 9a는 버퍼층 형성 공정을 측면으로부터 관찰한 단면도이며, 도 9b는 반도체 성장 공정에서의 도중 경과를 정면으로부터 관찰한 단면도이며, 도 9c는 반도체 성장 공정에서의 도중 경과를 정면으로부터 관찰한 단면도이며, 도 9d는 반도체층 성장 공정을 측면으로부터 관찰한 단면도이며, 도 9e는 반도체층 성장 공정 후에 전극을 형성한 질화물 반도체 소자의 일례를 도시하는 평면도이며, 도 9f는 반도체층 성장 공정 후에 전극을 형성한 질화물 반도체 소자의 일례를 도시하는 단면도이며, 도 9e의 X4-X4 단면도이다.
도 10은 본 발명의 제2 실시 형태에 따른 질화물 반도체 소자용 기판을 모식적으로 도시하는 평면도이다.
도 11은 본 발명의 제3 실시 형태에 따른 질화물 반도체 소자용 기판을 모식적으로 도시하는 평면도이다.
도 12는 본 발명의 제4 실시 형태에 따른 질화물 반도체 소자용 기판을 모식적으로 도시하는 평면도이다.
도 13a 내지 도 13f는 본 발명의 제5 실시 형태에 따른 질화물 반도체 소자용 기판에 형성된 볼록부를 모식적으로 도시하는 도면으로서, 도 13a는 볼록부의 사시도이며, 도 13b는 볼록부의 평면도이며, 도 13c는 도 13b의 X5-X5 단면도이며, 도 13d는 도 13b의 X6-X6 단면도이며, 도 13e는 도 13b의 X7-X7 단면도이며, 도 13f는 도 13b의 X8-X8 단면도이다.
도 14는 본 발명의 제5 실시 형태에 따른 질화물 반도체 소자용 기판을 모식적으로 도시하는 평면도이다.
이하, 본 발명의 실시 형태에 따른 질화물 반도체 소자 및 그 제조 방법에 대해서, 도면을 참조하면서 설명한다. 또한, 이하의 설명에 있어서 참조하는 도면은, 본 발명의 실시 형태를 개략적으로 나타낸 것이기 때문에, 각 부재의 스케일이나 간격, 위치 관계 등이 과장, 또는, 부재의 일부의 도시가 생략되어 있는 경우가 있다. 또한, 이하의 설명에서는, 동일한 명칭 및 부호에 대해서는 원칙으로서 동일 또는 동질의 부재를 나타내고 있어, 상세 설명을 적절히 생략하기로 한다.
<제1 실시 형태>
[질화물 반도체 소자의 구성]
본 발명의 제1 실시 형태에 따른 질화물 반도체 소자의 구성에 대해서, 도 1 내지 도 4를 참조하면서 설명한다. 질화물 반도체 소자(1)는 도 1에 도시한 바와 같이, 질화물 반도체 소자용 기판인 사파이어 기판(10)과, 버퍼층(20)과, 질화물 반도체층(30)이 적층된 구조를 구비하고 있다.
사파이어 기판(질화물 반도체 소자용 기판)(10)은, 질화물 반도체층(30)을 지지함과 함께 질화물 반도체(예를 들어 GaN)를 성장시키기 위한 것이다. 사파이어 기판(10)은 도 1 및 도 3에 도시한 바와 같이 평판형으로 형성되고, 그 상면에 평면으로 보아 긴 형상의 볼록부(11)가 복수 형성되어 있다. 또한, 사파이어 기판(10)은 상기한 볼록부(11)를 포함하고, 전체로서 예를 들어 50㎛ 내지 300㎛의 범위의 두께로 형성되어 있다.
또한, 「평면으로 보아 긴 형상」이란, 평면으로 보아, 그 형상의 길이가 최대가 되는 방향(길이 방향)의 길이가, 그 형상의 길이가 최소가 되는 방향(짧은 방향)의 길이 보다 긴 형상을 의미하고, 바람직하게는, 후술하는 바와 같이, 길이 방향의 길이는 짧은 방향의 길이의 2배 이상이다.
볼록부(11)는 질화물 반도체 소자(1)의 광 취출 효율을 향상시킴과 함께, 사파이어 기판(10) 상에 질화물 반도체를 결정 성장시킬 때, 전위 밀도를 저감시킬 수 있는 것이다. 여기서, 사파이어 기판(10)은 도 2a에 도시한 바와 같이, 육방정의 결정 구조를 갖는 사파이어 결정 SC로 구성되어 있고, c면((0001)면)을 주면으로 하고 있다. 또한, 본 명세서에 있어서의 c면이란, c면에 대하여 약간 경사진 오프각이 부여된 것이어도 된다. 오프각의 각도는 예를 들어 3° 이하 정도이다. 상기한 볼록부(11)는 이 주면인 c면측의 표면에 형성되어 있다. 또한, 사파이어 결정 SC는, 도 2a 및 도 2b에 도시한 바와 같이, c면 이외에도, 유닛셀을 도시한 도면에 있어서의 육각 기둥의 측면인 6개의 m면과, a1축, a2축, a3축 중의 하나에 각각 직교하는 3개의 a면을 갖고 있다. m면에 직교하는 방향이 m축 방향이며, m축 방향은, a1축, a2축, a3축 중의 하나와 각각 30도 상이한 방향으로 신장되는 3개의 방향이 있다.
볼록부(11)는 도 1 및 도 3에 도시한 바와 같이, 각각 동일 형상으로 다수(복수)가 배열되도록 형성되어도 된다. 또한, 볼록부(11)는 도 3에 도시한 바와 같이 평면에서 보면, 사파이어 기판(10)의 c면(주면)측(도 1 및 도 3에서는 상면측)의 표면에 있어서, 그 볼록부(11)의 길이 방향(도 3에서는 좌우 방향) 및 짧은 방향(도 3에서는 상하 방향)으로 각각 소정 간격으로 배열되어도 된다.
볼록부(11)는 구체적으로는 도 3에 도시한 바와 같이, 긴 형상의 길이 방향을 행 방향으로 하고, 긴 형상의 짧은 방향을 열 방향으로 하여, 각각 소정 간격으로 행 방향 및 열 방향으로 배열되고, 그 열 방향에 있어서 서로 인접하는 행의 볼록부(11)의 위치를 각각 행 방향으로 어긋나게 하여 배열되어도 된다. 바꾸어 말하면, 열 방향에 있어서 다음 행의 볼록부(11)의 위치와 전 행의 볼록부(11)의 위치를 행 방향으로 어긋나게 하여 배열되어도 된다. 즉, 볼록부(11)는 평면으로 보아 각각의 중심이 삼각형 격자의 정점에 위치하도록 배치되어도 된다. 또한, 상기한 볼록부(11)의 중심이란, 그 볼록부(11)의 길이 방향의 중심선과 짧은 방향의 중심선이 교차하는 점을 의미하고 있다.
볼록부(11) 사이의 간격(최단 거리)은 예를 들어 길이 방향 및 짧은 방향 모두 0.3㎛ 내지 2㎛의 범위 내로 하는 것이 바람직하다. 또한, 볼록부(11)의 길이 방향의 길이 및 짧은 방향의 길이는, 예를 들어 각각 1㎛ 내지 15㎛ 및 1㎛ 내지 5㎛의 범위 내로 하는 것이 바람직하고, 볼록부(11)의 높이는, 예를 들어 0.5㎛ 내지 2.5㎛의 범위 내로 하는 것이 바람직하다. 또한, 볼록부(11)의 개수는, 사파이어 기판(10)의 면적에 따라, 상기한 볼록부(11) 사이의 간격 및 길이를 고려하여 결정된다. 예를 들어, 볼록부(11)는 사파이어 기판(10)의 전체면에 걸쳐 균등하게 배치되어 있다. 볼록부(11)의 길이는, 길이 방향의 길이가 짧은 방향의 길이의 2배 이상인 것이 바람직하다.
볼록부(11)는 도 4a 및 도 4b에 도시한 바와 같이, 평면으로 보아 긴 형상으로 형성되어 있다. 또한, 볼록부(11)는 도 4a 및 도 4b에 도시한 바와 같이, 길이 방향의 양단 각각이 대략 동일 형상으로 형성되어도 되고, 평면으로 보아 각각 반원 형상으로 형성되어도 된다. 그리고, 볼록부(11)는 도 4d 및 도 4e에 도시한 바와 같이, 짧은 방향에 있어서의 단면(짧은 방향에 평행한 단면)의 상부가 평면이 아니라 뾰족한 형상을 나타내어도 된다(「뾰족한 형상」으로서, 도 4d 및 도 4e와 같이, 곡률의 변화가 불연속이 되는 부분(코너부)을 갖는 형상을 예시할 수 있다.). 즉, 볼록부(11)는 짧은 방향의 단면 형상에 있어서, 높이의 소정 위치로부터 정상부를 향하여 예각의 삼각형 정상부가 되도록 형성해도 된다.
여기서, 볼록부(11)의 단면 형상이 사다리꼴 형상 등의 상평면이 있는 형상일 경우, 그 상평면(c면)으로부터도 질화물 반도체가 성장하게 된다. 그리고, 이 상면으로부터 성장하는 질화물 반도체는 가로 방향으로 거의 성장하지 않기 때문에, 성장 방향으로 발생한 복수의 전위가 수렴되지 않아, 질화물 반도체 표면의 전위 밀도가 증대하게 된다. 한편, 상기한 바와 같이 볼록부(11)의 단면 형상에 상평면이 존재하지 않는 경우, 볼록부(11)의 상부로부터의 성장이 억제되어서 질화물 반도체가 가로 방향으로 성장한다. 그로 인해, 이 볼록부(11)는 성장 방향으로 발생한 복수의 전위가 수렴되어, 전위 밀도가 저감되게 된다.
또한, 결정 성장에 있어서는 비교적 안정적인 결정면이 패싯면으로서 나타나는 경향이 있고, 육방정의 질화물 반도체(예를 들어 GaN)는 질화물 반도체의 a면으로부터 약간 경사진 면을 패싯면으로 하여 결정 성장한다. 따라서, 볼록부(11)의 길이 방향의 선단이 평면으로 보아 반원 형상이라면, 각 패싯면을 거의 균등한 폭으로 성장시킬 수 있고, 질화물 반도체를 그 반원의 중심 부근을 향하여 접합시킬 수 있다. 또한, 볼록부(11)의 길이 방향의 길이는 짧은 방향의 길이의 2배 이상인 것이 바람직하고, 이에 의해, 후술하는 바와 같이 사파이어 기판(10)의 c면 영역(볼록부(11)가 형성되지 않은 평탄한 영역)으로부터 발생한 전위를 가로 방향으로 진행시킬 수 있고, 질화물 반도체의 표면에 나타나는 관통 전위의 수를 감소시킬 수 있다. 또한, 볼록부(11)의 양측으로부터 성장하는 질화물 반도체가 볼록부(11) 상에서 접합하기 쉽도록, 볼록부(11)의 길이 방향의 길이는 너무 길지 않은 것이 바람직하다. 구체적으로는, 볼록부(11)의 길이 방향의 길이는 짧은 방향의 길이의 20배 이하인 것이 바람직하고, 10배 이하인 것이 더욱 바람직하다. 다른 관점에서는, 볼록부(11)의 길이 방향의 길이는, 적어도 사파이어 기판(10)의 한쪽 단부터 다른 쪽 단까지 도달하지 않을 정도의 길이인 것이 바람직하고, 나아가, 질화물 반도체 소자의 한쪽 단부터 다른 쪽 단까지 도달하지 않을 정도의 길이인 것이 바람직하다.
볼록부(11)는 도 3에 도시한 바와 같이, 평면으로 보아 그 긴 형상의 길이 방향의 외측 테두리(외측 테두리의 길이 방향에 대략 평행한 부분)가 제1 방향으로 신장되어도 된다. 이 제1 방향은, 상기한 사파이어 기판(10)의 a면(도 2 참조)에 대하여 -10° 내지 +10°의 각도의 범위 내가 되는 방향을 의미하고 있다. 또한, 여기에서의 a면은, a1축, a2축, a3축 중 어느 하나에 직교하는 a면이어도 상관없다.
이와 같이, 사파이어 기판(10) 상에 볼록부(11)를 형성함으로써, 도 5a의 파선 화살표에 나타낸 바와 같이, 질화물 반도체의 결정 성장 시에, 질화물 반도체가 사파이어 기판(10)의 c면(볼록부(11)가 형성되지 않은 평탄면)으로부터 주로 성장하기 때문에, 볼록부(11) 상에서 합쳐지도록(사파이어 기판의 서로 다른 부분으로부터 성장한 질화물 반도체끼리가 볼록부(11) 상에서 접합되도록) 가로 방향으로도 성장시킬 수 있다.
도 1로 되돌아가서 질화물 반도체 소자(1)의 구성에 대하여 설명을 계속한다. 버퍼층(20)은 사파이어 기판(10)과 그 사파이어 기판(10) 상에 성장시키는 질화물 반도체와의 격자 상수 차를 완충시키기 위한 것이다. 버퍼층(20)은 사파이어 기판(10)과 질화물 반도체층(30) 사이에 형성되어 있다. 이 버퍼층(20)은 예를 들어 AlN으로 구성된다. 버퍼층(20)은 후기하는 바와 같이, 질화물 반도체 소자용 기판의 제조 방법의 버퍼층 형성 공정에 있어서, 예를 들어 소정 조건 하에서 스퍼터링을 행함으로써 형성할 수 있다. 버퍼층(20)은 예를 들어 도 1에 도시한 바와 같은 사파이어 기판(10)을 피복하는 층 형상이지만, 일부에서 사파이어 기판(10)이 노출되어 있어도 된다.
질화물 반도체층(30)은 질화물 반도체 소자(1)가 LED칩 등의 발광 소자일 경우에는, 발광부를 구성하는 것이다. 이 경우, 질화물 반도체층(30)은 도 1에 도시한 바와 같이, 사파이어 기판(10)의 c면(주면) 상에 버퍼층(20)을 개재하여 형성되어 있고, n형 반도체층(31), 활성층(32) 및 p형 반도체층(33)이 밑에서부터 이 순서로 적층된 구조를 가져도 된다. 활성층(32)은 예를 들어 웰층(발광층)과 장벽층을 갖는 양자 웰 구조이다.
질화물 반도체층(30)은 GaN, AlN 또는 InN, 또는 이들의 혼정인 III-V족 질화물 반도체(InXAlYGa1 -X- YN(0≤X, 0≤Y, X+Y≤1))로 구성된다. III족 원소는, 일부 또는 전부에 B를 사용해도 되고, V족 원소는, N의 일부를 P, As, Sb로 치환한 혼정이어도 된다.
여기서, 도 5a 및 도 5b를 참조하여, 결정 성장과 전위에 관한 설명을 한다. 볼록부(11)가 형성되지 않은 평탄한 사파이어 기판(10)을 사용하는 경우에는 질화물 반도체가 가로 방향으로 성장할 수 없지만, 상기한 바와 같이 사파이어 기판(10) 상에 볼록부(11)가 형성되어 있는 경우, 질화물 반도체의 성장 시에 있어서, 질화물 반도체가 가로 방향으로도 성장할 수 있다. 기본적으로 전위는 결정의 성장 방향으로 진행하기 때문에, 도 5a 및 도 5b에 도시한 바와 같이, 질화물 반도체가 볼록부(11) 상으로 향하여 가로 방향으로 성장함으로써, 질화물 반도체 중의 전위도 볼록부(11) 상으로 향하여 가로 방향으로 진행한다. 그리고, 볼록부(11) 상에 있어서 질화물 반도체가 접합됨으로써 전위도 볼록부(11) 상에 수렴되어, 최종적인 질화물 반도체의 표면 전위가 감소한다. 이와 같이, 질화물 반도체가 패싯면을 노출한 상태를 유지하면서 서서히 접합되어 감으로써, 볼록부(11) 상에서의 새로운 전위의 발생도 억제할 수 있고, 최종적으로 질화물 반도체층(30)의 전위 밀도가 낮아진다. 이때, 도 5a 및 도 5b에 도시한 바와 같이, 질화물 반도체가 패싯면을 노출시킨 상태의 시간이 긴(패싯면을 노출한 상태에서 성장한 막 두께가 두꺼운) 편이, 전위가 수렴되기 쉽고, 전위의 수를 감소시키기 쉽다. 또한, 도 5a 및 도 5b에서는, 가로 방향 성장 중인 전위의 진행 방향이 일방향이지만, 전위의 진행 방향은 도중에 변화하는 경우가 있다. 예를 들어, 초기에는 윗 방향으로 진행하고, 도중부터 가로 방향 또는 비스듬하게 윗 방향으로 진행하는 경우가 있다.
볼록부(11)를 그 길이 방향의 외측 테두리가 사파이어 기판(10)의 a면에 대하여 -10° 내지 +10°의 각도의 범위 내가 되는 방향으로 신장되는 형상으로 함으로써, 질화물 반도체가 볼록부(11) 상에서 합쳐질 때까지의 시간을 길게 할 수 있다. 이것에 대해서, 이하, 질화물 반도체의 대표적인 하나인 GaN을 예로 하여 설명한다.
육방정계의 GaN은, 상측 방향을 c축 방향으로 하여 결정 성장한다. 그리고, 가로 방향에 있어서는 a축 방향보다도 m축 방향 쪽이 성장하기 어렵기 때문에, 평면으로 보아 GaN의 a면(사파이어 기판(10)의 c면과 수직으로 교차하는 면)에 등가인 면과 사파이어 기판(10)의 c면의 교선을 저변으로 하는 패싯면을 유지하여 성장하는 경향이 있다. 이때, GaN의 a면은 사파이어 기판(10)의 m면과 동일 평면에 위치하고 있다. 즉, GaN은, 평면으로 보아 사파이어 기판(10)의 m면과 일치하는 선을 저변으로 하는 패싯면을 유지하여 성장하는 경향이 있다. 따라서, 사파이어 기판(10)의 표면에, 사파이어 기판(10)의 m면과 상이한 면(전형적으로는 a면)을 따라 길이 방향의 외측 테두리가 신장되는 긴 형상의 볼록부(11)를 배치한다. 이에 의해, 볼록부(11)의 길이 방향의 외측 테두리가 GaN의 a면과 일치하지 않게 되어, 패싯면의 저변이 볼록부(11)의 길이 방향의 외측 테두리와 비평행하게 된다.
그 결과, 볼록부(11)의 길이 방향의 외측 테두리가 GaN의 a면과 일치하는 경우, 즉 패싯면의 저변이 볼록부(11)의 길이 방향의 외측 테두리와 평행한 경우에 비하여, 볼록부(11)의 짧은 방향에 있어서의 GaN의 성장 속도가 느려진다. 따라서, 볼록부(11) 상에 있어서 가로 방향 성장을 하는 시간이 길어져, 전위가 수렴되기 쉬우므로, 전위 밀도를 저감할 수 있다. 또한, 질화물 반도체가 성장하기 쉬운 방향(a축 방향)이 볼록부(11)의 짧은 방향과 일치하면, 볼록부(11)의 양측으로부터 성장한 질화물 반도체가 정면으로부터 접합하기 때문에, 접합할 때에 새로운 칼날형 전위가 발생할 우려가 있다. 따라서, 볼록부(11)의 짧은 방향을 질화물 반도체가 성장하기 쉬운 a축 방향으로부터 어긋나게 배치함으로써, a축 방향으로 성장하는 질화물 반도체가 정면으로부터 접합하지 않고, 볼록부(11)에서 GaN의 결정이 접합될 때에 새로운 칼날형 전위의 발생을 억제할 수 있다고 생각된다.
또한, 질화물 반도체 소자(1)는 상기한 바와 같이 질화물 반도체의 성장면이 볼록부(11)의 길이 방향의 외측 테두리와 일치하지 않으므로, 선단부 부근부터 서서히 질화물 반도체가 접합하고, 볼록부(11)의 중심 부근으로 수렴한다. 그로 인해, 도 6a의 굵은선으로 나타내는 바와 같이, 평면으로 보아 전위가 남는 범위가 작고(좁고), 전위 밀도도 작은 경향이 있다. 한편, 예를 들어 도 6b에 도시한 바와 같이, 볼록부(111)의 길이 방향의 외측 테두리가 사파이어 기판(10)의 a면에 대하여 -10° 내지 +10°의 범위 내가 되는 방향으로 신장되지 않는 경우(예를 들어 제1 방향과 직교하는 방향으로 신장되는 경우), 볼록부(111)의 길이 방향의 외측 테두리가 질화물 반도체의 성장면과 거의 일치하므로, 볼록부(111)의 길이 방향의 중심선 부근에서 거의 동시에 질화물 반도체가 합쳐지고, 그 이상은 가로 방향으로 성장할 수 없다. 그로 인해, 도 6b의 굵은선으로 나타내는 바와 같이, 평면으로 보아 전위가 남는 범위가 크고(넓고), 전위 밀도도 커지는 경향이 있다.
이어서, 긴 형상의 볼록부를 설치한 사파이어 기판 상에 GaN을 성장시킨 예를 도 7a 내지 도 7d에 도시하였다. 도 7a 내지 도 7d는, 사파이어 기판 상에 버퍼층을 형성하고, GaN을 성장시킨 상태의 주사형 전자 현미경(SEM) 사진을 바탕으로 작성한 모식도이다. 볼록부(11) 및 볼록부(111)는 각각, 길이 방향의 길이가 약 10㎛이며, 짧은 방향의 길이가 약 2.6㎛이며, 높이가 약 1.4㎛이다. 도 7a 및 도 7b는, 볼록부(11)의 길이 방향의 외측 테두리가 사파이어 기판의 a면 방향으로 신장되는 예이며, GaN의 막 두께는, 도 7a가 약 0.5㎛, 도 7b가 약 1.5㎛이다. 굵은선으로 둘러싸인, 도면 중의 가로 방향으로 신장되는 영역이 볼록부(11)이며, 그것 이외의 영역이 GaN이다. 도 7b에 도시한 바와 같이, 이 예에서는 볼록부(11)의 길이 방향의 외측 테두리가 GaN의 성장면과 일치하지 않기 때문에, 볼록부(11)의 선단부에서는 GaN이 합쳐지기 시작하고 있지만, 볼록부(11)의 중심 부근에서는 GaN의 패싯 간의 거리는 아직 크고, GaN의 패싯 간의 거리가 일정하지 않다. 이러한 GaN을 더욱 성장시키면, GaN은 볼록부(11)의 선단 부근으로부터 서서히 합쳐지고, 볼록부(11)의 중심 부근으로 수렴한다.
한편, 도 7c 및 도 7d는, 볼록부(111)의 길이 방향의 외측 테두리가 사파이어 기판의 m면 방향으로 신장되는 예이며, GaN의 막 두께는, 도 7c가 약 0.5㎛, 도 7d가 약 1.5㎛이다. 도 7d에 도시한 바와 같이, 이 예에서는 볼록부(111)의 길이 방향의 외측 테두리가 GaN의 성장면과 일치하기 때문에, 볼록부(111)의 길이 방향의 양측으로부터 GaN이 거의 평행하게 성장하고 있어, GaN의 패싯 간의 거리는 거의 일정하다. 이러한 GaN을 더욱 성장시키면, 양측으로부터 성장한 GaN이 볼록부(111)의 길이 방향의 중심선 부근에서 거의 동시에 합쳐진다.
이상과 같은 구성을 구비하는 제1 실시 형태에 따른 질화물 반도체 소자(1)는 긴 형상의 볼록부(11)를 구비하는 사파이어 기판(10)으로부터 성장한, 전위 밀도가 낮은 질화물 반도체층(30)을 구비하고 있기 때문에, 온도 특성이 향상된다. 여기에서 말하는 온도 특성의 향상이란, 분위기 온도를 상승시켰을 때의 출력 변화 정도가 작은 것을 가리킨다. 예를 들어 상온 분위기(예를 들어 25℃)에서 구동시켰을 때의 질화물 반도체 소자(1)의 출력을 1이라 하면, 고온 분위기(예를 들어 100℃)에서 구동시켰을 때의 질화물 반도체 소자(1)의 출력은 1보다도 낮아지지만, 그 저하 정도가 작은 것을 가리킨다. 이러한 온도 특성의 향상은, 전위 밀도의 저감에 의해, 전위에 기인하는 전자의 트랩이 감소한 때문으로 추측된다. 보다 상세하게 말하면, 질화물 반도체층(30) 중 특히 활성층(32)의 전위 밀도가 낮은 것에 의해 온도 특성이 향상된다고 생각된다. 활성층(32)의 전위 밀도는, 그 바탕이 되는 n형 반도체층(31)의 표면에 나타나는 전위의 밀도로 결정할 수 있기 때문에, 특히 n형 반도체층(31)의 표면 전위 밀도를 작게 하는 것이 바람직하다.
[질화물 반도체 소자의 제조 방법]
이하, 본 발명의 제1 실시 형태에 따른 질화물 반도체 소자(1)의 제조 방법에 대해서, 도 8a 내지 도 8f 및 도 9a 내지 도 9f를 참조하면서 설명한다. 또한, 이하에서는, 질화물 반도체 소자(1)가 LED칩인 경우의 제조 방법을 설명한다.
먼저 질화물 반도체 소자용 기판의 제조 방법에 대하여 설명한다. 질화물 반도체 소자용 기판의 제조 방법은, 도 8a 및 도 8b에 도시하는 마스크 형성 공정과, 도 8c 내지 도 8f에 도시하는 에칭 공정을 이 순으로 행한다. 또한, 도 8a와 도 8b, 도 8c와 도 8d, 도 8e와 도 8f는, 각각 동일한 공정에 대하여 시점을 바꾸어서 도시한 도면이다. 도 8a, 도 8c, 도 8e는 측면으로부터 관찰한 단면도이며, 도 8b, 도 8d, 도 8f는 정면으로부터 관찰한 단면도이다. 또한, 측면으로부터 관찰한 단면도란 볼록부(11)의 길이 방향 측면(길이 방향에 평행한 측면)으로부터 관찰한 단면도이며, 정면으로부터 관찰한 단면도란 그것과 직교하는 방향으로부터 관찰한 단면도이다.
마스크 형성 공정은, 사파이어 기판(10) 상에 마스크를 설치하는 공정이다. 마스크 형성 공정에서는, 구체적으로는 도 8a 및 도 8b에 도시한 바와 같이, 평판 형상의 사파이어 기판(10)의 c면측의 표면에 예를 들어 SiO2를 성막하고, 패터닝함으로써, 볼록부(11)를 형성하는 영역을 피복하는 복수의 긴 형상의 마스크 M을 형성한다.
에칭 공정은, 사파이어 기판(10)을 에칭하는 공정이다. 에칭 공정에서는, 구체적으로는 도 8c 내지 도 8f에 도시한 바와 같이, 마스크 M이 배치된 사파이어 기판(10)을 건식 에칭함으로써, 그 사파이어 기판(10)의 c면측의 표면에, 평면으로 보아 긴 형상이며, 그 긴 형상의 길이 방향의 외측 테두리가 사파이어 기판(10)의 a면에 대하여 -10° 내지 +10°의 각도의 범위 내인 볼록부(11)를 복수 형성할 수 있다. 또한, 마스크의 재료로서 에칭되지 않는 재료를 사용하여 에칭을 행하는 경우에는, 긴 형상의 마스크를 사용하여 에칭을 행하면, 볼록부(11)의 상부가 정면에서 보아(즉, 도 8b, 도 8d, 도 8f와 동일한 방향으로부터 관찰한 경우) 평면 형상으로 된다. 그러나, 본 실시 형태에서는 마스크 M으로서 에칭되는 재료를 사용함으로써 이 제1 에칭 공정에 있어서, 사파이어 기판(10) 상의 마스크 M도 에칭되어, 마스크 M이 상면뿐만 아니라 측면으로부터도 서서히 에칭되어, 마스크 M의 직경이 작아지기 때문에, 사파이어 기판(10) 상에 볼록부(11)의 상부가 정면에서 보아 상단부가 뾰족한 반구 형상 등의 돔 형상으로 에칭된다. 볼록부(11)가 평탄한 상면(c면)이 있는 형상이면, 상면으로부터 질화물 반도체가 성장되어버리기 때문에, 반구 형상 등이 평탄한 상면이 없는 형상인 것이 바람직하다.
건식 에칭의 구체적인 방법으로서는, 예를 들어 기상 에칭, 플라즈마 에칭, 반응성 이온 에칭 등을 사용할 수 있고, 그 때의 에칭 가스로서는, 예를 들어 Cl2, SiCl4, BCl3, HBr, SF6, CH4, CH2F2, CHF3, C4F8, CF4, 불활성 가스인 Ar 등을 들 수 있다.
다음으로 질화물 반도체 소자(1)의 제조 방법에 대하여 설명한다. 질화물 반도체 소자(1)의 제조 방법은, 상기한 질화물 반도체 소자용 기판의 제조 방법(도 8a 내지 도 8f 참조) 후에, 또한, 도 9a에 도시하는 버퍼층 형성 공정과, 도 9b에 도시하는 반도체층 성장 공정을 이 순으로 행한다. 또한, 도 9a, 도 9d 및 도 9e와, 도 9b 및 도 9c는, 각각 시점을 바꾸어서 도시한 도면이며, 도 9a, 도 9d 및 도 9e는 측면으로부터 관찰한 단면도이며, 도 9b 및 도 9c는 정면으로부터 관찰한 단면도이다.
또한, 질화물 반도체 소자(1)는 상기한 질화물 반도체 소자용 기판의 제조 방법(도 8 참조)과는 상이한 방법에 의해, 예를 들어 도 8e 및 도 8f에 도시한 바와 같은 복수의 긴 형상의 볼록부(11)가 형성된 사파이어 기판(10)을 미리 준비하여 기판 준비 공정으로 하고, 그 기판 준비 공정 후에, 도 9a에 도시하는 버퍼층 형성 공정과, 도 9b 내지 도 9d에 도시하는 반도체층 성장 공정을 이 순으로 행해도 상관없다.
버퍼층 형성 공정은, 사파이어 기판(10) 상에 버퍼층(20)을 형성하는 공정이다. 버퍼층 형성 공정에서는, 구체적으로는 도 9a에 도시한 바와 같이, 볼록부(11)가 형성된 사파이어 기판(10) 상에 예를 들어 스퍼터링에 의해 버퍼층(20)을 형성한다. 버퍼층 형성 공정은 생략할 수도 있지만, 행하는 것이 바람직하다. 버퍼층(20)은 예를 들어 도 9a에 도시한 바와 같이 사파이어 기판(10)을 피복하는 층 형상이지만, 일부에서 사파이어 기판(10)이 노출되어 있어도 된다.
반도체층 성장 공정은, 사파이어 기판(10)의 볼록부(11)가 형성된 측의 면 상에 질화물 반도체층(30)을 성장시켜 발광 소자 구조를 형성하는 공정이다. 반도체층 성장 공정에서는, 구체적으로는 도 9b 내지 도 9d에 도시한 바와 같이, 볼록부(11)가 형성된 사파이어 기판(10)의 c면측의 표면에 버퍼층(20)을 개재해서 n형 반도체층(31)을 결정 성장시킨다. 그 때, n형 반도체층(31)은 도 9b 및 도 9c에 도시한 바와 같이, 각 볼록부(11)의 사이의 영역으로부터 상측 방향 및 가로 방향으로 성장하고, 볼록부(11)를 덮도록 성장한다. 볼록부(11)를 완전히 덮을 때까지는, n형 반도체층(31)을 구성하는 질화물 반도체는 사파이어 기판(10)의 표면에 대하여 기울어진 성장면(패싯면)을 유지하면서 성장한다. 계속해서, n형 반도체층(31) 상에 활성층(32)을 성장시키고, 또한 p형 반도체층(33)을 성장시켜, 활성층(32)을 포함하는 발광 소자 구조를 형성한다. 또한, 볼록부(11) 상에서 접합할 때까지는 의도적으로 불순물을 첨가하지 않는 언도핑의 질화물 반도체층을 성장시키고, 그 후, n형 불순물을 첨가해서 n형의 질화물 반도체층을 성장시켜도 된다. 또한, 적어도 볼록부(11) 상에서 접합할 때까지는, GaN을 포함하는 질화물 반도체를 성장시키는 것이 더욱 바람직하다. 또한, 발광 소자 구조 대신에, 전계 효과 트랜지스터 등의 다른 소자 구조를 형성할 수도 있다.
이상의 공정을 거침으로써, 도 9d에 도시한 바와 같은 질화물 반도체 소자(1)를 제조할 수 있다. 이어서, 질화물 반도체 소자(1)가 반도체 발광 소자(LED칩)일 경우의 구체예를 도 9e 및 도 9f에 도시하었다. 도 9e 및 도 9f에 도시하는 질화물 반도체 소자(2)는 볼록부(11)를 갖는 사파이어 기판(10)과, 그 위에 설치된 n형 반도체층(31), 활성층(32), p형 반도체층(33)을 갖고 있으며, 부분적으로 n형 반도체층(31)이 노출되어서 n 전극(40)이 설치되고, p형 반도체층(33)의 표면에 전체면 전극(50) 및 p 전극(60)이 설치되어 있다. 상기한 반도체층 성장 공정 후에 전극 형성 공정을 행함으로써, 이 전극을 구비한 질화물 반도체 소자를 제조할 수도 있다. 즉, 도 9e 및 도 9f에 도시한 바와 같이, 먼저 건식 에칭 등에 의해 p형 반도체층(33) 및 활성층(32)의 일부 영역을 제거해서 n형 반도체층(31)의 일부를 노출시킨다. 이어서, 노출시킨 n형 반도체층(31) 상에 n 전극(40)을 형성하고, p형 반도체층(33) 상에 전체면 전극(50)을 형성하고, 전체면 전극(50) 상에 p 전극(60)을 형성함으로써, 도 9e 및 도 9f에 도시한 바와 같은 질화물 반도체 소자(2)를 제조할 수 있다. 또한, 상기한 반도체층 성장 공정 후에, 상기한 발광 소자 구조 및 사파이어 기판(10)을 분할하여, 소자로 개편화하는 개편화 공정을 포함해도 된다. 이때, 전극 형성 공정은, 반도체층 성장 공정 후이며 개편화 공정 전에 행해도 된다.
이와 같이, 질화물 반도체 소자(1)의 제조 방법은, 사파이어 기판(10) 상에 형성된 볼록(11)의 길이 방향의 외측 테두리가, 그 사파이어 기판(10)의 a면에 대하여 -10° 내지 +10°의 범위 내가 되도록 신장하고 있기 때문에, 질화물 반도체의 결정 성장 시에 질화물 반도체가 가로 방향으로 성장하는 시간이 길어진다. 이에 의해, 질화물 반도체의 결정 성장 시에 발생한 전위가 좁은 범위로 수렴되기 쉬워져, 질화물 반도체층(30)의 전위 밀도가 낮아진다. 따라서, 질화물 반도체 소자(1)의 온도 특성을 향상시킬 수 있다.
이상, 본 발명의 실시 형태에 따른 질화물 반도체 소자 및 그 제조 방법에 대해서, 발명을 실시하기 위한 형태에 의해 구체적으로 설명했지만, 본 발명의 취지(본 발명의 기술적 범위)는 이 기재에 한정되는 것은 아니며, 특허 청구 범위의 기재에 기초하여 넓게 해석되어야 한다. 또한, 이 기재에 기초하여 다양한 변경, 개변 등 한 것도 본 발명의 취지(본 발명의 기술적 범위)에 포함되는 것은 말할 필요도 없다.
예를 들어, 상기한 질화물 반도체 소자(1)의 사파이어 기판(10)은 긴 형상의 볼록부(11)가 도 3에 도시한 바와 같이 배열되어 있었지만, 배열 방법은 이것에 한정되지 않는다. 이하, 질화물 반도체 소자에 있어서의 볼록부(11) 배치의 기타의 형태에 대하여 설명한다. 또한, 이하에서 설명하는 기타의 형태에 관한 질화물 반도체 소자는, 사파이어 기판(10) 이외의 구성(도 1 참조), 볼록부(11)의 구체적 구성(도 4 참조), 및 제조 방법(도 8 참조)에 대해서는, 제1 실시 형태에 따른 질화물 반도체 소자(1)와 마찬가지이기 때문에, 그들의 설명은 생략한다.
<제2 실시 형태>
제2 실시 형태에 따른 질화물 반도체 소자의 볼록부(11)는 도 10에 도시한 바와 같이 평면에서 보면, 사파이어 기판(10A)의 c면측의 표면에 있어서, 그 볼록부(11)의 길이 방향(도 10에서는 좌우 방향) 및 짧은 방향(도 10에서는 상하 방향)으로 각각 소정 간격으로 배열되어 있다. 또한, 볼록부(11)는 구체적으로는 도 10에 도시한 바와 같이, 긴 형상의 길이 방향을 행 방향으로 하고, 긴 형상의 짧은 방향을 열 방향으로 하여, 각각 소정 간격으로 행 방향 및 열 방향으로 배열되고, 그 열 방향에 있어서 서로 인접하는 행의 볼록부(11)의 위치가 동일해지게 배열되고, 또한, 행 방향에 있어서 서로 인접하는 열의 볼록부(11)의 위치를 각각 열 방향으로 어긋나게 하여 배열되어도 된다. 바꾸어 말하면, 열 방향에 있어서 다음 행의 볼록부(11)의 위치를 전 행의 볼록부(11)의 위치에 정렬시켜서 배열되어도 되고, 또한, 볼록부(11)는 행 방향에 있어서, 다음 열의 볼록부(11)의 위치와 전 열의 볼록부(11)의 위치가 어긋나게 배치되어도 된다. 즉, 볼록부(11)는 평면으로 보아 각각의 중심이 삼각 격자의 정점에 위치하도록 배치되어 있다.
여기서, 볼록부(11)는 도 10에 도시한 바와 같이, 평면으로 보아 그 긴 형상의 길이 방향의 외측 테두리가 제1 방향으로 신장되어도 된다. 이 제1 방향은, 상기한 사파이어 기판(10A)의 a면에 대하여 -10° 내지 +10°의 각도의 범위 내가 되는 방향을 의미하고 있다.
이상과 같은 구성을 구비하는 제2 실시 형태에 따른 질화물 반도체 소자는, 사파이어 기판(10A) 상에 배치된 볼록부(11)의 길이 방향의 외측 테두리가, 사파이어 기판(10A)의 a면에 대하여 -10° 내지 +10°의 범위 내가 되도록 신장하고 있는 경우, 질화물 반도체의 결정 성장 시에 질화물 반도체가 가로 방향으로 성장하는 시간이 길어진다. 이에 의해, 질화물 반도체의 결정 성장 시에 발생한 전위가 좁은 범위로 수렴되기 쉬워져, 질화물 반도체층(30)의 전위 밀도가 낮아진다. 따라서, 제2 실시 형태에 따른 질화물 반도체 소자는, 전위 밀도가 낮은 질화물 반도체층(30)을 구비하고 있기 때문에, 온도 특성이 향상된다.
<제3 실시 형태>
제3 실시 형태에 따른 질화물 반도체 소자는, 도 11에 도시한 바와 같이 평면에서 보면, 사파이어 기판(10B)의 c면측의 표면에 있어서, 복수의 볼록부(11)가 길이 방향의 외측 테두리를 대향시켜서, 각도가 상이한 방향으로 각각 소정 간격으로 배열되어 있다. 이 볼록부(11)는 구체적으로는 그 긴 형상의 길이 방향의 외측 테두리가 제1 방향으로 신장되는 제1 볼록부군(제1군)(11A)과, 그 긴 형상의 길이 방향의 외측 테두리가 제2 방향 또는 제3 방향으로 신장되는 제2 볼록부군(제2군)(11B)으로 구성된다(제3 실시 형태에 따른 질화물 반도체 소자는 제1 볼록부군(11A)과 제2 볼록부군(11B)을 포함해도 된다.) .
여기서, 제1 방향, 제2 방향 및 제3 방향이란, 이하의 방향을 의미하고 있다. 제1 방향이란, 상기한 사파이어 기판(10B)의 a1축, a2축 또는 a3축 중 어느 한 방향인 제1a축(예를 들어 a1축)을 법선으로 하는 a면(도 2a 및 도 2b 참조)에 대하여 -10° 내지 +10°의 각도의 범위 내가 되는 방향이다. 제2 방향이란, 상기한 사파이어 기판(10B)의 a1축, a2축 또는 a3축 중 어느 한 방향이며 제1a축과 상이한 제2a축(예를 들어 a2축)을 법선으로 하는 a면(도 2a 및 도 2b 참조)에 대하여 -10° 내지 +10°의 각도의 범위 내가 되는 방향이다. 제3 방향이란, 상기한 사파이어 기판(10B)의 a1축, a2축 또는 a3축 중 어느 한 방향이며 제1a축 및 제2a축과 상이한 제3a축(예를 들어 a3축)을 법선으로 하는 a면(도 2a 및 도 2b 참조)에 대하여 -10° 내지 +10°의 각도의 범위 내가 되는 방향이다.
또한, 제2 볼록부군(11B)은, 그 긴 형상의 길이 방향의 외측 테두리가 제2 방향 또는 제3 방향의 어느 쪽으로 신장하고 있어도 상관없지만, 여기에서는 일례로서 제2 방향으로 신장되어 있는 예를 도시하고 있다.
제3 실시 형태에 따른 질화물 반도체 소자는, 도 11에 도시한 바와 같이, 제1 볼록부군(11A)을 구성하는 볼록부(제1 볼록부)(11)의 길이 방향의 연장선 상에 제2 볼록부군(11B)을 구성하는 볼록부(제2 볼록부)(11)가 각도를 바꾸어서 배치되고, 제2 볼록부군(11B)을 구성하는 볼록부(제2 볼록부)(11)의 길이 방향의 연장선 상에 제1 볼록부군(11A)을 구성하는 볼록부(제1 볼록부)(11)가 각도를 바꾸어서 배치되어 있다. 여기서, 제1 실시 형태 및 제2 실시 형태에 따른 질화물 반도체 소자와 같이 볼록부(11)가 모두 동일한 방향으로 정렬되어 배치되어 있는 경우, 발광시에 볼록부(11)가 신장되는 방향을 따라서 광이 옆으로부터 누설되어서 경사 방향의 발광이 강한 배트윙 형상의 배광 특성이 되는 경우가 있다. 한편, 상기한 바와 같이 볼록부(11)의 길이 방향의 연장선 상에 다른 볼록부(11)(길이 방향이 상이한 다른 볼록부(11))를 배치함으로써, 이러한 광의 가로 누설을 억제하여, 램버시안에 가까운 배광 특성을 얻을 수 있다.
이상과 같은 구성을 구비하는 제3 실시 형태에 따른 질화물 반도체 소자는, 사파이어 기판(10B) 상에 배치된 각 볼록부군을 구성하는 볼록부(11)의 길이 방향의 외측 테두리가, 사파이어 기판(10B)의 a1축 내지 a3축 중 하나를 법선으로 하는 a면의 어느 하나에 대하여 -10° 내지 +10°의 범위 내가 되도록 신장하고 있기 때문에(제1 볼록부군(11A) 및 제2 볼록부군(11B) 전체에서는, 3개의 a면 중 2개 각각에 -10° 내지 +10°의 범위 내가 되도록 신장하고 있는 볼록부(11)가 존재하고 있다.), 질화물 반도체의 결정 성장 시에 질화물 반도체가 가로 방향으로 성장하는 시간이 길어진다. 이에 의해, 질화물 반도체의 결정 성장 시에 발생한 전위가 좁은 범위로 수렴되기 쉬워져, 질화물 반도체층(30)의 전위 밀도가 낮아진다. 따라서, 제3 실시 형태에 따른 질화물 반도체 소자는, 전위 밀도가 낮은 질화물 반도체층(30)을 구비하고 있기 때문에, 온도 특성이 향상된다.
<제4 실시 형태>
제4 실시 형태에 따른 질화물 반도체 소자의 볼록부(11)는 도 12에 도시한 바와 같이 평면에서 보면, 사파이어 기판(10C)의 c면측의 표면에 있어서, 다른 3개의 방향으로 각각 소정 간격으로 배열되어 있다. 볼록부(11)는 구체적으로는 그 긴 형상의 길이 방향의 외측 테두리가 제1 방향으로 신장되는 제1 볼록부군(11A)과, 그 긴 형상의 길이 방향의 외측 테두리가 제2 방향으로 신장되는 제2 볼록부군(11B)과, 그 긴 형상의 길이 방향의 외측 테두리가 제3 방향으로 신장되는 제3 볼록부군(11C)으로 구성된다(제4 실시 형태에 따른 질화물 반도체 소자는 제1 볼록부군(11A)과 제2 볼록부군(11B)과 제3 볼록부군(11C)을 포함해도 된다.). 여기서, 제1 방향, 제2 방향 및 제3 방향의 의미는, 상기한 제3 실시 형태와 동일하다.
제4 실시 형태에 따른 질화물 반도체 소자용 기판은, 도 12에 도시한 바와 같이, 제1 볼록부군(11A)을 구성하는 볼록부(제1 볼록부)(11)의 길이 방향의 연장선 상에 제2 볼록부군(11B)을 구성하는 볼록부(제2 볼록부)(11)가 각도를 바꾸어서 배치되고, 제2 볼록부군(11B)을 구성하는 볼록부(제2 볼록부)(11)의 길이 방향의 연장선 상에 제3 볼록부군(11C)을 구성하는 볼록부(제3 볼록부)(11)가 각도를 바꾸어서 배치되고, 제3 볼록부군(11C)을 구성하는 볼록부(제3 볼록부)(11)의 길이 방향의 연장선 상에 제1 볼록부군(11A)을 구성하는 볼록부(제1 볼록부)(11)가 각도를 바꾸어서 배치되어 있다. 이와 같이, 볼록부(11)의 길이 방향의 연장선 상에 각도를 바꾸어서 별도의 볼록부(11)를 배치함으로써, 광의 가로 누설을 더욱 억제할 수 있어, 보다 램버시안에 가까운 배광 특성을 얻을 수 있다.
제1 볼록부군(11A), 제2 볼록부군(11B) 및 제3 볼록부군(11C)는, 예를 들어, 도 12에 도시한 바와 같이, 각 볼록부군(11A, 11B, 11C)의 볼록부(11)를 동일수씩 평행하게 배치하고, 이것을 사파이어 기판(10C)의 소정의 점의 주위에, 그 점을 회전 중심으로 하는 회전 대칭성을 갖도록 배치할 수 있다. 또한, 볼록부(11)(예를 들어 제1 볼록부군(11A)을 구성하는 볼록부(11))의 길이 방향의 연장선 상에 다른 볼록부군의 볼록부(11)(예를 들어 제2 볼록부군(11B)을 구성하는 볼록부(11))가 배치되어 있다란, 반드시 이 볼록부(11)가 인접하고 있지 않아도 된다. 예를 들어, 제1 볼록부군(11A)을 구성하는 볼록부(11)의 길이 방향의 연장선 상에 우선은 제1 볼록부군(11A)을 구성하는 볼록부(11)를 배치하고, 그 볼록부(11)의 길이 방향의 연장선 상에 제2 볼록부군(11B)을 구성하는 볼록부(11)를 배치할 수도 있다. 동일한 볼록부군의 볼록부(11)가 연속하는 수는, 10 이하가 바람직하고, 5 이하가 더욱 바람직하다.
이상과 같은 구성을 구비하는 제4 실시 형태에 따른 질화물 반도체 소자는, 사파이어 기판(10C) 상에 배치된 각 볼록부군을 구성하는 볼록부(11)의 길이 방향의 외측 테두리가, 사파이어 기판(10C)의 a1축 내지 a3축 중 어느 하나를 법선으로 하는 3개의 a면 중 1개에 대하여 각각, -10° 내지 +10°의 범위 내가 되도록 신장하고 있기 때문에(제1 볼록부군(11A), 제2 볼록부군(11B) 및 제3 볼록부군(11C) 전체에서는, 3개의 a면 각각과 -10° 내지 +10°의 범위 내가 되도록 신장하고 있는 볼록부(11)가 존재하고 있다.), 질화물 반도체의 결정 성장 시에 질화물 반도체가 가로 방향으로 성장하는 시간이 길어진다. 이에 의해, 질화물 반도체의 결정 성장 시에 발생한 전위가 좁은 범위로 수렴되기 쉬워져, 질화물 반도체층(30)의 전위 밀도가 낮아진다. 따라서, 제4 실시 형태에 따른 질화물 반도체 소자는, 전위 밀도가 낮은 질화물 반도체층(30)을 구비하고 있기 때문에, 온도 특성이 향상된다.
또한, 상기한 제1 실시 형태 내지 제4 실시 형태에 따른 질화물 반도체 소자의 사파이어 기판(10 내지 10C)은, 긴 형상의 볼록부(11)의 양단이 반원형으로 대략 동일 형상으로 형성되어 있으나, 볼록부(11)의 형상은 이것에 한정되지 않는다. 이하, 질화물 반도체 소자에 있어서의 볼록부(11) 형상의 기타의 형태에 대하여 설명한다. 또한, 이하에서 설명하는 기타의 형태에 관한 질화물 반도체 소자는, 사파이어 기판(10) 이외의 구성(도 1 참조)에 대해서는, 제1 실시 형태에 따른 질화물 반도체 소자와 마찬가지이기 때문에, 그들의 설명은 생략한다.
<제5 실시 형태>
[질화물 반도체 소자의 구성]
제5 실시 형태에 따른 질화물 반도체 소자의 볼록부(12)는 도 13a 및 도 13b에 도시한 바와 같이, 평면으로 보아 긴 형상으로 형성되어 있다. 또한, 볼록부(12)는 도 13a 및 도 13b에 도시한 바와 같이, 직선과 곡선을 겸비하는 저면의 외형 형상을 갖고 있으며, 그 저면으로부터 상측 방향으로 돌출되고, 높이 방향의 소정 위치부터 능선에 대하여 예각이 되도록 뾰족하게 형성되어 있다. 이에 의해, 상기한 볼록부(11)와 동일하게, 질화물 반도체의 결정 성장 시에 볼록부(12)의 상부로부터의 성장이 억제되어서 질화물 반도체가 가로 방향으로 성장하기 때문에, 성장 방향으로 발생한 복수의 전위가 수렴하여, 전위의 수가 감소하게 된다.
볼록부(12)는 도 13a 및 도 13b에 도시한 바와 같이, 저면 형상은 제1 실시 형태 내지 제4 실시 형태와 동일하지만, 정상부 부근의 형상이 상이하다. 볼록부(12)의 정상부 부근의 형상은, 도 13c 내지 도 13e에 도시한 바와 같이, 짧은 방향에 있어서의 단면의 상부가 평면이 아니고 뾰죽한 형상을 나타내고 있다. 또한, 볼록부(12)는 도 13d 내지 도 13f에 도시한 바와 같이, 짧은 방향의 단면에 있어서의 상부가 삼각형 형상으로 형성되고, 하부가 둥그스름하게 되어 형성되어 있다. 이 볼록부(12)는 후기하는 바와 같이, 질화물 반도체 소자용 기판의 제조 방법의 제1 에칭 공정에 있어서, 소정 조건 하에서 사파이어 기판(10D)를 건식 에칭하고, 제2 에칭 공정에 있어서, 소정 조건 하에서 사파이어 기판(10D)를 습식 에칭함으로써 형성할 수 있다.
볼록부(12)는 도 13b 내지 도 13f에 도시한 바와 같이, 긴 형상의 길이 방향의 일단부측에, 정상부를 향하여 경사지도록 제1 경사면(121a) 및 제2 경사면(121b)이 형성되고, 긴 형상의 길이 방향의 타단부측에, 정상부를 향하여 경사지도록 제3 경사면(121c)이 형성되어 있다. 또한, 볼록부(12)는 도 13b 내지 도 13f에 도시한 바와 같이, 긴 형상의 짧은 방향의 일단부측 상부에, 정상부를 향하여 경사지도록 제4 경사면(121d)이 형성되고, 긴 형상의 짧은 방향의 타단부측 상부에, 정상부를 향하여 경사지도록 제5 경사면(121e)이 형성되어 있다. 이 경사면(121a, 121b, 121c, 121d, 121e)의 사파이어 기판(10D)의 c면에 대한 각도는, 예를 들어 20° 내지 50°의 범위 내로 하는 것이 바람직하고, 30° 내지 40°의 범위 내로 하는 것이 보다 바람직하다.
이상과 같은 구성을 구비하는 볼록부(12)는 예를 들어, 제1 내지 제3 실시 형태와 동일하게 배치할 수 있고, 또한, 도 14에 도시한 바와 같이, 사파이어 기판(10D) 상에 상기한 제4 실시 형태(도 12 참조)와 동일하게 배치할 수 있다. 즉, 제5 실시 형태에 따른 질화물 반도체 소자의 볼록부(12)는 도 14에 도시한 바와 같이 평면에서 보면, 사파이어 기판(10D)의 c면측의 표면에 있어서, 서로 다른 3개의 방향으로 각각 소정 간격으로 배열되어 있다. 볼록부(12)는 구체적으로는 그 긴 형상의 길이 방향이 제1 방향으로 신장되는 제1 볼록부군(12A)과, 그 긴 형상의 길이 방향이 제2 방향으로 신장되는 제2 볼록부군(12B)과, 그 긴 형상의 길이 방향이 제3 방향으로 신장되는 제3 볼록부군(12C)을 포함한다.
이상과 같은 구성을 구비하는 제5 실시 형태에 따른 질화물 반도체 소자는, 사파이어 기판(10D) 상에 배치된 각 볼록부군을 구성하는 볼록부(12)의 길이 방향의 외측 테두리가, 사파이어 기판(10D)의 a1축 내지 a3축 중 하나를 법선으로 하는 3개의 a면에 대하여 각각, -10° 내지 +10°의 범위 내가 되도록 신장하고 있음과 함께, 볼록부(12) 상에 질화물 반도체가 성장하기 어려운 제1 경사면(121a) 내지 제5 경사면(121e)을 구비하고 있다. 그로 인해, 질화물 반도체 소자는, 질화물 반도체의 결정 성장 시에 볼록부(12) 상에서의 불필요한 결정 성장이 억제되어, 질화물 반도체가 가로 방향으로 성장하는 시간이 길어진다. 이에 의해, 질화물 반도체의 결정 성장 시에 발생한 전위가 좁은 범위로 수렴되기 쉬워져, 질화물 반도체층(30)의 전위 밀도가 낮아진다. 따라서, 제5 실시 형태에 따른 질화물 반도체 소자는, 전위 밀도가 낮은 질화물 반도체층(30)을 구비하고 있기 때문에, 온도 특성이 향상된다.
[질화물 반도체 소자의 제조 방법]
이하, 본 발명의 제5 실시 형태에 따른 질화물 반도체 소자의 제조 방법에 대하여 설명한다. 먼저 질화물 반도체 소자용 기판의 제조 방법에 대하여 설명한다. 질화물 반도체 소자용 기판의 제조 방법은, 마스크 형성 공정과, 제1 에칭 공정과, 제2 에칭 공정을 이 순으로 행해도 된다. 마스크 형성 공정은 제1 실시 형태에서 설명한 마스크 형성 공정과 동일하며, 제1 에칭 공정은 제1 실시 형태에서 설명한 에칭 공정과 동일하다.
제2 에칭 공정은, 제1 에칭 공정 후에 사파이어 기판(10D)를 더 에칭하는 공정이다. 제2 에칭 공정에서는, 구체적으로는, 제1 에칭 공정에 의해 평면으로 보아 반원 형상의 양단을 갖는 볼록부(12)가 형성된 사파이어 기판(10D)를 습식 에칭함으로써, 볼록부(12)의 길이 방향의 일단부측에 정상부를 향하여 경사지는 제1 경사면(121a) 및 제2 경사면(121b)을 형성함과 함께, 볼록부(12)의 길이 방향의 타단부측에 정상부를 향하여 경사지는 제3 경사면(121c)을 형성한다. 또한, 제2 에칭 공정에서는, 습식 에칭의 과정에서, 정면에서 보아 반원 형상을 갖는 볼록부(12)의 양단 선단부로부터 에칭이 진행하고, 정상부가 되는 능선을 향하여 삼각 형상으로 뾰족해지도록 에칭된다.
습식 에칭의 에칭 용액으로서는, 예를 들어 인산 또는 피로인산, 또는 그들에 황산을 첨가한 혼산, 또는 수산화칼륨을 사용할 수 있다. 또한, 습식 에칭의 조건으로서는, 예를 들어 에칭액의 온도를 150° 내지 300°, 침지 시간을 1분 내지 60분으로 하는 것이 바람직하다. 즉, 제2 에칭 공정에서는, 습식 에칭에 의해, 경사면(121a, 121b, 121c, 121d, 121e)이 원하는 범위에서 형성되도록 하고 있다.
볼록부(12)의 저면 형상은, 평면으로 보아 반원 형상의 양단을 갖는 것이 바람직하다. 습식 에칭에서는 볼록부(12)의 정상부로부터 제거되는 경향이 있기 때문에, 제1 경사면(121a), 제2 경사면(121b) 및 제3 경사면(121c)은 습식 에칭의 진행에 따라 정상부로부터 저면측을 향하여 신장되어 간다. 따라서, 볼록부(12)의 양단의 저면 형상을 반원 형상인채로 유지하기 위해서는, 제1 경사면(121a) 내지 제3 경사면(121c)이 볼록부(12)의 저면에 도달하기 전에 에칭을 멈추면 된다. 또한, 제1 경사면(121a) 내지 제3 경사면(121c)이 볼록부(12)의 저면에 도달할 때까지 에칭을 진행시키면, 긴 형상의 길이 방향의 일단부가 그 길이 방향을 향하여 뾰족하게 형성됨과 함께, 길이 방향의 타단부가 사각 형상으로 형성된 형상으로 할 수 있다. 또한, 동일한 형상은, 마스크 형성 공정 후, 제1 에칭 공정 및 제2 에칭 공정 대신에, 습식 에칭만을 행함으로써도 얻을 수 있다.
또한, 상기한 제1 실시 형태에 따른 질화물 반도체 소자(1)의 제조 방법에 있어서, 사파이어 기판(10) 대신에, 상기 사파이어 기판(10D)를 사용함으로써 질화물 반도체 소자를 제조할 수 있다.
1, 2: 질화물 반도체 소자
10, 10A, 10B, 10C, 10D: 사파이어 기판(질화물 반도체 소자용 기판)
11, 12, 111: 볼록부
11A, 12A: 제1 볼록부군
11B, 12B: 제2 볼록부군
11C, 12C: 제3 볼록부군
121a: 제1 경사면
121b: 제2 경사면
121c: 제3 경사면
121d: 제4 경사면
121e: 제5 경사면
20: 버퍼층
30: 질화물 반도체층
31: n형 반도체층
32: 활성층
33: p형 반도체층
40: n 전극
50: 전체면 전극
60: p 전극
M: 마스크
SC: 사파이어 결정

Claims (11)

  1. c면을 주면으로 하고, 상기 주면에 평면으로 보아 긴 형상의 볼록부가 복수 설치된 사파이어 기판과,
    상기 사파이어 기판의 상기 주면 상에 설치된 질화물 반도체층을 구비하고,
    상기 볼록부는, 평면으로 보아, 그 긴 형상의 길이 방향의 외측 테두리가 상기 사파이어 기판의 a면에 대하여 -10° 내지 +10°의 각도의 범위 내가 되는 방향으로 신장되는 질화물 반도체 소자.
  2. 제1항에 있어서,
    상기 볼록부는, 길이 방향의 길이가 짧은 방향의 길이의 2배 이상인 질화물 반도체 소자.
  3. 제1항 또는 제2항에 있어서,
    상기 볼록부는, 짧은 방향에 있어서의 단면의 상부가 뾰족한 형상인 질화물 반도체 소자.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 볼록부는, 길이 방향의 선단이 평면으로 보아 반원형인 질화물 반도체 소자.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 볼록부는, 상기 긴 형상의 길이 방향을 행 방향으로 하고, 상기 긴 형상의 짧은 방향을 열 방향으로 하여, 각각 소정 간격으로 행 방향 및 열 방향으로 배열되고, 상기 열 방향에 있어서 서로 인접하는 행의 볼록부 위치를 각각 행 방향으로 어긋나게 하여 배열되어 있는 질화물 반도체 소자.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 볼록부는, 상기 긴 형상의 길이 방향을 행 방향으로 하고, 상기 긴 형상의 짧은 방향을 열 방향으로 하여, 각각 소정 간격으로 행 방향 및 열 방향으로 배열되고, 상기 열 방향에 있어서 서로 인접하는 행의 볼록부 위치를 각각 행 방향으로 정렬시켜서 배열되어 있는 질화물 반도체 소자.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 사파이어 기판은,
    각각의 상기 긴 형상의 길이 방향의 외측 테두리가 상기 사파이어 기판의 제1a축을 법선으로 하는 a면에 대하여 -10° 내지 +10°의 각도의 범위 내가 되는 방향으로 신장되는 복수의 제1 볼록부를 포함하는 제1 볼록부군과,
    각각의 상기 긴 형상의 길이 방향의 외측 테두리가 상기 사파이어 기판의 상기 제1a축과는 상이한 제2a축을 법선으로 하는 a면에 대하여 -10° 내지 +10°의 각도의 범위 내가 되는 방향으로 신장되는 복수의 제2 볼록부를 포함하는 제2 볼록부군
    을 갖는 질화물 반도체 소자.
  8. 제7항에 있어서,
    상기 제1 볼록부군을 구성하는 상기 제1 볼록부의 길이 방향의 연장선 상에 상기 제2 볼록부군을 구성하는 상기 제2 볼록부가 배치되고,
    상기 제2 볼록부군을 구성하는 상기 제2 볼록부의 길이 방향의 연장선 상에 상기 제1 볼록부군을 구성하는 상기 제1 볼록부가 배치되어 있는 질화물 반도체 소자.
  9. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 사파이어 기판은,
    각각의 상기 긴 형상의 길이 방향의 외측 테두리가 상기 사파이어 기판의 제1a축을 법선으로 하는 a면에 대하여 -10° 내지 +10°의 각도의 범위 내가 되는 방향으로 신장되는 복수의 제1 볼록부를 포함하는 제1 볼록부군과,
    각각의 상기 긴 형상의 길이 방향의 외측 테두리가 상기 사파이어 기판의 상기 제1a축과는 상이한 제2a축을 법선으로 하는 a면에 대하여 -10° 내지 +10°의 각도의 범위 내가 되는 방향으로 신장되는 복수의 제2 볼록부를 포함하는 제2 볼록부군과,
    각각의 상기 긴 형상의 길이 방향의 외측 테두리가 상기 사파이어 기판의 상기 제1a축 및 제2a축과는 상이한 제3a축을 법선으로 하는 a면에 대하여 -10° 내지 +10°의 각도의 범위 내가 되는 방향으로 신장되는 복수의 제3 볼록부를 포함하는 제3 볼록부군
    을 갖는 질화물 반도체 소자.
  10. 제9항에 있어서,
    상기 제1 볼록부군을 구성하는 상기 제1 볼록부의 길이 방향의 연장선 상에 상기 제2 볼록부군을 구성하는 상기 제2 볼록부가 배치되고,
    상기 제2 볼록부군을 구성하는 상기 제2 볼록부의 길이 방향의 연장선 상에 상기 제3 볼록부군을 구성하는 상기 제3 볼록부가 배치되고,
    상기 제3 볼록부군을 구성하는 상기 제3 볼록부의 길이 방향의 연장선 상에 상기 제1 볼록부군을 구성하는 상기 제1 볼록부가 배치되어 있는 질화물 반도체 소자.
  11. 사파이어 기판의 c면측의 표면에 마스크를 설치하여 건식 에칭함으로써, 평면으로 보아 긴 형상이며, 그 긴 형상의 길이 방향의 외측 테두리가 상기 사파이어 기판의 a면에 대하여 -10° 내지 +10°의 각도의 범위 내인 볼록부를 복수 형성하는 에칭 공정과,
    상기 사파이어 기판의 상기 볼록부가 형성된 측의 면 상에 질화물 반도체층을 성장시키는 반도체층 성장 공정
    을 포함하는 질화물 반도체 소자의 제조 방법.
KR1020150075907A 2014-05-30 2015-05-29 질화물 반도체 소자 및 그 제조 방법 KR102334161B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014111966 2014-05-30
JPJP-P-2014-111966 2014-05-30

Publications (2)

Publication Number Publication Date
KR20150138092A true KR20150138092A (ko) 2015-12-09
KR102334161B1 KR102334161B1 (ko) 2021-12-02

Family

ID=53274434

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150075907A KR102334161B1 (ko) 2014-05-30 2015-05-29 질화물 반도체 소자 및 그 제조 방법

Country Status (7)

Country Link
EP (1) EP2950356B1 (ko)
KR (1) KR102334161B1 (ko)
CN (1) CN105280776B (ko)
BR (1) BR102015012604B1 (ko)
MX (1) MX364561B (ko)
RU (1) RU2663684C2 (ko)
TW (1) TWI640104B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6135751B2 (ja) * 2015-02-18 2017-05-31 日亜化学工業株式会社 発光素子
US9773946B2 (en) * 2015-02-18 2017-09-26 Nichia Corporation Light-emitting element comprising a partitioned sapphire substrate
JP7305428B2 (ja) * 2018-06-05 2023-07-10 株式会社小糸製作所 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164296A (ja) * 2000-09-18 2002-06-07 Mitsubishi Cable Ind Ltd 半導体基材及びその作製方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3595277B2 (ja) * 2001-03-21 2004-12-02 三菱電線工業株式会社 ＧａＮ系半導体発光ダイオード
JP4055503B2 (ja) * 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
US7071494B2 (en) * 2002-12-11 2006-07-04 Lumileds Lighting U.S. Llc Light emitting device with enhanced optical scattering
JP4201079B2 (ja) * 2002-12-20 2008-12-24 昭和電工株式会社 発光素子、その製造方法およびｌｅｄランプ
DE102004002132A1 (de) * 2004-01-15 2005-08-11 Man Roland Druckmaschinen Ag Einrichtung zur Erzeugung einer Beschichtung von Druckprodukten einer Druckmaschine
WO2005018008A1 (ja) * 2003-08-19 2005-02-24 Nichia Corporation 半導体素子
CN100438109C (zh) * 2005-05-16 2008-11-26 索尼株式会社 发光二极管、集成发光二极管、其制法、生长方法、光源单元装置、背光装置、显示器和电子器件
JP4462249B2 (ja) * 2005-09-22 2010-05-12 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
JP2008053385A (ja) 2006-08-23 2008-03-06 Mitsubishi Cable Ind Ltd 窒化物半導体発光ダイオード素子
CN101330002A (zh) * 2007-06-20 2008-12-24 中国科学院半导体研究所 用于氮化物外延生长的图形蓝宝石衬底的制作方法
JP2008091942A (ja) 2007-11-22 2008-04-17 Mitsubishi Cable Ind Ltd 窒化物半導体発光ダイオード
JP5556657B2 (ja) * 2008-05-14 2014-07-23 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
KR101533296B1 (ko) * 2008-07-08 2015-07-02 삼성전자주식회사 패턴 형성 기판을 구비한 질화물 반도체 발광소자 및 그제조방법
RU2402837C1 (ru) * 2009-10-21 2010-10-27 Закрытое акционерное общество "ЭПИ-ЦЕНТР" Полупроводниковый светоизлучающий прибор с пористым буферным слоем
US8476658B2 (en) * 2009-11-25 2013-07-02 Jing Jie Dai Semiconductor light-emitting devices
JP5273081B2 (ja) * 2010-03-30 2013-08-28 豊田合成株式会社 半導体発光素子
US8765509B2 (en) * 2010-09-30 2014-07-01 Toyoda Gosei Co., Ltd. Method for producing group III nitride semiconductor light-emitting device
JP2012114204A (ja) * 2010-11-24 2012-06-14 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP5811009B2 (ja) * 2012-03-30 2015-11-11 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体
RU134362U1 (ru) * 2012-06-26 2013-11-10 Закрытое акционерное общество "Светлана-Оптоэлектроника" Гетероструктура на профилированной подложке

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164296A (ja) * 2000-09-18 2002-06-07 Mitsubishi Cable Ind Ltd 半導体基材及びその作製方法

Also Published As

Publication number Publication date
TWI640104B (zh) 2018-11-01
RU2015120619A (ru) 2016-12-20
TW201607075A (zh) 2016-02-16
RU2015120619A3 (ko) 2018-07-05
EP2950356A1 (en) 2015-12-02
BR102015012604B1 (pt) 2022-04-05
MX364561B (es) 2019-04-30
BR102015012604A2 (pt) 2015-12-01
EP2950356B1 (en) 2017-04-05
CN105280776B (zh) 2019-01-01
CN105280776A (zh) 2016-01-27
RU2663684C2 (ru) 2018-08-08
MX2015006833A (es) 2016-01-12
KR102334161B1 (ko) 2021-12-02

Similar Documents

Publication Publication Date Title
US9859465B2 (en) Nitride semiconductor element and method for manufacturing the same
JP5941548B2 (ja) 凹凸パターンを有する基板、これを具備する発光ダイオード及び発光ダイオードの製造方法
US9337390B2 (en) Sapphire substrate and method for manufacturing the same and nitride semiconductor light emitting element
US6613461B1 (en) Gallium nitride-based compound semiconductor chip and method for producing the same, and gallium nitride-based compound semiconductor wafer
US10263152B2 (en) Nitride semiconductor element and method for manufacturing the same
KR20150138092A (ko) 질화물 반도체 소자 및 그 제조 방법
JP6683237B2 (ja) 窒化物半導体素子
US10461222B2 (en) Light-emitting element comprising sapphire substrate with convex portions
KR20130128745A (ko) 기판 내에 보이드를 갖는 발광다이오드 및 그의 제조방법
JP6135751B2 (ja) 発光素子
KR20140023754A (ko) 요철 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법
JP6443524B2 (ja) 窒化物半導体素子およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant