KR20150128670A - 조정된 분리 공급 전압을 발생시키기 위한 방법 및 장치 - Google Patents

조정된 분리 공급 전압을 발생시키기 위한 방법 및 장치 Download PDF

Info

Publication number
KR20150128670A
KR20150128670A KR1020157022032A KR20157022032A KR20150128670A KR 20150128670 A KR20150128670 A KR 20150128670A KR 1020157022032 A KR1020157022032 A KR 1020157022032A KR 20157022032 A KR20157022032 A KR 20157022032A KR 20150128670 A KR20150128670 A KR 20150128670A
Authority
KR
South Korea
Prior art keywords
integrated circuit
voltage
coupled
high voltage
electrically conductive
Prior art date
Application number
KR1020157022032A
Other languages
English (en)
Inventor
토마스 유복 리
루디 자라밀로
패트릭 켈리 리차드스
리 퓨리
Original Assignee
마이크로칩 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크로칩 테크놀로지 인코포레이티드 filed Critical 마이크로칩 테크놀로지 인코포레이티드
Publication of KR20150128670A publication Critical patent/KR20150128670A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33523—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4902—Pulse width modulation; Pulse position modulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)

Abstract

고전압 정격 분리 커패시터들 또는 인덕터들이 1차 집적회로 다이의 일면에 형성된다. 분리 커패시터들 또는 인덕터들은 제1 전압 영역의 1차 집적회로를 2차 전압 영역의 2차 집적회로에 AC 결합시킨다. 분리 커패시터들 또는 인덕터들은 1차 집적회로를 2차 집적회로 다이로부터 DC 분리시킨다. 제1 전압 영역으로부터 제2 전압 영역으로의 분리된 전력 전송이, AC 발진기 또는 PWM 발생기로 고전압 정격 분리 커패시터들 또는 인덕터들을 통해서 제공된다. AC 발진기 전압 진폭은 고전압 정격 분리 커패시터들 또는 인덕터들을 통과하는 전력을 증가시키기 위해서 증가될 수 있다.

Description

조정된 분리 공급 전압을 발생시키기 위한 방법 및 장치{METHOD AND APPARATUS FOR GENERATING REGULATED ISOLATION SUPPLY VOLTAGE}
본 출원은, 2013년 3월 10일에 Thomas Youbok Lee, Rudy jaramillo, Patrick Kelly Richards, 및 Lee Furey에 의해 출원된 "Method and Apparatus for Generating Regulated Isolation Supply Voltage"를 명칭으로 하는 공동 소유의 미국 가출원 61/775,669의 우선권을 청구하며, 상기 가출원은 모든 목적을 위해 참조로서 여기에 포함된다.
본 발명은 고전압 분리에 관한 것으로서, 특히 조정된 공급 전압을 발생시키기 위한 집적된 고전압 분리에 관한 것이다.
많은 애플리케이션들에서 서로 다른 공급 전압들의 분리가 필요한데, 특히, 서로 다른 전압 영역들의 그라운드 전위들과 같은 기준 전위들의 분리가 필요하다. 그러므로, 분리된 공급 전압에 대한 요구가 증가하고 있다. 최근의 산업 애플리케이션들에 있어서, 갈바니(galvanic) 전류와 직류-직류(DC-to-DC) 둘 다의 전기적 분리의 필요성이 예를 들면 서로 다른 그라운드 전위들에서의 데이터 통신과 DC 공급 전압들 둘 다에 대해 증가하고 있다. 전형적인 분리 애플리케이션은, 주로 분리 배리어를 가로지르는 데이터 통신이었다. 하지만, 근년에, 애플리케이션들은, (데이터 통신용) 분리 디바이스도 분리된 직류-직류 에너지 전송 성능들을 또한 포함할 것을 요구한다.
전형적인 전기적 분리 방법들은: 광학적, 예를 들면, 변압기를 통과하는 교류(AC) 또는 전자기적 무선 주파수들을 이용하는 유도형, 커패시터(커패시터는 매우 좋은 갈바닉 분리기임), 등을 포함할 수 있다. 광학적 커플러들은 우수한 신호 분리 디바이스이지만, 저속 데이터 속도(1MHz 이하)로 제한되고 통합시키기에도 너무 크다. 게다가, 광학적 커플러는 분리된 DC 전력을 통과시킬 수 없다. 유도형 및 용량형 분리 구현물들은 높은 데이터 속도를 제공하고, 전기적으로 분리된 전력 전송을 지원하고, 또한, 제조단가가 낮다. 예를 들면, 1kVrms, 2.5kVrms, 4kVrms 등의 분리를 갖기 위해, 서로 다른 전압 영역들의 디바이스들 사이에서 갈바닉 분리에 대한 요구가 매우 높다.
그러므로, 2개의 서로 다른 전압 영역들 중 하나 영역에 있는 디바이스에 조정된 공급 전압을 발생시키면서, 2개의 서로 다른 전압 영역들 사이의 분리를 유지하는 2개의 서로 다른 전압 영역들 사이의 전력 전송이 필요하다.
일 실시예에 따르면, 서로 다른 전압 영역들 간에 조정된 분리 공급 전압을 발생시키는 방법은, 제1 전압 영역에 결합된 1차 집적회로를 제공하는 단계; 제2 전압 영역에 결합된 2차 집적회로를 제공하는 단계; 상기 1차 집적회로의 일면 중 적어도 일부 위에 있는(over) 제1 절연층을 제공하는 단계; 상기 제1 절연층 위에(over) 위치하는 복수의 고전압 정격 분리 커패시터들을 제공하는 단계 -상기 복수의 고전압 정격 분리 커패시터들의 각각은, 상기 제1 절연층 상에 있는 제1 전기 전도층, 각자의 제1 전기 전도층들의 일부 상에 있는 고전압 정격 유전체층, 및 상기 각자의 고전압 정격 유전체층 상에 있는 제2 전기 전도층을 포함함- ; 상기 1차 집적회로 다이에 파형 발생기를 제공하는 단계 -상기 파형 발생기는 상기 제1 전기 전도층들 중 각자의 전도층들에 결합된 출력부들을 구비함- ; 상기 2차 집적회로 내에 있으며 상기 제2 전기 전도층들 중 각자의 전도층들에 결합된 입력부들을 구비하는 교류-직류(AC-to-DC) 변환기를 제공하는 단계 -이에 의해 AC 전력이 파형 발생기로부터 상기 교류-직류 변환기로 전송됨- ; 상기 교류-직류 변환기의 출력부에 결합되고 기준 전압 피드백 출력부를 구비하는 전압 조정기를 제공하는 단계; 및 상기 전압 조정기 기준 전압 피드백 출력부에 결합된 입력부와 또 하나의 제2 전기 전도층에 결합된 출력부를 갖는 펄스폭 변조기를 제공하는 단계를 포함하고, 상기 파형 발생기는 각자의 또 하나의 제1 전기 전도층에 결합된 제어 입력부를 구비하고, 이에 의해 상기 펄스폭 변조기는 상기 파형 발생기의 출력부를 제어한다.
또하나의 실시예에 따르면, 서로 다른 전압 영역들 사이에서 조정된 분리 공급 전압을 발생시키는 방법은, 제1 전압 영역에 결합된 1차 집적회로를 제공하는 단계; 제2 전압 영역에 결합된 2차 집적회로를 제공하는 단계; 상기 1차 집적회로의 일면의 적어도 일부 위에 있는 제1 절연층을 제공하는 단계; 상기 제1 절연층 위에(over) 위치하는 복수의 고전압 정격 분리 변압기들을 제공하는 단계 -상기 복수의 고전압 정격 분리 변압기들의 각각은, 상기 제1 절연층 상에 있는 제1 인덕터, 각자의 제1 인덕터의 일부 상에 있는 고전압 정격 유전체층, 및 상기 각자의 고전압 정격 유전체층 상에 있는 제2 인덕터를 포함함- ; 상기 1차 집적회로 다이에 파형 발생기를 제공하는 단계 -상기 파형 발생기는 상기 제1 인덕터들 중 각자의 인덕터들에 결합된 출력부들을 구비함- ; 2차 집적회로에 있으며 상기 제2 인덕터들 중 각자의 인덕터들에 결합된 입력부들을 구비한 교류-직류(AC-to-DC) 변환기를 제공하는 단계 -이에 의해, AC 전력이 상기 파형 발생기로부터 상기 교류-직류 변환기로 전송됨- ; 상기 교류-직류 변환기의 출력부에 결합된 전압 조정기를 제공하는 단계 -상기 전압 조정기는 기준 전압 피드백 출력부를 구비함- ; 및 상기 전압 조정기 기준 전압 피드백 출력부에 결합된 입력부와 또 하나의 제2 인덕터에 결합된 출력부를 구비한 펄스폭 변조기를 제공하는 단계를 포함하고, 상기 파형 발생기는 각자의 또 하나의 제1 인덕터에 결합된 제어 입력부를 구비하고, 이에 의해 상기 펄스폭 변조기가 상기 파형 발생기의 출력부를 제어한다.
더욱 또하나의 실시예에 따르면, 서로 다른 전압 영역들 사이에서 조정된 분리 공급 전압을 갖는 집적회로 디바이스로서: 제1 전압 영역에 결합된 1차 집적회로; 제2 전압 영역에 결합된 2차 집적회로; 상기 1차 집적회로의 일면의 적어도 일부 위에 있는 제1 절연층; 상기 제1 절연층 위에 위치한 복수의 고전압 정격 분리 커패시터들 -상기 복수의 고전압 정격 분리 커패시터들의 각각은, 상기 제1 절연층 상에 있는 제1 전기 전도층, 각자의 제1 전기 전도층들의 일부 상에 있는 고전압 정격 유전체층, 및 상기 각자의 고전압 정격 유전체층 상의 제2 전기 전도층을 포함함- ; 상기 1차 집적회로 다이에 있는 파형 발생기 -상기 파형 발생기는 상기 제1 전기 전도층들 각자의 전도층들에 결합된 출력부들을 구비함- ; 상기 2차 집적회로에 있으며 상기 제2 전기 전도층들 각자의 전도층들에 결합된 입력부들을 구비한 교류-직류(AC-to-DC) 변환기 -이에 의해, AC 전력이 상기 파형 발생기로부터 상기 교류-직류 변환기로 전송됨- ; 상기 교류-직류 변환기의 출력부에 결합된 전압 조정기 -상기 전압 조정기는 기준 전압 피드백 출력부를 구비함- ; 및 상기 전압 조정기 기준 전압 피드백 출력부에 결합된 입력부와 또 하나의 제2 전기 전도층에 결합된 출력부를 구비한 펄스폭 변조기를 포함하고, 상기 파형 발생기는 또 하나의 제1 전기 전도층의 각자에 결합된 제어 입력부를 구비하고, 이에 의해 상기 펄스폭 변조기가 상기 파형 발생기의 출력부를 제어한다.
추가 실시예에 따르면, 상기 1차 집적회로 다이에 있으며, 상기 파형 발생기에 결합된 입력부들과 상기 제1 전기 전도층들 중 각자의 전도층들에 결합된 출력부들을 구비한 푸시-풀 드라이버들이 제공될 수 있다. 추가 실시예에 따르면, 상기 제2 전기 전도층들의 적어도 일부 위에 있으며, 상기 고전압 정격 유전체층과 상기 제1 전기 전도층들의 일부 위에 있는 제2 절연층이 제공될 수 있으며, 상기 제2 절연층은, 제1 본드 와이어들이 상기 제1 전기 전도층들을 상기 1차 집적회로의 회로 연결 패드들에 결합시키도록 상기 제1 전기 전도층들 위에 있는 제1 개구들, 및 제2 본드 와이어들이 상기 제2 전기 전도층들을 상기 2차 집적회로의 회로 연결 패드들에 결합시키도록 상기 제2 전기 전도층들 위에 있는 제2 개구들을 구비할 수 있다.
추가 실시예에 따르면, 집적회로 패키지는, 상기 1차 집적회로, 상기 2차 집적회로, 및 상기 고전압 정격 분리 커패시터들을 캡슐화할 수 있다. 추가 실시예에 따르면, 상기 1차 집적회로는 마이크로컨트롤러일 수 있다. 추가 실시예에 따르면, 상기 고전압 정격 유전체층은 실리콘이산화물(SiO2)을 포함할 수 있다. 추가 실시예에 따르면, 상기 고전압 정격 유전체층은 실리콘질화물(SiN)을 포함할 수 있다. 추가 실시예에 따르면, 상기 고전압 정격 유전체층은 옥시나이트라이드(Oxynitirde)를 포함할 수 있다. 추가 실시예에 따르면, 상기 고전압 정격 유전체층은, 서로 다른 두께들의 산화물이 도핑되었거나 도핑되지 않은, 그리고 표준 기법에 의해 증착되거나 성장된 스택(stacked) 층들을 포함할 수 있다. 추가 실시예에 따르면, 상기 고전압 정격 유전체층들의 각각은 대략 4 미크론(μ)의 두께를 가질 수 있다. 추가 실시예에 따르면, 상기 고전압 정격 분리 커패시터들의 각각은 대략 10 피코패럿의 커패시턴스 값을 가질 수 있다.
추가 실시예에 따르면, 상기 제1 전기 전도층 및 상기 제2 전기 전도층은 금속일 수 있다. 추가 실시예에 따르면, 상기 제1 전기 전도층 및 상기 제2 전기 전도층은 알루미늄이 포함될 수 있다. 추가 실시예에 따르면, 상기 제1 전기 전도층 및 상기 제2 전기 전도층은 구리가 포함될 수 있다. 추가 실시예에 따르면, 상기 제1 전기 전도층 및 상기 제2 전기 전도층은, 티타늄, 탄탈륨, 코발트, 몰리브덴, 및 그들의 실리사이드(silicide)들 및 살리사이드(salicide)들로 이루어진 그룹 중 임의의 하나 이상으로부터 선택될 수 있다.
추가 실시예에 따르면, 상기 푸시-풀 드라이버들의 출력부들의 각각은 상기 제1 전기 전도층들의 적어도 2개에 결합되고, 대응하는 적어도 2개의 제2 전기 전도층들은 상기 교류-직류 변환기에 결합될 수 있다. 추가 실시예에 따르면, 상기 파형 발생기는 발진기이고, 상기 펄스폭 변조기는 상기 발진기의 출력 진폭을 제어할 수 있다. 추가 실시예에 따르면, 상기 파형 발생기는 발진기이고, 상기 펄스폭 변조기는 상기 발진기의 출력 주파수를 제어할 수 있다.
추가 실시예에 따르면, 전압 체배기는, 상기 제1 전압 영역의 전압원에 결합되고 체배된 동작 전압을 상기 푸시-풀 드라이버들에 공급할 수 있다. 추가 실시예에 따르면, 상기 전압 체배기는 상기 전압원을 2배로 체배한다. 추가 실시예에 따르면, 상기 전압 체배기는 상기 전압원을 3배로 체배한다. 추가 실시예에 따르면, 상기 교류-직류 변환기는 로우 패스필터를 더 포함할 수 있다. 추가 실시예에 따르면, 상기 교류-직류 변환기는 전압 2배기를 더 포함할 수 있다. 추가 실시예에 따르면, 상기 파형 발생기는 전력 스위치들을 포함하고, 상기 펄스폭 변조기는 상기 전력 스위치들의 온 및 오프 듀티 사이클들을 제어할 수 있다.
더욱 또하나의 실시예에 따르면, 서로 다른 전압 영역들 사이에서 조정된 분리 공급 전압을 갖는 집적회로 디바이스는: 제1 전압 영역에 결합된 1차 집적회로; 제2 전압 영역에 결합된 2차 집적회로; 상기 1차 집적회로의 일면의 적어도 일부 위에 있는 제1 절연층; 상기 제1 절연층 위에 위치한 복수의 고전압 정격 분리 변압기들 -상기 복수의 고전압 정격 분리 변압기들의 각각은, 상기 제1 절연층 상에 있는 제1 인덕터, 각자의 제1 인덕터의 일부 상에 있는 고전압 정격 유전체층, 및 상기 각자의 고전압 정격 유전체층 상에 있는 제2 인덕터를 포함함- ; 상기 1차 집적회로 다이에 있는 파형 발생기 -상기 파형 발생기는 상기 제1 인덕터들 중 각자의 인덕터들에 결합된 출력부들을 구비함- ; 상기 2차 집적회로에 있으며 상기 제2 인덕터들 중 각자의 인덕터들에 결합된 입력부들을 구비한 교류-직류(AC-to-DC) 변환기 -이에 의해, AC 전력은 상기 파형 발생기로부터 상기 교류-직류 변환기로 전송됨- ; 상기 교류-직류 변환기의 출력부에 결합된 전압 조정기 -상기 전압 조정기는 기준 전압 피드백 출력부를 구비함- ; 및 상기 전압 조정기 기준 전압 피드백 출력부에 결합된 입력부와 또 하나의 제2 인덕터에 결합된 출력부를 구비하는 펄스폭 변조기를 포함할 수 있고, 상기 파형 발생기는 또 하나의 제1 인덕터 각자에 결합된 제어 입력을 가질 수 있고, 이에 의해 상기 펄스폭 변조기는 상기 파형 발생기의 출력부를 제어할 수 있다.
추가 실시예에 따르면, 푸시-풀 드라이버들은, 상기 1차 집적회로 다이에 있으며, 상기 파형 발생기에 결합된 입력부들과 상기 제1 인덕터들 중 각자의 인덕터들에 결합된 출력부들을 구비할 수 있다. 추가 실시예에 따르면, 상기 제2 인덕터들의 적어도 일부 위에 있고, 상기 고전압 정격 유전체층들과 상기 제1 인덕터들의 일부들 위에 있는 제2 절연층이 더 제공될 수 있고, 상기 제2 절연층은, 제1 본드 와이어들이 상기 제1 인덕터들을 상기 제1 집적회로 상의 회로 연결 패드들에 결합시키도록 상기 제1 전기 전도층들 위에 있는 제1 개구들, 및 제2 본드 와이어들이 상기 제2 인덕터들을 상기 2차 집적회로 상의 회로 연결 패드들에 결합시키도록 상기 제2 전기 전도층들 위에 있는 제2 개구들을 포함할 수 있다.
추가 실시예에 따르면, 집적회로 패키지는 상기 1차 집적회로, 2차 집적회로, 및 상기 고전압 정격 분리 변압기들을 캡슐화할 수 있다. 추가 실시예에 따르면, 상기 1차 집적회로는 마이크로컨트롤러일 수 있다. 추가 실시예에 따르면, 상기 고전압 정격 유전체층은 실리콘이산화물(SiO2)을 포함할 수 있다. 추가 실시예에 따르면, 상기 고전압 정격 유전체층은 실리콘질화물(SiN)을 포함할 수 있다. 추가 실시예에 따르면, 상기 고전압 정격 유전체층은 옥시나이트라이드(Oxynitride)를 포함할 수 있다. 추가 실시예에 따르면, 상기 고전압 정격 유전체층은 서로 다른 두께들의 산화물이 도핑되거나 도핑되지않은, 그리고 표준 기법에 의해 증착되거나 성장된 스택층들을 포함할 수 있다. 추가 실시예에 따르면, 상기 고전압 정격 유전체층들의 각각은 대략 4 미크론(μ)의 두께를 가질 수 있다. 추가 실시예에 따르면, 상기 교류-직류 변환기는 로우패스 필터를 더 포함할 수 있다. 추가 실시예에 따르면, 상기 파형 발생기는 전력 스위치들을 포함하고, 상기 펄스폭 변조기는 상기 전력 스위치들의 온 및 오프 듀티 사이클들을 제어할 수 있다.
본 개시는 첨부한 도면들과 결합된 이하의 설명을 보다 완전하게 이해될 수 있다.
도 1 및 1a은, 본 발명의 특정 예시적 실시예에 따른, 집적회로에 형성된 고전압 정격 분리 커패시터의 개략적인 입면도(elevational view)이다.
도 1b 및 1c은, 본 발명의 또 하나의 특정 예시적 실시예에 따른, 집적회로에 형성된 고전압 정격 분리 커패시터의 개략적인 입면도이다.
도 1d 및 1e은, 본 발명의 또다른 하나의 특정 예시적 실시예에 따른, 집적회로에 형성된 고전압 정격 분리 인덕터들의 개략적인 입면도 및 평면도이다.
도 1f은, 본 발명의 더욱 또다른 하나의 특정 예시적 실시예에 따른, 적어도 하나의 집적회로 패키지의 제1 집적회로 다이와 제2 집적회로 다이에 결합된 고전압 정격 분리 인덕터들의 개략적인 평면도이다.
도 2는, 본 발명의 특정 예시적 실시예들에 따른, 집적회로에 형성된 고전압 정격 분리 디바이스의 개략적인 정사도(orthogonal view)이다.
도 3은, 본 발명의 특정 예시적 실시예들에 따른, 1차 집적회로에 형성되고 2차 집적회로에 결합된 복수의 고전압 정격 분리 커패시터들에 대한 개략적인 평면도이다.
도 4는, 본 발명의 특정 예시적 실시예들에 따른, 1차 집적회로와 2차 집적회로 사이에 전력 회로와 신호 회로를 결합시키는 복수의 고전압 정격 분리 커패시터들에 대한 개략적인 블록도이다.
도 5는, 본 발명의 더욱 또다른 하나의 특정 예시적 실시예에 따른, 1차 집적회로와 2차 집적회로 사이에 전력 회로와 신호 회로를 결합시키는 복수의 고전압 정격 분리 커패시터들에 대한 개략적인 블록도를 도시한 도면으로서, 여기서, 2차 집적회로의 회로들은 1차 집적회로로부터 2차 집적회로로의 전력 전송을 제어한다.
도 5a는, 본 발명의 특정 예시적 실시예들에 따른, 1차 집적회로와 2차 집적회로 사이에 전력 회로와 제어 회로를 결합시키는 복수의 고전압 정격 분리 인덕터들에 대한 개략적인 블록도이다.
도 6은, 본 발명의 교시들에 따른, 10 피코패럿(pF) 커패시터의 전류 이송 성능들 대(對) 상기 커패시터에 인가되는 신호 주파수의 표와 그래프를 도시한다.
도 7 및 7a은, 본 발명의 또 하나의 특정 예시적 실시예에 따른, 집적회로에 형성된 복수의 역적층된(inverse stacked) 고전압 정격 분리 커패시터들에 대한 개략적인 입면도이다.
도 8은, 본 발명의 또 하나의 특정 예시적 실시예에 따른, 1차 집적회로에 형성되고 제1의 2차 집적회로와 제2의 2차 집적회로에 결합된 복수의 고전압 정격 분리 커패시터들에 대한 개략적인 평면도이다.
본 개시는 다양한 변형들 및 대안의 형태들을 허용하지만, 그의 특정 예시적 실시예들이 도면들에 도시되었고 본 명세서에서 상세히 설명된다. 하지만, 그 특정 예시적 실시예들에 대한 설명은 본 개시를 여기에 개시된 특정 형태들로 한정하고자 하는 것이 아니고, 오히려, 본 개시는 부속된 특허청구범위에서 정의되는 모든 변형들 및 균등물을 포괄하는 것으로 이해되어야 한다.
다양한 실시예들에 따르면, 분리된 공급 전압이 발생될 수 있는데, 이 전압은 1차 공급원으로부터 전기적으로 분리된다. 이러한 특징은, 최근의 전자장비 시스템 설계에서 특히 요구될 수 있다. 직류-직류 분리 및 교류-직류(AC-to-DC) 분리는 이러한 예시이다. 각종 실시예들에 따라, (a) 용량형 또는 유도형 커플링들을 이용하는 분리 배리어를 가로질러 1차측으로부터 2차측으로 전력을 전송하는 방법이 제안되고; 그리고 (b) 분리된 피드백 네트워크를 이용하여 분리된 2차 전력을 조정하는(regulating) 방법이 제안된다. 이러한 애플리케이션에 있어서, 서로 다른 전압 영역의 집적회로들 사이에 전기적(예를 들면, 갈바닉) 분리 배리어를 생성하기 위하여, 고전압 정격(>3,000 Vrms) 실리콘 커패시터들 또는 변압기에 의해 결합된 인덕터들(transformer coupled inductors)이 이용될 수 있다.
다양한 실시예들에 따르면, 대략 3,000 Vrms 고전압 정격 커패시터 또는 인덕터를 제공할 수 있는, 분리 디바이스를 위한 용량형 결합체들(capacitive couplings)이 제조될 것이다. 다양한 실시예들에 따르면, SiO2 유전 절연체를 갖는 특수한 전극 형태로 형성될 수 있는 저가의 고전압 정격 커패시터 또는 인덕터를 만드는 방법이 제안된다.
다양한 실시예들에 따르면, DC-to-DC 에너지 전송은: DC 에너지(VDD1)를 가변 발진 주파수 또는 (외부 또는 내부로부터) 조정가능한 PWM으로 변환하는 것; 용량형 매체 또는 유도형 매체를 이용하여 분리 배리어를 가로질러 AC 에너지를 전송하는 것; 정류기와 조정기를 이용하여 2차 공급 전압(VDD2)을 생성하는 것; 그리고 2차 디바이스의 조정된 전압을 원격 모니터링하는 것을 포함할 수 있다. 발진기 출력 주파수(또는 PWM)는, 2차 디바이스(조정된 전압 출력 레벨 표시기)로부터의 피드백 신호에 기반하여 자동-동조될(auto-tune) 수 있다.
갈바닉 분리 배리어를 횡단하는(over) 1차 DC 에너지를 이용하여 분리 공급 전압을 발생시키기 위해서는, 2차 공급 전압이 (분리 배리어를 횡단하는(over)) 용량형 또는 유도형 에너지 결합 방법으로 1차 공급 전압을 이용함으로써 발생될 수 있다.
일 실시예에 따르면, 2차 공급은 제2 전압 영역의 부하 전류를 제공하기에 충분한 전력(P=V*I)을 갖는다. 조정된 분리 전압은, 상기 전압에 연결된 디바이스들의 최대 부하 전류에 부합하도록 설계될 수 있다.
추가로, 분리 커패시터들 또는 인덕터들을 단일 집적회로 패키지의 다른 디바이스들과 어떻게 내부-연결시킬 것인지가 개시될 것이다.
다음의 애플리케이션들이 본 명세서에 개시될 것이지만, 이들은 여기에 개시된 다양한 실시예들에서 논의된 특정 애플리케이션들로 제한되지 않는다:
(a) 1차 디바이스의 제1 전압 영역의 DC 에너지를 고전압 분리 배리어에 의해 분리된 2차 디바이스의 제2 전압 영역으로 전송하는 방법,
(b) 1차 디바이스의 DC 전력 공급 전압을 AC 에너지로 변환하는 방법.
(c) AC 에너지를, 유도형 또는 용량형 결합을 이용하여 분리 배리어에 의해 분리된 제2 전압 영역의 DC 에너지로 전송하는 방법,
(d) 2차 DC 공급 전압을 조정하는 방법, 및,
(e) 2차 디바이스에 전력을 공급할 충분한 에너지를 공급하기 위해, 필요하다면, 분리 커패시터들을 병렬로 연결함.
이제 도면들을 참조하여, 예시적 실시예들에 대한 상세가 도식적으로 설명된다. 도면들에서 동일한 요소들은 동일한 번호들로 표시될 것이며, 유사한 요소들은 서로 다른 소첨자를 갖는 동일한 번호들로 표시될 것이다.
도 1 및 1a을 보면, 본 발명의 특정 예시적 실시예에 따른, 집적회로에 형성된 고전압 정격 분리 커패시터의 개략적인 입면도가 도시된다. 전체적으로 번호(100)로 표시된 고전압 정격 분리 커패시터는, 제1 전도층(106), 제2 전도층(112), 제1 전도층(106)과 제2 전도층(112)의 사이에 있는 고전압 정격 유전체(절연)층(110), 그리고, 제1 전도층(106)의 일부와 제2 전도층(112) 위에 있는 예를 들면 패시베이션(passivation)인 절연층(108)을 포함할 수 있다. 제1 패드 개구(114)는 제1 전도층(106)으로의 전기적 접근(access)을 제공하기 위해 이용될 수 있다. 제2 패드 개구(116)는 제2 전도층(112)으로의 전기적 접근을 제공하기 위해 이용될 수 있다. 고전압 정격 분리 커패시터(100)는 집적회로(102)에 배치된 절연층(104) 상에 위치하고 거기에 부착될 수 있다.
적어도 하나의 고전압 정격 분리 커패시터(100)는, 제1 전도층(106)을 형성하기 위한 제1 마스크와, 제2 전도층(112)과 고전압 정격 유전체층(110)을 형성하기 위한 제2 마스크를 이용하여 제조될 수 있다. 제3 마스크가, 절연(예를 들면, 패시베이션)층(108)에 제1 패드 개구(114) 및 제2 패드 개구(116)를 형성하기 위해 이용될 수 있다. 다른 공정 제조 단계들이 동일한 성공율로 이용될 수 있을 것으로 생각되며 이는 본 발명의 범위에 있고, 집적회로 제조분야에서 통상의 기술을 가진 자 및 본 발명의 이득을 가진 자는 여전히 본 발명의 사상과 의도 내에 있을 이러한 대안적 설계들을 도출할 수 있을 것이다.
제1 전도층(106) 및 제2 전도층(112) 각각은, 비한정적인 예로써, 알루미늄, 구리, 티타늄, 탄탈륨, 코발트, 몰리브덴, 이들의 실리사이드(silicide)들 및 살리사이드(salicide)들 등과 같은 전도성 금속 재료를 포함할 수 있다. 절연층(104)은, 비한정적인 예로써, 실리콘이산화물(SiO2), 실리콘질화물(SiN), 옥시나이트라이드, 또는 서로 다른 두께들로 산화물의 도핑되거나 도핑되지않은, 그리고 표준 기법들에 의해 침착되거나(deposited) 성장된 스택(stack) 층들일 수 있다. 고전압 정격 유전체층(110)은, 비한정적인 예로써, 실리콘이산화물(SiO2), 실리콘질화물(SiN), SiOxNy, 산화물-질화물-산화물(ONO) 등일 수 있다. 절연 유전체층(110)의 두께는, 고전압 정격 분리 커패시터(100)의 내전압 성능들을 결정할 수 있고, 비한정적인 예로써, 대략 3,000 볼트 DC 절연 항복 전압(breakdown voltage)에 대하여 대략 4 미크론 두께의 SiO2일 수 있다. 절연층(108)은, 저전압 패드(114) 및 고전압 패드(116)로의 연결을 위한 개구들을 갖는 보호용 패시베이션층, 예를 들면, 실리콘이산화물, 실리콘질화물 등일 수 있다. 용어들, "고전압 패드" 및 "저전압 패드"는, 전력, 그라운드, 또는 신호들 중 어느 하나를 위한 어떠한 직류(DC) 연결부들도 갖지 않는 서로 다른 전압 영역들을 의미한다. 전압차들은, 전압 영역들 사이에서 크거나 작을 수 있으며, 그리고, 또한 대전압 과도전류들(transients) 등에 영향을 받는 디바이스들, 예를 들면, 낙뢰, 전력 스위칭 과도전류들(transients) 등에 의해 생길 수 있는 유도 기전력(EMF) 전압들에 영향을 받는 센서들로부터의 보호 및 상기 센서들의 분리를 위해 이용될 수도 있다.
이제, 도 1a을 보면, 고전압 정격 분리 커패시터(100) 어셈블리의 제1 전도층(106)은, 집적회로(102)(이하, 1차 IC(102)라고 함)의 리드 핑거들(120) 및/또는 연결 패드들에 본드 와이어들(124)을 이용하여 연결될 수 있다. 고전압 정격 분리 커패시터(100) 어셈블리의 전도층(112)은, 제2 집적회로(118)(이하, 2차 IC(118)라고 함)의 연결 패드들 및/또는 리드 핑거들(122)에 본드 와이어들(126)을 이용하여 연결될 수 있다. 2차 IC(118)는 본드 와이어들(128)을 이용하여 리드 핑거들(122)에 연결될 수도 있다. 1차 IC(102)는 제1 전압 영역에서 동작하도록 구성될 수 있고, 2차 IC(118)는 제2 전압 영역에서 동작하도록 구성될 수 있다. 제1 전압 영역과 제2 전압 영역 사이의 그라운드 및 전압 전위들은 수천 볼트 차이를 가질 수 있는데, 고전압 정격 유전체층(110)의 전압견딤(절연파괴), 예를 들면 유전체층 두께에 의해서 단지 한정될 수 있다. 리드 핑거들(120)은 제1 전압 영역에 결합될 수 있으며, 리드 핑거들(122)은 제2 전압 영역에 결합될 수 있다. 1차 IC(102), 고전압 정격 분리 커패시터(100), 2차 IC(118), 및 리드 핑거들(120, 122)의 일부들은, 집적회로 패키지(130), 예를 들면, 에폭시에 의해 캡슐화될 수 있다. 다이 패들(paddle)이 이용될 수 있지만 도면의 명료성을 위해 도시하지 않았다. 리드 핑거들 이외에도 예를 들면, 볼 범프들 등과 같은 다른 집적회로 외부 연결 노드들이 이용될 수 있음이 예상될 수 있으며 본 발명의 범위에 있다.
도 1b 및 1c을 보면, 본 발명의 또 하나의 특정 예시적 실시예에 따른, 집적회로에 형성된 고전압 정격 분리 커패시터에 대한 개략적인 입면도가 도시되어 있다. 전체적으로 번호(100a)로 표시된 고전압 정격 분리 커패시터는, 제1 전도층(106), 제2 전도층(112), 제1 전도층(106)과 제2 전도층(112) 사이에 있는 고전압 정격 유전체(절연)층(110), 및 제1 전도층(106)의 일부 및 제2 전도층(112) 위에 있는(over) 예를 들면 패시베이션인 절연층(108)을 포함할 수 있다. 전도성 재료(132)가 제1 전도층(106) 위에 있을(over) 수 있는 고전압 정격 유전체층(110) 내의 개구를 채우는 데에 이용될 수 있다. 전도성 재료(132)는 제1 전도층(106)으로의 전기적 접근을 제공하기 위해 이용될 수 있다. 제2 패드 개구(116)는 제2 전도층(112)으로의 전기적 접근을 제공하기 위해 이용될 수 있다. 고전압 정격 분리 커패시터(100a)는 집적회로(102)에 배치된 절연층 위에(over) 위치하고 거기에 부착될 수 있다. 고전압 정격 분리 커패시터(100a)의 동작은, 상술한 고전압 정격 분리 커패시터(100)의 동작과 실질적으로 동일하다.
도 1d 및 1e를 보면, 본 발명의 또 하나의 특정 예시적 실시예에 따른, 집적회로에 형성된 고전압 정격 분리 인턱터들에 대한 개략적인 입면도 및 평면도가 도시되어 있다. 전체적으로 번호(500)로 표시된 고전압 정격 분리 인턱터는, 제1 유도층(560), 제2 유도층(558), 제1 유도층(560)과 제2 유도층(558) 사이에 있는 절연 유전층(510), 및 제1 유도층(560)의 일부와 제2 유도층(558) 위에 있는 절연층(108)을 포함할 수 있다. 제1 패드 개구들(514)은 제1 전도층(560)으로의 전기적 접근(access)을 제공하기 위해 이용될 수 있다. 제2 패드 개구들(516)은 제2 유도층(558)으로의 전기적 접근을 제공하기 위해 이용될 수 있다. 고전압 정격 분리 인덕터들(500)은, 집적회로(102)에 배치된 절연층(104) 위에 배치되고 거기에 부착될 수 있다.
제1 유도층(560) 및 제2 유도층(558) 각각은, 비한정적인 예를 들면, 알루미늄, 구리, 티타늄, 코발트, 몰리브덴, 그들의 실리사이드들 및 살리사이드들 등과 같은 전도성 금속 재료, 및/또는, 비한정적인 예를 들면, 산화물-질화물-산화물(ONO), 티타늄 질화물 등의 스택(stacked) 층들과 같은 전도성 비금속 재료들의 평탄한 코일들을 포함할 수 있다. 절연층(104)은, 비한정적인 예를 들면, 실리콘 이산화물(SiO2), 실리콘 질화물 등일 수 있다. 절연 유전층(510)은, 비한정적인 예를 들면, 실리콘 이산화물(SiO2), 실리콘 질화물(SiN), SiOxNy 등일 수 있다. 절연 유전층(510)의 두께는, 고전압 정격 분리 인턱터들(500)의 내전압 성능들을 결정할 수 있으며, 비한정적인 예를 들면, 약 3,000V DC 절연 항복 전압을 위하여 대략 4 미크론(μ) 두께의 SiO2일 수 있다. 절연층(108)은, 예를 들면, 실리콘 이산화물, 실리콘 질화물 등의, 저전압 패드들(514) 및 고전압 패드들(516)에 대한 연결을 위한 개구들을 갖는 보호 패시베이션층일 수 있다. 용어들, "고전압 패드" 및 "저전압 패드"는, 전력, 그라운드, 또는 신호들 중 어느 하나를 위한 어떠한 직류(DC) 연결부들도 갖지 않는 서로 다른 전압 영역들을 의미한다. 전압 차들은 전압 영역들 사이에서 크거나 작을 수 있으며, 그리고, 또한 대전압 과도상태들(transients) 등에 영향을 받는 디바이스들, 예를 들면, 낙뢰, 전력 스위칭 과도상태들(transients) 등에 의해 생길 수 있는 유도 기전력(EMF) 전압들에 영향을 받는 센서들로부터의 보호 및 상기 센서들의 분리를 위해 전압 차들이 이용될 수도 있다.
이제, 도 1d를 보면, 고전압 정격 분리 인덕터들(500) 어셈블리의 제1 유도층(560)은, 본드 와이어들(524)로, 리드 핑거들(120) 및/또는, 집적회로(102)(이하, "1차 IC(102)"라고 함)의 연결 패드들에 연결될 수 있다. 고전압 정격 분리 인덕터들(500) 어셈블리의 유도층(558)은, 본드 와이어들(526)로, 제2 집적회로(118)(이하, "2차 IC(118)"라고 함)의 연결 패드들 및/또는 리드 핑거들(122)에 연결될 수 있다. 2차 IC(118)는 본드 와이어들(128)로 리드 핑거들(122)에 연결될 수 있다. 1차 IC(102)는 제1 전압 영역에서 동작하도록 구성될 수 있고, 2차 IC(118)는 제2 전압 영역에서 동작하도록 구성될 수 있다. 제1 전압 영역과 제2 전압 영역 사이의 그라운드 및 전압 전위들은 수천 볼트 차이일 수 있는데, 절연 유전체층(510)의 전압견딤(절연파괴; breakdown) 예를 들면 유전체층의 두께에 의해서 단지 한정될 수 있다. 리드 핑거들(120)은 제1 전압 영역에 결합될 수 있으며, 리드 핑거들(122)은 제2 전압 영역에 결합될 수 있다. 1차 IC(102), 고전압 정격 분리 인덕터들(500), 2차 IC(118), 및 리드 핑거들(120, 122)의 일부들은, 집적회로 패키지(130a) 예를 들면, 에폭시에 의해 캡슐화될 수 있다. 다이 패들(paddle)이 이용될 수 있지만 도면의 명료성을 위해 도시하지 않았다.
고전압 정격 분리 인덕터들(500)은 4개의 공정 마스크들: 1) 제1 금속(제1 유도층(560)), 2) 제2 금속(제2 유도층(558), 3) 저전압 패드들(514), 및 4) 패시베이션 개구을 이용하여 형성될 수 있다. 다른 공정 제조 단계들이 동일한 성공율로 이용될 수 있을 것으로 생각되며 이는 본 발명의 범위에 있고, 집적회로 제조분야에서 통상의 기술을 가진 자 및 본 발명의 이득을 가진 자는 여전히 본 발명의 사상과 의도 내에 있을 이러한 대안적 설계들을 도출할 수 있을 것이다.
도 1f를 보면, 본 발명의 또 하나의 특정 예시적 실시예에 따른, 적어도 하나의 집적회로 패키지의 제1 집적회로 다이 및 제2 집적회로 다이에 결합된 고전압 정격 분리 인덕터들에 대한 개략적인 평면도가 도시되어 있다. 전체적으로 번호(500a)로 표시된 고전압 정격 분리 인덕터들은, 적어도 하나의 집적회로 패키지(130b)에 패키징될 수 있는 1차 실리콘 다이 및 2차 실리콘 다이로부터 분리되어 패키징될 수 있다. 고전압 정격 분리 커패시터(500a)는, 예를 들면, 스크랩(scrap) 집적회로 다이 상에 도 1d 및 1e에 도시된 인덕터들(500)과 실질적으로 같은 방식으로 제조될 수 있다. 인덕터(500a)의 제1 코일(560)(도 1d)은, 제1 전압 영역에 있을 수 있는 1차 실리콘 다이(102)에 결합될 수 있다. 제2 코일(558)은 제2 전압 영역에 있을 수 있는 2차 실리콘 다이(118)에 결합될 수 있다. 적어도 하나의 집적회로 패키지(130b)와 분리 인덕터 집적회로 패키지(632) 사이의 연결부들은, 집적회로 패키지들(130b 및 632)의 외부 연결부들(120, 122, 620 및 622)(예를 들면, "핀")일 수 있다. 이러한 외부 연결부들(120, 122, 620 및 622)은, 각자의 1차 실리콘 다이(102) 및 2차 실리콘 다이(118)와 인덕터(들)(500a)의 각자의 제1 코일(560) 및 제2 코일(558) 사이에 전기 연결부들을 제공할 수 있다. 집적회로 패키지(130b 및 500a)의 외부 연결부들(120, 122, 620 및 622)은, 함께 원하는대로, 인쇄 회로 기판 상의 전도성 트레이스들과 결합될 수 있다(도시하지 않음).
도 2를 보면, 본 발명의 특정 예시적 실시예들에 따른, 집적회로에 형성된 고전압 정격 분리 커패시터의 개략적인 정사도가 도시되어 있다. 고전압 정격 분리 커패시터(100)가, 1차 IC(102)에 부착되고, 본드 와이어들(124)을 이용하여 리드 핑거들(120)의 일부에 연결되고, 본드 와이어들(124a)을 이용하여 1차 IC(102)에 연결되고, 본드 와이어들(126)을 이용하여 2차 IC(118)에 연결되고, 및/또는 본드 와이어(126a)를 이용하여 리드 핑거들(122)에 연결된 것을 보여준다. 고전압 정격 분리 커패시터(100)는, 1차 IC(102)의 일면의 절연층(104), 예를 들면 패시베이션층에 부착될 수 있다.
도 3을 보면, 본 발명의 특정 예시적 실시예들에 따른, 1차 집적회로에 형성되고 2차 집적회로에 결합된 복수의 고전압 정격 분리 커패시터들의 개략적인 평면도가 도시되어 있다. 복수의 고전압 정격 분리 커패시터들(100)은 절연층(104) 상에서 1차 IC(102) 위에(over) 배치될 수 있다(도 1 및 1a). 복수의 고전압 정격 분리 커패시터들(100)의 각각은, 제1 전압 영역의 리드 핑거(120)를, 제2 전압 영역의 제2 IC(118)의 신호 패드 또는 전력 패드로부터 직류(DC) 분리하는데에 이용될 수 있다(예를 들면, 리드 핑거(120a), 본드 와이어(124a), 분리 커패시터(100a), 본드 와이어(126a) 및 2차 IC(118)의 연결 패드). 1차 IC(102)의 신호 패드로부터 2차 IC(118)의 신호 패드로(예를 들면, 본드 와이어(124b), 분리 커패시터(100b), 본드 와이어(126b), 및 2차 IC(118)의 연결 패드). 제1 전압 영역 내의 리드 핑거(120e)로부터 제2 전압 내의 리드 핑거(122h)로(예를 들면, 본드 와이어(124e), 분리 커패시터(100e), 본드 와이어(126e) 및 리드 핑거(122h)).
복수의 고전압 정격 분리 커패시터들(100)은 특정 애플리케이션에 있어서는 필요에 따라서 연결될 수 있다. 고전압 정격 분리 커패시터들(100)의 각각은 도 1 및 1a에 도시되고 상술한 바와 같이 형성될 수 있다. 고전압 정격 분리 커패시터들(100)은 임의의 소망하는 기하학 형태로 형성될 수 있으며 도 3에 도시된 특정의 예시적 실시예에 도시된 바와 같은 정사각형 또는 직사각형 형태들로 제한되지 않음이 예상될 수 있으며, 본 발명의 범위 내에 있다.
도 4를 보면, 본 발명의 특정 예시적 실시예들에 따른, 1차 집적회로 및 2차 집적회로 사이의 전력 회로 및 신호 회로를 결합시키는 복수의 고전압 정격 분리 커패시터들에 대한 개략적인 블록도가 도시되어 있는데, 여기서, 2차 집적회로의 회로들은 1차 집적회로로부터 2차 집적회로로의 전력 전송을 제어한다. 전력은, 고전압 정격 분리 커패시터들(100), 예를 들면 분리 커패시터들(100a 및 100b)을 통과하는 교류(AC) 전압을 이용하여 제1 전압 영역으로부터 제2 전압 영역으로 또는 그 반대로 분리되고 전송될 수 있다. 이 AC 전압은, 파형 발생기,예를 들면, 발진기, 펄스폭 변조(PWM) 변조기에 의해 제어되는 전력 스위치들 등에 의해, 또는 스위치(434)가 닫히고 파형 발생기(432)가 비활성화일 때의 외부 펄스폭 변조(PWM) 신호에 의해 발생될 수 있다. 파형 발생기(432)는 AC 전압을 드라이버들(430, 428)에 제공하고, 드라이버들(430 및 428)은 그라운드 기준부를 필요로하지 않는 푸시-풀(예를 들면, 차동 신호) 파형을 분리 커패시터들(100a 및 100b)을 통해서 제2 전압 영역의 정류기(444)에 제공할 수 있다. 정류기(444)는 또한, 저역 통과 필터 및 전압 2배기를 포함할 수 있다.
전압 2배기/3배기(450)를 이용함으로써 더 높은 AC 전압 진폭이 1차 IC(102)로부터 발생될 수 있다. 이 더 높은 AC 전압은 드라이버들(430, 428)에 결합되어, 분리 커패시터들(100)을 통해서 전하 펌프(444)에 분리 결합될 더 높은 진폭을 갖는 구동 전력 신호를 만들 수 있다. 정류기(444)는, 제2 전압 영역에 전원 전압을 제공하는 전압 조정기(446)에 DC 전압을 제공한다. 전압 조정기(446)는 또한, 내부 전압 기준부(도시하지 않음)와 분리 전압(VDD - ISO) 사이의 오류 전압을 PWM 변조기(448)에 제공할 수 있다. PWM 변조기(448)의 출력은, 피드백 제어 신호를, 분리 커패시터(100c)를 통해서 파형 발생기(432) 또는 외부 PWM 발생기(도시하지 않음)에 제공한다. 이 피드백 제어 신호로부터, 파형 발생기(432)는, 예를 들면, 2차 IC(118)를 위한 원하는 분리 전압(VDD - ISO)을 유지하기 위해, 자신의 출력 진폭 및/또는 주파수를 바꿀 수 있다. 제1 전압 영역으로부터의 분리된 입력들은, 예를 들면 입력 회로(438)에 의해 수신될 수 있고, 분리 커패시터(100e)를 통해 제2 전압 영역에 있는 출력 드라이버 회로(444)에 분리 결합될 수 있다. 마찬가지로, 제2 전압 영역으로부터의 분리된 입력들은, 예를 들면 입력 회로(442)에 의해 수신될 수 있고, 분리 커패시터(100d)를 통해서 제1 전압 영역에 있는(to) 출력 드라이버 회로(436)에 분리 결합될 수 있다.
제1 전압 영역의 공급 전압(VDD)은, 내부 파형 발생기(432)를 이용하여 AC 에너지로서 전송되고, 또한 분리 커패시터들(100a, 100b)을 통해 분리 배리어를 가로질러 제2 전압 영역으로 전송된다는 점을 유의해야 한다. DC 공급 전압(VDD - ISO)은, 분리 커패시터들(100a, 100b)로부터의 정류된 AC 신호로부터 전개할(develop) 수 있으며, PWM 변조기(448)와 피드백 분리 결합 커패시터(100c)에 의해 형성되는 피드백 회로를 통해 조정될 수 있다.
파형 발생기(432)는 또한, PWM 변조기(448)에 의해 제어되는 PWM 발생기일 수 있다. 외부 PWM 발생기(도시하지 않음)가 이용될 수 있으며 PWM 변조기(448)에 의해 제어될 수 있음은, 예상될 수 있으며 본 발명의 범위에 있다.
도 5를 보면, 본 발명의 또 하나의 특정 예시적 실시예에 따른, 1차 집적회로와 2차 집적회로 사이에서 전력 회로와 신호 회로를 결합시키는 복수의 고전압 정격 분리 커패시터들에 대한 개략적인 블록도가 도시되어 있다. 복수의 고전압 정격 분리 커패시터들(100), 예를 들면, 분리 커패시터들(100a-100f)을 통과하는 교류(AC) 전압을 이용하여, 전력이 제1 전압 영역으로부터 제2 전압 영역으로 또는 그 반대로 분리되고 전송될 수 있다. 이 AC 전압은, 파형 발생기(432), 예를 들면 발진기, 펄스폭 변조(PWM) 변조기 등에 의해 제어되는 전력 스위치들 등 또는 외부 펄스폭 변조(PWM) 신호에 의해 발생될 수 있다. 드라이버들(430, 428)은, 그라운드 기준부를 필요로 하지 않는 푸시-풀(예를 들면, 차동 신호) 파형을 분리 커패시터들(100a-100f)을 통해 제2 전압 영역에 연결된 정류기(444)에 제공할 수 있다. 정류기(444)는 또한, 로우패스 필터 및 전압 2배기를 포함할 수 있다. 도 5에 도시된 회로는, 병렬로 연결된 커패시터들(100a-100f)이 상기 커패시터들을 통과하는 임피던스를 낮추고 또한 전류 통과량(throughput)을 증가시키는 것을 제외하면, 도 4에 도시된 회로와 실질적으로 동일한 방식으로 동작한다.
도 6을 보면, 본 발명의 교시들에 따른, 10 피코패럿(pF) 커패시터의 전류 이송 능력들 대(對) 상기 커패시터에 인가된 신호 주파수의 표 및 그래프가 도시되어 있다. 분리 커패시터들(100)은 바람직하게는 대략 10 피코패럿의 커패시턴스 값을 가질 수 있다. 도 6에 도시된 표와 그래프는, 10 pF 커패시터에 대한 서로 다른 주파수들에서의 전류 이송 성능들을 보여준다. 하나의 10 pF 커패시터가 원하는 주파수에서 충분한 양의 전류를 공급할 수 없다면, 그때는 추가적인 병렬 연결된 분리 커패시터들(100), 예를 들면 도 5의 분리 커패시터들(100a-100f)을 부가하는 것이 적절할 수 있다.
분리 커패시터들(100)의 병렬 연결 대신에 또는 이 병렬 연결에 추가하여, 전압 2배기/3배기(450)를 이용함으로써 더 높은 AC 전압 진폭이 1차 IC(102)로부터 발생될 수 있다. 이 더 높은 AC 전압은 드라이버들(430, 428)에 결합되어, 분리 커패시터들(100)을 통해서 전하 펌프(444)에 분리 결합될 더 높은 진폭을 갖는 구동 전력 신호를 만들 수 있다.
다시, 도 5를 보면, 신호 출력 드라이버들로부터 신호 입력 드라이버들로의 저레벨 신호들은, 매우 낮은 신호 전류 요구사항들, 예를 들면, 더 높은 임피던스들을 가질 수 있다. 그러므로, 작은값, 예를 들면, 대략 1 pF의 커패시터들이 효율적으로 이용될 수 있다. 커패시터들(540)은, 분리 커패시터들(100)과 동일한 구조일 수 있으며, 또는 집적회로 제조분야에서 알려진 구조들일 수도 있다. 임의의 커패시터가 DC를 차단하여서, 제1 전압 영역의 회로와 제2 전압 영역의 회로 사이에서 신호 데이터 전송들이 래치들 또는 레지스터들을 이용하여 장기 데이터 로직 레벨 보유를 위해 바람직하게 에지 트리거될 수 있다. 이들 분리 커패시터들(100)은 또한 마이크로컨트롤러들 및 기타 아날로그 제품들의 전력 공급 애플리케이션들에 이용될 수 있으며, 분리 디바이스들만으로 제한되지는 않는다.
도 5a를 보면, 본 발명의 또 하나의 특정 예시적 실시예에 따른, 1차 집적회로와 2차 집적회로 사이에서 전력 회로와 신호 회로를 결합시키는 복수의 고전압 정격 분리 인덕터들에 대한 개략적인 블록도가 도시되어 있다. 변압기(554)를 형성하도록 유도적으로 결합된 고전압 정격 분리 인덕터들(560 및 558)(도 1B 및 1C)을 통과하는 교류(AC) 전압을 이용하여, 전력이 제1 전압 영역으로부터 제2 전압영역으로 또는 그 반대로 분리되고 전송될 수 있다. 이 AC 전압은, 파형 발생기(532), 예를 들면 발진기, 펄스폭 변조(PWM) 변조기에 의해 제어되는 전력 스위치들 등, 또는 외부 펄스폭 변조(PWM) 신호에 의해 발생될 수 있다. 파형 발생기(532)는 드라이버들(530 및 528)에 AC 전압을 공급하고, 드라이버들(530 및 528)은 제1 전압 영역으로부터의 푸시-풀(예를 들면, 차동 파형) AC 전압을 분리 인덕터들(560 및 558)(변압기(554))을 통해서, 제2 전압 영역에 연결된 정류기(544)에 제공한다. 정류기(544)는 또한 로우패스 필터와 전압 2배기를 포함할 수 있다.
더 높은 AC 전압 진폭들이, 전압 2배기/3배기(550)를 이용함으로써 1차(102)로부터 발생될 수 있다. 이 더 높은 AC 전압은 드라이버들(530 및 528)에 결합되어, 분리 인덕터들(560 및 558)(변압기(554))을 통해서 정류기(544)에 분리 결합될 더 큰 진폭을 갖는 구동 전력 신호를 만들 수 있다. 정류기(544)는 제2 전압 영역에 전원 전압을 제공하는 전압 조정기(546)에 DC 전압을 제공한다. 전압 조정기(546)는 또한 내부 전압 기준부(도시하지 않음)와 분리 전압(VDD - ISO) 사이의 오류 전압을 PWM 변조기(548)에 제공한다. PWM 변조기(548)의 출력은 피드백 제어 신호를 분리 인덕터들(변압기(556))을 통해 인코더(552)에 제공한다. 이 피드백 제어 신호로부터, 인코더(552)는 2차 IC(118)의 희망하는 분리 전압을 유지하기 위해, 자신의 출력 진폭 및/또는 주파수를 변경하기 위해 파형 발생기(532)를 제어할 수 있다. 따라서, 분리되고 고효율이면서 조정된 전압이, 제1 전압 영역으로부터 제2 전압 영역으로 제공될 수 있다. 두 전압 영역들 사이의 분리 입력 신호 및 분리 출력 신호는, 도시된 바와 같이, 분리 변압기들(570 및 572) 및 인터페이스 회로들(536, 538, 540 및 542)을 통해서 제공될 수 있다.
제1 전압 영역의 공급 전압(VDD)은, 내부 파형 발생기(532)를 이용하여 AC 에너지로서 전송되고, 또한 분리 변압기(554)를 통해 분리 배리어를 가로질러 제2 전압 영역으로 전송된다는 점을 유의해야 한다. DC 공급 전압(VDD - ISO)은, 분리 변압기(554)로부터의 정류된 AC 신호로부터 전개할(develop) 수 있으며, PWM 변조기(548)와 피드백 분리 변압기(556)에 의해 형성되는 피드백 회로를 통해서 조정될 수 있다.
파형 발생기(532)는 또한, PWM 변조기(548)에 의해 제어되는 PWM 발생기일 수도 있다. 외부 PWM 발생기(도시하지 않음)가 이용될 수 있으며 PWM 변조기(548)에 의해 제어될 수 있음은, 예상될 수 있으며 본 발명의 범위에 있다.
도 7 및 7a을 보면, 본 발명의 또 하나의 특정 예시적 실시예에 따른, 집적회로에 형성된 복수의 역적층된(inverse stacked) 고전압 정격 분리 커패시터들에 대한 개략적인 입면도가 도시되어 있다. 전체적으로 번호(700)로 표시된 또 하나의 고전압 정격 분리 커패시터는, 제2 전기 전도층(112) 위에 있는 절연층(704), 절연층(704) 위에 있는 제3 전도층(712), 제3 전도층(712)의 일부 위에 있는 절연 유전체층(710), 절연 유전체층(710) 위에 있는 제4 전도층(706), 및 제3 전도층(712)의 일부와 제4 전도층(706) 위에 있는 절연층(708)을 포함할 수 있다. 절연층(708)의 제3 패드 개구(716)는, 제3 전도층(712)으로의 전기 연결 접근을 제공할 수 있다. 절연층(708)의 제4 패드 개구(714)는 제4 전도층(706)으로의 전기 연결 접근을 제공할 수 있다.
고전압 정격 분리 커패시터(들)(700)는 집적회로(102) 상에 배치된 고전압 정격 분리 커패시터(들)(100) 위에(over) 위치하고 거기에 부착될 수 있다. 제1 전압 영역과 제2 전압 영역 사이에서 원하는 전압 항복 정격을 유지하기 위해서 분리 커패시터들(100 및 700) 사이에 덜 두꺼운 전기 절연체(예를 들면, 전기 절연층(704))이 배치되도록 제3 전도층(712) 및 제4 전도층(706) 각각이 역전(inverting)될 수 있다는 것을 제외하고는, 고전압 정격 분리 커패시터(들)(700)의 구조는 고전압 정격 분리 커패시터(들)(100)의 구조와 실질적으로 동일하다. 1차 IC(102), 2차 IC(118), 및 분리 커패시터들(100, 700)은 집적회로 패키지(730) 내에 캡슐화된다(패키징된다).
도 8을 보면, 본 발명의 또 하나의 특정 예시적 실시예에 따른, 1차 집적회로에 형성되고 제1의 2차 집적회로 및 제2의 2차 집적회로에 결합된 복수의 고전압 정격 분리 커패시터들에 대한 개략적인 평면도가 도시되어 있다. 분리 커패시터들(100, 700)은 서로 직교하도록 위치할 수 있으며, 또 하나의 2차 IC(818)가 분리 커패시터들(700)에 결합될 수 있다. 이로써, 2개 이상의 2차 IC들이 1차 IC(102)와 함께 패키징될 수 있다(예를 들면, IC 패키지(830)). 2차 IC들(118, 818) 둘 다가 제2 전압 영역에 있을 수 있고, 또는, 2차 IC(118)는 제2 전압 영역에 있고 2차 IC(818)는 제3 전압 영역에 있을 수 있는데, 여기서, 2차 IC들(118, 818) 둘 다는 제1 전압 영역의 1차 IC(102)로부터 완전히 분리될 수 있다. 게다가, 2차 IC들(118, 818)이 제2 전압 영역 및 제3 전압 영역에 구성될 때에는, 서로로부터 분리될 수도 있다. 1차 IC(102)는 마이크로컨트롤러 등을 포함할 수 있으며, 2차 IC(118, 818)는 디지털 프로세서(DSP), 충전 시간 측정 유닛(CTMU)들, 보조 프로세서들, 특정 입출력 인터페이스들, 카운터들, 타이머들, 아날로그-디지털 변환기들(ADC), 디지털-아날로그 변환기들(DAC) 등일 수 있다. 1차 IC(102), 2차 IC들(118, 818) 및 분리 커패시터들(100, 700)은 집적회로 패키지(830) 내에 캡슐화(패키징)될 수 있다.
복수의 고전압 정격 분리 커패시터들(100, 700)은 특정 애플리케이션을 위한 필요에 따라 연결될 수 있다. 각각의 고전압 정격 분리 커패시터들(100, 700)은 도 7 및 7a에 도시되고 상술한 바와 같이 형성될 수 있다. 고전압 정격 분리 커패시터들(100, 700)은 임의의 소망하는 기하학 형태로 형성될 수 있으며 도 3 및 8에 도시된 특정 예시적 실시예에서 보여주는 바와 같은 정사각형 또는 직사각형 형태들로 한정되지 않음이 예상되며 본 발명의 범위 내에 있다.
본 개시는 다양한 변형들 및 대안의 형태들을 허용하지만, 그의 특정 예시의 실시예들이 도면들에 도시되었고 본 명세서에서 상세히 설명된다. 하지만, 그 특정 예시의 실시예들에 대한 설명은 본 개시를 여기에서 개시된 특정 형태들로 한정하고자 하는 것이 아니고, 오히려, 본 개시는 부속 특허청구범위에 정의되는 모든 변형들 및 균등물을 포괄하는 것으로 이해되어야 한다.

Claims (42)

  1. 서로 다른 전압 영역들 간에 조정된 분리 공급 전압을 발생시키는 방법으로서,
    제1 전압 영역에 결합된 1차 집적회로를 제공하는 단계;
    제2 전압 영역에 결합된 2차 집적회로를 제공하는 단계;
    상기 1차 집적회로의 일면 중 적어도 일부 위에 있는(over) 제1 절연층을 제공하는 단계;
    상기 제1 절연층 위에(over) 위치하는 복수의 고전압 정격 분리 커패시터들을 제공하는 단계 -상기 복수의 고전압 정격 분리 커패시터들의 각각은,
    상기 제1 절연층 상에 있는 제1 전기 전도층,
    각자의 제1 전기 전도층들의 일부 상에 있는 고전압 정격 유전체층, 및
    상기 각자의 고전압 정격 유전체층 상에 있는 제2 전기 전도층을 포함함- ;
    상기 1차 집적회로 다이에 파형 발생기를 제공하는 단계 -상기 파형 발생기는 상기 제1 전기 전도층들 중 각자의 전도층들에 결합된 출력부들을 구비함- ;
    상기 2차 집적회로 내에 있으며 상기 제2 전기 전도층들 중 각자의 전도층들에 결합된 입력부들을 구비하는 교류-직류(AC-to-DC) 변환기를 제공하는 단계 -이에 의해 AC 전력이 파형 발생기로부터 상기 교류-직류 변환기로 전송됨- ;
    상기 교류-직류 변환기의 출력부에 결합되고 기준 전압 피드백 출력부를 구비하는 전압 조정기를 제공하는 단계; 및
    상기 전압 조정기 기준 전압 피드백 출력부에 결합된 입력부와 또 하나의 제2 전기 전도층에 결합된 출력부를 갖는 펄스폭 변조기를 제공하는 단계를 포함하고,
    상기 파형 발생기는 각자의 또 하나의 제1 전기 전도층에 결합된 제어 입력부를 구비하고, 이에 의해 상기 펄스폭 변조기는 상기 파형 발생기의 출력부를 제어하는, 조정된 분리 공급 전압 발생 방법.
  2. 서로 다른 전압 영역들 사이에서 조정된 분리 공급 전압을 발생시키는 방법으로서,
    제1 전압 영역에 결합된 1차 집적회로를 제공하는 단계;
    제2 전압 영역에 결합된 2차 집적회로를 제공하는 단계;
    상기 1차 집적회로의 일면의 적어도 일부 위에 있는 제1 절연층을 제공하는 단계;
    상기 제1 절연층 위에(over) 위치하는 복수의 고전압 정격 분리 변압기들을 제공하는 단계 -상기 복수의 고전압 정격 분리 변압기들의 각각은,
    상기 제1 절연층 상에 있는 제1 인덕터,
    각자의 제1 인덕터의 일부 상에 있는 고전압 정격 유전체층, 및
    상기 각자의 고전압 정격 유전체층 상에 있는 제2 인덕터를 포함함- ;
    상기 1차 집적회로 다이에 파형 발생기를 제공하는 단계 -상기 파형 발생기는 상기 제1 인덕터들 중 각자의 인덕터들에 결합된 출력부들을 구비함- ;
    2차 집적회로에 있으며 상기 제2 인덕터들 중 각자의 인덕터들에 결합된 입력부들을 구비한 교류-직류(AC-to-DC) 변환기를 제공하는 단계 -이에 의해, AC 전력이 상기 파형 발생기로부터 상기 교류-직류 변환기로 전송됨- ;
    상기 교류-직류 변환기의 출력부에 결합된 전압 조정기를 제공하는 단계 -상기 전압 조정기는 기준 전압 피드백 출력부를 구비함- ; 및
    상기 전압 조정기 기준 전압 피드백 출력부에 결합된 입력부와 또 하나의 제2 인덕터에 결합된 출력부를 구비한 펄스폭 변조기를 제공하는 단계를 포함하고,
    상기 파형 발생기는 각자의 또 하나의 제1 인덕터에 결합된 제어 입력부를 구비하고, 이에 의해 상기 펄스폭 변조기가 상기 파형 발생기의 출력부를 제어하는, 조정된 분리 공급 전압 발생 방법.
  3. 서로 다른 전압 영역들 사이에서 조정된 분리 공급 전압을 갖는 집적회로 디바이스로서:
    제1 전압 영역에 결합된 1차 집적회로;
    제2 전압 영역에 결합된 2차 집적회로;
    상기 1차 집적회로의 일면의 적어도 일부 위에 있는 제1 절연층;
    상기 제1 절연층 위에 위치한 복수의 고전압 정격 분리 커패시터들 -상기 복수의 고전압 정격 분리 커패시터들의 각각은,
    상기 제1 절연층 상에 있는 제1 전기 전도층,
    각자의 제1 전기 전도층들의 일부 상에 있는 고전압 정격 유전체층, 및
    상기 각자의 고전압 정격 유전체층 상의 제2 전기 전도층을 포함함- ;
    상기 1차 집적회로 다이에 있는 파형 발생기 -상기 파형 발생기는 상기 제1 전기 전도층들 각자의 전도층들에 결합된 출력부들을 구비함- ;
    상기 2차 집적회로에 있으며 상기 제2 전기 전도층들 각자의 전도층들에 결합된 입력부들을 구비한 교류-직류(AC-to-DC) 변환기 -이에 의해, AC 전력이 상기 파형 발생기로부터 상기 교류-직류 변환기로 전송됨- ;
    상기 교류-직류 변환기의 출력부에 결합된 전압 조정기 -상기 전압 조정기는 기준 전압 피드백 출력부를 구비함- ; 및
    상기 전압 조정기 기준 전압 피드백 출력부에 결합된 입력부와 또 하나의 제2 전기 전도층에 결합된 출력부를 구비한 펄스폭 변조기를 포함하고,
    상기 파형 발생기는 또 하나의 제1 전기 전도층의 각자에 결합된 제어 입력부를 구비하고, 이에 의해 상기 펄스폭 변조기가 상기 파형 발생기의 출력부를 제어하는, 집적회로 디바이스.
  4. 제3항에 있어서,
    상기 1차 집적회로 다이에 있으며, 상기 파형 발생기에 결합된 입력부들과 상기 제1 전기 전도층들 중 각자의 전도층들에 결합된 출력부들을 구비한 푸시-풀 드라이버들을 더 포함하는, 집적회로 디바이스.
  5. 제3항에 있어서,
    상기 제2 전기 전도층들의 적어도 일부 위에 있으며, 상기 고전압 정격 유전체층과 상기 제1 전기 전도층들의 일부 위에 있는 제2 절연층을 더 포함하고,
    상기 제2 절연층은,
    제1 본드 와이어들이 상기 제1 전기 전도층들을 상기 1차 집적회로의 회로 연결 패드들에 결합시키도록 상기 제1 전기 전도층들 위에 있는 제1 개구들, 및
    제2 본드 와이어들이 상기 제2 전기 전도층들을 상기 2차 집적회로의 회로 연결 패드들에 결합시키도록 상기 제2 전기 전도층들 위에 있는 제2 개구들을 구비하는, 집적회로 디바이스.
  6. 제3항에 있어서,
    상기 1차 집적회로, 상기 2차 집적회로, 및 상기 고전압 정격 분리 커패시터들을 캡슐화하는 집적회로 패키지를 더 포함하는, 집적회로 디바이스.
  7. 제3항에 있어서,
    상기 1차 집적회로는 마이크로컨트롤러인, 집적회로 디바이스.
  8. 제3항에 있어서,
    상기 고전압 정격 유전체층은 실리콘이산화물(SiO2)을 포함하는, 집적회로 디바이스.
  9. 제3항에 있어서,
    상기 고전압 정격 유전체층은 실리콘질화물(SiN)을 포함하는, 집적회로 디바이스.
  10. 제3항에 있어서,
    상기 고전압 정격 유전체층은 옥시나이트라이드(Oxynitirde)를 포함하는, 집적회로 디바이스.
  11. 제3항에 있어서,
    상기 고전압 정격 유전체층은, 서로 다른 두께들의 산화물이 도핑되었거나 도핑되지 않은, 그리고 표준 기법에 의해 증착되거나 성장된 스택(stacked) 층들을 포함하는, 집적회로 디바이스.
  12. 제3항에 있어서,
    상기 고전압 정격 유전체층들의 각각은 대략 4 미크론(μ)의 두께를 갖는, 집적회로 디바이스.
  13. 제3항에 있어서,
    상기 고전압 정격 분리 커패시터들의 각각은 대략 10 피코패럿의 커패시턴스 값을 갖는, 집적회로 디바이스.
  14. 제3항에 있어서,
    상기 제1 전기 전도층 및 상기 제2 전기 전도층은 금속인, 집적회로 디바이스.
  15. 제14항에 있어서,
    상기 제1 전기 전도층 및 상기 제2 전기 전도층은 알루미늄이 포함되는, 집적회로 디바이스.
  16. 제14항에 있어서,
    상기 제1 전기 전도층 및 상기 제2 전기 전도층은 구리가 포함되는, 집적회로 디바이스.
  17. 제3항에 있어서,
    상기 제1 전기 전도층 및 상기 제2 전기 전도층은, 티타늄, 탄탈륨, 코발트, 몰리브덴, 및 그들의 실리사이드(silicide)들 및 살리사이드(salicide)들로 이루어진 그룹 중 임의의 하나 이상으로부터 선택되는, 집적회로 디바이스.
  18. 제4항에 있어서,
    상기 푸시-풀 드라이버들의 출력부들의 각각은 상기 제1 전기 전도층들의 적어도 2개에 결합되고, 대응하는 적어도 2개의 제2 전기 전도층들은 상기 교류-직류 변환기에 결합되는, 집적회로 디바이스.
  19. 제3항에 있어서,
    상기 파형 발생기는 발진기이고, 상기 펄스폭 변조기는 상기 발진기의 출력 진폭을 제어하는, 집적회로 디바이스.
  20. 제3항에 있어서,
    상기 파형 발생기는 발진기이고, 상기 펄스폭 변조기는 상기 발진기의 출력 주파수를 제어하는, 집적회로 디바이스.
  21. 제3항에 있어서,
    상기 파형 발생기는 외부 펄스폭 변조 발생기이고, 상기 펄스폭 변조기는 상기 외부 펄스폭 변조 발생기를 제어하는, 집적회로 디바이스.
  22. 제21항에 있어서,
    상기 펄스폭 변조기는 상기 외부 펄스폭 변조 발생기의 구간 및 듀티사이클을 제어하는, 집적회로 디바이스.
  23. 제21항에 있어서,
    상기 외부 펄스폭 변조 발생기는 마이크로컨트롤러에 의해 제공되는, 집적회로 디바이스.
  24. 제4항에 있어서,
    상기 제1 전압 영역의 전압원에 결합되고 체배된 동작 전압을 상기 푸시-풀 드라이버들에 공급하는 전압 체배기를 더 포함하는, 집적회로 디바이스.
  25. 제24항에 있어서,
    상기 전압 체배기는 상기 전압원을 2배로 체배하는, 집적회로 디바이스.
  26. 제24항에 있어서,
    상기 전압 체배기는 상기 전압원을 3배로 체배하는, 집적회로 디바이스.
  27. 제3항에 있어서,
    상기 교류-직류 변환기는 로우 패스필터를 더 포함하는, 집적회로 디바이스.
  28. 제3항에 있어서,
    상기 교류-직류 변환기는 전압 2배기를 더 포함하는, 집적회로 디바이스.
  29. 제3항에 있어서,
    상기 파형 발생기는 전력 스위치들을 포함하고, 상기 펄스폭 변조기는 상기 전력 스위치들의 온 및 오프 듀티 사이클들을 제어하는, 집적회로 디바이스.
  30. 서로 다른 전압 영역들 사이에서 조정된 분리 공급 전압을 갖는 집적회로 디바이스로서,
    제1 전압 영역에 결합된 1차 집적회로;
    제2 전압 영역에 결합된 2차 집적회로;
    상기 1차 집적회로의 일면의 적어도 일부 위에 있는 제1 절연층;
    상기 제1 절연층 위에 위치한 복수의 고전압 정격 분리 변압기들 -상기 복수의 고전압 정격 분리 변압기들의 각각은,
    상기 제1 절연층 상에 있는 제1 인덕터,
    각자의 제1 인덕터의 일부 상에 있는 고전압 정격 유전체층, 및
    상기 각자의 고전압 정격 유전체층 상에 있는 제2 인덕터를 포함함- ;
    상기 1차 집적회로 다이에 있는 파형 발생기 -상기 파형 발생기는 상기 제1 인덕터들 중 각자의 인덕터들에 결합된 출력부들을 구비함- ;
    상기 2차 집적회로에 있으며 상기 제2 인덕터들 중 각자의 인덕터들에 결합된 입력부들을 구비한 교류-직류(AC-to-DC) 변환기 -이에 의해, AC 전력은 상기 파형 발생기로부터 상기 교류-직류 변환기로 전송됨- ;
    상기 교류-직류 변환기의 출력부에 결합된 전압 조정기 -상기 전압 조정기는 기준 전압 피드백 출력부를 구비함- ; 및
    상기 전압 조정기 기준 전압 피드백 출력부에 결합된 입력부와 또 하나의 제2 인덕터에 결합된 출력부를 구비하는 펄스폭 변조기를 포함하고,
    상기 파형 발생기는 또 하나의 제1 인덕터 각자에 결합된 제어 입력을 갖고, 이에 의해 상기 펄스폭 변조기는 상기 파형 발생기의 출력부를 제어하는, 집적회로 디바이스.
  31. 제30항에 있어서,
    상기 1차 집적회로 다이에 있으며, 상기 파형 발생기에 결합된 입력부들과 상기 제1 인덕터들 중 각자의 인덕터들에 결합된 출력부들을 구비하는 푸시-풀 드라이버들을 더 포함하는, 집적회로 디바이스.
  32. 제30항에 있어서,
    상기 제2 인덕터들의 적어도 일부 위에 있고, 상기 고전압 정격 유전체층들과 상기 제1 인덕터들의 일부들 위에 있는 제2 절연층을 더 포함하고,
    상기 제2 절연층은,
    제1 본드 와이어들이 상기 제1 인덕터들을 상기 제1 집적회로 상의 회로 연결 패드들에 결합시키도록 상기 제1 전기 전도층들 위에 있는 제1 개구들, 및
    제2 본드 와이어들이 상기 제2 인덕터들을 상기 2차 집적회로 상의 회로 연결 패드들에 결합시키도록 상기 제2 전기 전도층들 위에 있는 제2 개구들을 포함하는, 집적회로 디바이스.
  33. 제30항에 있어서,
    상기 1차 집적회로, 2차 집적회로, 및 상기 고전압 정격 분리 변압기들을 캡슐화하는 집적회로 패키지를 더 포함하는, 집적회로 디바이스.
  34. 제30항에 있어서,
    상기 1차 집적회로 및 2차 집적회로를 캡슐화하는 적어도 하나의 집적회로 패키지와 상기 복수의 고전압 정격 분리 변압기들을 캡슐화하는 또 하나의 집적회로 패키지를 더 포함하는, 집적회로 디바이스.
  35. 제30항에 있어서,
    상기 1차 집적회로는 마이크로컨트롤러인, 집적회로 디바이스.
  36. 제30항에 있어서,
    상기 고전압 정격 유전체층은 실리콘이산화물(SiO2)을 포함하는, 집적회로 디바이스.
  37. 제30항에 있어서,
    상기 고전압 정격 유전체층은 실리콘질화물(SiN)을 포함하는, 집적회로 디바이스.
  38. 제30항에 있어서,
    상기 고전압 정격 유전체층은 옥시나이트라이드(Oxynitride)를 포함하는, 집적회로 디바이스.
  39. 제30항에 있어서,
    상기 고전압 정격 유전체층은 서로 다른 두께들의 산화물이 도핑되거나 도핑되지않은, 그리고 표준 기법에 의해 증착되거나 성장된 스택층들을 포함하는, 집적회로 디바이스.
  40. 제30항에 있어서,
    상기 고전압 정격 유전체층들의 각각은 대략 4 미크론(μ)의 두께를 갖는, 집적회로 디바이스.
  41. 제30항에 있어서,
    상기 교류-직류 변환기는 로우패스 필터를 더 포함하는, 집적회로 디바이스.
  42. 제30항에 있어서,
    상기 파형 발생기는 전력 스위치들을 포함하고, 상기 펄스폭 변조기는 상기 전력 스위치들의 온 및 오프 듀티 사이클들을 제어하는, 집적회로 디바이스.
KR1020157022032A 2013-03-10 2014-03-08 조정된 분리 공급 전압을 발생시키기 위한 방법 및 장치 KR20150128670A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361775669P 2013-03-10 2013-03-10
US61/775,669 2013-03-10
US14/200,533 US8963622B2 (en) 2013-03-10 2014-03-07 Method and apparatus for generating regulated isolation supply voltage
US14/200,533 2014-03-07
PCT/US2014/022183 WO2014164374A1 (en) 2013-03-10 2014-03-08 Method and apparatus for generating regulated isolation supply voltage

Publications (1)

Publication Number Publication Date
KR20150128670A true KR20150128670A (ko) 2015-11-18

Family

ID=51487128

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157022032A KR20150128670A (ko) 2013-03-10 2014-03-08 조정된 분리 공급 전압을 발생시키기 위한 방법 및 장치

Country Status (6)

Country Link
US (1) US8963622B2 (ko)
EP (1) EP2974190B1 (ko)
KR (1) KR20150128670A (ko)
CN (1) CN105009531B (ko)
TW (1) TWI621005B (ko)
WO (1) WO2014164374A1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6395304B2 (ja) 2013-11-13 2018-09-26 ローム株式会社 半導体装置および半導体モジュール
US9293254B2 (en) * 2014-05-28 2016-03-22 Texas Instruments Incorporated Heated capacitor and method of forming the heated capacitor
US9819274B2 (en) * 2014-11-20 2017-11-14 Microchip Technology Incorporated Start-up controller for a power converter
US9257834B1 (en) * 2015-02-13 2016-02-09 The Silanna Group Pty Ltd. Single-laminate galvanic isolator assemblies
US10277130B2 (en) 2015-06-01 2019-04-30 Microchip Technolgoy Incorporated Primary-side start-up method and circuit arrangement for a series-parallel resonant power converter
JP2017026505A (ja) * 2015-07-24 2017-02-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
ITUB20153500A1 (it) 2015-09-09 2017-03-09 St Microelectronics Srl Procedimento per trasmettere potenza e dati attraverso una barriera di isolamento galvanico, sistema ed apparecchiatura corrispondenti
ITUB20156047A1 (it) 2015-12-01 2017-06-01 St Microelectronics Srl Sistema di isolamento galvanico, apparecchiatura e procedimento
US9673809B1 (en) * 2016-03-24 2017-06-06 Nxp Usa, Inc. Replication of a drive signal across a galvanic isolation barrier
US9948193B2 (en) * 2016-06-10 2018-04-17 Stmicroelectronics S.R.L. Galvanically isolated DC-DC converter with bidirectional data transmission
IT201600088207A1 (it) 2016-08-30 2018-03-02 St Microelectronics Srl Circuito di isolamento galvanico, sistema e procedimento corrispondenti
CN108512425A (zh) * 2017-02-23 2018-09-07 通用电气公司 能量转换装置，及用于为石油勘探设备供电的供电装置
JP6909995B2 (ja) * 2017-06-27 2021-07-28 パナソニックＩｐマネジメント株式会社 アイソレータ
CN109872869B (zh) 2017-12-04 2021-12-28 万国半导体(开曼)股份有限公司 一种隔离耦合结构
TWI653814B (zh) 2017-12-04 2019-03-11 英屬開曼群島商萬國半導體（開曼）股份有限公司 一種隔離耦合結構、裝置、元件、含隔離耦合結構的芯片及一種印製電路板
US10366958B2 (en) * 2017-12-28 2019-07-30 Texas Instruments Incorporated Wire bonding between isolation capacitors for multichip modules
CN111312696B (zh) * 2018-12-12 2022-06-17 上海川土微电子有限公司 一种用于提高数字隔离器芯片耐压值的隔离电容
US11342288B2 (en) * 2019-06-04 2022-05-24 Allegro Microsystems, Llc Signal isolator having at least one isolation island
US11443889B2 (en) * 2019-06-24 2022-09-13 Texas Instruments Incorporated Data and power isolation barrier
CN110350026B (zh) * 2019-07-15 2020-12-01 中国科学院上海微系统与信息技术研究所 一种基于soi衬底的电容隔离结构及其制备方法
US10991621B2 (en) * 2019-08-05 2021-04-27 Texas Instruments Incorporated Semiconductor die singulation
US11029366B2 (en) * 2019-08-13 2021-06-08 Allegro Microsystems, Llc Ground disconnect detection for multiple voltage domains
US11329025B2 (en) 2020-03-24 2022-05-10 Texas Instruments Incorporated Multi-chip package with reinforced isolation
US11515246B2 (en) 2020-10-09 2022-11-29 Allegro Microsystems, Llc Dual circuit digital isolator
DE102021117019A1 (de) * 2021-07-01 2023-01-05 HELLA GmbH & Co. KGaA Gleichspannungswandler, System, Batterie und Fahrzeug
US11824530B2 (en) 2021-08-03 2023-11-21 AyDeeKay LLC Low latency, broadband power-domain offset-correction signal level circuit implementation
DE102022200892A1 (de) 2022-01-27 2023-07-27 Robert Bosch Gesellschaft mit beschränkter Haftung Spannungswandler und Spannungswandlermodul
KR102675107B1 (ko) * 2022-11-18 2024-06-14 주식회사 웰랑 갈바닉 분리를 제공하는 집적 회로 및 이를 포함하는 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6442213B1 (en) 1997-04-22 2002-08-27 Silicon Laboratories Inc. Digital isolation system with hybrid circuit in ADC calibration loop
TWI234253B (en) * 2002-05-31 2005-06-11 Fujitsu Ltd Semiconductor device and manufacturing method thereof
JP4426955B2 (ja) * 2004-11-30 2010-03-03 株式会社ルネサステクノロジ 半導体装置
JP2007116013A (ja) * 2005-10-24 2007-05-10 Renesas Technology Corp 半導体装置及びそれを用いた電源装置
JP4739059B2 (ja) * 2006-02-23 2011-08-03 ルネサスエレクトロニクス株式会社 Ｄｃ／ｄｃコンバータ用半導体装置
US8564978B2 (en) * 2007-03-22 2013-10-22 Thomson Licensing Apparatus for supplying isolated regulated DC power to electronics devices
US8188814B2 (en) 2008-02-15 2012-05-29 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. High voltage isolation dual capacitor communication system
KR20120088013A (ko) 2010-09-20 2012-08-08 삼성전자주식회사 디커플링 반도체 커패시터를 포함하는 반도체 패키지
US8624353B2 (en) * 2010-12-22 2014-01-07 Stats Chippac, Ltd. Semiconductor device and method of forming integrated passive device over semiconductor die with conductive bridge and fan-out redistribution layer

Also Published As

Publication number Publication date
CN105009531A (zh) 2015-10-28
TWI621005B (zh) 2018-04-11
TW201502742A (zh) 2015-01-16
CN105009531B (zh) 2019-06-14
US20140253225A1 (en) 2014-09-11
EP2974190B1 (en) 2017-05-03
EP2974190A1 (en) 2016-01-20
US8963622B2 (en) 2015-02-24
WO2014164374A1 (en) 2014-10-09

Similar Documents

Publication Publication Date Title
KR20150128670A (ko) 조정된 분리 공급 전압을 발생시키기 위한 방법 및 장치
EP2974189B1 (en) Integrated high voltage isolation using low value capacitors
TWI638392B (zh) 在積體電路中建構隔離電容器之方法及裝置
US8618630B2 (en) Semiconductor device
US7453710B2 (en) Transformerless safety isolation in a power supply using safety capacitors for galvanic isolation
US9450506B2 (en) Apparatus for multi-level switched-capacitor rectification and DC-DC conversion
US9431379B2 (en) Signal transmission arrangement
CN109905031A (zh) 具有集成变压器和电压控制器的隔离式电力传输设备
Greco et al. A 100-mW fully integrated DC-DC converter with double galvanic isolation
JP6566294B2 (ja) マトリックスコンバータ
US9590514B1 (en) Carbon nanotube-based integrated power converters
JP7379670B2 (ja) 電圧変換器のための電子基板
JP6316484B1 (ja) 電力変換器
Lemus Analysis and design of package-integrated galvanically isolated power converter with high coreless transformer working voltage

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application