KR20150116017A - 반도체 소자의 세정 및 건조 방법 및 이를 이용하는 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 세정 및 건조 방법 및 이를 이용하는 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20150116017A
KR20150116017A KR1020140040043A KR20140040043A KR20150116017A KR 20150116017 A KR20150116017 A KR 20150116017A KR 1020140040043 A KR1020140040043 A KR 1020140040043A KR 20140040043 A KR20140040043 A KR 20140040043A KR 20150116017 A KR20150116017 A KR 20150116017A
Authority
KR
South Korea
Prior art keywords
substrate
pattern
sacrificial
interlayer insulating
drying chamber
Prior art date
Application number
KR1020140040043A
Other languages
English (en)
Inventor
오정민
고용선
김광수
김석훈
문창섭
이근택
이효산
정지훈
조용진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140040043A priority Critical patent/KR20150116017A/ko
Priority to US14/669,354 priority patent/US20150287590A1/en
Publication of KR20150116017A publication Critical patent/KR20150116017A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02101—Cleaning only involving supercritical fluids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)

Abstract

반도체 소자의 세정 및 건조 방법 및 이를 이용하는 반도체 소자의 제조 방법을 제공한다. 세정 및 건조 방법은 기판 상에 패턴을 형성하고, 패턴이 형성된 기판을 세정액을 이용하여 세정하며, 세정액이 잔류하는 패턴이 형성된 기판을 건조 챔버 내에 로딩하고, 패턴이 형성된 기판에 잔류하는 세정액의 농도가 2중량%이하로 희석되도록 건조 챔버로 초임계 상태의 이산화탄소(CO2)를 주입하는 것을 포함한다.

Description

반도체 소자의 세정 및 건조 방법 및 이를 이용하는 반도체 소자의 제조 방법{METHOD OF RINSING AND DRYING OF SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE USING THE SAME}
본 발명은 반도체 소자의 세정 및 건조 방법 및 이를 이용하는 반도체 소자의 제조 방법에 관련된 것으로. 더욱 상세하게는 종횡비가 크거나 패턴들 사이의 폭이 좁은 반도체 소자의 세정 및 건조 방법 및 이를 이용하는 반도체 소자에 관련된 것이다.
반도체 소자는 소형화, 다기능화 및/또는 낮은 제조 단가 등의 특성들로 인하여 많은 전자 산업에서 사용되고 있다. 반도체 소자는 데이터를 저장하는 기억 소자, 데이터를 연산처리 하는 논리 소자, 및 다양한 기능을 동시에 수행할 수 있는 하이브리드(hybrid) 소자 등을 포함할 수 있다.
전자 산업이 고도로 발전함에 따라, 반도체 소자의 고집적화에 대한 요구가 점점 심화되고 있다. 이에 따라, 미세한 패턴들을 정의하는 노광 공정의 공정 마진 감소 등의 여러 문제점들이 발생되어 반도체 소자의 구현이 점점 어려워지고 있다. 또한, 전자 산업의 발전에 의하여 반도체 소자의 고속화에 대한 요구도 점점 심화되고 있다. 이러한 반도체 소자의 고집적화 및/또는 고속화에 대한 요구들을 충족시키기 위하여 다양한 연구들이 수행되고 있다.
본 발명이 이루고자 하는 일 기술적 과제는 고집적화된 반도체 소자를 구현하기 위한 세정 및 건조 방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 고집적화된 반도체 소자를 제조하는 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 개념에 따른 일 실시예는 반도체 소자의 세정 및 건조 방법을 제공한다. 상기 반도체 소자의 세정 및 건조 방법은, 기판 상에 패턴을 형성하는 단계; 상기 패턴이 형성된 기판을 세정액을 이용하여 세정하는 단계; 상기 세정액이 잔류하는 패턴이 형성된 기판을 건조 챔버 내에 로딩(loading)하는 단계; 상기 패턴이 형성된 기판에 잔류하는 세정액의 농도가 2중량%이하로 희석되도록 상기 건조 챔버로 초임계 상태의 이산화탄소(CO2)를 주입하는 단계; 및 상기 초임계 상태의 이산화탄소를 배출하여 상기 건조 챔버를 상압하여 상기 패턴이 형성된 기판을 건조하는 단계를 포함한다.
본 발명의 일 실시예에 따르면, 상기 패턴이 형성된 기판에 잔류하는 세정액의 농도가 2중량%이하로 희석되도록 상기 건조 챔버로 초임계 상태의 이산화탄소(CO2)를 주입하는 단계는, 상기 건조 챔버를 40℃이상의 온도 및 80바(bar) 이상의 압력으로 유지할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 패턴이 형성된 기판을 세정하는 단계는, 상기 패턴이 형성된 기판을 스핀 모듈 상에 로딩하는 단계; 상기 스핀 모듈에 의해 상기 패턴이 형성된 기판이 회전하는 동안 탈이온수(deionized water: DIW)를 공급하는 단계; 및 상기 스핀 모듈에 의해 상기 패턴이 형성된 기판이 회전하는 동안 아이소프로필 알코올(isopropyl alcohol)을 포함하는 세정액을 공급하는 단계를 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 기판 상에 상기 패턴을 형성하는 단계는, 상기 기판을 식각하여, 적어도 12 이상의 종횡비(aspect ratio)를 갖는 트렌치(tranch)를 형성하는 단계를 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 기판 상에 상기 패턴을 형성하는 단계는, 상기 기판 상에 제1 희생 패턴을 형성하는 단계; 상기 제1 희생 패턴 상에 컨포멀하게(conformally) 도전막을 형성하는 단계; 상기 도전막 상에 희생막을 형성하는 단계; 상기 제1 희생 패턴의 상부면이 노출되도록 상기 희생막 및 도전막의 상부를 식각하여, 제2 희생 패턴 및 적어도 24이상의 종횡비를 갖는 노드(nod) 분리된 스토리지 전극을 형성하는 단계; 및 상기 제1 및 제2 희생 패턴들을 제거하는 단계를 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 기판 상에 상기 패턴을 형성하는 단계는, 상기 기판 상에 적어도 48단의 희생막들 및 상기 인접한 두 개의 희생막들 사이에 층간 절연막을 각각 형성하는 단계; 상기 희생막들 및 층간 절연막들을 관통하는 수직 액티브 패턴을 형성하는 단계; 상기 희생막들 및 층간 절연막들을 식각하여 일 방향으로 연장하는 트렌치를 형성하는 단계; 상기 희생막들 제거하는 단계를 포함할 수 있다.
본 발명의 개념에 따른 다른 실시예는 반도체 소자의 제조 방법을 제공한다. 상기 반도체 소자의 제조 방법은, 기판 상에 희생막들 및 층간 절연막들을 순차적으로 번갈아 적층하는 단계; 상기 희생막들 및 상기 층간 절연막들을 관통하며, 상기 기판과 전기적으로 연결되는 관통 액티브 패턴을 형성하는 단계; 상기 희생막들 및 층간 절연막들을 일 방향으로 식각하여 트렌치를 형성하는 단계; 상기 트렌치에 의해 노출된 희생막들을 제거하여 리세스들(recesses)을 형성하는 단계; 상기 층간 절연막들이 형성된 기판을 세정액을 이용하여 세정하는 단계; 상기 층간 절연막들이 형성된 기판을 건조 챔버 내로 로딩하는 단계; 상기 층간 절연막들이 형성된 기판에 잔류하는 세정액의 농도가 2중량%이하로 희석되도록 상기 건조 챔버로 초임계 상태의 이산화탄소를 주입하는 단계; 및 상기 초임계 상태의 이산화탄소를 배출하여 상기 건조 챔버를 상압으로 유지한다.
본 발명의 일 실시예에 따르면, 상기 트렌치에 의해 노출된 희생막들 제거하여 상기 리세스들을 형성하는 단계에서, 상기 리세스들은 적어도 48개 이상일 수 있다.
본 발명의 다른 실시예에 따르면, 상기 층간 절연막들이 형성된 기판에 잔류하는 세정액의 농도가 2중량%이하로 희석되도록 상기 건조 챔버로 초임계 상태의 이산화탄소를 주입하는 단계는, 상기 건조 챔버를 40℃이상의 온도 및 80바(bar) 이상의 압력 조건으로 유지할 수 있다.
본 발명의 개념에 따른 실시예들에 의하면, 표면 장력이 0에 가까운 초임계 상태의 이산화탄소를 이용하여 아이소프로필 알코올과 같은 세정액의 농도를 2중량% 이하로 떨어뜨려, 상기 패턴이 형성된 기판을 건조시킴으로써, 패턴에 잔류하는 세정액의 표면 장력으로 인한 패턴의 쓰러짐 현상을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 세정 및 건조 방법을 설명하기 위한 순서도이다.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 3a 내지 도 3g는 본 발명의 다른 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 4a 내지 도 4f는 본 발명의 또 다른 실시예에 따른 반도체 소자를 제조하는 방법을 설명하기 위한 단면도들이다.
이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 구성 요소가 다른 구성 요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 구성요소들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다. 본 명세서의 다양한 실시예들에서 제1, 제2 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 실시예들은 그것의 상보적인 실시예들도 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
이하, 도면들을 참조하여, 본 발명의 실시예들에 대해 상세히 설명하기로 한다.
(반도체 소자의 세정 및 건조 방법)
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 세정 및 건조 방법을 설명하기 위한 순서도이다.
도 1을 참조하면, 기판에 패턴을 형성할 수 있다.(단계 S1000) 일 실시예에 따르면, 상기 패턴은 적어도 12 이상의 종횡비를 가질 수 있다. 다른 실시예에 따르면, 상기 패턴은 적어도 24 이상의 종횡비를 가질 수 있다. 또 다른 실시예에 따르면, 상기 패턴은 다수 개일 수 있으며, 상기 다수의 패턴들은 적어도 48단 이상으로 서로 이격되어 수직 적층된 구조를 가질 수 있다.
상기 패턴이 형성된 기판을 세정액을 이용하여 세정할 수 있다. (단계 S1100) 상기 세정 공정은 스핀 모듈(spin module)에서 진행될 수 있다. 더욱 상세하게, 상기 세정 공정은 상기 스핀 모듈 상에 로딩된 기판이 회전하는 동안 세정액을 이용하여 수행될 수 있다.
본 발명의 일 실시예에 따르면, 상기 스핀 모듈에 로딩된 패턴이 형성된 기판으로 탈이온수 (deionized water: DIW)를 공급할 수 있다. 상기 스핀 모듈에 로딩된 패턴이 형성된 기판으로 아이소프로필 알코올(isopropyl alcohol)을 포함하는 세정액을 공급할 수 있다. 아이소프로필 알코올이 액체 상으로 잔류할 경우, 상기 아이소프로필 알코올의 표면 장력에 의해 상기 패턴이 쓰러질(leaning) 수 있다.
상기 세정 공정 후, 상기 패턴이 형성된 기판을 건조 챔버로 이동시킬 수 있다.(단계 S1200) 상기 패턴이 형성된 기판에는 상기 탈이온수 및/또는 아이소프로필 알코올과 같은 세정액이 잔류할 수 있다.
상기 패턴이 형성된 기판이 로딩된 건조 챔버로 초임계 상태의 이산화탄소(CO2)를 주입할 수 있다.(단계 S1300) 일 측면에 따르면, 이산화탄소는 74.8바(bar) 이상의 압력 하에서 및 31.1℃ 이상의 온도 하에서 초임계 상태이다. 상기 이산화탄소가 초임계 상태를 유지하기 위하여 상기 건조 챔버는 약 80바 이상의 압력 및 약 40℃ 이상의 온도로 유지할 수 있다. 상기 패턴이 형성된 기판을 초임계 상태의 이산화탄소로 건조하는 이유는 상기 초임계 상태의 이산화탄소의 표면 장력이 0에 가깝기 때문이다. 종횡비가 큰 패턴은 작은 외력에도 쉽게 쓰러지는데, 세정액의 표면 장력으로도 상기 패턴이 쉽게 쓰러질 수 있다. 따라서, 표면 장력이 실질적으로 0인 초임계 상태의 이산화탄소를 사용하여 건조하면, 패턴의 표면 장력으로 인한 불량을 방지할 수 있다.
상기 초임계 상태의 이산화탄소를 상기 건조 챔버 내로 주입하며, 상기 초임계 상태의 이산화탄소에 의해 상기 패턴이 형성된 기판에 잔류하는 세정액의 농도가 감소할 수 있다. 본 발명의 일 실시예에 따르면, 상기 패턴이 형성된 기판에 잔류하는 세정액의 농도가 약 2중량% 이하로 떨어질 때까지 상기 초임계 상태의 이산화탄소를 지속적으로 상기 건조 챔버 내로 주입할 수 있다.
상기 초임계 상태의 이산화탄소를 배출(vent)시켜 상기 건조 챔버를 상압으로 유지할 수 있다.(단계 S1400) 이로써, 상기 패턴이 형성된 기판의 건조를 완료할 수 있다.
이와 같이 표면 장력이 0에 가까운 초임계 상태의 이산화탄소를 이용하여 아이소프로필 알코올과 같은 세정액의 농도를 2중량% 이하로 떨어뜨려, 상기 패턴이 형성된 기판을 건조시킬 수 있다. 따라서, 패턴에 잔류하는 세정액의 표면 장력으로 인한 패턴의 쓰러짐 현상을 방지할 수 있다.
(반도체 소자의 제조 방법_ 트렌치 )
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 2a를 참조하면, 기판(100) 상에 포토레지스트 패턴(110)을 형성한 후, 상기 포토레지스트 패턴(110)을 식각 마스크로 사용하는 식각 공정을 수행하여 트렌치(trench, 120)를 형성할 수 있다. 본 발명의 일 측면에 따르면, 상기 트렌치(120)는 적어도 12이상의 종횡비를 가질 수 있다.
도 2b를 참조하면, 상기 포토레스트 패턴(110)을 제거할 수 있다. 상기 포토레지스트 패턴(110)은 에싱/스트립(ashing/strip) 공정을 통해 제거될 수 있다.
도 2c를 참조하면, 상기 트렌치(120)가 형성된 기판(100)을 세정 및 건조할 수 있다.
구체적으로 설명하면, 상기 세정 공정은 스핀 모듈에서 탈이온수 및/또는 아이소프로필 알코올을 포함하는 세정액을 이용하여 수행될 수 있다. 상기 건조 공정은 건조 챔버에서 초임계 상태의 이산화탄소를 이용하여 수행될 수 있다. 상세한 설명은 도 1에서 설명된 것과 실질적으로 동일하여 생략하기로 한다.
이와 같이 상기 트렌치(120)에 잔류하는 아이소프로필 알코올의 표면 장력에 의해 상기 트렌치(120)가 쓰러질 수 있는데, 표면 장력이 0에 가까운 초임계 상태의 이산화탄소를 이용하여 건조함으로써 적어도 12 이상의 종횡비를 갖는 트렌치(120)의 쓰러짐 현상을 방지할 수 있다.
도 2d를 참조하면, 상기 트렌치(120)를 절연물로 매립하여 소자 분리막(130)을 형성할 수 있다. 예컨대, 상기 절연물은 산화물, 질화물 및/또는 산질화물을 포함할 수 있다. 상기 소자 분리막(130)에 의해 상기 기판(100)에 액티브 영역(도시되지 않음)이 한정될 수 있다.
(반도체 소자의 제조 방법_커패시터)
도 3a 내지 도 3g는 본 발명의 다른 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 3a를 참조하면, 기판(200) 상에 제1 희생 패턴(210)을 형성할 수 있다. 상기 제1 희생 패턴(210)은 후속하여 형성되는 도전막(220)과 일 에천트(etchant)에 대하여 식각 선택비를 갖는 물질을 포함할 수 있다. 상기 제1 희생 패턴(210)은 산화물, 질화물, 산질화물 및/또는 포토레지스트를 포함할 수 있다.
일 측면에 따르면, 도 3a에 도시된 바와 같이 상기 기판(200) 상에는 트랜지스터(TR)가 형성될 수 있다. 상기 트랜지스터(TR)는 게이트 절연막(201), 게이트 전극(202), 소스/드레인 영역(203)을 포함할 수 있다. 또한, 소스/드레인 영역(203) 중 하나는 제1 콘택 플러그(205)와 전기적으로 연결되어 후속 공정에서 완성되는 커패시터(CAP, 도 3g를 참조)와 전기적으로 연결될 수 있다. 상세하게 도시되지는 않았으나, 상기 소스/드레인 영역(203) 중 다른 하나는 제2 콘택 플러그와 전기적으로 연결되어 비트 라인과 전기적으로 연결될 수 있다. 본 실시예에서 완성되는 반도체 소자는 디램(DRAM)일 수 있다.
도 3b를 참조하면, 상기 제1 희생 패턴(210)이 형성된 기판(200) 상에 도전막(220)을 컨포멀하게(conformally) 형성할 수 있다. 상기 도전막(220)은 불순물이 도핑된 폴리실리콘, 금속 또는 금속 화합물을 포함할 수 있다.
도 3c를 참조하면, 상기 도전막(220) 상에 희생막(230)을 형성할 수 있다. 상기 희생막(230)은 상기 제1 희생 패턴(210)과 실질적으로 동일한 물질을 포함할 수 있다.
도 3d를 참조하면, 상기 제1 희생 패턴(210)의 상부면이 노출될 때까지, 상기 희생막(230) 및 상기 도전막(220)의 상부를 식각하여 노드 분리된 스토리지 전극(240) 및 제2 희생 패턴(250)을 형성할 수 있다. 본 발명의 일 실시예에 따르면, 상기 스토리지 전극(240)은 적어도 24이상의 종횡비를 가질 수 있다.
도 3e를 참조하면, 상기 제1 및 제2 희생 패턴들(210, 250)을 제거하여, 상기 스토리지 전극(240)의 내측면 및 외측면을 노출시킬 수 있다.
도 3f를 참조하면, 상기 스토리지 전극(240)이 형성된 기판(200)을 세정 및 건조할 수 있다. 구체적으로 설명하면, 상기 세정 공정은 스핀 모듈에서 탈이온수 및/또는 아이소프로필 알코올을 포함하는 세정액을 이용하여 수행될 수 있다. 상기 건조 공정은 건조 챔버에서 초임계 상태의 이산화탄소를 이용하여 수행될 수 있다. 상세한 설명은 도 1에서 설명된 것과 실질적으로 동일하여 생략하기로 한다.
이와 같이 상기 스토리지 전극(240) 사이에 잔류하는 아이소프로필 알코올의 표면 장력에 의해 상기 스토리지 전극(240)이 쓰러질 수 있는데, 표면 장력이 0에 가까운 초임계 상태의 이산화탄소를 이용하여 건조함으로써 적어도 24이상의 종횡비를 갖는 스토리지 전극(240)의 쓰러짐 현상을 방지할 수 있다.
도 3g를 참조하면, 상기 스토리지 전극(240) 상에 유전막(250) 및 상부 전극(260)을 형성함으로써, 커패시터(CAP)를 형성할 수 있다. 전술한 바와 같이, 상기 커패시터(CAP)는 제1 콘택 플러그(205)를 통해 트랜지스터(TR)와 전기적으로 연결될 수 있다.
(반도체 소자의 제조 방법_ VNAND )
도 4a 내지 도 4e는 본 발명의 또 다른 실시예에 따른 반도체 소자를 제조하는 방법을 설명하기 위한 단면도들이다.
도 4a를 참조하면, 기판(300) 상에 희생막들(310) 및 층간 절연막들(320)을 번갈아 적층할 수 있다. 상기 희생막들(310) 각각은 상기 층간 절연막들(320) 각각과 일 에천트에 대하여 식각 선택비를 갖는 물질을 포함할 수 있다. 상기 층간 절연막들(320) 각각은 산화물, 질화물 및/또는 산질화물을 포함할 수 있다.
도 4b를 참조하면, 상기 희생막들(310) 및 층간 절연막들(320)을 관통하는 수직 액티브 패턴(330)을 형성할 수 있다. 더욱 구체적으로, 상기 기판(300)을 노출시키도록 상기 희생막들(310) 및 층간 절연막들(320)을 관통하는 관통 홀을 형성할 수 있다. 이어서, 상기 관통 홀 내에 폴리실리콘을 채워 수직 액티브 패턴(330)을 형성할 수 있다.
도 4c를 참조하면, 상기 희생막들(310) 및 층간 절연막들(320)을 식각하여, 상기 기판(300) 표면을 노출시키며 일 방향으로 연장하는 트렌치(340)를 형성할 수 있다. 상기 식각 공정에 의해 상기 트렌치(340)를 형성함과 동시에, 상기 수직 액티브 패턴(330)을 따라 다수의 희생 패턴들(350) 및 층간 절연 패턴들(360)이 번갈아 배치될 수 있다.
도 4d를 참조하면, 상기 트렌치(340)에 의해 노출되는 희생 패턴들(350)을 제거하여 상기 층간 절연 패턴들(360) 사이에 리세스들 (recesses, 370)을 형성할 수 있다. 상기 리세스들(370)은 적어도 48개 이상일 수 있다.
도 4e를 참조하면, 상기 층간 절연 패턴들(360)이 형성된 기판(300)을 세정 및 건조할 수 있다. 구체적으로 설명하면, 상기 세정 공정은 스핀 모듈에서 탈이온수 및/또는 아이소프로필 알코올을 포함하는 세정액을 이용하여 수행될 수 있다. 상기 건조 공정은 건조 챔버에서 초임계 상태의 이산화탄소를 이용하여 수행될 수 있다. 상세한 설명은 도 1에서 설명된 것과 실질적으로 동일하여 생략하기로 한다.
이와 같이 상기 층간 절연 패턴들(360) 사이에 잔류하는 아이소프로필 알코올의 표면 장력에 의해 상기 층간 절연 패턴들(360)이 쓰러질 수 있는데, 표면 장력이 0에 가까운 초임계 상태의 이산화탄소를 이용하여 건조함으로써 이러한 층간 절연 패턴들(360)의 쓰러짐 현상을 방지할 수 있다.
도 4f를 참조하면, 상기 리세스들(370)에 각각 터널 절연막(380) 및 게이트 패턴(390)을 순차적으로 형성할 수 있다. 상기 터널 절연막(380) 및 게이트 패턴(390)을 형성하는 공정은 통상적으로 알려진 공정으로 수행될 수 있으며, 이에 대한 상세한 설명은 생략하기로 한다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징으로 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
300: 기판
330: 수직 액티브 패턴
340: 트렌치
350: 희생 패턴
360: 층간 절연 패턴
370: 리세스
380: 터널 절연막
390: 게이트 패턴

Claims (9)

  1. 기판 상에 패턴을 형성하는 단계;
    상기 패턴이 형성된 기판을 세정액을 이용하여 세정하는 단계;
    상기 세정액이 잔류하는 패턴이 형성된 기판을 건조 챔버 내에 로딩(loading)하는 단계;
    상기 패턴이 형성된 기판에 잔류하는 세정액의 농도가 2중량%이하로 희석되도록 상기 건조 챔버로 초임계 상태의 이산화탄소(CO2)를 주입하는 단계; 및
    상기 초임계 상태의 이산화탄소를 배출하여 상기 건조 챔버를 상압하여 상기 패턴이 형성된 기판을 건조하는 단계를 포함하는 반도체 소자의 세정 및 건조 방법.
  2. 제1항에 있어서,
    상기 패턴이 형성된 기판에 잔류하는 세정액의 농도가 2중량%이하로 희석되도록 상기 건조 챔버로 초임계 상태의 이산화탄소(CO2)를 주입하는 단계는:
    상기 건조 챔버를 40℃이상의 온도 및 80바(bar) 이상의 압력 조건으로 유지하는 반도체 소자의 세정 및 건조 방법.
  3. 제1항에 있어서,
    상기 패턴이 형성된 기판을 세정하는 단계는:
    상기 패턴이 형성된 기판을 스핀 모듈 상에 로딩하는 단계;
    상기 스핀 모듈에 의해 상기 패턴이 형성된 기판이 회전하는 동안 탈이온수(deionized water: DIW)를 공급하는 단계; 및
    상기 스핀 모듈에 의해 상기 패턴이 형성된 기판이 회전하는 동안 아이소프로필 알코올(isopropyl alcohol)을 포함하는 세정액을 공급하는 단계를 포함하는 반도체 소자의 세정 및 건조 방법.
  4. 제1항에 있어서,
    상기 기판 상에 상기 패턴을 형성하는 단계는:
    상기 기판을 식각하여, 적어도 12 이상의 종횡비(aspect ratio)를 갖는 트렌치(tranch)를 형성하는 단계를 포함하는 반도체 소자의 세정 및 건조 방법.
  5. 제1항에 있어서,
    상기 기판 상에 상기 패턴을 형성하는 단계는:
    상기 기판 상에 제1 희생 패턴을 형성하는 단계;
    상기 제1 희생 패턴 상에 컨포멀하게(conformally) 도전막을 형성하는 단계;
    상기 도전막 상에 희생막을 형성하는 단계;
    상기 제1 희생 패턴의 상부면이 노출되도록 상기 희생막 및 도전막의 상부를 식각하여, 제2 희생 패턴 및 적어도 24이상의 종횡비를 갖는 노드(nod) 분리된 스토리지 전극을 형성하는 단계; 및
    상기 제1 및 제2 희생 패턴들을 제거하는 단계를 포함하는 반도체 소자의 세정 및 건조 방법.
  6. 제1항에 있어서,
    상기 기판 상에 상기 패턴을 형성하는 단계는:
    상기 기판 상에 적어도 48단의 희생막들 및 상기 인접한 두 개의 희생막들 사이에 층간 절연막을 각각 형성하는 단계;
    상기 희생막들 및 층간 절연막들을 관통하는 수직 액티브 패턴을 형성하는 단계;
    상기 희생막들 및 층간 절연막들을 식각하여 일 방향으로 연장하는 트렌치를 형성하는 단계; 및
    상기 희생막들 제거하는 단계를 포함하는 반도체 소자의 세정 및 건조 방법.
  7. 기판 상에 희생막들 및 층간 절연막들을 순차적으로 번갈아 적층하는 단계;
    상기 희생막들 및 상기 층간 절연막들을 관통하며, 상기 기판과 전기적으로 연결되는 관통 액티브 패턴을 형성하는 단계;
    상기 희생막들 및 층간 절연막들을 일 방향으로 식각하여 트렌치를 형성하는 단계;
    상기 트렌치에 의해 노출된 희생막들을 제거하여 리세스들(recesses)을 형성하는 단계;
    상기 층간 절연막들이 형성된 기판을 세정액을 이용하여 세정하는 단계;
    상기 층간 절연막들이 형성된 기판을 건조 챔버 내로 로딩하는 단계;
    상기 층간 절연막들이 형성된 기판에 잔류하는 세정액의 농도가 2중량%이하로 희석되도록 상기 건조 챔버로 초임계 상태의 이산화탄소를 주입하는 단계; 및
    상기 초임계 상태의 이산화탄소를 배출하여 상기 건조 챔버를 상압으로 유지하는 단계를 포함하는 반도체 소자의 제조 방법.
  8. 제7항에 있어서,
    상기 트렌치에 의해 노출된 희생막들 제거하여 상기 리세스들을 형성하는 단계에서, 상기 리세스들은 적어도 48개 이상인 반도체 소자의 제조 방법.
  9. 제7항에 있어서,
    상기 층간 절연막들이 형성된 기판에 잔류하는 세정액의 농도가 2중량%이하로 희석되도록 상기 건조 챔버로 초임계 상태의 이산화탄소를 주입하는 단계는:
    상기 건조 챔버를 40℃이상의 온도 및 80바(bar) 이상의 압력 조건으로 유지하는 반도체 소자의 제조 방법.
KR1020140040043A 2014-04-03 2014-04-03 반도체 소자의 세정 및 건조 방법 및 이를 이용하는 반도체 소자의 제조 방법 KR20150116017A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140040043A KR20150116017A (ko) 2014-04-03 2014-04-03 반도체 소자의 세정 및 건조 방법 및 이를 이용하는 반도체 소자의 제조 방법
US14/669,354 US20150287590A1 (en) 2014-04-03 2015-03-26 Method of rinsing and drying semiconductor device and method of manufacturing semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140040043A KR20150116017A (ko) 2014-04-03 2014-04-03 반도체 소자의 세정 및 건조 방법 및 이를 이용하는 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20150116017A true KR20150116017A (ko) 2015-10-15

Family

ID=54210371

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140040043A KR20150116017A (ko) 2014-04-03 2014-04-03 반도체 소자의 세정 및 건조 방법 및 이를 이용하는 반도체 소자의 제조 방법

Country Status (2)

Country Link
US (1) US20150287590A1 (ko)
KR (1) KR20150116017A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180013337A (ko) * 2016-07-29 2018-02-07 세메스 주식회사 기판 처리 장치 및 방법
US11515178B2 (en) * 2020-03-16 2022-11-29 Tokyo Electron Limited System and methods for wafer drying

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6398875B1 (en) * 2001-06-27 2002-06-04 International Business Machines Corporation Process of drying semiconductor wafers using liquid or supercritical carbon dioxide
US20040050406A1 (en) * 2002-07-17 2004-03-18 Akshey Sehgal Compositions and method for removing photoresist and/or resist residue at pressures ranging from ambient to supercritical
US20100090348A1 (en) * 2008-10-10 2010-04-15 Inho Park Single-Sided Trench Contact Window
KR101835114B1 (ko) * 2011-09-07 2018-03-06 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
US20140026926A1 (en) * 2012-07-30 2014-01-30 Lam Research Ag Method and apparatus for liquid treatment of wafer-shaped articles

Also Published As

Publication number Publication date
US20150287590A1 (en) 2015-10-08

Similar Documents

Publication Publication Date Title
KR100459724B1 (ko) 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법
US20120276711A1 (en) Method for manufacturing semiconductor device having spacer with air gap
KR20010077518A (ko) 반도체 집적회로의 자기정렬 콘택 구조체 형성방법
KR20140016663A (ko) 반도체 소자 및 그 제조방법
US9209193B2 (en) Method of manufacturing device
US10483269B2 (en) EEPROM device
US8728898B2 (en) Method for fabricating semiconductor device
KR20020044908A (ko) 반사방지막 및 자기정렬콘택 기술을 사용하는반도체소자의 제조방법 및 그에 의해 제조된 반도체소자
KR20150116017A (ko) 반도체 소자의 세정 및 건조 방법 및 이를 이용하는 반도체 소자의 제조 방법
US9214392B1 (en) Method of forming contact hole and semiconductor structure with contact plug
KR101096033B1 (ko) 반도체 소자의 제조방법
US9059194B2 (en) High-K and metal filled trench-type EDRAM capacitor with electrode depth and dimension control
US6852590B1 (en) Deep trench capacitor and method of fabricating the same
US11985814B2 (en) Method for manufacturing bit line structure, method for manufacturing semiconductor structure, and semiconductor structure
KR100973266B1 (ko) 반도체 소자의 제조방법
KR20100029666A (ko) 반도체 소자의 제조방법
US20120142189A1 (en) Method for fabricating semiconductor device
KR100220296B1 (ko) 반도체 소자 콘택제조방법
KR20220070713A (ko) 반도체 장치의 제조 방법
US20080242096A1 (en) Method for preparing bottle-shaped deep trenches
KR20040001227A (ko) 캐패시터 형성 방법
US8927372B2 (en) Semiconductor device and method of fabricating the same
KR100639465B1 (ko) Ｎｏｒ형 플래쉬 메모리 소자의 제조 방법
CN114078775A (zh) 位线结构制造方法、半导体结构制造方法及半导体结构
KR100859222B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid