CN114078775A - 位线结构制造方法、半导体结构制造方法及半导体结构 - Google Patents
位线结构制造方法、半导体结构制造方法及半导体结构 Download PDFInfo
- Publication number
- CN114078775A CN114078775A CN202010811435.XA CN202010811435A CN114078775A CN 114078775 A CN114078775 A CN 114078775A CN 202010811435 A CN202010811435 A CN 202010811435A CN 114078775 A CN114078775 A CN 114078775A
- Authority
- CN
- China
- Prior art keywords
- layer
- bit line
- barrier layer
- thin film
- sacrificial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 116
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 49
- 239000010410 layer Substances 0.000 claims abstract description 370
- 230000004888 barrier function Effects 0.000 claims abstract description 134
- 238000005530 etching Methods 0.000 claims abstract description 107
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000004140 cleaning Methods 0.000 claims abstract description 36
- 238000011049 filling Methods 0.000 claims abstract description 32
- 239000011241 protective layer Substances 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims description 107
- 239000010409 thin film Substances 0.000 claims description 47
- 238000002161 passivation Methods 0.000 claims description 45
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 37
- 239000000463 material Substances 0.000 claims description 29
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 25
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 25
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 22
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 18
- 238000012545 processing Methods 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 16
- 238000009832 plasma treatment Methods 0.000 claims description 14
- 229910052757 nitrogen Inorganic materials 0.000 claims description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 239000010408 film Substances 0.000 claims description 5
- 239000012429 reaction media Substances 0.000 claims description 5
- 238000001816 cooling Methods 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000013461 design Methods 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 239000013543 active substance Substances 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910001868 water Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910021642 ultra pure water Inorganic materials 0.000 description 1
- 239000012498 ultrapure water Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提出一种位线结构制造方法、半导体结构制造方法及半导体结构，位线结构制造方法包含以下步骤：在半导体衬底的表面形成位线导电层，位线导电层部分位于半导体衬底表面的凹槽内；在位线导电层和半导体衬底的表面形成第一保护层；在第一保护层的表面形成第一阻挡层；对第一阻挡层的表面进行钝化处理；在第一阻挡层的表面形成牺牲层，牺牲层具有填充于凹槽内的填充部；利用蚀刻液清洗去除牺牲层的除填充部以外的部分。本发明通过对第一阻挡层进行钝化处理，使得蚀刻液对牺牲层与对第一阻挡层蚀刻选择比增大，从而在利用蚀刻液清洗去除牺牲层时，不会损伤第一阻挡层内的导电层。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种位线结构制造方法、半导体结构制造方法及半导体结构。
背景技术
随着近年来半导体行业内纳米器件的飞速发展，芯片生产中特征尺寸不断缩小，整个技术仍然继续朝着关键尺寸进一步微细化的方向发展。例如，在先进动态随机存取存储器(DRAM)的制程工艺中，位线(bit line)的制程工艺水平会严重影响后期芯片的电性，良率(yield)和可靠性。特别地，随着关键尺寸的不断缩小，对牺牲层的微细化以及稳定性要求也越来越高。其中，位线的牺牲层的去除方法变得越来越重要。
如图1和图2所示，在现有工艺制程中，由于蚀刻液(例如磷酸溶液，H3PO4)对牺牲层150(例如氮化硅，Si3N4)与对阻挡层140(例如氧化硅，SiO2)的蚀刻选择比(即牺牲层150被蚀刻液蚀刻的速率与阻挡层140被蚀刻液蚀刻的速率的比值)较小，使得蚀刻液在清洗去除(strip)牺牲层150时，容易将阻挡层140蚀刻去除，从而部分去除保护层130，并对阻挡层140内的导电层120产生蚀刻损伤121(W Missing，W即为钨)。
针对上述问题，需要对位线结构的制造方法进行优化。
发明内容
本发明的一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种能够避免导电层被蚀刻液损伤的位线结构制造方法。
本发明的另一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种采用上述位线结构制造方法的半导体结构制造方法。
本发明的又一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种经由上述的半导体结构制造方法制成的半导体结构。
为实现上述目的，本发明采用如下技术方案：
根据本发明的一个方面，提供一种位线结构制造方法；其中，所述位线结构制造方法包含以下步骤：
在半导体衬底的表面形成位线导电层，所述位线导电层部分位于所述半导体衬底表面的凹槽内；
在所述位线导电层和所述半导体衬底的表面形成第一保护层；
在所述第一保护层的表面形成第一阻挡层；
对所述第一阻挡层的表面进行钝化处理；
在所述第一阻挡层的表面形成牺牲层，所述牺牲层具有填充于所述凹槽内的填充部；以及
利用蚀刻液清洗去除所述牺牲层的除所述填充部以外的部分。
根据本发明的其中一个实施方式，所述钝化处理包含等离子体处理、离子注入或者热氧化处理。
根据本发明的其中一个实施方式，经由钝化处理后的所述第一阻挡层包含两层薄膜结构，分别为邻接所述第一保护层的第一薄膜层和远离所述第一保护层的第二薄膜层；其中，所述牺牲层与所述第二薄膜层的蚀刻选择比大于所述牺牲层与所述第一薄膜层的蚀刻选择比。
根据本发明的其中一个实施方式，所述第一阻挡层的材质包含氧化硅；其中，所述钝化处理包含氮气等离子体处理，所述第二薄膜层的材质包含氮氧化硅。
根据本发明的其中一个实施方式，所述第一保护层的厚度为1nm～3nm；和/或，所述第一阻挡层的厚度为2nm～8nm。
根据本发明的其中一个实施方式，所述第一保护层的材质包含氮化硅；和/或，所述第一阻挡层的材质包含氧化硅；和/或，所述牺牲层的材质包含氮化硅。
根据本发明的其中一个实施方式，所述蚀刻液包含磷酸溶液；其中，所述蚀刻液的温度为100℃～120℃；和/或，所述蚀刻液的浓度为40％～60％。
根据本发明的其中一个实施方式，利用所述蚀刻液清洗去除所述牺牲层的除所述填充部以外的部分之后，还包含以下步骤：
去除暴露的所述第一阻挡层；
在所述位线导电层和所述半导体衬底的表面形成第二阻挡层；
在所述第二阻挡层的表面形成第二保护层。
根据本发明的其中一个实施方式，利用所述蚀刻液清洗去除所述牺牲层时，包含以下步骤：
利用稀释过的氢氟酸溶液对所述牺牲层的表面进行预清洗，去除所述牺牲层表面的氧化层；以及
利用磷酸溶液清洗所述牺牲层，去除所述牺牲层的除所述填充部以外的部分。
根据本发明的另一个方面，提供一种半导体结构制造方法；其中，所述半导体结构制造方法包含以下步骤：
提供半导体衬底，所述半导体衬底的表面具有凹槽；
利用本发明提出的并在上述实施方式中所述的位线结构制造方法，在所述半导体衬底上形成位线结构。
根据本发明的其中一个实施方式，所述钝化处理包含等离子体处理；其中，对所述第一阻挡层进行钝化处理时，包含以下步骤：
对处理设备的处理腔室进行预热；
将形成有所述第一阻挡层的半导体结构放入处理腔室；
输入反应介质并对所述第一阻挡层的表面进行等离子体处理；
对处理腔室进行冷却；以及
取出半导体结构。
根据本发明的又一个方面，提供一种半导体结构；其中，所述半导体结构包含半导体衬底、位线导电层以及位线插塞间隔层；所述半导体衬底的表面具有凹槽；所述位线导电层部分位于所述半导体衬底表面的凹槽内；所述所述位线插塞间隔层填充于所述凹槽内，所述位线插塞间隔层包含第一保护层、经由钝化处理后的第一阻挡层以及填充部。
根据本发明的其中一个实施方式，所述第一保护层的厚度为1nm～3nm；和/或，所述第一阻挡层的厚度为2nm～8nm。
根据本发明的其中一个实施方式，所述第一保护层的材质包含氮化硅；和/或，所述第一阻挡层的材质包含氧化硅；和/或，所述填充部的材质包含氮化硅。
根据本发明的其中一个实施方式，经由钝化处理后的所述第一阻挡层包含两层薄膜结构，分别为邻接所述第一保护层的第一薄膜层和远离所述第一保护层的第二薄膜层；其中，所述填充部与所述第二薄膜层的蚀刻选择比大于所述填充部与所述第一薄膜层的蚀刻选择比。
根据本发明的其中一个实施方式，所述第一薄膜层的材质包含氧化硅，所述第二薄膜层的材质包含氮氧化硅。
由上述技术方案可知，本发明提出的位线结构制造方法的优点和积极效果在于：
本发明通过对第一阻挡层进行钝化处理，使得蚀刻液对牺牲层与对第一阻挡层蚀刻选择比增大，从而在利用蚀刻液清洗去除牺牲层时，不会损伤第一阻挡层内的导电层。并且，在实现上述功效的基础上，相比于现有工艺，本发明无需在蚀刻液中加入活性剂，因此本发明的清洗工艺的较为简单，也不会影响产品良率。另外，本发明无需增大第一阻挡层的厚度，能够保证凹槽的填充质量，进一步满足半导体产品关键尺寸的微细化、薄型化的设计要求。
附图说明
通过结合附图考虑以下对本发明的优选实施方式的详细说明，本发明的各种目标、特征和优点将变得更加显而易见。附图仅为本发明的示范性图解，并非一定是按比例绘制。在附图中，同样的附图标记始终表示相同或类似的部件。其中：
图1是一种现有的位线结构制造方法中一步骤的半导体结构示意图；
图2是图1示出的位线结构在蚀刻去除牺牲层前后的部分结构的放大对比图；
图3是根据一示例性实施方式示出的一种位线结构制造方法的其中一个步骤时的半导体结构示意图；
图4是根据一示例性实施方式示出的位线结构制造方法的其中一个步骤时的半导体结构的一个位线结构的放大示意图；
图5是根据一示例性实施方式示出的位线结构制造方法的其中一个步骤时的半导体结构的一个位线结构的放大示意图；
图6是根据一示例性实施方式示出的位线结构制造方法的其中一个步骤时的半导体结构的一个位线结构的放大示意图；
图7是根据一示例性实施方式示出的位线结构制造方法的其中一个步骤时的半导体结构的一个位线结构的放大示意图；
图8是根据一示例性实施方式示出的位线结构制造方法的其中一个步骤时的半导体结构的一个位线结构的放大示意图；
附图标记说明如下：
111.凹槽；
120.导电层；
121.蚀刻损伤；
130.保护层；
140.阻挡层；
150.牺牲层；
210.半导体衬底；
211.凹槽；
220.位线导电层；
221.金属层；
222.位线插塞；
223.氮化钛；
230.第一保护层；
240.第一阻挡层；
241.第一薄膜层；
242.第二薄膜层；
250.牺牲层；
251.填充部；
260.位线插塞间隔层。
具体实施方式
体现本发明特征与优点的典型实施例将在以下的说明中详细叙述。应理解的是本发明能够在不同的实施例上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及附图在本质上是作说明之用，而非用以限制本发明。
在对本发明的不同示例性实施方式的下面描述中，参照附图进行，所述附图形成本发明的一部分，并且其中以示例方式显示了可实现本发明的多个方面的不同示例性结构、系统和步骤。应理解的是，可以使用部件、结构、示例性装置、系统和步骤的其他特定方案，并且可在不偏离本发明范围的情况下进行结构和功能性修改。而且，虽然本说明书中可使用术语“之上”、“之间”、“之内”等来描述本发明的不同示例性特征和元件，但是这些术语用于本文中仅出于方便，例如根据附图中所述的示例的方向。本说明书中的任何内容都不应理解为需要结构的特定三维方向才落入本发明的范围内。
参阅图3至图8，其分别代表性地示出了本发明提出的位线结构制造方法中各步骤下的半导体结构示意图。在该示例性实施方式中，本发明提出的位线结构制造方法是以应用于动态随机存取存储器的位线制备为例进行说明的。本领域技术人员容易理解的是，为将本发明的相关设计应用于其他类型的半导体结构的制造方法中，而对下述的具体实施方式做出多种改型、添加、替代、删除或其他变化，这些变化仍在本发明提出的位线结构制造方法的原理的范围内。
如图3至图8所示，在本实施方式中，本发明提出的位线结构制造方法包含以下步骤：
在半导体衬底210的表面形成位线导电层220，位线导电层220部分位于半导体衬底210表面的凹槽211内；
在位线导电层220和半导体衬底210的表面形成第一保护层230；
在第一保护层230的表面形成第一阻挡层240；
对第一阻挡层240的表面进行钝化处理；
在第一阻挡层240的表面形成牺牲层250，牺牲层250具有填充于凹槽211内的填充部251；利用蚀刻液清洗去除牺牲层250的除填充部251以外的部分。
至此，半导体位线基本制备完成。
通过上述设计，本发明通过对第一阻挡层240进行钝化处理，使得蚀刻液对牺牲层250与对第一阻挡层240蚀刻选择比增大，从而在利用蚀刻液清洗去除牺牲层250时，不会损伤第一阻挡层240内的位线导电层220。并且，相比于现有工艺，本发明无需在蚀刻液中加入活性剂，也无需增大第一阻挡层240的厚度。
具体地，如图3所示，其具体示出了一种半导体层状结构，其可以作为本实施方式中的“形成位线导电层220”步骤中的半导体结构的代表性示例。其中，该半导体衬底210的表面具有凹槽211。该位线导电层220形成于半导体衬底210的表面的凹槽211处，且位线导电层220包含金属层221、位线插塞222，还包含可以氮化钛223(TiN)和氮化硅盖层。位线插塞222形成于半导体衬底210的表面的凹槽211，位线插塞222上形成有一层氮化钛223，金属层221形成于该层氮化钛223上，金属层221上还形成有一层氮化硅。
具体地，如图4所示，其具体示出了一个半导体位线的放大层状结构，其可以作为本实施方式中的“形成第一保护层230”步骤中的位线的代表性示例。其中，该第一保护层230是形成于位线导电层220的表面和半导体衬底210的表面(未设置位线导电层220的部分)，即，凹槽211的槽壁和未设置位线导电层220(位线插塞222)的部分槽底，均形成有第一保护层230。
较佳地，在本实施方式中，对于“形成第一保护层230”的步骤而言，第一保护层230的厚度可以优选为1nm～3nm，例如1nm、1.5nm、2nm、3nm等。在其他实施方式中，第一保护层230的厚度亦可小于1nm，或可大于3nm，例如0.8nm、4nm、5nm等，并不以本实施方式为限。
较佳地，在本实施方式中，对于“形成第一保护层230”的步骤而言，第一保护层230的材质可以优选地包含氮化硅。其中，由于在“形成牺牲层250”的步骤中，牺牲层250的材质也可以优选地包含氮化硅，为了便于区分，氮化硅层作为第一保护层230时，可以称为InnerSiN，则氮化硅作为牺牲层250时，可以称为Outer SiN。
具体地，如图5所示，其具体示出了一个半导体位线的放大层状结构，其可以作为本实施方式中的“形成第一阻挡层240”步骤中的位线的代表性示例。其中，该第一阻挡层240是形成于第一保护层230的表面，即，凹槽211的槽壁和未设置位线导电层220(位线插塞222)的部分槽底，均依次形成有第一保护层230和第一阻挡层240。其中，在本实施方式中，该第一阻挡层240的材质可以但不限于包含氧化硅。
具体地，如图6所示，其具体示出了一个半导体位线的放大层状结构，其可以作为本实施方式中的“钝化处理”步骤中的位线结构的代表性示例。其中，该步骤是在第一保护层230表面形成第一阻挡层240之后，对第一阻挡层240的表面进行钝化处理。
较佳地，在本实施方式中，对于“钝化处理”的步骤而言，对第一阻挡层240进行的钝化处理可以优选地包含等离子体处理。进一步地，该等离子体处理可以优选为氮气(N2)等离子体处理。在其他实施方式中，对第一阻挡层240进行的钝化处理亦可采用其他钝化工艺或者组合，例如离子注入、热氧化处理等，并不以本实施方式为限。
较佳地，如图6所示，在本实施方式中，对于“钝化处理”的步骤而言，第一阻挡层240的表面在经由钝化处理后大致包含两层薄膜结构。为了便于理解和说明，本说明书中是将这两层薄膜结构分别定义为第一薄膜层241和第二薄膜层242。其中，第一薄膜层241邻接第一保护层230，第二薄膜层242远离第一保护层230(即邻接于后序制程形成的牺牲层250)。在此基础上，亦可将第一薄膜层241理解为大致保持与第一阻挡层240未经钝化处理时的性质状态相同的层状结构，则第二薄膜层242即为相比第一阻挡层240未经钝化处理时的性质状态产生变化的一层。其中，第二薄膜层242的上述变化包含：牺牲层250与第二薄膜层242的蚀刻选择比大于牺牲层250与第一薄膜层241的蚀刻选择比，即，第一阻挡层240在经由钝化处理后，牺牲层250与第一阻挡层240的蚀刻选择比增大。在其他实施方式中，基于不同类型的钝化处理，第一阻挡层240亦可形成两层或者两层以上的薄膜结构，且牺牲层250与第一阻挡层240的其中至少一层薄膜结构的蚀刻选择比大于牺牲层250与其他层薄膜结构的蚀刻选择比。或者，经由钝化处理后的第一阻挡层240还可保持单层薄膜结构，且牺牲层250与处理后的第一阻挡层240的蚀刻选择比大于牺牲层250与处理前的第一阻挡层240的蚀刻选择比。即，经由钝化处理后，第一阻挡层240可以形成各种可能的层状薄膜结构，牺牲层250与第一阻挡层240的蚀刻选择比是在第一阻挡层240经由钝化处理后增大。
举例而言，基于第一阻挡层240的材质包含氧化硅，同时基于钝化处理包含氮气等离子体处理的设计，在本实施方式中，该氧化硅经由氮气等离子体处理后，其第二薄膜层242的材质包含氮氧化硅(SiON)。据此，以牺牲层250的材质包含氮化硅为例，氮化硅与氮氧化硅的蚀刻选择比大于氮化硅与氧化硅的蚀刻选择比，即，第一阻挡层240经由氮气等离子体处理后，牺牲层250与第一阻挡层240的蚀刻选择比增大。
较佳地，在本实施方式中，对于“形成第一阻挡层240”的步骤而言，第一阻挡层240的厚度可以优选为2nm～8nm，例如2nm、3nm、4nm、5nm等。在其他实施方式中，第一阻挡层240的厚度亦可小于2nm，例如1nm、1.5nm等，并不以本实施方式为限。需说明的是，由于本发明采用对第一阻挡层240进行钝化处理的工艺步骤，使得后序制程形成的牺牲层250与第一阻挡层240的蚀刻选择比增大，因此，在相同的蚀刻条件下(例如蚀刻液的温度和浓度、清洗时间均相同)，如欲达到相同的蚀刻去除效果，本发明形成第一阻挡层240的所需厚度是小于现有工艺中形成阻挡层的所需厚度。亦即，本实施方式对上述第一阻挡层240的厚度的优选范围，实际上是现有工艺无法实现的，而非数据范围的简单选择。
较佳地，基于钝化处理包含等离子体处理的设计，在本实施方式中，对于“钝化处理”的步骤而言，对第一阻挡层240进行钝化处理可以优选地包含以下具体步骤：
对处理设备的处理腔室进行预热；
将形成有所述第一阻挡层240的半导体结构放入处理腔室；
输入反应介质并对所述第一阻挡层240的表面进行等离子体处理；
对处理腔室进行冷却；
取出半导体结构。
承上，对第一阻挡层240的等离子体处理，可以优选地采用等离子体表面处理仪等处理设备。在此基础上，是将半导体结构放入等离子体表面处理仪的处理腔室内，且在放入半导体结构之前，是先对处理腔室进行预热。将半导体结构放入预热的处理腔室之后，向处理腔室内容输入反应介质(例如氮气等)，并利用反应介质对半导体结构的第一阻挡层240的表面进行等离子体处理。待处理完成后，对放置有半导体结构的处理腔室进行冷却，最后再将冷却后的半导体结构由处理腔室取出。在其他实施方式中，对于“钝化处理”的步骤而言，当采用其他类型的等离子体处理工艺或者其他类型的钝化工艺时，亦可灵活选择钝化处理的具体步骤和流程，并不以本实施方式为限。
具体地，如图7所示，其具体示出了一个半导体位线的放大层状结构，其可以作为本实施方式中的“形成牺牲层250”步骤中的位线结构的代表性示例。其中，该牺牲层250是形成于经过钝化处理后的第一阻挡层240的表面。并且，牺牲层250的填充部251填充于凹槽211(未形成第一保护层230和第一阻挡层240的部分)中。即，在凹槽211槽腔的未设置位线导电层220(位线插塞222)的部分中，槽壁和部分槽底均依次形成有第一保护层230和第一阻挡层240，且该部分其余的槽腔均由牺牲层250(填充部251)填充。在此基础上，半导体结构的位线插塞222两侧的凹槽211中，形成有位线插塞间隔层260。该位线插塞间隔层260是包含第一保护层230、第一阻挡层240和未去除的牺牲层250(填充部251)。其中，在本实施方式中，该牺牲层250的材质可以但不限于包含氮化硅(当第一保护层230的材质也包含氮化硅时，牺牲层250的氮化硅即Outer SiN)。
承上，由于本发明在形成牺牲层250之前，是对第一阻挡层240进行了钝化处理，从而使得牺牲层250与第一阻挡层240的蚀刻选择比增大。具体而言，上述蚀刻选择比的具体含义包含：在相同的蚀刻条件下，蚀刻液对前者的蚀刻速率与蚀刻液对后者的蚀刻速率的比值。据此，“牺牲层250与第一阻挡层240的蚀刻选择比”，即为蚀刻液对牺牲层250的蚀刻速率与蚀刻液对第一阻挡层240的蚀刻速率，并且，该比值的增大，即相当于在相同的蚀刻条件下，蚀刻液对牺牲层250的蚀刻速率更快。因此，在之后的“清洗去除牺牲层250”的一个蚀刻清洗步骤中，本发明能够实现对牺牲层250的清洗去除，并能够减少或者避免对第一阻挡层240的蚀刻，从而保护第一阻挡层240内部的第一保护层230(通常包含与牺牲层250相同的材质，例如氮化硅)不会被蚀刻去除，进而保护第一保护层230内部的位线导电层220不会产生蚀刻损伤。
具体地，如图8所示，其具体示出了一个半导体位线的放大层状结构，其可以作为本实施方式中的“清洗去除牺牲层250”步骤中的位线结构的代表性示例。其中，该步骤是利用蚀刻液对形成牺牲层250之后的半导体结构进行湿法清洗(Wet Clean)，使得牺牲层250的除填充部251以外的其余部分被蚀刻液蚀刻去除。据此，清洗去除牺牲层250之后的半导体结构，其凹槽211内仍充分填充有第一保护层230、第一阻挡层240和牺牲层250的填充部251，最大程度地起到了防止短路等不良产生的功效。至此，半导体位线基本制备完成。
较佳地，在本实施方式中，对于“清洗去除牺牲层250”的步骤而言，蚀刻液可以优选地包含磷酸溶液。在其他实施方式中，蚀刻液亦可选择其他种类的蚀刻性液体或溶液，并不以本实施方式为限。
较佳地，在本实施方式中，对于“清洗去除牺牲层250”的步骤而言，以蚀刻液包含磷酸溶液为例，蚀刻液的温度可以优选为100℃～120℃，例如100℃、105℃、110℃、120℃等。在其他实施方式中，蚀刻液的温度亦可小于100℃，或可大于120℃，例如95℃、125℃、150℃、160℃等，并不以本实施方式为限。需说明的是，由于本发明采用对第一阻挡层240进行钝化处理的工艺步骤，使得后序制程形成的牺牲层250与第一阻挡层240的蚀刻选择比增大，本发明所采用的蚀刻液的温度低于现有工艺中蚀刻液的温度，以实现更大的刻蚀选择比。当然，在其他实施方式中，本发明亦可采用与现有工艺类似的蚀刻液的温度。亦即，本实施方式对蚀刻液的温度的优选范围，实际上是现有工艺无法实现的，而非数据范围的简单选择。
较佳地，在本实施方式中，对于“清洗去除牺牲层250”的步骤而言，，以蚀刻液包含磷酸溶液为例，蚀刻液的浓度可以优选为40％～60％℃，例如40％、45％、50％、60％等。在其他实施方式中，蚀刻液的浓度亦可小于40％，或可大于60％，例如38％、65％、70％、85％等，并不以本实施方式为限。需说明的是，由于本发明采用对第一阻挡层240进行钝化处理的工艺步骤，使得后序制程形成的牺牲层250与第一阻挡层240的蚀刻选择比增大，本发明所采用的蚀刻液的浓度可以小于现有工艺中蚀刻液的浓度，以实现更大的刻蚀选择比。当然，在其他实施方式中，本发明亦可采用与现有工艺类似的蚀刻液的浓度。亦即，本实施方式对蚀刻液的浓度的优选范围，实际上是现有工艺无法实现的，而非数据范围的简单选择。
较佳地，在本实施方式中，对于“清洗去除牺牲层250”的步骤而言，对牺牲层250进行蚀刻清洗可以优选地包含以下具体步骤：
利用稀释过的氢氟酸溶液对牺牲层250的表面进行预清洗，去除牺牲层250表面的氧化层；以及
利用磷酸溶液清洗牺牲层250，去除牺牲层250的除填充部251以外的部分。
承上，在具体工艺制程中，在第一阻挡层240表面形成牺牲层250之后，由于牺牲层250暴露并接触于空气，可能会在牺牲层250表面形成一层原生氧化层。对此，本发明通过在利用蚀刻液清洗牺牲层250之前加入预清洗的步骤，能够有效去除牺牲层250表面形成的原生氧化层，使得利用蚀刻液对牺牲层250的清洗去除更加有效，制程的稳定性和可控性较佳。
再者，对于上述蚀刻清洗牺牲层250的具体步骤，可以优选地利用槽式湿法机台进行。具体而言，可以采用按照200：1稀释过的氢氟酸溶液对牺牲层250的表面进行5s～15s预清洗。然后，将预清洗后的半导体结构放入槽式湿法机台中采用低温低浓度(比如温度为100℃～120℃，浓度为40％～60％)的磷酸溶液进行槽式湿法清洗，然后通过水洗及异丙醇干燥后再将干燥后的半导体结构由槽式湿法机台取出。
承上所述，为了论证本发明提出的位线结构制造方法的功效，申请人进行了大量试验及模拟运算工作，其试验及运算结果能够毫无疑义地证明本发明相关功效的存在。以下将结合本发明的两个具体实施例与现有工艺的对比，对本发明的相关功效进行说明。
参阅下附表1，对本发明与现有工艺的对比，是以“是否进行预清洗”、“以磷酸为例的蚀刻液浓度”、“以磷酸为例的蚀刻液温度”、“以氮气等离子体处理为例的钝化处理”为工艺条件，并以通过各工艺得到的半导体位线结构的牺牲层与阻挡层(本发明为第一阻挡层)的“蚀刻选择比”为比对结果。在此基础上，现有工艺：未采用对阻挡层进行氮气等离子体处理的工艺，磷酸浓度为较高的75％～88％，磷酸温度为较高的150℃～165℃，且未采用对牺牲层进行预清洗的工艺，据此得到的牺牲层与阻挡层的蚀刻选择比约为5:1。本发明的实施例一：采用对第一阻挡层进行氮气等离子体处理的工艺，磷酸浓度和磷酸温度与现有工艺相同，且同样未采用对牺牲层进行预清洗的工艺，据此得到的牺牲层与阻挡层的蚀刻选择比约为16:1。本发明的实施例二：采用对第一阻挡层进行氮气等离子体处理的工艺，磷酸浓度为较低的40％～60％，磷酸温度为较低的100℃～120℃，且采用超纯水清洗对牺牲层进行预清洗，例如H2O：HF(49％)＝200:1，时间10s，据此得到的牺牲层与阻挡层的蚀刻选择比约为32:1。因此，可以明确得知，本发明提出的位线结构制造方法所制备的半导体位线结构，确实能够增大牺牲层与第一阻挡层的蚀刻选择比，从而确实能够在第一阻挡层厚度较小时，保证蚀刻液清洗去除牺牲层不会损伤第一阻挡层内的导电层。
| 现有工艺 | 本发明实施例一 | 本发明实施例二 | |
| 预清洗 | 否 | 否 | DHF 200:1；10s |
| 磷酸浓度 | 75％～88％ | 75％～88％ | 40％～60％ |
| 磷酸温度 | 150℃～165℃ | 150℃～165℃ | 100℃～120℃ |
| N<sub>2</sub>等离子体处理 | 否 | 是 | 是 |
| 蚀刻选择比 | 5:1 | 16:1 | 32:1 |
表1现有工艺与本发明实施例的蚀刻选择比对照表
在此应注意，附图中示出而且在本说明书中描述的位线结构制造方法仅仅是能够采用本发明原理的许多种制造方法中的几个示例。应当清楚地理解，本发明的原理绝非仅限于附图中示出或本说明书中描述的位线结构制造方法的任何细节或任何步骤。
基于上述对本发明提出的位线结构制造方法的一示例性实施方式的详细说明，以下将对本发明提出的半导体结构制造方法的一示例性实施方式进行说明。
在本实施方式中，本发明提出的半导体结构制造方法包含以下步骤：
提供半导体衬底，半导体衬底的表面具有凹槽；
利用本发明提出的并在上述实施方式中所述的位线结构制造方法，在半导体衬底上形成位线结构。
需说明的是，本发明提出的位线结构制造方法，在各自符合其发明构思的实施方式中，可以在形成位线结构之前和之后，采用各种可能的工艺步骤，进而形成各种半导体结构所需的功能结构或者工艺结构，均不以本实施方式为限。
举例而言，在经由本发明提出的半导体结构制造方法的上述步骤形成位线结构之后，可以去除第一阻挡层，然后依次形成第二阻挡层和第二保护层等功能结构。并且，在形成上述各功能结构的步骤中，仍然可以通过沉积(Dep)和刻蚀(Etch)等工艺实现，且进行上述工艺的过程中，仍然可以通过氧化硅和氮化硅等工艺层状结构实现图案化等工艺，均不以本实施方式为限。通过去除第一阻挡层后再次形成第二阻挡层和第二保护层，能够避免去除牺牲层时在第一阻挡层形成的表面损伤带来对半导体结构的不良影响。
在此应注意，附图中示出而且在本说明书中描述的半导体结构制造方法仅仅是能够采用本发明原理的许多种制造方法中的几个示例。应当清楚地理解，本发明的原理绝非仅限于附图中示出或本说明书中描述的半导体结构制造方法的任何细节或任何步骤。
基于上述对本发明提出的位线结构制造方法和半导体结构制造方法的一示例性实施方式的详细说明，以下将配合参阅图8，对本发明提出的半导体结构的一示例性实施方式进行说明。
在本实施方式中，本发明提出的半导体结构是经由本发明提出的并在上述实施方式中所述的半导体结构制造方法制备而成。
如图8所示，本发明提出的半导体结构包含半导体衬底210、位线导电层220、位线插塞间隔层260。其中，半导体衬底210的表面具有凹槽211。位线导电层220部分位于半导体衬底表面的凹槽211内。位线插塞间隔层260填充于凹槽内，位线插塞间隔层包含第一保护层230、经由钝化处理后的第一阻挡层240以及填充部251。
较佳地，在本实施方式中，第一保护层230的厚度可以优选为1nm～3nm。
较佳地，在本实施方式中，第一阻挡层240的厚度可以优选为2nm～8nm。
较佳地，在本实施方式中，第一保护层230的材质可以优选地包含氮化硅。
较佳地，在本实施方式中，第一阻挡层240的材质可以优选地包含氧化硅。
较佳地，在本实施方式中，填充部251的材质可以优选地包含氮化硅。
较佳地，在本实施方式中，经由钝化处理后的第一阻挡层240包含两层薄膜结构，分别为邻接第一保护层230的第一薄膜层241和远离第一保护层230的第二薄膜层242；其中，填充部251与第二薄膜层242的蚀刻选择比大于填充部251与第一薄膜层241的蚀刻选择比。
较佳地，在本实施方式中，第一薄膜层241的材质包含氧化硅，第二薄膜层242的材质包含氮氧化硅。
在此应注意，附图中示出而且在本说明书中描述的半导体结构仅仅是能够采用本发明原理的许多种半导体结构中的几个示例。应当清楚地理解，本发明的原理绝非仅限于附图中示出或本说明书中描述的半导体结构的任何细节或任何部件。
综上所述，本发明通过对第一阻挡层进行钝化处理，使得蚀刻液对牺牲层与对第一阻挡层蚀刻选择比增大，从而在利用蚀刻液清洗去除牺牲层时，不会损伤第一阻挡层内的导电层。并且，在实现上述功效的基础上，相比于现有工艺，本发明无需在蚀刻液中加入活性剂，因此本发明的清洗工艺的较为简单，也不会影响产品良率。另外，本发明无需增大第一阻挡层的厚度，能够进一步满足半导体产品关键尺寸的微细化、薄型化的设计要求。
以上详细地描述和/或图示了本发明提出的位线结构制造方法、半导体结构制造方法及半导体结构的示例性实施方式。但本发明的实施方式不限于这里所描述的特定实施方式，相反，每个实施方式的组成部分和/或步骤可与这里所描述的其它组成部分和/或步骤独立和分开使用。一个实施方式的每个组成部分和/或每个步骤也可与其它实施方式的其它组成部分和/或步骤结合使用。在介绍这里所描述和/或图示的要素/组成部分/等时，用语“一个”、“一”和“上述”等用以表示存在一个或多个要素/组成部分/等。术语“包含”、“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。此外，权利要求书及说明书中的术语“第一”和“第二”等仅作为标记使用，不是对其对象的数字限制。
虽然已根据不同的特定实施例对本发明提出的位线结构制造方法、半导体结构制造方法及半导体结构进行了描述，但本领域技术人员将会认识到可在权利要求的精神和范围内对本发明的实施进行改动。
Claims (16)
1.一种位线结构制造方法，其特征在于，包含以下步骤：
在半导体衬底的表面形成位线导电层，所述位线导电层部分位于所述半导体衬底表面的凹槽内；
在所述位线导电层和所述半导体衬底的表面形成第一保护层；
在所述第一保护层的表面形成第一阻挡层；
对所述第一阻挡层的表面进行钝化处理；
在所述第一阻挡层的表面形成牺牲层，所述牺牲层具有填充于所述凹槽内的填充部；以及
利用蚀刻液清洗去除所述牺牲层的除所述填充部以外的部分。
2.根据权利要求1所述的位线结构制造方法，其特征在于，所述钝化处理包含等离子体处理、离子注入或者热氧化处理。
3.根据权利要求1所述的位线结构制造方法，其特征在于，经由钝化处理后的所述第一阻挡层包含两层薄膜结构，分别为邻接所述第一保护层的第一薄膜层和远离所述第一保护层的第二薄膜层；其中，所述牺牲层与所述第二薄膜层的蚀刻选择比大于所述牺牲层与所述第一薄膜层的蚀刻选择比。
4.根据权利要求3所述的位线结构制造方法，其特征在于，所述第一阻挡层的材质包含氧化硅；其中，所述钝化处理包含氮气等离子体处理，所述第二薄膜层的材质包含氮氧化硅。
5.根据权利要求1所述的位线结构制造方法，其特征在于，所述第一保护层的厚度为1nm～3nm；和/或，所述第一阻挡层的厚度为2nm～8nm。
6.根据权利要求1所述的位线结构制造方法，其特征在于，所述第一保护层的材质包含氮化硅；和/或，所述第一阻挡层的材质包含氧化硅；和/或，所述牺牲层的材质包含氮化硅。
7.根据权利要求1所述的位线结构制造方法，其特征在于，所述蚀刻液包含磷酸溶液；其中，所述蚀刻液的温度为100℃～120℃；和/或，所述蚀刻液的浓度为40％～60％。
8.根据权利要求1所述的位线结构制造方法，其特征在于，利用所述蚀刻液清洗去除所述牺牲层的除所述填充部以外的部分之后，还包含以下步骤：
去除暴露的所述第一阻挡层；
在所述位线导电层和所述半导体衬底的表面形成第二阻挡层；
在所述第二阻挡层的表面形成第二保护层。
9.根据权利要求1所述的位线结构制造方法，其特征在于，利用所述蚀刻液清洗去除所述牺牲层时，包含以下步骤：
利用稀释过的氢氟酸溶液对所述牺牲层的表面进行预清洗，去除所述牺牲层表面的氧化层；以及
利用磷酸溶液清洗所述牺牲层，去除所述牺牲层的除所述填充部以外的部分。
10.一种半导体结构制造方法，其特征在于，包含以下步骤：
提供半导体衬底，所述半导体衬底的表面具有凹槽；以及
利用权利要求1～9任一项所述的位线结构制造方法，在所述半导体衬底上形成位线结构。
11.根据权利要求10所述的半导体结构制造方法，其特征在于，所述钝化处理包含等离子体处理；其中，对所述第一阻挡层进行钝化处理时，包含以下步骤：
对处理设备的处理腔室进行预热；
将形成有所述第一阻挡层的半导体结构放入处理腔室；
输入反应介质并对所述第一阻挡层的表面进行等离子体处理；
对处理腔室进行冷却；以及
取出半导体结构。
12.一种半导体结构，其特征在于，包含：
半导体衬底，所述半导体衬底的表面具有凹槽；
位线导电层，位线导电层部分位于所述半导体衬底表面的凹槽内；
位线插塞间隔层，所述位线插塞间隔层填充于所述凹槽内，所述位线插塞间隔层包含第一保护层、经由钝化处理后的第一阻挡层以及填充部。
13.根据权利要求12所述的半导体结构，其特征在于，所述第一保护层的厚度为1nm～3nm；和/或，所述第一阻挡层的厚度为2nm～8nm。
14.根据权利要求12所述的半导体结构，其特征在于，所述第一保护层的材质包含氮化硅；和/或，所述第一阻挡层的材质包含氧化硅；和/或，所述填充部的材质包含氮化硅。
15.根据权利要求12所述的半导体结构，其特征在于，经由钝化处理后的所述第一阻挡层包含两层薄膜结构，分别为邻接所述第一保护层的第一薄膜层和远离所述第一保护层的第二薄膜层；其中，所述填充部与所述第二薄膜层的蚀刻选择比大于所述填充部与所述第一薄膜层的蚀刻选择比。
16.根据权利要求15所述的半导体结构，其特征在于，所述第一薄膜层的材质包含氧化硅，所述第二薄膜层的材质包含氮氧化硅。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010811435.XA CN114078775A (zh) | 2020-08-13 | 2020-08-13 | 位线结构制造方法、半导体结构制造方法及半导体结构 |
| PCT/CN2021/100459 WO2022033165A1 (zh) | 2020-08-13 | 2021-06-16 | 位线结构制造方法、半导体结构制造方法及半导体结构 |
| KR1020227021263A KR102710233B1 (ko) | 2020-08-13 | 2021-06-16 | 비트 라인 구조 제조 방법, 반도체 구조 제조 방법 및 반도체 구조 |
| EP21855220.6A EP4027377A4 (en) | 2020-08-13 | 2021-06-16 | BITLINE STRUCTURE MANUFACTURING METHOD, SEMICONDUCTOR STRUCTURE MANUFACTURING METHOD, AND SEMICONDUCTOR STRUCTURE |
| JP2022539177A JP2023509403A (ja) | 2020-08-13 | 2021-06-16 | ビット線構造の製造方法、半導体構造の製造方法及び半導体構造 |
| US17/446,445 US11985814B2 (en) | 2020-08-13 | 2021-08-30 | Method for manufacturing bit line structure, method for manufacturing semiconductor structure, and semiconductor structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010811435.XA CN114078775A (zh) | 2020-08-13 | 2020-08-13 | 位线结构制造方法、半导体结构制造方法及半导体结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114078775A true CN114078775A (zh) | 2022-02-22 |
Family
ID=80246905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010811435.XA Pending CN114078775A (zh) | 2020-08-13 | 2020-08-13 | 位线结构制造方法、半导体结构制造方法及半导体结构 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114078775A (zh) |
| WO (1) | WO2022033165A1 (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9577070B2 (en) * | 2014-11-26 | 2017-02-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gate spacers and methods of forming |
| KR20180129387A (ko) * | 2017-05-26 | 2018-12-05 | 에스케이하이닉스 주식회사 | 반도체장치 및 그 제조 방법 |
| CN109003938A (zh) * | 2018-07-26 | 2018-12-14 | 长鑫存储技术有限公司 | 半导体接触结构、存储器结构及其制备方法 |
| KR102476141B1 (ko) * | 2018-12-14 | 2022-12-09 | 삼성전자주식회사 | 스페이서를 포함하는 반도체 소자 및 그 제조 방법 |
| CN110491876B (zh) * | 2019-08-23 | 2024-04-05 | 福建省晋华集成电路有限公司 | 半导体存储元件的制造方法及该元件 |
-
2020
- 2020-08-13 CN CN202010811435.XA patent/CN114078775A/zh active Pending
-
2021
- 2021-06-16 WO PCT/CN2021/100459 patent/WO2022033165A1/zh active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022033165A1 (zh) | 2022-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100459724B1 (ko) | 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법 | |
| KR100506816B1 (ko) | 반도체 장치 커패시터의 하부 전극 및 이를 형성하기 위한방법 | |
| US6875706B2 (en) | Cleaning solution and method of cleaning a semiconductor device using the same | |
| US6369008B1 (en) | Cleaning solutions for removing contaminants from the surfaces of semiconductor substrates and cleaning methods using the same | |
| KR100465865B1 (ko) | 반도체메모리장치의 스토리지노드 전극 제조방법 | |
| US8247305B2 (en) | Method and resulting structure for deep trench polysilicon hard mask removal | |
| US7928000B2 (en) | Method for forming self aligned contacts for integrated circuit devices | |
| CN114078775A (zh) | 位线结构制造方法、半导体结构制造方法及半导体结构 | |
| US11985814B2 (en) | Method for manufacturing bit line structure, method for manufacturing semiconductor structure, and semiconductor structure | |
| US20080003792A1 (en) | Method for forming a gate of a semiconductor device | |
| RU2802797C1 (ru) | Способ изготовления структуры разрядной шины, способ изготовления полупроводниковой структуры и полупроводниковая структура | |
| KR20090016813A (ko) | 반도체 소자의 제조방법 | |
| KR100641916B1 (ko) | 반도체소자의 저장전극 형성방법 | |
| TWI833380B (zh) | 形成半導體結構之方法 | |
| KR100620458B1 (ko) | 질화 붕소막이 노출되어 있는 기판의 세정 방법 및 이를이용한 콘택홀 형성 방법 및 스페이서 형성 방법 | |
| KR100696769B1 (ko) | 반도체 소자의 제조방법 | |
| TW202431945A (zh) | 形成半導體結構之方法 | |
| KR20050068363A (ko) | 하드 마스크를 이용한 미세 패턴 형성 방법 | |
| KR100861372B1 (ko) | 반도체소자의 폴리사이드 게이트 형성방법 | |
| CN117012702A (zh) | 半导体结构的制作方法及半导体结构 | |
| KR100505426B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| CN114724946A (zh) | 平坦化方法 | |
| KR100588372B1 (ko) | 반도체 소자의 형성 방법 | |
| KR20060134323A (ko) | 낮은 컨택저항을 갖는 반도체소자의 텅스텐-금속 컨택형성방법 | |
| KR20080039096A (ko) | 반도체소자의 세정 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |