KR20150108037A - 플라즈마 처리 장치 - Google Patents

플라즈마 처리 장치 Download PDF

Info

Publication number
KR20150108037A
KR20150108037A KR1020150125069A KR20150125069A KR20150108037A KR 20150108037 A KR20150108037 A KR 20150108037A KR 1020150125069 A KR1020150125069 A KR 1020150125069A KR 20150125069 A KR20150125069 A KR 20150125069A KR 20150108037 A KR20150108037 A KR 20150108037A
Authority
KR
South Korea
Prior art keywords
resistor
dielectric
plasma
upper electrode
electrode
Prior art date
Application number
KR1020150125069A
Other languages
English (en)
Other versions
KR101926908B1 (ko
Inventor
신지 히모리
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20150108037A publication Critical patent/KR20150108037A/ko
Application granted granted Critical
Publication of KR101926908B1 publication Critical patent/KR101926908B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32577—Electrical connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/3255—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/26—Plasma torches
    • H05H1/32—Plasma torches using an arc
    • H05H1/34—Details, e.g. electrodes, nozzles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/03—Mounting, supporting, spacing or insulating electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)

Abstract

플라즈마 생성에 소비되는 고주파의 전계강도 분포를 제어한다.
고주파의 에너지에 의해 플라즈마를 생성하고, 웨이퍼 W를 플라즈마 처리하는 플라즈마 에칭 장치(10)에 이용되는 전극으로서, 금속에 의해 형성된 기재(105a)와, 기재(105a)의 플라즈마측의 면의 중앙부에 마련되고, 기재(105a)로부터 적어도 일부가 노출하는 제 1 유전체(105b)와, 제 1 유전체(105b)와 플라즈마의 사이에 마련되고, 금속에 의해 소정의 패턴으로 형성된 제 1 저항체(105d)를 갖는다.

Description

플라즈마 처리 장치{PLASMA PROCESSING APPARATUS}
본 발명은 플라즈마 처리 장치에 이용되는 전극의 구조 및 그 전극을 이용한 플라즈마 처리 장치에 관한 것이다． 더욱 상세하게는 평행 평판형의 전극간에 있어서 플라즈마의 생성에 소비되는 고주파에 의한 전계강도 분포를 제어하기 위한 플라즈마 처리 장치용의 전극의 구조에 관한 것이다．
플라즈마의 작용에 의해 피처리체상에 에칭이나 성막 등의 미세가공을 실시하는 장치로서는 용량 결합형(평행 평판형) 플라즈마 처리 장치, 유도 결합형 플라즈마 처리 장치, 마이크로파 플라즈마 처리 장치 등이 실용화되어 있다. 이 중, 평행 평판형 플라즈마 처리 장치에서는 대향해서 마련된 상부 전극 및 하부 전극의 적어도 어느 하나에 고주파 전력을 인가하고, 그 전계 에너지에 의해 가스를 여기시켜 플라즈마를 생성하고, 생성된 방전 플라즈마에 의해서 피처리체를 미세 가공한다.
최근의 미세화의 요청에 수반하여, 예를 들면, 100㎒의 비교적 높은 주파수를 갖는 전력을 공급하여, 고밀도 플라즈마를 생성하는 것이 불가결하게 되고 있다. 공급되는 전력의 주파수가 높아지면, 고주파의 전류가, 표피 효과에 의해 전극의 플라즈마측의 표면을 단부측으로부터 중심측을 향해 흐른다. 이것에 의하면, 전극의 중심측의 전계강도가 전극의 단부측의 전계강도보다 높아진다. 이 때문에, 전극의 중심측에서 플라즈마의 생성에 소비되는 전계 에너지는 전극의 단부측에서 플라즈마의 생성에 소비되는 전계 에너지보다도 커지고, 전극의 단부측보다도 전극의 중심측에서 가스의 전리나 해리가 촉진된다. 그 결과, 중심측의 플라즈마의 전자밀도 Ne는 단부측의 플라즈마의 전자밀도 Ne보다 높아진다. 플라즈마의 전자밀도 Ne가 높은 전극의 중심측에서는 플라즈마의 저항률이 낮아지기 때문에, 대향 전극에 있어서도 전극의 중심측에 고주파(전자파)에 의한 전류가 집중해서, 더욱 플라즈마 밀도의 불균일이 심화된다.
이에 대해, 플라즈마 밀도의 균일성을 높이기 위해, 전극의 플라즈마면의 중심 부분에 세라믹스 등의 유전체를 매설하는 것이 제안되어 있다(예를 들면, 특허문헌 1을 참조).
플라즈마의 균일성을 더욱 높이기 위해, 유전체를 테이퍼형상으로 형성하고, 유전체의 두께를 중심에서 주변을 향해 얇게 하는 방법도 제안되고 있다. 도 16에는 평행 평판형 플라즈마 처리 장치의 상부 전극의 구성 A∼D에 대한 전계강도의 분포를 시뮬레이션한 결과가 도시되어 있다. 상부 전극(900)의 구성으로서는 (A) 알루미늄(Al) 등의 금속에 의해 형성된 기재(905)의 플라즈마측의 표면에 알루미나(Al2O3)나 이트리아(Y2O3)의 절연층(910)을 용사한 경우, (B) 기재(905) 및 절연층(910)에 부가하여, 기재(910)의 중심에 비유전률 ε=10이고 직경 240㎜, 두께 10㎜인 원주형상의 유전체(915)를 매립한 경우, (C) 유전체(915)를 테이퍼형상(중심의 두께 10㎜, 단부의 두께 3㎜)으로 형성한 경우, (D) 유전체(915)를 단차형상(1단째의 직경 80㎜, 2단째의 직경 160㎜, 3단째의 직경 240㎜)으로 형성한 경우에 대해 시뮬레이션하였다. 이 결과, (A)의 유전체가 없는 경우, 유전체의 중심부의 전계강도는 전극 단부의 전계강도보다 높아졌다. 이것을 도 17의 (a)를 참조하면서 설명한다. 각 조건에서의 전계강도의 최대값을 Emax로 했을 때의 전계강도 분포를 E/Emax로 하면, 전극(900)의 단부측에서 중심측으로 흐르는 고주파의 전류에 대해, 전극(900)의 플라즈마측의 전계강도 분포 E/Ｅmax는 중심부에서 강하게 되어 있는 것을 알 수 있다.
한편, 도 16의 B에 나타낸 원주형상의 유전체(915)의 경우, 유전체의 아래쪽의 전계강도 분포 E/Emax가 낮아졌다. 이것을 도 17의 (b)를 참조하면서 설명하면, 유전체(915)의 캐패시턴스 성분 C와 도시하지 않은 시스의 캐패시턴스 성분에 의해 분압이 생기며, 전극(900)의 중심부의 전계강도 분포 E/Emax가 저하하고 있는 것을 알 수 있다. 단, 유전체(915)의 단부에서 전계강도 분포 E/Emax에 불균일이 생기고 있다.
도 16의 C의 테이퍼형상의 유전체(915)를 마련한 경우, 전극의 단부에서 중앙을 향해 전계강도 분포 E/Emax의 균일성이 높아졌다. 이것을 도 17의 (c)를 참조하면서 설명하면, 유전체(915)의 단부에서는 중심부보다 캐패시턴스 성분이 커지기 때문에, 플랫인 유전체(915)를 마련한 경우보다 유전체(915)의 단부에서 전계강도 분포 E/Emax가 너무 저하하지 않아, 균일한 전계강도 분포가 얻어졌다고 고려된다.
도 16의 D의 단차형상의 유전체(915)를 마련한 경우, 도 16의 C의 테이퍼형상의 유전체(915)의 경우에 비해 전계강도 분포 E/Emax에 단차가 생기지만, 도 16의 B의 원형형상의 유전체(915)의 경우에 비해 균일한 전계강도 분포로 제어할 수 있었다. 시뮬레이션의 결과, 테이퍼형상의 유전체를 마련한 경우의 전계강도 분포 E/Emax가 가장 균등하기 때문에, 플라즈마가 가장 균일하게 생성된다.
(특허문헌 1) 일본국 특허공개공보 제2004-363552호
그러나, 기재(905)에 테이퍼형상의 유전체(915)를 매립하는 경우, 다음과 같은 과제가 생긴다. 유전체(915)와 기재(905)의 접합에는 접착제나 나사가 이용된다. 이 때, 기재(905)는 알루미늄 등의 금속으로 형성되고, 유전체(915)는 세라믹스 등으로 형성되기 때문에, 선열 팽창차가 생긴다. 이것을 고려해서 부재간에 적당한 간극을 마련할 필요가 있다.
여기서, 유전체(915)가 테이퍼형상이면, 기계 가공상의 정밀도에 의해 테이퍼 부분에서의 치수 정밀도가 나빠진다. 그 결과, 열 팽창차에 의한 응력 집중이 생긴다. 접합 계면의 치수 공차의 편차나 유전체의 두께의 차에 의해 열전도차가 생기는 것에 의해서도 응력집중이 생긴다. 이 응력집중에 의해 접합 계면의 접착제가 박리한다. 상기 물질의 열팽창 계수의 차에 의하면, 열 팽창차에 의한 간극 관리가 곤란하기 때문에, 박리된 접착제가 간극으로부터 나오는 것에 의해 오염의 원인으로 된다. 또한, 세라믹스 등의 유전체(915)의 표면에 용사된 절연층(910)과 알루미늄 등의 기재(905)의 표면에 용사된 절연층(910)에서는 접착력 차이에 의해 세라믹스 표면에 용사된 물질 쪽이 벗겨지기 쉽다. 그 결과, 유전체(915)에 용사된 물질이 박리되는 것에 의해서도 오염이 발생한다.
상기 문제를 감안하여, 본 발명은 평행 평판형 전극의 플라즈마측의 면의 전계강도 분포를 제어하는 것이 가능한 플라즈마 처리 장치 및 플라즈마 처리 장치용의 전극을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명의 일 형태에 의하면, 내부에서 피처리체를 플라즈마 처리하는 처리용기와, 상기 처리용기의 내부에서 서로 대향하고, 그 사이에 처리공간을 형성하는 상부 전극 및 하부 전극과, 상기 상부 전극 및 상기 하부 전극의 적어도 어느 하나에 접속되고, 상기 처리용기내에 고주파 전력을 출력하는 고주파 전원을 구비하는 플라즈마 처리 장치로서, 상기 상부 전극 및 상기 하부 전극 중 적어도 상기 상부 전극은, 금속에 의해 형성된 기재와, 상기 기재의 플라즈마측의 중앙부에 마련되고, 종단면 형상이 직사각형 형상인 제 1 유전체와, 상기 제 1 유전체와 플라즈마의 사이에 마련되고, 금속에 의해 소정의 패턴으로 형성된 제 1 저항체를 포함하고, 상기 제 1 저항체는, 상기 제 1 유전체의 플라즈마측의 면에 밀착되어 마련된 제 2 유전체에 매설되어 있는 플라즈마 처리 장치가 제공된다.
이러한 구성에 의하면, 고주파의 전류가 기재의 금속 표면을 흐를 때, 전극의 중심부에 마련된 제 1 유전체의 용적에 따른 캐패시턴스에 의해 고주파의 에너지에 분산이 생긴다. 그 결과, 유전체를 마련한 경우, 전극의 중심부에 있어서 고주파의 전파에 의해 발생하는 전자계의 전계강도는 유전체를 마련하지 않았던 경우에 비해 낮아진다. 이것에 부가해서, 본 발명에 따른 전극에 의하면, 제 1 유전체와 플라즈마의 사이에 소정의 패턴의 제 1 저항체가 마련된다. 이것에 의해, 고주파의 전류는 기재의 금속 표면을 흐르는 동시에 제 1 저항체의 표피에도 흐른다. 고주파의 에너지의 일부는 전류가 제 1 저항체를 흐르는 동안에 제 1 저항체의 저항값에 따른 주울열로 변환되어, 소비되며, 전류와 저항에 따른 전위분포가 발생한다. 이것에 의해, 제 1 저항체가 배치된 위치에서는 고주파의 전계강도를 서서히 내릴 수 있다.
전극측의 임피던스가 크면 클수록, 플라즈마에 소비 가능한 전계 에너지는 작아진다. 따라서, 본 발명에 따른 전극에 의하면, 전극의 중심측의 임피던스가 전극의 단부측의 임피던스보다 서서히 커지도록, 제 1 유전체의 배치 위치와 용량( C)의 크기 및 제 1 저항체의 배치 위치와 저항(R)의 크기를 정한다. 이것에 의해, 전극의 하부에서 전계강도를 균일하게 할 수 있고, 플라즈마 밀도 Ne가 균일한 플라즈마를 생성 할 수 있다.
이것에 의하면, 제 1 유전체를 테이퍼형상으로 할 필요가 없으므로, 기계적 가공면에서 비용을 저감할 수 있다. 또한, 종래, 테이퍼 부분에서의 치수공차의 편차나 유전체의 두께의 차에 의해, 응력집중이 생겨 접착제나 용사 물질이 박리해서 오염의 원인으로 되고 있었다. 그러나, 이러한 구성에 의하면, 제 1 유전체를 테이퍼형상으로 할 필요가 없으므로, 접착제나 용사 물질의 박리를 저감하고 오염을 억제할 수 있다.
상기 제 1 유전체는 판형상이어도 좋다.
상기 제 1 저항체의 시트 저항값은 20Ω/□∼2000Ω/□의 범위의 값을 갖고 있어도 좋다.
상기 제 1 저항체는 소정의 간격으로 이격된 복수의 링형상의 부재 또는 소정의 간격으로 이격된 복수의 섬형상의 부재를 갖고 있어도 좋다.
상기 소정의 간격은 해당 간격의 임피던스 1/Cω이 상기 제 1 저항체의 저항 R보다 커지도록 설정되어도 좋다.
상기 제 1 유전체와 플라즈마의 사이에 금속의 제 2 저항체를 더 구비하고, 상기 제 2 저항체는, 상기 제 2 유전체로부터 노출된 상태에서 상기 제 2 유전체의 플라즈마측의 면에 설치되던가, 또는 상기 제 1 유전체와 상기 제 2 유전체의 플라즈마측의 면과의 사이에 설치되어 있어도 좋다.
상기 제 1 저항체와 상기 제 2 저항체의 시트 저항값의 총합은 20Ω/□∼2000Ω/□의 범위의 값이어도 좋다.
상기 이격된 제 1 저항체의 사이에는 상기 제 1 저항체의 두께보다 얇은 제 3 저항체가 끼워 넣어져 있어도 좋다.
상기 상부 전극 및 상기 하부 전극 중 적어도 상부 전극에 13㎒∼100㎒의 범위내의 플라즈마 생성용의 고주파 전력이 공급되어도 좋다.
상기 제 1 저항체의 이격된 부분에 가스 공급관을 통과시켜도 좋다.
상기 과제를 해결하기 위해, 본 발명의 다른 형태에 의하면, 인가된 고주파 전력에 의해 가스로부터 플라즈마를 생성하고, 생성된 플라즈마를 이용해서 피처리체를 플라즈마 처리하는 플라즈마 처리 장치용의 전극으로서, 상기 전극은, 서로 대향하여 배치되어, 그 사이에 플라즈마 처리공간을 형성하는 상부 전극 및 하부 전극 중 적어도 상부 전극이고, 금속에 의해 형성된 기재와, 상기 기재의 플라즈마측의 중앙부에 마련되고, 종단면 형상이 직사각형 형상인 제 1 유전체와, 상기 제 1 유전체와 플라즈마의 사이에 마련되고, 금속에 의해 소정의 패턴으로 형성된 제 1 저항체를 갖고, 상기 제 1 저항체는, 상기 제 1 유전체의 플라즈마측의 면에 밀착되어 마련된 제 2 유전체에 매설되어 있는 플라즈마 처리 장치용의 전극이 제공된다.
상기 제 1 유전체와 플라즈마의 사이에 마련되고, 상기 제 2 유전체와 일체화해서 형성된 제 2 저항체를 더 구비하고, 상기 제 2 저항체는, 상기 제 2 유전체로부터 노출된 상태에서 상기 제 2 유전체의 플라즈마측의 면에 설치되던가, 또는 상기 제 1 유전체와 상기 제 2 유전체의 플라즈마측의 면과의 사이에 설치되어 있어도 좋다.
상기 플라즈마 처리 장치용의 전극은, 상기 상부 전극 및 상기 하부 전극이고, 상기 하부 전극의 상기 제 2 저항체는 정전 척으로서도 기능하는 것으로 하여도 좋다.
상기 과제를 해결하기 위해, 본 발명의 또 다른 형태에 의하면, 인가된 고주파 전력에 의해 가스로부터 플라즈마를 생성하고, 생성된 플라즈마를 이용해서 피처리체를 플라즈마 처리하는 플라즈마 처리 장치용의 전극으로서, 상기 전극은 서로 대향하고, 그 사이에 플라즈마 처리공간을 형성하는 상부 및 하부 전극 중의 상부 전극이고, 금속에 의해 형성된 기재와, 상기 기재의 플라즈마측의 중앙부에 마련된 제 1 유전체와, 상기 제 1 유전체와 플라즈마의 사이에 마련되고, 금속으로 형성된 제 1 저항체를 갖는 플라즈마 처리 장치용의 전극이 제공된다.
이상 설명한 바와 같이, 본 발명에 따르면, 평행 평판형의 전극의 플라즈마측의 면의 전계강도 분포를 제어할 수 있다.
도 1은 본 발명의 일실시형태에 따른 RIE 플라즈마 에칭 장치(10)의 종단면도.
도 2는 상기 장치에 관하여 고주파의 전류를 설명하기 위한 도면.
도 3은 저항체의 저항값에 따른 전계강도 분포를 나타낸 도면.
도 4의 (a)는 저 저항의 저항체를 마련한 경우의 전계강도 분포를 나타낸 도면.
도 4의 (b)는 중 저항의 저항체를 마련한 경우의 전계강도 분포를 나타낸 도면.
도 4의 (c)는 고 저항의 저항체를 마련한 경우의 전계강도 분포를 나타낸 도면.
도 5의 (a)는 패턴화된 저항체를 마련한 경우의 전계강도 분포를 나타낸 도면.
도 5의 (b)는 패턴화된 저항체를 마련한 경우의 전계강도 분포를 나타낸 그래프.
도 6의 (a)~(c)는 저항체의 패턴화의 일예를 나타낸 도면.
도 7의 (a)는 제 1 저항체(패턴화된 저항체) 및 제 2 저항체(일체형 저항체)를 마련한 경우의 전계강도 분포를 나타낸 도면.
도 7의 (b)는 제 1 저항체(패턴화된 저항체) 및 제 2 저항체(일체형 저항체)를 마련한 경우의 전계강도 분포를 나타낸 그래프.
도 8의 (a)는 제 1 저항체 및 제 3 저항체(이음매의 저항체)를 마련한 경우의 전계강도 분포를 나타낸 도면.
도 8의 (b)는 제 1 저항체 및 제 3 저항체(이음매의 저항체)를 마련한 경우의 전계강도 분포를 나타낸 그래프.
도 9의 (a)는 제 1 저항체 (0. 5Ω/□), 100㎒에 대해 제 3 저항체의 두께를 변화시킨 경우의 전계강도 분포를 나타낸 도면.
도 9의 (b)는 제 1 저항체 (0. 5Ω/□), 100㎒에 대해 제 3 저항체의 두께를 변화시킨 경우의 전계강도 분포를 나타낸 그래프.
도 10은 제 1 저항체(5Ω/□), 100㎒에 대해 제 3 저항체의 두께를 변화시킨 경우의 전계강도 분포를 나타낸 도면.
도 11은 제 1 저항체(50Ω/□), 100㎒에 대해 제 3 저항체의 두께를 변화시킨 경우의 전계강도 분포를 나타낸 도면.
도 12는 제 1 저항체(5Ω/□), 13㎒에 대해 제 3 저항체의 두께를 변화시킨 경우의 전계강도 분포를 나타낸 도면.
도 13은 제 1 저항체(50Ω/□), 13㎒에 대해 제 3 저항체의 두께를 변화시킨 경우의 전계강도 분포를 나타낸 도면.
도 14의 (a), (b)는 제 1 저항체의 중앙을 개구시킨 경우의 전계강도 분포를 나타낸 도면.
도 15의 (a), (b)는 제 1 저항체의 유무 및 유전체의 형상을 변화시킨 경우의 전계강도 분포를 나타낸 도면.
도 16은 유전체의 형상을 변화시킨 경우의 전계강도 분포를 나타낸 종래예.
도 17의 (a)는 유전체 및 저항체가 없는 경우의 전계강도 분포를 나타낸 종래예.
도 17의 (b)는 유전체가 있고 저항체가 없는 경우의 전계강도 분포를 나타낸 종래예.
도 17의 (c)는 테이퍼형상의 유전체가 있고 저항체가 없는 경우의 전계강도 분포를 나타낸 종래예.
이하에 첨부 도면을 참조하면서, 본 발명의 각 실시형태에 대해 상세하게 설명한다. 또, 이하의 설명 및 첨부 도면에 있어서, 동일한 구성 및 기능을 갖는 구성요소에 대해서는 동일 부호를 붙이는 것에 의해, 중복 설명을 생략한다.
[1] 플라즈마 처리 장치의 전체 구성
우선, 본 발명의 일실시형태에 따른 전극을 갖는 플라즈마 처리 장치의 전체 구성에 대해, 도 1을 참조하면서 설명한다. 도 1은 본 발명의 일실시형태에 따른 전극을 상부 전극에 이용한 RIE 플라즈마 에칭 장치(평행 평판형 플라즈마 처리 장치)를 나타낸다. RIE 플라즈마 에칭 장치(10)는 고주파의 에너지에 의해 플라즈마를 생성하고, 웨이퍼 W를 플라즈마 처리하는 플라즈마 처리 장치에 상당한다.
RIE 플라즈마 에칭 장치(10)는 게이트밸브 V로부터 반입한 웨이퍼 W를 내부에서 플라즈마 처리하는 처리용기(100)를 갖는다. 처리용기(100)는 소직경의 상부 원통형 챔버(100a)와 대직경의 하부 원통형 챔버(100b)로 형성되어 있다. 처리용기(100)는, 예를 들면, 알루미늄 등의 금속으로 형성되고, 접지되어 있다.
처리용기의 내부에는 상부 전극(105) 및 하부 전극(110)이 대향해서 배치되고, 이것에 의해, 한쌍의 평행 평판 전극을 구성하고 있다. 상부 전극(105)은 기재(105a), 제 1 유전체(105b), 절연층(105c) 및 제 1 저항체(105d)를 갖고 있다. 기재(105a)는 예를 들면 알루미늄, 티탄, 텅스텐 등의 금속으로 형성되어 있다. 제 1 유전체(105b)는 원기둥형상의 평판으로서, 예를 들면, 알루미나나 이트리아(yttria) 등의 세라믹스로 형성되어 있다. 제 1 유전체(105b)는 기재(105a)의 플라즈마측의 중앙부에 마련되어 있다. 기재(105a)와 제 1 유전체(105b)는 접착제에 의해 접합되어 있다.
절연층(105c)은 기재(105a) 및 제 1 유전체(105b)의 하면에 용사에 의해 알루미나 또는 이트리아를 분사해서 형성된다. 용사일 때, 제 1 유전체(105b)가 노출된 부분의 근방에서 절연층(105c)내에 제 1 저항체(105d)가 매립된다. 제 1 저항체(105d)는 링형상으로 3분할된 시트형상의 저항체이다. 제 1 저항체(105d)는, 예를 들면, 알루미늄, 티탄, 텅스텐 등의 금속으로 형성되어 있다. 또, 제 1 저항체(105d)는 절연층(105c)으로부터 노출된 상태에서 절연층(105c)의 플라즈마측의 면에 밀착해서 마련되어 있어도 좋다.
상부 전극(105)의 표면에는 알루미나가 용사되어 있다. 상부 전극(105)에는 복수의 가스 구멍(105e)이 관통하고 있어 샤워 플레이트로서도 기능하도록 되어 있다. 즉, 가스 공급원(115)으로부터 공급된 가스는 처리용기내의 가스 확산 공간 S에서 확산된 후, 복수의 가스 구멍(105e)으로부터 처리용기내에 도입된다. 또, 도 1에서는 상부 전극(105)의 단부측에만 가스 구멍(105e)을 마련하고 있지만, 당연히 중심부측에도 가스 구멍(105e)이 마련되어 있다. 그 때는 기재(105a), 제 1 유전체(105b), 절연층(105c) 및 제 1 저항체(105d)를 관통하도록 가스 구멍(105e)이 마련된다.
하부 전극(110)은 기재(110a)를 갖고 있다. 기재(110a)는 알루미늄 등의 금속으로 형성되어 있으며, 절연층(110b)을 사이에 두고 지지대(110c)에 의해 지지되어 있다. 이것에 의해, 하부 전극(110)은 전기적으로 뜬 상태로 되어 있다. 또, 지지대(110c)의 아래쪽 부분은 커버(113)로 덮여 있다. 지지대(110c)의 하부 외주에는 배플판(120)이 마련되어 있어, 가스의 흐름을 제어한다.
기재(110a)에는 냉매실(110a1)이 마련되어 있어, 냉매 도입관(110a2)의 'IN'측으로부터 도입된 냉매가 냉매실(110a1)을 순환하고, 냉매 도입관(110a2)의 'OUT'측으로부터 배출되는 것에 의해, 기재(110a)를 원하는 온도로 제어하도록 되어 있다.
기재(110a)의 상면에는 정전 척 기구(125)가 마련되어 있으며, 그 위에 웨이퍼 W를 탑재하도록 되어 있다. 정전 척 기구(125)의 외주에는, 예를 들면, 실리콘으로 형성된 포커스 링(130)이 마련되어 있어, 플라즈마의 균일성을 유지하는 역할을 하고 있다. 정전 척 기구(125)는 알루미나 등의 절연 부재(125a)에 금속 시트 부재의 전극부(125b)를 개재시킨 구성을 갖는다. 전극부(125b)에는 직류 전원(135)이 접속되어 있다. 직류 전원(135)으로부터 출력된 직류 전압이 전극부(125b)에 인가되는 것에 의해, 웨이퍼 W는 하부 전극(110)에 정전 흡착된다.
기재(110a)는 제 1 급전선(140)을 거쳐서 제 1 정합기(145) 를 경유해 제 1 고주파 전원(150)에 접속되어 있다. 처리용기내의 가스는 제 1 고주파 전원(150)으로부터 출력된 고주파의 전계 에너지에 의해 여기되고, 이것에 의해 생성된 방전형의 플라즈마에 의해서 웨이퍼 W에 에칭 처리가 실시된다.
도 2에 나타낸 바와 같이, 제 1 고주파 전원(150)으로부터, 예를 들면, 100㎒의 고주파 전력이 하부 전극(110)에 인가되면, 표피 효과에 의해 고주파의 전류는 하부 전극(110)의 표면을 전파해서, 하부 전극(110)의 상부 표면을 단부로부터 중앙부를 향해 전파한다. 이것에 의하면, 하부 전극(110)의 중심측의 전계강도가 하부 전극(110)의 단부측의 전계강도보다 높아지고, 하부 전극(110)의 중심측에서는 단부측보다 가스의 전리나 해리가 촉진된다. 그 결과, 하부 전극(110)의 중심측의 플라즈마의 전자밀도 Ne는 단부측의 플라즈마의 전자밀도 Ne보다 높아진다. 플라즈마의 전자밀도 Ne가 높은 하부 전극(110)의 중심측에서는 플라즈마의 저항률이 낮아지기 때문에, 대향하는 상부 전극(105)에 있어서도 상부 전극(105)의 중심측에 고주파에 의한 전류가 집중하여, 더욱 플라즈마 밀도의 불균일이 높아진다. 그러나, 본 실시형태에 따른 플라즈마 에칭 장치(10)에서는 상부 전극(105)에 제 1 유전체(105b) 및 제 1 저항체(105d)가 마련되어 있다. 이것에 의해, 제 1 유전체(105b)의 캐패시턴스 성분과 시스의 캐패시턴스 성분에 의해 분압하고, 중심부의 플라즈마 밀도가 주변부의 플라즈마 밀도보다 높은 상기 현상을 해소하여, 플라즈마 밀도의 균일성을 도모할 수 있다. 이 메커니즘에 대해서는 후술한다. 또, 상부 전극(105)의 금속면을 전파한 고주파의 전류는 처리용기(100)를 통과하여 그라운드에 흐른다.
재차 도 1로 되돌아가, 제 1 급전선(140)으로부터 분기한 제 2 급전선(155)에는 제 2 정합기(160)를 사이에 두고 제 2 고주파 전원(165)이 접속되어 있다. 제 2 고주파 전원(165)으로부터 출력된, 예를 들면, 3.2㎒의 고주파는 바이어스 전압으로서 하부 전극(110)으로의 이온의 인입에 사용된다.
처리용기(100)의 저면에는 배기구(170)가 마련되고, 배기구(170)에 접속된 배기 장치(175)를 구동하는 것에 의해, 처리용기(100)의 내부를 원하는 진공 상태로 유지하도록 되어 있다. 상부 챔버(100a)의 주위에는 멀티폴 링 자석(180a, 180b)이 배치되어 있다. 멀티폴 링 자석(multipole ring magnet)(180a, 180b)은 복수의 이방성 세그먼트 기둥형 자석이 링형상의 자성체의 케이싱에 부착되어 있어, 인접하는 복수의 이방성 세그먼트 기둥형 자석끼리의 자극의 방향이 서로 역방향으로 되도록 배치되어 있다. 이것에 의해, 자력선이 인접하는 세그먼트 자석간에 형성되고, 상부 전극(105)과 하부 전극(110) 사이의 처리공간의 주변부에만 자장이 형성되며, 처리공간에 플라즈마를 가두도록 작용한다.
[2] 저항체와 전계강도 분포의 관계
다음에, 상부 전극(105)에 마련된 제 1 유전체(105b) 및 제 1 저항체(105d)의 기능에 대해 설명한다. 전술한 바와 같이, 제 1 저항체(105d)는 제 1 유전체(105b)의 플라즈마측의 면의 근방에서 절연층(105c)(제 2 유전체에 상당)에 매설되어 있다. 제 1 저항체(105d)는 상부 전극(105)의 하부의 전계강도 분포에 다음과 같은 영향을 미친다. 이것을 증명하기 위해 발명자가 실행한 시뮬레이션의 결과를 도 3에 나타낸다. 또, 시뮬레이션 조건으로서는 모든 시뮬레이션에 대해 플라즈마의 저항을 1.5Ωm로 설정하였다. 또한, 특히 언급이 없는 한, 공급되는 고주파 전력의 주파수를 100㎒로 설정하였다. 또한, 이하에 있어서 저항체의 시트 저항은 시트형상의 저항체의 단위면적당 저항값(Ω/□)으로 나타난다.
발명자는 제 1 유전체(105b) 및 제 1 저항체(105d)를 갖지 않는 경우, 제 1 저항체(105d)가 저 저항(0.002Ω/□, 2Ω/□)인 경우, 제 1 저항체(105d)가 중 저항(200Ω/□)인 경우, 제 1 저항체(105d)가 고 저항(20,000Ω/□)인 경우에 대해 시뮬레이션을 실행하였다.
[2-1] 유전체 및 저항체가 없는 경우
본 실시형태에 따른 상부 전극(105)의 구성의 작용 및 효과에 대해 설명하기 전에, 제 1 유전체(105b) 및 제 1 저항체(105d)가 존재하지 않는 종래의 전극의 경우(도 17A)의 전계강도 분포에 대해 설명한다. 이하에서는 각 조건에서의 전계강도의 최대값을 Emax로 했을 때의 전계강도 분포를 E/Emax로 나타낸다. 도 3의 Ａ그룹에 속하는 유전체 없음/저항체 없음의 경우의 시뮬레이션 결과로부터도 명백한 바와 같이, 상부 전극(900)의 단부측에서 중심측으로 흐르는 고주파의 전류에 대해 상부 전극의 하부의 전계강도 분포 E/Emax는 중심부에서 강하게 된다.
[2-2] 저항체가 없는 경우
유전체(915)만이 마련되고, 저항체가 존재하지 않는 종래의 전극의 경우(도 17B), 유전체 없음/저항체 없음의 경우에 비해 상부 전극(900)의 중앙부의 전계강도 분포 E/Emax는 낮아졌다. 이것에 의하면, 고주파의 전류가 상부 전극(900)의 금속 표면을 흐를 때, 상부 전극(900)의 중심부에 마련된 유전체(915)의 용적에 따른 캐패시턴스 성분과 시스의 캐패시턴스 성분에 의해 분압이 생기고, 유전체 하부에서 고주파의 전계강도에 분산이 생겼기 때문이다.
전계강도 분포를 개선하기 위해, 도 16의 (C)에 나타낸 바와 같이, 유전체(915)를 테이퍼형상으로 하는 것은 이미 제안되고, 기지의 기술로 되어 있다. 이 경우, 도 17C에 나타낸 바와 같이, 상부 전극(900)의 단부에서 중앙을 향해 전계강도 분포 E/Emax의 균일성이 높아졌다. 이것은 유전체(915)의 단부에서는 중심부보다 캐패시턴스 성분 C가 작아지기 때문에, 평탄한 유전체(915)를 마련한 경우보다 유전체(915)의 단부에서 전계강도 분포 E/Emax가 너무 저하하지 않고, 균일한 분포가 얻어졌다고 고려된다.
그러나, 유전체(915)를 테이퍼형상으로 형성하면, 알루미늄의 기재에 대한 유전체의 열 팽창차가 크고, 접합면에서 응력이 집중하고, 또 접합 계면의 치수공차의 편차에 의한 열전도의 편차가 생겨 접합면의 간극으로부터 오염이 생긴다. 또한, 유전체면과 금속면의 차에 의해 용사의 부착성의 차가 생겨 용사물이 벗겨진다. 이들은 오염의 원인으로 되고, 제품의 양품률을 저하시키고 있었다. 그래서, 발명자는 유전체(915)를 테이퍼형상으로 형성하는 대신, 플랫형상의 제 1 유전체(105b)에 부가하여, 절연층(105c)에 제 1 저항체(105d)를 마련하였다. 제 1 저항체(105d)의 작용 및 효과에 대해 이하에 설명한다.
[2-3] 저항체가 저 저항인 경우
제 1 저항체(105d)가 저 저항(0.002Ω/□, 2Ω/□)인 경우, 도 3의 시뮬레이션 결과에서는 유전체 및 저항체가 없는 경우와 동일한 Ａ그룹의 결과로 되었다. 이 경우, 도 4A에 나타낸 바와 같이, 고주파의 전류 I는 상부 전극(105)의 기재(105a)의 금속 표면을 단부에서 중심부를 향해 흐른다. 이와 동시에, 고주파의 전류 I는 제 1 저항체(105d)의 금속 표면을 단부에서 중심부를 향해 흐른다.
여기서, 기재(105a)의 금속 표면에서 제 1 저항체(105d)의 단부까지의 간격은 고주파 전력의 스킨 깊이보다 작다. 스킨 깊이는 도전체의 표면 부분을 실질적으로 고주파의 전류가 통과하는 표피의 두께를 나타낸다. 따라서, 본 실시형태와 같이 기재(105a)에서 제 1 저항체(105d)까지의 갭이 스킨 깊이보다 작으면, 고주파의 전류 I는 제 1 저항체(105d)의 표면을 흐를 수 있다. 한편, 상기 갭이 스킨 깊이를 넘으면, 고주파의 전류 I는 제 1 저항체(105d)의 표면을 흐를 수 없다. 또, 스킨 깊이는 다음의 식으로부터 정의된다.
δ = (2/ωσμ)1/2
단, ω = 2πf(f: 주파수), σ: 도전율, μ: 투자율
제 1 저항체(105d)는 저 저항이기 때문에, 제 1 저항체(105d)의 중심위치 PC와 단부위치 PE는 대략 등전위가 되고, 제 1 저항체(105d)의 금속 표면을 흐르는 전류량은 기재(105a)의 금속 표면을 흐르는 전류량과 대략 동등하게 된다고 생각된다. 그 결과, 플라즈마측에서 보면, 기재(105a)와 제 1 저항체(105d)는 일체화된 것으로 보이고, 제 1 유전체(105b)는 존재하지 않는 것과 동등하게 된다. 즉, 제 1 유전체(105b)는 제 1 저항체(105d)에 의해 차단되기 때문에, 제 1 유전체(105b)의 캐패시턴스 성분 C에 따라서는 고주파의 전계강도 분포 E/Emax를 저하시킬 수 없고, 제 1 유전체(105b) 및 제 1 저항체(105d)가 없는 경우(도 17의 (a))와 마찬가지의 전계강도 분포 E/Emax로 된다.
[2-4] 저항체가 중 저항인 경우
한편, 제 1 저항체(105d)가 중 저항(200Ω/□)인 경우, 도 3의 시뮬레이션 결과에서는 테이퍼형상의 유전체가 존재하는 경우(도 17의 (c))와 동일한 B그룹의 결과로 되었다. 이 경우, 도 4의 (b)에 나타낸 바와 같이, 고주파의 전류 I는 상부 전극(105)의 기재(105a)의 금속 표면을 단부에서 중심부를 향해 흐른다. 이와 동시에, 고주파의 전류 I는 제 1 저항체(105d)의 금속 표면을 단부에서 중심부를 향해 흐른다.
이 때, 제 1 저항체(105d)는 중 저항이다. 이 때문에, 제 1 저항체(105d)의 중심위치 PC과 단부위치 PE에는 전위차가 생기고, 고주파의 에너지의 일부는 전류가 제 1 저항체(105d)를 흐르는 동안에 제 1 저항체(105d)의 저항값 R에 따른 주울열로 변환되어 소비되며, 전류와 저항에 따른 전위분포가 발생한다. 이와 같이 해서, 제 1 저항체(105d)가 중 저항인 경우, 고주파의 전계강도 분포 E/Emax를 서서히 저하시킬 수 있다.
즉, 제 1 저항체(105d)를 마련한 것에 의해, 상부 전극(105)의 중심측의 임피던스 Z(=C+R)를 상부 전극(105)의 단부측의 임피던스 Z(=C)보다 서서히 크게 할 수 있다. 전극측의 임피던스가 크면 클수록, 플라즈마에 소비 가능한 전계에너지는 작아진다. 이것에 의해, 도 4의 (b)에 나타낸 바와 같이, 상부 전극(105)의 중심측과 단부의 전계강도 분포 E/Emax를 균일하게 할 수 있다. 그 결과, 테이퍼형상의 유전체를 사용하지 않아도, 원기둥 형상의 제 1 유전체(105b) 및 제 1 저항체(105d)를 이용하여, 테이퍼형상의 유전체를 이용한 경우와 동일하도록 전자밀도 Ne가 균일한 플라즈마를 생성할 수 있다.
또한, 본 실시형태에 따른 상부 전극(105)에서는 제 1 유전체(105b)를 테이퍼형상으로 할 필요가 없으므로, 기계적인 가공 정밀도를 올릴 필요가 없어 비용을 저감할 수 있는 동시에, 접착제나 용사 물질의 박리를 저감하고 오염을 억제할 수 있다.
[2-5] 저항체가 고 저항인 경우
제 1 저항체(105d)가 고 저항(20,000Ω/□)인 경우, 도 3의 시뮬레이션 결과에서는 유전체가 있고 저항체가 존재하지 않는 경우(도 17의 (b))와 동일한 C그룹의 결과로 되었다. 이 경우, 도 4의 (c)에 나타낸 바와 같이, 고주파의 전류 I는 상부 전극(105)의 기재(105a)의 금속 표면을 단부에서 중심부를 향해 흐른다. 그러나, 제 1 저항체(105d)가 고 저항이기 때문에, 제 1 저항체(105d)는 절연물과 마찬가지로 작용하고, 고주파의 전류 I는 제 1 저항체(105d)의 금속 표면을 흐르지 않는다. 그 결과, 플라즈마측으로부터는 도 17의 (b)의 유전체만이 존재하는 경우와 마찬가지로 제 1 유전체(105b)의 캐패시턴스 성분 C만이 보이고, 전계강도 분포 E/Emax는 전극 중앙에서 낮아지고, 유전체 단부에서 불균일하게 된다.
이상의 결과로부터, 제 1 저항체(105d)의 시트 저항값을 저 저항(2Ω/□)보다 크고, 고 저항(20000Ω/□)보다 작은 값으로 해서, 20Ω/□∼2000Ω/□의 중 저항값으로 설정되면 제 1 유전체(105b)를 테이퍼형상으로 한 구조와 동등한 효과를 얻을 수 있음을 알 수 있다.
[3] 저항체의 형상이나 조합과 전계강도 분포의 관계
다음에, 저항체의 형상이나 조합의 적정화를 도모하기 위해, 저항체의 형상이나 조합이 전계강도 분포에 어떻게 영향을 주는지의 시뮬레이션을 실행하였다.
[3-1] 제 1 저항체(패턴화된 저항체)의 경우
제 1 저항체(105d)를 도 5의 (a) 및 도 6의 (a)에 나타낸 바와 같이 패턴화하였다. 도 5의 1-1단면은 도 6의 (a)의 우측 절반을 나타낸다. 제 1 저항체(105d)는 링형상으로 3분할되어 있다. 외측의 링형상부재(105d1)의 직경 φ는 240㎜이고, 중앙의 링형상부재(105d2)의 직경 φ는 160㎜이며, 내측의 원형부재(105d3)의 직경 φ는 80㎜이다. 각 부재는 소정의 간격을 두고 등간격으로 이격(離隔)되어 있다. 소정의 간격은 해당 간격의 임피던스 1/Cω가 제 1 저항체(105d)의 저항 R보다 커지도록 설정된다.
도 5(b)의 시뮬레이션 결과에 의하면, 제 1 저항체(105d)가 저 저항 (0.002Ω/□, 2Ω/□) 및 중 저항(200Ω/□)인 경우, 도 16의 (D)에 나타낸 단을 갖는 유전체(915)를 마련한 경우에 가까운 전계강도 분포가 되었다. 플라즈마측으로부터는 제 1 유전체(105b)의 캐패시턴스 성분 C, 제 1 저항체(105d)의 저항 성분 R1 및 절연층(105c)의 금속간에 생기는 리액턴스 성분 X1이 보이고, 이것에 의해, 상부 전극(105)의 중앙 부분의 전계강도 분포 E/Emax를 저하시키는 것에 의해서 분포 전체를 도 5(b)에 나타낸 바와 같이 균일하게 분포시켜, 균일한 플라즈마를 생성할 수 있다. 제 1 저항체(105d)가 고 저항(20,000Ω/□)인 경우, 저 저항 및 중 저항의 경우보다 제 1 유전체(105b)의 단부 부근에서 전계강도 분포 E/Emax의 불균일이 보였다. 이것에 의하면, 특히, 제 1 유전체(105b)의 두께 등에 제약이 있는 경우, 제 1 저항체(105d)의 패턴화에 의해 전계강도 분포 E/Emax의 상태를 보정할 수 있다.
또, 제 1 저항체(105d)는 도 6의 (a)에 나타낸 바와 같이, 소정의 간격으로 이격된 복수의 링형상부재로서 형성되는 대신에, 도 6의 (b)와 같이 소정의 간격으로 이격된 대략 정방형의 복수의 섬형상부재라도 좋고, 도 6의 (c)와 같이 소정의 간격으로 이격된 원형의 복수의 섬형상부재라도 좋다. 어느 경우도, 전술한 바와 같이, 소정의 간격은 해당 간격의 임피던스 1/Cω이 제 1 저항체(105d)의 저항 R보다 커지도록 설정된다.
[3-2] 제 1 저항체와 제 2 저항체(일체형 저항체)의 경우
다음에, 발명자는 도 7의 (a)에 나타낸 바와 같이, 링형상으로 3분할한 제 1 저항체(105d)에 부가해서, 제 1 유전체(105b)와 플라즈마의 사이에 일체형(시트형상)의 제 2 저항체(105f)를 마련하였다. 도 7의 (a)에서는 제 2 저항체(105f)가 제 1 저항체(105d)의 아래쪽에서 절연층(105c)에 매설되어 있지만, 제 1 저항체(105d)의 위쪽에서 절연층(105c)에 매설되어 있어도 좋다. 제 2 저항체(105f)는 절연층(105c)으로부터 노출된 상태에서 절연층(105c)의 플라즈마측의 면에 밀착해서 마련되어 있어도 좋다.
이것에 의하면, 제 2 저항체(105f)가 저 저항(0.01Ωm)인 경우, 도 7의 (a)에 나타낸 바와 같이, 플라즈마측으로부터는 제 1 유전체(105b)의 캐패시턴스 성분 C, 제 1 저항체(105d)의 저항 성분 R1, 제 1 저항체(105d)의 갭 부분의 리액턴스 성분 X1 및 제 2 저항체(105f)의 저항 성분 R2가 보인다. 이것에 의해, 도 7의 (b)의 위의 그래프에 나타낸 바와 같이, 상부 전극(105)의 중앙 부분의 전계강도 분포 E/Emax를 완만하게 저하시킬 수 있다. 특히, 제 1 유전체(105b)의 두께 등에 제약이 있는 경우, 제 2 저항체로 전계강도 분포 E/Emax의 상태를 보정할 수 있다.
또한, 제 2 저항체(105f)가 고 저항(1Ωm)인 경우에도, 도 7의 (b)에서 아래의 그래프에 나타낸 바와 같이, 상부 전극(105)의 중앙 부분의 전계강도 분포 E/Emax를 저하시키는 것에 의해서 분포 전체를 균일하게 할 수 있다. 제 2 저항체(105f)가 고 저항인 경우, 저항 성분 R2가 크기 때문에, 제 2 저항체(105f)가 저 저항인 경우에 비해, 플라즈마측으로부터는 제 2 저항체(105f)가 절연물화되어 보이고 있다. 또, 제 2 저항체(105f)를 고 저항인 것과 저 저항인 것을 복수 조합해서 이용해도 좋다.
이와 같이, 제 1 유전체(105b)와 플라즈마의 사이에, 제 1 저항체(105d)와 함께 일체형의 제 2 저항체(105f)를 마련한 경우, 제 1 저항체(105d)와 제 2 저항체(105f)의 시트 저항값의 총합을 저 저항(2Ω/□)보다 크고, 고 저항(20000Ω/□)보다 작은 값으로 해서, 20Ω/□∼2000Ω/□으로 하면 바람직하다.
[3-3] 제 1 저항체와 제 3 저항체(이음매 저항체)의 경우
[3-3-1] 주파수를 변화시킨 경우의 전계강도 분포
다음에, 제 1 저항체와 제 3 저항체(결합 저항체)의 조합 전극에 있어서 주파수를 변화시킨 경우의 전계강도 분포 E/Emax의 변화에 대해 설명한다. 도 8의 (a)에 나타낸 바와 같이, 링형상으로 3분할한 제 1 저항체(105d)에 부가해서, 3분할된 제 1 유전체(105b)의 갭에 제 3 저항체(105g)를 끼워 넣었다. 즉, 제 3 저항체(105g)는 제 1 저항체(105d)의 연결부에 마련되고, 인접하는 제 1 저항체(105d)끼리를 연결한다.
이 때의 조건으로서는 제 1 저항체(105d)는 폭 D1=200㎛, 직경 φ=160㎜, 240㎜, 80㎜의 링형상 또는 원형상부재로서, 그 저항값을 2Ω/□로 설정하였다. 제 3 저항체(105g)의 저항값은 200Ω/□, 2000Ω/□, 20000Ω/□를 설정하고, 각각의 경우에 대해 시뮬레이션을 실행하였다. 그 결과를 도 8의 (b)에 나타낸다. 도 8(b)에는 플라즈마 여기용의 제 1 고주파 전원(150)으로부터 출력되는 고주파 전력의 주파수를 100㎒, 13㎒, 2㎒로 설정한 경우가 나타나 있다.
이것에 의하면, 주파수가 2㎒→13㎒→100㎒로 높아짐에 따라, 상부 전극(105)의 중앙 부분의 전계강도 분포 E/Emax는 저하하는 경향을 나타내고 있다. 이 경향은 제 3 저항체(105g)의 저항값을 200Ω/□, 2000Ω/□, 20000Ω/□로 변화시켜도 변하지 않았다. 이에 대해 고찰하면, 캐패시턴스 C는 1/jωC로 나타나고, 주파수 f(ω=2πf)에 의존하는 것에 반해, 레지스턴스 R은 주파수에 의존하지 않는다. 따라서, 제 1 유전체(105b)의 캐패시턴스 성분 C에 의한 임피던스 Z는 주파수가 오르면 감소한다. 한편, 레지스턴스 R은 주파수에 관계없이 일정하다. 따라서, 전체의 임피던스 Z의 주파수 특성은 주파수가 오르면 감소하고, 제 1 저항체(105d) 및 제 3 저항체(105g)에 고주파의 전류가 흐르기 쉬워진다. 도 8의 (b)의 결과에서는 제 3 저항체(105g)가 고 저항일수록, 캐패시턴스 C 및 레지스턴스 R에 의한 전계강도의 저하가 발휘되고, 상부 전극(105)의 중앙 부분의 전계강도 분포 E/Emax는 저하한다. 또한, 주파수가 높을수록 제 1 및 제 3 저항체에 고주파의 전류가 흘러, 전계강도의 저하가 발휘되고, 제 3 저항체(105g)의 저항값이 낮아져도 상부 전극(105)의 중앙 부분의 전계강도 분포 E/Emax는 저하하며, 전극 아래쪽에서의 분포 전체의 균일성을 도모할 수 있다.
[3-3-2] 두께 차 저항체(제 1 및 제 3 저항체)의 전계강도 분포
다음으로 도 9의 (a)에 나타낸 바와 같이, 링형상으로 3분할한 제 1 저항체(105d)의 폭 L(갭)을 변화시키는 동시에, 제 3 저항체(105g)의 두께 D2를 변화시켜 시뮬레이션을 실행하였다. 이 때의 조건으로서는 제 1 저항체(105d)는 폭 D1=200㎛, 직경 φ=160, 240㎜의 링형상 및 직경 φ=80의 원형상으로서, 그 저항값을 0.5Ω/□로 설정하였다. 고주파 전력의 주파수는 100㎒이다. 제 3 저항체(105g)의 두께는 0.1㎜, 0.05㎜, 0.01㎜로 가변으로 설정하였다.
그 결과를 도 9(b)에 나타낸다. 제 1 저항체(105d)의 폭 L에 대해서는 위의 그래프부터 2㎜, 10㎜, 20㎜로 설정된 결과를 나타내고 있다. 이것을 보면, 어느 경우에도 상부 전극(105)의 중앙 부분의 전계강도 분포 E/Emax는 저하하지 않으며, 전극 아래쪽에서의 전계강도 분포 E/Emax의 균일성을 도모할 수는 없었다.
그래서, 도 9(a)에 나타낸 시뮬레이션과 동일한 구성으로서, 제 1 저항체(105d)의 저항값만을 더욱 고 저항의 5Ω/□로 설정하였다. 고주파 전력의 주파수는 100㎒, 제 3 저항체(105g)의 두께 D2를 0.1㎜, 0.05㎜, 0. 01㎜로 설정하였다.
그 결과를 도 10에 나타낸다. 이것을 보면, 폭 L이 2㎜인 경우, 상부 전극(105)의 중앙 부분의 전계강도 분포 E/Emax는 저하하지 않았다. 한편, 폭 L이 10㎜ 및 20㎜인 경우, 제 3 저항체(105g)의 두께가 얇을수록 상부 전극(105)의 중앙 부분의 전계강도 분포 E/Emax가 저하하는 경향이 보였다.
상기 구성에서, 제 1 저항체(105d)의 저항값만을 더욱 고 저항인 50Ω/□로 설정하였다. 고주파 전력의 주파수는 100㎒, 제 3 저항체(105g)의 두께 D2를 0.1㎜, 0.05㎜, 0.01㎜로 설정하였다.
그 결과를 도 11에 나타낸다. 이것을 보면, 폭 L이 2㎜, 10㎜ 및 20㎜인 모든 경우에 있어서, 상부 전극(105)의 중앙 부분의 전계강도 분포 E/Emax가 저하하는 경향이 보이고, 제 3 저항체(105g)의 두께가 얇을수록 이 경향은 현저하게 보였다.
다음으로, 상기 구성에서, 제 1 저항체(105d)의 저항값을 5Ω/□, 고주파 전력의 주파수를 13㎒로 변경하고, 제 3 저항체(105g)의 두께 D2를 0.1㎜, 0.05㎜, 0.01㎜로 설정하였다.
그 결과를 도 12에 나타낸다. 이것을 보면, 폭 L이 2㎜, 10㎜ 및 20㎜의 모든 경우에 있어서, 상부 전극(105)의 중앙 부분의 전계강도 분포 E/Emax는 저하하지 않으며, 전극 아래쪽에서의 전계강도 분포 E/Emax의 균일성을 도모할 수는 없었다.
마지막으로 상기 구성에, 제 1 저항체(105d)의 저항값을 더욱 높은 50Ω/□로 변경하고, 고주파 전력의 주파수를 13㎒, 제 3 저항체(105g)의 두께 D2를 0.1㎜, 0.05㎜, 0.01㎜로 설정하였다.
그 결과를 도 13에 나타낸다. 이것에 의하면, 폭 L이 커짐에 따라, 상부 전극(105)의 중앙 부분의 전계강도 분포 E/Emax가 저하하며, 전극 아래쪽에서의 전계강도 분포 E/Emax의 균일성을 도모할 수 있었다.
이상의 결과로부터, 장치에 13㎒∼100㎒의 범위내의 고주파 전력을 공급하는 동시에, 제 1 저항체(105d)의 시트 저항값을 5Ω/□∼50Ω/□의 범위로 설정한 경우, 링형상의 제 1 저항체(105d)의 소정의 간격을 10㎜∼20㎜의 범위로 설계하는 것이 바람직한 것을 알 수 있다.
[3-4] 중앙이 개구된 제 1 저항체의 경우
다음에, 도 14의 (a)에 나타낸 바와 같이, 제 1 저항체(105d)를 중앙에서 개구한 1개의 링형상부재로 한 경우에 대해 시뮬레이션을 실행하였다. 이 때의 조건으로서는 처음에, 제 1 저항체(105d)의 중앙 개구를 φ=160㎜로 설정하고, 그 저항값을 0.002Ω/□, 2Ω/□, 200Ω/□, 20,000Ω/□로 설정하였다. 또한, 고주파 전력의 주파수를 100㎒로 설정하였다. 그 결과를 도 14의 (b)에 나타낸다. 이것에 의하면, 제 1 저항체(105d)의 개구 직경에 따라 개구된 부분 근방의 상부 전극의 전계강도 분포 E/Emax가 저하하였다.
따라서, 제 1 저항체(105d)의 중앙 개구를 φ=80㎜로 변경한 경우에 대해 시뮬레이션을 실행하였다. 그 결과, 역시, 제 1 저항체(105d)의 개구직경에 따라 개구된 부분 근방의 상부 전극(105)의 전계강도 분포 E/Emax가 저하하였다. 도 14의 (b)의 결과로부터, 금속의 저항체(제 1 저항체(105d))의 개구직경은 제 1 유전체(105b)에 단차부를 마련하거나, 테이퍼형상으로 하는 것과 마찬가지의 효과를 얻는 것을 알 수 있었다.
[4] 유전체의 형상과 저항체와 전계강도 분포의 관계
마지막으로, 제 1 유전체(105b)의 테이퍼 부분의 각도를 변경한 경우, 일체형의 제 1 저항체(105d)가 있는 경우와 없는 경우에서 전계강도 분포 E/Emax의 저하에 어느 정도의 효과의 차이가 있는지를 시뮬레이션하였다.
이 때의 조건으로서는 도 15의 (a)에 나타낸 바와 같이, 비유전율 ε가 10, 직경 φ240㎜, 중심부의 높이가 10㎜인 제 1 유전체(105b)를 이용하였다. 또한, 제 1 유전체(105b)의 단부의 높이 t는 1㎜, 5㎜, 10㎜, 15㎜로 변화시켰다. 또한, 고주파 전력의 주파수를 100㎒로 설정하였다. 또, 상하 전극의 갭은 5㎜이다.
그 결과를 도 15(b)에 나타낸다. 상부 도면은 제 1 저항체(105d)를 마련하지 않았던 경우, 하부 도면은 제 1 저항체(105d)를 마련한 경우이다. 어느 쪽도, 높이 t가 커질수록 제 1 유전체(105b) 단부의 캐패시턴스 성분 C가 커지기 때문에, 전계강도 분포 E/Emax의 저하가 커졌다. 그러나, 제 1 저항체(105d)를 마련한 경우에는 마련하지 않았던 경우에 비해, 상부 전극(105)의 전계강도 분포 E/Emax가 완만하게 변화하였다. 그 결과, 제 1 유전체(105b)와 플라즈마의 사이에 제 1 저항체(105d)를 두면, 제 1 유전체(105b)의 형상에만 의존하지 않는 균일한 전계강도 분포를 얻을 수 있는 것을 알 수 있었다.
이상에 설명한 바와 같이, 상기 실시형태에 따른 전극에 의하면, 제 1 유전체(105b)의 용량과 단수 또는 복수의 저항체의 저항값에 의해, 상부 전극(105)의 플라즈마면에 형성되는 시스 전계에 영향을 미치고, 이것에 의해, 플라즈마를 생성하기 위한 전계강도 분포 E/Emax를 저하시킬 수 있다.
이상, 첨부도면을 참조하면서 본 발명의 바람직한 실시형태에 대해 설명했지만, 본 발명은 이러한 예에 한정되지 않는 것은 물론이다. 당업자라면, 특허청구의 범위에 기재된 범주내에 있어서, 각종 변경예 또는 수정예에 상도할 수 있는 것은 명백하며, 그들에 대해서도 당연히 본 발명의 기술적 범위에 속하는 것으로 이해된다.
예를 들면, 본 발명에 따른 전극의 제 1 저항체는 제 1 유전체와 플라즈마의 사이에 마련되고, 금속에 의해 소정의 패턴으로 형성되어 있으면 좋고, 예를 들면, 절연층에 매설되어 있지 않고, 플라즈마측에 노출되어 있어도 좋다.
또한, 본 발명에 따른 전극은 상부 전극에 한정되지 않고 하부 전극이라도 좋다. 상부 전극 및 하부 전극의 양쪽에 적용해도 좋다. 이 때, 상술한 제 2 저항체는 직류 전압이 인가되는 것에 의해 하부 전극상에 탑재된 웨이퍼 W를 정전 흡착하는 정전 척의 기능과 겸용하고 있어도 좋다.
제 1 저항체가 패턴화된 경우에, 갭 부분에 상기 전극을 관통하는 복수의 가스 구멍을 통과시켜도 좋다.
피처리체는 200㎜나 300㎜ 이상의 실리콘 웨이퍼라도 좋고, 730㎜×920㎜ 이상의 기판이어도 좋다.
10 : 플라즈마 에칭 장치
105 : 상부 전극
105a, 110a : 기재
105b : 제 1 유전체
105c, 110b : 절연층
105d : 제 1 저항체
105f ; 제 2 저항체
105g : 제 3 저항체
110 : 하부 전극
150 : 제 1 고주파 전원
165 : 제 2 고주파 전원
W : 웨이퍼

Claims (9)

  1. 내부에서 피처리체를 플라즈마 처리하는 처리용기와, 상기 처리용기의 내부에서 서로 대향하고, 그 사이에 처리공간을 형성하는 상부 전극 및 하부 전극과, 상기 상부 전극 및 상기 하부 전극의 적어도 어느 하나에 접속되고, 상기 처리용기내에 고주파 전력을 출력하는 고주파 전원을 구비하는 플라즈마 처리 장치로서,
    상기 상부 전극 및 상기 하부 전극 중 적어도 상기 상부 전극은,
    금속에 의해 형성된 기재와,
    상기 기재의 플라즈마측의 중앙부에 마련되고, 종단면 형상이 직사각형 형상인 제 1 유전체와,
    상기 제 1 유전체와 플라즈마의 사이에 마련되고, 금속에 의해 미리 설정된 패턴으로 형성된 제 1 저항체를 포함하고,
    상기 제 1 저항체는, 상기 제 1 유전체의 플라즈마측의 면에 밀착되어 마련된 제 2 유전체에 매설되어 있되, 상기 기재의 중앙부에 마련된 상기 제 1 유전체의 바로 밑의 영역 내에만 배치되며, 상기 상부 전극의 중앙부의 임피던스를 상기 상부 전극의 단부의 임피던스보다도 크게 하도록 구성되되,
    상기 제 1 저항체의 시트 저항값은 20Ω/□∼2000Ω/□의 범위의 값인 플라즈마 처리 장치.
  2. 내부에서 피처리체를 플라즈마 처리하는 처리용기와, 상기 처리용기의 내부에서 서로 대향하고, 그 사이에 처리공간을 형성하는 상부 전극 및 하부 전극과, 상기 상부 전극 및 상기 하부 전극의 적어도 어느 하나에 접속되고, 상기 처리용기내에 고주파 전력을 출력하는 고주파 전원을 구비하는 플라즈마 처리 장치로서,
    상기 상부 전극 및 상기 하부 전극 중 적어도 상기 상부 전극은,
    금속에 의해 형성된 기재와,
    상기 기재의 플라즈마측의 중앙부에 마련되고, 종단면 형상이 직사각형 형상인 제 1 유전체와,
    상기 제 1 유전체와 플라즈마의 사이에 마련되고, 금속에 의해 미리 설정된 패턴으로 형성된 제 1 저항체를 포함하고,
    상기 제 1 저항체는, 상기 제 1 유전체의 플라즈마측의 면에 밀착되어 마련된 제 2 유전체에 매설되어 있되, 상기 기재의 중앙부에 마련된 상기 제 1 유전체의 바로 밑의 영역 내에만 배치되며, 상기 상부 전극의 중앙부의 임피던스를 상기 상부 전극의 단부의 임피던스보다도 크게 하도록 구성되되,
    상기 제 1 저항체는 미리 설정된 간격으로 이격된 복수의 링형상의 부재 또는 미리 설정된 간격으로 이격된 복수의 섬형상의 부재를 가지며,
    상기 미리 설정된 간격은 해당 간격의 임피던스 1/Cω이 상기 제 1 저항체의 저항 R보다 크게 되도록 설정되는 플라즈마 처리 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 유전체는 판형상인 플라즈마 처리 장치.
  4. 제 1 항에 있어서,
    상기 제 1 유전체와 플라즈마의 사이에 금속의 제 2 저항체를 더 구비하고,
    상기 제 2 저항체는, 상기 제 2 유전체로부터 노출된 상태에서 상기 제 2 유전체의 플라즈마측의 면에 설치되던가, 또는 상기 제 1 유전체와 상기 제 2 유전체의 플라즈마측의 면과의 사이에 설치되는 플라즈마 처리 장치.
  5. 제 2 항에 있어서,
    상기 제 1 유전체와 플라즈마의 사이에 금속의 제 2 저항체를 더 구비하고,
    상기 제 2 저항체는, 상기 제 2 유전체로부터 노출된 상태에서 상기 제 2 유전체의 플라즈마측의 면에 설치되던가, 또는 상기 제 1 유전체와 상기 제 2 유전체의 플라즈마측의 면과의 사이에 설치되는 플라즈마 처리 장치.
  6. 제 5 항에 있어서,
    상기 제 1 저항체와 상기 제 2 저항체의 시트 저항값의 총합은 20Ω/□∼2000Ω/□의 범위의 값인 플라즈마 처리 장치.
  7. 제 2 항에 있어서,
    상기 이격된 제 1 저항체의 사이에는 상기 제 1 저항체의 두께보다 얇은 제 3 저항체가 끼워 넣어져 있는 플라즈마 처리 장치.
  8. 제 7 항에 있어서,
    상기 상부 전극 및 상기 하부 전극 중 적어도 상기 상부 전극에 13㎒∼100㎒의 범위내의 플라즈마 생성용의 고주파 전력을 공급하는 플라즈마 처리 장치.
  9. 제 2 항에 있어서,
    상기 제 1 저항체의 이격된 부분에 가스 공급관을 통과시키는 플라즈마 처리 장치.
KR1020150125069A 2009-03-06 2015-09-03 플라즈마 처리 장치 KR101926908B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009053423A JP5361457B2 (ja) 2009-03-06 2009-03-06 プラズマ処理装置及びプラズマ処理装置用の電極
JPJP-P-2009-053423 2009-03-06

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020100020153A Division KR20100100713A (ko) 2009-03-06 2010-03-05 플라즈마 처리 장치 및 플라즈마 처리 장치용의 전극

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020160098328A Division KR101995099B1 (ko) 2009-03-06 2016-08-02 플라즈마 처리 장치

Publications (2)

Publication Number Publication Date
KR20150108037A true KR20150108037A (ko) 2015-09-24
KR101926908B1 KR101926908B1 (ko) 2018-12-07

Family

ID=42677188

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020100020153A KR20100100713A (ko) 2009-03-06 2010-03-05 플라즈마 처리 장치 및 플라즈마 처리 장치용의 전극
KR1020150125069A KR101926908B1 (ko) 2009-03-06 2015-09-03 플라즈마 처리 장치
KR1020160098328A KR101995099B1 (ko) 2009-03-06 2016-08-02 플라즈마 처리 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020100020153A KR20100100713A (ko) 2009-03-06 2010-03-05 플라즈마 처리 장치 및 플라즈마 처리 장치용의 전극

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020160098328A KR101995099B1 (ko) 2009-03-06 2016-08-02 플라즈마 처리 장치

Country Status (5)

Country Link
US (1) US8888951B2 (ko)
JP (1) JP5361457B2 (ko)
KR (3) KR20100100713A (ko)
CN (1) CN101826434B (ko)
TW (1) TWI517766B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101553422B1 (ko) * 2007-12-19 2015-09-15 램 리써치 코포레이션 플라즈마 처리 장치를 위한 복합 샤워헤드 전극 어셈블리
SG187387A1 (en) * 2007-12-19 2013-02-28 Lam Res Corp Film adhesive for semiconductor vacuum processing apparatus
JP5683822B2 (ja) * 2009-03-06 2015-03-11 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理装置用の電極
JP5513104B2 (ja) * 2009-12-28 2014-06-04 東京エレクトロン株式会社 プラズマ処理装置
JP5606063B2 (ja) * 2009-12-28 2014-10-15 東京エレクトロン株式会社 プラズマ処理装置
JP6068849B2 (ja) * 2012-07-17 2017-01-25 東京エレクトロン株式会社 上部電極、及びプラズマ処理装置
JP6018665B2 (ja) * 2014-04-30 2016-11-02 コリア・インスティテュート・オブ・マシナリー・アンド・マテリアルズＫｏｒｅａ Ｉｎｓｔｉｔｕｔｅ Ｏｆ Ｍａｃｈｉｎｅｒｙ ＆ Ｍａｔｅｒｉａｌｓ 汚染物質除去用プラズマ反応器
WO2017127163A1 (en) * 2016-01-22 2017-07-27 Applied Materials, Inc. Ceramic showerhead with embedded conductive layers
JP7203593B2 (ja) * 2018-12-25 2023-01-13 東京エレクトロン株式会社 基板処理装置及び基板処理方法
CN112017936B (zh) * 2019-05-28 2024-05-31 东京毅力科创株式会社 等离子体处理装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5557215A (en) * 1993-05-12 1996-09-17 Tokyo Electron Limited Self-bias measuring method, apparatus thereof and electrostatic chucking apparatus
US5716451A (en) * 1995-08-17 1998-02-10 Tokyo Electron Limited Plasma processing apparatus
JP4454781B2 (ja) * 2000-04-18 2010-04-21 東京エレクトロン株式会社 プラズマ処理装置
JP4472372B2 (ja) 2003-02-03 2010-06-02 株式会社オクテック プラズマ処理装置及びプラズマ処理装置用の電極板
CN100495654C (zh) 2003-02-03 2009-06-03 日本奥特克株式会社 等离子体处理装置和等离子体处理装置用的电极板和电极板制造方法
JP4364667B2 (ja) 2004-02-13 2009-11-18 東京エレクトロン株式会社 溶射部材、電極、およびプラズマ処理装置
JP2005229873A (ja) * 2004-02-18 2005-09-02 Fukuoka Marumoto Kk 育苗法及び育苗用ポット
US7449220B2 (en) * 2004-04-30 2008-11-11 Oc Oerlikon Blazers Ag Method for manufacturing a plate-shaped workpiece
JP4704088B2 (ja) * 2005-03-31 2011-06-15 東京エレクトロン株式会社 プラズマ処理装置
JP5233093B2 (ja) * 2006-08-10 2013-07-10 東京エレクトロン株式会社 プラズマ処理装置用の載置台及びプラズマ処理装置
JP5233092B2 (ja) 2006-08-10 2013-07-10 東京エレクトロン株式会社 プラズマ処理装置用の載置台及びプラズマ処理装置
US20080073032A1 (en) * 2006-08-10 2008-03-27 Akira Koshiishi Stage for plasma processing apparatus, and plasma processing apparatus
US7983017B2 (en) * 2006-12-26 2011-07-19 Saint-Gobain Ceramics & Plastics, Inc. Electrostatic chuck and method of forming
JP5029089B2 (ja) * 2007-03-26 2012-09-19 東京エレクトロン株式会社 プラズマ処理装置用の載置台及びプラズマ処理装置

Also Published As

Publication number Publication date
CN101826434A (zh) 2010-09-08
CN101826434B (zh) 2013-02-27
KR20100100713A (ko) 2010-09-15
TW201127219A (en) 2011-08-01
JP2010212276A (ja) 2010-09-24
US20100224323A1 (en) 2010-09-09
KR20160098128A (ko) 2016-08-18
KR101926908B1 (ko) 2018-12-07
KR101995099B1 (ko) 2019-07-01
TWI517766B (zh) 2016-01-11
US8888951B2 (en) 2014-11-18
JP5361457B2 (ja) 2013-12-04

Similar Documents

Publication Publication Date Title
KR101995099B1 (ko) 플라즈마 처리 장치
JP5683822B2 (ja) プラズマ処理装置及びプラズマ処理装置用の電極
KR101739594B1 (ko) 플라즈마 처리 장치 및 그것에 이용되는 전극
KR101741062B1 (ko) 플라즈마 처리 장치
KR101780816B1 (ko) 플라즈마 처리 장치 및 그것에 이용되는 전극
KR100924845B1 (ko) 플라즈마 처리 장치용 탑재대 및 플라즈마 처리 장치
US20080236492A1 (en) Plasma processing apparatus
JP2000331993A (ja) プラズマ処理装置
KR101761191B1 (ko) 전극 및 플라즈마 처리 장치
JP2009170509A (ja) ヒータ内蔵静電チャックを備えたプラズマ処理装置
JP2015162266A (ja) プラズマ処理装置
CN111354672A (zh) 静电卡盘及等离子体加工装置
JP2023179599A (ja) 載置台及びプラズマ処理装置
KR20190103025A (ko) 플라즈마 처리 장치 및 탑재대의 제조 방법
JP2001319920A (ja) プラズマ処理装置および処理方法
JP5814430B2 (ja) プラズマ処理装置およびプラズマ処理装置用電極
JP2000173990A (ja) ドライエッチング装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
A107 Divisional application of patent
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2016101004561; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20160802

Effective date: 20180423

S901 Examination by remand of revocation
E902 Notification of reason for refusal
GRNO Decision to grant (after opposition)
GRNO Decision to grant (after opposition)
GRNT Written decision to grant