KR20150100535A - 트랜지스터들의 열적으로 밸런싱된 병렬 동작 - Google Patents

트랜지스터들의 열적으로 밸런싱된 병렬 동작 Download PDF

Info

Publication number
KR20150100535A
KR20150100535A KR1020150025270A KR20150025270A KR20150100535A KR 20150100535 A KR20150100535 A KR 20150100535A KR 1020150025270 A KR1020150025270 A KR 1020150025270A KR 20150025270 A KR20150025270 A KR 20150025270A KR 20150100535 A KR20150100535 A KR 20150100535A
Authority
KR
South Korea
Prior art keywords
transistors
temperature
transistor
gate
controller
Prior art date
Application number
KR1020150025270A
Other languages
English (en)
Other versions
KR102053657B1 (ko
Inventor
성이 리우
리준 가오
유진 브이. 솔로도브니크
카미아 제이. 카리미
Original Assignee
더 보잉 컴파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 더 보잉 컴파니 filed Critical 더 보잉 컴파니
Publication of KR20150100535A publication Critical patent/KR20150100535A/ko
Application granted granted Critical
Publication of KR102053657B1 publication Critical patent/KR102053657B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/625—Regulating voltage or current wherein it is irrelevant whether the variable actually regulated is ac or dc
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/127—Modifications for increasing the maximum permissible switched current in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)
  • Inverter Devices (AREA)
  • Control Of Temperature (AREA)

Abstract

본 발명은, 병렬로 동작하는 복수의 트랜지스터들의 유효 수명을 연장 및 균일하게 하기 위한 시스템 및 방법에 관한 것이다. 각각의 트랜지스터의 온도가 측정되고, 트랜지스터 시스템의 평균 온도와 비교된다. 트랜지스터들의 평균 온도와 트랜지스터들 각각의 측정 온도 사이의 온도차가 결정된다. 각각의 트랜지스터를 통과하는 전류를 제어함으로써 각각의 트랜지스터들의 측정 온도를 제어하기 위해 각각의 트랜지스터의 게이트 저항 및 게이트 에미터 저항이 온도차들에 기초하여 가변된다 ―이로써, 트랜지스터들을 열적으로 밸런싱함―.

Description

트랜지스터들의 열적으로 밸런싱된 병렬 동작{THERMALLY BALANCED PARALLEL OPERATION OF TRANSISTORS}
본원에 제시된 실시예들의 분야는, 병렬 트랜지스터들을 열적으로 밸런싱하는 것이고, 더욱 구체적으로는, 동작 온도들을 균일하게 하고 그에 따라 병렬 트랜지스터들의 동일한 열적 열화를 달성하기 위해, 병렬 트랜지스터들 각각으로의 전류를 조정하는 것이다.
온-저항(on-resistance) 및 게이트 커패시턴스와 같은 트랜지스터 파라미터들은 온도, 노화, 및 결함의 영향들을 받기 쉽다. 그러나, 제조 차이들은 서로 다른 트랜지스터 성능을 야기한다. 트랜지스터 각각이 상이하게 수행하기 때문에, 트랜지스터들의 병렬 동작은 동일한 조건들을 갖지 않을 수 있다. 그러므로, 제조 차이들은, 병렬 시스템의 각각의 트랜지스터의 성능을 트랜지스터들 서로에 대하여 제어하는 것을 어렵게 만든다.
통상적인 병렬 동작은 트랜지스터들 각각이 동일한 전류량을 이동시키게 강제할 것을 요구하는데, 다시 말해, 각각의 트랜지스터는 동일한 부하를 갖는다. 통상적으로, 이것은, 병렬 트랜지스터들의 시스템의 각각의 트랜지스터가 동일한 속도로 마모되게 하려는 시도로, 그 병렬 트랜지스터들의 시스템에 걸쳐 온도를 밸런싱하는 최선의 수단으로 여겨진다. 그러나, 전류를 밸런싱하는 것은, 제조 차이들의 결과로서 더 높은 온-저항들을 갖는 몇몇 트랜지스터들의 상대적 오버로딩, 그리고 그에 따라, 더 낮은 온-저항들을 갖는 다른 트랜지스터들에 비하여 더 높은 온도들을 야기할 수 있다. 더 높은 온도들과 연관된 트랜지스터들은 더욱 빨리 마모 및 노화된다.
항공기와 같은 운송 수단들은 하나 또는 그 초과의 엔진들을 가질 수 있고, 상기 하나 또는 그 초과의 엔진들은 각각의 엔진을 시동걸기 위한 모터 제어기를 갖는 모터의 사용을 요구한다. 모터 제어기는 다수의 병렬 트랜지스터들을 포함한다. 통상적으로, 항공기를 위한 모터 제어기들은, 자신의 궁극적 용도와 무관하게 최대 요건들을 처리하도록 설계 및 제작(building)된다. 예컨대, 유사하게 설계된 모터 제어기들이 100 킬로와트(㎾) 모터 또는 50 ㎾ 모터를 구동시킬 수 있다. 그러므로, 대부분의 모터 제어기는 과잉제작(overbuilding)되고 과소활용(underutilizing)된다. 다양한 모터들을 구동시킬 수 있는 병렬 출력들을 갖는 더 가볍고 더욱 유연한 모터 제어기를 가지는 것이 바람직하다. 예컨대, 다수의 제어기들이 병렬로 결합되어, 맞춤형의 그리고 정확하게 크기결정된 제어 시스템이 제공될 수 있고, 여기서 상이한 제어기들은 운송 수단의 요구들에 따라 임무를 맡을 수 있다.
이러한 그리고 다른 고려사항들에 대하여, 본원의 개시물이 제시된다.
개념들의 선택을 단순화된 형태로 도입하기 위해 본 요약이 제공되고, 개념들은 아래에 상세한 설명에서 추가로 설명됨이 인식되어야 한다. 본 요약은 청구되는 발명의 요지의 범위를 제한시키는데 사용되는 것으로 의도되지 않는다.
본원에 개시되는 일 실시예에 따라, 온도 제어부를 갖는 전자 회로가 제공된다. 전자 회로는 병렬로 동작하도록 구성된 트랜지스터들을 포함한다. 트랜지스터들 각각의 측정 온도를 표시하는 온도 출력 신호를 생성하기 위해 트랜지스터들 각각에 온도 센서들이 열적으로 커플링된다. 또한, 전자 회로는, 온도 센서들의 각각의 온도 센서의 각각의 온도 출력 신호를 모니터링하고, 그리고 온도 출력들에 응답하여, 트랜지스터들 각각과 연관된 게이트 저항(RG) 및 게이트 에미터 저항(RGE)을 가변시키기 위한 제어기 출력들을 제공하기 위한 제어기를 포함한다. 게이트 저항(RG) 및 게이트 에미터 저항(RGE)은 트랜지스터들을 열적으로 밸런싱하기 위해 트랜지스터들 각각으로의 전류를 가변시킨다. 하나 또는 그 초과의 구성들에서, 제어기는, 트랜지스터들 중 하나 또는 그 초과의 측정 온도를 감소시키기 위해, 0을 초과하는 온도차에 응답하여, 트랜지스터들 중 하나 또는 그 초과에 대한 게이트 저항(RG)을 증가시키도록, 그리고 하나 또는 그 초과의 트랜지스터들의 측정 온도를 감소시키기 위해, 0을 초과하는 온도차에 응답하여, 하나 또는 그 초과의 트랜지스터들에 대한 게이트 에미터 저항(RGE)을 감소시키도록 구성된다. 제어기는, 하나 또는 그 초과의 트랜지스터들의 측정 온도를 증가시키기 위해, 0 미만의 온도차에 응답하여, 트랜지스터들 중 하나 또는 그 초과에 대한 게이트 저항(RG)을 감소시키도록, 그리고 하나 또는 그 초과의 트랜지스터들의 측정 온도를 증가시키기 위해, 0 미만의 온도차에 응답하여, 하나 또는 그 초과의 트랜지스터들에 대한 게이트 에미터 저항(RGE)을 증가시키도록 추가로 구성될 수 있다.
본원에 개시된 다른 실시예에 따라, 온도 제어 시스템을 갖는 2 트랜지스터 시스템이 제공된다. 2 트랜지스터 시스템은 병렬로 동작하도록 구성된 제1 트랜지스터 및 제2 트랜지스터를 포함한다. 또한, 2 트랜지스터 시스템은 제1 온도 센서 및 제2 온도 센서를 포함한다. 제1 온도 센서는 제1 트랜지스터의 제1 측정 온도를 표시하는 제1 온도 출력 신호를 생성하기 위해 제1 트랜지스터에 열적으로 커플링된다. 제2 온도 센서는 제2 트랜지스터의 제2 측정 온도를 표시하는 제2 온도 출력 신호를 생성하기 위해 제2 트랜지스터에 열적으로 커플링된다. 또한, 2 트랜지스터 시스템은, 제1 온도 출력 및 제2 온도 출력을 모니터링하고, 그리고 제1 온도 출력 및 제2 온도 출력에 응답하여, 제1 트랜지스터와 연관된 제1 게이트 저항(RG1) 및 제1 게이트 에미터 저항(RGE1)을 가변시키고 제2 트랜지스터와 연관된 제2 게이트 저항(RG2) 및 제2 게이트 에미터 저항(RGE2)을 가변시키기 위한 제어기 출력들을 제공하기 위한 제어기를 포함한다. 제1 트랜지스터와 제2 트랜지스터를 열적으로 밸런싱하기 위해, RG1 및 RGE1은 제1 트랜지스터로의 전류를 가변시키고, RG2 및 RGE2은 제2 트랜지스터로의 전류를 가변시킨다.
본원에 개시된 또 다른 실시예에 따라, 복수의 트랜지스터들의 유효 수명을 연장 및 균일하게 하기 위한 방법이 제공된다. 방법은, 트랜지스터들을 병렬로 동작시키는 단계, 및 온도 센서를 이용하여 트랜지스터들 각각의 온도를 측정하는 단계를 포함한다. 또한, 방법은, 트랜지스터들의 평균 온도를 결정하는 단계, 및 트랜지스터들의 평균 온도와 트랜지스터들 각각의 측정 온도 사이의 온도차를 결정하는 단계를 포함한다. 그런 다음, 방법은, 트랜지스터들 각각을 통과하는 전류를 제어함으로써 트랜지스터들의 측정 온도를 제어하기 위해, 온도차들에 기초하여 저항을 가변시키는 단계 ―이로써 트랜지스터들을 열적으로 밸런싱함― 를 포함한다. 하나 또는 그 초과의 구성들에서, 방법은, 하나 또는 그 초과의 트랜지스터들의 측정 온도를 감소시키기 위해, 0을 초과하는 온도차에 응답하여, 트랜지스터들 중 하나 또는 그 초과에 대한 게이트 저항을 증가시키는 단계, 및 하나 또는 그 초과의 트랜지스터들의 측정 온도를 감소시키기 위해, 0을 초과하는 온도차에 응답하여, 트랜지스터들 중 하나 또는 그 초과에 대한 게이트 에미터 저항을 감소시키는 단계를 포함한다. 또한, 방법은, 트랜지스터들 중 하나 또는 그 초과의 측정 온도를 증가시키기 위해, 0 미만의 온도차에 응답하여, 트랜지스터들 중 하나 또는 그 초과에 대한 게이트 저항을 감소시키는 단계, 및 하나 또는 그 초과의 트랜지스터들의 측정 온도를 증가시키기 위해, 0 미만의 온도차에 응답하여, 하나 또는 그 초과의 트랜지스터들에 대한 게이트 에미터 저항을 증가시키는 단계를 포함할 수 있다.
논의된 특징들, 기능들, 및 장점들은 본 개시물의 다양한 실시예들에서 독립적으로 달성될 수 있거나, 또는 또 다른 실시예들에서 결합될 수 있고, 또 다른 실시예들의 추가적인 세부사항들은 다음의 설명 및 도면들을 참조하여 알 수 있다.
본원에 제시된 실시예들은, 상세한 설명 및 첨부된 도면들로부터 더욱 완전히 이해될 것이다.
도 1은 병렬로 동작하는 두 개의 트랜지스터들을 예시하고, 여기서 두 개의 트랜지스터들의 강제된 동일한 전류들이 상이한 열적 열화 정도들을 야기한다.
도 2는 도 1의 두 개의 트랜지스터들의 스위칭 파형의 일부분들을 예시하고, 여기서 전류들은 밸런싱되지 않는다.
도 3은 본원에 개시된 적어도 하나의 실시예에 따라 동일한 열적 열화를 달성하기 위해 제어기 및 공통 게이트 구동부를 활용하는, 두 개의 병렬 트랜지스터들을 갖는 전자 회로의 일 구성을 예시한다.
도 4는 본원에 개시된 적어도 하나의 실시예에 따라 동일한 열적 열화를 달성하기 위해 제어기 및 별개의 게이트 구동부들을 활용하는, 두 개의 병렬 트랜지스터들을 갖는 전자 회로의 일 구성을 예시한다.
도 5는 본원에 개시된 적어도 하나의 실시예에 따라 동일한 열적 열화를 달성하기 위해 제어기 및 별개의 게이트 구동부들을 활용하는, 세 개 또는 그 초과의 병렬 트랜지스터들을 갖는 전자 회로의 일 구성을 예시한다.
도 6은 본원에 개시된 적어도 하나의 실시예에 따라 병렬 트랜지스터 시스템들과의 사용을 위한 제어기의 일 구성을 예시한다.
도 7은 본원에 개시된 적어도 하나의 실시예에 따라 제어기를 이용하여 병렬 트랜지스터 시스템들을 제어하기 위한 흐름 차트의 일 구성을 예시한다.
도 8은 본원에 개시된 적어도 하나의 실시예에 따라 동일한 열적 열화를 달성하기 위해 제어기 및 별개의 게이트 구동부들을 활용하는, DC 입력 및 3상 AC 출력을 갖고 그리고 두 개의 병렬 인버터들을 갖는 전자 회로의 일 구성을 예시한다.
도 9는 본원에 개시된 적어도 하나의 실시예에 따라 동일한 열적 열화를 달성하기 위해 제어기 및 별개의 게이트 구동부들을 활용하는, 병렬 DC-대(to)-DC 컨버터들을 갖는 전자 회로의 일 구성을 예시한다.
도 10은 본원에 개시된 적어도 하나의 실시예에 따라 병렬 동작 트랜지스터들의 유효 수명을 연장 및 균일하게 하기 위한 방법의 일 구성을 예시한다.
본 출원에서 제시되는 복수의 도면들은 본 개시물의 실시예들의 변형들 및 상이한 양상들을 예시한다. 따라서, 각각의 예시에 관한 상세한 설명은 대응하는 예시에서 식별되는 차이들을 설명할 것이다.
다음의 상세한 설명은 병렬 트랜지스터들을 열적으로 밸런싱하는 것에 관한 것이고, 더욱 구체적으로는, 각각의 트랜지스터의 동작 온도들을 균일하게 하고 그에 따라 병렬 트랜지스터들의 동일한 열적 열화를 달성하기 위해, 병렬 트랜지스터들 각각으로의 전류를 조정하는 것에 관한 것이다. 본 개시물은 많은 상이한 형태들의 실시예를 허용한다. 구체적으로, 전자 회로들의 하나 또는 그 초과의 구성들은, 각각의 트랜지스터의 온도가 다른 트랜지스터들의 온도와 동일하거나 또는 실질적으로 가깝도록, 병렬로 있는 트랜지스터들의 동작을 제어한다. 병렬 트랜지스터들이 항상 동일한 열적 조건을 갖도록 하기 위해, 트랜지스터가 도통시키는 전류를 제어함으로써 트랜지스터의 온도 제어가 달성되고, 따라서 병렬 트랜지스터들이 동일한 마모 및 노화 속도를 달성하고 그에 따라 트랜지스터 시스템을 위해 더 나은 열적 및 강건성(health) 관리를 달성한다.
본 개시물의 원리들을 특정한 개시된 실시예들로 제한시키는 것은 의도되지 않는다. 트랜지스터 시스템은 임의의 개수의 트랜지스터들을 병렬로 가질 수 있다. 예컨대, 전자 회로는 2 트랜지스터 시스템, 3 트랜지스터 시스템 등등을 포함할 수 있고, 트랜지스터들은 임의의 타입일 수 있다. 트랜지스터들은 예컨대, JFET(Junction Field-Effect Transistor), MOSFET(Metal-Oxide Semiconductor Field-Effect Transistor), 또는 IGFET(Insulated-Gate Field-Effect Transistor)와 같은 FET(Field-Effect Transistor)일 수 있거나, 또는 IGBT(Insulated-Gate Bipolar Transistor)와 같은 바이폴라 트랜지스터일 수 있다. 트랜지스터들에 대한 스위칭 제어 신호들은, 논리 회로 또는 제어기에 의해 생성될 수 있다. 하나 또는 그 초과의 확인들에서, 병렬 트랜지스터들은 게이트 구동부 회로 구현들이다.
다음의 상세한 설명에서는, 첨부된 도면들이 참조되고, 도면들은 상세한 설명의 일부를 형성하며, 도면들에서는, 예시로서 특정 실시예들 또는 예들이 도시된다. 이제, 같은 번호들이 여러 도면들을 통틀어 같은 엘리먼트들을 표현하는 도면들을 참조하여, 본 개시물의 양상들이 제시될 것이다.
도 1은 DC 입력 전압(VDC), 및 게이트 구동부(12) 및 게이트 구동부(14)를 각각 이용하여 병렬로 동작되는 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)를 갖는 전자 회로(10)를 예시한다. 트랜지스터(T1) 및 트랜지스터(T2)의 게이트들로의 각각의 전류들(iG1 및 iG2)의 로딩은 상이할 수 있는데, 그 이유는 외부적으로, 트랜지스터들(T1 및 T2)의 드레인 대 소스의 임피던스들(ZG1(RG1 및 LG1) 및 ZG2(RG2 및 LG2))이 상이할 수 있기 때문이다. 또한, 트랜지스터들(T1 및 T2)의 게이트 신호들은 상이할 수 있다. 내부적으로, 트랜지스터들(T1 및 T2)의 온-저항 및 게이트 커패시턴스가 상이할 수 있다. 트랜지스터들(T1 및 T2)은 게이트 에미터 전압들(VGE1 및 VGE2)에 임피던스들(ZE1(RE1 및 LE1) 및 ZE2(RE2 및 LE2))을 제공하고, 그리고 트랜지스터들(T1 및 T2)의 트랜지스터 전류들(i1 및 i2)이 동일하게 강제되는 경우, 트랜지스터들(T1 및 T2)의 온도들은 상이하다. 그러므로, 트랜지스터들(T1 및 T2)은 상이한 열적 열화 및 노화 정도들을 겪는다.
도 2는 트랜지스터 전류들(i1 및 i2)이 밸런싱되지 않을 때, 전자 회로(10)의 트랜지스터들(T1 및 T2)의 스위칭 파형들의 일부를 예시한다. 동적 범위 및 정상-상태 범위에서 트랜지스터 전류들(i1 및 i2)의 동작은, 전자 회로(10)의 트랜지스터들(T1 및 T2)의 제조 결과로서, 상이한 파라미터들에 관련된다. 도 2의 상이한 파형들에 기초하여, 트랜지스터들(T1 및 T2) 사이의 열적 조건들의 더 나은 밸런싱은 트랜지스터들(T1 및 T2)의 병렬 동작의 더 나은 제어를 요구한다.
도 3은 트랜지스터들(T1 및 T2)의 동일한 열적 열화를 달성하기 위해 제어기(24) 및 트랜지스터들(T1 및 T2)에 구동 신호들을 공급하기 위한 하나의 공통 게이트 구동부(22)를 활용하는 전자 회로(30)를 예시한다. 하나 또는 그 초과의 다른 구성들은, 트랜지스터들에 구동 신호들을 공급하기 위한, 별개의 그리고 동기화된 게이트 구동부들을 포함할 수 있다. 또한, 전자 회로(30)는 온도 센서들(TpS1 및 TpS2)을 포함한다. 온도 센서들(TpS1 및 TpS2) 각각은 트랜지스터들(T1 및 T2) 중 어느 한 쪽에 열적으로 커플링되고, 그리고 트랜지스터(T1)의 측정 온도(Tpm1) 및 트랜지스터(T2)의 측정 온도(Tpm2)를 표시하는 제1 온도 출력 신호 및 제2 온도 출력 신호를 생성한다. 제어기(24)는 온도 센서들(TpS1, TpS2)의 각각의 온도 센서의 각각의 온도 출력을 모니터링한다. 온도 출력들에 응답하여, 제어기(24)는 가변 저항기들의 값들을 가변시키기 위한 제어기 출력들을 제공한다. 예컨대, 트랜지스터(T1)와 관련하여, 제어기(24)는 게이트 저항(RG1)을 가변시키기 위한 제어기 출력(CG1)을 제공하고, 게이트 에미터 저항(RGE1)을 가변시키기 위한 제어기 출력(CGE1)을 제공한다. 트랜지스터(T2)와 관련하여, 제어기(24)는 게이트 저항(RG2)을 가변시키기 위한 제어기 출력(CG2)을 제공하고, 게이트 에미터 저항(RGE2)을 가변시키기 위한 제어기 출력(CGE2)을 제공한다. 제어기 출력들(CG1, CG2, CGE1, 및 CGE2)은 RG1 양단의 전압, RGE1 양단의 전압, RG2 양단의 전압, 및 RGE2 양단의 전압을 조정하고, 그러므로 제어기 출력들(CG1, CG2, CGE1, 및 CGE2)은 저항기(RG1)를 통과하는 전류, 저항기(RGE1)를 통과하는 전류, 저항기(RG2)를 통과하는 전류, 및 저항기(RGE2)를 통과하는 전류를 조정한다. RG1, RG2, RGE1, 및 RGE2의 값들을 변경시킴으로써, VGE1, VGE2, iG1, 및 iG2의 값들이 가변되고, 이는 트랜지스터들(T1, T2)을 열적으로 밸런싱하기 위해 동적 범위 및 정상-상태 범위 둘 다에서 트랜지스터 전류들(i1 및 i2)의 변경을 유도한다. 트랜지스터들(T1, T2)에 의해 도통되는 트랜지스터 전류들(i1, i2)이 상이한 경우, 열적으로 밸런싱될 때, 트랜지스터들(T1, T2) 각각의 온도는 실질적으로 동일하다. 다시 말해, 트랜지스터 전류들(i1, i2)이 언밸런싱될 때, 트랜지스터들(T1, T2)은 열적으로 밸런싱된다.
제어기(24)는, 온도 센서들(TpS1, TpS2)에 의해 제공되는 온도 출력들에 기초하여, 트랜지스터들(T1, T2)의 측정 온도들(Tpm1, Tpm2)을 결정하도록 구성되고, 상기 측정 온도들로부터, 트랜지스터들(T1, T2)의 평균 온도(Tpave)가 결정된다. 트랜지스터들(T1, T2)의 평균 온도(Tpave)와 트랜지스터들(T1, T2) 각각의 측정 온도(Tpm1, Tpm2) 사이의 차이에 기초하여 온도차(ΔTp)가 계산된다. 트랜지스터들(T1, T2) 각각의 온도차(ΔTp)에 기초하여, 제어기 출력들(CG1, CG2, CGE1, 및 CGE2)이 제공된다. 제어기(24)는, 트랜지스터들(T1, T2)의 측정 온도(Tpm1, Tpm2)를 감소시키기 위하여, 0을 초과하는 온도차(ΔTp)에 응답하여, 트랜지스터 시스템의 트랜지스터들 중 하나 또는 그 초과, 예컨대 트랜지스터들(T1, T2)에 대한 게이트 저항(RG1, RG2)을 증가시킨다. 또한, 제어기(24)는, 트랜지스터들(T1, T2)의 측정 온도(Tpm1, Tpm2)를 감소시키기 위하여, 0을 초과하는 온도차(ΔTp)에 응답하여, 트랜지스터 시스템의 복수의 트랜지스터들 중 하나 또는 그 초과, 예컨대 트랜지스터들(T1, T2)에 대한 게이트 에미터 저항(RGE1, RGE2)을 감소시킨다. 제어기(24)는, 트랜지스터들(T1, T2)의 측정 온도(Tpm1, Tpm2)를 증가시키기 위해, 0 미만의 온도차(ΔTp)에 응답하여, 트랜지스터들(T1, T2)에 대한 게이트 저항(RG1, RG2)을 감소시킨다. 제어기(24)는, 트랜지스터들(T1, T2)의 측정 온도(Tpm1, Tpm2)를 증가시키기 위하여, 0 미만의 온도차(ΔTp)에 응답하여, 트랜지스터들(T1, T2)에 대한 게이트 에미터 저항을 증가시킨다.
도 4는 트랜지스터들(T1, T2)의 동일한 열적 열화를 달성하기 위해 트랜지스터들(T1, T2)에 구동 신호들을 공급하기 위한, 별개의 그리고 동기화된 게이트 구동부들(22, 26)을 활용하는 전자 회로(40)를 예시한다. 전자 회로(40)는, 두 개의 게이트 구동부들(22, 26)의 사용을 제외하고, 전자 회로(30)와 유사하다. 도 5는 전자 회로(50)를 예시하고, 전자 회로(50)는 도 4의 전자 회로(40)에 대해 확장되는 구성이다. 전자 회로(50)는 세 개 또는 그 초과의 병렬 트랜지스터들을 포함하고, 여기서 N은 병렬 트랜지스터들의 개수를 표현한다. 전자 회로(50)의 게이트 구동부들 전부는 동기화된다. 트랜지스터들(T1, T2, ... TN) 각각의 온도차(ΔTp)에 기초하여, 제어기(24)의 제어기 출력들(CG1, CG2, ... CGN, CGE1, CGE2, ... CGEN)이 제공된다. RG1, RG2, ... RGN, RGE1, RGE2, ... RGEN의 값들을 변경시킴으로써, VGE1, VGE2, ... VGEN, iG1, iG2, ... iGN의 값들이 가변되고, 이는 트랜지스터들(T1, T2, ... TN)을 열적으로 밸런싱하기 위해 동적 범위 및 정상-상태 범위 둘 다에서 트랜지스터 전류들(i1, i2, ... iN)의 변경을 유도한다.
도 6은 제어기(24)의 일 구성을 예시한다. 측정 온도(Tpm1, Tpm2, ... TpmN)가 온도 센서들(TpS1, TpS2, ... TpSN)에 의해 감지된다. 병렬로 있는 트랜지스터들(T1, T2, ... TN)의 평균 온도(Tpavg)는, 측정 온도(Tpm1, Tpm2, ... TpmN)를 평균함으로써 계산된다. 트랜지스터들(T1, T2, ... TN) 각각의 온도차(ΔTp)는, 트랜지스터들(T1, T2, ... TN) 각각의 측정 온도(Tpm1, Tpm2, ... TpmN)를 평균 온도(Tpavg)로부터 차감함으로써 계산된다. 그런 다음, 온도차들(ΔTpm1, ΔTpm2, ...ΔTpmN)이 PID(proportional-integral-derivative) 제어기들(PID-1a, PID-1b, PID-2a, PID-2b, ... PID-Na, PID-Nb)에 제공되어, 제어기 출력들(CG1, CGE1, CG2, CGE2, ... CGN, CGEN)이 각각 생성된다. 제어기 출력들(CG1, CGE1, CG2, CGE2, ... CGN, CGEN)은 각각의 트랜지스터(T1, T2, ... TN)의 RG1, RGE1, RG2, RGE2, ... RGN, RGEN의 값들을 제어한다. 기존의 일반적인 PID 제어기 기술이 여기서 적용될 수 있다. 이러한 PID 제어기들의 기능은 출력 변수들을 조정하는 것을 통해 온도차들(ΔTpm1, ΔTpm2, ...ΔTpmN)을 0에 가깝게 최소화시키는 것이고; 그러므로, 측정 온도(Tpm1, Tpm2, ... TpmN)가 추적되고, 그들의 평균 온도와 동일하게 되는데, 즉 트랜지스터들(T1, T2, ... TN)의 온도가 서로 동일하도록 제어된다. 미리-특정된 범위로 PID 출력을 제한시키는데 포화 블록(S1a, S1b, ... SNa, SNb)이 사용된다.
도 7은 도 6의 제어기(24)와 대응하는 제어 흐름 차트(100)의 일 구성을 예시한다. 제어 흐름 차트(100)는 제어기 출력들(CGK, CGEK)에 대한 상한 및 하한을 획득하는 블록(102)에서 시작되고, 여기서 k=1, 2 ... N이고, N은 트랜지스터 시스템의 병렬 트랜지스터들의 총 개수와 동일하다. 블록(104)에서, 각각의 트랜지스터에 대한 측정 온도들(Tpmk)이 결정되고, 블록(106)에서, 트랜지스터들(T1, T2, ... TN)의 그룹의 평균 온도(Tpave) 및 트랜지스터들 각각의 온도차들(ΔTpmk)이 계산된다. 블록(108)은 초기에 k=1을 할당하고, 결정 블록(110)에서, ΔTpmk가 0을 초과하면, 그러면 제어 흐름 차트는 예 브랜치를 따라서 블록(112)으로 진행되고, 블록(112)에서는, 제어기 출력(CGk)이 증가되고 그에 따라 특정한 트랜지스터의 온도를 증가시킨다. 결정 블록(110)에서, ΔTpmk가 0을 초과하지 않으면, 그러면 제어 흐름 차트는 아니오 브랜치를 따라서 결정 블록(114)으로 진행된다. 결정 블록(114)에서, ΔTpmk가 0 미만이면, 그러면 제어 흐름 차트(100)는 예 브랜치를 따라서 블록(116)으로 진행되고, 블록(116)에서는, 제어기 출력(CGk)이 감소되고 그에 따라 특정한 트랜지스터의 온도를 감소시킨다. 그러나, ΔTpmk가 0을 초과하지 않거나 또는 0 미만이 아니면, 그러면 ΔTpmk는 대략 0과 동일해야 하는데, 이는 특정한 트랜지스터가 트랜지스터들의 시스템의 평균 온도(Tpave)와 대략 동일한 측정 온도(Tpm)를 가짐을 표시한다. 이러한 경우, 제어 흐름 차트(100)는 다음 차례의 트랜지스터로의 증분을 위해 블록(118)으로 진행된다. 블록(118)으로부터, 제어 흐름 차트(100)는 k≤N인지의 여부를 결정하기 위한 결정 블록(120)으로 진행한다. k≤N이 아니면, 프로세스는 아니오 브랜치를 따라서 다시 블록(104)으로 이어지고, 블록(104)에서는, 트랜지스터 시스템을 지속적으로 열적으로 밸런싱하기 위해 트랜지스터들(T1, T2, ... TN)의 측정 온도들(Tpmk)이 다시 결정된다. 결정 블록(120)에서, k가 N과 동일하거나 또는 그 미만이라면, 그러면 프로세스는 위에서 설명된 결정 블록(110)의 직전으로 되돌아간다.
트랜지스터의 온도를 증가시키기 위해, 제어기 출력(CGk)은 블록(112)에 도시된 바와 같이 증가된다. 다음 차례로, 결정 블록(122)에서, 제어기 출력(CGk)이 제어기 출력(CGk) 최대치를 초과하면, 그러면 예 브랜치를 따라 블록(124)으로 이어지고, 블록(124)에서는 제어기 출력(CGk)이 제어기 출력(CGk) 최대치와 동일하게 설정된다. 제어기 출력(CGk)이 제어기 출력(CGk) 최대치를 초과하지 않으면, 그러면 아니오 브랜치를 따라 블록(126)으로 이어지고, 블록(126)에서는, 제어기 출력(CGEk)이 감소된다. 결정 블록(128)에서, 제어기 출력(CGEk)이 CGEk 최소치 미만이면, 그러면 예 브랜치를 따라 블록(130)으로 이어지고, 블록(130)에서는, 제어기 출력(CGEk)이 RGEk 최소치와 동일하게 설정된다. 블록(130)으로부터, 프로세스는 위에서 설명된 블록(118)으로 계속된다. 제어기 출력(CGEk)이 CGEk 최소치 미만이 아니라면, 그러면 아니오 브랜치를 따라 바로 블록(118)이 이어진다.
트랜지스터의 온도를 감소시키기 위해, 제어기 출력(CGk)은 블록(116)에 도시된 바와 같이 감소된다. 다음 차례로, 결정 블록(132)에서, 제어기 출력(CGk)이 제어기 출력(CGk) 최소치 미만이면, 그러면 예 브랜치를 따라 블록(134)으로 이어지고, 블록(134)에서, 제어기 출력(CGk)은 제어기 출력(CGk) 최소치와 동일하게 설정된다. 제어기 출력(CGk)이 제어기 출력(CGk) 최소치 미만이 아니라면, 그러면 아니오 브랜치를 따라 블록(136)으로 이어지고, 블록(136)에서, 제어기 출력(CGEk)이 증가된다. 결정 블록(138)에서, 제어기 출력(CGEk)이 CGEk 최대치를 초과하면, 그러면 예 브랜치를 따라 블록(140)으로 이어지고, 블록(140)에서, 제어기 출력(CGEk)은 RGEk 최소치와 동일하게 설정된다. 블록(140)으로부터, 프로세스는 위에서 설명된 블록(118)으로 계속된다. 제어기 출력(CGEk)이 CGEk 최대치를 초과하지 않으면, 그러면 아니오 브랜치를 따라 바로 블록(118)으로 이어진다.
도 8은 두 개의 병렬 인버터들(82, 84)의 동일한 열적 열화를 달성하기 위해 제어기(24) 및 별개의 게이트 구동부들(22, 26)을 활용하는, 두 개의 병렬 인버터들(82, 84)을 갖는 전자 회로(80)의 일 구성을 예시한다. 각각의 인버터(82, 84)는 특정 구성들로 연결된 여러 트랜지스터들을 포함하고, 부스트(boost) 컨버터 또는 벅(buck) 컨버터 중 어느 한 쪽일 수 있다. 인버터들(82, 84)을 갖는 전자 회로(80)가 병렬로 동작하는 트랜지스터들(T1, T2)만을 도시하지만, 인버터들(82, 84)의 트랜지스터들(T3, T4, T5, T6, T7, T8, T9, T10, T11 및 T12)의 다른 쌍들이 또한 병렬로 동작될 수 있고, 트랜지스터 시스템의 열적 밸런싱을 위해 제어기(24)로부터의 제어기 출력에 따라 제어될 수 있다. 또한, 두 개보다 많은 인버터들이 병렬로 동작될 수 있다.
도 9는 커패시터들(C1, C2), 인덕터들(L1, L2), 및 다이오드들(D1, D2)을 갖는 병렬 DC-대-DC 컨버터들을 갖는 전자 다이어그램(90)의 일 구성을 예시한다. 병렬 DC-대-DC 컨버터들은, 병렬 DC-대-DC 컨버터들의 동일한 열적 열화를 달성하기 위해 제어기(24) 및 별개의 게이트 구동부들(22, 26)을 활용한다. 두 개보다 많은 DC-대-DC 컨버터들이 또한 병렬로 동작될 수 있고, DC-대-DC 컨버터들의 열적 밸런싱을 위해 제어기(24)로부터의 제어기 출력에 따라 제어될 수 있다.
도 10은 복수의 트랜지스터들의 유효 수명을 연장 및 균일하게 하기 위한 방법(200)을 예시한다. 그렇지 않다고 표시되지 않는 한, 도면들에 도시되고 본원에 설명된 것보다 더 많은 또는 더 적은 동작들이 수행될 수 있다. 부가하여, 그렇지 않다고 표시되지 않는 한, 본원에 설명된 것들과 상이한 순서로 이러한 동작들이 또한 수행될 수 있다.
방법(200)은 동작(210)에서 시작되고, 동작(210)에서, 복수의 트랜지스터들(T1, T2, ... TN)이 병렬로 동작된다. 다음 차례로, 블록(220)에서, 온도 센서(TpS1, TpS2, ... TpSN)를 이용하여 트랜지스터들(T1, T2, ... TN) 각각의 온도가 측정된다. 블록(230)에서, 프로세스는 트랜지스터들(T1, T2, ... TN)의 평균 온도(Tpave)를 결정한다. 블록(240)에서, 프로세스는 트랜지스터들(T1, T2, ... TN)의 시스템의 평균 온도(Tpave)와 트랜지스터들(T1, T2, ... TN) 각각의 측정 온도(Tp) 사이의 온도차(ΔTp)를 결정한다. 프로세스 블록(250)에서, 트랜지스터들(T1, T2, ... TN) 각각을 통과하는 전류(i1, i2, ... iN)를 제어함으로써, 트랜지스터들(T1, T2, ... TN) 각각의 측정 온도(Tp)를 제어하기 위해, 온도차들(ΔTp)에 기초하여 저항들(RG1, RG2, ... RGN, RGE1, RGE2, ... RGEN)이 가변된다 ―이로써, 트랜지스터들(T1, T2, ... TN)이 열적으로 밸런싱됨―.
또한, 방법(200)은 트랜지스터들(T1, T2, ... TN) 각각의 온도차에 기초하여 제어기 출력(CG1, CGE1, CG2, CGE2, ... CGN, CGEN)을 제공하는 단계, 트랜지스터들(T1, T2, ... TN) 각각의 측정 온도(Tp)를 감소시키기 위해, 0을 초과하는 온도차(ΔTp)에 응답하여, 트랜지스터들(T1, T2, ... TN) 중 하나 또는 그 초과에 대한 게이트 저항(RG1, RG2, ... RGN)을 증가시키는 단계, 및 트랜지스터들(T1, T2, ... TN) 각각의 측정 온도(Tp)를 감소시키기 위해, 0을 초과하는 온도차(ΔTp)에 응답하여, 트랜지스터들(T1, T2, ... TN)에 대한 게이트 에미터 저항(RGE1, RGE2, ... RGEN)을 감소시키는 단계를 포함할 수 있다.
또한, 방법(200)은 하나 또는 그 초과의 트랜지스터들(T1, T2, ... TN) 각각의 측정 온도(Tp)를 증가시키기 위해, 0 미만의 온도차(ΔTp)에 응답하여, 트랜지스터들(T1, T2, ... TN) 중 하나 또는 그 초과에 대한 게이트 저항(RG1, RG2, ... RGN)을 감소시키는 단계, 및 하나 또는 그 초과의 트랜지스터들(T1, T2, ... TN) 각각의 측정 온도(Tp)를 증가시키기 위해, 0 미만의 온도차(ΔTp)에 응답하여, 트랜지스터들(T1, T2, ... TN) 중 하나 또는 그 초과에 대한 게이트 에미터 저항(RGE1, RGE2, ... RGEN)을 증가시키는 단계를 포함할 수 있다.
추가로, 본 개시물은 다음의 경우들에 따른 실시예들을 포함한다.
경우 1: 온도 제어부를 갖는 전자 회로로서: 상기 전자 회로는, 병렬로 동작하도록 구성된 복수의 트랜지스터들; 복수의 온도 센서들 ―상기 복수의 온도 센서들 각각은, 상기 복수의 트랜지스터들 각각의 온도를 표시하는 온도 출력 신호를 생성하기 위해 상기 복수의 트랜지스터들 각각에 열적으로 커플링됨―; 및 상기 복수의 온도 센서들의 각각의 온도 센서의 각각의 온도 출력 신호를 모니터링하고, 그리고 온도 출력들에 응답하여, 상기 복수의 트랜지스터들 각각과 연관된 게이트 저항(RG) 및 게이트 에미터 저항(RGE)을 가변시키기 위한 제어기 출력들을 제공하기 위한 제어기를 포함하고, 여기서 상기 복수의 트랜지스터들을 열적으로 밸런싱하기 위해, 각각의 게이트 저항(RG) 및 각각의 게이트 에미터 저항(RGE)은 상기 복수의 트랜지스터들 각각으로의 전류를 각각 가변시킨다.
경우 2: 경우 1의 전자 회로로서, 상기 전자 회로는, 상기 복수의 트랜지스터들 중 하나 또는 그 초과에 구동 신호를 공급하기 위해 구성된 적어도 하나의 게이트 구동부를 더 포함한다.
경우 3: 경우 1의 전자 회로로서, 적어도 하나의 게이트 구동부는 상기 복수의 트랜지스터들 각각에 구동 신호들을 공급하기 위해 구성된 공통 게이트 구동부이다.
경우 4: 경우 1의 전자 회로로서, 적어도 하나의 게이트 구동부는 상기 복수의 트랜지스터들 각각에 구동 신호들을 공급하기 위한, 별개의 그리고 동기화된 게이트 구동부들을 포함한다.
경우 5: 경우 1의 전자 회로로서, 상기 복수의 트랜지스터들은 제1 트랜지스터 및 제2 트랜지스터를 포함하는 2 트랜지스터 시스템이고, 상기 온도 센서들은 상기 제1 트랜지스터 및 상기 제2 트랜지스터에 각각 열적으로 커플링된 제1 온도 센서 및 제2 온도 센서를 포함하고, 여기서 상기 제어기는, 상기 제1 트랜지스터의 온도를 표시하는 제1 온도 출력 신호에 응답하여 그리고 상기 제2 트랜지스터의 온도를 표시하는 제2 온도 출력 신호에 응답하여, 제어기 출력을 제공하고, 상기 제어기 출력은, 제1 트랜지스터와 연관된 게이트 저항(RG1) 및 게이트 에미터 저항(RGE1)을 각각 가변시키기 위한 제어기 출력들(CG1 및 CGE1)을 포함하고, 그리고 상기 제2 트랜지스터와 연관된 게이트 저항(RG2) 및 게이트 에미터 저항(RGE2)을 각각 가변시키기 위한 제어기 출력들(CG2 및 CGE2)을 더 포함한다.
경우 6: 경우 1의 전자 회로로서, 제어기 출력은 RG1 양단의 전압, RGE1 양단의 전압, RG2 양단의 전압, 및 RGE2 양단의 전압을 조정한다.
경우 7: 경우 1의 전자 회로로서, 상기 제어기 출력들은 저항기(RG1)를 통과하는 전류, 저항기(RGE1)를 통과하는 전류, 저항기(RG2)를 통과하는 전류, 및 저항기(RGE2)를 통과하는 전류를 조정한다.
경우 8: 경우 1의 전자 회로로서, 상기 제어기는 상기 온도 센서들에 의해 제공되는 온도 출력들에 기초한 상기 복수의 트랜지스터들 각각의 온도, 상기 복수의 트랜지스터들 각각의 온도에 기초한 상기 복수의 트랜지스터들의 평균 온도, 및 상기 복수의 트랜지스터들 각각의 평균 온도와 상기 복수의 트랜지스터들 각각의 온도 사이의 온도차를 결정하도록 구성되고, 여기서 상기 복수의 트랜지스터들 각각의 온도차에 기초하여 상기 제어기 출력들이 제공된다.
경우 9: 경우 1의 전자 회로로서, 상기 복수의 트랜지스터들 각각의 온도는 실질적으로 동일하고, 상기 복수의 트랜지스터들 각각에 의해 도통되는 전류는 상기 복수의 트랜지스터들을 열적으로 밸런싱하기 위해 상이하다.
경우 10: 경우 1의 전자 회로로서, 상기 제어기는, 상기 복수의 트랜지스터들 중 하나 또는 그 초과의 트랜지스터들의 온도를 감소시키기 위해, 0을 초과하는 온도차에 응답하여, 상기 복수의 트랜지스터들 중 상기 하나 또는 그 초과의 트랜지스터들에 대한 게이트 저항을 증가시키도록 구성된다.
경우 11: 경우 10의 전자 회로로서, 상기 제어기는, 상기 복수의 트랜지스터들 중 하나 또는 그 초과의 트랜지스터들의 온도를 감소시키기 위해, 0을 초과하는 온도차에 응답하여, 상기 복수의 트랜지스터들 중 상기 하나 또는 그 초과의 트랜지스터들에 대한 게이트 에미터 저항을 감소시키도록 구성된다.
경우 12: 경우 1의 전자 회로로서, 상기 제어기는, 상기 복수의 트랜지스터들 중 하나 또는 그 초과의 트랜지스터들의 온도를 증가시키기 위해, 0 미만의 온도차에 응답하여, 상기 복수의 트랜지스터들 중 상기 하나 또는 그 초과의 트랜지스터들에 대한 게이트 저항을 감소시키도록 구성된다.
경우 13: 경우 12의 전자 회로로서, 상기 제어기는, 상기 복수의 트랜지스터들 중 하나 또는 그 초과의 트랜지스터들의 온도를 증가시키기 위해, 0 미만의 온도차에 응답하여, 상기 복수의 트랜지스터들 중 상기 하나 또는 그 초과의 트랜지스터들에 대한 게이트 에미터 저항을 증가시키도록 구성된다.
경우 14: 경우 1의 전자 회로로서, 상기 복수의 트랜지스터들은, 열적으로는 밸런싱되고 전류는 언밸런싱된다.
경우 15: 경우 1의 전자 회로로서, 상기 복수의 트랜지스터들 중 일부분은 제1 인버터와 대응하고, 상기 복수의 트랜지스터들 중 다른 일부분은 제2 인버터와 대응하며, 상기 제1 인버터 및 상기 제2 인버터는 병렬 동작을 위해 구성되고, 상기 제1 인버터의 적어도 하나의 트랜지스터는 상기 제2 인버터의 적어도 하나의 트랜지스터와 병렬로 동작하도록 구성된다.
경우 16: 경우 1의 전자 회로로서, 상기 복수의 트랜지스터들 중 일부분은 제1 DC-대-DC 컨버터와 대응하고, 상기 복수의 트랜지스터들 중 다른 일부분은 제2 DC-대-DC 컨버터와 대응하며, 상기 제1 DC-대-DC 컨버터 및 상기 제2 DC-대-DC 컨버터는 병렬 동작을 위해 구성되고, 상기 제1 DC-대-DC 컨버터의 적어도 하나의 트랜지스터는 상기 제2 DC-대-DC 컨버터의 적어도 하나의 트랜지스터와 병렬로 동작하도록 구성된다.
경우 17: 온도 제어부를 갖는 2 트랜지스터 시스템으로서: 상기 2 트랜지스터 시스템은, 병렬로 동작하도록 구성된 제1 트랜지스터 및 제2 트랜지스터; 제1 온도 센서 및 제2 온도 센서 ―상기 제1 온도 센서는 상기 제1 트랜지스터의 제1 측정 온도를 표시하는 제1 온도 출력 신호를 생성하기 위해 상기 제1 트랜지스터에 열적으로 커플링되고, 상기 제2 온도 센서는 상기 제2 트랜지스터의 제2 측정 온도를 표시하는 제2 온도 출력 신호를 생성하기 위해 상기 제2 트랜지스터에 열적으로 커플링됨―; 및 제1 온도 출력 및 제2 온도 출력을 모니터링하고, 그리고 상기 제1 온도 출력 및 상기 제2 온도 출력에 응답하여, 상기 제1 트랜지스터와 연관된 제1 게이트 저항(RG1) 및 제1 게이트 에미터 저항(RGE1)을 가변시키고 상기 제2 트랜지스터와 연관된 제2 게이트 저항(RG2) 및 제2 게이트 에미터 저항(RGE2)을 가변시키기 위한 제어기 출력들을 제공하기 위한 제어기를 포함하고, 여기서 상기 제1 트랜지스터 및 상기 제2 트랜지스터를 열적으로 밸런싱하기 위해, 상기 제1 게이트 저항(RG1) 및 상기 제1 게이트 에미터 저항(RGE1)은 상기 제1 트랜지스터로의 전류를 가변시키고, 상기 제2 게이트 저항(RG2) 및 상기 제2 게이트 에미터 저항(RGE2)은 상기 제2 트랜지스터로의 전류를 가변시킨다.
경우 18: 경우 17의 2 트랜지스터 시스템으로서, 상기 제어기는 상기 제1 트랜지스터 및 상기 제2 트랜지스터의 상기 제1 측정 온도 및 상기 제2 측정 온도에 기초하여 상기 제1 트랜지스터 및 상기 제2 트랜지스터 각각의 평균 온도를 결정하도록, 그리고 상기 제1 트랜지스터 및 상기 제2 트랜지스터의 상기 평균 온도와 상기 제1 트랜지스터 및 상기 제2 트랜지스터의 상기 제1 측정 온도 및 상기 제2 측정 온도 사이의 온도차를 결정하도록 구성되고, 여기서 상기 제1 트랜지스터 및 상기 제2 트랜지스터 각각의 온도차에 기초하여 상기 제어기 출력들이 제공된다.
경우 19: 경우 17의 2 트랜지스터 시스템으로서, 상기 2 트랜지스터 시스템은, 상기 제1 트랜지스터 및 상기 제2 트랜지스터에 구동 신호들을 공급하기 위한, 별개의 그리고 동기화된 게이트 구동부들을 더 포함한다.
경우 20: 경우 17의 2 트랜지스터 시스템으로서, 상기 제어기는, 상기 제1 트랜지스터 및 상기 제2 트랜지스터의 상기 제1 측정 온도 및 상기 제2 측정 온도를 감소시키기 위해, 0을 초과하는 온도차에 응답하여, 상기 제1 트랜지스터 및 상기 제2 트랜지스터에 대한 제1 게이트 저항(RG1) 및 제2 게이트 저항(RG2)을 증가시키도록 구성되고, 상기 제어기는, 상기 제1 트랜지스터 및 상기 제2 트랜지스터의 상기 제1 측정 온도 및 상기 제2 측정 온도를 감소시키기 위해, 0을 초과하는 온도차에 응답하여, 상기 제1 트랜지스터 및 상기 제2 트랜지스터에 대한 제1 게이트 에미터 저항(RGE1) 및 제2 게이트 에미터 저항(RGE2)을 감소시키도록 추가로 구성된다.
경우 21: 경우 17의 2 트랜지스터 시스템으로서, 상기 제어기는, 상기 제1 트랜지스터 및 상기 제2 트랜지스터의 상기 제1 측정 온도 및 상기 제2 측정 온도를 증가시키기 위해, 0 미만의 온도차에 응답하여, 상기 제1 트랜지스터 및 상기 제2 트랜지스터에 대한 제1 게이트 저항(RG1) 및 제2 게이트 저항(RG2)을 감소시키도록 구성되고, 상기 제어기는, 상기 제1 트랜지스터 및 상기 제2 트랜지스터의 상기 제1 측정 온도 및 상기 제2 측정 온도를 증가시키기 위해, 0 미만의 온도차에 응답하여, 상기 제1 트랜지스터 및 상기 제2 트랜지스터에 대한 제1 게이트 에미터 저항(RGE1) 및 제2 게이트 에미터 저항(RGE2)을 증가시키도록 추가로 구성된다.
경우 22: 복수의 트랜지스터들의 유효 수명을 연장 및 균일하게 하기 위한 방법으로서, 상기 방법은, 복수의 트랜지스터들을 병렬로 동작시키는 단계; 온도 센서를 이용하여 상기 복수의 트랜지스터들 각각의 측정 온도를 측정하는 단계; 상기 복수의 트랜지스터들의 평균 온도를 결정하는 단계; 상기 복수의 트랜지스터들의 상기 평균 온도와 상기 복수의 트랜지스터들 각각의 측정 온도 사이의 온도차를 결정하는 단계; 및 상기 복수의 트랜지스터들 각각을 통과하는 전류를 제어함으로써 상기 복수의 트랜지스터들 각각의 측정 온도를 제어하기 위해, 온도차들에 기초하여 저항을 가변시키는 단계 ―이로써, 상기 복수의 트랜지스터들을 열적으로 밸런싱함― 를 포함한다.
경우 23: 경우 22의 방법으로서, 상기 방법은, 상기 복수의 트랜지스터들 각각의 온도차에 기초하여 제어기 출력을 제공하는 단계를 더 포함한다.
경우 24: 경우 22의 방법으로서, 상기 방법은, 상기 복수의 트랜지스터들 중 하나 또는 그 초과의 트랜지스터들의 측정 온도를 감소시키기 위해, 0을 초과하는 온도차에 응답하여, 상기 복수의 트랜지스터들 중 상기 하나 또는 그 초과의 트랜지스터들에 대한 게이트 저항을 증가시키는 단계를 더 포함한다.
경우 25: 경우 22의 방법으로서, 상기 방법은, 상기 복수의 트랜지스터들 중 하나 또는 그 초과의 트랜지스터들의 측정 온도를 감소시키기 위해, 0을 초과하는 온도차에 응답하여, 상기 복수의 트랜지스터들 중 상기 하나 또는 그 초과의 트랜지스터들에 대한 게이트 에미터 저항을 감소시키는 단계를 더 포함한다.
경우 26: 경우 22의 방법으로서, 상기 방법은, 상기 복수의 트랜지스터들 중 하나 또는 그 초과의 트랜지스터들의 측정 온도를 증가시키기 위해, 0 미만의 온도차에 응답하여, 상기 복수의 트랜지스터들 중 상기 하나 또는 그 초과의 트랜지스터들에 대한 게이트 저항을 감소시키는 단계를 더 포함한다.
경우 27: 경우 22의 방법으로서, 상기 방법은, 상기 복수의 트랜지스터들 중 하나 또는 그 초과의 트랜지스터들의 측정 온도를 증가시키기 위해, 0 미만의 온도차에 응답하여, 상기 복수의 트랜지스터들 중 상기 하나 또는 그 초과의 트랜지스터들에 대한 게이트 에미터 저항을 증가시키는 단계를 더 포함한다.
위에서 설명된 발명의 요지는 예로서만 제공되고, 제한하는 것으로서 해석되어서는 안된다. 예시 및 설명된 예시적 실시예들 및 애플리케이션들을 따르지 않고, 그리고 다음의 청구항들에서 제시되는 본 개시물의 진정한 사상 및 범위로부터 벗어나지 않고, 본원에 설명된 발명의 요지에 대해 다양한 수정들 및 변경들이 이루어질 수 있다.

Claims (26)

  1. 온도 제어부를 갖는 전자 회로로서,
    병렬로 동작하도록 구성된 복수의 트랜지스터들;
    복수의 온도 센서들 ―상기 복수의 온도 센서들 각각은, 상기 복수의 트랜지스터들 각각의 온도를 표시하는 온도 출력 신호를 생성하기 위해 상기 복수의 트랜지스터들 각각에 열적으로 커플링됨―; 및
    상기 복수의 온도 센서들의 각각의 온도 센서의 각각의 온도 출력 신호를 모니터링하고, 그리고 온도 출력들에 응답하여, 상기 복수의 트랜지스터들 각각과 연관된 게이트 저항(RG) 및 게이트 에미터 저항(RGE)을 가변시키기 위한 제어기 출력들을 제공하기 위한 제어기 ―상기 복수의 트랜지스터들을 열적으로 밸런싱하기 위해, 각각의 게이트 저항(RG) 및 각각의 게이트 에미터 저항(RGE)은 상기 복수의 트랜지스터들 각각으로의 전류를 각각 가변시킴―
    를 포함하는,
    온도 제어부를 갖는 전자 회로.
  2. 제 1 항에 있어서,
    상기 복수의 트랜지스터들 중 하나 또는 그 초과에 구동 신호를 공급하기 위해 구성된 적어도 하나의 게이트 구동부
    를 더 포함하는,
    온도 제어부를 갖는 전자 회로.
  3. 제 2 항에 있어서,
    상기 적어도 하나의 게이트 구동부는 상기 복수의 트랜지스터들 각각에 구동 신호들을 공급하기 위해 구성된 공통 게이트 구동부인,
    온도 제어부를 갖는 전자 회로.
  4. 제 2 항에 있어서,
    상기 적어도 하나의 게이트 구동부는 상기 복수의 트랜지스터들 각각에 구동 신호들을 공급하기 위한, 별개의 그리고 동기화된 게이트 구동부들을 포함하는,
    온도 제어부를 갖는 전자 회로.
  5. 제 1 항에 있어서,
    상기 복수의 트랜지스터들은 제1 트랜지스터 및 제2 트랜지스터를 포함하는 2 트랜지스터 시스템이고, 상기 온도 센서들은 상기 제1 트랜지스터 및 상기 제2 트랜지스터에 각각 열적으로 커플링된 제1 온도 센서 및 제2 온도 센서를 포함하고, 상기 제어기는, 상기 제1 트랜지스터의 온도를 표시하는 제1 온도 출력 신호에 응답하여 그리고 상기 제2 트랜지스터의 온도를 표시하는 제2 온도 출력 신호에 응답하여, 제어기 출력을 제공하고, 상기 제어기 출력은, 상기 제1 트랜지스터와 연관된 게이트 저항(RG1) 및 게이트 에미터 저항(RGE1)을 각각 가변시키기 위한 제어기 출력들(CG1 및 CGE1)을 포함하고, 그리고 상기 제2 트랜지스터와 연관된 게이트 저항(RG2) 및 게이트 에미터 저항(RGE2)을 각각 가변시키기 위한 제어기 출력들(CG2 및 CGE2)을 더 포함하는,
    온도 제어부를 갖는 전자 회로.
  6. 제 1 항에 있어서,
    제어기 출력은 저항기(RG1) 양단의 전압, 저항기(RGE1) 양단의 전압, 저항기(RG2) 양단의 전압, 및 저항기(RGE2) 양단의 전압을 조정하는,
    온도 제어부를 갖는 전자 회로.
  7. 제 1 항에 있어서,
    상기 제어기 출력들은 저항기(RG1)를 통과하는 전류, 저항기(RGE1)를 통과하는 전류, 저항기(RG2)를 통과하는 전류, 및 저항기(RGE2)를 통과하는 전류를 조정하는,
    온도 제어부를 갖는 전자 회로.
  8. 제 1 항에 있어서,
    상기 제어기는 상기 온도 센서들에 의해 제공되는 온도 출력들에 기초한 상기 복수의 트랜지스터들 각각의 온도, 상기 복수의 트랜지스터들 각각의 온도에 기초한 상기 복수의 트랜지스터들의 평균 온도, 및 상기 복수의 트랜지스터들 각각의 평균 온도와 상기 복수의 트랜지스터들 각각의 온도 사이의 온도차를 결정하도록 구성되고, 상기 복수의 트랜지스터들 각각의 온도차에 기초하여 상기 제어기 출력들이 제공되는,
    온도 제어부를 갖는 전자 회로.
  9. 제 1 항에 있어서,
    상기 복수의 트랜지스터들 각각의 온도는 실질적으로 동일하고, 그리고 상기 복수의 트랜지스터들을 열적으로 밸런싱하기 위해, 상기 복수의 트랜지스터들 각각에 의해 도통되는 전류는 상이한,
    온도 제어부를 갖는 전자 회로.
  10. 제 1 항에 있어서,
    상기 제어기는, 상기 복수의 트랜지스터들 중 하나 또는 그 초과의 트랜지스터들의 온도를 감소시키기 위해, 0을 초과하는 온도차에 응답하여, 상기 복수의 트랜지스터들 중 상기 하나 또는 그 초과의 트랜지스터들에 대한 게이트 저항을 증가시키도록 구성된,
    온도 제어부를 갖는 전자 회로.
  11. 제 10 항에 있어서,
    상기 제어기는, 상기 복수의 트랜지스터들 중 하나 또는 그 초과의 트랜지스터들의 온도를 감소시키기 위해, 0을 초과하는 온도차에 응답하여, 상기 복수의 트랜지스터들 중 상기 하나 또는 그 초과의 트랜지스터들에 대한 게이트 에미터 저항을 감소시키도록 구성된,
    온도 제어부를 갖는 전자 회로.
  12. 제 1 항에 있어서,
    상기 제어기는, 상기 복수의 트랜지스터들 중 하나 또는 그 초과의 트랜지스터들의 온도를 증가시키기 위해, 0 미만의 온도차에 응답하여, 상기 복수의 트랜지스터들 중 상기 하나 또는 그 초과의 트랜지스터들에 대한 게이트 저항을 감소시키도록 구성된,
    온도 제어부를 갖는 전자 회로.
  13. 제 12 항에 있어서,
    상기 제어기는, 상기 복수의 트랜지스터들 중 하나 또는 그 초과의 트랜지스터들의 온도를 증가시키기 위해, 0 미만의 온도차에 응답하여, 상기 복수의 트랜지스터들 중 상기 하나 또는 그 초과의 트랜지스터들에 대한 게이트 에미터 저항을 증가시키도록 구성된,
    온도 제어부를 갖는 전자 회로.
  14. 제 1 항에 있어서,
    상기 복수의 트랜지스터들은, 열적으로는 밸런싱되고, 전류는 언밸런싱되는,
    온도 제어부를 갖는 전자 회로.
  15. 제 1 항에 있어서,
    상기 복수의 트랜지스터들 중 일부분은 제1 인버터와 대응하고, 상기 복수의 트랜지스터들 중 다른 일부분은 제2 인버터와 대응하며, 상기 제1 인버터 및 상기 제2 인버터는 병렬 동작을 위해 구성되고, 상기 제1 인버터의 적어도 하나의 트랜지스터는 상기 제2 인버터의 적어도 하나의 트랜지스터와 병렬로 동작하도록 구성된,
    온도 제어부를 갖는 전자 회로.
  16. 제 1 항에 있어서,
    상기 복수의 트랜지스터들 중 일부분은 제1 DC-대(to)-DC 컨버터와 대응하고, 상기 복수의 트랜지스터들 중 다른 일부분은 제2 DC-대-DC 컨버터와 대응하며, 상기 제1 DC-대-DC 컨버터 및 상기 제2 DC-대-DC 컨버터는 병렬 동작을 위해 구성되고, 상기 제1 DC-대-DC 컨버터의 적어도 하나의 트랜지스터는 상기 제2 DC-대-DC 컨버터의 적어도 하나의 트랜지스터와 병렬로 동작하도록 구성된,
    온도 제어부를 갖는 전자 회로.
  17. 온도 제어부를 갖는 2 트랜지스터 시스템으로서,
    병렬로 동작하도록 구성된 제1 트랜지스터 및 제2 트랜지스터;
    제1 온도 센서 및 제2 온도 센서 ―상기 제1 온도 센서는 상기 제1 트랜지스터의 제1 측정 온도를 표시하는 제1 온도 출력 신호를 생성하기 위해 상기 제1 트랜지스터에 열적으로 커플링되고, 상기 제2 온도 센서는 상기 제2 트랜지스터의 제2 측정 온도를 표시하는 제2 온도 출력 신호를 생성하기 위해 상기 제2 트랜지스터에 열적으로 커플링됨―; 및
    제1 온도 출력 및 제2 온도 출력을 모니터링하고, 그리고 상기 제1 온도 출력 및 상기 제2 온도 출력에 응답하여, 상기 제1 트랜지스터와 연관된 제1 게이트 저항(RG1) 및 제1 게이트 에미터 저항(RGE1)을 가변시키고 상기 제2 트랜지스터와 연관된 제2 게이트 저항(RG2) 및 제2 게이트 에미터 저항(RGE2)을 가변시키기 위한 제어기 출력들을 제공하기 위한 제어기 ―상기 제1 트랜지스터 및 상기 제2 트랜지스터를 열적으로 밸런싱하기 위해, 상기 제1 게이트 저항(RG1) 및 상기 제1 게이트 에미터 저항(RGE1)은 상기 제1 트랜지스터로의 전류를 가변시키고, 상기 제2 게이트 저항(RG2) 및 상기 제2 게이트 에미터 저항(RGE2)은 상기 제2 트랜지스터로의 전류를 가변시킴―
    를 포함하는,
    온도 제어부를 갖는 2 트랜지스터 시스템.
  18. 제 17 항에 있어서,
    상기 제어기는 상기 제1 트랜지스터 및 상기 제2 트랜지스터의 상기 제1 측정 온도 및 상기 제2 측정 온도에 기초하여 상기 제1 트랜지스터 및 상기 제2 트랜지스터 각각의 평균 온도를 결정하도록, 그리고 상기 제1 트랜지스터 및 상기 제2 트랜지스터의 상기 평균 온도와 상기 제1 트랜지스터 및 상기 제2 트랜지스터의 상기 제1 측정 온도 및 상기 제2 측정 온도 사이의 온도차를 결정하도록 구성되고, 상기 제1 트랜지스터 및 상기 제2 트랜지스터 각각의 온도차에 기초하여 상기 제어기 출력들이 제공되는,
    온도 제어부를 갖는 2 트랜지스터 시스템.
  19. 제 17 항에 있어서,
    상기 제1 트랜지스터 및 상기 제2 트랜지스터에 구동 신호들을 공급하기 위한, 별개의 그리고 동기화된 게이트 구동부들
    을 더 포함하는,
    온도 제어부를 갖는 2 트랜지스터 시스템.
  20. 제 17 항에 있어서,
    상기 제어기는, 상기 제1 트랜지스터 및 상기 제2 트랜지스터의 상기 제1 측정 온도 및 상기 제2 측정 온도를 감소시키기 위해, 0을 초과하는 온도차에 응답하여, 상기 제1 트랜지스터 및 상기 제2 트랜지스터에 대한 제1 게이트 저항(RG1) 및 제2 게이트 저항(RG2)을 증가시키도록 구성되고, 상기 제어기는, 상기 제1 트랜지스터 및 상기 제2 트랜지스터의 상기 제1 측정 온도 및 상기 제2 측정 온도를 감소시키기 위해, 0을 초과하는 온도차에 응답하여, 상기 제1 트랜지스터 및 상기 제2 트랜지스터에 대한 제1 게이트 에미터 저항(RGE1) 및 제2 게이트 에미터 저항(RGE2)을 감소시키도록 추가로 구성된,
    온도 제어부를 갖는 2 트랜지스터 시스템.
  21. 제 17 항에 있어서,
    상기 제어기는, 상기 제1 트랜지스터 및 상기 제2 트랜지스터의 상기 제1 측정 온도 및 상기 제2 측정 온도를 증가시키기 위해, 0 미만의 온도차에 응답하여, 상기 제1 트랜지스터 및 상기 제2 트랜지스터에 대한 제1 게이트 저항(RG1) 및 제2 게이트 저항(RG2)을 감소시키도록 구성되고, 상기 제어기는, 상기 제1 트랜지스터 및 상기 제2 트랜지스터의 상기 제1 측정 온도 및 상기 제2 측정 온도를 증가시키기 위해, 0 미만의 온도차에 응답하여, 상기 제1 트랜지스터 및 상기 제2 트랜지스터에 대한 제1 게이트 에미터 저항(RGE1) 및 제2 게이트 에미터 저항(RGE2)을 증가시키도록 추가로 구성된,
    온도 제어부를 갖는 2 트랜지스터 시스템.
  22. 복수의 트랜지스터들의 유효 수명을 연장 및 균일하게 하기 위한 방법으로서,
    복수의 트랜지스터들을 병렬로 동작시키는 단계;
    온도 센서를 이용하여 상기 복수의 트랜지스터들 각각의 측정 온도를 측정하는 단계;
    상기 복수의 트랜지스터들의 평균 온도를 결정하는 단계;
    상기 복수의 트랜지스터들의 상기 평균 온도와 상기 복수의 트랜지스터들 각각의 측정 온도 사이의 온도차를 결정하는 단계;
    상기 복수의 트랜지스터들 각각을 통과하는 전류를 제어함으로써 상기 복수의 트랜지스터들 각각의 측정 온도를 제어하기 위해, 온도차들에 기초하여 저항을 가변시키는 단계 ―이로써, 상기 복수의 트랜지스터들을 열적으로 밸런싱함―; 및
    상기 복수의 트랜지스터들 중 하나 또는 그 초과의 트랜지스터들의 측정 온도를 감소시키기 위해, 0을 초과하는 온도차에 응답하여, 상기 복수의 트랜지스터들 중 상기 하나 또는 그 초과의 트랜지스터들에 대한 게이트 저항을 증가시키는 단계
    를 포함하는,
    복수의 트랜지스터들의 유효 수명을 연장 및 균일하게 하기 위한 방법.
  23. 제 22 항에 있어서,
    상기 복수의 트랜지스터들 각각의 온도차에 기초하여 제어기 출력을 제공하는 단계
    를 더 포함하는,
    복수의 트랜지스터들의 유효 수명을 연장 및 균일하게 하기 위한 방법.
  24. 제 22 항에 있어서,
    상기 복수의 트랜지스터들 중 하나 또는 그 초과의 트랜지스터들의 측정 온도를 감소시키기 위해, 0을 초과하는 온도차에 응답하여, 상기 복수의 트랜지스터들 중 상기 하나 또는 그 초과의 트랜지스터들에 대한 게이트 에미터 저항을 감소시키는 단계
    를 더 포함하는,
    복수의 트랜지스터들의 유효 수명을 연장 및 균일하게 하기 위한 방법.
  25. 복수의 트랜지스터들의 유효 수명을 연장 및 균일하게 하기 위한 방법으로서,
    복수의 트랜지스터들을 병렬로 동작시키는 단계;
    온도 센서를 이용하여 상기 복수의 트랜지스터들 각각의 측정 온도를 측정하는 단계;
    상기 복수의 트랜지스터들의 평균 온도를 결정하는 단계;
    상기 복수의 트랜지스터들의 상기 평균 온도와 상기 복수의 트랜지스터들 각각의 측정 온도 사이의 온도차를 결정하는 단계;
    상기 복수의 트랜지스터들 각각을 통과하는 전류를 제어함으로써 상기 복수의 트랜지스터들 각각의 측정 온도를 제어하기 위해, 온도차들에 기초하여 저항을 가변시키는 단계 ―이로써, 상기 복수의 트랜지스터들을 열적으로 밸런싱함―; 및
    상기 복수의 트랜지스터들 중 하나 또는 그 초과의 트랜지스터들의 측정 온도를 증가시키기 위해, 0 미만의 온도차에 응답하여, 상기 복수의 트랜지스터들 중 상기 하나 또는 그 초과의 트랜지스터들에 대한 게이트 저항을 감소시키는 단계
    를 포함하는,
    복수의 트랜지스터들의 유효 수명을 연장 및 균일하게 하기 위한 방법.
  26. 제 22 항에 있어서,
    상기 복수의 트랜지스터들 중 하나 또는 그 초과의 트랜지스터들의 측정 온도를 증가시키기 위해, 0 미만의 온도차에 응답하여, 상기 복수의 트랜지스터들 중 상기 하나 또는 그 초과의 트랜지스터들에 대한 게이트 에미터 저항을 증가시키는 단계
    를 더 포함하는,
    복수의 트랜지스터들의 유효 수명을 연장 및 균일하게 하기 위한 방법.
KR1020150025270A 2014-02-24 2015-02-23 트랜지스터들의 열적으로 밸런싱된 병렬 동작 KR102053657B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/187,886 US9046912B1 (en) 2014-02-24 2014-02-24 Thermally balanced parallel operation of transistors
US14/187,886 2014-02-24

Publications (2)

Publication Number Publication Date
KR20150100535A true KR20150100535A (ko) 2015-09-02
KR102053657B1 KR102053657B1 (ko) 2019-12-09

Family

ID=52282544

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150025270A KR102053657B1 (ko) 2014-02-24 2015-02-23 트랜지스터들의 열적으로 밸런싱된 병렬 동작

Country Status (7)

Country Link
US (1) US9046912B1 (ko)
EP (1) EP2911191B1 (ko)
JP (1) JP6560865B2 (ko)
KR (1) KR102053657B1 (ko)
CN (1) CN104865988B (ko)
BR (1) BR102015002978B8 (ko)
CA (1) CA2876122C (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9804613B2 (en) * 2013-07-22 2017-10-31 The Boeing Company Parallel transistor circuit controller
EP3104506B1 (en) 2015-06-09 2018-10-10 Mitsubishi Electric R&D Centre Europe B.V. Method and system for controlling the switching of a multi-die power module
US10020759B2 (en) 2015-08-04 2018-07-10 The Boeing Company Parallel modular converter architecture for efficient ground electric vehicles
JP6702154B2 (ja) * 2016-11-21 2020-05-27 株式会社デンソー スイッチの駆動装置
US10090792B2 (en) * 2016-12-08 2018-10-02 Ford Global Technologies, Llc Self-balancing parallel power devices with a temperature compensated gate driver
EP3336499B1 (en) * 2016-12-16 2019-12-11 Mitsubishi Electric R & D Centre Europe B.V. Method for controlling the temperature of a multi-die power module
EP3396392B1 (en) 2017-04-26 2020-11-04 ElectDis AB Apparatus and method for determining a power value of a target
JP6927840B2 (ja) * 2017-10-16 2021-09-01 株式会社日立製作所 電力変換装置
JP6993297B2 (ja) * 2018-06-28 2022-01-13 株式会社日立製作所 電力変換装置
JPWO2022044298A1 (ko) * 2020-08-28 2022-03-03
CN113054961A (zh) * 2021-03-19 2021-06-29 上海瞻芯电子科技有限公司 驱动电路、设备、电源及驱动方法
DE102021208424A1 (de) 2021-08-04 2023-02-09 Robert Bosch Gesellschaft mit beschränkter Haftung Leistungsanordnung mit Temperaturregelung mittels Gateshaping
DE102022200632A1 (de) 2022-01-20 2023-07-20 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren und Vorrichtung zur Anpassung von Temperaturen von Halbleiterbauelementen
CN114967815A (zh) * 2022-06-23 2022-08-30 广东美的白色家电技术创新中心有限公司 电压调节装置、方法、装置、设备及介质
CN114879802A (zh) * 2022-06-23 2022-08-09 广东美的白色家电技术创新中心有限公司 电流调节装置、方法、装置、设备及介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09269633A (ja) * 1996-02-01 1997-10-14 Ricoh Co Ltd 画像形成装置
JP2007502569A (ja) * 2003-08-12 2007-02-08 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 電力変換回路及び電力制御回路の動作及び回路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07123348B2 (ja) * 1986-07-24 1995-12-25 東芝エンジニアリング株式会社 複数の素子の負荷分担状態監視装置
WO1990013178A1 (en) 1989-04-19 1990-11-01 Sundstrand Corporation Gate drive circuit for power transistor
US5434527A (en) 1993-10-25 1995-07-18 Caterpillar Inc. Gate drive circuit
JP3523139B2 (ja) * 2000-02-07 2004-04-26 日本電気株式会社 可変利得回路
US6806772B2 (en) 2002-11-06 2004-10-19 Itt Manufacturing Enterprises, Inc. Power transistor array temperature control system
US7265601B2 (en) 2004-08-23 2007-09-04 International Rectifier Corporation Adaptive gate drive voltage circuit
US7521985B2 (en) * 2005-07-01 2009-04-21 Semiconductor Components Industries, L.L.C. Method for regulating temperature and circuit therefor
JP2007124007A (ja) * 2005-10-25 2007-05-17 Sumitomo Electric Ind Ltd 電力変換器及び電圧制御方法
CN101562345B (zh) * 2008-12-30 2011-06-08 天津南大强芯半导体芯片设计有限公司 一种电压均衡开关驱动电路
US8125200B2 (en) 2009-04-29 2012-02-28 Dell Products L.P. Systems and methods for intelligently optimizing operating efficiency using variable gate drive voltage
EP2445110B1 (en) * 2010-10-22 2014-05-14 ABB Research Ltd Gate driver unit for electrical switching device
EP2721733B1 (en) 2011-06-14 2019-02-20 Infineon Technologies Austria AG Power transistor gate driver
US9438228B2 (en) 2012-03-12 2016-09-06 Board Of Trustees Of Michigan State University High efficiency gate drive circuit for power transistors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09269633A (ja) * 1996-02-01 1997-10-14 Ricoh Co Ltd 画像形成装置
JP2007502569A (ja) * 2003-08-12 2007-02-08 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 電力変換回路及び電力制御回路の動作及び回路

Also Published As

Publication number Publication date
EP2911191A2 (en) 2015-08-26
US9046912B1 (en) 2015-06-02
BR102015002978B8 (pt) 2022-07-19
JP6560865B2 (ja) 2019-08-14
BR102015002978B1 (pt) 2022-04-12
JP2015159712A (ja) 2015-09-03
EP2911191A3 (en) 2016-02-24
CN104865988B (zh) 2018-03-16
BR102015002978A2 (pt) 2016-02-10
KR102053657B1 (ko) 2019-12-09
CN104865988A (zh) 2015-08-26
EP2911191B1 (en) 2019-07-10
CA2876122A1 (en) 2015-08-24
CA2876122C (en) 2017-01-03

Similar Documents

Publication Publication Date Title
KR102053657B1 (ko) 트랜지스터들의 열적으로 밸런싱된 병렬 동작
US10291110B2 (en) Driving circuit for switching element and power conversion system
EP2445110B1 (en) Gate driver unit for electrical switching device
US9444248B2 (en) Control circuit for limiting a load current, charging circuit and motor vehicle
JP2007502569A (ja) 電力変換回路及び電力制御回路の動作及び回路
US10447276B2 (en) Power management integrated circuit integrating field effect transistors and programmable fabric
US20120146613A1 (en) Integrated circuit-based drive circuit for driving voltage-controlled switching device and method of manufacturing the drive circuit
US8493016B2 (en) Semiconductor circuit device including switching element
CN112823469A (zh) 栅极驱动装置
JP2020113867A (ja) ゲート駆動装置
US11707997B2 (en) In-vehicle DC-DC converter
WO2019181422A1 (ja) 車載用の多相コンバータ
JP6458659B2 (ja) スイッチング素子の駆動装置
WO2020202967A1 (ja) 車載用電圧変換装置
JP2017212805A (ja) 車両用電圧変換装置
US10491135B1 (en) Device and a method to limit inrush current of single phase input in an electric power system
EP3940956B1 (en) Control circuitry for power semiconductor switches using control signal feedback
JP2012049664A (ja) 過電流検出装置
WO2016002329A1 (ja) パワー半導体素子の電流検出装置
JP6642074B2 (ja) スイッチング素子の駆動装置
JP7455700B2 (ja) スイッチング素子駆動装置
JP2011004513A (ja) 放電制御装置およびそれを用いたモータのブレーキ装置
JP6978899B2 (ja) インバータ装置、電力変換装置
JP2023106341A (ja) インバータの半導体素子の電圧負荷を低減する方法および装置
CN115051562A (zh) 控制电力变换装置的驱动控制装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant