JP6560865B2 - トランジスタの熱的にバランスした並列動作 - Google Patents

トランジスタの熱的にバランスした並列動作 Download PDF

Info

Publication number
JP6560865B2
JP6560865B2 JP2015003056A JP2015003056A JP6560865B2 JP 6560865 B2 JP6560865 B2 JP 6560865B2 JP 2015003056 A JP2015003056 A JP 2015003056A JP 2015003056 A JP2015003056 A JP 2015003056A JP 6560865 B2 JP6560865 B2 JP 6560865B2
Authority
JP
Japan
Prior art keywords
transistors
temperature
gate
transistor
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015003056A
Other languages
English (en)
Other versions
JP2015159712A (ja
Inventor
シェンギ・リウ
リジュン・ガオ
ユージン・ヴィ・ソロドフニク
カミア・ジェイ・カリミ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Boeing Co
Original Assignee
Boeing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Boeing Co filed Critical Boeing Co
Publication of JP2015159712A publication Critical patent/JP2015159712A/ja
Application granted granted Critical
Publication of JP6560865B2 publication Critical patent/JP6560865B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/625—Regulating voltage or current wherein it is irrelevant whether the variable actually regulated is ac or dc
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/127—Modifications for increasing the maximum permissible switched current in composite switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)
  • Inverter Devices (AREA)
  • Control Of Temperature (AREA)

Description

本明細書に提示される実施形態の分野は、並列トランジスタの熱的なバランスであり、より詳しくは、並列トランジスタの各々への電流を調節することによって動作温度を等しくすることで、並列トランジスタの等しい熱劣化を実現することである。
トランジスタのオン抵抗及びゲート容量などのパラメータは、温度、経年劣化、及び欠陥の影響を免れない。しかしながら、製造時のばらつきゆえに、トランジスタの性能が互いにばらつく結果となる。各々のトランジスタの性能のばらつきゆえに、トランジスタの並列動作が、同一の条件にならない可能性がある。すなわち、製造時のばらつきが、並列システムの各々のトランジスタの性能を互いに対して制御することを困難にする。
典型的な並列動作は、各々のトランジスタに同じ量の電流を流すことを必要とし、すなわち換言すると、各々のトランジスタの負荷が同じになる。これは、従来、並列トランジスタからなるシステムにおいて、システム内の各トランジスタの消耗の速度を同じにする努力において、システムの全体にわたって温度をバランスさせる最良の手段と考えられている。しかしながら、電流をバランスさせると、製造時のばらつきの結果としてより高いオン抵抗を有している一部のトランジスタが、相対的に過負荷となり、したがってより低いオン抵抗を有する他のトランジスタと比べて高い温度になる可能性がある。より高い温度のトランジスタは、より短時間で消耗及び経年劣化する。
航空機などの輸送手段は、1つ以上のエンジンを有する可能性があり、そのようなエンジンが、各エンジンの始動のためにモーターコントローラを備えるモーターの使用を必要とする可能性がある。モーターコントローラは、複数の並列トランジスタを備える。従来、航空機用のモーターコントローラは、その最終的な使用にかかわらず、最大の要件に対応するように設計及び製作される。例えば、類似の設計のモーターコントローラが、100キロワット（kW）のモーター又は50kWのモーターを駆動することができる。したがって、大部分のモーターコントローラは、贅沢に作られており、充分に利用されていない。種々のモーターを駆動することができる並列な出力を有するより軽量かつより柔軟なモーターコントローラを有することが望ましい。例えば、複数のコントローラを並列に組み合わせ、種々のコントローラに輸送手段の必要に応じて仕事を課すことができる専用かつ正しいサイズの制御システムをもたらすことができる。
本明細書における開示は、これらの考慮事項及び他の考慮事項に対して提示される。
この概要が、詳細な説明においてさらに後述される考え方の選択を簡略化した形態で紹介するために提示されることを、理解すべきである。この概要は、請求項に記載される主題の技術的範囲を限定するために使用されるものではない。
本明細書に開示される一実施形態によれば、温度制御を備える電子回路が提供される。電子回路は、並列に動作するように構成されたトランジスタを備える。温度センサーが、各々のトランジスタに熱的に接続され、各々のトランジスタの測定温度を表す温度出力信号を生成する。さらに電子回路は、各々の温度センサーの各々の温度出力信号を監視し、温度出力に応答して各々のトランジスタに関するゲート抵抗RG及びゲート−エミッタ抵抗RGEを変化させるコントローラ出力をもたらすコントローラを備える。ゲート抵抗RG及びゲート−エミッタ抵抗RGEが、各々のトランジスタへの電流を変化させ、トランジスタを熱的にバランスさせる。1つ以上の構成においては、コントローラが、前記トランジスタのうちの1つ以上のトランジスタへのゲート抵抗RGを、温度差がゼロよりも大きい場合に、前記1つ以上のトランジスタの測定温度を下げるべく増加させ、前記1つ以上のトランジスタへのゲート−エミッタ抵抗RGEを、温度差がゼロよりも大きい場合に、前記1つ以上のトランジスタの測定温度を下げるべく減少させるように構成される。さらにコントローラを、前記トランジスタのうちの1つ以上のトランジスタへのゲート抵抗RGを、温度差がゼロよりも小さい場合に、前記1つ以上のトランジスタの測定温度を高めるべく減少させ、前記1つ以上のトランジスタへのゲート−エミッタ抵抗RGEを、温度差がゼロよりも小さい場合に、前記1つ以上のトランジスタの測定温度を高めるべく増加させるように構成することができる。
本明細書に開示される別の態様によれば、温度制御システムを有する2トランジスタシステムが提供される。2トランジスタシステムは、並列に動作するように構成された第1のトランジスタ及び第2のトランジスタを備える。2トランジスタシステムは、第1の温度センサー及び第2の温度センサーをさらに備える。第1の温度センサーは、第1のトランジスタに熱的に接続され、第1のトランジスタの第1の測定温度を表す第1の温度出力信号を生成する。第2の温度センサーは、第2のトランジスタに熱的に接続され、第2のトランジスタの第2の測定温度を表す第2の温度出力信号を生成する。さらに2トランジスタシステムは、第1及び第2の温度出力を監視し、第1及び第2の温度出力に応答して第1のトランジスタに関する第1のゲート抵抗RG1及び第1のゲート−エミッタ抵抗RGE1並びに第2のトランジスタに関する第2のゲート抵抗RG2及び第2のゲート−エミッタ抵抗RGE2を変化させるコントローラ出力をもたらすコントローラを備える。RG1及びRGE1が第1のトランジスタへの電流を変化させ、RG2及びRGE2が第2のトランジスタへの電流を変化させ、第1及び第2のトランジスタを熱的にバランスさせる。
本明細書に開示されるさらに別の実施形態によれば、複数のトランジスタの有効寿命の延長及び均一化のための方法が提供される。本方法は、トランジスタを並列に動作させるステップと、温度センサーによって各々のトランジスタの温度を測定するステップとを含む。さらに本方法は、トランジスタの平均温度を割り出すステップと、トランジスタの平均温度と各々のトランジスタの測定温度との間の温度差を割り出すステップとを含む。次いで、本方法は、各々のトランジスタを通過する電流を制御することによってトランジスタの測定温度を制御することでトランジスタを熱的にバランスさせるために、温度差に基づいて抵抗を変化させるステップを含む。1つ以上の構成において、本方法は、トランジスタのうちの1つ以上へのゲート抵抗を、温度差がゼロよりも大きい場合に、この1つ以上のトランジスタの測定温度を下げるべく増加させるステップと、トランジスタのうちの1つ以上へのゲート−エミッタ抵抗を、温度差がゼロよりも大きい場合に、この1つ以上のトランジスタの測定温度を下げるべく減少させるステップとをさらに含む。さらに本方法は、トランジスタのうちの1つ以上へのゲート抵抗を、温度差がゼロよりも小さい場合に、この1つ以上のトランジスタの測定温度を高めるべく減少させるステップと、1つ以上のトランジスタへのゲート−エミッタ抵抗を、温度差がゼロよりも小さい場合に、この1つ以上のトランジスタの測定温度を高めるべく増加させるステップとをさらに含むことができる。
上述した特徴、機能、及び利点は、本発明の種々の実施形態において別個独立に実現可能であり、或いは以下の説明及び図面に関連して詳細を見て取ることができるさらに別の実施形態に組み合わせることが可能である。
本明細書に提示される実施形態が、詳細な説明及び添付の図面から、より充分に理解されるであろう。
2つのトランジスタの電流を強制的に等しくすることで熱劣化の程度が相違する、並列に動作する2つのトランジスタを示す図である。 電流がバランスされていない図1の2つのトランジスタのスイッチング波形の一部を示す図である。 本明細書に開示の少なくとも1つの実施形態に従って等しい熱劣化を実現するために共通のゲートドライバ及びコントローラを利用する2つの並列トランジスタを備える電子回路の一構成を示す図である。 本明細書に開示の少なくとも1つの実施形態に従って等しい熱劣化を実現するために別々のゲートドライバ及びコントローラを利用する2つの並列トランジスタを備える電子回路の一構成を示す図である。 本明細書に開示の少なくとも1つの実施形態に従って等しい熱劣化を実現するために別々のゲートドライバ及びコントローラを利用する3つ以上の並列トランジスタを備える電子回路の一構成を示す図である。 本明細書に開示の少なくとも1つの実施形態による並列トランジスタシステムにおいて使用されるコントローラの一構成を示す図である。 本明細書に開示の少なくとも1つの実施形態に従ってコントローラによって並列トランジスタシステムを制御するためのフロー図の一構成を示す図である。 本明細書に開示の少なくとも1つの実施形態に従って等しい熱劣化を実現するために別々のゲートドライバ及びコントローラを利用するDC入力及び3相AC出力を備えかつ2つの並列インバータを有する電子回路の一構成を示す図である。 本明細書に開示の少なくとも1つの実施形態に従って等しい熱劣化を実現するために別々のゲートドライバ及びコントローラを利用する並列DC-DCコンバータを有する電子回路の一構成を示す図である。 本明細書に開示の少なくとも1つの実施形態に従って並列動作のトランジスタの有効寿命を延長及び均一化するための方法の一構成を示す図である。
本出願において提示される複数の図は、本発明の実施形態の変種及び種々の態様を示している。したがって、各々の図についての詳細な説明は、該当の図において認められる相違点を説明する。
以下の詳細な説明は、並列トランジスタの熱的なバランスに関し、より詳しくは、並列トランジスタの各々への電流を調節することによって各々のトランジスタの動作温度を等しくすることで、並列トランジスタの熱劣化を等しくすることに関する。本発明は、多数の異なる形式の実施形態を受け入れる余地を有する。具体的には、電気回路の1つ以上の構成が、並列なトランジスタの動作を、各々のトランジスタの温度が他のトランジスタの温度に等しくなり、或いは実質的に近付くように制御する。トランジスタの温度制御は、そのトランジスタが導く電流を、並列トランジスタが常に同じ熱的条件となり、したがって消耗及び経年劣化の速度が同じになり、したがってトランジスタシステムについてより良好な熱及び状態の管理が実現されるように、制御することによって達成される。
本発明の原理を、開示される特定の実施形態に限定しようとする意図は存在しない。トランジスタシステムは、任意の数のトランジスタを並列に有することができる。例えば、電子回路が、2つのトランジスタからなるシステム、3つのトランジスタからなるシステム、などを含むことができ、トランジスタは、任意の種類のトランジスタであってよい。トランジスタは、例えば、接合型電界効果トランジスタ（JFET）、金属酸化膜半導体電界効果トランジスタ（MOSFET）、又は絶縁ゲート型電界効果トランジスタ（IGFET）などの電界効果トランジスタ（FET）であってよく、或いは絶縁ゲート型バイポーラートランジスタ（IGBT）などのバイポーラートランジスタであってよい。トランジスタのためのスイッチング制御信号を、論理回路又はコントローラによって生成することができる。1つ以上の確認においては、並列トランジスタが、ゲート駆動回路の実施例である。
以下の詳細な説明においては、以下の詳細な説明の一部を形成し、具体的な実施形態又は実施例をあくまでも例として示している添付の図面が参照される。ここで図面を参照し、本発明のいくつかの態様を提示する。図面において、類似の番号は、いくつかの図にまたがって類似の要素を表している。
図1が、DC入力電圧VDCと、ゲートドライバ12及びゲートドライバ14のそれぞれによって並列に動作する第1のトランジスタT1及び第2のトランジスタT2とを有する電子回路10を示している。トランジスタT1及びトランジスタT2のそれぞれのゲートへの電流iG1及びiG2の導入は、外部的にトランジスタT1及びT2のドレイン−ソースのインピーダンスZG1（RG1及びLG1）及びZG2（RG2及びLG2）が異なる可能性があるため、異なってよい。また、トランジスタT1及びトランジスタT2のゲート信号も、異なってよい。内部的に、トランジスタT1及びトランジスタT2のオン抵抗及びゲート容量も、異なる可能性がある。トランジスタT1及びトランジスタT2は、インピーダンスZE1（RE1及びLE1）及びZE2（RE2及びLE2）によってゲート−エミッタ電圧VGE1及びVGE2をもたらし、トランジスタT1及びT2のトランジスタ電流i1及びi2が強制的に等しくされる場合、トランジスタT1及びトランジスタT2の温度は異なる。したがって、トランジスタT1及びトランジスタT2が被る熱劣化及び経年劣化の程度が異なる。
図2が、電子回路10のトランジスタT1及びT2について、トランジスタ電流i1及びi2がバランスされない場合のスイッチング波形の一部を示している。動的領域及び定常状態領域におけるトランジスタ電流i1及びi2の挙動は、電子回路10のトランジスタT1及びT2の製造の結果としての種々のパラメータに関係している。図2の非類似の波形に基づき、トランジスタT1及びT2の間で熱的条件をより良好にバランスさせるには、トランジスタT1及びT2の並列動作のより良好な制御が必要である。
図3が、トランジスタT1及びT2に駆動信号を供給するための1つの共通のゲートドライバ22と、トランジスタT1及びT2の等しい熱劣化を実現するためのコントローラ24とを利用する電子回路30を示している。1つ以上の他の構成は、トランジスタに駆動信号を供給するための別々であるが同期されたゲートドライバを備えることができる。電子回路30は、温度センサーTpS1及びTpS2をさらに備えている。温度センサーTpS1及びTpS2の各々は、トランジスタT1及びT2のどちらかに熱的に接続され、トランジスタT1の測定温度Tpm1及びトランジスタT2の測定温度Tpm2を表す第1及び第2の温度出力信号を生成する。コントローラ24が、各々の温度センサーTpS1、TpS2の各々の温度出力を監視する。温度出力に応答して、コントローラ24は、可変抵抗器の値を変化させるためのコントローラ出力をもたらす。例えば、トランジスタT1に関して、コントローラ24は、ゲート抵抗RG1を変化させるためにコントローラ出力CG1をもたらし、ゲート−エミッタ抵抗RGE1を変化させるためにコントローラ出力CGE1をもたらす。トランジスタT2に関して、コントローラ24は、ゲート抵抗RG2を変化させるためにコントローラ出力CG2をもたらし、ゲート−エミッタ抵抗RGE2を変化させるためにコントローラ出力CGE2をもたらす。コントローラ出力CG1、CG2、CGE1、及びCGE2が、RG1をまたぐ電圧、RGE1をまたぐ電圧、RG2をまたぐ電圧、及びRGE2をまたぐ電圧を調節し、したがってコントローラ出力CG1、CG2、CGE1、及びCGE2が、RG1を横切る電流、RGE1を横切る電流、RG2を横切る電流、及びRGE2を横切る電流を調節する。RG1、RG2、RGE1、及びRGE2の値を変更することによって、VGE1、VGE2、iG1、及びiG2の値が変化し、これがトランジスタT1、T2を熱的にバランスさせるような動的領域及び定常状態領域の両方におけるトランジスタ電流i1及びi2の変化をもたらす。熱的にバランスさせられたとき、各々のトランジスタT1、T2の温度が、トランジスタT1、T2が導くトランジスタ電流i1、i2が異なるときに実質的に同じになる。換言すると、トランジスタT1、T2が、トランジスタ電流i1、i2がバランスさせられていないときに熱的にバランスさせられる。
コントローラ24は、温度センサーTpS1、TpS2によってもたらされる温度出力に基づいてトランジスタT1、T2の測定温度Tpm1、Tpm2を割り出し、そこからトランジスタT1、T2の平均温度Tpaveを割り出すように構成される。温度差ΔTpが、トランジスタT1、T2の平均温度Tpaveと各々のトランジスタT1、T2の測定温度Tpm1、Tpm2との間の差に基づいて算出される。コントローラ出力CG1、CG2、CGE1、及びCGE2が、各々のトランジスタT1、T2の温度差ΔTpに基づいてもたらされる。コントローラ24は、トランジスタT1、T2などのトランジスタシステムのトランジスタのうちの1つ以上へのゲート抵抗RG1、RG2を、温度差ΔTpがゼロよりも大きい場合に、トランジスタT1、T2の測定温度Tpm1、Tpm2を下げるべく増加させる。また、コントローラ24は、トランジスタT1、T2などのトランジスタシステムの複数のトランジスタのうちの1つ以上へのゲート−エミッタ抵抗RGE1、RGE2を、温度差ΔTpがゼロよりも大きい場合に、トランジスタT1、T2の測定温度Tpm1、Tpm2を下げるべく減少させる。コントローラ24は、トランジスタT1、T2へのゲート抵抗RG1、RG2を、温度差ΔTpがゼロよりも小さい場合に、トランジスタT1、T2の測定温度Tpm1、Tpm2を高めるべく減少させる。コントローラ24は、トランジスタT1、T2へのゲート−エミッタ抵抗を、温度差ΔTpがゼロよりも小さい場合に、トランジスタT1、T2の測定温度Tpm1、Tpm2を高めるべく増加させる。
図4が、トランジスタT1、T2に駆動信号を供給するために別々であるが同期したゲートドライバ22、26を利用して、トランジスタT1、T2の等しい熱劣化を実現する電子回路40を示している。電子回路40は、2つのゲートドライバ22、26が用いられている点を除き、電子回路30と同様である。図5が、図4の電子回路40の拡張となる構成の電子回路50を示している。電子回路50は、3つ以上の並列トランジスタを備え、ここでNが、並列トランジスタの数を表している。電子回路50のすべてのゲートドライバが、同期されている。コントローラ24のコントローラ出力CG1、CG2、・・・、CGN、CGE1、CGE2、・・・、CGENが、各々のトランジスタT1、T2、・・・、TNの温度差ΔTpに基づいてもたらされる。RG1、RG2、・・・、RGN、RGE1、RGE2、・・・、RGENの値を変更することによって、VGE1、VGE2、・・・、VGEN、iG1、iG2、・・・、iGNの値が変化し、これがトランジスタT1、T2、・・・、TNを熱的にバランスさせるような動的領域及び定常状態領域の両方におけるトランジスタ電流i1、i2、・・・、iNの変化をもたらす。
図6が、コントローラ24の一構成を示している。測定温度Tpm1、Tpm2、・・・、TpmNが、温度センサーTpS1、TpS2、・・・、TpSNによって検出される。トランジスタT1、T2、・・・、TNの平均温度Tpavgが、測定温度Tpm1、Tpm2、・・・、TpmNを平均することによって算出される。各々のトランジスタT1、T2、・・・、TNの温度差ΔTpが、平均温度Tpavgから各々のトランジスタT1、T2、・・・、TNの測定温度Tpm1、Tpm2、・・・、TpmNを引き算することによって算出される。次いで、温度差ΔTpm1、ΔTpm2、・・・、ΔTpmNが、比例積分微分（PID）コントローラPID-1a、PID-1b、PID-2a、PID-2b、・・・、PID-Na、PID-Nbにもたらされ、コントローラ出力CG1、CGE1、CG2、CGE2、・・・、CGN、CGENがそれぞれ生成される。コントローラ出力CG1、CGE1、CG2、CGE2、・・・、CGN、CGENが、各々のトランジスタT1、T2、・・・、TNのRG1、RGE1、RG2、RGE2、・・・、RGN、RGENの値を制御する。ここで、既存の一般的なPIDコントローラの技術を適用することができる。これらのPIDコントローラ機能は、出力変数の調節を通じて温度差ΔTpm1、ΔTpm2、・・・、ΔTpmNを最小化してゼロに近付けることにあり、したがって測定温度Tpm1、Tpm2、・・・、TpmNが監視され、それらの平均温度に等しくされ、すなわちトランジスタT1、T2、・・・、TNの温度が互いに等しくなるように制御される。飽和ブロックS1a、S1b、・・・、SNa、SNbが、PIDの出力をあらかじめ指定される範囲に抑えるために使用される。
図7が、図6のコントローラ24に対応する制御フロー図100の一構成を示している。制御フロー図100は、ブロック102において、コントローラ出力CGK、CGEKの上限及び下限を取得することによって始まり、ここでk＝1、2、・・・、Nであり、Nはトランジスタシステムにおける並列トランジスタの総数に等しい。ブロック104において、各々のトランジスタについて測定温度Tpmkが割り出され、ブロック106において、トランジスタT1、T2、・・・、TNのグループの平均温度Tpave及び各々のトランジスタの温度差ΔTpmkが算出される。ブロック108が、最初にk＝1を割り当て、判定ブロック110においてΔTpmkがゼロよりも大きい場合、制御フロー図は「はい（YES）」の分岐に沿ってブロック112に進み、ブロック112においてコントローラ出力CGkが増やされ、したがってこの特定のトランジスタの温度が上昇する。判定ブロック110においてΔTpmkがゼロ以下である場合、制御フロー図は、「いいえ（NO）」の分岐に沿って判定ブロック114に進む。判定ブロック114においてΔTpmkがゼロ未満である場合、制御フロー図100は「はい」の分岐に沿ってブロック116に進み、ブロック116においてコントローラ出力CGkが減らされ、したがってこの特定のトランジスタの温度が低下する。しかしながら、ΔTpmkがゼロよりも大きくなく、小さくもない場合、ΔTpmkはほぼゼロに等しいに相違なく、すなわち特定のトランジスタの測定温度Tpmが、トランジスタのシステムの平均温度Tpaveとほぼ同じであることを示している。そのような場合、制御フロー図100はブロック118に進み、次のトランジスタに段階が進められる。ブロック118から、制御フロー図100は、k≦Nであるか否かを判断する判定ブロック120に進む。否である場合、処理は「いいえ」の分岐を辿ってブロック104に戻り、トランジスタシステムを継続的に熱的にバランスさせるために、トランジスタT1、T2、・・・、TNの測定温度Tpmkが再び割り出される。判定ブロック120においてkがN以下である場合、処理は上述の判定ブロック110の直前に戻る。
ブロック112に示されるように、トランジスタの温度を高めるために、コントローラ出力CGkが増やされる。次いで、判定ブロック122において、コントローラ出力CGkがコントローラ出力CGkの最大値よりも大きい場合、「はい」の分岐を辿ってブロック124に進み、コントローラ出力CGkがコントローラ出力CGkの最大値に等しく設定される。コントローラ出力CGkがコントローラ出力CGkの最大値以下である場合、「いいえ」の分岐を辿ってブロック126に進み、コントローラ出力CGEkが減らされる。判定ブロック128においてコントローラ出力CGEkがコントローラ出力CGEkの最小値よりも小さい場合、「はい」の分岐を辿ってブロック130に進み、コントローラ出力CGEkがRGEkの最小値に等しく設定される。ブロック130から、処理は上述のブロック118に続く。コントローラ出力CGEkがコントローラ出力CGEkの最小値以上である場合、「いいえ」の分岐を辿ってブロック118に直接進む。
ブロック116に示されるように、トランジスタの温度を下げるために、コントローラ出力CGkが減らされる。次に、判定ブロック132において、コントローラ出力CGkがコントローラ出力CGkの最小値よりも小さい場合、「はい」の分岐を辿ってブロック134に進み、コントローラ出力CGkがコントローラ出力CGkの最小値に等しく設定される。コントローラ出力CGkがコントローラ出力CGkの最小値以上である場合、「いいえ」の分岐を辿ってブロック136に進み、コントローラ出力CGEkが増やされる。判定ブロック138においてコントローラ出力CGEkがCGEkの最大値よりも大きい場合、「はい」の分岐を辿ってブロック140に進み、コントローラ出力CGEkがRGEkの最小値に等しく設定される。ブロック140から、処理は上述のブロック118に続く。コントローラ出力CGEkがコントローラ出力CGEkの最大値以下である場合、「いいえ」の分岐を辿ってブロック118に直接進む。
図8が、2つの並列インバータ82、84を有しており、別々のゲートドライバ22、26と、コントローラ24とを利用して、並列インバータ82、84の等しい熱劣化を実現する電子回路80の一構成を示している。各々のインバータ82、84は、特定の構成にて接続されたいくつかのトランジスタを備え、昇圧又は降圧コンバータのいずれかであってよい。インバータ82、84を備える電子回路80が、並列に動作するトランジスタT1、T2だけを描いているが、インバータ82、84の他のトランジスタT3、T4、T5、T6、T7、T8、T9、T10、T11、及びT12の組も、並列に動作させることができ、トランジスタシステムの熱的なバランスのためにコントローラ24からのコントローラ出力によって制御されてよい。また、3つ以上のインバータを並列に動作させることも可能である。
図9が、コンデンサーC1、C2、コイルL1、L2、及びダイオードD1、D2を有する並列なDC-DCコンバータを備える電子図90の一構成を示している。並列なDC-DCコンバータは、並列なDC-DCコンバータの等しい熱劣化を実現するために、別々のゲートドライバ22、26と、コントローラ24とを利用する。3つ以上のDC-DCコンバータを、同様に並列に動作させることができ、DC-DCコンバータを熱的にバランスさせるようにコントローラ24からのコントローラ出力によって制御することができる。
図10が、複数のトランジスタの有効寿命の延長及び均一化のための方法200を示している。特に示されない限り、図面に示され本明細書において説明される工程よりも多数又は少数の工程を実行することができる。さらに、特に示されない限り、これらの工程は、本明細書において説明される順序とは異なる順序で実行されてもよい。
方法200は、複数のトランジスタT1、T2、・・・、TNを並列に動作させる工程210において始まる。次に、ブロック220において、各々のトランジスタT1、T2、・・・、TNの温度が、温度センサーTpS1、TpS2、・・・、TpSNによって測定される。ブロック230において、本方法は、トランジスタT1、T2、・・・、TNの平均温度Tpaveを割り出す。ブロック240において、本方法は、トランジスタT1、T2、・・・、TNのシステムの平均温度Tpaveと各々のトランジスタT1、T2、・・・、TNの測定温度Tpとの間の温度差ΔTpを割り出す。本方法のブロック250において、各々のトランジスタT1、T2、・・・、TNを通過する電流i1、i2、・・・、iNを制御することによって各々のトランジスタT1、T2、・・・、TNの測定温度Tpを制御することでトランジスタT1、T2、・・・、TNを熱的にバランスさせるために、抵抗RG1、RG2、・・・、RGN、RGE1、RGE2、・・・、RGENの値が、温度差ΔTpに基づいて変更される。
方法200は、各々のトランジスタT1、T2、・・・、TNの温度差に基づいてコントローラ出力CG1、CGE1、CG2、CGE2、・・・、CGN、CGENをもたらす工程と、トランジスタT1、T2、・・・、TNのうちの1つ以上へのゲート抵抗RG1、RG2、・・・、RGNを、温度差ΔTpがゼロよりも大きい場合に、各トランジスタT1、T2、・・・、TNの測定温度Tpを下げるべく増加させる工程と、トランジスタT1、T2、・・・、TNへのゲート−エミッタ抵抗RGE1、RGE2、・・・、RGENを、温度差ΔTpがゼロよりも大きい場合に、各トランジスタT1、T2、・・・、TNの測定温度Tpを下げるべく減少させる工程とをさらに含むことができる。
方法200は、トランジスタT1、T2、・・・、TNのうちの1つ以上へのゲート抵抗RG1、RG2、・・・、RGNを、温度差ΔTpがゼロよりも小さい場合に、1つ以上のトランジスタT1、T2、・・・、TNの各々の測定温度Tpを高めるべく減少させる工程と、トランジスタT1、T2、・・・、TNのうちの1つ以上へのゲート−エミッタ抵抗RGE1、RGE2、・・・、RGENを、温度差ΔTpがゼロよりも小さい場合に、1つ以上のトランジスタT1、T2、・・・、TNの各々の測定温度Tpを高めるべく増加させる工程とをさらに含むことができる。
さらに、本発明は、以下の条項による実施形態を含む。
条項1：温度制御を備える電子回路であって、並列に動作するように構成された複数のトランジスタと、各々が前記複数のトランジスタの各々に熱的に接続され、前記複数のトランジスタの各々の温度を表す温度出力信号を生成する複数の温度センサーと、前記複数の温度センサーの各々のそれぞれの温度出力信号を監視し、該温度出力に応答して前記複数のトランジスタの各々に関するゲート抵抗RG及びゲート−エミッタ抵抗RGEを変化させるコントローラ出力をもたらすコントローラと、を備え、各々のゲート抵抗RG及び各々のゲート−エミッタ抵抗RGEがそれぞれ前記複数のトランジスタの各々への電流を変化させ、前記複数のトランジスタを熱的にバランスさせる電子回路。
条項2：前記複数のトランジスタのうちの1つ以上に駆動信号を供給するように構成された少なくとも1つのゲートドライバをさらに備える条項1に記載の電子回路。
条項3：前記少なくとも1つのゲートドライバが、前記複数のトランジスタの各々に駆動信号を供給するように構成された共通のゲートドライバである条項1に記載の電子回路。
条項4：前記少なくとも1つのゲートドライバが、前記複数のトランジスタの各々に駆動信号を供給する別々であるが同期されたゲートドライバを含む条項1に記載の電子回路。
条項5：前記複数のトランジスタが、第1のトランジスタ及び第2のトランジスタを備える2トランジスタシステムであり、前記温度センサーが、前記第1及び第2のトランジスタにそれぞれ熱的に接続された第1及び第2の温度センサーを含み、前記コントローラが、前記第1のトランジスタの温度を表す第1の温度出力信号及び前記第2のトランジスタの温度を表す第2の温度出力信号に応答してコントローラ出力をもたらし、該コントローラ出力は、前記第1のトランジスタに関するゲート抵抗RG1及びゲート−エミッタ抵抗RGE1をそれぞれ変化させるコントローラ出力CG1及びCG2を含み、前記第2のトランジスタに関するゲート抵抗RG2及びゲート−エミッタ抵抗RGE2をそれぞれ変化させるコントローラ出力CGE1及びCGE2をさらに含む条項1に記載の電子回路。
条項6：前記コントローラ出力が、RG1をまたぐ電圧、RGE1をまたぐ電圧、RG2をまたぐ電圧、及びRGE2をまたぐ電圧を調節する条項1に記載の電子回路。
条項7：前記コントローラ出力が、抵抗器RG1を横切る電流、抵抗器RGE1を横切る電流、抵抗器RG2を横切る電流、及び抵抗器RGE2を横切る電流を調節する条項1に記載の電子回路。
条項8：前記コントローラが、前記温度センサーによってもたらされる前記温度出力に基づいて前記複数のトランジスタの各々の温度を割り出し、前記複数のトランジスタの各々の温度に基づいて前記複数のトランジスタの平均温度を割り出し、前記複数のトランジスタの各々の平均温度と前記複数のトランジスタの各々の温度との間の温度差を割り出すように構成されており、前記コントローラ出力が、前記複数のトランジスタの各々の温度差に基づいてもたらされる条項1に記載の電子回路。
条項9：前記複数のトランジスタの各々の温度が実質的に同じであり、前記複数のトランジスタの各々が導く電流が、前記複数のトランジスタを熱的にバランスさせるために異なっている条項1に記載の電子回路。
条項10：前記コントローラが、前記複数のトランジスタのうちの1つ以上のトランジスタへのゲート抵抗を、温度差がゼロよりも大きい場合に、前記複数のトランジスタのうちの該1つ以上のトランジスタの温度を下げるために、増加させるように構成されている条項1に記載の電子回路。
条項11：前記コントローラが、前記複数のトランジスタのうちの1つ以上のトランジスタへのゲート−エミッタ抵抗を、前記温度差がゼロよりも大きい場合に、前記複数のトランジスタのうちの該1つ以上のトランジスタの温度を下げるために、減少させるように構成されている条項10に記載の電子回路。
条項12：前記コントローラが、前記複数のトランジスタのうちの1つ以上のトランジスタへのゲート抵抗を、温度差がゼロよりも小さい場合に、前記複数のトランジスタのうちの該1つ以上のトランジスタの温度を高めるために、減らすように構成されている条項1に記載の電子回路。
条項13：前記コントローラが、前記複数のトランジスタのうちの1つ以上のトランジスタへのゲート−エミッタ抵抗を、前記温度差がゼロよりも小さい場合に、前記複数のトランジスタのうちの該1つ以上のトランジスタの温度を高めるために、増加させるように構成されている条項12に記載の電子回路。
条項14：前記複数のトランジスタが、熱的にバランスさせられ、電流に関してはバランスさせられていない条項1に記載の電子回路。
条項15：前記複数のトランジスタのうちの一部分が、第1のインバータに対応し、前記複数のトランジスタのうちの別の一部分が、第2のインバータに対応し、前記第1のインバータ及び前記第2のインバータが、並列に動作するように構成され、前記第1のインバータの少なくとも1つのトランジスタが、前記第2のインバータの少なくとも1つのトランジスタと並列に動作するように構成されている条項1に記載の電子回路。
条項16：前記複数のトランジスタのうちの一部分が、第1のDC-DCコンバータに対応し、前記複数のトランジスタのうちの別の一部分が、第2のDC-DCコンバータに対応し、前記第1及び第2のDC-DCコンバータが、並列に動作するように構成され、前記第1のDC-DCコンバータの少なくとも1つのトランジスタが、前記第2のDC-DCコンバータの少なくとも1つのトランジスタと並列に動作するように構成されている条項1に記載の電子回路。
条項17：温度制御を有する2トランジスタシステムであって、
並列に動作するように構成された第1のトランジスタ及び第2のトランジスタと、
前記第1のトランジスタに熱的に接続され、前記第1のトランジスタの第1の測定温度を表す第1の温度出力信号を生成する第1の温度センサー、及び前記第2のトランジスタに熱的に接続され、前記第2のトランジスタの第2の測定温度を表す第2の温度出力信号を生成する第2の温度センサーと、
前記第1及び第2の温度出力を監視し、該第1及び第2の温度出力に応答して前記第1のトランジスタに関する第1のゲート抵抗RG1及び第1のゲート−エミッタ抵抗RGE1並びに前記第2のトランジスタに関する第2のゲート抵抗RG2及び第2のゲート−エミッタ抵抗RGE2を変化させるコントローラ出力をもたらすコントローラと
を備え、
前記第1のゲート抵抗RG1及び前記第1のゲート−エミッタ抵抗RGE1が前記第1のトランジスタへの電流を変化させ、前記第2のゲート抵抗RG2及び前記第2のゲート−エミッタ抵抗RGE2が前記第2のトランジスタへの電流を変化させ、前記第1及び第2のトランジスタを熱的にバランスさせる2トランジスタシステム。
条項18：前記コントローラが、前記第1及び第2のトランジスタの前記第1及び第2の測定温度に基づいて前記第1及び第2のトランジスタの各々の平均温度を割り出し、前記第1及び第2のトランジスタの平均温度と前記第1及び第2のトランジスタの前記第1及び第2の測定温度との間の温度差を割り出すように構成されており、前記コントローラ出力が、前記第1及び第2のトランジスタの各々の前記温度差に基づいてもたらされる条項17に記載の2トランジスタシステム。
条項19：前記第1及び第2のトランジスタに駆動信号を供給するための別々であるが同期されたゲートドライバをさらに備えている条項17に記載の2トランジスタシステム。
条項20：前記コントローラが、前記第1及び第2のトランジスタへの第1及び第2のゲート抵抗RG1、RG2を、温度差がゼロよりも大きい場合に、前記第1及び第2のトランジスタの前記第1及び第2の測定温度を下げるために、増加させるように構成され、さらに前記コントローラが、前記第1及び第2のトランジスタへの第1及び第2のゲート−エミッタ抵抗RGE1、RGE2を、前記温度差がゼロよりも大きい場合に、前記第1及び第2のトランジスタの前記第1及び第2の測定温度を下げるために、減少させるように構成されている条項17に記載の2トランジスタシステム。
条項21：前記コントローラが、前記第1及び第2のトランジスタへの第1及び第2のゲート抵抗RG1、RG2を、温度差がゼロよりも小さい場合に、前記第1及び第2のトランジスタの前記第1及び第2の測定温度を高めるために、減少させるように構成され、さらに前記コントローラが、前記第1及び第2のトランジスタへの第1及び第2のゲート−エミッタ抵抗RGE1、RGE2を、前記温度差がゼロよりも小さい場合に、前記第1及び第2のトランジスタの前記第1及び第2の測定温度を高めるために、増加させるように構成されている条項17に記載の2トランジスタシステム。
条項22：複数のトランジスタの有効寿命の延長及び均一化のための方法であって、
複数のトランジスタを並列に動作させるステップと、
温度センサーによって前記複数のトランジスタの各々の測定温度を測定するステップと、
前記複数のトランジスタの平均温度を割り出すステップと、
前記複数のトランジスタの前記平均温度と前記複数のトランジスタの各々の前記測定温度との間の温度差を割り出すステップと、
前記複数のトランジスタの各々を通過する電流を制御することによって前記複数のトランジスタの各々の前記測定温度を制御することで前記複数のトランジスタを熱的にバランスさせるために、前記温度差に基づいて抵抗を変化させるステップと
を含む方法。
条項23：前記複数のトランジスタの各々の前記温度差に基づいてコントローラ出力をもたらすステップをさらに含む条項22に記載の方法。
条項24：前記複数のトランジスタのうちの1つ以上のトランジスタへのゲート抵抗を、前記温度差がゼロよりも大きい場合に、前記複数のトランジスタのうちの該1つ以上のトランジスタの前記測定温度を下げるべく、増加させるステップ
をさらに含む条項22に記載の方法。
条項25：前記複数のトランジスタのうちの1つ以上のトランジスタへのゲート−エミッタ抵抗を、前記温度差がゼロよりも大きい場合に、前記複数のトランジスタのうちの該1つ以上のトランジスタの前記測定温度を下げるべく、減少させるステップ
をさらに含む条項22に記載の方法。
条項26：前記複数のトランジスタのうちの1つ以上のトランジスタへのゲート抵抗を、前記温度差がゼロよりも小さい場合に、前記複数のトランジスタのうちの該1つ以上のトランジスタの前記測定温度を高めるべく、減少させるステップ
をさらに含む条項22に記載の方法。
条項27：前記複数のトランジスタのうちの1つ以上のトランジスタへのゲート−エミッタ抵抗を、前記温度差がゼロよりも小さい場合に、前記複数のトランジスタのうちの該1つ以上のトランジスタの前記測定温度を高めるべく、増加させるステップ
をさらに含む条項22に記載の方法。
上述した主題は、あくまでも例示として提示されており、本発明を限定するものとして解釈されてはならない。本明細書において述べた主題について、図示及び説明した典型的な実施形態及び用途に従うことなく、かつ以下の特許請求の範囲に記載される本発明の真の技術的思想及び技術的範囲から離れることなく、種々の改良及び変更が可能である。
10 電子回路
12 ゲートドライバ
14 ゲートドライバ
22 ゲートドライバ
24 コントローラ
26 ゲートドライバ
30 電子回路
40 電子回路
50 電子回路
80 電子回路
82 並列インバータ
84 並列インバータ
90 電子回路

Claims (10)

  1. 温度制御を備える電子回路であって、
    並列に動作するように構成された複数のトランジスタと、
    各々が前記複数のトランジスタの各々に熱的に接続され、前記複数のトランジスタの各々の温度を表す温度出力信号を生成する複数の温度センサーと、
    前記複数の温度センサーの各々のそれぞれの温度出力信号を監視し、前記複数のトランジスタの平均温度から前記複数のトランジスタの各々の測定温度を引き算することによって算出された各々の温度差を最小化するように、前記複数のトランジスタの各々に関するゲート抵抗RG及びゲート−エミッタ抵抗RGEを前記各々の温度差に応じた値に変化させるコントローラ出力をもたらすコントローラと
    を備え、
    各々のゲート抵抗RG及び各々のゲート−エミッタ抵抗RGEがそれぞれ前記複数のトランジスタの各々への電流を変化させ、前記複数のトランジスタを熱的にバランスさせる電子回路。
  2. 前記複数のトランジスタのうちの1つ以上に駆動信号を供給するように構成された少なくとも1つのゲートドライバ
    をさらに備える請求項1に記載の電子回路。
  3. 前記コントローラ出力が、抵抗器RG1をまたぐ電圧、抵抗器RGE1をまたぐ電圧、抵抗器RG2をまたぐ電圧、及び抵抗器RGE2をまたぐ電圧を調節する請求項1又は2に記載の電子回路。
  4. 前記コントローラが、前記複数のトランジスタのうちの1つ以上のトランジスタへのゲート抵抗を、温度差がゼロよりも小さい場合に、前記複数のトランジスタのうちの該1つ以上のトランジスタの温度を下げるために、増加させるように構成されている請求項1から3のいずれか一項に記載の電子回路。
  5. 前記コントローラが、前記複数のトランジスタのうちの1つ以上のトランジスタへのゲート−エミッタ抵抗を、前記温度差がゼロよりも小さい場合に、前記複数のトランジスタのうちの該1つ以上のトランジスタの温度を下げるために、減少させるように構成されている請求項4に記載の電子回路。
  6. 前記複数のトランジスタが、熱的にバランスさせられ、電流に関してはバランスさせられていない請求項1から4のいずれか一項に記載の電子回路。
  7. 2つのトランジスタを有する温度制御付きのシステムであって、
    並列に動作するように構成された第1のトランジスタ及び第2のトランジスタと、
    前記第1のトランジスタに熱的に接続され、前記第1のトランジスタの第1の測定温度を表す第1の温度出力信号を生成する第1の温度センサー、及び前記第2のトランジスタに熱的に接続され、前記第2のトランジスタの第2の測定温度を表す第2の温度出力信号を生成する第2の温度センサーと、
    前記第1及び第2の温度出力信号を監視し、前記第1及び第2のトランジスタの平均温度から前記第1及び第2のトランジスタの各々の測定温度を引き算することによって算出された各々の温度差を最小化するように、前記第1のトランジスタに関する第1のゲート抵抗RG1及び第1のゲート−エミッタ抵抗RGE1並びに前記第2のトランジスタに関する第2のゲート抵抗RG2及び第2のゲート−エミッタ抵抗RGE2を前記各々の温度差に応じた値に変化させるコントローラ出力をもたらすコントローラと
    を備え、
    前記第1のゲート抵抗RG1及び前記第1のゲート−エミッタ抵抗RGE1が前記第1のトランジスタへの電流を変化させ、前記第2のゲート抵抗RG2及び前記第2のゲート−エミッタ抵抗RGE2が前記第2のトランジスタへの電流を変化させ、前記第1及び第2のトランジスタを熱的にバランスさせるシステム。
  8. 複数のトランジスタの有効寿命の延長及び均一化のための方法であって、
    複数のトランジスタを並列に動作させるステップと、
    温度センサーによって前記複数のトランジスタの各々の測定温度を測定するステップと、
    前記複数のトランジスタの平均温度を割り出すステップと、
    前記複数のトランジスタの前記平均温度から前記複数のトランジスタの各々の前記測定温度を引き算することによって各々の温度差を割り出すステップと、
    前記複数のトランジスタの各々に関するゲート抵抗及びゲート−エミッタ抵抗を前記各々の温度差に応じた値に変化させて、前記複数のトランジスタの各々を通過する電流を制御することによって各々の温度差を最小化するように前記複数のトランジスタの各々の前記測定温度を制御することで前記複数のトランジスタを熱的にバランスさせるステップと
    を含む方法。
  9. 前記複数のトランジスタのうちの1つ以上のトランジスタへのゲート抵抗を、前記温度差がゼロよりも小さい場合に、前記複数のトランジスタのうちの該1つ以上のトランジスタの前記測定温度を下げるべく増加させるステップ
    をさらに含む請求項8に記載の方法。
  10. 前記複数のトランジスタのうちの1つ以上のトランジスタへのゲート抵抗を、前記温度差がゼロよりも大きい場合に、前記複数のトランジスタのうちの該1つ以上のトランジスタの前記測定温度を高めるべく減少させるステップ
    をさらに含む請求項8又は9に記載の方法。
JP2015003056A 2014-02-24 2015-01-09 トランジスタの熱的にバランスした並列動作 Active JP6560865B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/187,886 2014-02-24
US14/187,886 US9046912B1 (en) 2014-02-24 2014-02-24 Thermally balanced parallel operation of transistors

Publications (2)

Publication Number Publication Date
JP2015159712A JP2015159712A (ja) 2015-09-03
JP6560865B2 true JP6560865B2 (ja) 2019-08-14

Family

ID=52282544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015003056A Active JP6560865B2 (ja) 2014-02-24 2015-01-09 トランジスタの熱的にバランスした並列動作

Country Status (7)

Country Link
US (1) US9046912B1 (ja)
EP (1) EP2911191B1 (ja)
JP (1) JP6560865B2 (ja)
KR (1) KR102053657B1 (ja)
CN (1) CN104865988B (ja)
BR (1) BR102015002978B8 (ja)
CA (1) CA2876122C (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9804613B2 (en) * 2013-07-22 2017-10-31 The Boeing Company Parallel transistor circuit controller
EP3104506B1 (en) * 2015-06-09 2018-10-10 Mitsubishi Electric R&D Centre Europe B.V. Method and system for controlling the switching of a multi-die power module
US10020759B2 (en) 2015-08-04 2018-07-10 The Boeing Company Parallel modular converter architecture for efficient ground electric vehicles
JP6702154B2 (ja) * 2016-11-21 2020-05-27 株式会社デンソー スイッチの駆動装置
US10090792B2 (en) * 2016-12-08 2018-10-02 Ford Global Technologies, Llc Self-balancing parallel power devices with a temperature compensated gate driver
EP3336499B1 (en) * 2016-12-16 2019-12-11 Mitsubishi Electric R & D Centre Europe B.V. Method for controlling the temperature of a multi-die power module
EP3396392B1 (en) 2017-04-26 2020-11-04 ElectDis AB Apparatus and method for determining a power value of a target
JP6927840B2 (ja) * 2017-10-16 2021-09-01 株式会社日立製作所 電力変換装置
JP6993297B2 (ja) * 2018-06-28 2022-01-13 株式会社日立製作所 電力変換装置
BR112023003279A2 (pt) * 2020-08-28 2023-03-21 Nissan Motor Método de acionamento do elemento de comutação e dispositivo de acionamento do elemento de comutação
CN113054961A (zh) * 2021-03-19 2021-06-29 上海瞻芯电子科技有限公司 驱动电路、设备、电源及驱动方法
DE102021208424A1 (de) 2021-08-04 2023-02-09 Robert Bosch Gesellschaft mit beschränkter Haftung Leistungsanordnung mit Temperaturregelung mittels Gateshaping
DE102022200632A1 (de) 2022-01-20 2023-07-20 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren und Vorrichtung zur Anpassung von Temperaturen von Halbleiterbauelementen
CN114879802A (zh) * 2022-06-23 2022-08-09 广东美的白色家电技术创新中心有限公司 电流调节装置、方法、装置、设备及介质
CN114967815A (zh) * 2022-06-23 2022-08-30 广东美的白色家电技术创新中心有限公司 电压调节装置、方法、装置、设备及介质

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07123348B2 (ja) * 1986-07-24 1995-12-25 東芝エンジニアリング株式会社 複数の素子の負荷分担状態監視装置
WO1990013178A1 (en) 1989-04-19 1990-11-01 Sundstrand Corporation Gate drive circuit for power transistor
US5434527A (en) 1993-10-25 1995-07-18 Caterpillar Inc. Gate drive circuit
JPH09269633A (ja) * 1996-02-01 1997-10-14 Ricoh Co Ltd 画像形成装置
JP3523139B2 (ja) * 2000-02-07 2004-04-26 日本電気株式会社 可変利得回路
US6806772B2 (en) 2002-11-06 2004-10-19 Itt Manufacturing Enterprises, Inc. Power transistor array temperature control system
US7579900B2 (en) * 2003-08-12 2009-08-25 Nxp B.V. Operation and circuitry of a power conversion and control circuit
US7265601B2 (en) 2004-08-23 2007-09-04 International Rectifier Corporation Adaptive gate drive voltage circuit
US7521985B2 (en) * 2005-07-01 2009-04-21 Semiconductor Components Industries, L.L.C. Method for regulating temperature and circuit therefor
JP2007124007A (ja) * 2005-10-25 2007-05-17 Sumitomo Electric Ind Ltd 電力変換器及び電圧制御方法
CN101562345B (zh) * 2008-12-30 2011-06-08 天津南大强芯半导体芯片设计有限公司 一种电压均衡开关驱动电路
US8125200B2 (en) 2009-04-29 2012-02-28 Dell Products L.P. Systems and methods for intelligently optimizing operating efficiency using variable gate drive voltage
EP2445110B1 (en) * 2010-10-22 2014-05-14 ABB Research Ltd Gate driver unit for electrical switching device
WO2012171938A2 (en) 2011-06-14 2012-12-20 Merus Audio Aps Power transistor gate driver
US9438228B2 (en) 2012-03-12 2016-09-06 Board Of Trustees Of Michigan State University High efficiency gate drive circuit for power transistors

Also Published As

Publication number Publication date
BR102015002978A2 (pt) 2016-02-10
CN104865988B (zh) 2018-03-16
JP2015159712A (ja) 2015-09-03
EP2911191A3 (en) 2016-02-24
CN104865988A (zh) 2015-08-26
EP2911191A2 (en) 2015-08-26
CA2876122A1 (en) 2015-08-24
CA2876122C (en) 2017-01-03
BR102015002978B1 (pt) 2022-04-12
KR102053657B1 (ko) 2019-12-09
US9046912B1 (en) 2015-06-02
KR20150100535A (ko) 2015-09-02
BR102015002978B8 (pt) 2022-07-19
EP2911191B1 (en) 2019-07-10

Similar Documents

Publication Publication Date Title
JP6560865B2 (ja) トランジスタの熱的にバランスした並列動作
US8963585B2 (en) Gate driver unit for electrical switching device
US8120306B2 (en) Voltage source inverter with a voltage offset
JP2007502569A (ja) 電力変換回路及び電力制御回路の動作及び回路
JPWO2017098849A1 (ja) 電圧生成回路および過電流検出回路
US9804613B2 (en) Parallel transistor circuit controller
CN107819408B (zh) 电源开关装置的分段式温度补偿
CN114900167A (zh) 一种适用于SiC/Si混并器件的电流比例调节方法
JP6452831B2 (ja) マルチダイパワーモジュールを備えるシステム、及びマルチダイパワーモジュールのスイッチングを制御する方法
GB2593009A (en) Gate Driver
KR101045176B1 (ko) 기준전류 기울기를 이용한 히스테리시스 전류제어기
EP3940956B1 (en) Control circuitry for power semiconductor switches using control signal feedback
JP2014110761A (ja) モータの速度制御システム及び方法
JP2012249224A (ja) ゲートタイミング制御回路
WO2023053565A1 (ja) 電力変換装置、電力変換方法
JP2012050224A (ja) モータ制御装置
CN110291719B (zh) 驱控功率半导体器件的控制装置和驱控功率半导体器件的方法
Lüdecke et al. Design of a Closed-Loop Control to Balance Unequal Temperature Distributions of Parallel-Connected SiC MOSFETs
Wolbank et al. Ripple current reduction by optimizing load dependend switching losses using adaptive current control
CN114499120A (zh) 一种结温调节电路及结温调节方法
JP2022136598A (ja) 電力変換装置の駆動制御装置
JP2013029409A (ja) 直流電流電圧源および半導体試験装置
KR20100063519A (ko) 인버터의 스위칭 주파수 제어방법
US20160118975A1 (en) Limiting of temperature variations of semiconductor component
JP2019030093A (ja) 電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190116

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190528

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190722

R150 Certificate of patent or registration of utility model

Ref document number: 6560865

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250