JP2013029409A - 直流電流電圧源および半導体試験装置 - Google Patents

Abstract

【課題】直流の電流および電圧を発生するときに、過剰な消費電力が出力アンプに作用しないように制御することを目的とする。
【解決手段】本発明の直流電流電圧源３は、出力設定部１１により設定された設定電圧Ｖｓｅｔを出力する出力アンプ１２と、出力アンプ１２が出力する出力電圧Ｖ１と出力アンプ１２に帰還されて入力される入力電圧Ｖ２とを入力して、出力アンプ１２の消費電力Ｐａｍｐを演算する演算部１９と、演算部１９により演算された消費電力Ｐａｍｐが予め設定された設定電力Ｐｌｉｍを超過しているか否かを比較する比較部２０と、消費電力Ｐａｍｐが設定電力Ｐｌｉｍを超過しているときには、出力設定部１１の設定値を低下させる制御を行う制御部２１と、を備えている。
【選択図】 図１

Description

本発明は直流の電流または電圧を出力する直流電流電圧源およびこの直流電流電圧源を適用した半導体試験装置に関するものである。

被試験デバイス（ＤＵＴ：Device Under Test）に直流の電流または電圧を印加して、ＤＵＴの良否判定を行う半導体試験装置が用いられている。このために、半導体試験装置に直流電流および直流電圧を出力する直流電流電圧源を設けて、直流電流および直流電圧をＤＵＴに出力する。この種の直流電流電圧源を用いた半導体試験装置としては例えば特許文献１に開示されている技術がある。

従来の直流電流電圧源の一例を図３に示す。同図に示すように、直流電流電圧源１０１はＤＵＴ１０２と直流電流電圧ユニット１０３とを有して構成している。ＤＵＴ１０２は被試験デバイスであり、所定の内部抵抗（ＤＵＴ抵抗Ｒｄｕｔ）と所定の内部電圧（ＤＵＴ電圧ｖｄｕｔ）とを有している。

直流電流電圧ユニット１０３は出力設定部１１１と出力アンプ１１２と抵抗１１３と第１バッファアンプ１１４と第２バッファアンプ１１５と第３バッファアンプ１１６と電流検出アンプ１１７とスイッチ１１８とを備えている。出力設定部１１１は設定電圧Ｖｓｅｔを出力アンプ１１２に設定するデジタルアナログコンバータである。

出力アンプ１１２は設定された設定電圧Ｖｓｅｔに基づいて、出力電圧Ｖ１を出力する。ＤＵＴ１０２への印加電圧をｖｄとすると、出力アンプ１１２の出力側に接続された抵抗１１３（抵抗値Ｒ１）に出力電圧Ｖ１が出力されることで、印加電流ｉｄ（＝（Ｖ１―ｖｄ）／Ｒ１）が流れる。また、ＤＵＴ１０２には印加電圧ｖｄが印加される。

第１バッファアンプ１１４および第２バッファアンプ１１５は抵抗１１３の両端に接続されるバッファアンプであり、電流検出アンプ１１７に抵抗１１３の両端の電圧を出力している。第３バッファアンプ１１６は印加電圧ｖｄを出力アンプ１１２に負帰還させるためのアンプであり、出力アンプ１１２の反転入力端子に入力電圧Ｖ２として入力される。

電流検出アンプ１１７は抵抗１１３の両端の電圧を検出しており、検出した電圧を検出電圧ｉｄ×Ｒ１として出力アンプ１１２に負帰還させている。この検出電圧ｉｄ×Ｒ１は出力アンプ１１２の反転入力端子に入力電圧Ｖ２として入力される。抵抗値Ｒ１は既知であるため、電流検出アンプ１１７が検出電圧ｉｄ×Ｒ１（＝入力電圧Ｖ２）を検出することで、抵抗１１３を流れる印加電流ｉｄを検出している。

スイッチ１１８はａ側に接続したときには電圧源モードになっており、印加電圧ｖｄが出力アンプ１１２に負帰還される。出力アンプ１１２の非反転入力端子には設定電圧Ｖｓｅｔが入力されており、反転入力端子に入力された印加電圧ｖｄを設定電圧Ｖｓｅｔに近づけようとする。これにより、「Ｖｓｅｔ≒Ｖ２＝ｖｄ」となる。つまり、印加電圧ｖｄを設定電圧Ｖｓｅｔとなるように制御している。

スイッチ１１８はｂ側に接続したときには電流源モードになっており、検出電圧ｉｄ×Ｒ１が入力電圧Ｖ２として負帰還される。この場合も同様に、検出電圧ｉｄ×Ｒ１を設定電圧Ｖｓｅｔに近づけようとする。これにより、「Ｖｓｅｔ≒Ｖ２＝ｉｄ×Ｒ１」となる。抵抗値Ｒ１は既知であるため、これにより印加電流ｉｄを設定電圧Ｖｓｅｔと抵抗値Ｒ１とに基づく値となるように制御している。

従って、出力アンプ１１２により印加電圧ｖｄおよび印加電流ｉｄの制御を行っている。このとき、出力アンプ１１２には消費電力Ｐａｍｐを生じる。この消費電力Ｐａｍｐは印加電流ｉｄの正負によって以下のようになる。
ｉｄ≧０：Ｐａｍｐ＝（ｖｄｄ−Ｖ１）×ｉｄ
ｉｄ＜０：Ｐａｍｐ＝（Ｖｓｓ−Ｖ１）×ｉｄ

特開２０１０−１２７８２０号公報

近年の半導体試験装置は、多品種のＤＵＴ１０２の試験を行うために、多様な試験が要求されている。従って、ＤＵＴ１０２に対して印加される印加電圧ｖｄおよび印加電流ｉｄも広範囲な値が使用される。このとき、印加電圧ｖｄおよび印加電流ｉｄの値に応じて出力アンプ１１２の消費電力Ｐａｍｐの値が大きくなる。

前述した式における、出力電圧Ｖ１は「Ｖ１＝ｖｄ＋Ｒ１×ｉｄ」となる。従って、消費電力Ｐａｍｐは印加電圧ｖｄと印加電流ｉｄとによって規定される。前述した式から、印加電流ｉｄが正の場合には、印加電圧ｖｄが低く且つ印加電流ｉｄが高くなるほど消費電力Ｐａｍｐが大きくなる。一方、印加電流ｉｄが負の場合には、印加電圧ｖｄが高く且つ電流が低くなるほど消費電力Ｐａｍｐが大きくなる。

出力アンプ１１２には設計や実装面積、或いは冷却構成の関係から、消費電力Ｐａｍｐには所定の上限値が存在する。この上限値を超過した消費電力Ｐａｍｐが出力アンプ１１２に作用すると、出力アンプ１１２が故障する。図４は印加電圧ｖｄと印加電流ｉｄとの積の領域を示している。

この図に示されるＺ１は安全領域であり、消費電力Ｐａｍｐが上限値を超過していない領域を示している。Ｚ２は危険領域であり、消費電力Ｐａｍｐが上限値を超過している領域を示している。前述したように、印加電流ｉｄが正の場合には、印加電圧ｖｄが低く且つ印加電流ｉｄが高くなると消費電力Ｐａｍｐは大きくなり、危険領域Ｚ２の範囲内になる。一方、印加電流ｉｄが負の場合には、印加電圧ｖｄが高く且つ印加電流ｉｄが低くなると消費電力Ｐａｍｐは大きくなり、危険領域Ｚ２の範囲内になる。この危険領域Ｚ２の範囲内にあるときには出力アンプ１１２が故障する。

印加電圧ｖｄと印加電流ｉｄとは共に出力アンプ１１２の設定を行う設定電圧Ｖｓｅｔをコントロールすることにより制御される。従って、印加電圧ｖｄと印加電流ｉｄとに基づく図４の値が危険領域Ｚ２に位置しないように、設定電圧Ｖｓｅｔを制御する。この制御はユーザ等が設定電圧Ｖｓｅｔの値に基づいて推測することにより行われる。

従って、設定電圧Ｖｓｅｔに基づいて推測により出力アンプ１１２の消費電力Ｐａｍｐが制御されていることになる。このため、実際には出力アンプ１１２の消費電力Ｐａｍｐが上限値を超過しているにもかかわらず、そのことがユーザ等に認識されない場合がある。

例えば、ＤＵＴ１０２は所定のＤＵＴ電圧ｖｄｕｔを持つ。このとき、ＤＵＴ１０２のＤＵＴ抵抗Ｒｄｕｔがゼロの場合、ＤＵＴ１０２から直接的にｖｄｕｔが直流電流電圧ユニット１０３に入力される。このときのｖｄｕｔが図４で示す電圧範囲の最小値ＶＬＬであるとする。

一方、直流電源ユニット１０３が電流源モードで動作していた場合、出力アンプ１１２から出力された出力電圧Ｖ１により抵抗１１３に印加電流ｉｄが流れ、電流検出アンプ１１７で印加電流ｉｄが検出される。そして、検出電圧ｉｄ×Ｒ１が入力電圧Ｖ２として出力アンプ１１２に入力されることで、電流は制御される。

このとき、出力設定部１１１は印加電流ｉｄが電流範囲の最大値ＩＨＬとなるように設定していたとする。これにより、印加電圧ｖｄは「ｖｄ＝ＶＬＬ」となり、印加電流ｉｄは「ｉｄ≧ＩＨＬ」となる。従って、出力アンプ１１２の消費電力Ｐａｍｐは図４で示した危険領域Ｄ２に位置することになる。これにより、出力アンプ１１２に故障を生じることになる。

そこで、本発明は、直流の電流および電圧を発生するときに、過剰な消費電力が出力アンプに作用しないように制御することを目的とする。

以上の課題を解決するため、本発明の直流電流電圧源は、出力設定部により設定された電圧を出力する出力アンプと、この出力アンプが出力する出力電圧と前記出力アンプに帰還されて入力される入力電圧とを入力して、前記出力アンプの消費電力を演算する演算部と、この演算部により演算された前記消費電力が予め設定された設定電力を超過しているか否かを比較する比較部と、前記消費電力が前記設定電力を超過しているときには、前記出力設定部の設定値を低下させる制御を行う制御部と、を備えたことを特徴とする。

この直流電流電圧源によれば、出力アンプの出力電圧と入力電圧とに基づいて演算および比較を行って、出力設定部の設定値を低下させる制御を行っている。これにより、リアルタイムに消費電力の状況を監視することができ、過剰な消費電力が出力アンプに作用することがなくなる。

また、前記出力アンプの消費電力をＰａｍｐ、出力側に接続される抵抗をＲ１、正電源をｖｄｄ、負電源をＶｓｓ、前記出力電圧をＶ１、前記入力電圧をＶ２、前記設定電力をＰｌｉｍとしたときに、前記演算部は、Ｖ２≧０のときに「Ｐａｍｐ×Ｒ１＝（ｖｄｄ−Ｖ１）×Ｖ２」、Ｖ２＜０のときに「Ｐａｍｐ×Ｒ１＝（Ｖｓｓ−Ｖ１）×Ｖ２」、を演算し、前記比較部は、「Ｐａｍｐ×Ｒ１」と「Ｐｌｉｍ×Ｒ１」とを比較し、前記制御部は、「Ｐａｍｐ×Ｒ１＞Ｐｌｉｍ×Ｒ１」のときには、「Ｐａｍｐ＝Ｐｌｉｍ」となるように前記出力設定部を制御し、「Ｐａｍｐ×Ｒ１≦Ｐｌｉｍ×Ｒ１」のときには、前記出力設定部の値を維持させることを特徴とする。

演算部は前記の式を用いて演算を行って、比較部が比較を行うことができる。比較の対象を消費電力Ｐａｍｐと抵抗値Ｒ１との積にしていることにより、出力電圧Ｖ１と入力電圧Ｖ２という２つの電圧の積を用いることができる。これにより、単純な回路を用いた比較を行うことができる。

また、前記出力アンプと前記演算部と前記比較部と前記制御部とを備えた直流電流電圧ユニットを複数備え、各直流電流電圧ユニットの前記演算部から前記消費電力Ｐａｍｐを取得して合計して合計消費電力Ｐｔａｍｐとし、この合計消費電力Ｐｔａｍｐが予め設定され合計設定電力Ｐｔｌｉｍより大きいときには、前記合計消費電力Ｐｔａｍｐが前記合計設定電力Ｐｔｌｉｍ以下となるように各直流電流電圧ユニットの前記制御部に対して前記出力設定部の設定値を低下させる制御を行わせる合計比較部を備えたことを特徴とする。

１つの直流電流電圧ユニットに過剰な消費電力が生じていない場合でも、複数の直流電流電圧ユニットが熱的に干渉して、出力アンプに過剰な熱が作用することがある。このために、合計比較部が合計消費電力を比較して、各直流電流電圧ユニットを制御することで、出力アンプの故障を生じないようにしている。

また、前記比較部により前記消費電力が前記設定電力を超過していると判定されたときは、警報を鳴動するアラームを備えたことを特徴とする。

消費電力が設定電力を超過したときに、アラームが警報を鳴動することで、消費電力の異常をユーザ等に認識させることができるようになる。

また、本発明の半導体試験装置は、前述の何れかの直流電流電圧源を備えたことを特徴とする。直流電流電圧源は半導体試験装置が試験を行うときに被試験デバイスに印加する電流または電圧を発生させるための装置として用いることができる。

本発明は、出力アンプの出力電圧と入力電圧とに基づいて出力アンプの消費電力を演算し、消費電力が設定電力以下となるように出力設定部を制御していることから、リアルタイムに出力アンプの消費電力の管理を行うことができる。これにより、出力アンプに過剰な消費電力が作用しなくなり、アンプの故障を生じることがなくなる。

実施形態の半導体試験装置の構成図である。 複数の直流電流電圧ユニットを設けた変形例の説明図である。 従来の半導体試験装置の構成図である。 安全領域と危険領域とを説明するための図である。

以下、本発明の実施形態について図面を参照して説明する。本実施形態では、被試験デバイス（ＤＵＴ：Device Under Test）の試験を行うための半導体試験装置に直流電流電圧源を用いているが、直流の電流および電圧を印加させる装置であれば、任意の装置に本実施形態の直流電流電圧源を用いることができる。

図１において、半導体試験装置１はＤＵＴ２に直流電流電圧源３が接続されている。ＤＵＴ２は直流電流電圧源３から電流または電圧が印加されて試験が行われる被試験デバイスである。このＤＵＴ２の内部には所定の内部抵抗（ＤＵＴ抵抗Ｒｄｕｔ）および所定の内部電圧（ＤＵＴ電圧ｖｄｕｔ）が存在している。

直流電流電圧源３は出力設定部１１と出力アンプ１２と抵抗１３と第１バッファアンプ１４と第２バッファアンプ１５と第３バッファアンプ１６と電流検出アンプ１７とスイッチ１８と演算部１９と比較部２０と制御部２１とアラーム２２とを備えて構成している。

出力設定部１１は出力アンプ１２が出力する電圧を制御するデジタルアナログコンバータである。従って、出力設定部１１にはデジタル値としての電圧が設定されて、設定された電圧をアナログの設定電圧Ｖｓｅｔとして出力する。この設定電圧Ｖｓｅｔが出力アンプ１２に設定される。

出力アンプ１２は２つの入力端子（非反転入力端子および反転入力端子）と１つの出力端子を有しており、正電源ｖｄｄと負電源Ｖｓｓとに接続されている。非反転入力端子には出力設定部１１が設定する設定電圧Ｖｓｅｔが入力される。反転入力端子には入力電圧Ｖ２が入力されている。そして、出力アンプ１２からは出力電圧Ｖ１が出力される。

抵抗１３は抵抗値Ｒ１の抵抗であり、出力アンプ１２に接続されている。出力アンプ１２が出力する出力電圧Ｖ１により抵抗１３には印加電流ｉｄ（＝Ｖ１／Ｒ１）が流れる。この印加電流ｉｄがＤＵＴ２に対して印加される。また、出力アンプ１２からは印加電圧ｖｄがＤＵＴ２に対して印加される。

第１バッファアンプ１４および第２バッファアンプ１５は抵抗１３の両端に接続されており、抵抗１３の両端の電位差（電圧）を電流検出アンプ１７に出力している。このうち、抵抗１３の出力アンプ１２の側の電位、つまり出力アンプ１２の出力電圧Ｖ１が演算部１９に対して出力される。第３バッファアンプ１６は印加電圧ｖｄを入力電圧Ｖ２として出力アンプ１２に入力させる。

電流検出アンプ１７は抵抗１３の両端の電圧を検出電圧ｉｄ×Ｒ１として検出している。抵抗１３の抵抗値Ｒ１は既知であるため、電流検出アンプ１７は印加電流ｉｄを検出していることになる。この検出電圧ｉｄ×Ｒ１を入力電圧Ｖ２として出力アンプ１２に入力させる。

スイッチ１８は電流源モードと電圧源モードとを切り替えるスイッチであり、ａ側とｂ側とに切り替えることで、第３バッファアンプ１６と電流検出アンプ１７とのうち何れかを出力アンプ１２の反転入力端子に接続する。電圧モードのときにはａ側にスイッチを切り替え、印加電圧ｖｄを入力電圧Ｖ２として入力させる。電流モードのときにはｂ側にスイッチを切り替え、検出電圧ｉｄ×Ｒ１を入力電圧Ｖ２として入力させる。

従って、電圧モードのときには印加電圧ｖｄが出力アンプ１２に負帰還され、電流モードのときには印加電流ｉｄ×Ｒ１が出力アンプ１２に負帰還される。つまり、電圧および電流の不帰還の回路が構成される。

演算部１９は出力アンプ１２の出力電圧Ｖ１および電流検出アンプ１７の検出電圧ｉｄ×Ｒ１（つまり、入力電圧Ｖ２）を入力する。そして、出力アンプ１２の消費電力をＰａｍｐとしたときに、以下の式１の演算を行う。
式１：
Ｖ２≧０：Ｐａｍｐ×Ｒ１＝（ｖｄｄ−Ｖ１）×Ｖ２
Ｖ２＜０：Ｐａｍｐ×Ｒ１＝（Ｖｓｓ−Ｖ１）×Ｖ２
従って、演算部１９が行う演算は乗算および減算になる。よって、演算部１９は乗算回路と減算回路を有して構成する。例えば、これらの回路はオペアンプとトランジスタとにより構成される簡単な回路になる。

比較部２０は演算部１９が演算したＰａｍｐ×Ｒ１の比較を行う。比較部２０には予め消費電力Ｐａｍｐの上限値が設定電力Ｐｌｉｍとして設定されており、Ｐｌｉｍ×Ｒ１として記憶している。この設定電力Ｐｌｉｍ×Ｒ１とＰａｍｐ×Ｒ１との比較を行う。比較の結果は制御部２１に出力される。比較部２０は簡単なコンパレータ回路により構成される。

制御部２１は比較部２０の比較結果に基づいて、所定の制御を行う。比較部２０の比較結果が「Ｐａｍｐ×Ｒ１＞Ｐｌｉｍ×Ｒ１」であるときには、出力設定部１１の設定電圧Ｖｓｅｔの値を低下させる制御を行う。これは、「Ｐａｍｐ×Ｒ１＝Ｐｌｉｍ×Ｒ１」となるまで設定電圧Ｖｓｅｔの値が低下するまで行われる。且つ、このときには、その旨をアラーム２２に通知する。一方、「Ｐａｍｐ×Ｒ１≦Ｐｌｉｍ×Ｒ１」のときには、格別の制御は行わない。

制御部２１としては一般的なアナログコントローラとして使用されるＦＰＧＡ（Field Programmable Gate Array）により構成される。アラーム２２は警報を鳴動し、制御部２１から「Ｐａｍｐ×Ｒ１＞Ｐｌｉｍ×Ｒ１」であることが通知されたときには、警報を鳴動する。

次に、動作について説明する。出力設定部１１が設定電圧Ｖｓｅｔを設定する。これにより、出力アンプ１２から出力電圧Ｖ１が出力されて、抵抗１３に印加電流ｉｄが流れて、ＤＵＴ２に印加される。また、出力アンプ１２が出力した出力電圧Ｖ１に基づいて、印加電圧ｖｄがＤＵＴ２に印加される。これにより、ＤＵＴ２の電流印加試験または電圧印加試験が行われる。

電圧モードのときには、スイッチ１８はａ側に切り替えられる。これにより、印加電圧ｖｄが入力電圧Ｖ２として出力アンプ１２に負帰還される。出力アンプ１２では入力電圧Ｖ２が設定電圧Ｖｓｅｔに近づくように作用する。これにより、印加電圧ｖｄが制御される（Ｖｓｅｔ≒Ｖ２＝ｖｄ）。

一方、電流モードのときには、スイッチ１８はｂ側に切り替えられる。これにより、印加電流ｉｄが電流検出アンプ１７により検出電圧ｉｄ×Ｒ１として検出され、入力電圧Ｖ２として出力アンプ１２に負帰還される。出力アンプ１２では入力電圧Ｖ２が設定電圧Ｖｓｅｔに近づくように作用するため、印加電流ｉｄが制御される（Ｖｓｅｔ≒Ｖ２＝ｉｄ×Ｒ１）。

演算部１９はリアルタイムに出力電圧Ｖ１と検出電圧ｉｄ×Ｒ１（Ｖ２）とを入力している。そして、前述した式１の演算を常に行っている。式１のうち、正電源ｖｄｄ、負電源Ｖｓｓ、抵抗値Ｒ１は既知であり、演算部１９には出力電圧Ｖ１と入力電圧Ｖ２（＝ｉｄ×Ｒ１）が入力される。従って、消費電力Ｐａｍｐを演算することができる。

ただし、演算部１９は消費電力Ｐａｍｐを演算するのではなく、消費電力Ｐａｍｐに抵抗値Ｒ１を乗じたＰａｍｐ×Ｒ１の形で演算して比較部２０に出力する。この点、抵抗値Ｒ１は既知の値であり、演算部１９は実質的に消費電力Ｐａｍｐを演算していることになる。

演算部１９は常にＰａｍｐ×Ｒ１を演算しており、これに伴い比較部２０も常に前述した比較を行っている。出力電圧Ｖ１および入力電圧Ｖ２はその値が変動することがあり、よって消費電力Ｐａｍｐも変動する。比較部２０には消費電力Ｐａｍｐの上限値が設定電力Ｐｌｉｍとして設定されている。ただし、Ｐｌｉｍ×Ｒ１の形で設定されている。

比較部２０は、設定されているＰｌｉｍ×Ｒ１と演算部１９が演算したＰａｍｐ×Ｒ１との比較を行う。そして、比較の結果を制御部２１に出力する。式１で示したように、消費電力Ｐａｍｐを演算するために、出力電圧Ｖ１と入力電圧Ｖ２との２つの電圧の積を用いている。

消費電力Ｐａｍｐと電圧の２乗との単位とは異なるが、消費電力Ｐａｍｐに抵抗値Ｒ１を乗じることにより、比較の単位を統一することができる。これにより、比較部２０は単純な比較回路で構成することができる。

制御部２１は、比較部２０の比較の結果が「Ｐａｍｐ×Ｒ１＞Ｐｌｉｍ×Ｒ１」のときには、過剰な消費電力Ｐａｍｐが作用していることを認識する。これにより、出力設定部１１を制御して、ｉｄの極性によっては低下させると消費電力が増える。出力アンプ１２は設定電圧Ｖｓｅｔが低下することで、消費電力Ｐａｍｐが低下する。従って、過剰な消費電力Ｐａｍｐが作用することに起因する出力アンプ１２の故障を回避することができる。

これと共に、制御部２１は過剰な消費電力Ｐａｍｐが作用したことをユーザ等に了知させるために、アラーム２２を鳴動させる。これにより、ユーザ等は消費電力Ｐａｍｐの異常を迅速に把握することができる。

演算部１９と比較部２０と制御部２１とは常に動作を行っており、出力アンプ１２の消費電力Ｐａｍｐをリアルタイムに監視している。これにより、印加電流ｉｄと印加電圧ｖｄとに基づく値が安全領域Ｚ１から危険領域Ｚ２に入ったときに設定電圧Ｖｓｅｔを制御する。従って、迅速且つ自動的に安全領域Ｚ１に戻すことができるようになる。

一方、制御部２１は、比較部２０の比較の結果が「Ｐａｍｐ×Ｒ１≦Ｐｌｉｍ×Ｒ１」のときには、過剰な消費電力Ｐａｍｐは作用していないことを認識する。このときには、格別に出力アンプ１２の消費電力Ｐａｍｐを低下させる必要はないため、出力設定部１１の設定電圧Ｖｓｅｔはそのままの値を維持させる。つまり、格別な制御は行わない。

ところで、ＤＵＴ２は内部電圧（ＤＵＴ電圧ｖｄｕｔ）を有しており、内部抵抗（ＤＵＴ抵抗Ｒｄｕｔ）がゼロの場合には、ＤＵＴ電圧ｖｄｕｔが直流電流電圧源３に作用する。このときに、ＤＵＴ電圧ｖｄｕｔが図４に示した電圧範囲の最小値のＶＬＬであるとする。

このＤＵＴ電圧ｖｄｕｔは印加電圧ｖｄと一致する。そして、この印加電圧ｖｄが直接的或いは間接的に出力アンプ１２に作用するため、出力アンプ１２の消費電力Ｐａｍｐに影響を及ぼす。ただし、ＤＵＴ電圧ｖｄｕｔが作用したとしても、演算部１９と比較部２０と制御部２１とは出力アンプ１２の出力電圧Ｖ１と入力電圧Ｖ２とをリアルタイムに監視して設定電圧Ｖｓｅｔの制御を行っているため、出力アンプ１２に過剰な消費電力Ｐａｍｐが作用することはない。

例えば、電流源モードにて、設定電圧Ｖｓｅｔ＝Ｒ１×ＩＨＬ（ＩＨＬは図４の電流範囲の最大値）となるように設定していたとする。つまり、高い電流値を印加するように設定していたとする。また、ＤＵＴ電圧ｖｄｕｔは図４の電圧範囲の最小値ＶＬＬと等しい場合を想定すると（ｖｄｕｔ＝ＶＬＬ）、印加電圧ｖｄはＶＬＬと等しくなる（ｖｄ＝ＶＬＬ）。

このとき、従来の場合には、「ｖｄ＝ＶＬＬ」、「ｉｄ≧ＩＨＬ」となり、危険領域Ｚ２に位置することになる。これにより、過剰な消費電力Ｐａｍｐが出力アンプ１２に作用し、出力アンプ１２が故障する。

一方、本実施形態では、演算部１９が消費電力Ｐａｍｐ×Ｒ１を演算して、比較部２０が比較を行い、制御部２１が「Ｐａｍｐ×Ｒ１＝Ｐｌｉｍ×Ｒ１」となるように、つまり「Ｐａｍｐ＝Ｐｌｉｍ」となるように出力設定部１１の制御を行っている。従って、過剰な消費電力Ｐａｍｐが出力アンプ１２に作用することなく、出力アンプ１２が故障することはない。このときの印加電圧ｖｄは「ｖｄ＝ＶＬＬ」となり、印加電流ｉｄは「ｉｄ≦Ｐｌｉｍ／（ｖｄｄ−ＶＬＬ）」となる。

次に、図２を用いて、変形例について説明する。この変形例では、直流電流電圧源３はＮ（Ｎは２以上の整数）個を備えており、それぞれ直流電流電圧ユニット３−１〜３−Ｎとする。各直流電流電圧ユニット３−１〜３−Ｎには前述した構成が備えられている。図２では、そのうち演算部１９と制御部２１とを示している。

各直流電流電圧ユニット３−１〜３−Ｎの演算部１９は合計比較部３０に接続されている。つまり、各演算部１９は式１で演算したＰａｍｐ×Ｒ１を合計比較部３０に出力している。合計比較部３０は各演算部１９から入力したＰａｍｐ×Ｒ１を合計して、合計消費電力Ｐｔａｍｐを演算する。

合計比較部３０には合計消費電力Ｐｔａｍｐと比較するための合計設定電力Ｐｔｌｉｍが設定されている。そして、合計したＰｔａｍｐとＰｔｌｉｍとの比較を行って、「Ｐｔａｍｐ＞Ｐｔｌｉｍ」となっているときには、各直流電流電圧ユニット３−１〜３−Ｎの全て或いは一部の制御部２１にその旨を通知する。

この旨の通知を受領した制御部２１は出力設定部１１を制御して、設定電圧Ｖｓｅｔを低下させる制御を行う。これにより、Ｎ個の直流電流電圧ユニット３−１〜３−Ｎの合計消費電力Ｐｔａｍｐも低下する。この作業を「Ｐａｔｍｐ≦Ｐｔｌｉｍ」となるまで行う。

半導体試験装置１にＮ個の直流電流電圧ユニット３−１〜３―Ｎを備えるようにした場合には、各直流電流電圧ユニット３−１〜３−Ｎが熱的に相互に干渉し、出力アンプ１２に過剰な熱量が与えられることになる。各直流電流電圧ユニット３の個々の出力アンプ１２の消費電力Ｐａｍｐが適正であるとしても、全体としての合計消費電力Ｐｔａｍｐが過剰になると、やはり出力アンプ１２に熱作用による故障を生じる。

そこで、個々の出力アンプ１２の消費電力Ｐａｍｐが適正である場合でも、全体の合計消費電力Ｐｔａｍｐが上限値である合計設定電力Ｐｔｌｉｍを超過したときには、直流電流電圧ユニット３−１〜３−Ｎの設定電圧Ｖｓｅｔを低下させる。これにより、全体の消費電力としても適正なコントロールを行うことが可能になる。

このとき、合計比較部３０は各直流電流電圧ユニット３−１〜３−Ｎのうち、一部の熱に弱い直流電流電圧ユニット３−１〜３−Ｎの設定電圧Ｖｓｅｔを優先的に下げるように制御してもよい。また、全ての直流電流電圧ユニット３−１〜３−Ｎの設定電圧Ｖｓｅｔを均等に低下させると、簡単な制御が実現できる。

１ 半導体試験装置
３ 直流電流電圧源（直流電流電圧ユニット）
１１ 出力設定部
１２ 出力アンプ
１３ 抵抗
１７ 電流検出アンプ
１８ スイッチ
１９ 演算部
２０ 比較部
２１ 制御部
２２ アラーム
３０ 合計比較部

Claims (5)

1. 出力設定部により設定された電圧を出力する出力アンプと、
   この出力アンプが出力する出力電圧と前記出力アンプに帰還されて入力される入力電圧とを入力して、前記出力アンプの消費電力を演算する演算部と、
   この演算部により演算された前記消費電力が予め設定された設定電力を超過しているか否かを比較する比較部と、
   前記消費電力が前記設定電力を超過しているときには、前記出力設定部の設定値を低下させる制御を行う制御部と、
   を備えたことを特徴とする直流電流電圧源。
2. 前記出力アンプの消費電力をＰａｍｐ、出力側に接続される抵抗をＲ１、正電源をｖｄｄ、負電源をＶｓｓ、前記出力電圧をＶ１、前記入力電圧をＶ２、前記設定電力をＰｌｉｍとしたときに、
   前記演算部は、
   Ｖ２≧０のときに「Ｐａｍｐ×Ｒ１＝（ｖｄｄ−Ｖ１）×Ｖ２」、
   Ｖ２＜０のときに「Ｐａｍｐ×Ｒ１＝（Ｖｓｓ−Ｖ１）×Ｖ２」、を演算し、
   前記比較部は、「Ｐａｍｐ×Ｒ１」と「Ｐｌｉｍ×Ｒ１」とを比較し、
   前記制御部は、
   「Ｐａｍｐ×Ｒ１＞Ｐｌｉｍ×Ｒ１」のときには、「Ｐａｍｐ＝Ｐｌｉｍ」となるように前記出力設定部を制御し、
   「Ｐａｍｐ×Ｒ１≦Ｐｌｉｍ×Ｒ１」のときには、前記出力設定部の値を維持させること
   を特徴とする請求項１記載の直流電流電圧源。
3. 前記出力アンプと前記演算部と前記比較部と前記制御部とを備えた直流電流電圧ユニットを複数備え、
   各直流電流電圧ユニットの前記演算部から前記消費電力Ｐａｍｐを取得して合計して合計消費電力Ｐｔａｍｐとし、この合計消費電力Ｐｔａｍｐが予め設定され合計設定電力Ｐｔｌｉｍより大きいときには、前記合計消費電力Ｐｔａｍｐが前記合計設定電力Ｐｔｌｉｍ以下となるように各直流電流電圧ユニットの前記制御部に対して前記出力設定部の設定値を低下させる制御を行わせる合計比較部を備えたこと
   を特徴とする請求項２記載の直流電流電圧源。
4. 前記比較部により前記消費電力が前記設定電力を超過していると判定されたときは、警報を鳴動するアラームを備えたこと
   を特徴とする請求項１記載の直流電流電圧源。
5. 請求項１乃至４の何れか１項に記載の直流電流電圧源を備えたことを特徴とする半導体試験装置。

Images