KR20150087310A - 수용 용기, 수용 용기의 제조 방법, 반도체의 제조 방법, 및 반도체 제조 장치 - Google Patents

수용 용기, 수용 용기의 제조 방법, 반도체의 제조 방법, 및 반도체 제조 장치 Download PDF

Info

Publication number
KR20150087310A
KR20150087310A KR1020157015949A KR20157015949A KR20150087310A KR 20150087310 A KR20150087310 A KR 20150087310A KR 1020157015949 A KR1020157015949 A KR 1020157015949A KR 20157015949 A KR20157015949 A KR 20157015949A KR 20150087310 A KR20150087310 A KR 20150087310A
Authority
KR
South Korea
Prior art keywords
sic substrate
single crystal
crystal sic
tantalum
container
Prior art date
Application number
KR1020157015949A
Other languages
English (en)
Other versions
KR102067313B1 (ko
Inventor
사토시 도리미
노리히토 야부키
사토루 노가미
Original Assignee
토요 탄소 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토요 탄소 가부시키가이샤 filed Critical 토요 탄소 가부시키가이샤
Publication of KR20150087310A publication Critical patent/KR20150087310A/ko
Application granted granted Critical
Publication of KR102067313B1 publication Critical patent/KR102067313B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C10/00—Solid state diffusion of only metal elements or silicon into metallic material surfaces
    • C23C10/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C10/00—Solid state diffusion of only metal elements or silicon into metallic material surfaces
    • C23C10/18—Solid state diffusion of only metal elements or silicon into metallic material surfaces using liquids, e.g. salt baths, liquid suspensions
    • C23C10/20—Solid state diffusion of only metal elements or silicon into metallic material surfaces using liquids, e.g. salt baths, liquid suspensions only one element being diffused
    • C23C10/22—Metal melt containing the element to be diffused
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/12—Etching in gas atmosphere or plasma
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B35/00—Apparatus not otherwise provided for, specially adapted for the growth, production or after-treatment of single crystals or of a homogeneous polycrystalline material with defined structure
    • C30B35/002—Crucibles or containers
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27B—FURNACES, KILNS, OVENS, OR RETORTS IN GENERAL; OPEN SINTERING OR LIKE APPARATUS
    • F27B17/00—Furnaces of a kind not covered by any preceding group
    • F27B17/0016—Chamber type furnaces
    • F27B17/0025—Especially adapted for treating semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 출원은, Si가 단결정 SiC 기판 상에 낙하하지 않고, 내부 공간 내의 Si의 압력 분포를 균일하게 하는 것이 가능한 수용 용기를 제공하는 것을 과제로 한다. 상기 수용 용기는, Si의 증기압 하에서의 가열 처리에 의해 에칭되는 단결정 SiC 기판을 수용한다. 상기 수용 용기는, 탄탈 금속으로 이루어지면서, 내부 공간 측에 탄화탄탈층이 설치되고, 상기 탄화탄탈층의 내부 공간 측에 탄탈실리사이드층이 추가로 설치된다. 탄탈실리사이드층은, 내부 공간에 Si를 공급한다. 또한, 탄탈실리사이드층은, 고착한 Si와 달리, 용융하여 낙하하는 경우가 없다.

Description

수용 용기, 수용 용기의 제조 방법, 반도체의 제조 방법, 및 반도체 제조 장치{STORING CONTAINER, STORING CONTAINER MANUFACTURING METHOD, SEMICONDUCTOR MANUFACTURING METHOD, AND SEMICONDUCTOR MANUFACTURING APPARATUS}
본 발명은, 주요하게는, 단결정 SiC 기판의 표면을 에칭할 때에 상기 단결정 SiC 기판을 수용하는 수용 용기에 관한 것이다.
SiC는, Si 등과 비교해 내열성 및 기계적 강도 등이 뛰어나기 때문에, 새로운 반도체 재료로서 주목받고 있다. 또한, 단결정 SiC 기판의 표면에는, 처음에는 결정 결함 등이 존재하고 있는 경우가 있다.
특허문헌 1은, 이 단결정 SiC 기판의 표면을 평탄화하는(수복하는) 표면 평탄화 방법을 개시한다. 이 표면 평탄화 방법에서는, 수용 용기에 수용된 단결정 SiC 기판에 탄화층 및 희생 성장층을 형성하고, 이 희생 성장층을 에칭함으로써, 표면을 평탄화한다. 이로 인해, 에피택셜 성장을 위한 고품질인 종(種) 기판을 생산할 수 있다.
또한, 희생 성장층의 형성시 등에서는, Si 증기압에서의 가열 처리가 필요하게 된다. 특허문헌 1에서는, Si 증기압을 실현하기 위하여, 도 6에 나타내는 바와 같은 수용 용기를 이용하고 있다. 도 6에 나타내는 바와 같이, 단결정 SiC 기판(94)이 수용되는 수용 용기(90)는, 서로 감합(嵌合) 가능한 상 용기(91) 및 하 용기(92)를 구비하고 있다. 상 용기(91) 및 하 용기(92) 중, 내부 공간을 구성하는 부분의 벽면에는, Si(93)가 고착되어 있다. 이 구성에 의해, 가열 처리시에 Si(93)가 증발하여, 수용 용기(90)의 내부 공간에 Si 증기압을 형성할 수 있다.
일반적으로는, 상기와 같이 하여 생산된 종 결정에 대해서, 에피택셜 성장, 이온 주입 및 이온 활성화 등의 처리가 이루어진다.
특허문헌 2는, 단결정 SiC 기판의 표면에 카본층(그래핀 캡)을 형성한 다음, 상기의 이온 활성화를 실시함으로써, 이온 활성화시의 Si 및 SiC의 승화를 억제하는 방법을 개시한다. 그 후, 이 방법에서는, 카본층을 제거하면서, 이온 주입 부족 부분을 제거하기 위해서, Si 증기압에 있어서 단결정 SiC 기판의 표면을 에칭한다. 또한, 특허문헌 2에서는, Si 증기압을 실현하기 위해서, 수용 용기에 Si 펠릿을 배치하는 방법을 개시한다.
일본 특개 2008－230944호 공보 일본 특개 2011－233780호 공보
그러나, 특허문헌 1과 같이 내부 공간의 벽면에 Si를 고착했을 경우, 가열 처리시에 상기 Si가 용융하는 경우가 있다. 특히, 내부 공간의 상측의 벽면에 고착된 Si가 용융하면, 단결정 SiC 기판 상에 Si가 낙하해 버린다. 또한, 내부 공간의 상측의 벽면에 Si를 고착하지 않는 경우, Si의 압력 분포가 불균일하게 되어 가열 처리를 적절히 실시할 수 없다.
또한, 특허문헌 2에서는 수용 용기의 내부에 Si 펠릿을 배치하지만, 이 방법에서도 Si의 압력 분포가 불균일하게 되어 가열 처리를 적절히 실시할 수 없다. 따라서, 특허문헌 1 및 특허문헌 2에서는, 에칭을 균일하게 실시할 수 없다.
아울러, 특허문헌 2에서는, 카본층을 형성하는 공정 및 카본층을 제거하는 공정이 필요하기 때문에, 공정이 번잡하게 되어 버린다.
본 발명은 이상의 사정을 감안하여 이루어진 것으로, 그 주요한 목적은, Si가 단결정 SiC 기판 상에 낙하하지 않고, 내부 공간 내의 Si의 압력 분포를 균일하게 하는 것이 가능한 수용 용기를 제공하는 것에 있다.
본 발명의 해결하고자 하는 과제는 이상과 같으며, 다음으로 이 과제를 해결하기 위한 수단과 그 효과를 설명한다.
본 발명의 제1의 관점에 의하면, Si의 증기압 하에서의 가열 처리에 의해 에칭되는 단결정 SiC 기판을 수용하는 수용 용기에 있어서, 이하의 구성이 제공된다. 즉, 이 수용 용기는, 탄탈 금속으로 이루어짐과 함께, 내부 공간 측에 탄화탄탈층이 설치되며, 상기 탄화탄탈층의 내부 공간 측에 탄탈실리사이드층이 추가로 설치된다.
종래와 같이 수용 용기의 내면에 Si를 고착시켜 Si를 공급하는 구성은, Si가 용융함으로써 단결정 SiC 기판에 악영향을 주는 경우가 있지만, 본원과 같이, 탄탈실리사이드층에 의해 내부 공간에 Si를 공급함으로써, 그 악영향을 방지할 수 있다.
상기의 수용 용기에 있어서는, 수용된 상기 단결정 SiC 기판의 적어도 상방의 벽면에 있어서, 상기 탄탈실리사이드층이 설치되어 있는 것이 바람직하다.
이것에 의해, 용융한 Si가 단결정 SiC 기판 상에 낙하하는 것을 방지하면서, Si 증기압을 실현할 수 있다.
상기의 수용 용기에 있어서는, 상기 탄탈실리사이드층은, 내부 공간을 형성하는 벽면의 전체에 걸쳐서 설치되어 있는 것이 바람직하다.
이것에 의해, 내부 공간 내의 Si의 압력을 균일하게 할 수 있으므로, 에칭을 균일하게 실시할 수 있다.
상기의 수용 용기는, 이온이 주입된 상기 단결정 SiC 기판의 표면의 이온 주입 부족 부분을 제거하는 에칭 공정에 있어서, 상기 단결정 SiC 기판을 수용하기 위해서 이용되는 것이 바람직하다.
이것에 의해, 이온 주입 부족 부분을 제거하는 에칭 공정에 있어서, 상기의 효과를 발휘시킬 수 있다. 또한, 내부 공간의 Si의 압력을 균일하게 함으로써, 단결정 SiC 기판의 탄화를 억제할 수 있으므로, 카본층(그래핀 캡)을 형성하는 일 없이, 이온 활성화 처리를 실시할 수 있다.
상기의 수용 용기에 대해서는, 에피택셜층을 형성하기 전의 상기 단결정 SiC 기판에 행해지는 에칭 공정에서, 상기 단결정 SiC 기판을 수용하기 위해 이용되는 것이 바람직하다.
이것에 의해, 에피택셜층의 형성 전의 에칭시에 있어서, 상기의 효과를 발휘시킬 수 있다.
상기의 수용 용기에 있어서는, 상기 탄탈실리사이드층은, 1㎛에서 300㎛의 두께로 설치되어 있는 것이 바람직하다.
상기 두께의 탄탈실리사이드층이 설치됨으로써, 내부 공간에 공급하는 Si를 충분히 확보하면서, 수용 용기의 균열을 적절히 방지할 수 있다.
상기의 수용 용기에 있어서는, 상기 탄탈실리사이드층은, TaSi2로 이루어지는 것이 바람직하다.
이것에 의해, 용융한 Si를 접촉시켜 가열하는 것만으로, 탄탈실리사이드층을 형성할 수 있다.
본 발명의 제2의 관점에 의하면, Si의 증기압 하에서의 가열 처리에 의해 에칭되는 단결정 SiC 기판을 수용하는 수용 용기의 제조 방법이 제공된다. 즉, 이 제조 방법은, 수용 용기의 일부를 구성하는 탄화탄탈층에, 용융한 Si를 접촉시킨 상태로 가열함으로써, 탄탈실리사이드층을 형성하는 공정을 포함한다.
이것에 의해, 가열 처리시에 Si가 용융하지 않는 수용 용기를 간단하면서 저비용으로 제작할 수 있다.
본 발명의 제3의 관점에 의하면, 상기의 수용 용기를 이용하여, Si의 증기압 하에서의 가열 처리에 의해 에칭을 실시하는 반도체의 제조 방법이 제공된다.
이것에 의해, 상기의 효과를 발휘시키면서 에칭을 실시하여 반도체를 제조할 수 있다.
본 발명의 제4의 관점에 의하면, 상기의 수용 용기를 구비한 반도체 제조 장치가 제공된다.
이것에 의해, 상기의 효과를 발휘할 수 있는 반도체 제조 장치가 제공된다.
도 1은 본 발명의 표면 처리 방법에 이용하는 고온 진공 로(furnace)의 개요를 설명하는 도면이다.
도 2는 도가니의 구성을 나타내는 도면이다.
도 3은 1000℃ 및 1atm에 있어서의 Ta, Si, C의 상 다이어그램이다.
도 4는 가열 온도와 탄탈실리사이드로부터 승화하는 Si 증기압의 분압을 나타내는 그래프이다.
도 5는 각 공정에 있어서의 기판의 모습을 개략적으로 나타내는 도면이다.
도 6은 종래예에 있어서의, 수용 용기의 구성을 개략적으로 나타내는 도면이다.
다음에, 도면을 참조하여 본 발명의 실시 형태를 설명한다.
처음에, 도 1을 참조하여, 본 실시 형태의 가열 처리에서 이용하는 고온 진공 로(반도체 제조 장치)(10) 및 도가니(30)에 대해 설명한다. 도 1은, 본 발명의 표면 처리 방법에서 이용하는 고온 진공 로의 개요를 설명하는 도면이다. 도 2는, 도가니(30)의 구성을 나타내는 도면이다.
도 1에 나타내는 바와 같이, 고온 진공 로(10)는, 본 가열실(21)과 예비 가열실(22)을 구비하고 있다. 본 가열실(21)은, 단결정 SiC 기판을 1000℃ 이상 2300℃ 이하의 온도로 가열할 수 있다. 예비 가열실(22)은, 단결정 SiC 기판을 본 가열실(21)에서 가열하기 전에 예비 가열을 행하기 위한 공간이다.
본 가열실(21)에는, 진공 형성용 밸브(23)와, 불활성 가스 주입용 밸브(24)와, 진공계(25)가 접속되어 있다. 진공 형성용 밸브(23)에 의해, 본 가열실(21)의 진공도를 조정할 수 있다. 불활성 가스 주입용 밸브(24)에 의해, 본 가열실(21) 내의 불활성 가스(예를 들면 Ar 가스)의 압력을 조정할 수 있다. 진공계(25)에 의해, 본 가열실(21) 내의 진공도를 측정할 수 있다.
본 가열실(21)의 내부에는, 히터(26)가 구비되어 있다. 또한, 본 가열실(21)의 측벽이나 천정에는 도면에 생략된 열반사 금속판이 고정되고 있으며, 이 열반사 금속판에 의해서, 히터(26)의 열을 본 가열실(21)의 중앙부로 향해서 반사시키도록 구성되어 있다. 이것에 의해, 단결정 SiC 기판을 강력하면서 균등하게 가열하여, 1000℃ 이상 2300℃ 이하의 온도까지 승온시킬 수 있다. 또한, 히터(26)로서는, 예를 들면, 저항 가열식의 히터나 고주파 유도 가열식의 히터를 이용할 수 있다.
또한, 단결정 SiC 기판은, 도가니(수용 용기)(30)에 수용된 상태로 가열된다. 도가니(30)는, 적절한 지지대 등에 실려 있으며, 이 지지대가 움직임으로써, 적어도 예비 가열실로부터 본 가열실까지 이동 가능하게 구성되어 있다.
도가니(30)는, 서로 감합 가능한 상 용기(31)와, 하 용기(32)를 구비하고 있다. 또한, 도가니(30)는, 도 2에 나타내는 바와 같이, 도가니(30)의 외부측으로부터 내부 공간측의 순서로, 탄탈층(Ta), 탄탈카바이드층(TaC 및 Ta2C), 및 탄탈실리사이드층(TaSi2)이 설치되어 있다.
탄탈층 및 탄탈카바이드층으로 구성되는 도가니는 종래부터 알려져 있지만, 본 실시 형태의 도가니(30)는, 추가로 탄탈실리사이드층이 형성되어 있다. 이 탄탈실리사이드층은, 도가니(30)의 내부 공간을 Si 증기압으로 하기 위한 것이며, 특허문헌 1에서의 내벽에 고착시킨 Si, 특허문헌 2에서의 Si 펠릿에 해당한다.
이하, 탄탈실리사이드층의 형성 방법에 대해 설명한다. 탄탈실리사이드층은, 용융시킨 Si를 도가니의 내벽 면에 접촉시키고, 1800℃ 이상 2000℃ 이하 정도로 가열함으로써 형성된다. 이것에 의해, TaSi2로 구성되는 탄탈실리사이드층을 실현할 수 있다. 또한, 본 실시 형태에서는, 30㎛에서 50㎛ 정도의 탄탈실리사이드층을 형성하지만, 내부 공간의 체적 등에 따라, 예를 들면 1㎛에서 300㎛의 두께이어도 무방하다.
이상과 같이 처리를 함으로써, 탄탈실리사이드층을 형성할 수 있다.
또한, 본 실시 형태에서는 탄탈실리사이드로서 TaSi2가 형성되는 구성이지만, 다른 화학식으로 나타내는 탄탈실리사이드(예를 들면, 도 3의 상 다이어그램에 표시되어 있는 탄탈실리사이드)가 형성되어 있어도 된다. 또한, 복수의 탄탈실리사이드가 겹쳐서 형성되어 있어도 무방하다.
도 4에는, 가열 온도와, 탄탈실리사이드로부터 승화하는 Si 증기압의 분압을 나타내는 그래프가 표시되어 있다. 도 4에 나타내는 바와 같이, 탄탈실리사이드로부터 승화하는 Si 증기압은 비교적 높은 압력을 나타내고 있다. 또한, 탄탈실리사이드층은, 내부 공간을 구성하는 벽면(당연히, 단결정 SiC 기판(40)의 상측의 벽면을 포함한다)의 전체에 걸쳐서 형성된다. 이것에 의해, 내부 공간의 Si의 압력 분포를 균일하게 할 수 있다.
단결정 SiC 기판을 가열 처리할 때에는, 처음에, 도 1의 쇄선으로 나타내는 바와 같이 도가니(30)를 고온 진공 로(10)의 예비 가열실(22)에 배치하고, 적절한 온도(예를 들면 약 800℃)로 예비 가열한다. 다음에, 미리 설정 온도(예를 들면, 약 1800℃)까지 승온시켜 둔 본 가열실(21)로 도가니(30)를 이동시켜, 단결정 SiC 기판을 가열한다.
다음에, 상기의 고온 진공 로(10)를 이용하여 단결정 SiC 기판(40)으로부터 반도체소자를 제조하는 처리에 대해 도 5를 참조해 설명한다. 도 5는, 각 공정에 있어서의 기판의 모습을 개략적으로 나타내는 도면이다.
처음에, 도 5(a)에 나타내는 바와 같이, 단결정 SiC 기판(40)에 에피택셜층(41)을 형성한다. 에피택셜층을 형성하는 방법은 임의이며, 공지의 기상 에피택셜법이나 준 안정 용매 에피택셜법 등을 이용할 수 있다. 또한, 단결정 SiC 기판(40)이 OFF 기판인 경우, 스텝 플로우 제어에 의해서 에피택셜층을 형성하는 CVD법을 이용할 수도 있다.
다음에, 도 5(b)에 나타내는 바와 같이, 에피택셜층(41)이 형성된 단결정 SiC 기판(40)에 이온 주입을 실시한다. 이 이온 주입은, 대상물에 이온을 조사하는 기능을 가지는 이온 도핑 장치를 이용해 실시한다. 이온 도핑 장치에 의해서, 에피택셜층(41)의 표면의 전면 또는 일부에 선택적으로 이온이 주입된다. 그리고, 이온이 주입된 이온 주입 부분(42)에 기초하여 반도체소자의 원하는 영역이 형성되게 된다.
또한, 이온이 주입됨에 따라, 도 5(c)에 나타내는 바와 같이, 이온 주입 부분(42)을 포함하는 에피택셜층(41)의 표면이 거칠어진 상태가 된다(단결정 SiC 기판(40)의 표면이 손상되어, 평탄도가 악화된다).
다음에, 주입한 이온의 활성화 및 이온 주입 부분(42) 등으로의 에칭을 실시한다. 본 실시 형태에서는, 양쪽 모두의 처리를 1개의 공정으로 실시한다. 구체적으로는, Si 증기압 하에서 1500℃ 이상 2200℃ 이하, 바람직하게는 1600℃ 이상 2000℃ 이하의 환경에서 가열 처리(어닐 처리)를 실시한다. 이것에 의해, 주입된 이온을 활성화할 수 있다. 또한, 단결정 SiC 기판(40)의 표면이 에칭됨으로써, 이온 주입 부분(42)의 거칠어진 부분이 평탄화되어 간다(도 5(d)를 참조).
상기 평탄화 시에는, 이하에 나타내는 반응이 이루어진다.
(1)　SiC(s)　→　Si(ｖ) I　+　C(s)
(2)　2SiC(s) →　Si(ｖ) II　+　SiC2(ｖ)
(3)　SiC(s)　+　Si(ｖ) I＋II　→　Si2C(ｖ)
(4)　C(s) I　＋　2 Si(ｖ)　→　Si2C(ｖ)
여기에서, 상술한 바와 같이 본 실시 형태에서는 도가니(30)의 내부 공간은, Si의 압력 분포를 균일하게 할 수 있다. 또한, 이 내부 공간을 구성하는 벽면에 탄탈실리사이드층이 형성되어 있기 때문에, 예를 들면 식(3) 및 (4)에 의해 Si가 감소한 경우이더라도 즉석에서 Si가 공급되므로, 내부 공간이 항상 Si의 증기압이 된다. 따라서, 식(1) 및 식(2)이 일어나기 어렵게 되어, 단결정 SiC 기판(40)의 표면의 탄화를 억제하면서 에칭할 수 있다.
따라서, 본 실시 형태의 도가니(30)를 이용함으로써, 특허문헌 2와 같이 카본층(그래핀 캡)을 형성할 필요가 없다. 따라서, 카본층을 형성 및 제거하는 공정을 생략할 수 있으므로, 처리를 간소화할 수 있다.
또한, 이온 주입 후에 있어서의 단결정 SiC 기판(40)의 표면으로부터 수십 nm 정도에는, 이온 농도가 부족한 부분(이온 주입 부족 부분)이 나타나는 것이 알려져 있다. 그 때문에, 상기의 에칭은, 이 이온 주입 부족 부분이 제거될 때까지 계속된다(도 5(e)를 참조).
이상의 처리를 실시함으로써, 평탄도 및 충분한 전기적 활성을 가지는 반도체소자 표면이 형성된다. 이 반도체소자 표면을 이용하여, 반도체를 제조할 수 있다.
이상에서 설명한 것처럼, 본 실시 형태의 도가니(30)는, Si의 증기압 하에서의 가열 처리에 의해 에칭되는 단결정 SiC 기판(40)을 수용한다. 이 도가니(30)는, 탄탈 금속으로 이루어지면서, 내부 공간 측에 탄화탄탈층이 설치되고, 상기 탄화탄탈층의 내부 공간 측에 추가로 탄탈실리사이드층이 설치된다.
이것에 의해, Si를 고착시키는 구성과 달리, Si가 용융하는 경우가 없으므로, Si가 단결정 SiC 기판(40)에 악영향을 주는 것을 방지할 수 있다.
또한, 본 실시 형태의 도가니(30)에는, 수용된 단결정 SiC 기판(40)의 적어도 상방의 벽면에 있어서, 탄탈실리사이드층이 설치되어 있다.
이것에 의해, 용융한 Si가 단결정 SiC 기판(40) 상에 낙하하는 것을 방지하면서, Si 증기압을 실현할 수 있다.
또한, 본 실시 형태의 도가니(30)에 있어서, 탄탈실리사이드층은, 내부 공간을 형성하는 벽면의 전체에 걸쳐서 설치되어 있다.
이것에 의해, 내부 공간 내의 Si의 압력을 균일하게 할 수 있으므로, 에칭을 균일하게 실시할 수 있다.
또한, 본 실시 형태의 도가니(30)는, 이온이 주입된 단결정 SiC 기판(40)의 표면의 이온 주입 부족 부분을 제거하는 에칭 공정에 있어서, 단결정 SiC 기판(40)을 수용하기 위해서 이용된다.
이것에 의해, 이온 주입 부족 부분을 제거하는 에칭 공정에 있어서, 상기의 효과를 발휘시킬 수 있다. 또한, 본 실시 형태에서는 내부 공간의 Si의 압력이 균일하므로, 단결정 SiC 기판(40)의 탄화를 억제할 수 있어, 카본층(그래핀 캡)을 형성하는 일 없이, 이온 활성화 처리를 실시할 수 있다.
이상으로 본 발명의 바람직한 실시 형태를 설명하였지만, 상기의 구성은 예를 들면 이하와 같이 변경할 수 있다.
또한, 본 실시 형태에서는, 도가니(30)를 이온 주입 후의 에칭을 위해서 이용하였지만, 균일한 에칭 등이 요구되는 공정이면, 다양한 공정에 상기의 제어를 적용할 수 있다.
예를 들면, 에피택셜 성장을 실시하기 전의 기판(결정 결함 등을 가지는 기판)을 평탄화하는 방법으로서 특허문헌 1에 나타내는 바와 같이, 탄화층 및 희생 성장층을 형성하여 희생 성장층을 에칭하는 방법이 알려져 있다. 이 희생 성장층의 에칭을 실시할 때에 본 실시 형태의 도가니(30)를 이용할 수 있다. 이 경우, 희생 성장층을 균일하게 제거할 수 있다.
상기 실시 형태에서는, 카본층(그래핀 캡)을 형성하는 처리를 실시하지 않지만, 이 처리를 실시해도 된다. 또한, 카본층을 형성하는 공정을 실시한 다음은, 상기의 식(4)에 의해 카본층을 제거할 수 있다. 따라서, 카본층을 제거하는 처리와, 이온을 활성화하는 처리와, 단결정 SiC 기판을 에칭하는 처리를 1개의 공정으로 실시할 수 있다.
탄탈실리사이드층을 형성하는 방법은 상기 실시 형태에서 나타낸 방법에 한정되지 않으며, 상기에서 설명한 구성(조성)의 도가니(30)를 형성할 수 있다면, 임의의 방법을 이용할 수 있다.
처리를 실시한 환경 및 이용한 단결정 SiC 기판 등은 일례이며, 다양한 환경 및 단결정 SiC 기판에 대하여 적용할 수 있다. 예를 들면, 가열 온도는 상기에서 든 온도에 한정되지 않으며, 보다 저온으로 함으로써 에칭 속도를 한층 저하시킬 수 있다. 또한, 상술한 고온 진공 로 이외의 가열 장치를 이용해도 무방하다.
수용 용기는, 내부 공간이 형성되어 있으며, 상기에서 설명한 구성(조성)이라면 형상은 임의이다. 예를 들면, 외형이 원주상이어도 무방하며, 입방체상 또는 직방체상이어도 무방하다.
10　고온 진공 로(반도체 제조 장치)
21　본 가열실
22　예비 가열실
30　도가니(수용 용기)
40　단결정 SiC 기판
41　에피택셜층
42　이온 주입 부분

Claims (10)

  1. Si의 증기압 하에서의 가열 처리에 의해 에칭되는 단결정 SiC 기판을 수용하는 수용 용기로서,
    상기 수용 용기는, 탄탈 금속으로 이루어지면서, 내부 공간 측에 탄화탄탈층이 설치되고, 상기 탄화탄탈층의 내부 공간 측에 추가로 탄탈실리사이드층이 설치된 것을 특징으로 하는 수용 용기.
  2. 청구항 1에 있어서,
    수용된 상기 단결정 SiC 기판의 적어도 상방의 벽면에 있어서, 상기 탄탈실리사이드층이 설치되어 있는 것을 특징으로 하는 수용 용기.
  3. 청구항 1에 있어서,
    상기 탄탈실리사이드층은, 내부 공간을 형성하는 벽면의 전체에 걸쳐서 설치되어 있는 것을 특징으로 하는 수용 용기.
  4. 청구항 1에 있어서,
    이온이 주입된 상기 단결정 SiC 기판의 표면의 이온 주입 부족 부분을 제거하는 에칭 공정에 있어서, 상기 단결정 SiC 기판을 수용하기 위해 이용되는 것을 특징으로 하는 수용 용기.
  5. 청구항 1에 있어서,
    에피택셜층을 형성하기 전의 상기 단결정 SiC 기판에 행해지는 에칭 공정에 있어서, 상기 단결정 SiC 기판을 수용하기 위해 이용되는 것을 특징으로 하는 수용 용기.
  6. 청구항 1에 있어서,
    상기 탄탈실리사이드층은, 1㎛에서 300㎛의 두께로 설치되어 있는 것을 특징으로 하는 수용 용기.
  7. 청구항 1에 있어서,
    상기 탄탈실리사이드층은, TaSi2로 이루어진 것을 특징으로 하는 수용 용기.
  8. Si의 증기압 하에서의 가열 처리에 의해 에칭되는 단결정 SiC 기판을 수용하는 수용 용기의 제조 방법으로서,
    수용 용기의 일부를 구성하는 탄화탄탈층에, 용융한 Si를 접촉시킨 상태로 가열함으로써, 탄탈실리사이드층을 형성하는 공정을 포함하는 것을 특징으로 하는 수용 용기의 제조 방법.
  9. 청구항 1에 기재된 수용 용기를 이용하여, Si의 증기압 하에서의 가열 처리에 의해 에칭을 실시하는 반도체의 제조 방법.
  10. 청구항 1에 기재된 수용 용기를 구비한 반도체 제조 장치.
KR1020157015949A 2012-11-16 2013-11-15 수용 용기, 수용 용기의 제조 방법, 반도체의 제조 방법, 및 반도체 제조 장치 KR102067313B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2012-252754 2012-11-16
JP2012252754A JP6093154B2 (ja) 2012-11-16 2012-11-16 収容容器の製造方法
PCT/JP2013/006721 WO2014076964A1 (ja) 2012-11-16 2013-11-15 収容容器、収容容器の製造方法、半導体の製造方法、及び半導体製造装置

Publications (2)

Publication Number Publication Date
KR20150087310A true KR20150087310A (ko) 2015-07-29
KR102067313B1 KR102067313B1 (ko) 2020-01-16

Family

ID=50730895

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157015949A KR102067313B1 (ko) 2012-11-16 2013-11-15 수용 용기, 수용 용기의 제조 방법, 반도체의 제조 방법, 및 반도체 제조 장치

Country Status (7)

Country Link
US (1) US9704733B2 (ko)
EP (1) EP2922084B1 (ko)
JP (1) JP6093154B2 (ko)
KR (1) KR102067313B1 (ko)
CN (1) CN104854678B (ko)
TW (1) TWI627671B (ko)
WO (1) WO2014076964A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6247566B2 (ja) * 2014-02-28 2017-12-13 東洋炭素株式会社 加熱処理容器、加熱処理容器集合体、及び、半導体素子製造装置
CN107004585B (zh) * 2014-11-18 2020-02-11 东洋炭素株式会社 碳化硅基板处理方法
JP6751874B2 (ja) * 2014-11-18 2020-09-09 東洋炭素株式会社 ＳｉＣ基板のエッチング方法
JP6643029B2 (ja) * 2015-10-06 2020-02-12 東洋炭素株式会社 単結晶炭化ケイ素基板の加熱処理容器及びエッチング方法
US11359307B2 (en) * 2016-04-28 2022-06-14 Kwansei Gakuin Educational Foundation Vapour-phase epitaxial growth method, and method for producing substrate equipped with epitaxial layer
EP3854916A4 (en) * 2018-09-21 2022-06-22 Toyo Tanso Co., Ltd. PROCESS FOR MANUFACTURING A WAFER FOR FABRICATION OF DEVICES

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020083890A1 (en) * 1996-01-22 2002-07-04 Vodakov Yury Alexandrovich Tantalum crucible fabrication and treatment
JP2008016691A (ja) * 2006-07-07 2008-01-24 Kwansei Gakuin 単結晶炭化ケイ素基板の表面改質方法、単結晶炭化ケイ素薄膜の形成方法、イオン注入アニール方法及び単結晶炭化ケイ素基板、単結晶炭化ケイ素半導体基板
KR100822302B1 (ko) * 2006-10-13 2008-04-16 한국과학기술연구원 ＴａＳｉ₂-ＳｉＣ 나노 복합 피복층의 제조방법
JP2008230944A (ja) 2007-03-23 2008-10-02 Kwansei Gakuin 単結晶炭化ケイ素基板の表面平坦化方法、単結晶炭化ケイ素基板の製造方法、及び単結晶炭化ケイ素基板
JP2010265126A (ja) * 2009-05-12 2010-11-25 Kwansei Gakuin 単結晶ＳｉＣ基板、エピタキシャル成長層付き単結晶ＳｉＣ基板、ＳｉＣ基板、炭素供給フィード基板及び炭素ナノ材料付きＳｉＣ基板
JP2011233780A (ja) 2010-04-28 2011-11-17 Kwansei Gakuin Univ 半導体素子の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0247258A (ja) 1988-08-05 1990-02-16 Hitachi Ltd 薄膜形成用蒸発源
JP3550967B2 (ja) * 1997-09-11 2004-08-04 富士電機ホールディングス株式会社 炭化けい素基板の熱処理方法
JP2003234313A (ja) * 2002-02-07 2003-08-22 Kansai Tlo Kk ＳｉＣ基板表面の平坦化方法
US20060249073A1 (en) 2003-03-10 2006-11-09 The New Industry Research Organization Method of heat treatment and heat treatment apparatus
JP2008034464A (ja) 2006-07-26 2008-02-14 New Japan Radio Co Ltd 半導体装置の製造方法
JP5141227B2 (ja) 2007-12-12 2013-02-13 住友電気工業株式会社 半導体装置の製造方法
JP5398168B2 (ja) 2008-04-30 2014-01-29 株式会社東芝 炭化珪素半導体素子の製造方法および製造装置
US8986466B2 (en) * 2009-06-01 2015-03-24 Toyo Tanso Co., Ltd. Method for carburizing tantalum member, and tantalum member

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020083890A1 (en) * 1996-01-22 2002-07-04 Vodakov Yury Alexandrovich Tantalum crucible fabrication and treatment
JP2008016691A (ja) * 2006-07-07 2008-01-24 Kwansei Gakuin 単結晶炭化ケイ素基板の表面改質方法、単結晶炭化ケイ素薄膜の形成方法、イオン注入アニール方法及び単結晶炭化ケイ素基板、単結晶炭化ケイ素半導体基板
KR100822302B1 (ko) * 2006-10-13 2008-04-16 한국과학기술연구원 ＴａＳｉ₂-ＳｉＣ 나노 복합 피복층의 제조방법
JP2008230944A (ja) 2007-03-23 2008-10-02 Kwansei Gakuin 単結晶炭化ケイ素基板の表面平坦化方法、単結晶炭化ケイ素基板の製造方法、及び単結晶炭化ケイ素基板
JP2010265126A (ja) * 2009-05-12 2010-11-25 Kwansei Gakuin 単結晶ＳｉＣ基板、エピタキシャル成長層付き単結晶ＳｉＣ基板、ＳｉＣ基板、炭素供給フィード基板及び炭素ナノ材料付きＳｉＣ基板
JP2011233780A (ja) 2010-04-28 2011-11-17 Kwansei Gakuin Univ 半導体素子の製造方法

Also Published As

Publication number Publication date
US9704733B2 (en) 2017-07-11
EP2922084A1 (en) 2015-09-23
US20150255314A1 (en) 2015-09-10
TW201426864A (zh) 2014-07-01
WO2014076964A1 (ja) 2014-05-22
CN104854678A (zh) 2015-08-19
CN104854678B (zh) 2017-06-23
JP6093154B2 (ja) 2017-03-08
EP2922084B1 (en) 2018-01-10
JP2014103180A (ja) 2014-06-05
EP2922084A4 (en) 2016-06-15
KR102067313B1 (ko) 2020-01-16
TWI627671B (zh) 2018-06-21

Similar Documents

Publication Publication Date Title
KR20150087310A (ko) 수용 용기, 수용 용기의 제조 방법, 반도체의 제조 방법, 및 반도체 제조 장치
EP3223303B1 (en) Etching method for sic substrate and use of holding container
TWI671438B (zh) ＳｉＣ（碳化矽）種晶之加工變質層的除去方法、ＳｉＣ種晶及ＳｉＣ基板之製造方法
WO2014076963A1 (ja) 単結晶ＳｉＣ基板の表面処理方法及び単結晶ＳｉＣ基板
JP2008016691A (ja) 単結晶炭化ケイ素基板の表面改質方法、単結晶炭化ケイ素薄膜の形成方法、イオン注入アニール方法及び単結晶炭化ケイ素基板、単結晶炭化ケイ素半導体基板
US9644894B2 (en) Semiconductor device manufacturing apparatus
JP6751875B2 (ja) ＳｉＣ基板の表面処理方法
US20170121848A1 (en) SURFACE TREATMENT METHOD FOR SiC SUBSTRATES, SiC SUBSTRATE, AND SEMICONDUCTOR PRODUCTION METHOD
JP6151581B2 (ja) 単結晶ＳｉＣ基板の表面処理方法及び単結晶ＳｉＣ基板の製造方法
WO2020059810A1 (ja) デバイス作製用ウエハの製造方法
JP5934633B2 (ja) 単結晶ＳｉＣ基板の表面処理方法及び単結晶ＳｉＣ基板の製造方法
WO2017104133A1 (ja) 溶液成長法、台座、及び単結晶ＳｉＣの製造方法
WO2014122768A1 (ja) 単結晶炭化珪素基板およびその製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right