KR20150084879A - 비정질 금속 박막 비선형 레지스터 - Google Patents

비정질 금속 박막 비선형 레지스터 Download PDF

Info

Publication number
KR20150084879A
KR20150084879A KR1020157014507A KR20157014507A KR20150084879A KR 20150084879 A KR20150084879 A KR 20150084879A KR 1020157014507 A KR1020157014507 A KR 1020157014507A KR 20157014507 A KR20157014507 A KR 20157014507A KR 20150084879 A KR20150084879 A KR 20150084879A
Authority
KR
South Korea
Prior art keywords
amorphous metal
thin film
metal thin
interconnect
insulator
Prior art date
Application number
KR1020157014507A
Other languages
English (en)
Other versions
KR102155920B1 (ko
Inventor
3세 윌리엄 이. 코웰
Original Assignee
오레곤 스테이트 유니버시티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오레곤 스테이트 유니버시티 filed Critical 오레곤 스테이트 유니버시티
Publication of KR20150084879A publication Critical patent/KR20150084879A/ko
Application granted granted Critical
Publication of KR102155920B1 publication Critical patent/KR102155920B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/075—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques
    • H01C17/12—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques by sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/006—Thin film resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermistors And Varistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

비정질 금속 박막 비선형 레지스터(AMNR)가 제공된다. AMNR은 대칭 비선형 전류-전압(I-V) 특성을 보유하는 전자 장치이며, 이의 예시 배열은 하부 비정질 금속 박막(AMTF) 상호연결부, AMTF 상호연결부의 정상부에 위치한 박막 절연체, 및 절연체의 정상부에 위치하고 동일한 물리 평면에 배치된 2개의 상부 도전성 접속부를 포함하는 세가지의 순차 증착된 층을 포함할 수 있다.

Description

비정질 금속 박막 비선형 레지스터{AMORPHOUS METAL THIN-FILM NON-LINEAR RESISTOR}
정부 실시권
본 발명은 국립 과학 재단에 의해 서명된 CHE-1102637 하에서 정부 지원으로 이루어졌다. 정부는 본 발명에 대한 특정 권리를 갖는다.
본 발명의 분야
본 발명은 일반적으로 비정질 금속 박막 비선형 레지스터(AMNR)에 관한 것으로서, 이는 대칭 비선형 전류-전압(I-V) 특성을 보유하는 전자 장치이며, 이의 예시 배열은 하부 비정질 금속 박막(AMTF) 상호연결부, AMTF 상호연결부의 정상부에 위치한 박막 절연체, 및 절연체의 정상부에 위치하고 동일한 물리 평면에 위치한 2개의 상부 도전성 접속부를 포함하는 세가지의 순차 증착된 층을 포함할 수 있다.
레지스터는 통상 인가된 전압의 극성과 관련된 대칭 전류-전압(I-V) 특성을 가지는 전자 장치이다. 하지만, 현존하는 박막 비선형 레지스터는, 인가된 전압의 극성과 관련된 I-V 대칭의 부족이라는 단점을 갖는다. 이러한 대칭의 부족은, 액정 또는 유기 발광 다이오드 디스플레이 뒤판 및 전자기 센서 어레이 등에서 사용되는 신호 제어를 비롯한 상당히 다양한 응용예에서 상기 비선형 레지스터의 사용을 크게 제한한다. 따라서, 인가된 전압의 극성과 관련된 I-V 대칭을 나타내는 박막 비선형 레지스터를 제공하는 것은 당업계에 있어서 중요한 진전이 될 것이다.
이러한 관점 중 하나로, 본 발명은 대칭 비선형 전류-전압 특성을 보유하는 비정질 금속 박막 비선형 레지스터(AMNR)로서, 비정질 금속 상호연결부, 상호연결부 위에 배치되는 절연체 층, 및 절연체 층과 상호연결부 위에 배치되는 제1 및 제2 전기 접속부로서, 각 연결부의 적어도 각 부분이 상호연결부의 각 부분에 겹쳐져 절연체 층과 비정질 금속 상호연결부를 통해 제1 접속부에서 제2 접속부로의 전기 연통을 제공하는 것인 제1 및 제2 전기 접속부를 포함하는 비정질 금속 박막 비선형 레지스터를 제공한다. AMNR은, 제1 및 제2 전기 접속부에 인가된 전압이, 인가된 전압에 따라 비선형적으로 달라지고 인가된 전압의 극성에 따라 대칭적으로 달라지는 전류를 유도하도록 구성될 수 있다. 비정질 금속 박막(AMTF) 상호연결부는 원소 알루미늄, 티탄, 지르코늄, 구리, 니켈, 탄탈룸, 텅스텐, 붕소, 또는 규소 중 둘 이상을 함유할 수 있고 AMTF 상호연결부의 원자 조성의 5% 미만을 이루는 산소, 질소, 및 탄소의 수준을 포함할 수 있다. 절연체는 산소, 및 원소 알루미늄, 티탄, 지르코늄, 하프늄, 탄탈룸, 또는 규소 중 하나를 함유하는 산화물 재료를 포함할 수 있는 반면, 접속부는 금속 원소 알루미늄, 크롬, 몰리브덴, 티탄, 구리, 및 니켈, 인듐 주석 산화물, 및 이의 조합으로 만들어진 도전 재료를 포함할 수 있다. 바람직하게는, AMTF 상호연결부는 약 2 nm 미만의 평균 제곱근 표면 조도를 가질 수 있고 125 μΩ-cm 초과 및 400 μΩ-cm 미만의 저항률을 가질 수 있다.
추가 측면에서, 본 발명은 비정질 금속 박막 비선형 레지스터의 제작 방법으로서, 기판 상에 AMTF 상호연결부를 증착하는 단계, 상호연결부 위에 절연체 층을 증착하는 단계, 및 절연체 층 및 상호연결부 위에 제1 및 제2 전기 접속부를 형성하는 단계로서, 각 연결부의 적어도 각 부분이 상호연결부의 각 부분에 겹쳐져 절연체 층과 비정질 금속 상호연결부를 통해 제1 접속부에서 제2 접속부로의 전기 연통을 제공하는 것인 단계를 포함하는 방법을 제공한다. AMTF 상호연결부 층의 증착 단계는 직류 마그네트론 스퍼터링 및 무선 주파수 마그네트론 스퍼터링 중 하나 이상을 포함할 수 있고, 절연체 층의 증착 단계는 원자층 증착, 플라즈마 강화 화학 기상 증착, 무선 주파수 마그네트론 스퍼터링, 수용액 증착, 및 미스트 증착 중 하나 이상을 포함할 수 있다. 제1 및 제2 전기 접속부의 형성 단계는 열 증착, 직류 마그네트론 스퍼터링, 무선 주파수 마그네트론 스퍼터링, 및 전자빔 증착 중 하나 이상을 포함할 수 있다.
상술된 요약 및 하기 본 발명의 바람직한 구체예의 상세한 설명은 첨부된 도면과 함께 참고하였을 때 가장 잘 이해된다:
도 1a, 1b에는 각각 하향 관점 및 B-B를 따라 취한 횡단면 관점의, 본 발명에 따른 비정질 금속 박막 비선형 레지스터(AMNR)의 예시 배열이 개략적으로 도시된다;
도 2a, 2b에는 제1 접속부에서 제2 접속부로 AMNR을 통해 이동하는 전자의 도전로 및 각각 접속부 사이를 이동하는 전자의 전도에 의해 경험되는 저항 변화가 개략적으로 도시된다;
도 3a에는 결정질 알루미늄 박막 및 비정질 금속 박막의 표면 조도의 원자력 현미경 데이타가 도시된다;
도 3b는 표면 조도가 결정질 및 비정질 박막의 절연체 두께 및 인터페이스 퀄리티를 갖는 효과를 개략적으로 나타낸다;
도 4a에는 비정질 금속 박막(AMTF) 하부 전극, Al2O3 절연체, 및 알루미늄 상부 전극으로 제작된 금속-절연체-금속(MIM) 다이오드의 전류-전압 특성이 도시된다;
도 4b에는 도 4a에 제시된 MIM 다이오드와 동시 제작된 AMNR로서, AMTF 상호연결부, Al2O3 절연체, 및 알루미늄 상부 접속부를 보유하는 AMNR의 전류-전압 특성이 도시된다.
이러한 관점 중 하나로, 본 발명은 비정질 금속 박막 비선형 레지스터(AMNR)로서, 2개의 접속부 사이에 인가된 전위 전압차를 증가시킴에 따라 전자 전류 규모가 비선형적으로 (예, 기하급수적으로) 증가하는 전자 장치를 제공한다. 전류 규모의 특징적 증가는 양 및 음 인가된 전위 전압차(즉, 극성 대칭 전류-전압 특성)와 유사하다. 이에 따라, 본 발명의 AMNR은, 비선형 저항 장치가 신호 제어, 예컨대 액정 또는 유기 발광 다이오드 디스플레이 뒤판, 전자기 센서 어레이, 또는 과전압 회로 보호 방식에 적합한 경우 광범위한 범위의 전자 응용예에서 유용성을 찾아볼 수 있다.
도 1a-1b로 돌아와서, 각각 하향 관점 및 측면 횡단면 관점으로 도시된 세가지의 박막 층을 포함하는 예시 AMNR(100)이 도시된다. 비정질 금속 박막(AMTF) 상호연결부(10)는 직류(DC) 마그네트론 스퍼터링, 무선 주파수(RF) 마그네트론 스퍼터링, 또는 기타 적당한 공정을 통해 기판(40) 상에 증착되는 패턴화된 층으로서 제공될 수 있다. 임의의 특정한 이론과 결부시키고자 하는 것은 아니지만, AMTF 상호연결부(10)의 표면은 초평활(ultra-smooth)하며, 평균 제곱근(RMS) 표면 조도가 2 nm 미만인 것이 중요한 것으로 여겨진다. AMTF 상호연결부(10)는 전도성이고, 예를 들어 125 μΩ-cm 초과 및 400 μΩ-cm 미만의 저항률, 및 1 미크론 미만의 두께를 가질 수 있다. AMTF 상호연결부(10)의 조성은 알루미늄, 티탄, 지르코늄, 구리, 니켈, 탄탈룸, 또는 텅스텐 등의 금속 원소에서 선택된 2개 이상의 금속 성분을 함유할 수 있다. AMTF 상호연결부(10)는 붕소 또는 규소를 또한 함유할 수 있다.
두께가 200 nm 미만인 절연체(20)는 원자층 증착(ALD), 플라즈마 강화 화학 기상 증착(PECVD), RF 마그네트론 스퍼터링, 수용액 증착, 또는 기타 적당한 공정 등을 통해 AMTF 상호연결부(10) 상에 증착될 수 있다. 절연체(20)는 금속 산화물과 금속 성분 또는 메탈로이드 성분, 예컨대 알루미늄, 지르코늄, 하프늄, 탄탈룸, 티탄, 규소 또는 붕소를 포함할 수 있다.
AMNR(100)의 정상부 층은 전류(I)가 흐르는 2개의 전도성 박막 접속부(30, 32)를 포함할 수 있다. 상부 접속부(30, 32)는 DC 또는 RF 마그네트론 스퍼터링, 열 증착, 전자빔 증착, 또는 기타 적당한 공정 등을 통해 증착될 수 있고, 상부 접속부(30, 32)의 조성은 금속 알루미늄, 크롬, 몰리브덴, 니켈, 구리, 티탄, 또는 인듐 주석 산화물의 전도성 금속 산화물일 수 있다.
접속부(30, 32)는 하부 AMTF 상호연결부(10)를 가로지르고 도 1a에 도시된 바와 같이 파선에 의해 묶인 영역인 AMNR 활성 영역(AA)의 치수를 제어하도록 구성될 수 있다. AMNR 상부 접속부(30, 32)의 치수와 조합된 AMTF 상호연결부(10)가 AMNR 활성 영역(AA)의 치수를 결정한다. 구체적으로는, AMNR(100)의 활성 영역(AA)은, 상부 접속부(30, 32)가 비정질 금속 상호연결부(10) 뿐만 아니라 접속부(30, 32) 사이의 상호연결부 영역도 겹치는 영역으로서 규정될 수 있다. 임의의 특정한 이론과 결부시키고자 하는 것은 아니지만, AMNR 활성 영역 치수는, 상부 접속부(30, 32)가, I-V 특성에 가장 많이 기여하는 것으로 여겨지는 비정질 금속 상호연결부(10)를 겹치는 인터페이스를 갖는 AMNR(100)의 전류-전압(I-V) 특성에 직접적으로 연관되는 것으로 여겨진다. 예를 들면, AMNR 활성 영역(AA)을 증가 또는 감소시킴으로써, 접속부(30, 32) 사이의 동일한 인가된 전압차에서 상부 접속부(30, 32) 사이에 구현되는 달성가능 전류 규모는 각각 증가되거나 감소될 수 있다. AMNR 활성 영역(AA)의 조절은 비정질 금속 상호연결부 및 상부 접속부의 패턴화를 통해 광범위한 범위의 AMNR의 것을 일치하게 제작하는 능력을 생성하는 AMNR 전류-전압 특성의 조절을 허용한다.
AMNR 활성 영역(AA)의 크기는 전자 응용예에 요구되는 최대 전류 규모로 엔지니어링될 수 있다. 5 x 10-6 A에 근접한 전류는 1.25 x 10-9 m2의 활성 영역을 갖는 AMNR을 통해 용이하게 실현된다. 전류 규모는 AMNR 활성 영역에 따라 선형적으로 조정된다. 따라서, 1 x 10-3 A의 전류 규모는 1.25 x 10-6 m2 범위의 AMNR 활성 영역을 필요로 할 수 있다. AMNR 활성 영역의 제어를 통해, 1 x 10-9 A 내지 1 x 10-3 A의 최대 전류 규모가 구현될 수 있다.
AMNR 비정질 금속 박막 상호연결부(10) 및/또는 상부 접속부(30, 32)의 패턴화는 포토리소그래픽 패턴화 또는 선택적 증착 또는 기타 적당한 공정을 통해 달성될 수 있다. 포토리소그래픽 패턴화는 포토레지스트가 부족한 영역에서 막 재료의 물리적 제거와 함께 포토레지스트의 사용을 통해 재료의 블랭킷 막(즉, 비정질 금속의 박막)에 패턴을 전사한다. 선택적 증착은, 쉐도우-마스크의 사용을 통해 막 재료의 패턴화된 증착을 허용함으로서 패턴화된 막을 생성한다. 상부 접속부와 하부 비정질 금속 상호연결부 사이의 영역 겹침부의 치수는 1 x 10-12 m2 내지 1 x 10-6 m2일 수 있다. AMTF 상호연결부(10)와 상부 접속부(30, 32) 사이의 절연체(20) 두께는 또한 AMNR(100)의 I-V 특성을 제어할 수 있다. AMTF 상호연결부(10) 및 상부 접속부(30, 32)가 원하는 형상(예, 패턴화된 것)을 갖도록 형성될 수 있지만, 절연체(20)는 패턴화되거나 되지 않을 수 있다.
도 2a에는 AMNR(100)을 통해 접속부(30)에서 접속부(32)로의 전자 경로가 제시된다. 2개의 접속부(30, 32) 사이의 전자 경로는, 접속부(30, 32)와 절연체(20) 사이에 형성된 2개의 인터페이스(인터페이스 A 및 D) 및 절연체(20)와 AMTF 상호연결부(10) 사이에 형성된 2개의 인터페이스(인터페이스 B 및 C)를 가로지른다. 인터페이스 A, D는 상부 접속부(30, 32)가 절연체(20) 상에 증착되는 경우 일치하게 형성될 수 있고, 이에 따라 전자 전도에 동일한 저항을 갖는다. 유사하게, 인터페이스 B, C는 절연체(20)가 AMTF 상호연결부(10) 상에 증착되는 경우 일치하게 형성되어 전자 전도에 동일한 저항을 나타낼 수 있다.
도 2b에는 상부 접속부(30, 32) 사이를 이동하는 전자에 의해 경험되는 전도에 대한 저항이 개략적으로 도시되고, AMNR(100)의 극성 대칭이 그래프로 제시된다. 금속 저항(즉, 상부 접속부(30, 32) 및 AMTF 상호연결부(10)의 저항)은 절연체(20)의 저항보다 낮을 수 있다. 절연체(20)의 저항은 금속 층, 즉 접속부(30, 32)의 저항에 비해 높을 수 있고, AMNR(100)의 전체 저항의 대부분을 차지할 수 있다. 인터페이스 A, B, C, D의 저항은 금속 층, 즉 접속부(30, 32)의 것에 비해 높을 수 있다. 도 2b에는 전자 전도에 의해 직면하는 저항 변화가 접속부(30)에서 접속부(32) 및 접속부(32)에서 접속부(30)로의 경로와 동일하다는 것이 도시된다. 따라서, AMNR 저항은, 접속부(30)가 접속부(32)에 비해 인가된 전압이 더 높은 것이든, 또는 접속부(32)가 접속부(30)에 비해 인가된 전압이 더 높은 것이든 동일하다. 둘 중 어느 하나의 전압 인가 시나리오에서의 동일 저항은 대칭 AMNR I-V 특성을 유발한다. 인터페이스 A, B, C, D의 저항은 절연체(20) 저항의 저항보다 더 높은 것으로 확인되지만, 사용되는 막 및 재료를 증착시키는 데 사용된 제작 기법에 따라 낮아질 수 있다는 것을 유념한다.
도 2b에 의해 기술된 방식으로 I-V 대칭을 실현하기 위해, AMTF 상호연결부(10)는 초평활 표면을 보유해야 한다. 도 2b에 제시된 바와 같이, AMNR의 도전 전자에 의해 경험되는 가장 큰 저항은 상부 접속부(30, 32)와 AMTF 상호연결부(10)(즉, 인터페이스 A, B, C, D와 절연체(20)) 사이에 위치한다. 접속부(30, 32) 및 AMTF 상호연결부(10)의 저항은 유의적으로 더 낮다. 따라서, AMNR(100)의 I-V 특성은, 인터페이스 A, B, C, D 및 절연체(20)를 포함하는, 접속부(30, 32)와 AMTF 상호연결부(10) 사이의 전자 전도에 의해 대부분을 차지하게 된다. 표면 조도는 AMNR 활성 영역(AA)에 걸쳐 계면 퀄리티 및 절연체(20) 균일성을 저하시키고, 장치 비대칭을 증가시킨다. 도 3a에는 결정질 금속 및 AMTF의 표면 형태 데이타가 제시된다. 이 데이타는 원자력 현미경(AFM)을 사용하여 동일 영역에서 측정되며 동일 비율의 축으로 제시된다. AMTF 표면은, 0.2 nm RMS로, 결정질 금속 표면, 5 nm RMS보다 유의적으로 더 평활하다.
도 3b에는 AMNR I-V 대칭과 관련하여 거친 결정질 금속 상호연결부에 대한 초평활 AMTF 표면 형태 상호연결부의 이점이 개략적으로 도시된다. I-V 대칭을 생성하기 위해, 상호연결부(10)와 절연체(20) 사이의 인터페이스는 AMNR 활성 영역(AA)에 대해 균일해야 한다. 표면 조도는, 거친 막의 높은 포인트(예, 포인트 b) 상에 증착된 절연체 두께가 낮은 포인트(예, 포인트 c)에 증착된 절연체 두께와 상이하도록 절연체의 증착에 영향을 미칠 수 있다(도 3a). 평활 막 상의 증착은 포인트 b 및 c가 동일한 인터페이스 특성, 예컨대 증착된 절연체 두께를 보유하도록 균일한 인터페이스를 생성한다(도 3b).
절연체 두께 상에 표면 조도를 갖는 효과는 또한 거친 상호연결부로 제작된 AMNR에서 저하된 대칭의 원인을 제공하는 것이다. AMNR(100)의 절연체(20)를 통한 전자 전도 메카니즘은 절연체(20)에 인가된 전계와 서로 관련된다. 절연체(20)에 인가된 전계(E)는 절연체에 걸친 전압(V) 나누기 절연체 두께(s)와 같다. 도 3b에 도시된 바와 같이, 거친 막 상에 증착된 절연체(20) 두께는 다르지만(즉, s1 ≠ s2), 초평활 절연체(20) 상에 증착된 절연체(20) 두께는 균일하다(즉, s1 = s2). 거친 상호연결부로 제작된 AMNR에서는 도전 전자가 불균일한 전계를 경험하지만, 초평활 AMTF 상호연결부로 제작된 AMNR에서는 도전 전자가 균일한 전계를 경험하게 된다. AMTF 상호연결부의 초평활 표면은 이에 따라 AMNR I-V 대칭이 가능할 수 있다.
AMNR(100)의 절연체(20)를 통한 전자 전도는 장치의 I-V 특성의 대부분을 차지할 수 있다. 따라서, 절연체 재료의 선택은 AMNR(100)의 전류 전도 메카니즘을 결정한다. AMNR(100)의 I-V 특성은 비정질 금속 상호연결부(10), 상부 접속부(30, 32), 및/또는 절연체(20)의 재료 조성을 달라지게 함으로써 조절될 수 있다. 비정질 금속 상호연결부(10)의 조성은 비정질 금속(10)과 절연체(20) 사이의 인터페이스에서 인터페이스의 전기적 성질의 결정에 참여하게 된다. 유사하게, 상부 접속부 재료의 조성은 절연체(20)와 접속부(30, 32) 사이의 인터페이스의 전기적 성질에 영향을 미친다. 절연체(20)의 조성은 인터페이스 둘다 뿐만 아니라 절연체(20) 자체의 전기적 성질에도 영향을 미친다.
AMNR(100)의 I-V 특성은 인가된 전압(V)과 생성된 전류(I) 사이의 기하급수적 관계로서 수학적으로 기술될 수 있다. 기하급수적 I-V 특성의 2가지 기하급수적 형태가 존재한다:
Figure pct00001
및
Figure pct00002
여기서, C1은 전자 유효 질량, 주입 인터페이스에서 배리어 높이, 및 절연체 두께와 관련된 상수이고, C2는 절연체 유전율의 역의 제곱근, 유전체 두께, 및 밴드갭에서 전자 트랩의 깊이와 관련된 상수이다. AMNR 재료 및 제작 기법의 선택을 통해, AMNR I-V 특성은 식 1, 식 2, 또는 식 1 및 식 2의 조합과 유사하게 엔지니어링될 수 있다. AMNR I-V 특성의 제어는 원래의 AMTF 상호연결부/절연체 및 절연체/상부 접속부 인터페이스 및 균일한 절연체 두께를 생성하는 초평활 AMTF 표면을 통해 가능하게 된다.
실시예
AMTF 하부 전극으로 제작된 금속-절연체-금속(MIM) 다이오드와 AMNR(100) 사이의 I-V 특성의 비교는 2개의 장치 사이의 대칭에서의 차이를 예시한다. 도 4a에는 TiAl AMTF 하부 전극, Al2O3 절연체, 및 알루미늄 상부 전극을 보유하는 MIM 다이오드의 I-V 특성이 제시된다. 1 μΑ의 전류 규모에 도달된 전압 규모는 음 극성에서 5.1 V이고 양 극성에서 6.3 V였다.
도 4b에는 도 4a에 도시된 MIM 다이오드와 동시에 제작된 AMNR의 I-V 특성이 제시된다. AMNR(100)은 TiAl AMTF 상호연결부(10), Al2O3 절연체(20), 및 알루미늄 상부 접속부(30, 32)를 가졌다. 1 μΑ의 전류 규모에 도달된 전압 규모는 음 극성에서 11.8이고 양 극성에서 11.6이었다. AMNR(100)은 이에 따라 대칭 I-V 특성을 보유하는 것으로 제시되었고 새로운 부류의 박막 전자 장치를 나타낸다. 양 장치에서의 절연체 층은 10 nm 두께였다. 양 장치의 접속부(들)와 상호연결부 사이에서 겹친 영역은 1 x 10-8 m2였다. AMNR은 2개의 상기 영역을 가졌으며, 따라서 전류가 확인되는 총 영역은 2 x 10-8 m2였다는 것을 유념한다. 두개의 예시 장치는, 1) 200 nm 두께의 TiAl 하부 전극(MIM) 및 200 nm 두께의 하부 상호연결부(AMNR)의 DC 마그네트론 스퍼터링 및 쉐도우-마스크화 패터닝, 2) Al2O3 절연체의 원자층 증착(ALD), 및 3) 500 nm 두께의 Al 상부 전극(MIM) 및 500 nm 두께의 상부 접속부(AMNR)의 열 증착 및 쉐도우-마스크화 패터닝을 통해 동일 기판 상에서 동시에 처리되었다. TiAl 층의 DC 마그네트론 스퍼터링은, 3 대 1의 Al 대 Ti 비율, 3 인치 반경 및 0.25 인지 두께를 갖는 환형 TiAl 타겟과 60 W의 전력을 사용하는 20 seem의 흐름 및 3 mTorr의 압력에서 Ar 플라즈마 기체를 사용하여 실시되었다. ALD 증착에는 300℃ 온도에서 트리메틸알루미늄 및 탈이온수의 교차 펄스가 사용되었다. 고체 Al 클립 공급원이 사용된 상부 접속부의 열 증착은 30 mTorr의 진공에서 착수되었다.
본 발명의 이러한 장점 및 기타 장점은 상기 명세서로부터 당업자에게 자명할 것이다. 따라서, 당업자라면 본 발명의 광범위한 발명 개념으로부터 벗어나는 일 없이 상기 기술된 구체예에 변화 또는 변형이 일어날 수 있음을 알 것이다. 따라서, 본 발명은 본원에 기술된 특정 구체예로 한정되는 것은 아니지만, 청구범위에 제시된 본 발명의 범위 및 취지 내에 있는 모든 변화 및 변형을 포함하고자 한다는 것을 이해하여야 한다.

Claims (11)

  1. 대칭 비선형 전류-전압 특성을 보유하는 비정질 금속 박막 비선형 레지스터로서,
    비정질 금속 박막 상호연결부;
    상호연결부 위에 배치되는 절연체 층; 및
    절연체 층과 상호연결부의 선택된 표면 위에 배치되는 제1 및 제2 전기 접속부로서, 각 연결부의 적어도 각 부분이 상호연결부의 각 부분에 겹쳐져 절연체 층과 비정질 금속 상호연결부를 통해 제1 접속부에서 제2 접속부로의 전기 연통을 제공하는 것인 제1 및 제2 전기 접속부
    를 포함하고, 이에 의해 제1 및 제2 전기 접속부에 인가된 전압이, 인가된 전압에 따라 비선형적으로 달라지고 인가된 전압의 극성에 따라 대칭적으로 달라지는 전류를 유도하는 것인 비정질 금속 박막 비선형 레지스터.
  2. 제1항에 있어서, 비정질 금속 박막 상호연결부는 원소 알루미늄, 티탄, 지르코늄, 구리, 니켈, 탄탈룸, 텅스텐, 붕소, 또는 규소 중 둘 이상을 함유하는 것인 비정질 금속 박막 비선형 레지스터.
  3. 제1항 또는 제2항에 있어서, 비정질 금속 박막 상호연결부는 비정질 금속 상호연결부의 원자 조성의 5% 미만을 이루는 산소, 질소, 및 탄소의 수준을 포함하는 것인 비정질 금속 박막 비선형 레지스터.
  4. 제1항 내지 제3항 중 어느 하나의 항에 있어서, 절연체는 산소, 및 원소 알루미늄, 티탄, 지르코늄, 하프늄, 탄탈룸, 또는 규소 중 하나를 함유하는 산화물 재료를 포함하는 것인 비정질 금속 박막 비선형 레지스터.
  5. 제1항 내지 제4항 중 어느 하나의 항에 있어서, 접속부는 금속 원소 알루미늄, 크롬, 몰리브덴, 티탄, 구리, 및 니켈, 인듐 주석 산화물, 및 이의 조합으로 만들어진 도전 재료를 포함하는 것인 비정질 금속 박막 비선형 레지스터.
  6. 제1항 내지 제5항 중 어느 하나의 항에 있어서, 비정질 금속 박막 상호연결부는 평균 제곱근 표면 조도가 약 2 nm 미만인 비정질 금속 박막 비선형 레지스터.
  7. 제1항 내지 제6항 중 어느 하나의 항에 있어서, 비정질 금속 박막 상호연결부는 저항률이 125 μΩ-cm 초과 및 400 μΩ-cm 미만인 비정질 금속 박막 비선형 레지스터.
  8. 비정질 금속 박막 비선형 레지스터의 제작 방법으로서,
    기판 상에 비정질 금속 박막 상호연결부를 증착하는 단계;
    상호연결부 위에 절연체 층을 증착하는 단계; 및
    절연체 층 및 상호연결부의 선택된 표면 위에 제1 및 제2 전기 접속부를 형성하는 단계로서, 각 연결부의 적어도 각 부분이 상호연결부의 각 부분에 겹쳐져 절연체 층과 비정질 금속 상호연결부를 통해 제1 접속부에서 제2 접속부로의 전기 연통을 제공하는 것인 단계
    를 포함하고, 이에 의해 제1 및 제2 전기 접속부에 인가된 전압이, 인가된 전압에 따라 비선형적으로 달라지고 인가된 전압의 극성에 따라 대칭적으로 달라지는 전류를 유도하는 것인 방법.
  9. 제8항에 있어서, 비정질 금속 박막 상호연결부 층의 증착 단계는 직류 마그네트론 스퍼터링 및 무선 주파수 마그네트론 스퍼터링 중 하나 이상을 포함하는 것인 방법.
  10. 제8항 또는 제9항에 있어서, 절연체 층의 증착 단계는 원자층 증착, 플라즈마 강화 화학 기상 증착, 무선 주파수 마그네트론 스퍼터링, 수용액 증착, 및 미스트 증착 중 하나 이상을 포함하는 것인 방법.
  11. 제8항 내지 제10항 중 어느 하나의 항에 있어서, 제1 및 제2 전기 접속부의 형성 단계는 열 증착, 직류 마그네트론 스퍼터링, 무선 주파수 마그네트론 스퍼터링, 및 전자빔 증착 중 하나 이상을 포함하는 것인 방법.
KR1020157014507A 2012-11-12 2013-10-30 비정질 금속 박막 비선형 레지스터 KR102155920B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261725291P 2012-11-12 2012-11-12
US61/725,291 2012-11-12
PCT/US2013/067443 WO2014074360A1 (en) 2012-11-12 2013-10-30 Amorphous metal thin-film non-linear resistor

Publications (2)

Publication Number Publication Date
KR20150084879A true KR20150084879A (ko) 2015-07-22
KR102155920B1 KR102155920B1 (ko) 2020-09-15

Family

ID=50685081

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157014507A KR102155920B1 (ko) 2012-11-12 2013-10-30 비정질 금속 박막 비선형 레지스터

Country Status (6)

Country Link
US (1) US9099230B2 (ko)
JP (1) JP6212125B2 (ko)
KR (1) KR102155920B1 (ko)
CN (1) CN105264618B (ko)
TW (1) TWI532063B (ko)
WO (1) WO2014074360A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180054924A (ko) * 2015-10-13 2018-05-24 아모르픽스, 인크 비정질 금속 박막 비선형 저항기
KR20190018008A (ko) * 2016-07-07 2019-02-20 아모르픽스, 인크 비정질 금속 열전자 트랜지스터
US11183585B2 (en) 2018-03-30 2021-11-23 Amorphyx, Incorporated Amorphous metal thin film transistors

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2014057864A1 (ja) * 2012-10-10 2016-09-05 日本碍子株式会社 電圧非直線性抵抗素子
JPWO2014083977A1 (ja) * 2012-11-29 2017-01-05 日本碍子株式会社 電圧非直線性抵抗素子
US9419181B2 (en) * 2013-05-13 2016-08-16 Infineon Technologies Dresden Gmbh Electrode, an electronic device, and a method for manufacturing an optoelectronic device
JP2018524642A (ja) * 2015-07-24 2018-08-30 オレゴン ステイト ユニバーシティ アクティブなサブピクセル装置としてアモルファス金属非線形抵抗を使用した面内スイッチング液晶ディスプレイ・バックプレーン
US11741913B2 (en) 2018-12-07 2023-08-29 Amorphyx, Incorporated Methods and circuits for diode-based display backplanes and electronic displays
CN114864609A (zh) * 2021-01-20 2022-08-05 京东方科技集团股份有限公司 有源像素传感器及平板探测器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555011A (ja) * 1991-08-27 1993-03-05 Ngk Insulators Ltd 電圧非直線抵抗体の製造方法
JPH05299210A (ja) * 1992-04-16 1993-11-12 Murata Mfg Co Ltd 薄膜バリスタの製造方法及び薄膜バリスタ
US6208234B1 (en) * 1998-04-29 2001-03-27 Morton International Resistors for electronic packaging

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57118601A (en) * 1981-01-16 1982-07-23 Suwa Seikosha Kk Nonlinear resistance element
JPS6450503A (en) * 1987-08-21 1989-02-27 Ngk Insulators Ltd Voltage-dependent nonlinear resistor
JPH01201848A (ja) 1988-02-05 1989-08-14 Fuji Photo Film Co Ltd 磁気光学薄膜
JP2706942B2 (ja) 1988-02-29 1998-01-28 京セラ株式会社 光センサー
CA2093111C (en) * 1993-03-31 1997-03-18 Thomas W. Macelwee High value resistive load for an integrated circuit
JPH07122406A (ja) 1993-10-22 1995-05-12 Hokuriku Electric Ind Co Ltd チップ状ヒューズ抵抗器とその製造方法
DE69500790T2 (de) 1994-05-26 1998-04-09 Teijin Ltd Optisches Aufzeichnungsmedium
US5665625A (en) * 1995-05-19 1997-09-09 Micron Technology, Inc. Method of forming capacitors having an amorphous electrically conductive layer
GB9525784D0 (en) 1995-12-16 1996-02-14 Philips Electronics Nv Hot carrier transistors and their manufacture
US5742471A (en) 1996-11-25 1998-04-21 The Regents Of The University Of California Nanostructure multilayer dielectric materials for capacitors and insulators
EP1221178A1 (en) 1999-10-15 2002-07-10 ASM America, Inc. Method for depositing nanolaminate thin films on sensitive surfaces
US6376349B1 (en) 2000-01-19 2002-04-23 Motorola, Inc. Process for forming a semiconductor device and a conductive structure
US6660660B2 (en) 2000-10-10 2003-12-09 Asm International, Nv. Methods for making a dielectric stack in an integrated circuit
US6647614B1 (en) * 2000-10-20 2003-11-18 International Business Machines Corporation Method for changing an electrical resistance of a resistor
US6563185B2 (en) 2001-05-21 2003-05-13 The Regents Of The University Of Colorado High speed electron tunneling device and applications
JP3642061B2 (ja) 2003-05-19 2005-04-27 株式会社日立製作所 磁場計測装置
US6989573B2 (en) 2003-10-10 2006-01-24 Micron Technology, Inc. Lanthanide oxide/zirconium oxide atomic layer deposited nanolaminate gate dielectrics
JP2005123235A (ja) * 2003-10-14 2005-05-12 Matsushita Electric Ind Co Ltd アモルファス金属電極キャパシタ
US7722878B2 (en) 2004-06-17 2010-05-25 Boehringer Ingelheim Vetmedica, Inc. PRRSV subunit vaccines
US7084691B2 (en) * 2004-07-21 2006-08-01 Sharp Laboratories Of America, Inc. Mono-polarity switchable PCMO resistor trimmer
US7223695B2 (en) 2004-09-30 2007-05-29 Intel Corporation Methods to deposit metal alloy barrier layers
US7374964B2 (en) 2005-02-10 2008-05-20 Micron Technology, Inc. Atomic layer deposition of CeO2/Al2O3 films as gate dielectrics
US7696503B2 (en) 2005-06-17 2010-04-13 Macronix International Co., Ltd. Multi-level memory cell having phase change element and asymmetrical thermal boundary
US7759747B2 (en) 2006-08-31 2010-07-20 Micron Technology, Inc. Tantalum aluminum oxynitride high-κ dielectric
EP2259305A4 (en) * 2008-03-28 2014-06-18 Renesas Electronics Corp CONDENSER, SEMICONDUCTOR COMPONENT THEREWITH, METHOD FOR PRODUCING THE CONDENSER AND METHOD FOR PRODUCING THE SEMICONDUCTOR CONSTRUCTION ELEMENT
JP2010003742A (ja) * 2008-06-18 2010-01-07 Fujitsu Microelectronics Ltd 半導体装置、及び薄膜キャパシタの製造方法
KR20100096625A (ko) 2009-02-25 2010-09-02 삼성전기주식회사 커패시터 및 그 제조방법
US8436337B2 (en) * 2009-05-12 2013-05-07 The State of Oregon Acting By and Through The State Board of Higher Education on Behalf of Oregon State Unitiversity Amorphous multi-component metallic thin films for electronic devices
US8890287B2 (en) 2009-05-29 2014-11-18 Power Gold LLC Integrated nano-farad capacitors and method of formation
US8400257B2 (en) * 2010-08-24 2013-03-19 Stmicroelectronics Pte Ltd Via-less thin film resistor with a dielectric cap
WO2012129176A1 (en) * 2011-03-18 2012-09-27 The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University Amorphous multi-component metal/metal oxide nanolaminate metamaterials and devices based thereon

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555011A (ja) * 1991-08-27 1993-03-05 Ngk Insulators Ltd 電圧非直線抵抗体の製造方法
JPH05299210A (ja) * 1992-04-16 1993-11-12 Murata Mfg Co Ltd 薄膜バリスタの製造方法及び薄膜バリスタ
US6208234B1 (en) * 1998-04-29 2001-03-27 Morton International Resistors for electronic packaging

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180054924A (ko) * 2015-10-13 2018-05-24 아모르픽스, 인크 비정질 금속 박막 비선형 저항기
KR20190018008A (ko) * 2016-07-07 2019-02-20 아모르픽스, 인크 비정질 금속 열전자 트랜지스터
US11069799B2 (en) 2016-07-07 2021-07-20 Amorphyx, Incorporated Amorphous metal hot electron transistor
US11183585B2 (en) 2018-03-30 2021-11-23 Amorphyx, Incorporated Amorphous metal thin film transistors

Also Published As

Publication number Publication date
TWI532063B (zh) 2016-05-01
CN105264618B (zh) 2018-06-05
US20140368310A1 (en) 2014-12-18
KR102155920B1 (ko) 2020-09-15
JP2016502268A (ja) 2016-01-21
WO2014074360A1 (en) 2014-05-15
CN105264618A (zh) 2016-01-20
JP6212125B2 (ja) 2017-10-11
TW201432735A (zh) 2014-08-16
US9099230B2 (en) 2015-08-04

Similar Documents

Publication Publication Date Title
KR102155920B1 (ko) 비정질 금속 박막 비선형 레지스터
Miao et al. Continuous electrical tuning of the chemical composition of TaO x-based memristors
CA1270580A (en) Thin film electrical devices with amorphous carbon electrodes and method of making same
Oka et al. Spatial nonuniformity in resistive-switching memory effects of NiO
US10236398B2 (en) Method for manufacturing transparent electrode
Liu et al. Characteristics of multilevel storage and switching dynamics in resistive switching cell of Al2O3/HfO2/Al2O3 sandwich structure
KR101423925B1 (ko) 그래핀 다치 로직 소자, 이의 동작방법 및 이의 제조방법
JP6692439B2 (ja) アモルファス金属薄膜非線形抵抗
Mähne et al. Analog resistive switching behavior of Al/Nb2O5/Al device
JP6446521B2 (ja) 薄膜トランジスタの製造方法
Aydinoglu et al. Higher performance metal-insulator-metal diodes using multiple insulator layers
JP2019525461A (ja) アモルファス金属ホットエレクトロントランジスタ
Lee et al. Highly flexible and transparent memristive devices using cross-stacked oxide/metal/oxide electrode layers
CN107946189A (zh) 一种薄膜晶体管及其制备方法
CN109545960B (zh) 一种电导连续可变的忆阻器及其制备方法和应用
Jang et al. Ultra-low power, highly uniform polymer memory by inserted multilayer graphene electrode
EP2522041B1 (en) Electrically actuated switch
Kabir et al. Device Geometry Insights for Efficient Electrically Driven Insulator‐to‐Metal Transition in Vanadium Dioxide Thin‐Films
CN110867464B (zh) 基于1t1r结构的忆阻器及其制备方法、集成结构
Zaman et al. Experimental Verification of Current Conduction Mechanism for a Lithium Niobate Based Memristor
US11276820B2 (en) Memristor and neural network using same
CN108963070A (zh) 一种阻变存储器及其制作方法
US3906537A (en) Solid state element comprising semi-conductive glass composition exhibiting negative incremental resistance and threshold switching
Sun et al. Hybrid channel induced forming-free performance in nanocrystalline-Si: H/a-SiNx: H resistive switching memory
TW488024B (en) Metal contact structure for thin film transistor of liquid crystal display and the manufacturing method thereof

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant