KR20150083956A

KR20150083956A - 표시장치 및 이의 제조방법

Info

Publication number: KR20150083956A
Application number: KR1020140003530A
Authority: KR
Inventors: 권성규; 전형일
Original assignee: 삼성디스플레이 주식회사
Priority date: 2014-01-10
Filing date: 2014-01-10
Publication date: 2015-07-21
Also published as: US9335589B2; US20150198835A1

Abstract

표시장치 및 이의 제조방법에서, 제1 표시기판, 상기 제1 표시기판과 대향하여 결합하는 제2 표시기판, 상기 제1 및 제2 표시기판 중 선택된 어느 한 표시기판 상에 구비된 제1 및 제2 스페이서, 및 상기 선택된 표시기판과 상기 제1 스페이서 사이에 구비된 투명 전극을 포함한다.

Description

표시장치 및 이의 제조방법{DISPLAY APPARATUS AND METHOD OF MANUFACTURING THE SAME}

본 발명은 표시장치 및 이의 제조방법에 관한 것으로, 더욱 상세하게는 액정표시장치 및 이의 제조방법에 관한 것이다.

일반적으로, 액정표시장치는 박막 트랜지스터기판, 컬러필터기판 및 박막 트랜지스터기판과 컬러필터기판과의 사이에 개재된 액정층으로 이루어진다.

박막 트랜지스터기판은 화상을 나타내는 최소 단위인 복수의 화소로 이루어진다. 화소 각각은 게이트 라인, 데이터 라인, 박막 트랜지스터 및 화소전극을 구비한다. 게이트 라인과 데이터 라인은 게이트 신호와 데이터 신호를 각각 입력받고, 박막 트랜지스터의 게이트 전극과 소오스 전극에 각각 전기적으로 연결된다. 화소전극은 박막 트랜지스터의 드레인 전극에 전기적으로 연결된다.

한편, 컬러필터기판은 컬러필터층, 공통전극 및 스페이서를 구비한다. 컬러필터층은 레드, 그린 및 블루 색화소로 이루어지고, 공통전극은 컬러필터층 상에 형성되어 액정층을 사이에 두고 화소전극과 마주한다. 스페이서는 박막 트랜지스터기판과 컬러필터기판과의 사이에 액정층이 형성될 공간을 확보하기 위해 소정의 높이를 갖고 공통전극 상에 형성된다.

박막 트랜지스터기판과 컬러필터기판은 서로 대향하여 결합하고, 스페이서에 의해서 박막 트랜지스터기판과 컬러필터기판과의 사이에 확보된 이격공간에 액정이 주입된다. 이로써, 박막 트랜지스터기판과 컬러필터기판과의 사이에는 액정층이 형성되고, 액정층의 두께는 스페이서에 의해서 일정하게 유지된다.

본 발명의 목적은 고해상도 구조에 적절하게 스페이서의 사이즈를 제어할 수 있는 표시장치 및 이의 제조방법에 관한 것이다.

본 발명의 일측면에 따른 표시장치는 제1 표시기판, 상기 제1 표시기판과 대향하여 결합하는 제2 표시기판, 상기 제1 및 제2 표시기판 중 선택된 어느 한 표시기판 상에 구비된 제1 및 제2 스페이서, 및 상기 선택된 표시기판과 상기 제1 스페이서 사이에 구비된 투명 전극을 포함한다.

본 발명의 일측면에 따른 표시장치의 제조방법은 제1 표시기판을 형성하는 단계; 제2 표시기판을 형성하는 단계; 상기 제1 및 제2 표시기판 중 선택된 어느 한 표시기판 상에 제1 및 제2 스페이서를 형성하는 단계; 상기 선택된 표시기판과 상기 제1 스페이서 사이에 투명 전극을 형성하는 단계; 및 상기 제1 및 제2 스페이서를 사이에 두고 상기 제1 표시기판과 상기 제2 표시기판을 결합하는 단계를 포함한다.

본 발명에 따르면, 사이즈가 서로 다른 두 개의 스페이서를 액정표시장치에 형성하는데 있어서, 하프톤 또는 슬릿 마스크 공정을 생략하고, 초기 스페이서들이 구비되는 하부막의 성질을 서로 다르게 하고 열처리 공정 만으로, 서로 다른 사이즈를 갖는 제1 및 제2 스페이서를 형성할 수 있다.

따라서, 하프톤 또는 슬릿 마스크 공정을 생략할 수 있고, 사이즈 제어가 정밀하게 이루어질 수 있어 고해상도를 갖는 표시장치에 적용할 수 있다.

도 1은 본 발명의 일 실시예에 따른 액정표시장치를 나타낸 단면도이다.
도 2a 내지 도 2c는 하부막의 계면 에너지에 따른 패턴의 폭 및 높이 변화를 나타낸 평면도들이다.
도 3a 내지 도 3c는 도 2a 내지 도 2c 각각의 절단면도들이다.
도 4는 열처리 온도에 따른 폭의 변화를 나타낸 그래프이다.
도 5a는 도 1에 도시된 제2 표시기판의 평면도이다.
도 5b는 도 5a에 도시된 절단선 Ⅳ-Ⅳ`에 따라 절단한 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 제2 표시기판의 평면도이다.
도 7은 본 발명의 다른 실시예에 따른 액정표시장치를 나타낸 단면도이다.
도 8은 도 7에 도시된 제1 표시기판의 평면도이다.
도 9a 내지 도 9d는 도 1에 도시된 제1 및 제2 스페이서를 형성하는 과정을 나타낸 단면도들이다.
도 10a 내지 도 10d는 본 발명의 다른 실시예에 따른 제1 및 제2 스페이서의 제조 과정을 나타낸 단면도들이다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 일 실시예에 따른 액정표시장치를 나타낸 단면도이다.

도 1을 참조하면, 액정표시장치(400)는 제1 표시기판(100), 상기 제1 표시기판(100)과 마주하는 제2 표시기판(200) 및 상기 제1 표시기판(100)과 상기 제2 표시기판(200)과의 사이에 개재된 액정층(300)으로 이루어진다.

상기 제1 표시기판(100)은 제1 베이스 기판(110) 및 화소전극(130)을 포함한다.

상기 제1 베이스 기판(110)은 유리와 같은 투명한 절연성 물질로 이루어진다. 상기 제1 베이스 기판(110) 상에는 게이트 라인(GL), 데이터 라인 및 박막 트랜지스터가 구비된다. 설명의 편의상 도 1에서는 상기 데이터 라인 및 박막 트랜지스터는 생략하였다.

상기 제1 베이스 기판(110) 상에는 게이트 절연막(121) 및 보호막(122)이 구비된다. 상기 게이트 절연막(121)은 서로 직교하는 방향으로 연장되어 교차하는 상기 데이터 라인과 상기 게이트 라인(GL)을 전기적으로 절연시킨다. 상기 보호막(122)은 상기 게이트 절연막(121) 상에 구비되고 상기 박막 트랜지스터 및 데이터 라인을 커버한다. 상기 보호막(122)은 무기 절연막 및 유기 절연막이 순차적으로 적층된 이중막 구조를 갖거나, 무기 절연막 및 유기 절연막 중 어느 하나로 이루어진 단일막 구조를 가질 수 있다.

상기 보호막(122) 상에는 상기 화소 전극(130)이 구비된다. 상기 화소 전극(130)은 투명한 도전 물질인 인듐 틴 옥사이드(Indium Tin Oxide: ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide: IZO)로 이루어진다.

상기 제2 표시기판(200)은 제2 베이스 기판(210), 블랙 매트릭스(220), 컬러필터층(230), 오버 코팅층(240) 및 공통전극(250)을 포함한다.

상기 제2 베이스 기판(210)은 유리와 같은 투명한 절연성 물질로 이루어진다. 상기 블랙 매트릭스(220)는 상기 제2 베이스 기판(210)의 비유효 표시영역(NA) 상에 형성되고, 상기 컬러필터층(230)은 상기 제2 베이스 기판(210)의 유효 표시영역(EA) 상에 형성된다. 상기 컬러필터층(230)은 레드, 그린 및 블루 색화소(R, G, B)로 이루어지고, 각 색화소들 사이에는 상기 블랙 매트릭스(220)가 개재된다. 도 1에 도시된 바와 같이, 상기 각 색화소는 인접하는 상기 블랙 매트릭스(220)와 부분적으로 오버랩될 수 있다.

이때, 상기 블랙 매트릭스(220)와 상기 컬러필터층(230) 사이에는 단차가 발생한다. 상기 오버 코팅층(240)은 소정의 두께를 갖고 상기 블랙 매트릭스(220)와 상기 컬러필터층(230) 상에 형성되어 두 층 사이에서 발생하는 단차를 감소시킨다. 상기 공통전극(250)은 상기 오버 코팅층(240) 상에 균일한 두께로 형성된다. 상기 공통전극(250)은 상기 화소전극(130)과 동일하게 ITO 또는 IZO와 같은 투명한 도전 물질로 이루어진다.

상기 제1 및 제2 표시기판(100, 200) 사이에는 제1 및 제2 스페이서(261, 262)가 구비된다. 상기 제1 및 제2 스페이서(261, 262)는 상기 제1 및 제2 표시기판(100, 200) 중 선택된 어느 한 표시기판 상에 구비될 수 있다. 본 발명의 일 실시예로, 상기 선택된 표시기판은 상기 제2 표시기판(200)일 수 있다.

상기 제1 및 제2 스페이서(261, 262)는 상기 액정표시장치(400)의 개구율에 영향을 미치지 않도록 상기 액정표시장치(400)의 비유효 표시영역(NA)에 대응하여 형성된다. 도면에 도시하지는 않았으나, 상기 제1 및 제2 스페이서(261, 262)는 평면에서 볼 때 원 형상을 갖고, 상기 게이트 라인(GL) 또는 상기 데이터 라인을 따라서 도트의 형태로 배치될 수 있다.

상기 제1 스페이서(261)는 상기 제1 표시기판(100)과 접촉하여 상기 제1 및 제2 표시기판(200) 사이를 기 설정된 기준 간격(이하, 기준 셀갭이라 함)으로 이격시킨다. 상기 제2 스페이서(262)는 상기 제1 스페이서(261)보다 작은 높이는 갖는다. 상기 액정표시장치(400)에 외력이 가해지지 않은 상태에서, 상기 제2 표시기판(200) 상에 구비된 상기 제1 스페이서(261)는 상기 제1 표시기판(100)과 접촉되고, 상기 제2 스페이서(262)는 상기 제1 표시기판(100)과 접촉되지 않는다.

상기 제1 스페이서(261)는 소정의 탄성을 갖는 물질로 이루어지므로, 외력이 가해지면 탄성에 의해서 상기 제1 스페이서(261)의 높이가 감소하여 상기 제1 및 제2 표시기판(100, 200) 사이의 기준 셀갭이 일시적으로 감소한다. 이후, 상기 외력이 제거되면, 상기 제1 스페이서(261)의 복원력에 의해서 상기 제1 및 제2 표시시판(100, 200)은 다시 상기 기준 셀갭을 유지할 수 있다.

그러나, 상기 외력이 상기 제1 스페이서(261)의 탄성력보다 크게 작용하는 경우, 상기 제1 및 제2 표시시판(100, 200) 사이의 간격이 상기 기준 셀갭을 갖도록 복원되지 않을 수 있다. 그러면 상기 액정표시장치(400)의 셀갭이 상기 기준 셀갭으로 일정하게 유지되지 않는다. 상기 제2 스페이서(262)는 상기 제1 스페이서(261)로 가해지는 외력을 완충시키는 완충 역할을 함으로써, 상기 외력에 의해서 상기 제1 스페이서(261)의 탄성이 파괴되는 것을 방지할 수 있다.

도 1에 도시된 바와 같이, 상기 제1 및 제2 스페이서(261, 262)에 의해서 상기 제1 표시기판(100)과 상기 제2 표시기판(200)과의 사이에 액정층(300)이 형성될 수 있는 공간이 확보될 수 있다.

상기 제1 표시기판(100)과 상기 제2 표시기판(200)이 각각 완성되면, 상기 제1 및 제2 표시기판(100, 200) 중 어느 한 표시기판 상에는 액정이 적하된다. 액정 적하 이후, 상기 제1 표시기판(100)과 상기 제2 표시기판(200)은 서로 대향하여 결합한다. 이로써, 상기 제1 표시기판(100), 상기 제2 표시기판(200) 및 상기 제1 표시기판(100)과 상기 제2 표시기판(200)과의 사이에 개재된 상기 액정층(300)으로 이루어진 액정표시장치(400)가 완성된다.

도 1에 도시하지는 않았지만, 상기 액정표시장치(400)는 수동 발광소자인 상기 액정층(300)을 이용하므로, 상기 제1 표시기판(100)의 후면에 구비되어 광을 발생하는 백라이트 어셈블리를 더 포함한다. 따라서, 상기 액정표시장치(400)는 상기 백라이트 어셈블리로부터 출력되어 상기 액정층(300)에 의해서 투과율이 조절된 광을 이용하여 영상을 표시한다.

한편, 상기 유효 표시영역(EA)은 상기 화소 전극(130)이 형성된 영역으로 상기 화소 전극(130)과 상기 공통 전극(250) 사이에 형성된 전계에 의해서 상기 액정층(300)의 투과율이 제어되는 영역이고, 상기 비유효 표시영역(NA)은 상기 게이트 라인(GL), 데이터 라인 및 박막 트랜지스터 등이 형성된 영역으로 상기 비유효 표시영역(NA)에서는 상기 광의 투과율이 조절되지 못하므로, 상기 블랙 매트릭스(220)를 통해 투과율이 조절되지 못한 광이 상기 액정표시장치(400)로부터 출사되지 않도록 차단한다.

도 1에서는 액정표시장치(400)를 본 발명의 일 예로 도시하였으나, 본 발명의 구조는 상기 액정표시장치(400)에 한정되지 않고, 유기전계발광 표시장치 등에 다른 표시장치에도 적용될 수 있다.

도 2a 내지 도 2c는 하부막의 계면 에너지에 따른 패턴의 폭 및 높이 변화를 나타낸 평면도들이고, 도 3a 내지 도 3c는 도 2a 내지 도 2c의 절단면도들이다.

도 2a 및 도 3a를 참조하면, 하부막(예를 들어, 유기 기판일 수 있음)(10) 상에 초기 패턴(11)을 형성한다. 상기 초기 패턴(11)은 제1 높이(h1)와 제1 폭(w1)을 가질 수 있다.

상기 초기 패턴(11)을 유리 전이 온도(Tg) 이상에서 수십초(s) 내지 수천초(s) 시간동안 열처리하면, 열 리플로우(thermal reflow)가 발생하여 상기 초기 패턴(11)의 사이즈가 변화된다.

상기 초기 패턴(11)의 사이즈 변화는 상기 초기 패턴(11)의 종횡비 및 상기 하부막(10)의 성질에 따라서 다르게 나타날 수 있다. 구체적으로, 상기 초기 패턴(11)의 상기 제1 폭(w1)이 30㎛이고, 상기 제1 높이(h1)가 3㎛이면, 상기 초기 패턴(11)의 종횡비는 3/30, 즉, 0.1이다. 종횡비가 0.1이하인 경우, 열처리 이후 열 리플로우에 의한 상기 초기 패턴(11)의 폭 및 높이 등의 변화가 발생하지 않는다. 그러나, 상기 초기 패턴(11)의 종횡비가 0.2 이상이 되면, 열처리 이후 열 리플로우에 의한 상기 초기 패턴(11)의 폭 및 높이 등의 변화가 크게 발생할 수 있다.

또한, 상기 하부막(10)의 성질, 즉 상기 하부막(10)이 친수성을 갖는지 소수성을 갖는지에 따라서 열 리플로우 이후에 상기 초기 패턴(11)의 높이가 증가할 수도 있고, 높이가 감소할 수도 있다.

도 2b 및 도 3b에 도시된 바와 같이, 상기 하부막(10)이 친수성을 갖는 경우, 상기 열처리 이후에 상기 초기 패턴(11)은 상기 제1 높이(h1)보다 작은 제2 높이(h2)를 갖고, 상기 제1 폭(w1)보다 큰 제2 폭(w2)을 갖는 제1 패턴(12)으로 변화된다.

도 2c 및 도 3c에 도시된 바와 같이, 상기 하부막(10)이 소수성을 갖는 경우, 상기 열처리 이후에 상기 초기 패턴(11)은 상기 제1 높이(h1)보다 큰 제3 높이(h3)를 갖고, 상기 제1 폭(w1)보다 작은 제3 폭(w3)을 갖는 제2 패턴(13)으로 변화된다.

상기 제1 및 제2 패턴(12, 13)의 폭(y(width))은 아래와 같은 수학식 1에 의해서 설정될 수 있다.

<수학식 1>

여기서, θ는 물방울에 대한 상기 하부막(10)의 표면 접촉각이고, χaspect는 상기 초기 패턴(11)의 종횡비이다. 본 발명의 일 예로, 상기 초기 패턴(11)의 종횡비는 0.2 이상으로 설정될 수 있다.

상기 종횡비가 일정한 값으로 설정되고, 상기 하부막(10)이 친수성을 갖는 경우, 상기 표면 접촉각은 제1 각도(θ1)로 상대적으로 작이므로, 상기 폭(y(width))은 상기 초기 패턴(11)의 상기 제1 폭(w1)보다 증가하고, 높이는 상기 제1 높이(h1)보다 감소할 수 있다.

또한, 상기 종횡비가 일정한 값으로 설정되고, 상기 하부막(10)이 소수성을 갖는 경우, 상기 표면 접촉각은 제2 각도(θ2)로 상대적으로 증가하므로, 상기 폭(y(width))은 상기 초기 패턴(11)의 상기 제1 폭(w1)보다 감소하고, 높이는 상기 제1 높이(h1)보다 증가할 수 있다. 본 발명의 일 예로, 소수성을 갖는 하부막(10)의 표면 접촉각(θ2)과 친수성을 갖는 하부막(10)의 표면 접촉각(θ1)의 차이는 대략 5°이상일 수 있으며, 예를 들어 40°내지 60°일 수 있다.

이처럼, 상기 하부막(10) 성질의 차이가 존재하면, 상기 초기 패턴(11)을 형성하고, 열처리를 통해 상기 초기 패턴(11)을 서로 다른 사이즈를 갖는 상기 제1 및 제2 패턴(12, 13)으로 변경할 수 있다.

도 4는 열처리 온도에 따른 폭의 변화를 나타낸 그래프이다. 도 4에서 제1 그래프(G1)는 하부막(10)이 친수성을 갖는 경우를 나타낸 것이며, 제2 그래프(G2)는 하부막(10)이 소수성을 갖는 경우를 나타낸 것이다.

상기 제1 및 제2 패턴(12, 13)의 사이즈 차이는 상기 열처리 공정 상의 온도에 따라서 달라질 수 있다. 즉, 상기 하부막(10)이 친수성인 경우, 상기 초기 패턴(11)의 폭은 상기 열처리 온도가 100℃부터 170℃사이의 범위에서 점차적으로 증가하는 것으로 나타났다. 반면, 상기 하부막(10)이 소수성인 경우, 상기 초기 패턴(11)의 폭은 대략 100℃ 내지 140℃ 사이의 범위에서는 거의 일정하게 유지되다가 상기 140℃ 내지 170℃ 사이의 범위에서 점차적으로 감소한다. 그리고, 대략 170℃ 이상이 되면, 상기 초기 패턴(11)의 폭은 변화되지 않고 일정한 값으로 유지될 수 있다.

도 4에서는 열처리 온도에 따른 상기 초기 패턴(11)의 폭의 변화를 나타내었으나, 높이는 상기 초기 패턴(11)의 폭과 반대 특성을 가질 수 있다.

상기 제1 및 제2 스페이서(261, 262)의 높이차가 기 설정된 경우, 기 설정된 높이차를 갖도록 상기 제1 및 제2 스페이서(261, 262)를 형성하기 위하여 상기 열처리 온도, 상기 초기 패턴(11)의 종횡비, 상기 하부막(10)의 표면 접촉각(θ) 등을 제어할 수 있다.

도 5a는 도 1에 도시된 제2 표시기판의 평면도이고, 도 5b는 도 5a에 도시된 절단선 Ⅳ-Ⅳ`에 따라 절단한 단면도이다.

도 5a 및 도 5b를 참조하면, 제2 표시기판(200)의 최상부막은 공통 전극(250)에 의해서 정의된다. 도 5b에서는 설명의 편의를 위하여 제2 베이스 기판(210)과 상기 공통 전극(250) 사이에 구비되는 막들은 생략하였다.

상기 제2 표시기판(200) 상에는 상기 제1 및 제2 스페이서(261, 262)가 구비된다. 구체적으로, 상기 공통 전극(250)은 상기 제2 표시기판(200)의 전면에 대해서 통 전극 형태로 형성된다. 본 발명의 일 예로, 상기 공통 전극(250)에는 상기 제2 스페이서(262)가 형성된 영역에 대응하여 원 형상으로 제1 개구 패턴(251)이 형성된다.

평면에서 봤을 때, 상기 제1 개구 패턴(251)은 원 형상을 갖는다. 그러나, 이에 한정되지 않으며, 상기 제1 개구 패턴(251)은 원 형상 이외에도 타원 형상, 사각 형상 및 다이아몬드 형상을 가질 수 있다.

상기 제1 개구 패턴(251)을 통해 노출된 막은 상기 제2 베이스 기판(210)의 표면일 수 있거나, 도 1에 도시된 바와 같이 오버 코팅층(240)의 표면일 수 있다.

상기 제2 베이스 기판(210)은 유리 재질로 이루어지고, 상기 오버 코팅층(240)은 유기 절연물질 등으로 이루어지므로, 상기 공통 전극(250)을 형성하는 ITO 또는 IZO보다 표면 접촉각(θ)이 작다. 즉, 상기 제2 베이스 기판(210)과 상기 오버 코팅층(240) 등은 상기 공통 전극(250)보다 높은 친수성을 갖는다.

상기 개구 패턴(251)의 직경(d1)은 상기 제2 스페이서(262)의 폭보다 크게 형성될 수 있다. 그러나, 본 발명의 다른 실시예로, 상기 제1 개구 패턴(251)의 직경(d1)은 상기 제2 스페이서(262)의 폭보다 같거나 작게 형성될 수 있다.

상기 제2 스페이서(262)의 폭(w2)은 상기 제1 스페이서(261)의 폭(w3)보다 크고, 상기 제2 스페이서(262)의 높이(h2)는 상기 제1 스페이서(261)의 높이(h3)보다 작다.

상기 제1 및 제2 스페이서(261, 262)의 형성 과정에 대해서는 이후 도 9a 내지 도 10d를 참조하여 구체적으로 설명하기로 한다.

도 6은 본 발명의 다른 실시예에 따른 제2 표시기판의 평면도이다.

도 6을 참조하면, 제2 표시기판(200)의 최상부막은 공통 전극(250)에 의해서 정의된다. 액정표시장치(400)가 수직 배향 액정으로 이루어진 액정층(300)을 채용하는 경우, 상기 공통 전극(250)은 소정 형태로 패터닝되어, 각 화소 내에 도메인을 정의하기 위한 제2 개구 패턴(253)을 구비할 수 있다. 상기 제2 개구 패턴(253)을 형성하기 위해 상기 공통 전극(250)을 패터닝할 때, 제2 스페이서(262)가 형성된 영역에 대응하여 원 형상의 상기 제1 개구 패턴(251)을 함께 형성할 수 있다.

즉, 수직 배향 모드 액정표시장치(400)의 경우 상기 제1 및 제2 개구 패턴(251, 253)을 동시에 형성함으로써, 상기 개구부(251) 형성을 위한 추가적인 마스크 공정이 요구되지 않는다.

도 7은 본 발명의 다른 실시예에 따른 액정표시장치를 나타낸 단면도이고, 도 8은 도 7에 도시된 제1 표시기판의 평면도이다. 도 7에 도시된 구성요소 중 도 1에 도시된 구성요소와 동일한 구성요소에 대해서는 동일한 참조부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.

도 7 및 도 8을 참조하면, 상기 제1 및 제2 표시기판(100, 200) 사이에는 제1 및 제2 스페이서(261, 262)가 구비된다. 상기 제1 및 제2 스페이서(261, 262)는 상기 제1 및 제2 표시기판(100, 200) 중 선택된 어느 한 표시기판 상에 구비될 수 있다. 본 발명의 일 실시예로, 상기 선택된 표시기판은 상기 제1 표시기판(100)일 수 있다.

상기 제1 스페이서(261)는 상기 제1 표시기판(100) 상에 형성되고 상기 제2 표시기판(200)과 접촉하여 상기 제1 및 제2 표시기판(200) 사이를 기준 셀갭으로 이격시킨다. 상기 제2 스페이서(262)는 상기 제1 표시기판(100) 상에 형성되고, 상기 제1 스페이서(261)보다 작은 높이는 갖는다. 상기 액정표시장치(400)에 외력이 가해지지 않은 상태에서, 상기 제1 표시기판(200) 상에 구비된 상기 제1 스페이서(261)는 상기 제2 표시기판(100)과 접촉되고, 상기 제2 스페이서(262)는 상기 제2 표시기판(100)과 접촉되지 않는다.

도 8에 도시된 바와 같이, 상기 제1 및 제2 스페이서(261, 262)는 게이트 라인(GL)이 구비된 영역에 형성될 수 있고, 상기 게이트 라인(GL)이 연장된 방향을 따라서 배열될 수 있다.

상기 제1 표시기판(100)은 상기 게이트 라인(GL) 및 데이터 라인(DL)에 의해서 다수의 화소 영역이 정의되고, 각 화소 영역에는 박막 트랜지스터(TFT) 및 화소 전극(130)이 구비된다. 상기 박막 트랜지스터(TFT)는 상기 게이트 라인(GL)에 연결된 게이트 전극(GE), 상기 데이터 라인(DL)에 연결된 소오스 전극(SE) 및 상기 화소 전극(130)에 연결된 드레인 전극(DE)을 포함한다. 상기 화소 전극(130)은 보호막(122)에 형성된 콘택홀(C1)을 통해 상기 드레인 전극(DE)과 직접적으로 콘택될 수 있다.

본 발명의 일 예로, 상기 게이트 라인(GL) 상부에는 상기 화소 전극(130)과는 전기적으로 절연된 더미 전극(135)이 더 구비된다. 상기 더미 전극(135)은 상기 화소 전극(130)과 동일한 투명한 도전성 물질(예를 들어, ITO, IZO 등)로 이루어져, 상기 화소 전극(130)과 동시에 형성될 수 있다.

상기 제1 스페이서(261)는 상기 더미 전극(135) 상에 구비된다. 또한, 상기 제2 스페이서(262)는 두 개의 인접 화소 전극들(130) 사이의 영역(130a)에서 상기 보호막(122) 상에 구비될 수 있다. 상기 더미 전극(135)은 ITO 또는 IZO로 이루어지고, 상기 보호막(122)은 유기 절연 물질로 이루어지므로, 상기 더미 전극(135)은 상기 보호막(122)에 비하여 상대적으로 표면 접촉각이 큰 소수성을 가질 수 있다.

본 발명의 일 예로, 상기 제1 및 제2 스페이서(261, 262)가 상기 게이트 라인(GL)을 따라서 배열된 구조를 도시하였으나, 본 발명의 다른 실시예로 상기 제1 및 제2 스페이서(261, 262)는 상기 데이터 라인(DL)을 따라서 형성되거나, 상기 박막 트랜지스터(TFT) 상부에 구비될 수 도 있다.

도 9a 내지 도 9d는 도 1에 도시된 제1 및 제2 스페이서를 형성하는 과정을 나타낸 단면도들이다.

도 9a를 참조하면, 제2 베이스 기판(210) 상에는 공통 전극(250)이 형성된다. 상기 공통 전극(250)은 ITO 또는 IZO로 이루어질 수 있다. 상기 ITO는 표면 접촉각이 대략 95°이고, 상기 IZO는 표면 접촉각이 대략 81°이다.

도 9b에 도시된 바와 같이, 상기 공통 전극(250)을 패터닝하여 상기 공통 전극(250)의 소정 위치에 제1 개구 패턴(251)을 형성한다. 상기 제1 개구 패턴(251)은 상기 공통 전극(250) 하부에 구비된 막을 노출시킨다. 상기 하부막은 상기 제2 베이스 기판(210)의 표면일 수 있고, 도 1에 도시된 오버 코팅층(240)의 표면일 수 있다.

상기 제2 베이스 기판(210)은 유리 재질로 이루어져 상기 ITO 또는 IZO보다 표면 접촉각이 작으며, 상기 오버 코팅층(240) 역시 상기 ITO 또는 IZO보다 표면 접촉각이 작은 유기 절연 물질로 이루어질 수 있다.

도 9c를 참조하면, 상기 공통 전극(250) 및 상기 제1 개구 패턴(251)을 통해 노출된 상기 제2 베이스 기판(210) 상에는 초기 스페이서 패턴(260)이 형성된다.

상기 초기 스페이서 패턴(260)은 제1 폭(w1) 및 제1 높이(h1)를 가지며, 상기 제1 폭(w1)에 대한 상기 제1 높이(h1)의 비율(즉, 종횡비)은 0.2 이상일 수 있다.

도 9d에 도시된 바와 같이, 상기 초기 스페이서 패턴(260)이 형성된 상기 제2 표시기판(200)을 유리 전이 온도 이상으로 열처리 하면, 하부막의 성질에 따라서 상기 초기 스페이서 패턴(260)의 사이즈가 변화된다.

구체적으로, 상기 공통 전극(250) 상에 형성된 상기 초기 스페이서 패턴(260)은 상기 공통 전극(250)이 상대적으로 소수성이 가지므로, 상기 초기 스페이서 패턴(260)보다 작은 폭을 갖고, 큰 높이을 갖는 상기 제1 스페이서(261)로 변화된다.

한편, 상기 제2 베이스 기판(210)(또는 오버 코팅층(240)) 상에 형성된 상기 초기 스페이서 패턴(260)은 상기 제2 베이스 기판(210)(또는 오버 코팅층(240))이 상기 공통 전극(250)에 비하여 상대적으로 친수성을 가지므로, 상기 초기 스페이서 패턴(260)보다 큰 폭을 갖고 작은 높이를 갖는 제2 스페이서(262)로 변화된다.

도 9a 내지 도 9d에서는 상기 공통 전극(250)에 상기 제1 개구 패턴(251)을 형성하여 상기 제1 및 제2 스페이서(261, 262)의 하부막 성질을 다르게 하였다. 그러나, 본 발명의 다른 실시예인, 상기 공통 전극(250)이 상기 제1 표시기판(100)에 상기 화소 전극(130)과 함께 구비되는 구조(예를 들어, 수평 전계 모드 액정표시장치)에서, 상기 제2 표시기판(200)은 상기 제2 스페이서(262)가 형성될 영역에 대응하여 개구된 무기 절연막을 더 구비할 수 있다. 본 발명의 일 예로, 상기 무기 절연막은 실리콘 질화막(SiNx)일 수 있다.

도 10a 내지 도 10d는 본 발명의 다른 실시예에 따른 제1 및 제2 스페이서의 제조 과정을 나타낸 단면도들이다.

도 10a를 참조하면, 제2 베이스 기판(210) 상에는 무기 절연막(270)이 형성된다. 상기 무기 절연막(270)은 실리콘 질화물(SiNx)로 이루어질 수 있다.

도 10b에 도시된 바와 같이, 상기 무기 절연막(270)의 일부 영역을 계면 처리하여 상대적으로 소수성을 갖는 제1 영역(A1) 및 상대적으로 친수성을 갖는 제2 영역(A2)으로 분리한다. 상기 무기 절연막(270)의 상기 제1 및 제2 영역(A1, A2)에서 물방울에 대한 접촉각의 차이는 5°이상 일 수 있다.

도 10c를 참조하면, 상기 무기 절연막(270)의 제2 영역(A2) 및 상기 제1 영역(A1)의 일부분 상에는 초기 스페이서 패턴(260)이 형성된다.

도 10d에 도시된 바와 같이, 상기 초기 스페이서 패턴(260)이 형성된 상기 제2 표시기판(200)을 유리 전이 온도 이상으로 열처리 하면, 하부막의 성질에 따라서 상기 초기 스페이서 패턴(260)의 사이즈가 변화된다.

구체적으로, 상기 제1 영역(A1) 상에 형성된 상기 초기 스페이서 패턴(260)은 상대적으로 소수성을 가지므로 상기 초기 스페이서 패턴(260)보다 작은 폭을 갖고, 큰 높이을 갖는 상기 제1 스페이서(261)로 변화된다.

한편, 상기 제2 영역(A2) 상에 형성된 상기 초기 스페이서 패턴(260)은 상기 상대적으로 친수성을 가지므로, 상기 초기 스페이서 패턴(260)보다 큰 폭을 갖고 작은 높이를 갖는 제2 스페이서(262)로 변화된다.

도 9a 내지 도 10d에서는 상기 제2 표시기판(200) 상에 상기 제1 및 제2 스페이서(261, 262)를 형성하는 과정을 도시하였으나, 도 7에 도시된 바와 같이 상기 제1 및 제2 스페이서(261, 262)가 상기 제1 표시기판(100) 상에 형성되는 과정도 이와 유사하다.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100 : 제1 표시기판 110 : 제1 베이스 기판
121 : 게이트 절연막 122 : 보호막
200 : 제2 표시기판 210 : 제2 베이스 기판
220 : 블랙 매트릭스 230 : 컬러필터층
240 : 오버 코팅층 250 : 공통 전극
260 : 초기 스페이서 패턴 261 : 제1 스페이서
262 : 제2 스페이서 300 : 액정층
400 : 액정표시장치

Claims

제1 표시기판;
상기 제1 표시기판과 대향하여 결합하는 제2 표시기판;
상기 제1 및 제2 표시기판 중 선택된 어느 한 표시기판 상에 구비된 제1 및 제2 스페이서; 및
상기 선택된 표시기판과 상기 제1 스페이서 사이에 구비된 투명 전극을 포함하는 것을 특징으로 하는 표시장치.
제1항에 있어서, 상기 투명전극은 상기 제2 스페이서와 상기 선택된 표시기판 사이에서 제거된 제1 개구 패턴을 갖는 것을 특징으로 하는 표시장치.
제2항에 있어서, 상기 제1 스페이서와 상기 제2 스페이서의 높이는 서로 다른 것을 특징으로 하는 표시장치.
제2항에 있어서, 상기 선택된 표시기판과 상기 제2 스페이서 사이에는 상기 투명 전극보다 높은 친수성을 갖는 친수성 막이 구비되는 것을 특징으로 하는 표시장치.
제4항에 있어서, 상기 제1 스페이서의 표면 접촉각은 상기 제2 스페이서의 표면 접촉각보다 큰 것을 특징으로 하는 표시장치.
제5항에 있어서, 상기 제1 스페이서의 표면 접촉각은 상기 제2 스페이서의 표면 접촉각보다 5°보다 큰 것을 특징으로 하는 표시장치.
제2항에 있어서, 상기 투명 전극은 화소 전극에 대응하여 오픈된 제2 개구 패턴을 더 포함하는 것을 특징으로 하는 표시장치.
제2항에 있어서, 평면에서 봤을 때, 상기 제1 개구 패턴은 원형, 타원형, 사각형 및 다이아몬드형 중 어느 하나로 이루어진 것을 특징으로 하는 표시장치.
제8항에 있어서, 평면에서 봤을 때, 상기 제1 개구 패턴의 직경은 상기 제2 스페이서의 폭보다 큰 것을 특징으로 하는 표시장치.
제8항에 있어서, 평면에서 봤을 때, 상기 제1 개구 패턴의 직경은 상기 제2 스페이서의 폭과 같거나 작은 것을 특징으로 하는 액정표시장치.
제1항에 있어서, 상기 투명 전극은 상기 선택된 표시기판과 상기 제1 스페이서 사이에만 구비되는 것을 특징으로 하는 표시장치.
제11항에 있어서, 상기 투명전극은 평면에서 봤을 때, 원형, 타원형, 사각형 및 다이아몬드형 중 어느 하나로 이루어진 것을 특징으로 하는 표시장치.
제11항에 있어서, 상기 투명전극의 직경은 상기 제1 스페이서의 폭보다 큰 것을 특징으로 하는 표시장치.
제11항에 있어서, 상기 투명전극의 직경은 상기 제1 스페이서의 폭보다 작은 것을 특징으로 하는 표시장치.
제1 표시기판을 형성하는 단계;
제2 표시기판을 형성하는 단계;
상기 제1 및 제2 표시기판 중 선택된 어느 한 표시기판 상에 제1 및 제2 스페이서를 형성하는 단계;
상기 선택된 표시기판과 상기 제1 스페이서 사이에 투명 전극을 형성하는 단계; 및
상기 제1 및 제2 스페이서를 사이에 두고 상기 제1 표시기판과 상기 제2 표시기판을 결합하는 단계를 포함하는 표시장치의 제조방법.
제15항에 있어서, 상기 제1 및 제2 표시기판 중 선택된 어느 한 표시기판 상에 제1 및 제2 스페이서를 형성하는 단계는,
상기 선택된 표시기판의 최상부막 중 상기 제2 스페이서가 형성될 영역에 대응하여 개구 패턴을 형성하는 단계;
상기 최상부막 및 상기 개구 패턴이 형성된 영역에 초기 스페이서 패턴을 형성하는 단계; 및
상기 초기 스페이서 패턴을 유리 전이 온도 이상으로 열처리하여 상기 제1 및 제2 스페이서를 형성하는 단계를 포함하는 것을 특징으로 하는 표시장치의 제조방법.
제16항에 있어서, 상기 초기 스페이서 패턴은 감광성 물질로 이루어진 것을 특징으로 하는 표시장치의 제조방법.
제16항에 있어서, 상기 초기 스페이서 패턴의 종횡비는 0.2 이상인 것을 특징으로 하는 표시장치의 제조방법.
제15항에 있어서, 상기 선택된 표시기판과 상기 제2 스페이서 사이에는 상기 투명 전극보다 높은 친수성을 갖는 친수성 막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시장치의 제조방법.
제19항에 있어서, 상기 제1 스페이서의 표면 접촉각은 상기 제2 스페이서의 표면 접촉각보다 5°보다 큰 것을 특징으로 하는 표시장치.