KR20150080313A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20150080313A
KR20150080313A KR1020130169088A KR20130169088A KR20150080313A KR 20150080313 A KR20150080313 A KR 20150080313A KR 1020130169088 A KR1020130169088 A KR 1020130169088A KR 20130169088 A KR20130169088 A KR 20130169088A KR 20150080313 A KR20150080313 A KR 20150080313A
Authority
KR
South Korea
Prior art keywords
jumping
disposed
shield
electrode
jumping electrode
Prior art date
Application number
KR1020130169088A
Other languages
English (en)
Other versions
KR102058855B1 (ko
Inventor
조영직
남철
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130169088A priority Critical patent/KR102058855B1/ko
Priority to CN201410763868.7A priority patent/CN104749840B/zh
Priority to US14/576,312 priority patent/US9362316B2/en
Publication of KR20150080313A publication Critical patent/KR20150080313A/ko
Application granted granted Critical
Publication of KR102058855B1 publication Critical patent/KR102058855B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133388—Constructional arrangements; Manufacturing methods with constructional differences between the display region and the peripheral region

Abstract

실시예에 따른 표시장치는 제1 방향으로 배치된 게이트 라인과, 상기 제1 방향과 교차되는 제2 방향으로 배치된 다수의 데이터 라인과, 상기 데이터 라인의 선단부에 배치된 점핑 전극과, 상기 점핑 전극 사이에 배치된 차폐부를 포함한다.
실시예는 점핑 전극들 사이에 차폐부를 배치함으로써, 데이터 입단부 사이가 가까워짐에 따라 발생되는 필드의 영향으로 빛샘이 발생하는 것을 원천적으로 방지할 수 있는 효과가 있다.

Description

표시장치{DISPLAY DEVICE}
실시예는 표시장치에 관한 것으로, 보다 상세하게는 빛샘 방지를 위한 표시장치에 관한 것이다.
최근에는 CRT(Cathode Ray Tube, 음극선관 표시 장치)를 대신하여 액정표시장치(Liquid Crystal Display, LCD), PDP(Plasma Display Panel, 플라즈마 표시 장치), OLED(Organic Light Emitting Diodes, 유기 다이오드 표시 장치) 등의 평판 표시 장치가 빠르게 발전하고 있다.
그 중에서, 액정표시장치는 다른 디스플레이 장치에 비해 얇고 가벼우며 낮은 소비 전력 및 낮은 구동 전압을 갖추고 있어서 다양한 장치에 광범위하게 사용되고 있다.
액정표시장치는 화면을 표시하는 액정 패널과, 상기 액정 패널에 광을 제공하는 백라이트 유닛으로 이루어져 있으며, 액정 패널과 백라이트 유닛 사이에는 가이드 패널이 배치되어 액정 패널과 백라이트 유닛 사이의 갭을 유지시킨다.
하지만, 액정표시장치가 고해상도로 설계됨에 따라 데이터 라인의 수가 많아지게 되고, 이로 인해 데이터 라인 사이의 거리가 가까워지게 된다. 데이터 라인 사이의 거리가 가까워짐에 따라 데이터 라인 사이의 필드(Field)의 영향으로 인해 빛샘 현상이 발생하게 된다.
상기와 같은 문제점을 해결하기 위해, 실시예는 데이터 라인 선단부에서 빛샘 현상이 발생되는 것을 방지하기 위한 표시장치를 제공하는 것을 그 목적으로 한다.
상술한 목적을 달성하기 위하여, 실시예에 따른 표시장치는 제1 방향으로 배치된 게이트 라인과, 상기 제1 방향과 교차되는 제2 방향으로 배치된 다수의 데이터 라인과, 상기 데이터 라인의 선단부에 배치된 점핑 전극과, 상기 점핑 전극 사이에 배치된 차폐부를 포함한다.
또한, 실시예에 따른 표시장치는 제1 방향으로 배치된 게이트 라인과, 상기 제1 방향과 교차되는 제2 방향으로 배치된 다수의 데이터 라인과, 상기 데이터 라인의 선단부에 배치된 점핑 전극을 포함하고, 상기 점핑 전극은 인접하는 데이터 라인에 배치된 점핑 전극과 수평 방향으로 중첩되지 않도록 배치될 수 있다.
실시예는 점핑 전극들 사이에 차폐부를 배치함으로써, 데이터 입단부 사이가 가까워짐에 따라 발생되는 필드의 영향으로 빛샘이 발생하는 것을 원천적으로 방지할 수 있는 효과가 있다.
또한, 실시예는 차폐부를 정전기 방지회로로부터 연장된 구조로 형성함으로써, 표시장치가 정전기에 의해 손상되는 것을 방지할 수 있는 효과가 있다.
또한, 실시예는 점핑 전극을 인접하는 데이터 라인에 배치된 점핑 전극과 수평 방향으로 중첩되지 않도록 배치시킴으로써, 데이터 라인 사이의 거리가 줄어드는 것을 방지할 수 있다.
도 1은 제1 실시예에 따른 표시장치를 나타낸 구성도이다.
도 2는 도 1의 A-A 단면도이다.
도 3은 제2 실시예에 따른 표시장치를 나타낸 단면도이다.
도 4는 제3 실시예에 따른 표시장치를 나타낸 단면도이다.
도 5는 제4 실시예에 따른 표시장치를 나타낸 단면도이다.
이하, 도면을 참조하여 실시예를 상세히 설명하기로 한다.
도 1은 제1 실시예에 따른 표시장치를 나타낸 구성도이고, 도 2는 도 1의 A-A 단면도이다.
도 1을 참조하면, 제1 실시예에 따른 표시장치는 제1 방향으로 배치된 게이트 라인(GL)과, 상기 제1 방향과 교차되는 제2 방향으로 배치된 다수의 데이터 라인(DL)과, 상기 데이터 라인(DL)의 선단부에 배치된 점핑 전극(200)과, 상기 점핑 전극(200) 사이에 배치된 차폐부(300)를 포함한다.
액정 패널(100)은 영상을 표시하는 표시영역(AA)과, 표시영역(AA)의 외곽 영역인 비표시 영역(DA)으로 정의될 수 있다. 표시영역(AA)에는 매트릭스 형태로 배열된 다수의 화소가 배치될 수 있다. 화소는 화소 영역에 배치되며, 화소 영역은 제1 방향으로 배치된 다수의 게이트 라인(GL)과 제1 방향과 수직으로 교차되는 제2 방향으로 배치된 다수의 데이터 라인(DL)의 교차로 정의될 수 있다.
각 화소는 박막 트랜지스터와 액정 커패시터, 스토리지 커패시터를 포함할 수 있다. 액정 커패시터는 박막 트랜지스터를 통해 화소 전극에 공급된 데이터 전압과 공통 라인을 통해 공통 전극에 공급된 공통 전압의 차에 의해 발생되는 전계에 따라 액정을 구동할 수 있다. 스토리지 커패시터는 화소 전극에 공급된 데이터 전압을 일정기간 동안 유지한다.
게이트 구동부(120)는 다수의 게이트 라인(GL)에 스캔 신호를 순차적으로 공급할 수 있다. 스캔 신호는 화소 영역에 구비된 박막 트랜지스터를 턴-온 시키는 게이트 온 전압과, 박막 트랜지스터를 턴-오프 시키는 게이트 오프 전압 중 하나의 값을 갖는 펄스 신호이다.
데이터 구동부(140)는 외부로부터 제공된 영상 데이터를 기준감마전압을 이용하여 데이터 전압으로 변환하고, 변환된 데이터 전압을 다수의 데이터 라인(DL)에 공급하는 역할을 한다. 데이터 구동부(140)는 하나의 구동부로 이루어질 수 있으며, 이와 다르게, 다수의 구동부로 이루어질 수 있다.
데이터 라인(DL)의 선단부에는 점핑 전극(200)이 배치될 수 있다. 도 2에 도시된 바와 같이, 점핑 전극(200)은 게이트용 패턴(210)과 게이트 절연막을 사이에 두고 상기 게이트용 패턴의 일부 영역 상에 오버랩되도록 형성된 데이터용 패턴(230)과, 게이트 절연막과 보호막을 관통하여 게이트용 패턴을 노출하는 콘택홀, 게이트 절연막, 보호막을 관통하여 데이터용 패턴 및 게이트용 패턴을 노출하는 콘택홀과, 상기 콘택홀들을 경유하여 게이트용 패턴(210)과 데이터용 패턴(230)을 연결시키는 연결 배선(250)을 포함할 수 있다. 연결 배선(250)은 불투명 또는 투명한 재질로 형성될 수 있다.
차폐부(300)는 점핑 전극(200) 사이에 배치될 수 있다. 차폐부(300)는 점핑 전극(200)은 사이의 빛샘을 방지하는 역할을 한다. 차폐부(300)는 금속(Metal) 재질로 형성될 수 있다. 차폐부는 긴 바 형상으로 형성될 수 있다. 차폐부(300)는 데이터 라인(DL)과 평행하게 배치될 수 있다. 차폐부(300)는 점핑 전극(200)과 동일한 층에 배치될 수 있다.
차폐부(300)의 길이(L2)는 점핑 전극(200)의 길이(L1)와 대응될 수 있다. 이와 다르게, 차폐부(300)는 점핑 전극(200)의 길이(L1)보다 더 길게 형성될 수 있다. 차폐부(300)는 점핑 전극(200)의 상부면보다 더 높게 배치될 수 있다. 이와 다르게, 차폐부(300)는 점핑 전극(200)의 하부면보다 더 낮게 배치될 수 있다.
차폐부(300)의 좌측에 배치된 점핑 전극(200)과 차폐부(300) 사이의 거리(D1)는 차폐부(300)의 우측에 배치된 점핑 전극(200)과 차폐부(300) 사이의 거리(D2)와 대응될 수 있다. 이와 다르게, 차폐부(300)의 좌측에 배치된 점핑 전극(200)과 차폐부(300) 사이의 거리(D1)는 차폐부(300)의 우측에 배치된 점핑 전극(200)과 차폐부(300) 사이의 거리(D2) 보다 클 수 있다. 이와 다르게, 차폐부(300)의 좌측에 배치된 점핑 전극(200)과 차폐부(300) 사이의 거리(D1)는 차폐부(300)의 우측에 배치된 점핑 전극(200)과 차폐부(300) 사이의 거리(D2)와 보다 작을 수 있다.
차폐부(300)는 연결 배선(250)과 일부 오버랩되도록 형성될 수 있다. 차폐부(300)는 우측에 배치된 연결 배선(250)과 일부 오버랩되도록 배치될 수 있으며, 이와 동시에 좌측에 배치된 연결 배선(250)과 일부 오버랩되도록 배치될 수 있다.
상기에서는 하나의 차폐부(300)가 점핑 전극(200) 사이에 배치되었지만, 이에 한정되지 않고 점핑 전극(200)들 사이에 2개 이상의 차폐부(300)가 배치될 수도 있다.
상기와 같이, 제1 실시예에 따른 표시장치는 점핑 전극들 사이에 차폐부가 배치됨으로써, 데이터 입단부 사이가 가까워짐에 따라 발생되는 필드의 영향으로 빛샘이 발생하는 것을 방지할 수 있는 효과를 가진다.
도 3은 제2 실시예에 따른 표시장치를 나타낸 단면도이다. 도 3을 참조하면, 제2 실시예에 따른 표시장치는 제1 방향으로 배치된 게이트 라인(GL)과, 상기 제1 방향과 교차되는 제2 방향으로 배치된 다수의 데이터 라인(DL)과, 상기 데이터 라인의 선단부에 배치된 점핑 전극(200)과, 상기 점핑 전극(200)들 사이에 배치된 차폐부(300)와, 상기 차폐부(300)와 하단에 연결된 접지 라인(400)을 포함할 수 있다. 여기서, 차폐부와 접지 라인을 제외하고는 제1 실시예에 따른 표시장치의 구조와 동일하므로, 동일한 구성 요소에 대한 설명은 생략한다.
차폐부(300)는 점핑 전극 사이에 배치될 수 있다. 차폐부(300)는 금속(Metal) 재질로 형성될 수 있다. 차폐부(300)는 긴 바 형상으로 형성될 수 있다. 차폐부(300)는 데이터 라인(DL)과 평행하게 배치될 수 있다. 차폐부(300)는 점핑 전극(200)과 동일한 층에 배치될 수 있다.
차폐부(300)의 좌측에 배치된 점핑 전극(200)과 차폐부(300) 사이의 거리(D1)는 차폐부(300)의 우측에 배치된 점핑 전극(200)과 차폐부(300) 사이의 거리(D3)와 대응될 수 있다.
차폐부(300)의 길이(L2)는 점핑 전극(200)의 길이(L1)보다 더 길게 형성될 수 있다. 차폐부(300)는 점핑 전극(200)의 하부면보다 더 낮게 배치될 수 있다. 차폐부(300)는 점핑 전극(200)의 상부면과 동일한 위치에 배치될 수 있다.
차폐부(300)의 하부에는 접지 라인(400)이 더 배치될 수 있다. 상기 접지 라인(400)은 차폐부(300)와 수직 방향으로 배치될 수 있다. 접지 라인(400)은 다수의 차폐부(300)와 연결될 수 있다. 차폐부(300)는 게이트 라인(GL)과 동일한 방향으로 길게 배치될 수 있다. 접지 라인(400)의 양 끝단은 그라운드로 접지될 수 있다.
상기에서는 접지 라인(400)의 하나의 긴 바 형상으로 형성되어 다수의 차폐부(300)와 연결되었으나, 이에 한정되지 않으며, 차폐부와 대응되는 수로 형성될 수도 있다.
도 4는 제3 실시예에 따른 표시장치를 나타낸 단면도이다. 도 4를 참조하면, 제3 실시예에 따른 표시장치는 제1 방향으로 배치된 게이트 라인(GL)과, 상기 제1 방향과 교차되는 제2 방향으로 배치된 다수의 데이터 라인(DL)과, 상기 데이터 라인(DL)의 선단부에 배치된 점핑 전극(200)과, 상기 차폐부(300)와 하단에 연결된 정전기 방지회로(500)를 포함할 수 있다. 여기서, 차폐부(300)와 정전기 방지회로(500)를 제외하고는 제1 실시예에 따른 표시장치의 구조와 동일하므로, 동일한 구성 요소에 대한 설명은 생략한다.
차폐부(300)는 점핑 전극(200) 사이에 배치될 수 있다. 차폐부(300)는 금속(Metal) 재질로 형성될 수 있다. 차폐부(300)는 긴 바 형상으로 형성될 수 있다. 차폐부(300)는 데이터 라인(DL)과 평행하게 배치될 수 있다. 차폐부(300)는 점핑 전극(200)과 동일한 층에 배치될 수 있다.
차폐부(300)의 좌측에 배치된 점핑 전극(200)과 차폐부(300) 사이의 거리는 차폐부(300)의 우측에 배치된 점핑 전극(200)과 차폐부(300) 사이의 거리와 대응될 수 있다. 차폐부(300)는 점핑 전극(200)의 길이보다 더 길게 형성될 수 있다. 차폐부(300)는 점핑 전극(200)의 하부면보다 더 낮게 배치될 수 있다. 차폐부(300)는 점핑 전극(200)의 상부면과 동일한 위치에 배치될 수 있다.
상기 차폐부(300)의 하단에는 정전기 방지회로(500)가 연결될 수 있다. 정전기 방지회로(500)는 정전기적 충격으로부터 데이터 라인(DL)의 손상을 방지한다. 정전기 방지회로(500)는 데이터 라인(DL)에 대응되는 개수로 배치될 수 있다. 따라서, 차폐부(300)는 정전기 방지회로(500)로부터 상부로 연장되는 구조일 수 있다. 차폐부(300)는 정전기 방지회로(500)를 통해 접지될 수 있다.
상기와 같이 제3 실시예에 따른 표시장치는 차폐부를 정전기 방지회로로부터 연장된 구조로 형성함으로써, 표시장치가 정전기에 의해 손상되는 것을 방지할 수 있는 효과가 있다.
도 5는 제4 실시예에 따른 표시장치를 나타낸 단면도이다. 도 5를 참조하면, 제4 실시예에 따른 표시장치는 제1 방향으로 배치된 게이트 라인(GL)과, 상기 제1 방향과 교차되는 제2 방향으로 배치된 다수의 데이터 라인(DL)과, 상기 데이터 라인(DL)의 선단부에 배치된 점핑 전극(200)을 포함하고, 점핑 전극(200)은 인접하는 데이터 라인(DL)에 배치된 점핑 전극(200)과 수평 방향으로 중첩되지 않도록 배치될 수 있다. 여기서, 점핑 전극의 배치 구조를 제외하고는 제1 실시예에 따른 표시장치의 구조와 동일하므로, 동일한 구성 요소에 대한 설명은 생략한다.
점핑 전극(200)은 데이터 라인(DL)의 선단부에 배치될 수 있다. 점핑 전극(200)은 제1 데이터 라인(DL1)에 배치된 제1 점핑 전극(210)과, 제2 데이터 라인(DL2)에 배치된 제2 점핑 전극(230)과, 제3 데이터 라인(DL3)에 배치된 제3 점핑 전극(250)과, 제4 데이터 라인(DL4)에 배치된 제4 점핑 전극(270)을 포함할 수 있다.
제1 점핑 전극(210)과 제2 점핑 전극(230)은 수평 방향으로 서로 중첩되지 않도록 배치될 수 있다. 제1 점핑 전극(210)의 하부면은 제2 점핑 전극(230)의 상부면보다 높은 위치에 배치될 수 있다.
제2 점핑 전극(230)은 제3 점핑 전극(250)과 수평 방향으로 서로 중첩되지 않도록 배치될 수 있다. 제2 점핑 전극(230)은 제1 점핑 전극(210)과 수평 방향으로 서로 중첩되지 않도록 배치될 수 있다.
제3 점핑 전극(250)은 제1 점핑 전극(210)과 수평 방향으로 대응되는 위치에 배치될 수 있다. 제3 점핑 전극(250)은 제1 점핑 전극(210)의 길이와 대응될 수 있다. 제3 점핑 전극(250)의 상부면은 제1 점핑 전극(210)의 상부면과 동일 선 상에 배치될 수 있다. 제3 점핑 전극(250)의 하부면은 제1 점핑 전극(210)의 하부면과 동일 선상에 배치될 수 있다.
제4 점핑 전극(270)의 상부면은 제2 점핑 전극(230)과 동일 선 상에 배치될 수 있다. 제4 점핑 전극(270)은 제2 점핑 전극(230)의 길이와 대응될 수 있다. 제4 점핑 전극(270) 하부면은 제2 점핑 전극(230)의 하부면과 동일 선상에 배치될 수 있다.
상기에서는 제1 점핑 전극(210)과 제3 점핑 전극(230)을 수평 방향으로 서로 대응되는 위치에 배치하고, 제2 점핑 전극(230)과 제4 점핑 전극(270)을 수평 방향으로 서로 대응되는 위치에 배치하였으나, 이에 한정되지않고, 제1 점핑 전극(210), 제2 점핑 전극(230), 제3 점핑 전극(250), 제4 점핑 전극(270) 모두를 수평 방향으로 서로 중첩되지 않도록 배치시킬 수도 있다.
상기와 같이, 실시예는 점핑 전극을 인접하는 데이터 라인에 배치된 점핑 전극과 수평 방향으로 중첩되지 않도록 배치시킴으로써, 데이터 라인 사이의 거리가 줄어드는 것을 방지할 수 있다.
상기에서는 도면 및 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 실시예의 기술적 사상으로부터 벗어나지 않는 범위 내에서 실시예는 다양하게 수정 및 변경시킬 수 있음은 이해할 수 있을 것이다.
GL: 게이트 라인 DL: 데이터 라인
100: 액정패널 120: 게이트 구동부
140: 데이터 구동부 200: 점핑 전극
300: 차폐부 500: 정전기 방지회로

Claims (7)

  1. 제1 방향으로 배치된 게이트 라인;
    상기 제1 방향과 교차되는 제2 방향으로 배치된 다수의 데이터 라인;
    상기 데이터 라인의 선단부에 배치된 점핑 전극; 및
    상기 점핑 전극들 사이에 배치된 차폐부;
    를 포함하는 표시장치.
  2. 제 1 항에 있어서,
    상기 차폐부는 데이터 라인과 평행하게 배치되고, 상기 차폐부는 점핑 전극의 길이와 대응되는 표시장치.
  3. 제 1 항에 있어서,
    상기 차폐부의 하단에는 접지 라인이 연결되고, 상기 접지 라인은 게이트 라인과 평행하게 배치되는 표시장치.
  4. 제 1 항에 있어서,
    상기 데이터 라인에는 정전기 방지회로가 더 배치되고, 상기 차폐부는 정전기 방지회로의 상부로부터 연장되어 배치되는 표시장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 차폐부는 점핑 전극의 상부에 배치된 연결 전극과 일부 오버랩되도록 배치되는 표시장치.
  6. 제1 방향으로 배치된 게이트 라인;
    상기 제1 방향과 교차되는 제2 방향으로 배치된 다수의 데이터 라인; 및
    상기 데이터 라인의 선단부에 배치된 점핑 전극을 포함하고,
    상기 점핑 전극은 인접하는 데이터 라인에 배치된 점핑 전극과 수평 방향으로 중첩되지 않도록 배치되는 표시장치.
  7. 제 6 항에 있어서,
    상기 점핑 전극은 인접하지 않는 데이터 라인에 배치된 점핑 전극과 수평 방향으로 중첩되도록 배치되는 표시장치.
KR1020130169088A 2013-12-31 2013-12-31 표시장치 KR102058855B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130169088A KR102058855B1 (ko) 2013-12-31 2013-12-31 표시장치
CN201410763868.7A CN104749840B (zh) 2013-12-31 2014-12-11 显示装置
US14/576,312 US9362316B2 (en) 2013-12-31 2014-12-19 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130169088A KR102058855B1 (ko) 2013-12-31 2013-12-31 표시장치

Publications (2)

Publication Number Publication Date
KR20150080313A true KR20150080313A (ko) 2015-07-09
KR102058855B1 KR102058855B1 (ko) 2019-12-26

Family

ID=53482743

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130169088A KR102058855B1 (ko) 2013-12-31 2013-12-31 표시장치

Country Status (3)

Country Link
US (1) US9362316B2 (ko)
KR (1) KR102058855B1 (ko)
CN (1) CN104749840B (ko)

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172107A (en) * 1987-11-26 1992-12-15 Canon Kabushiki Kaisha Display system including an electrode matrix panel for scanning only scanning lines on which a moving display is written
CA1319767C (en) * 1987-11-26 1993-06-29 Canon Kabushiki Kaisha Display apparatus
US5443800A (en) * 1993-06-01 1995-08-22 Liftech Corporation Pulse train generating circuit for control of an ozone generating means
JP3335895B2 (ja) * 1997-12-26 2002-10-21 シャープ株式会社 液晶表示装置
JP5061403B2 (ja) * 1999-02-24 2012-10-31 株式会社デンソー マトリクス型表示装置
TW500937B (en) 1999-07-13 2002-09-01 Samsung Electronics Co Ltd Liquid crystal display
KR100870010B1 (ko) * 2002-08-01 2008-11-21 삼성전자주식회사 박막 트랜지스터 기판
KR100926434B1 (ko) * 2002-11-27 2009-11-12 엘지디스플레이 주식회사 액정표시장치 및 리페어 방법
JP3841087B2 (ja) * 2004-03-17 2006-11-01 セイコーエプソン株式会社 電気光学装置用パネル及びその製造方法、電気光学装置、並びに電子機器
KR101165459B1 (ko) * 2004-12-31 2012-07-12 엘지디스플레이 주식회사 횡전계 방식 액정 표시 장치 및 그 제조 방법
KR101076446B1 (ko) * 2007-04-13 2011-10-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그를 구비하는 평판 표시장치
CN101728395A (zh) * 2008-10-10 2010-06-09 华映视讯（吴江）有限公司 薄膜晶体管阵列基板以及液晶显示面板
KR20100119321A (ko) * 2009-04-30 2010-11-09 엘지디스플레이 주식회사 표시장치
KR20110028548A (ko) * 2009-07-03 2011-03-18 파나소닉 주식회사 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치
JP5146477B2 (ja) * 2010-03-12 2013-02-20 カシオ計算機株式会社 トランジスタアレイ基板及びその製造方法
JP5632764B2 (ja) * 2011-02-02 2014-11-26 セイコーインスツル株式会社 立体画像表示装置
US8711113B2 (en) * 2011-02-07 2014-04-29 3M Innovative Properties Company Modular connector for touch sensitive device
CN103186274B (zh) * 2011-12-31 2016-08-24 宸鸿科技(厦门)有限公司 触控面板及其制作方法
CN102929054B (zh) * 2012-11-05 2015-03-25 京东方科技集团股份有限公司 一种阵列基板及像素的驱动方法
CN104123023A (zh) * 2013-04-24 2014-10-29 宸鸿科技(厦门)有限公司 触控面板及其制作方法

Also Published As

Publication number Publication date
US20150187808A1 (en) 2015-07-02
CN104749840B (zh) 2018-02-06
US9362316B2 (en) 2016-06-07
CN104749840A (zh) 2015-07-01
KR102058855B1 (ko) 2019-12-26

Similar Documents

Publication Publication Date Title
US11333939B2 (en) Display device including trunk lines
US10318060B2 (en) Display panel with touch detection function
US9965063B2 (en) Display circuitry with reduced pixel parasitic capacitor coupling
US9423916B2 (en) In-cell touch panel and display device
EP2950349B1 (en) Organic light emitting display device and method of manufacturing the same
JP6376989B2 (ja) 表示装置
KR20120012741A (ko) 액정표시장치
KR102435271B1 (ko) 인셀 터치 방식 표시장치
US10483292B2 (en) Array substrate and display panel
US20150268765A1 (en) Input device and display device having touch sensor function
US20160035751A1 (en) Display device and display panel thereof
KR20150039253A (ko) 표시장치
KR20200080899A (ko) 표시장치
KR102352750B1 (ko) 터치 표시장치
KR102058855B1 (ko) 표시장치
KR101901339B1 (ko) 액정표시장치
KR102201224B1 (ko) 디스플레이 패널
KR20170075434A (ko) 액정표시장치
KR102610090B1 (ko) 차단전극이 포함된 표시패널 및 이를 포함하는 표시장치
KR102625980B1 (ko) 표시장치
KR20170070601A (ko) 투명 디스플레이 장치
KR20150080323A (ko) 표시장치
KR20150002231A (ko) 액정 디스플레이 장치
KR20170081040A (ko) 정전기 유도 유닛 및 이를 갖는 디스플레이 장치

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant