KR102435271B1

KR102435271B1 - 인셀 터치 방식 표시장치

Info

Publication number: KR102435271B1
Application number: KR1020150186143A
Authority: KR
Inventors: 조철희; 김은홍; 최순현; 임동근; 노태윤
Original assignee: 엘지디스플레이 주식회사
Priority date: 2015-12-24
Filing date: 2015-12-24
Publication date: 2022-08-22
Also published as: KR20170076187A

Abstract

본 발명은 인셀 터치 방식 표시장치에서 터치블럭의 터치센싱 균일도와 내로우베젤을 구현할 수 있는 방안을 제공하는 것에 과제가 있다.
이를 위해, 최외곽 터치블럭에 대해 터치전극으로부터 외측으로 연장된 보상부와 이와 중첩하는 보상 센싱배선을 구성하여 보상 터치 캐패시턴스를 추가적으로 형성하게 된다.
이에 따라, 최외곽 터치블럭의 터치 캐패시턴스가 보상되어 액정표시장치의 터치센싱 균일도가 구현되며, 종래와 같이 별도의 더미 화소영역을 구비할 필요가 없어 내로우베젤을 구현할 수 있게 된다.

Description

인셀 터치 방식 표시장치{In-cell touch type display device}

본 발명은 인셀 터치 방식 표시장치에 관한 것으로서, 보다 상세하게는, 터치블럭의 터치센싱 균일도와 내로우베젤을 구현할 수 있는 인셀 터치 방식 표시장치에 관한 것이다.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD : liquid crystal display device), 플라즈마표시장치(PDP : plasma display panel), 유기발광소자(OLED : organic light emitting diode)와 같은 여러가지 평판표시장치(flat display device)가 활용되고 있다.

이들 평판표시장치 중에서, 액정표시장치는 소형화, 경량화, 박형화, 저전력 구동의 장점을 가지고 있어 널리 사용되고 있다.

최근에, 스마트폰(smart phone)이나 태블릿(tablet)이 보급됨에 따라 액정표시장치에 터치 기능이 부가되고 있는 실정인데, 특히 액정표시장치의 슬림화를 위해 액정패널 내부에 터치 스크린이 내장된 인셀(in-cell) 터치 방식이 적용되고 있다.

이와 같은 인셀 터치 방식의 액정표시장치에서는, 표시영역에 매트릭스 형태로 배치된 터치블럭이 정의되고, 터치블럭 단위로 셀프 캡(self cap) 방식의 터치전극이 배치되며, 각 터치전극에는 대응되는 센싱배선이 접속된다.

이와 같은 인셀 터치 방식 액정표시장치에서는 모델별 해상도나 구동회로의 채널수 등에 따라 터치블럭의 크기가 결정되는데, 터치 성능을 확보하면서 해상도와 구동회로 채널수에 최적화된 터치블럭 크기를 선정하다 보면 최외곽 양측에 위치하는 터치블럭이 내측에 위치하는 터치블럭보다 작은 크기를 갖는 경우가 발생하게 된다. 이 경우에, 최외곽 터치블럭의 터치 캐패시턴스가 감소되어 터치 성능이 저하되는 문제가 발생하게 된다.

이를 개선하기 위해, 최외곽 터치블럭에 외측의 비표시영역으로 다수의 더미(dummy) 화소영역을 형성하여 최외곽 터치블럭의 화소영역 수를 내측 터치블럭의 화소영역 수와 동일하게 함으로써, 터치 캐패시턴스를 보상하는 방안이 제안된바 있다. 그러나, 이 경우에 더미 화소영역 형성에 따라 비표시영역의 폭이 증가하게 되어 내로우베젤(narrow bezel)을 구현할 수 없는 문제가 발생하게 된다.

본 발명은 인셀 터치 방식 표시장치에서 터치블럭의 터치센싱 균일도와 내로우베젤을 구현할 수 있는 방안을 제공하는 것에 과제가 있다.

전술한 바와 같은 과제를 달성하기 위해, 본 발명은 행방향으로 표시영역의 최외곽에 배치된 제2터치블럭과 표시영역 내측에 배치된 제1터치블럭과, 표시영역에서 열방향을 따라 연장되며 제1,2터치블럭의 제1,2터치전극 각각에 접속되어 구동 신호를 전달하는 센싱배선과, 비표시영역에서 열방향을 따라 연장되며 제2터치전극 외측으로 연장된 보상부와 중첩하는 보상 센싱배선을 포함하는 인셀 터치 방식 표시장치를 제공한다.

여기서, 보상 센싱배선은 상기 센싱배선보다 넓은 폭을 가질 수 있다.

그리고, 보상 센싱배선은 구동회로에서 출력된 구동 신호를 인가받을 수 있다. 이때, 보상 센싱배선은 이에 최인접한 센싱배선에 연결되어 구동 신호를 인가받을 수 있다.

한편, 제2터치블럭은 제1터치블럭에 비해 행방향으로 좁은 폭을 가질 수 있다.

또한, 제1,2터치전극 하부와 센싱배선 및 보상 센싱배선 상부에 배치되며, 제1,2터치전극 각각과 센싱배선이 접속되는 터치콘택홀을 갖는 절연막이 더 구비될 수 있다.

본 발명에서는, 최외곽 터치블럭에 대해 터치전극으로부터 외측으로 연장된 보상부와 이와 중첩하는 보상 센싱배선을 구성하여 보상 터치 캐패시턴스를 추가적으로 형성하게 된다.

이에 따라, 최외곽 터치블럭의 터치 캐패시턴스가 보상되어 액정표시장치의 터치센싱 균일도가 구현되며, 종래와 같이 별도의 더미 화소영역을 구비할 필요가 없어 내로우베젤을 구현할 수 있게 된다.

도 1은 본 발명의 실시예에 따른 인셀 터치 방식 액정표시장치를 개략적으로 도시한 도면.
도 2는 본 발명의 실시예에 따른 액정표시장치에서 표시영역 내부의 화소영역 부분을 도시한 평면도.
도 3은 도 2의 절단선 III-III을 따라 도시한 단면도.
도 4는 본 발명의 실시예에 따른 액정표시장치에서 최외곽 터치블럭 부분을 개략적으로 도시한 평면도.
도 5는 도 4의 절단선 V-V를 따라 도시한 단면도.

이하, 도면을 참조하여 본 발명의 실시예를 설명한다.

본 발명의 실시예는 인셀 터치 방식을 사용하는 모든 종류의 표시장치에 적용될 수 있는데, 이하에서는 설명의 편의를 위해 표시장치로서 액정표시장치를 예로 들어 설명한다.

도 1은 본 발명의 실시예에 따른 인셀 터치 방식 액정표시장치를 개략적으로 도시한 도면이다.

도 1을 참조하면, 본 실시예에 따른 액정표시장치(100)는 셀프 캡 방식의 터치소자인 터치전극(171)이 액정표시장치 즉 액정패널 내부에 구성된 인셀 터치 방식의 액정표시장치이다. 이와 같은 액정표시장치는, 어레이기판과 어레이기판에 대향하는 대향기판으로서 예를 들면 컬러필터기판과 어레이기판과 컬러필터기판 사이에 위치하는 액정층을 포함할 수 있다.

여기서, 터치전극(171)은 공통전극으로 기능하도록 구성될 수 있으며, 이 경우에 터치전극(171) 즉 공통전극(171)은 화소전극과 함께 어레이기판에 형성되어 영상을 표시하는 표시구간 동안에는 액정층을 구동할 수 있다. 이와 같은 터치전극(171)을 구비한 액정표시장치(100)는, 예를 들면, IPS(In-Plane Switching) 방식이나, AH-IPS(Advanced High performance In-Plane Switching) 방식이나, 그 외 다른 방식으로 구성될 수 있다. 본 실시예에서는, 설명의 편의를 위해, 프린지 필드(fringe field)를 발생시키는 AH-IPS 방식의 액정표시장치(100)가 사용되는 경우를 예로 든다.

액정표시장치(100)에는 영상을 표시하는 표시영역(AA)과 표시영역(AA) 주변의 비표시영역(NA)이 정의된다. 이때, 표시영역(AA)에는 화소영역(도 2의 P 참조)이 행방향과 열방향을 따라 매트릭스 형태로 배치된다.

한편, 표시영역(AA)에는 다수의 터치블럭(TB)이 행방향과 열방향을 따라 매트릭스 형태로 배치될 수 있다. 이때, 각 터치블럭(TB)은 행방향과 열방향으로 이웃하는 다수의 화소영역을 단위 그룹으로 하여 구성된다.

액정표시장치(100)의 어레이기판에는 터치블럭(TB) 단위로 터치전극(171)이 형성된다. 각 터치블럭(TB)에 형성된 터치전극(171)은, 이웃하는 터치블럭(TB)의 터치전극(171)과는 분리되어 이격된 형태로 패턴되어 있다. 즉, 이웃하는 터치블럭에 구성된 터치전극(171)은 서로 전기적으로 단선된 형태로 구성된다.

액정표시장치(100)의 어레이기판에는 각 터치블럭(TB)과 연결되는 센싱배선(SL)이 일방향을 따라 연장되어 형성되어 있다. 예를 들면, 센싱배선(SL)은 데이터배선(도 2의 DL 참조)의 연장방향인 열방향을 따라 형성될 수 있다. 센싱배선(SL)은 터치콘택홀(CH)을 통해 해당 터치블럭(TB)의 터치전극(171)과 연결되어, 구동회로(DIC)에서 출력된 인가된 구동 신호를 전달하게 된다.

이와 관련하여, 표시구간으로서 매 프레임 동안에는, 센싱배선(SL)에 공통전압이 인가되어 대응되는 터치전극(171)에 전달된다. 이에 따라, 해당 터치블럭(TB)의 각 화소영역에는 화소전극과 터치전극(171) 사이에 전계가 발생되어 액정을 구동하게 되고, 이로 인해 영상을 표시할 수 있게 된다.

한편, 표시구간 사이의 터치센싱구간으로서 이웃하는 프레임 사이의 블랭크(blank) 구간 동안에는, 센싱배선(SL)에 펄스 파형의 터치구동신호가 인가되어 터치전극(171)에 전달된다. 또한, 터치에 따른 각 터치블럭(TB)의 터치 캐패시턴스 변화량 해당되는 센싱신호가 해당 터치전극(171)을 통해 검출되어 대응되는 센싱배선(SL)에 인가된다. 이와 같이 검출된 센싱신호를 통해 사용자의 터치 여부를 판단할 수 있게 된다.

이처럼, 터치블럭(TB)에 형성된 터치전극(171)은 전계 발생을 위한 공통전극(171)의 기능과 함께 사용자 터치를 감지하기 위한 전극으로 기능하여 얇은 두께의 인셀 터치 방식 액정표시장치(100)을 구현할 수 있게 된다.

여기서, 센싱배선(SL)은 이와 연결되는 터치블럭(TB)이 배치된 터치블럭 열을 따라 연장되어 이 열에 배치된 모든 터치블럭(TB)들과 중첩되도록 구성될 수 있다. 즉, 각 터치블럭 열에 배치된 센싱배선(SL)들은 해당 열의 터치블럭(TB)들과 중첩하도록 구성될 수 있다. 이와 같이 배치되면, 실질적으로 각 터치블럭(TB)과 센싱배선(SL) 간의 캐패시턴스가 균일하게 되어 터치 성능이 균일화될 수 있다.

한편, 액정표시장치(100)에 구성된 터치블럭(TB)들은 최외곽에 위치하는 터치블럭(TB2)들과 내측에 위치하는 터치블럭(TB1)들로 구분될 수 있다. 여기서, 설명의 편의를 위해, 내측에 위치하는 터치블럭(TB1)을 제1터치블럭(TB1)이라 하고, 최외곽에 위치하는 터치블럭(TB2)을 제2터치블럭(TB2)이라 한다. 그리고, 제1터치블럭(TB1)의 터치전극(171)을 제1터치전극(171a)이라 하고, 제2터치블럭(TB2)의 터치전극(171)을 제2터치전극(171b)이라 한다.

이때, 최외곽의 제2터치블럭(TB2)은 제1터치블럭(TB1)에 비해 배치된 화소영역의 수가 작다. 즉, 최외곽의 제2터치블럭(TB2)은 제1터치블럭(TB1)에 비해 배치된 화소영역들의 전체 면적이 작다.

이와 관련하여, 내측의 제1터치블럭(TB1)은 도면상 행방향 즉 폭방향을 따라 n개의 화소영역이 배치되며, 최외곽의 제2터치블럭(TB2)은 n개보다 작은 m개(m < n)의 화소영역이 배치될 수 있다.

즉, 화소영역들이 배치되는 표시영역(AA)을 기준으로 할 때, 표시영역(AA)에 위치하는 제2터치블럭(TB2) 부분의 폭은 제1터치블럭(TB1)보다 작은 폭을 갖게 된다.

한편, 본 실시예에서는, 표시영역(AA)의 행방향 양측 최외곽 각각에 제1터치블럭(TB1)에 비해 작은 수의 화소영역이 배치된 제2터치블럭(TB2)이 구성된 경우를 예로 든다. 물론, 경우에 따라, 표시영역(AA)의 양측 중 일측(즉, 좌측이나 우측)에 작은 수의 화소영역이 배치된 제2터치블럭(TB2)이 구성될 수도 있다.

위와 같은 제2터치블럭(TB2)에 있어, 해당 제2터치전극(171b)은 외측 방향의 비표시영역(NA) 내부로 연장되도록 형성된다. 즉, 제2터치전극(171b)은 비표시영영역(NA)으로 연장된 부분인 보상부(172)를 포함하게 된다.

이 보상부(172)에 대응하여 비표시영역(NA)에는 보상부(172)와 터치 캐패시턴스를 형성하기 위한 보상 센싱배선(SLa)이 배치된다.

이와 관련하여, 보상 센싱배선(SLa)은 센싱배선(SL)과 동일물질로 동일층에 형성될 수 있다. 그리고, 보상 센싱배선(SLa)은 센싱배선(SL)과 실질적으로 평행하게 열방향을 따라 연장되어, 최외곽 터치블럭 열을 따라 배치된 제2터치블럭(TB2)들 즉 제2터치전극(171b)들을 가로질러 이들과 중첩되도록 구성된다. 특히, 보상 센싱배선(SLa)은 센싱배선(SL)에 비해 넓은 폭을 갖도록 구성된다.

더욱이, 제2터치전극(171)과의 캐패시턴스 형성을 위한 측면에서, 보상 센싱배선(SLa)에는 센싱배선(SL)과 동일한 구동 신호가 인가되도록 구성되는 것이 바람직하다.

이와 관련하여, 보상 센싱배선(SLa)은 이에 최인접한 센싱배선(SL)(즉, 최외곽에 위치하는 센싱배선(SL))과 연결되도록 구성될 수 있다. 이 경우에, 보상 센싱배선(SLa)을 이에 최인접한 센싱배선(SL)에 연장되는 형태로 연결할 수 있게 된다. 이와 같이 구성하게 되면, 구동회로(DIC)에 보상 센싱배선(SLa)을 위한 신호 출력단을 구성하지 않아도 되는 장점이 있다.

다른 예로서, 센싱배선(SL) 각각에 구동 신호를 출력하는 구동회로(DIC)의 신호 출력단에 여유가 있는 경우에는, 보상 센싱배선(SLa)을 센싱배선(SL)과는 독립적으로 구동회로(DIC)의 출력단에 연결하여 구동 신호를 인가받도록 구성할 수도 있다.

한편, 보상 센싱배선(SLa)은 비표시영역(NA)에서 최외곽에 위치한 제2터치블럭(TB2)들의 제2터치전극(171b)들과는 절연막을 사이에 두고 절연된 상태를 갖게 된다.

이처럼, 제2터치블럭(TB2)에 대해, 외측의 비표시영역(NA)으로 연장된 터치전극(171b)의 보상부(172)를 형성하고 이 보상부(172)와 중첩하는 보상 센싱배선(SLa)을 형성함으로써, 보상부(172)와 보상센싱배선(SLa) 간에는 보상 터치 캐패시턴스가 추가적으로 형성될 수 있게 된다.

이에 따라, 제2터치블럭(TB2)에는, 표시영역(AA) 내의 제2터치블럭(TB2) 부분에서 발생되는 터치 캐패시턴스 뿐만 아니라, 비표시영역(NA)의 제2터치블럭(TB2) 부분에서 제2터치전극(171b)의 보상부(172)와 보상센싱배선(SLa) 간에 발생되는 보상 터치 캐패시턴스가 더 구성될 수 있게 된다.

이처럼, 보상 터치 캐패시턴스에 의해 제2터치블럭(TB2) 전체의 터치 캐패시턴스가 증가될 수 있게 되므로, 내측의 제1터치블럭(TB1)과 실질적으로 동일한 수준의 터치 캐패시턴스를 구현할 수 있게 된다.

이와 관련하여, 제2터치블럭(TB2)은 표시영역(AA) 내에서 제1터치블럭(TB1)에 비해 작은 폭을 갖게 되는바, 이에 따라 표시영역(AA) 내에 위치하는 제2터치블럭(TB2)의 터치 캐패시턴스는 제1터치블럭(TB1)에 비해 작게 되며, 이와 같이 구성된 경우에 내측의 제1터치블럭(TB1)과 최외곽의 제2터치블럭(TB2) 사이에 터치센싱 불균형이 유발될 수 있다.

이를 개선하기 위해, 본 실시예에서는 제2터치블럭(TB2)에 대해 해당 제2터치전극(171b)을 비표시영역(NA)으로 연장하고, 보상 센싱배선(SLa)을 최외곽 열에 배치된 제2터치블럭(TB2)들을 따라 연장하여 제2터치전극(171b)의 보상부(172)와 중첩하도록 형성하게 된다.

이에 따라, 서로 중첩된 제2터치전극(171b)의 보상부(172)와 보상 센싱배선(SLa) 간에는 보상 터치 캐패시턴스가 형성될 수 있게 된다. 이 보상 터치 캐패시턴스에 의해 제2터치블럭(TB2)의 터치 캐피시턴스가 증가되어 보상될 수 있게 된다. 특히, 보상 센싱배선(SLa)은 센싱배선(SL)에 비해 넓은 폭을 갖게 됨으로써 보상부(172)와의 중첩 면적 증가에 따라 터치 캐패시턴스의 보상 효과가 향상될 수 있게 된다.

이처럼, 종래와 같이 터치 커패시턴스 보상을 위해 별도의 더미 화소영역을 형성할 필요 없이, 터치전극(171b)의 보상부(172)와 보상 센싱배선(SLa)으로 구성된 단순한 형태의 보상 구조를 사용하게 됨으로써, 최외곽 터치블럭(TB2)의 터치 캐패시턴스를 보상하여 터치센싱 균일도를 향상시키면서 내로우베젤을 함께 구현할 수 있게 된다.

이때, 최외곽 터치블럭(TB2)은 더미 화소영역을 구비하여 종래의 최외곽 터치블럭에 비해 좁은 폭을 갖게 되므로, 결과적으로 최외곽 터치블럭(TB2)은 내측의 터치블럭(TB1)에 비해 좁은 폭으로 구성된다.

이하, 위와 같이 구성된 액정표시장치(100)의 구조에 대해 보다 상세하게 설명한다.

도 2는 본 발명의 실시예에 따른 액정표시장치에서 표시영역 내부의 화소영역 부분을 도시한 평면도이고, 도 3은 도 2의 절단선 III-III을 따라 도시한 단면도이다. 그리고, 도 4는 본 발명의 실시예에 따른 액정표시장치에서 최외곽 터치블럭 부분을 개략적으로 도시한 평면도이고, 도 5는 도 4의 절단선 V-V를 따라 도시한 단면도이다.

먼저, 표시영역(AA) 내부의 화소영역(P) 구조와 관련하여 도 2 및 3을 참조하여 설명한다.

액정표시장치(100)의 어레이기판의 표시영역(AA)에는, 기판(111) 상에 제1방향으로서 행방향을 따라 연장된 다수의 게이트배선(GL)이 형성된다. 게이트배선(GL) 상에는 게이트절연막(130)을 사이에 두고 제1방향과 교차하는 제2방향인 열방향을 따라 연장된 다수의 데이터배선(DL)이 형성된다.

이와 같이 서로 교차하는 게이트배선 및 데이터배선(GL, DL)에 의해, 매트릭스(matrix) 형태로 배치된 다수의 화소영역(P)이 정의된다.

각 화소영역(P)에는, 게이트배선 및 데이터배선(GL, DL)과 연결된 박막트랜지스터(T)가 형성되어 있다.

박막트랜지스터(T)는, 게이트배선(GL)과 연결된 게이트전극(121)과, 게이트전극(121) 상의 게이트절연막(130) 상에 위치하는 반도체층(131)과, 반도체층(131) 상에 서로 이격된 소스전극 및 드레인전극(141, 143)을 포함할 수 있다. 여기서, 소스전극(141)은 데이터배선(DL)과 연결된다.

각 화소영역(P)에는 박막트랜지스터(T)의 드레인전극(143)과 연결되는 화소전극(151)이 형성되어 있다. 한편, 화소전극(151) 하부에 드레인전극(143)을 노출하는 드레인콘택홀이 구성된 절연막이 구성될 수 있으며, 이 경우에 화소전극(151)은 드레인콘택홀을 통해 드레인전극(143)과 연결될 수 있다.

터치전극(171) 즉 공통전극(171)은 터치블럭(TB) 단위로 형성되며, 화소전극(151) 상에 적어도 하나의 절연막, 예를 들어, 제1 및 2보호막(161,162)을 사이에 두고 배치되어 프린지 필드를 형성할 수 있다. 공통전극(171)은 각 화소영역(P)에 대응하여 화소전극(151)과 마주보는 바(bar) 형상의 다수의 전극패턴(175)을 포함하고, 전극패턴(175) 사이에는 개구(176)가 형성될 수 있다.

여기서, 다수의 전극패턴(175)은 데이터배선(DL)의 연장방향을 따라 연장되는 형태로 형성될 수 있다. 그리고, 다수의 전극패턴(175)은, 데이터배선(DL)에 근접하여 화소영역(P)의 최외측에 위치하는 제1전극패턴(175a)과, 제1전극패턴(175a)의 내측에 위치하는 제2전극패턴(175b)을 포함할 수 있다.

여기서, 제1전극패턴(175a)은 데이터배선(DL)보다 넓은 폭을 가져 실질적으로 하부의 데이터배선(DL)을 가리는 형태로 형성될 수 있는데, 이에 한정되지는 않는다. 또한, 제1전극패턴(175a)은, 데이터배선(DL)과 중첩되는 센싱배선(SL)보다 넓은 폭을 가져 실질적으로 하부의 대응되는 센싱배선(SL)을 가리는 형태로 형성될 수 있는데, 이에 한정되지는 않는다.

이와 같은 형태로 제1전극패턴(175a)을 형성하게 되면, 제1전극패턴(175a)은 데이터배선(DL)과 화소전극(151) 사이의 차폐전극으로서 기능하여 이들 간의 전기적 간섭을 방지할 수 있게 되고, 마찬가지로 제1전극패턴(175a)은 센싱배선(SL)과 화소전극(151) 사이의 차폐전극으로서 기능하게 되어 이들 간의 전기적 간섭을 방지할 수 있게 된다.

그리고, 내부에 위치하는 제2전극패턴(175b)은 제1전극패턴(175a)보다 작은 폭을 갖도록 형성될 수 있는데, 이에 한정되지는 않는다.

한편, 공통전극(171)과 화소전극(151)의 배치 구조와 관련하여, 다른 예로서 각 터치블럭(TB)에 실질적으로 판 형상의 공통전극(171)을 형성하고, 공통전극(171) 상에 절연막을 사이에 두고 다수의 전극패턴으로 구성된 화소전극(151)을 구성할 수 있다.

또 다른 예로서, 공통전극(171)과 화소전극(151) 각각을 전극패턴을 갖도록 형성하고, 이들을 동일층에 배치하거나 절연막을 사이에 두고 배치할 수 있다.

공통전극(171)과 화소전극(151)은 ITO,IZO,ITZO 등의 투명도전성물질로 형성된다.

한편, 센싱배선(SL)은 데이터배선(DL)의 연장 방향을 따라 연장되고, 데이터배선(DL)과 중첩되도록 구성될 수 있다. 이처럼, 센싱배선(SL)을 비표시요소인 데이터배선(DL)과 중첩되게 배치하게 되면, 센싱배선(SL)에 의해 개구율이 저하되는 것을 방지하고 또한 센싱배선(SL)의 폭을 최대한 증가시켜 저항을 감소시킬 수 있다. 이와 같은 센싱배선(SL)과 데이터배선(DL)은 적어도 하나의 절연막, 예를 들어, 제1보호막(161)을 사이에 두고 배치될 수 있다.

센싱배선(SL)은 공통전극(171)과 절연막, 예를 들어, 제2보호막(162)을 사이에 두고 배치될 수 있으며, 이들 전극은 제2보호막(162)에 형성된 터치콘택홀(CH)을 통해 접촉하도록 구성될 수 있다.

센싱배선(SL)은 이와 연결되는 터치블럭(TB)이 배치된 터치블럭 열을 따라 연장되어 이 열에 배치된 모든 터치블럭(TB)들과 중첩되도록 구성될 수 있다. 즉, 각 터치블럭 열에 배치된 센싱배선(SL)들은 해당 열의 터치블럭(TB)들과 중첩하도록 구성될 수 있다. 이와 같이 배치되면, 실질적으로 각 터치블럭(TB)과 센싱배선(SL) 간의 캐패시턴스가 균일하게 되어 터치 성능이 균일화될 수 있다.

다음으로, 최외곽 터치블럭인 제2터치블럭(TB2)의 구조와 관련하여 도 4 및 5를 참조하여 설명한다. 도 4에서는 설명의 편의를 위해 터치블럭(TB)의 구체적 구조와 센싱배선(SL)과의 구체적 연결 구조를 생략하였다.

액정표시장치(100)에 배치된 터치블럭(TB)들은 최외곽 터치블럭(TB2)인 제2터치블럭(TB2)과 내측에 위치하는 터치블럭(TB1)인 제1터치블럭(TB1)을 포함한다.

이때, 최외곽의 제2터치블럭(TB2)은 제1터치블럭(TB1)에 비해 배치된 화소영역(도 2의 P 참조)의 수가 작다. 즉, 내측의 제1터치블럭(TB1)은 도면상 행방향 즉 폭방향을 따라 n개의 화소영역이 배치되며, 최외곽의 제2터치블럭(TB2)은 n개보다 작은 m개(m < n)의 화소영역이 배치될 수 있다.

즉, 화소영역들이 배치되는 표시영역(AA)을 기준으로 할 때, 표시영역(AA)에 위치하는 제2터치블럭(TB2) 부분은 제1터치블럭(TB1)보다 작은 폭을 갖게 된다.

위와 같은 제2터치블럭(TB2)에 있어, 해당 제2터치전극(171b)은 외측 방향으로 연장되어 비표시영역(NA) 내부에 위치하는 보상부(172)를 포함한다.

이 보상 센싱배선(SLa)은 센싱배선(SL)과 동일물질로 동일층에 형성되는데, 즉 보상 센싱배선(SLa)은 제1보호막(161) 상에 위치하며 제2터치전극(171b)과는 제2보호막(162)을 사이에 두고 위치하게 된다.

그리고, 보상 센싱배선(SLa)은 내측의 센싱배선(SL)과 실질적으로 평행하게 열방향을 따라 연장되어, 최외곽 열을 따라 배치된 제2터치블럭(TB2)들 즉 제2터치전극(171b)들을 가로질러 이들과 중첩되도록 구성된다.

특히, 보상 센싱배선(SLa)은 센싱배선(SL)에 비해 넓은 폭을 갖도록 구성된다.

더욱이, 제2터치전극(171)과의 캐패시턴스 형성을 위해, 보상 센싱배선(SLa)에는 센싱배선(SL)과 동일한 구동 신호가 인가되도록 구성되는 것이 바람직하다.

이와 관련하여, 보상 센싱배선(SLa)은 이에 최인접한 센싱배선(SL)(즉, 최외곽에 위치하는 센싱배선(SL))과 전기적으로 단락되도록 구성될 수 있다. 이 경우에, 보상 센싱배선(SLa)을 이에 최인접한 센싱배선(SL)에 연장되는 형태로 연결할 수 있게 된다.

다른 예로서, 센싱배선(SL) 각각에 구동 신호를 출력하는 구동회로(도 1의 DIC 참조)의 신호 출력단에 여유가 있는 경우에, 보상 센싱배선(SLa)을 센싱배선(SL)과는 독립적으로 구동회로에 연결하여 구동 신호를 인가받도록 구성할 수도 있다.

이에 따라, 서로 중첩된 제2터치전극(171b)의 보상부(172)와 보상 센싱배선(SLa) 간에는 보상 터치 캐패시턴스가 형성된다. 이 보상 터치 캐패시턴스에 의해 제2터치블럭(TB2)의 터치 캐피시턴스가 보상될 수 있게 된다. 특히, 보상 센싱배선(SLa)은 센싱배선(SL)에 비해 넓은 폭을 갖게 됨으로써 보상부(172)와의 중첩 면적 증가에 따라 터치 캐패시턴스의 보상 효과가 향상될 수 있게 된다.

이처럼, 종래와 같이 터치 커패시턴스 보상을 위해 별도의 더미 화소영역을 형성할 필요 없이, 터치전극(171b)의 보상부(172)와 보상 센싱배선(SLa)으로 구성된 단순한 형태의 보상 구조를 사용하게 되므로, 최외곽 터치블럭(TB2)의 터치 캐패시턴스를 보상하면서 내로우베젤을 구현할 수 있게 된다.

전술한 바와 같이, 본 발명의 실시예에 따르면, 최외곽 터치블럭에 대해 터치전극으로부터 외측으로 연장된 보상부와 이와 중첩하는 보상 센싱배선을 구성하여 보상 터치 캐패시턴스를 추가적으로 형성하게 된다.

한편, 전술한 실시예들은 액정표시장치 이외의 모든 종류의 표시장치에 적용될 수 있음은 당업자에게 있어 자명하다.

전술한 본 발명의 실시예는 본 발명의 일예로서, 본 발명의 정신에 포함되는 범위 내에서 자유로운 변형이 가능하다. 따라서, 본 발명은, 첨부된 특허청구범위 및 이와 등가되는 범위 내에서의 본 발명의 변형을 포함한다.

100: 액정표시장치 111: 기판
121: 게이트전극 130: 게이트절연막
131: 반도체층 141: 소스전극
143: 드레인전극 151: 화소전극
161: 제1보호막 162: 제2보호막
171,171a,171b: 터치전극(공통전극),제1터치전극,제2터치전극
172: 보상부
175,175a,175b: 전극패턴,제1전극패턴,제2전극패턴
176: 개구
GL: 게이트배선
DL: 데이터배선
T: 박막트랜지스터
SL: 센싱배선
SLa: 보상 센싱배선
TB,TB1,TB2: 터치블럭,제1터치블럭,제2터치블럭
CH: 터치콘택홀
AA,NA: 표시영역,비표시영역
P: 화소영역

Claims

영상을 표시하고 다수의 화소영역을 포함하는 표시영역 및 상기 표시영역 외곽의 비표시영역을 포함하는 표시패널;
상기 표시패널 내부의 행방향으로 상기 표시영역의 내측에 배치된 제1터치블럭과 상기 표시영역의 최외곽에 배치된 제2터치블럭과;
상기 제1,2터치블럭 각각에 배치된 제1,2터치전극과;
상기 제2터치블럭의 상기 제2터치전극이 상기 비표시영역으로 연장되어 형성된 보상부와;
상기 표시영역에서 열방향을 따라 연장되며, 상기 제1,2터치전극 각각에 접속되어 구동 신호를 전달하는 센싱배선과;
상기 비표시영역에서 상기 열방향을 따라 연장되어 상기 보상부와 중첩하는 보상 센싱배선을 포함하고,
상기 제2터치블럭은 상기 제1터치블럭에 비해 배치된 화소영역들의 전체 면적이 작은
인셀 터치 방식 표시장치.
제 1 항에 있어서,
상기 보상 센싱배선은 상기 센싱배선보다 넓은 폭을 갖는
인셀 터치 방식 표시장치.
제 1 항에 있어서,
상기 구동 신호를 출력하는 구동회로를 더 포함하고,
상기 보상 센싱배선은 상기 구동회로에서 출력된 구동 신호를 인가받는
인셀 터치 방식 표시장치.
제 3 항에 있어서,
상기 보상 센싱배선은 이에 최인접한 상기 센싱배선에 연결되어 상기 구동 신호를 인가받는
인셀 터치 방식 표시장치.
제 1 항에 있어서,
상기 제2터치블럭은 상기 제1터치블럭에 비해 상기 행방향으로 좁은 폭을 갖는
인셀 터치 방식 표시장치.
제 1 항에 있어서,
상기 제1,2터치전극 하부와 상기 센싱배선 및 보상 센싱배선 상부에 배치되며, 상기 제1,2터치전극 각각과 상기 센싱배선이 접속되는 터치콘택홀을 갖는 절연막
을 더 포함하는 인셀 터치 방식 표시장치.
제 1 항에 있어서,
각각의 화소영역에 배치된 박막트랜지스터; 및
각각의 화소영역에 배치되어 상기 박막트랜지스터에 연결된 화소전극을 더 포함하는 인셀 터치 방식 표시장치.
제 7 항에 있어서, 상기 제1,2터치전극에는 공통전압이 인가되어 상기 화소전극과 전계를 형성하는 인셀 터치 방식 표시장치.
제 8 항에 있어서, 상기 제1터치전극은 상기 화소영역의 최외측에 배치된 제1전극패턴 및 상기 제1전극패턴의 내측에 배치된 제2전극패턴을 포함하는 인셀 터치 방식 표시장치.
제 9 항에 있어서, 상기 제1전극패턴은 상기 센싱배선 보다 넓은 폭으로 형성되어 상기 센싱배선을 가리는 인셀 터치 방식 표시장치.