KR20170075434A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20170075434A
KR20170075434A KR1020150185080A KR20150185080A KR20170075434A KR 20170075434 A KR20170075434 A KR 20170075434A KR 1020150185080 A KR1020150185080 A KR 1020150185080A KR 20150185080 A KR20150185080 A KR 20150185080A KR 20170075434 A KR20170075434 A KR 20170075434A
Authority
KR
South Korea
Prior art keywords
ground
circuit board
display area
substrate
printed circuit
Prior art date
Application number
KR1020150185080A
Other languages
English (en)
Other versions
KR102521759B1 (ko
Inventor
김경순
유성수
김종희
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150185080A priority Critical patent/KR102521759B1/ko
Publication of KR20170075434A publication Critical patent/KR20170075434A/ko
Application granted granted Critical
Publication of KR102521759B1 publication Critical patent/KR102521759B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 네로우 베젤(narrow bezel)을 구현하고 외부로부터 유입되는 정전기로부터 박막트랜지스터를 보호할 수 있는 액정표시장치를 제공하기 위하여, 표시영역 및 비표시영역을 포함하는 제1기판과, 서로 교차하며 표시영역에 배치되는 게이트배선 및 데이터배선과, 게이트배선 및 데이터배선과 연결되는 박막트랜지스터와, 비표시영역에 표시영역을 따라 연장 배치되며 그 양 끝단이 비표시영역 일측에 위치하는 제1접지배선과, 제1접지배선과 이격하며 제1접지배선을 따라 비표시영역에 배치되는 제2접지배선과, 제1 및 제2접지배선 양 끝단과 각각 연결되며 비표시영역 일측에 배치되는 접지패드를 포함하는 액정표시장치를 제공한다.

Description

액정표시장치{Liquid crystal display device}
본 발명은 액정표시장치에 관한 것으로, 특히, 네로우 베젤(narrow bezel)을 구현하고 외부로부터 유입되는 정전기로부터 박막트랜지스터를 보호할 수 있는 액정표시장치에 관한 것이다.
최근 정보화 시대에 발맞추어 디스플레이(display) 분야 또한 급속도로 발전해 왔고, 이에 부응해서 박형화, 경량화, 저소비전력화 장점을 지닌 평판표시장치(flat panel display device : FPD)로써, 액정표시장치(liquid crystal display device : LCD), 플라즈마표시장치(plasma display panel device : PDP), 전기발광표시장치(electroluminescence display device : ELD), 전계방출표시장치(field emission display device : FED) 등이 소개되어 기존의 브라운관(cathode ray tube : CRT)을 빠르게 대체하며 각광받고 있다.
이 중에서도 액정표시장치는 동화상 표시에 우수하고 높은 콘트라스트비(contrast ratio)로 인해 노트북, 모니터, TV 등의 분야에서 가장 활발하게 사용되고 있다.
도 1은 종래의 액정표시장치를 도시한 평면도이다.
도면에 도시한 바와 같이, 종래의 액정표시장치는 표시영역(AA)과 표시영역(AA)을 둘러싸는 비표시영역(NAA)을 포함하는 제1기판(11)과, 제1기판(11)과 연결되며 구동집적회로(21)가 실장된 연성회로기판(20)과, 연성회로기판(20)과 연결되는 제1인쇄회로기판(30)과, 연성회로케이블(35)을 통해 제1인쇄회로기판(30)과 연결되는 제2인쇄회로기판(40)을 포함한다.
구체적으로, 제1기판(11) 상의 표시영역(AA)에는 다수의 게이트배선(GL) 및 데이터배선(DL)이 서로 교차하며 배치되고, 비표시영역(NAA)에는 접지배선(15)이 표시영역(AA)을 따라 연장 배치되는데 그 양 끝단이 비표시영역(NAA) 일측 예를 들면 상측에 위치한다.
또한, 비표시영역(NAA)의 좌우측에는 제1 및 제2GIP회로부(GIP1, GIP2)가 각각 배치되는데, 제1 및 제2GIP회로부(GIP1, GIP2)는 각 게이트배선(GL)과 연결되어 게이트신호를 순차적으로 공급한다.
예를 들면, 제1GIP회로부(GIP1)는 홀수 번째 게이트배선(GL)에 게이트신호를 순차적으로 공급하고, 제2GIP회로부(GIP2)는 짝수 번째 게이트배선(GL)에 게이트신호를 순차적으로 공급한다.
또한, 비표시영역(NAA) 일측 예를 들면 상측에는 각 데이터배선(DL)과 연결되는 데이터패드(DP)와 접지배선(15) 양 끝단과 각각 연결되는 접지패드(16)가 배치된다.
여기서, 데이터패드(DP) 및 접지패드(16)는 연성회로기판(20)의 출력단과 연결되며, 연성회로기판(20)의 입력단은 제1인쇄회로기판(30)의 출력단과 연결된다.
또한, 연성회로기판(20)의 입력단 및 출력단 사이에는 구동집적회로(21)가 배치되는데, 다수의 신호배선(미도시)을 통해 구동집적회로(21)와 입력단 및 출력단이 서로 연결된다.
또한, 제2인쇄회로기판(40)은 연성회로케이블(35)을 통해 제1인쇄회로기판(30)과 연결된다. 이 때, 제2인쇄회로기판(40)에는 타이밍제어부(41)와 전원부(42)가 실장되며, 제1인쇄회로기판(30)의 입력단에 제어신호 및 전원을 공급한다.
한편, 도면에는 도시하지 않았지만, 제1기판(11)과 대향 합착되는 제2기판(미도시)을 더 포함한다.
이 때, 제1기판(11) 일측 예를 들면 상측에는 데이터패드(DP) 및 접지패드(16)가 배치되어 연성회로기판(20)의 출력단과 연결되기 때문에, 제2기판(미도시)은 제1기판(11) 상측을 노출시키며 제1기판(11)과 대향 합착된다.
또한, 도면에는 도시하지 않았지만, 비표시영역(NAA)에 배치된 제1 및 제2GIP회로부(GIP1, GIP2)는 다수의 박막트랜지스터(미도시)를 구비하며, 표시영역(AA)에는 각 게이트배선(GL) 및 데이터배선(DL)과 연결되는 박막트랜지스터(미도시)가 배치된다.
이 때, 접지배선(15)은 외부로부터 유입되는 정전기로부터 상기 박막트랜지스터(미도시)를 보호하는 역할을 한다.
구체적으로, 외부에서 제1기판(11) 측면으로 유입되는 정전기는 비표시영역(NAA)에 배치된 접지배선(15)을 통해 흐르게 되고, 접지배선(15)과 연결된 접지패드(16)와, 이와 연결된 연성회로기판(20)과 이와 연결된 제1인쇄회로기판(30)을 순차적으로 거쳐 결과적으로 제2인쇄회로기판(40)의 접지단을 통해 방전된다.
최근 들어 액정표시장치는 경량박형을 추구하는 동시에 최종 제품 예를 들면 모니터 또는 TV의 슬림한 디자인 구현을 위해 표시영역 외부의 비표시영역(NAA)의 폭이라 정의되는 베젤(bezel)을 보다 작게 형성하는 것이 요구되고 있다.
이와 같이, 네로우 베젤(narrow bezel)을 구현하는 경우, 비표시영역(NAA)에 배치되는 접지배선(15)과 제1 및 제2GIP회로(GIP1, GIP2)의 이격 거리가 가까워지게 됨으로써, 외부로부터 유입되는 정전기는 접지배선(15)과 전기적으로 연결된 제2인쇄회로기판(40)의 접지단을 통해 방전되기 보다는, 접지배선(15)과 인접한 제1 및 제2GIP회로(GIP1, GIP2)에 구비되는 다수의 박막트랜지스터(미도시)와, 제1 및 제2GIP회로(GIP1, GIP2)와 연결되며 표시영역(AA)에 배치된 다수의 박막트랜지스터(미도시)의 손상을 입히게 되는 문제점이 발생한다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 네로우 베젤(narrow bezel) 구현하고, 다수의 박막트랜지스터를 보호할 수 있는 액정표시장치를 제공하는 것을 그 목적으로 한다.
전술한 바와 같은 목적을 달성하기 위한 본 발명은, 표시영역 및 표시영역을 둘러싸는 비표시영역을 포함하는 제1기판과, 서로 교차하며 표시영역에 배치되는 게이트배선 및 데이터배선과, 게이트배선 및 데이터배선과 연결되는 박막트랜지스터와, 비표시영역에 표시영역을 따라 연장 배치되며 그 양 끝단이 비표시영역 일측에 위치하는 제1접지배선과, 제1접지배선과 이격하며 제1접지배선을 따라 비표시영역에 배치되는 제2접지배선과, 제1 및 제2접지배선 양 끝단과 각각 연결되며 비표시영역 일측에 배치되는 접지패드를 포함하는 액정표시장치를 제공한다.
또한, 제1 및 제2접지배선의 이격된 영역에 배치되는 보호층을 더 포함한다.
또한, 접지패드와 연결되는 연성회로기판과, 연성회로기판과 연결되는 제1인쇄회로기판과, 연성회로케이블을 통해 제1인쇄회로기판과 연결되는 제2인쇄회로기판을 더 포함하고, 접지패드는 제2인쇄회로기판의 접지단과 전기적으로 연결된다.
또한, 제1 및 제2접지배선은 동일층에 배치되거나 다른층에 배치된다.
또한, 제1기판과 대향 합착되는 제2기판과, 제2기판 상부에 배치되는 투명도전막과, 투명도전막과 제2접지배선을 전기적으로 연결하는 도전성부재를 더 포함한다.
본 발명은 네로우 베젤(narrow bezel) 구현할 뿐만 아니라, 접지배선을 분리하여 정전기를 외부로 방전시킴으로써 표시영역에 배치된 다수의 박막트랜지스터를 보호할 수 있는 효과가 있다.
도 1은 종래의 액정표시장치를 도시한 평면도이다.
도 2는 본 발명의 실시예에 따른 액정표시장치를 도시한 평면도이다.
도 3은 본 발명의 실시예에 따른 액정표시장치의 상측 단면도이다.
도 4는 본 발명의 실시예에 따른 액정표시장치의 단면도로서, 도 3과 다른 측면의 단면도이다.
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 2는 본 발명의 실시예에 따른 액정표시장치를 도시한 평면도이다.
도면에 도시한 바와 같이, 본 발명의 실시예에 따른 액정표시장치는 표시영역(AA)과 표시영역(AA)을 둘러싸는 비표시영역(NAA)을 포함하는 제1기판(101)과, 제1기판(101)과 연결되며 구동집적회로(121)가 실장된 연성회로기판(120)과, 연성회로기판(120)과 연결되는 제1인쇄회로기판(130)과, 연성회로케이블(135)을 통해 제1인쇄회로기판(130)과 연결되는 제2인쇄회로기판(140)을 포함한다.
구체적으로, 제1기판(101) 상의 표시영역(AA)에는 다수의 게이트배선(GL) 및 데이터배선(DL)이 서로 교차하며 배치되고, 비표시영역(NAA)에는 서로 이격되는 제1 및 제2접지배선(115a, 115b)이 표시영역(AA)을 따라 연장 배치되는데 그 양 끝단이 비표시영역(NAA) 일측 예를 들면 상측에 위치한다.
이 때, 제1접지배선(115a)은 제2접지배선(115b) 보다 표시영역(AA)에 더 인접하게 배치됨으로써, 표시영역(AA)에 접지전압을 공급함과 동시에, 표시영역(AA) 내부에서 발생되는 정전기를 제1기판(101) 외부로 방출하는 역할을 수행한다.
또한, 제2접지배선(115b)은 비표시영역(NAA) 최외곽에 배치됨으로써, 제1기판(101) 외부로부터 유입되는 정전기를 표시영역(AA) 내부로 유입되는 것을 차단함과 동시에 제1기판(101) 외부로 방출하는 역할을 수행한다.
또한, 비표시영역(NAA)의 좌우측에는 제1 및 제2GIP회로부(GIP1, GIP2)가 각각 배치되는데, 제1 및 제2GIP회로부(GIP1, GIP2)는 각 게이트배선(GL)과 연결되어 게이트신호를 순차적으로 공급한다.
예를 들면, 제1GIP회로부(GIP1)는 홀수 번째 게이트배선(GL)에 게이트신호를 순차적으로 공급하고, 제2GIP회로부(GIP2)는 짝수 번째 게이트배선(GL)에 게이트신호를 순차적으로 공급한다.
또한, 비표시영역(NAA) 일측 예를 들면 상측에는 각 데이터배선(DL)과 연결되는 데이터패드(DP)와 제1 및 제2접지배선(115a, 115b) 양 끝단과 각각 연결되는 접지패드(116a, 116b)가 배치된다.
이 때, 도면에 도시한 바와 같이, 제1접지배선(115a) 양 끝단은 제1접지패드(116a)와 연결되고 제2접지배선(115b) 양 끝단은 제2접지패드(116b)와 연결될 수 있으며, 도면과 달리 제1 및 제2접지배선(115a, 115b) 양 끝단이 모두 하나의 접지패드와 연결될 수도 있다.
또한, 데이터패드(DP) 및 제1 및 제2접지패드(116a, 116b)는 연성회로기판(120)의 출력단과 연결되며, 연성회로기판(120)의 입력단은 제1인쇄회로기판(130)의 출력단과 연결된다.
또한, 연성회로기판(120)의 입력단 및 출력단 사이에는 구동집적회로(121)가 배치되는데, 다수의 신호배선(미도시)을 통해 구동집적회로(121)와 입력단 및 출력단이 서로 연결된다.
또한, 제2인쇄회로기판(140)은 연성회로케이블(135)을 통해 제1인쇄회로기판(130)과 연결된다. 이 때, 제2인쇄회로기판(140)에는 타이밍제어부(141)와 전원부(142)가 실장되며, 제1인쇄회로기판(130)의 입력단에 제어신호 및 전원을 공급한다.
한편, 제1기판(101)과 대향 합착되는 제2기판(도 3의 102)을 더 포함한다.
이 때, 제1기판(101) 일측 예를 들면 상측에는 데이터패드(DP) 및 제1 및 제2접지패드(116a, 116b)가 배치되어 연성회로기판(120)의 출력단과 연결되기 때문에, 제2기판(도 3의 102)은 제1기판(101) 상측을 노출시키며 제1기판(101)과 대향 합착된다.
또한, 도면에는 도시하지 않았지만, 비표시영역(NAA)에 배치된 제1 및 제2GIP회로부(GIP1, GIP2)는 다수의 박막트랜지스터(미도시)를 구비하며, 표시영역(AA)에는 각 게이트배선(GL) 및 데이터배선(DL)과 연결되는 박막트랜지스터(도 3의 Tr)가 배치된다.
이 때, 제1접지배선(115a)은 제2접지배선(115b) 보다 표시영역(AA)에 더 인접하게 배치됨으로써, 표시영역(AA)에 접지전압을 공급함과 동시에, 표시영역(AA) 내부에서 발생되는 정전기를 제1기판(101) 외부로 방출하여, 표시영역(AA)에 배치된 박막트랜지스터(도 3의 Tr)를 보호하는 역할을 수행한다.
구체적으로, 표시영역(AA) 내부에서 발생된 정전기는 표시영역(AA)에 인접한 제1접지배선(115a)을 통해 흐르게 되고, 제1접지배선(115a)에 연결된 제1접지패드(116a)와, 이와 연결된 연성회로기판(120)과 이와 연결된 제1인쇄회로기판(130)을 순차적으로 거쳐 결과적으로 제2인쇄회로기판(140)의 접지단을 통해 방전된다.
또한, 제2접지배선(115b)은 비표시영역(NAA) 최외곽에 배치됨으로써, 제1기판(101) 외부로부터 유입되는 정전기를 표시영역(AA) 내부로 유입되는 것을 차단함과 동시에 제1기판(101) 외부로 방출하여, 제1 및 제2GIP회로부(GIP1, GIP2)에 구비된 박막트랜지스터(미도시)와 표시영역(AA)에 배치된 박막트랜지스터(도 3의 Tr)를 보호하는 역할을 수행한다.
구체적으로, 외부에서 제1기판(101) 측면으로 유입되는 정전기는 비표시영역(NAA) 최외곽에 배치된 제2접지배선(116b)을 통해 흐르게 되고, 제2접지배선(115b)에 연결된 제2접지패드(116b)와, 이와 연결된 연성회로기판(120)과 이와 연결된 제1인쇄회로기판(130)을 순차적으로 거쳐 결과적으로 제2인쇄회로기판(140)의 접지단을 통해 방전된다.
특히, 비표시영역(NAA)의 폭이 좁아져 제1접지배선(115a)과 제1 및 제2GIP회로(GIP1, GIP2)의 이격 거리가 가까워지더라도, 비표시영역(NAA)에 제1 및 제2접지배선(115a, 115b)을 이격하여 배치하고, 비표시영역(NAA)의 최외곽에 배치된 제2접지배선(115b)을 통해 외부로부터 유입되는 정전기를 배출함으로써, 정전기가 표시영역(AA) 내부로 유입되는 것을 차단할 수 있다.
이에 따라, 네로우 베젤(narrow bezel)을 구현하더라도, 제1 및 제2GIP회로(GIP1, GIP2)에 구비되는 다수의 박막트랜지스터(미도시)와, 제1 및 제2GIP회로(GIP1, GIP2)와 연결되며 표시영역(AA)에 배치된 다수의 박막트랜지스터(도 3의 Tr)의 손상을 방지할 수 있다.
도 3은 본 발명의 실시예에 따른 액정표시장치의 상측 단면도이고, 도 4는 도 3과 다른 측면의 단면도이다.
도 3 및 도 4에 도시한 바와 같이, 본 발명의 실시예에 따른 액정표시장치는 대향 합착되는 제1 및 제2기판(101, 102)을 포함한다.
이 때, 제1기판(210)은 표시영역(AA)과 표시영역(AA) 외측의 비표시영역(NAA)으로 구분되어 있다.
먼저, 표시영역(AA)을 살펴보면, 제1기판(101) 상에는 박막트랜지스터(Tr)가 배치되는데, 박막트랜지스터(Tr)는 게이트전극(105)과, 게이트전극(105)을 덮는 게이트절연막(103)과, 상기 게이트절연막(103) 상에서 게이트전극(105)과 대응되며 액티브층(106a) 및 오믹콘택층(106b)으로 이루어지는 반도체층(106)과, 반도체층(106) 상에서 서로 이격하여 위치하는 소스전극(107) 및 드레인전극(108)으로 이루어진다.
또한, 도면에는 도시하지 않았지만, 박막트랜지스터(Tr)와 연결되는 게이트배선(도 2의 GL) 및 데이터배선(도 2의 DL)이 제1기판(101) 상에 배치된다.
이 때, 게이트배선(도 2의 GL)은 박막트랜지스터(Tr)의 게이트전극(105)과 연결되며, 데이터배선(도 2의 DL)은 박막트랜지스터(Tr)의 소스전극(107)과 연결되어 있다.
또한, 보호층(109)은 박막트랜지스터(Tr)를 덮으며 배치되며, 보호층(109) 상부에는 화소전극(111)이 배치되어, 박막트랜지스터(Tr)의 드레인전극(108)과 전기적으로 연결된다.
이 때, 화소전극(111)은 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)와 같은 투명도전성물질로 이루어진다.
다음, 비표시영역(NAA)을 살펴보면, 게이트절연막(103) 상부에 표시영역(AA)의 박막트랜지스터(Tr)의 소스 및 드레인전극(107, 108)과 동일층 및 동일물질로 이루어진 제1 및 제2접지배선(115a, 115b)이 서로 이격되며 배치된다.
이 때, 제1접지배선(115a)은 제2접지배선(115b) 보다 표시영역(AA)에 더 인접하게 배치된다.
이 때, 제1접지배선(115a)은 표시영역(AA)에 접지전압을 공급함과 동시에, 표시영역(AA) 내부에서 발생되는 정전기를 제1기판(101) 외부로 방출하여, 표시영역(AA)에 배치된 박막트랜지스터(Tr)를 보호하는 역할을 수행하고, 제2접지배선(115b)은 비표시영역(NAA) 최외곽에 배치됨으로써, 제1기판(101) 외부로부터 유입되는 정전기를 표시영역(AA) 내부로 유입되는 것을 차단함과 동시에 제1기판(101) 외부로 방출하여, 표시영역(AA)에 배치된 박막트랜지스터(Tr)를 보호하는 역할을 수행한다.
이에 따라, 네로우 베젤(narrow bezel)을 구현하더라도, 표시영역(AA)에 배치된 다수의 박막트랜지스터(Tr)의 손상을 방지할 수 있다.
한편, 도면과 달리 제1 및 제2접지배선(115a, 115b)은 서로 다른층 및 다른물질로 이루어질 수 있다.
예를 들어, 제1접지배선(115a)은 표시영역(AA)의 박막트랜지스터(Tr)의 소스 및 드레인전극(107, 108)과 동일층 및 동일물질로 이루어지고, 제2접지배선(115b)은 게이트전극(105)과 동일층 및 동일물질로 이루어질 수 있다.
또한, 보호층(109)은 제1 및 제2접지배선(115a, 115b)을 덮으며 배치되며, 벤조사이클로부텐(BCB), 포토아크릴(photo acryl)와 같은 유기절연물질 또는 질화실리콘, 산화실리콘과 같은 무기절연물질로 이루어진다.
이 때, 제1 및 제2접지배선(115a, 115b)의 이격되는 영역에도 보호층(109)이 배치됨에 따라, 외부로부터 유입된 정전기가 제2접지배선(115b)에서 제1접지배선(115a)으로 유입되는 것을 효과적으로 방지할 수 있다.
다음, 제1기판(101)과 대향 합착되는 제2기판(102) 하부에는 표시영역(AA)의 박막트랜지스터(Tr) 등의 비표시요소를 가리는 블랙매트릭스(112)가 배치되며, 블랙매트릭스(112) 하부에는 각 화소 마다 분리 배치되는 컬러필터(113)가 배치된다,
또한, 제2기판(102) 상부에는 투명도전막(114)이 배치된다, 이 때, 투명도전막(114)은 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)와 같은 투명도전성물질로 이루어진다.
이와 같은, 투명도전막(114)을 제2기판(102) 일면에 배치함으로써, 제2기판(102)에서 발생되는 정전기를 외부로 방출할 수 있다. 이에 대해서는 후술하기로 한다.
또한, 도 3에 도시한 바와 같이, 제1기판(101) 일측 예를 들면, 상측에는 데이터패드(도 2의 DP) 및 제1 및 제2접지패드(도 2의 116a, 116b)가 배치되어 연성회로기판(도 2의 120)의 출력단과 연결되기 때문에, 제2기판(102)은 제1기판(101) 상측을 노출시키며 제1기판(101)과 대향 합착된다.
이 때, 제2기판(102)에 의해 노출된 제1기판(101)의 비표시영역(NAA)의 보호층(109)은 제2접지배선(115b)의 일부를 노출시키는 콘택홀(152)을 갖는다.
또한, 제1기판(101)을 노출시키는 제2기판(260) 외측면과 제2기판(102)에 의해 노출된 제1기판(101) 상에는 도전성부재(151)가 배치된다.
이와 같은 도전성부재(151)는 은(Ag) 도트로 이루어질 수 있으며, 제2기판(102) 상부의 투명도전막(114)과 콘택홀(152)을 통해 노출된 제2접지배선(115b)을 전기적으로 연결시킨다.
이에 따라, 제2기판(102)에서 발생되는 정전기를 제2접지배선(115b)을 통해 외부로 방출할 수 있다.
구체적으로, 제2기판(102)에서 발생된 정전기는 제2접지배선(116b)을 통해 흐르게 되고, 제2접지배선(115b)에 연결된 제2접지패드(116b)와, 이와 연결된 연성회로기판(120)과 이와 연결된 제1인쇄회로기판(130)을 순차적으로 거쳐 결과적으로 제2인쇄회로기판(140)의 접지단을 통해 방전된다.
본 발명은 전술한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.
101, 102 : 제1 및 제2기판
114 : 투명도전막
120 : 연성회로기판
130, 140 : 제1 및 제2인쇄회로기판
115a, 115b : 제1 및 제2접지배선
116a, 116b : 제1 및 제2접지패드

Claims (8)

  1. 표시영역 및 상기 표시영역을 둘러싸는 비표시영역을 포함하는 제1기판;
    서로 교차하며 상기 표시영역에 배치되는 게이트배선 및 데이터배선;
    상기 게이트배선 및 데이터배선과 연결되는 박막트랜지스터;
    상기 비표시영역에 상기 표시영역을 따라 연장 배치되며 그 양 끝단이 상기 비표시영역 일측에 위치하는 제1접지배선;
    상기 제1접지배선과 이격하며 상기 제1접지배선을 따라 상기 비표시영역에 배치되는 제2접지배선; 및
    상기 제1 및 제2접지배선 양 끝단과 각각 연결되며 상기 비표시영역 일측에 배치되는 접지패드
    를 포함하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 제1 및 제2접지배선의 이격된 영역에 배치되는 보호층을 더 포함하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 제1접지배선은 상기 제2접지배선 보다 상기 표시영역에 더 인접한 액정표시장치.
  4. 제 1 항에 있어서,
    상기 접지패드와 연결되는 연성회로기판;
    상기 연성회로기판과 연결되는 제1인쇄회로기판;
    연성회로케이블을 통해 상기 제1인쇄회로기판과 연결되는 제2인쇄회로기판을 더 포함하고,
    상기 접지패드는 상기 제2인쇄회로기판의 접지단과 전기적으로 연결되는 액정표시장치.
  5. 제 1 항에 있어서,
    상기 접지패드는 제1접지배선 양 끝단과 연결되는 제1접지패드와, 제2접지배선 양 끝단과 연결되는 제2접지패드를 포함하는 액정표시장치.
  6. 제 1 항에 있어서,
    상기 제1 및 제2접지배선은 동일층에 배치되거나 다른층에 배치되는 액정표시장치.
  7. 제 1 항에 있어서,
    상기 제1기판과 대향 합착되는 제2기판;
    상기 제2기판 상부에 배치되는 투명도전막; 및
    상기 투명도전막과 상기 제2접지배선을 전기적으로 연결하는 도전성부재
    를 더 포함하는 액정표시장치.
  8. 제 7 항에 있어서,
    상기 도전성부재는 은(Ag) 도트인 액정표시장치.
KR1020150185080A 2015-12-23 2015-12-23 액정표시장치 KR102521759B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150185080A KR102521759B1 (ko) 2015-12-23 2015-12-23 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150185080A KR102521759B1 (ko) 2015-12-23 2015-12-23 액정표시장치

Publications (2)

Publication Number Publication Date
KR20170075434A true KR20170075434A (ko) 2017-07-03
KR102521759B1 KR102521759B1 (ko) 2023-04-13

Family

ID=59357792

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150185080A KR102521759B1 (ko) 2015-12-23 2015-12-23 액정표시장치

Country Status (1)

Country Link
KR (1) KR102521759B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190066805A (ko) * 2017-12-06 2019-06-14 엘지디스플레이 주식회사 표시장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008046278A (ja) * 2006-08-11 2008-02-28 Epson Imaging Devices Corp 液晶表示装置
US20080180591A1 (en) * 2007-01-29 2008-07-31 Innolux Display Corp. Liquid crystal display having protection line
KR20130050564A (ko) * 2011-11-08 2013-05-16 엘지디스플레이 주식회사 액정 표시 패널 및 이를 포함하는 액정 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008046278A (ja) * 2006-08-11 2008-02-28 Epson Imaging Devices Corp 液晶表示装置
US20080180591A1 (en) * 2007-01-29 2008-07-31 Innolux Display Corp. Liquid crystal display having protection line
KR20130050564A (ko) * 2011-11-08 2013-05-16 엘지디스플레이 주식회사 액정 표시 패널 및 이를 포함하는 액정 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190066805A (ko) * 2017-12-06 2019-06-14 엘지디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
KR102521759B1 (ko) 2023-04-13

Similar Documents

Publication Publication Date Title
US9905626B2 (en) Array substrate, display panel and display apparatus
KR101706232B1 (ko) 터치 패널
US9798203B2 (en) Semiconductor device and display device
KR101736930B1 (ko) 플렉서블 유기발광 디스플레이 장치
JP5976195B2 (ja) 表示装置
KR20150026033A (ko) 액정 표시 장치 및 그의 제조 방법
JP5940163B2 (ja) 半導体装置及び表示装置
US20070290375A1 (en) Active device array mother substrate
US9366933B2 (en) Semiconductor display device comprising an upper and lower insulator arranged in a non-display area
US20180356696A1 (en) Display apparatus including a backlight assembly
CN108242213B (zh) 显示装置
KR102576461B1 (ko) 유기발광표시패널과 이를 포함하는 표시장치 및 표시장치의 제조방법
KR101432891B1 (ko) 액정표시장치
KR20210101359A (ko) 전자패널 및 이를 포함한 표시장치
KR20180047295A (ko) 유기 발광 표시 장치
KR102127974B1 (ko) 표시장치
KR102521759B1 (ko) 액정표시장치
KR20200080899A (ko) 표시장치
US9773961B1 (en) Display panel
US11574967B2 (en) Organic light-emitting display panel
KR101784445B1 (ko) 액정표시장치용 어레이 기판
KR20120030732A (ko) 표시장치 및 그 제조방법
KR20170023239A (ko) 협 베젤 구조를 갖는 평판 표시 장치
US10416516B2 (en) Liquid crystal display panel and liquid crystal display device
JP2011053327A (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant