KR20150058811A - 씨오에프형 반도체 패키지 및 그 제조 방법 - Google Patents
씨오에프형 반도체 패키지 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20150058811A KR20150058811A KR1020130142046A KR20130142046A KR20150058811A KR 20150058811 A KR20150058811 A KR 20150058811A KR 1020130142046 A KR1020130142046 A KR 1020130142046A KR 20130142046 A KR20130142046 A KR 20130142046A KR 20150058811 A KR20150058811 A KR 20150058811A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor element
- electrode pattern
- heat dissipation
- passivation layer
- underfill
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133382—Heating or cooling of liquid crystal cells other than for activation, e.g. circuits or arrangements for temperature control, stabilisation or uniform distribution over the cell
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
본 발명의 제 1 실시예에 따른 씨오에프형 반도체 패키지는 플렉서블 필름으로 이루어진 베이스 필름; 상기 베이스 필름 상에 형성되는 전극 패턴; 상기 전극 패턴과 전기적으로 연결되고, 씨오에프(COF)에 탑재되는 반도체 소자; 상기 전극 패턴 상에 형성되고, 절연물질로 이루어진 패시베이션층; 상기 반도체 소자와 패시베이션층 사이의 공간에 충진되는 언더필; 및 상기 반도체 소자, 언더필 및 패시베이션층 상에 형성되고, 상기 반도체 소자로부터 발생되는 열의 방열을 수행하는 방열층;을 포함한다.
제안되는 바와 같은 씨오에프형 반도체 패키지는 반도체 소자에서 발생되는 고열을 효과적으로 외부로 방열시킬 수 있는 장점이 있다.
제안되는 바와 같은 씨오에프형 반도체 패키지는 반도체 소자에서 발생되는 고열을 효과적으로 외부로 방열시킬 수 있는 장점이 있다.
Description
본 발명은 씨오에프(COF)형 반도체 패키지에 대한 것으로서, 플렉서블 PCB 상에 제조되는 씨오에프형 반도체 패키지의 발열을 효과적으로 저감시킬 수 있는 기술적 사상에 대한 것이다.
일반적인 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절하여 화상을 표시하는 기기이다. 이러한 화상 표시를 위하여, 액정표시장치는 액정셀들이 매트릭스 형태로 배열된 액정 패널과, 액정 패널을 구동시키기 위한 구동 회로를 포함한다. 이러한 액정표시장치는 브라운관에 비하여 소형화가 가능하여 휴대용 텔레비전이나 랩탑형 퍼스널 컴퓨터 등의 표시기기로 널리 활용되고 있다.
액정표시장치의 액정 패널을 구동시키기 위하여 데이터 드라이버와 게이트 드라이버가 요구되며, 이러한 데이터 드라이버와 게이트 드라이버는 다수개의 집적 회로(Integrated Circuit:IC)로 집적화된다. 집적화된 데이터 구동 IC와 게이트 구동 IC 각각은 테이프 캐리어 패키지(Tape Carrier Package : TCP) 상에 실장되고, 탭(TAB : Tape Automated Bonding) 방식으로 액정 패널에 접속되거나, COG(Chip On Glass) 방식으로 액정 패널 상에 실장된다.
특히, 고해상도를 구현하는 디스플레이 기기의 등장과, 원가 절감을 위한 고집적도의 IC가 요구되고 있는 현재의 상황에서는, 디스플레이 기기에 반드시 필요한 집적 회로의 발열 문제는 더욱더 심각하게 대두되고 있다. 이러한 발열 문제는 회로의 안정성에 영향을 미칠 뿐만 아니라 연성의 베이스 필름의 내열 온도를 위협할 수도 있다. 또한, 최근의 FHD나 UHD TV의 초고해상도 디스플레이 기기에서는 집적 회로의 발열 문제에 때문에 TV의 외관을 형성하는 프레임 역시 내열성을 반드시 고려하여야만 하는 상황이 되었다.
집적 회로에서 발생되는 열을 충분히 방열시킬 수 있다면, 집적 회로가 사용되는 다양한 디스플레이 기기의 디자인이나 재질 등에 대한 문제를 보다 쉽게 해결할 수 있게 될 것이다.
본 발명은 상기와 같은 현재의 기술적 문제에 해결 방법을 제안하는 것으로서, 특히, 액정 패널이나 프린트 기판 등에 사용되는 반도체 소자로서, 플렉서블 필름 상에 반도체 소자가 탑재된 구조의 COF(Chip On Film) 반도체 소자 패키지의 발열 구조를 제안하고자 한다.
또한, 플렉서블 필름 상에 형성된 반도체 소자 상에 발열 도료를 도포 또는 증착시킴으로써, 반도체 소자의 위치를 고정시키는 것 뿐만 아니라, 반소체 소자를 외부로부터 용이하게 보호할 수 있는 구조를 제안하고자 한다.
본 발명의 제 1 실시예에 따른 씨오에프형 반도체 패키지는 플렉서블 필름으로 이루어진 베이스 필름; 상기 베이스 필름 상에 형성되는 전극 패턴; 상기 전극 패턴과 전기적으로 연결되고, 씨오에프(COF)에 탑재되는 반도체 소자; 상기 전극 패턴 상에 형성되고, 절연물질로 이루어진 패시베이션층; 상기 반도체 소자와 패시베이션층 사이의 공간에 충진되는 언더필; 및 상기 반도체 소자, 언더필 및 패시베이션층 상에 형성되고, 상기 반도체 소자로부터 발생되는 열의 방열을 수행하는 방열층;을 포함한다.
또한, 다른 실시예의 씨오에프형 반도체 패키지는 플렉서블 필름으로 이루어진 베이스 필름; 상기 베이스 필름의 제 1 면 위에 형성되는 전극 패턴; 상기 전극 패턴과 전기적으로 연결되고, 씨오에프(COF)에 탑재되는 반도체 소자; 상기 전극 패턴 상에 형성되고, 절연물질로 이루어진 패시베이션층; 상기 반도체 소자와 패시베이션층 사이의 공간에 충진되는 언더필; 및 상기 베이스 필름의 제 2 면 위에 형성되고, 상기 반도체 소자로부터 발생되는 열의 방열을 수행하는 방열층;을 포함하고, 상기 언더필과 방열층은 동일한 물질로 이루어진다.
제안되는 바와 같은 씨오에프형 반도체 패키지는 반도체 소자에서 발생되는 고열을 효과적으로 외부로 방열시킬 수 있으며, 이것은 초고해상도의 TV나 모니터 등에서 액정 패널 외의 외관을 형성하는 베젤이나 샤시들의 재질 변화를 가져올 수 있다. 예를 들면, 초고해상도의 TV의 경우, 보다 슬림화한 디자인을 구현하기 위하여 베젤과 샤시 부분을 축소시켜야 하는데, IC에서 발생되는 고열에 견디기 위하여 알루미늄 등의 소재가 사용되었으나, 본 실시예에 따라 효과적으로 IC의 발열을 줄일 수 있게 되면, TV의 베젤과 샤시를 플라스틱 소재로 형성하는 것도 가능하며, 이것은 제품의 경량화, 생산비용의 절감 효과를 가져올 수 있다.
특히, 실시예의 방열 도료가 반도체 소자를 포함하여 패시베이션층과 언더필에 밀착되도록 형성되기 때문에, 기존의 테이핑에 의한 방열 구조에 비하여 그 방열 효과가 탁월하게 향상될 수 있다. 전도에 의한 방열을 원리를 생각하여 보면, 반도체 소자를 포함한 패시베이션층 및 언더필에도 밀착되는 구조이기 때문에, 방열 효율이 더욱 향상되는 것임을 알 수 있다.
도 1은 본 실시예에 따라 씨오에프형 반도체 패키지를 제조하는 방법을 설명하기 위한 도면이다.
도 2는 본 실시예의 포팅(potting) 설비에 의하여 반도체 소자의 측면으로 수지를 도포하는 방법을 설명하는 도면이다.
도 3은 본 실시예의 도포 챔버 내에 마련되는 도포 장치의 구성을 설명하는 도면이다.
도 4는 본 실시예의 방열 도료를 구성하는 물질을 설명하기 위한 도면이다.
도 5는 본 실시예에 따른 씨오에프형 반도체 패키지의 구성을 설명하기 위한 도면이다.
도 6은 본 실시예에서 반도체 소자 상에 방열 도료를 도포하는 도포 챔버가 경화 챔버 뒤의 후속 공정으로 배치되는 경우의 도면이다.
도 7은 본 발명의 다른 실시예에 따른 씨오에프형 반도체 패키지의 구성을 보여주는 도면이다.
도 2는 본 실시예의 포팅(potting) 설비에 의하여 반도체 소자의 측면으로 수지를 도포하는 방법을 설명하는 도면이다.
도 3은 본 실시예의 도포 챔버 내에 마련되는 도포 장치의 구성을 설명하는 도면이다.
도 4는 본 실시예의 방열 도료를 구성하는 물질을 설명하기 위한 도면이다.
도 5는 본 실시예에 따른 씨오에프형 반도체 패키지의 구성을 설명하기 위한 도면이다.
도 6은 본 실시예에서 반도체 소자 상에 방열 도료를 도포하는 도포 챔버가 경화 챔버 뒤의 후속 공정으로 배치되는 경우의 도면이다.
도 7은 본 발명의 다른 실시예에 따른 씨오에프형 반도체 패키지의 구성을 보여주는 도면이다.
이하에서는, 본 실시예에 대하여 첨부되는 도면을 참조하여 상세하게 살펴보도록 한다. 다만, 본 실시예가 개시하는 사항으로부터 본 실시예가 갖는 발명의 사상의 범위가 정해질 수 있을 것이며, 본 실시예가 갖는 발명의 사상은 제안되는 실시예에 대하여 구성요소의 추가, 삭제, 변경 등의 실시변형을 포함한다고 할 것이다.
도 1은 본 실시예에 따라 씨오에프형 반도체 패키지를 제조하는 방법을 설명하기 위한 도면이다.
본 실시예에서는, 플라스틱 재질의 플렉서블 필름 상에 반도체 소자가 형성된 이후에 Reel to Reel 방식으로 회로 보호용 수지를 도포하고, 반도체 패키지의 방열을 위한 방열 도료를 도포하는 순서로 반도체 패키지를 제조한다. 그리고, 도 1에서와 같이, 상기 회로 보호용 수지를 도포한 이후에 상기 방열 도료를 도포하고, 그 다음 경화 공정이 진행될 수 있으나, 상기 회로 보호용 수지를 도포한 다음 경화 공정이 진행되고, 반도체 패키지에 대한 경화가 완료된 다음 방열 도료를 도포하는 것 역시 가능하다.
상세히, 도 1을 참조하면, 반도체 소자가 형성되어 있는 플렉서블 필름(1)이 권취되어 있는 프리 릴(110)이 프리 챔버(100) 내에 수용되고, 상기 프리 릴(110)에 권취되어 있는 플렉서블 필름(1)이 적어도 하나 이상의 보조 릴(120)들에 의해서 인접한 포팅 챔버(200)로 이송된다. 여기서, 프리 릴(110)에 플렉서블 필름(1)이 권취되어 있다고 설명하였으나, 여기서의 플렉서블 필름(1)은 플렉서블 형태의 베이스 필름(610)과, 상기 베이스 필름(610) 상에 형성된 전극 패턴(620)과, 상기 전극 패턴(620) 상에 형성되고 절연물질로 이루어진 패시베이션층(630)과, 상기 전극 패턴(620)과 도통하는 본딩칩(641)과, 상기 본딩칩(641) 상에 형성된 반도체 소자(640)를 포함하는 것으로 이해하여야 한다(도 5 참조).
도 5의 도시된 도면에서 본딩칩(641) 상에 반도체 소자(640)가 형성된 상태에서 포팅 챔버(200)를 통과하면서 회로 보호용 수지가 도포되어 언더필(650)이 형성되고, 상기 언더필(650)에 의하여 도체(예를 들어, 구리 또는 알루미늄 등의 도전물질)로 이루어진 전극 패턴(620)의 절연 및 반도체 소자(640)의 1차 보호가 이루어진다. 그리고, 회로 보호용 수지가 도포된 상태에서, 도포 챔버(300)를 통과하면서 상기 반도체 소자(640), 언더필(650) 및 패시베이션층(630) 상에 방열 도료가 도포됨으로써 방열층(660)이 형성된다. 실시예에서는, 방열 도료가 플렉서블 필름 상에 도포되는 것을 예로 들어 설명하고 있으나, 플렉서블 필름 상에 형성할 언더필과 방열층을 방열 도료를 증착시킴으로써 형성하는 것도 가능하다.
다시 도 1을 참조하면, 상기 프리 챔버(100)로부터 제공되는 플렉서블 필름(1)은 회로 보호용 수지를 도포하는 포팅 챔버(200)로 이송된다. 상기 포팅 챔버(200)에서는 포팅기(210)에 의한 회로 보호용 수지가 반도체 소자의 4개 측면으로 도포된다. 참고로, 도 1의 포팅 챔버(200)와 도포 챔버(300) 내에 반도체 패키지(10)가 1번 ~ 4번의 반도체 패키지들(11,12,13,14)로 되어 있으나, 이것은 도포 방법을 설명하기 위한 것으로서, 실제로는 플렉서블 필름(1) 상에 반도체 패키지들이 소정 간격을 두고 배치되어 있다.
상기 포팅 챔버(200) 내에는, 도 2에 도시된 바와 같이, 회로 보호용 수지를 반도체 소자 측면에 도포하는 포팅기(210)가 마련되며, 상기 포팅기(210)는 적어도 2축 방향으로의 이동이 가능하도록 마련된다. 예를 들어, 포팅기(210)가 x축과 y축 방향으로의 이동이 가능하게 구성될 수 있으며, 이 경우 장방형의 반도체 소자(650) 4개 측면에 수지를 도포하는 것이 가능하다. 그리고, 도면에서의 z축 방향으로도 포팅기(210)가 이동가능한 경우에는, 반도체 소자(650)와 포팅기(210) 사이의 거리를 조절하는 것이 가능하므로, 반도체 소자(650)의 측면으로 떨어지는 수지의 양을 조절하는 것 역시 가능하다.
상기 포팅기(210) 내에 충진되는 회로 보호용 수지는, 후술되는 방열 도료와 동일한 물질이 사용될 수 있으며, 이 경우, 방열 도료는 타 부재와의 접착성을 향상시키는 물질과, 효과적인 방열을 위한 물질로 이루어진다.
상기 포팅기(210)내에 충진되는 회로 보호용 수지의 물질에 대해서는, 방열 도료에 대한 설명으로 대신하기로 한다.
상기 포팅 챔버(200) 내에서 적어도 하나 이상의 포팅기(210)에 의하여 반도체 소자(650)의 측면들에 대한 수지 도포가 수행되고, 그 결과, 도 5에서의 언더필(650)이 형성된다. 상기 언더필(650)이 반도체 소자(650)의 측면과 전극 패턴(620) 사이의 공간에 채워질 수 있도록 상기 포팅기(210)의 위치 설계가 필요하다.
플렉서블 필름(1)이 상기 포팅 챔버(200) 내에서 회로 보호용 수지가 도포된 다음에는, 상기 반도체 소자(650) 상에 방열 도료를 도포하기 위한 도포 챔버(300)로 플렉서블 필름(1)이 이송된다.
상기 도포 챔버(300) 내에서는 적어도 하나 이상의 분사 노즐을 통하여 방열 도료가 반도체 소자를 향하여 분사되며, 상기 분사 노즐의 개수는 상기 도포 챔버(300)의 크기 및 플렉서블 필름(1)에 형성된 반도체 소자들의 개수에 따라 다양하게 변경될 수 있다.
상기 도포 챔버(300)내에 마련되는 도포 장치(310)의 구성에 대해서, 도 3을 함께 참조하여 본다.
도 3을 참조하면, 도포 장치(310)는 방열 도료가 스프레이 방식으로 반도체 소자측으로 분사되도록 하는 분사 노즐(310)을 적어도 하나 이상 포함하고, 상기 분사 노즐(310)에는 반도체 소자의 상부면을 촬영할 수 있는 CCD 카메라(320)가 마련될 수 있다. 작업자 또는 컴퓨터는 상기 카메라(320)를 통하여 관찰되는 방열 도료의 도포 상태를 확인하면서, 상기 분사 노즐(310)을 통하여 분사되는 방열 도료의 양 또는 속도를 제어할 수 있다.
그리고, 상기 분사 노즐(310)에는 방열 도료의 분사 방향이나 분사 각도를 결정하는 분사구(311)가 마련된다.
그리고, 상기 도포 장치(310)는 상기 분사 노즐(310)을 지지하는 노즐 지지 프레임(330)을 회전시키거나 이동시키기 위한 구동부(340)를 더 포함하고, 상기 구동부(340)는 상기 노즐 지지 프레임(330)을 y축 방향으로의 이동(도면에서 전진과 후진)과, z축 방향으로의 이동(도면에서 상승과 하강)을 가능하게 한다. 상기 구동부(340)의 동작에 따라 노즐 지지 프레임(330)과 분사 노즐(310)이 y축(또는 x축) 방향으로 이동하게 되면, 상기 분사구(111)를 통하여 분사되는 방열 도료가 반도체 소자(650), 언더필(650) 상에 균일하게 도포될 수 있다.
앞서 기재하였지만, 실시예에서는 방열 도료를 플렉서블 필름 상에 도포하는 경우를 예로 들어 설명하지만, 본 발명에서 제안하는 방열 도료를 플렉서블 필름 상에 증착시킴으로써, 언더필 또는 방열층을 형성하는 것도 가능하다.
도포 챔버(300)에서 플렉서블 필름(1)의 반도체 소자(650)를 중심으로 분사되는 방열 도료에 대해서 자세히 설명하여 본다. 앞서 설명한 바와 같이, 상기 방열 도료는 포팅 챔버(200)에서 반도체 소자의 측면을 향하여 도포되는 회로 보호용 수지와 동일한 물질이 될 수 있다.
도 4에는 본 실시예의 방열 도료를 확대한 도면이 도시되어 있다. 도 4를 참조하면, 실시예의 방열 도료(20)는 미립 입자들로 이루어진 방열 물질(21)과, 상기 방열 물질(21)을 함유하면서 방열 도료의 접착성을 향상시키는 접착 물질(22)을 포함한다. 그리고, 방열 도료(20) 색을 결정하게 하는 염색 물질을 더 포함할 수 있다. 예를 들어, 상기 방열 물질(21)과 접착 물질(22) 이외에 흑연의 염색 물질을 더 첨가하는 경우에는, 반도체 패키지에 형성된 방열층이 검은색으로 구현될 수 있다. 도 1과 도 3에는 상기 방열 도료(20)를 상기 분사 노즐(310)로 공급하는 경로가 구체적으로 도시되어 있지는 않지만, 방열 도료(20)를 구성하는 방열 물질(21)이 보관되는 제 1 탱크와, 상기 접착 물질(22)이 보관되는 제 2 탱크가 구비되고, 상기 제 1 탱크 및 제 2 탱크에 포함된 물질들을 혼합하는 배쓰와, 상기 배쓰와 분사 노즐(310)를 연결하는 배관이 더 형성될 수 있다.
상기 방열 물질(21)은 알루미늄 옥사이드(Al2O3)가 사용될 수 있으며, 접착 물질은(22)은 에폭시 수지와 이미다졸(Imidazole)이 포함된 레진 구성물로 이루어지거나 에폭시 수지와 아민(Amine)이 포함된 레진 구성물로 이루어질 수 있다.
여기서, 알루미늄 옥사이드는 80~90중량% 범위로 함유되고, 상기 레진 구성물은 1~10중량%범위로 함유될 수 있으며, 그 외에는 염색 물질이나, 경화제 등을 더 첨가할 수 있다. 상기 알루미늄 옥사이드의 비율이 제안되는 범위 미만이 되는 경우에는 방열 효과가 떨어지게 되고, 제안되는 범위를 초과하여 포함되는 경우에는 반도체 소자 상에서의 접착력이 약화될 수 있다. 그리고, 상기 알루미늄 옥사이드의 입자들이 서로 연결되는 경우에 도면과 같이 방열 루트가 형성되고, 반도체 소자에서 발생되는 열은 이러한 방열 루트를 따라 쉽게 외부로 방열될 수 있다.
상기와 같은 방법으로 방열 도료(20)가 반도체 소자(650), 언더필(650) 및 패시베이션층(630) 위에 도포된 후의 플렉서블 필름(1)은 경화 챔버(400)로 이송되고, 상기 경화 챔버(400) 내에서 방열 도료의 경화가 수행된다.
상기 경화 챔버(400) 내에는 복수의 가이드 릴(410,420)이 배치되는 것에 의하여, 플렉서블 필름(1)이 상기 경화 챔버(400) 내에 머무르는 시간을 조절할 수 있다. 상기 경화 챔버(400) 내에서의 경화는, 열경화, UV 경화, 상온경화가 될 수 있으며, UV 광원 및 열경화용 오븐을 사용하여 경화를 수행할 수 있다.
상기 경화 챔버(400)내에 플렉서블 필름(1)의 이송 방향을 결정하는 가이드릴이 제 1 가이드 릴(410)과 제 2 가이드 릴(420)으로 도시되어 있으나, 가이드 릴의 배치와 개수는 충분히 변경될 수 있다.
상기 경화 챔버(400)에서 경화된 플렉서블 필름(1)은 회수 챔버(500)로 이송되고, 상기 회수 챔버(500) 내에 마련된 회수 릴(510)에 플렉서블 필름(1)이 권취된다. 상기 회수 챔버(500) 내에는 플렉서블 필름(1)이 상기 회수 릴(510)로 이송되도록 하는 적어도 하나 이상의 보조 릴(520)이 더 구비될 수 있다.
상기와 같은 과정을 거쳐 회수 릴(510)에 권취된 플렉서블 필름(1)은 도 5와 같은 구조를 갖게 되며, 도 5에 도시된 반도체 패키지의 구성을 다시 한번 정리하여 보면 다음과 같다.
실시예의 씨오에프형 반도체 패키지는 플렉서블한 소재의 베이스 필름(610) 상에 형성된 전극 패턴(620)과, 상기 전극 패턴(620) 상에 본딩칩(641)을 개재하여 실장된 반도체 소자(640)와, 상기 전극 패턴(620) 상에 형성된 패시베이션층(630)과, 상기 반도체 소자(640)와 전극 패턴(620) 사이의 공간에 충진된 언더필(650)과, 상기 반도체 소자(640) 상부면에서 언더필(650) 및 패시베이션층(630)까지 연장형성된 방열층(660)을 포함한다.
이러한 구조를 갖는 씨오에프형 반도체 패키지는 액정 패널의 드라이버 IC로 사용되며, 고해상도의 TV, 모니터에서 발생하는 고열을 상기 언더필(650) 및 방열층(660)이 효과적으로 방열시킬 수 있다.
도 6은 본 실시예에서 반도체 소자 상에 방열 도료를 도포하는 도포 챔버가 경화 챔버 뒤의 후속 공정으로 배치되는 경우의 도면이다.
도 1에서는 포팅 챔버에서 회로 보호용 수지가 도포된 다음 도포 챔버에서 방열 도료가 도포되고, 그 다음 경화 챔버에서의 경화 공정이 수행되는 것으로 실시예를 설명하였다. 그러나, 도 6의 경우는, 프리 챔버(100)로부터 제공되는 플렉서블 필름(1)이 포팅 챔버(200)를 거친 다음, 경화 챔버(400)로 이송되고, 그 뒤에 방열 도료를 도포하기 위한 도포 챔버(300)가 위치하고 있다.
이와 같이, 실시예의 변경에 따라서는, 회로 보호용 수지를 도포함으로써 반도체 패키지에 언더필을 형성하고, 방열 도료를 도포하기 전에 경화 공정이 먼저 수행되는 것도 가능하다.
도 7은 본 발명의 다른 실시예에 따른 씨오에프형 반도체 패키지의 구성을 보여주는 도면이다.
도 7을 참조하면, 다른 실시예의 씨오에프형 반도체 패키지는 플렉서블한 소재의 베이스 필름(710)의 제 1 면위에는 전극 패턴(720)과, 상기 전극 패턴(720) 상에 본딩칩(741)을 개재하여 실장된 반도체 소자(740)와, 상기 전극 패턴(720) 상에 형성된 패시베이션층(730)과, 상기 반도체 소자(740)와 전극 패턴(720) 사이의 공간에 충진된 언더필(750)을 포함하며, 특히, 상기 베이스 필름(710)의 제 2 면에는 상기 반도체 소자(740)로부터 발생되는 열을 방열시키기 위한 방열층(760)이 소정 두께 도포형성된다.
상기 반도체 소자(740)에서 발생되는 열은 상측으로 발열되거나, 상기 본딩칩(741)을 통하여 상기 전극 패턴(710)과 베이스 필름(710)으로 전달될 수 있으며, 이러한 열은 방열층(760)을 통하여 외부로 용이하게 방열될 수 있다. 상기 방열층(760)을 구성하는 물질은 도 4에 도시된 도면과 함께 설명한 내용과 동일하다.
이러한 구조를 갖는 씨오에프형 반도체 패키지는 반도체 소자에서 발생되는 고열을 효과적으로 외부로 방열시킬 수 있으며, 이것은 초고해상도의 TV나 모니터 등에서 액정 패널 외의 외관을 형성하는 베젤이나 샤시들의 재질 변화를 가져올 수 있다. 예를 들면, 초고해상도의 TV의 경우, 보다 슬림화한 디자인을 구현하기 위하여 베젤과 샤시 부분을 축소시켜야 하는데, IC에서 발생되는 고열에 견디기 위하여 알루미늄 등의 소재가 사용되었으나, 본 실시예에 따라 효과적으로 IC의 발열을 줄일 수 있게 되면, TV의 베젤과 샤시를 플라스틱 소재로 형성하는 것도 가능하며, 이것은 제품의 경량화, 생산비용의 절감 효과를 가져올 수 있다.
Claims (10)
- 플렉서블 필름으로 이루어진 베이스 필름;
상기 베이스 필름 상에 형성되는 전극 패턴;
상기 전극 패턴과 전기적으로 연결되고, 씨오에프(COF)에 탑재되는 반도체 소자;
상기 전극 패턴 상에 형성되고, 절연물질로 이루어진 패시베이션층;
상기 반도체 소자와 패시베이션층 사이의 공간에 충진되는 언더필; 및
상기 반도체 소자, 언더필 및 패시베이션층 상에 형성되고, 상기 반도체 소자로부터 발생되는 열을 방열시키기 위한 방열층;을 포함하고,
상기 방열층은 방열도료를 도포 또는 증착시키는 것에 의하여 형성되고, 상기 반도체 소자, 언더필 및 패시베이션층에 밀착하도록 형성되는 것을 특징으로 씨오에프형 반도체 패키지. - 플렉서블 필름으로 이루어진 베이스 필름;
상기 베이스 필름 상에 형성되는 전극 패턴;
상기 전극 패턴과 전기적으로 연결되고, 씨오에프(COF)에 탑재되는 반도체 소자;
상기 전극 패턴 상에 형성되고, 절연물질로 이루어진 패시베이션층;
상기 반도체 소자와 패시베이션층 사이의 공간에 충진되는 언더필; 및
상기 반도체 소자에서 발생되는 열을 방열시키기 위한 방열층;을 포함하고,
상기 방열층으로 둘러싸이는 상기 반도체 소자, 언더필 및 패시베이션층은 상기 방열층과 밀착되는 것을 특징으로 하는 씨오에프형 반도체 패키지. - 플렉서블 필름으로 이루어진 베이스 필름;
상기 베이스 필름의 제 1 면 위에 형성되는 전극 패턴;
상기 전극 패턴과 전기적으로 연결되고, 씨오에프(COF)에 탑재되는 반도체 소자;
상기 전극 패턴 상에 형성되고, 절연물질로 이루어진 패시베이션층;
상기 반도체 소자와 패시베이션층 사이의 공간에 충진되는 언더필; 및
상기 베이스 필름의 제 2 면 위에 형성되고, 상기 반도체 소자로부터 발생되는 열의 방열을 수행하는 방열층;을 포함하는 씨오에프형 반도체 패키지. - 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 언더필과 방열층은 동일한 물질로 이루어지는 씨오에프형 반도체 패키지. - 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 방열층은 알루미늄 옥사이드와, 에폭시 수지를 포함하는 반도체 패키지. - 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 언더필은 상기 반도체 소자와 패시베이션층 사이의 영역에 위치하는 전극 패턴 상부면에 충진되는 씨오에프형 반도체 패키지. - 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 반도체 소자의 하부에는 상기 전극 패턴과 전기적으로 연결되는 본딩칩이 더 형성되는 씨오에프형 반도체 패키지. - 씨오에프에 탑재되는 반도체 소자를 포함하는 반도체 패키지를 제조하는 방법으로서,
플렉서블 필름으로 이루어진 베이스 필름 상에 상기 반도체 소자가 형성된 상태로 릴에 권취된 상태에서, 상기 릴의 동작에 의하여 상기 반도체 소자의 이송이 개시되는 단계;
상기 반도체 소자가 회로 보호용 수지가 충진된 포팅기가 마련된 포팅 챔버로 이송되고, 상기 포팅기에 의하여 상기 반도체 소자의 측면 영역에 대한 상기 수지의 도포가 수행되는 단계;
상기 수지가 도포된 반도체 소자가 분사 노즐이 마련된 도포 챔버로 이송되고, 상기 분사 노즐로부터 분사되는 방열 도료가 상기 반도체 소자의 상부면 전체 영역에 도포되는 단계;
상기 방열 도료가 도포된 반도체 소자가 열경화를 수행하는 경화 챔버로 이송되고, 상기 경화 챔버 내에서 기설정된 시간동안 경화가 수행되는 단계; 및
상기의 경화가 수행된 반도체 소자가 회수 릴이 마련된 회수 챔버로 이송되고, 상기 반도체 소자가 형성된 플렉서블 필름이 상기 회수 릴에 권취되는 단계;를 포함하는 씨오에프형 반도체 패키지의 제조 방법. - 제 8 항에 있어서,
상기 회로 보호용 수지와 방열 도료는 동일한 물질로 이루어지는 씨오에프형 반도체 패키지의 제조 방법. - 제 9 항에 있어서,
상기 방열 도료는 알루미늄 옥사이드와, 에폭시 수지를 포함하는 씨오에프형 반도체 패키지의 제조 방법.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130142046A KR101537451B1 (ko) | 2013-11-21 | 2013-11-21 | 씨오에프형 반도체 패키지 및 그 제조 방법 |
| US14/370,391 US9406583B2 (en) | 2013-11-21 | 2014-02-14 | COF type semiconductor package and method of manufacturing the same |
| PCT/KR2014/001239 WO2015076457A1 (ko) | 2013-11-21 | 2014-02-14 | 씨오에프형 반도체 패키지 및 그 제조 방법 |
| CN201480002926.2A CN104823276A (zh) | 2013-11-21 | 2014-02-14 | 覆晶薄膜型半导体封装及其制造方法 |
| TW103106293A TWI541955B (zh) | 2013-11-21 | 2014-02-25 | Cof型半導體封裝及其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130142046A KR101537451B1 (ko) | 2013-11-21 | 2013-11-21 | 씨오에프형 반도체 패키지 및 그 제조 방법 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150031439A Division KR20150059139A (ko) | 2015-03-06 | 2015-03-06 | 씨오에프형 반도체 패키지 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150058811A true KR20150058811A (ko) | 2015-05-29 |
| KR101537451B1 KR101537451B1 (ko) | 2015-07-16 |
Family
ID=53392936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130142046A KR101537451B1 (ko) | 2013-11-21 | 2013-11-21 | 씨오에프형 반도체 패키지 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101537451B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10446465B2 (en) | 2016-12-05 | 2019-10-15 | Samsung Display Co., Ltd. | Chip-on-film package and display device including the same |
| CN114721188A (zh) * | 2022-03-29 | 2022-07-08 | 颀中科技（苏州）有限公司 | 覆晶封装结构的形成方法、覆晶封装结构及显示装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004119650A (ja) * | 2002-09-26 | 2004-04-15 | Nec Kansai Ltd | 半導体装置 |
| KR101214292B1 (ko) * | 2009-06-16 | 2012-12-20 | 김성진 | 방열 반도체소자 패키지, 그 제조방법 및 방열 반도체소자 패키지를 포함하는 디스플레이장치 |
| JP5549568B2 (ja) * | 2009-12-15 | 2014-07-16 | 信越化学工業株式会社 | 光半導体素子封止用樹脂組成物及び当該組成物で封止した光半導体装置 |
| KR101183184B1 (ko) * | 2010-10-19 | 2012-09-14 | 엘지이노텍 주식회사 | 칩 온 필름 패키지 및 그 제조방법 |
-
2013
- 2013-11-21 KR KR1020130142046A patent/KR101537451B1/ko active IP Right Grant
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10446465B2 (en) | 2016-12-05 | 2019-10-15 | Samsung Display Co., Ltd. | Chip-on-film package and display device including the same |
| CN114721188A (zh) * | 2022-03-29 | 2022-07-08 | 颀中科技（苏州）有限公司 | 覆晶封装结构的形成方法、覆晶封装结构及显示装置 |
| CN114721188B (zh) * | 2022-03-29 | 2024-05-17 | 颀中科技（苏州）有限公司 | 覆晶封装结构的形成方法、覆晶封装结构及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101537451B1 (ko) | 2015-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI541955B (zh) | Cof型半導體封裝及其製造方法 | |
| US8508056B2 (en) | Heat releasing semiconductor package, method for manufacturing the same, and display apparatus including the same | |
| KR101214292B1 (ko) | 방열 반도체소자 패키지, 그 제조방법 및 방열 반도체소자 패키지를 포함하는 디스플레이장치 | |
| US10134667B2 (en) | Chip-on-film semiconductor packages and display apparatus including the same | |
| KR102313698B1 (ko) | 유연성 있는 반도체 패키지 및 이의 제조 방법 | |
| KR101474690B1 (ko) | 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치 | |
| US9406583B2 (en) | COF type semiconductor package and method of manufacturing the same | |
| CN101373786A (zh) | 有机电致发光装置及其制造方法、电子机器 | |
| KR101677322B1 (ko) | 반도체 패키지 및 이를 제조하는 방법 | |
| KR101537451B1 (ko) | 씨오에프형 반도체 패키지 및 그 제조 방법 | |
| KR20160031572A (ko) | 방열 반도체 소자 패키지 및 그 제조 방법 | |
| KR101666711B1 (ko) | 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치 | |
| KR101677323B1 (ko) | 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치 | |
| KR20150059139A (ko) | 씨오에프형 반도체 패키지 및 그 제조 방법 | |
| KR101585756B1 (ko) | 씨오에프형 반도체 패키지 및 그 제조 방법 | |
| KR102617348B1 (ko) | 칩-온-필름 반도체 패키지 및 이를 포함하는 디스플레이 장치 | |
| CN109546011B (zh) | 膜层的制作方法、显示基板及其制作方法与设备 | |
| KR20150062429A (ko) | 씨오에프형 반도체 패키지 및 그 제조 방법 | |
| KR20150099992A (ko) | 반도체 패키지 및 그 제조 방법 | |
| KR101055547B1 (ko) | 차폐막을 갖는 스퀴지 장치 | |
| KR101670392B1 (ko) | 방열 반도체 소자 패키지 및 그 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| A107 | Divisional application of patent | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180621 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20190617 Year of fee payment: 5 |