KR20150056203A - 반도체 장치 및 이의 동작 방법 - Google Patents

반도체 장치 및 이의 동작 방법 Download PDF

Info

Publication number
KR20150056203A
KR20150056203A KR1020130138891A KR20130138891A KR20150056203A KR 20150056203 A KR20150056203 A KR 20150056203A KR 1020130138891 A KR1020130138891 A KR 1020130138891A KR 20130138891 A KR20130138891 A KR 20130138891A KR 20150056203 A KR20150056203 A KR 20150056203A
Authority
KR
South Korea
Prior art keywords
read
data
memory device
controller
memory
Prior art date
Application number
KR1020130138891A
Other languages
English (en)
Other versions
KR102157672B1 (ko
Inventor
김재범
이상철
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130138891A priority Critical patent/KR102157672B1/ko
Priority to US14/176,831 priority patent/US9323594B2/en
Publication of KR20150056203A publication Critical patent/KR20150056203A/ko
Application granted granted Critical
Publication of KR102157672B1 publication Critical patent/KR102157672B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3041—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is an input/output interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Abstract

반도체 장치는 문턱전압 분포를 확인할 수 있는 헬스 데이터와 메모리 셀들로부터 독출된 리드 데이터를 출력하도록 구성된 메모리 장치, 및 헬스 데이터에 따라 정해진 양의 리드 데이터를 메모리 장치로부터 수신하고, 수신된 리드 데이터들을 이용하여 복호화 동작을 수행하도록 구성된 컨트롤러를 포함한다.

Description

반도체 장치 및 이의 동작 방법{Semiconductor apparatus and method of operating the same}
본 발명은 반도체 장치 및 이의 동작 방법에 관한 것으로, 불휘발성 메모리 셀을 포함하는 반도체 장치 및 이의 동작 방법에 관한 것이다.
플래시 메모리 셀은 대표적인 불휘발성 메모리 셀이다. 플래시 메모리 셀에 저장되는 데이터에 따라 플래시 메모리 셀의 문턱 전압이 달라진다. 플래시 메모리 셀에 2비트의 데이터가 저장되는 경우, 플래시 메모리 셀들의 문턱전압들은 4가지 레벨들(예, 소거 레벨 및 제1 내지 제3 프로그램 레벨)에 분포하게 된다.
집적도가 높아짐에 따라 메모리 셀들 사이의 간섭 현상이 심해지고, 그 결과 각각의 레벨에서 메모리 셀들의 문턱전압 분포 폭이 넓어지고 서로 다른 레벨들에 위치하는 문턱전압 분포들에서 겹치는 영역이 발생한다. 이로 인해, 메모리 셀에 저장된 데이터를 독출하는 과정에서 오류가 발생된다.
본 발명의 실시예는 소비 전력을 줄이면서 오류 정정 속도를 향상시킬 수 있는 반도체 장치 및 이의 동작 방법을 제공한다.
본 발명의 실시예에 따른 반도체 장치는 문턱전압 분포를 확인할 수 있는 헬스 데이터와 메모리 셀들로부터 독출된 리드 데이터를 출력하도록 구성된 메모리 장치, 및 헬스 데이터에 따라 정해진 양의 리드 데이터를 메모리 장치로부터 수신하고, 수신된 리드 데이터들을 이용하여 복호화 동작을 수행하도록 구성된 컨트롤러를 포함한다.
본 발명의 다른 실시예에 따른 반도체 장치는 문턱전압 분포를 확인할 수 있는 헬스 데이터와 메모리 셀들로부터 독출된 리드 데이터를 출력하도록 구성된 메모리 장치, 및 메모리 장치로부터 헬스 데이터와 리드 데이터를 수신하고, 리드 데이터를 이용한 복호화 동작이 성공할 때까지 헬스 데이터에 따라 정해진 횟수만큼 복호화 동작을 반복 실시하도록 구성된 컨트롤러를 포함한다.
본 발명의 실시예는 소비 전력을 줄이면서 오류 정정 속도를 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 장치를 설명하기 위한 도면이다.
도 2는 본 발명의 실시예에 따른 반도체 장치를 구체적으로 설명하기 위한 도면이다.
도 3은 도 2에 도시된 메모리 블록을 설명하기 위한 도면이다.
도 4a 및 도 4b는 도 2에 도시된 메모리 셀들의 문턱전압 분포를 설명하기 위한 도면이다.
도 5는 본 발명의 실시예에 따른 반도체 장치의 동작 방법을 설명하기 위한 흐름도이다.
도 6은 본 발명의 실시예에 따른 반도체 장치의 동작 방법을 설명하기 위한 도면이다.
도 7은 본 발명의 다른 실시예에 따른 반도체 장치의 동작 방법을 설명하기 위한 흐름도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 1은 본 발명의 실시예에 따른 반도체 장치를 설명하기 위한 도면이다.
도 1을 참조하면, 반도체 장치(10)는 컨트롤러(100)와 메모리 장치(200)를 포함한다. 컨트롤러(100)는 메모리 장치(200)를 제어하도록 구성될 수 있다. 컨트롤러(100) 내부에는 메모리 장치(200)로부터 읽혀진 데이터의 에러를 정정하기 위한 에러 정정 회로(Error Correction Circuit; ECC)(130)가 구비될 수 있다.
메모리 장치(200)는 메모리 셀들의 문턱전압 분포를 확인할 수 있도록 헬스 데이터(HDATA)를 컨트롤러(100)로 제공한다. 헬스 데이터(HDATA)는 메모리 장치의 캠 블록(도 2의 212)에 저장될 수 있다. 전원이 차단된 상태에서 전원이 공급되기 시작한 후 전원이 안정된 레벨까지 상승되면, 메모리 장치(200)는 캠 블록으로부터 헬스 데이터(HDATA)를 독출한 후 컨트롤러(100)로 출력할 수 있다. 헬스 데이터(HDATA)는 프로그램/소거의 반복 누적 횟수와 같이 메모리 셀의 사용 횟수나 노후화를 알 수 있는 데이터 또는 문턱전압 분포를 직접적으로 확인할 수 있는 데이터 등을 포함할 수 있다.
또한, 메모리 장치(200)는 컨트롤러(100)의 명령 신호(CMD)와 어드레스 신호(ADD)에 따라 선택된 메모리 블록(도 2의 211)으로부터 독출된 데이터(RDATA)를 컨트롤러(100)로 출력할 수 있다. 컨트롤러(100)의 에러 정정 회로(130)는 리드 데이터(RDATA)의 오류를 정정한 후 호스트로 출력할 수 있다.
특히, 컨트롤러(100)의 에러 정정 회로(130)는 복호화를 위한 소프트 입력값을 생성하기 위하여 메모리 셀들로부터 다른 레벨의 리드 전압들을 이용하여 독출된 다수의 리드 데이터들을 조합하는 과정이 필요하다. 이렇게 다른 리드 전압들을 이용하여 리드 데이터를 독출하는 리드 동작의 횟수가 증가할수록 소프트 입력 데이터의 비트 폭(bit width)은 증가한다. 예를 들어, 소프트 입력 비트 폭(soft input bit width)이 3으로 설정된 경우, 메모리 셀들에 인가되는 리드 전압을 변경하면서 3번의 리드 동작을 실시한다. 이어서, 에러 정정 회로(130)는 3번의 리드 동작들을 통해 얻어진 3개의 리드 데이터들을 이용하여 소프트 입력값을 생성하고, 생성된 소프트 입력값을 이용하여 복호화 동작을 수행한다.
에러 정정 회로(130)의 복호화 동작이 실패하면, 메모리 장치(200)는 컨트롤러(100)의 명령에 따라 리드 전압을 변경하여 리드 데이터를 추가로 독출한 후 컨트롤러(100)로 출력한다. 에러 정정 회로(130)는 추가로 얻어진 리드 데이터를 이용하여 다시 복호화 동작을 수행한다. 이렇듯, 복호화에 실패하면 추가 리드 동작이 수행되어야 한다.
상기의 과정을 살펴보면, 복호화 동작은 1개의 리드 데이터만으로도 성공할 수 있기 때문에 처음부터 많은 수의 리드 데이터들을 이용하여 복호화 동작을 수행하는 경우 불필요한 리드 동작에 의해 동작 속도가 느려질 수 있다. 또한, 많은 수의 리드 데이터가 필요한 경우에도 1개의 리드 데이터만으로 복호화를 시작한다면 복호화 동작 횟수가 증가하여 동작 속도가 느려질 수 있다.
따라서, 컨트롤러(100)는 메모리 셀들의 문턱전압 분포를 확인할 수 있는 헬스 데이터(HDATA)를 이용하여 복호화에 필요한 최소한의 리드 데이터의 양을 정할 수 있다. 예를 들어, 컨트롤러(100)는 헬스 데이터(HDATA)에 따라 문턱전압 분포가 넓은 것으로 판단되면 초기 복호화 동작에 필요한 리드 데이터(RDATA[0:n])의 양을 증가시키고, 문턱전압 분포가 좁은 것으로 판단되면 초기 복호화 동작에 필요한 리드 데이터(RDATA[0:n])의 양을 감소시킬 수 있다. 그리고, 컨트롤러(100)가 헬스 데이터(HDATA)에 따라 정해진 양의 리드 데이터(RDATA)를 메모리 장치(200)로부터 수신한 후, 수신된 리드 데이터들을 이용하여 최초 복호화 동작을 수행함으로써, 불필요한 복호화 동작의 횟수를 줄일 수 있어 동작 속도를 향상시킬 수 있다.
또한, 컨트롤러의 에러 정정 회로(130)는 메모리 장치(200)로부터 헬스 데이터(HDATA)와 리드 데이터(RDATA[0:n])를 수신하고, 리드 데이터(RDATA[0:n])를 이용한 복호화 동작이 성공할 때까지 헬스 데이터(HDATA)에 따라 정해진 횟수만큼 복호화 동작을 반복 실시하도록 구성될 수 있다. 이로써, 불필요한 복호화 동작의 횟수를 줄일 수 있어 동작 속도를 향상시킬 수 있다. 마찬가지로, 컨트롤러(100)는 헬스 데이터(HDATA)에 따라 문턱전압 분포가 넓은 것으로 판단되면 복호화 동작의 반복 실시 횟수를 증가시키고, 문턱전압 분포가 좁은 것으로 판단되면 복호화 동작의 반복 실시 횟수를 감소시킬 수 있다. 구체적인 내용은 후술하기로 한다.
한편, 컨트롤러(100) 및 불휘발성 메모리 장치(200)는 하나의 반도체 장치로 집적될 수 있다. 예시적으로, 컨트롤러(100) 및 메모리 장치(200)는 하나의 반도체 장치로 집적되어 솔리드 스테이트 드라이브(SSD, Solid State Drive)를 구성할 수 있다. 컨트롤러(100) 및 불휘발성 메모리 장치(200)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 컨트롤러(100) 및 불휘발성 메모리 장치(200)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
컨트롤러(100) 및 불휘발성 메모리 장치(200)는 하나의 반도체 장치로 집적되어 솔리드 스테이트 드라이브(SSD, Solid State Drive)를 구성할 수 있다. 솔리드 스테이트 드라이브는 반도체 메모리에 데이터를 저장하도록 구성되는 저장 장치를 포함한다. 반도체 장치(10)가 솔리드 스테이트 드라이브(SSD)로 이용되는 경우, 반도체 장치(10)에 연결된 호스트(Host)의 동작 속도는 획기적으로 개선된다.
다른 예로서, 반도체 장치(10)는 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB (Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
도 2는 본 발명의 실시예에 따른 반도체 장치를 구체적으로 설명하기 위한 도면이다. 도 3은 도 2에 도시된 메모리 블록을 설명하기 위한 도면이다.
도 2를 참조하면, 플래시 메모리 컨트롤러(100)는 저장부(110), CPU(120), 에러 정정 회로(130), 호스트 인터페이스(140), 메모리 인터페이스(150) 및 시스템 버스(160)를 포함할 수 있다. 저장부(110)는 CPU(120)의 동작 메모리로써 사용될 수 있다.
호스트 인터페이스(140)는 USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트와 통신하도록 구성될 수 있다.
에러 정정 회로(130)는 앞서 설명한 바와 같이 메모리 장치(200)로부터 독출된 데이터에 포함되는 에러를 검출 및 정정한다. 메모리 인터페이스(150)는 메모리 장치(150)와 인터페이싱 한다. CPU(120)은 전반적인 제반 제어 동작을 수행한다.
메모리 장치(200)는 셀 어레이(210), 제어 로직(220), 전압 공급부(230), 전압 전달부(240), 읽기/쓰기 회로(250) 및 컬럼 선택부(260)를 포함할 수 있다.
셀 어레이(210)는 다수의 메모리 블록들(211)과 캠 블록(212)을 포함할 수 있다. 메모리 블록(211)에는 사용자의 데이터가 저장되고 캠 블록(212)에는 메모리 장치의 정보와 관련된 데이터(예, HDATA)가 저장될 수 있다. 메모리 블록(211)과 캠 블록(212)은 동일한 구조로 형성될 수 있다.
메모리 블록(211)은 비트 라인들(BL0~BLm-1)에 각각 연결된 복수의 셀 스트링들(또는 낸드 스트링들)(221)을 포함할 수 있다. 각 열의 셀 스트링(221)은 적어도 하나의 드레인 선택 트랜지스터(DST)와, 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 선택 트랜지스터들(DST, SST) 사이에는, 복수 개의 메모리 셀들(또는, 메모리 셀 트랜지스터들)(MC0~MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀(MC0~MCn-1)은 셀 당 복수의 비트의 데이터 정보를 저장하는 MLC로 구성될 수 있다. 스트링들(221)은 대응하는 비트 라인들(BL0∼BLm-1)에 각각 전기적으로 연결될 수 있다.
도 3에서는 메모리 블록(211)이 낸드형 플래시 메모리(NAND-type Flash memory)로 구성되는 경우가 예시적으로 도시되어 있다. 그러나 본 발명의 메모리 장치의 메모리 블록(211)은 낸드 플래시 메모리에만 국한되는 것은 아니라 노어 플래시 메모리(NOR-type Flash memory), 적어도 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리, 메모리 칩 내에 컨트롤러가 내장된 One-NAND 플래시 메모리 등으로도 구성될 수 있다. 반도체 장치의 동작 특성은 전하 저장층이 전도성 부유 게이트로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF)에도 적용될 수 있다.
제어 회로(220)는 메모리 장치(200)의 프로그램, 소거, 및 읽기 동작과 관련된 제반 동작을 제어할 수 있다. 전압 공급 회로(230)는 동작 모드에 따라서 각각의 워드 라인들로 공급될 워드 라인 전압들(예를 들면, 프로그램 전압, 리드 전압, 패스 전압 등)과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 제공할 수 있다. 전압 공급 회로(230)의 전압 발생 동작은 제어 회로(220)의 제어에 의해 수행될 수 있다. 전압 공급 회로(230) 내부에는 가변 리드 전압 발생부(231)가 구비되어 있어, 다수의 리드 데이터를 생성하기 위한 리드 동작 시 복수의 가변 리드 전압들을 발생할 수 있다.
전압 전달부(240)는 제어 회로(220)의 제어에 응답해서 메모리 셀 어레이(210)의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록의 워드 라인들 중 하나를 선택할 수 있다. 전압 전달부(240)는 제어 회로(220)의 제어에 응답해서 전압 공급 회로(230)로부터 발생된 워드라인 전압을 선택된 워드 라인 및 비선택된 워드 라인들로 각각 제공할 수 있다.
읽기/쓰기 회로(250)는 제어 회로(220)에 의해서 제어되며, 동작 모드에 따라 감지 증폭기(sense amplifier)로서 또는 기입 드라이버(write driver)로서 동작할 수 있다. 예를 들면, 검증/정상 읽기 동작의 경우 읽기/쓰기 회로(250)는 메모리 셀 어레이(210)로부터 데이터를 읽기 위한 감지 증폭기로서 동작한다. 정상 읽기 동작 시 컬럼 선택부(260)는 열 어드레스 정보에 응답하여 읽기/쓰기 회로(250)로부터 읽혀진 데이터를 외부(예를 들면, 컨트롤러)로 출력한다. 이와 달리, 검증 읽기 동작시 읽혀진 데이터는 메모리 장치(200) 내부의 패스/페일 검증 회로(미 도시됨)로 제공되어, 메모리 셀들의 프로그램 성공 여부를 판단하는데 이용될 수 있다.
프로그램 동작의 경우 읽기/쓰기 회로(250)는 셀 어레이(210)에 저장될 데이터에 따라 비트 라인들을 구동하는 기입 드라이버로서 동작한다. 읽기/쓰기 회로(250)는 프로그램 동작 시 셀 어레이(210)에 쓰일 데이터를 버퍼(미 도시됨)로부터 입력받고, 입력된 데이터에 따라 비트라인들을 구동한다. 이를 위해 읽기/쓰기 회로(250)는 열들(또는 비트 라인들) 또는 열쌍(또는 비트 라인 쌍들)에 각각 대응되는 복수 개의 페이지 버퍼들(PB)(251)로 구성될 수 있다. 각각의 페이지 버퍼(251) 내부에는 복수의 래치들이 구비될 수 있다.
도 4는 도 2에 도시된 메모리 셀들의 문턱전압 분포를 설명하기 위한 도면이다.
도 4a를 참조하면, 소자의 집적도를 높이기 위해 메모리 셀의 사이즈가 감소하고 데이터의 프로그램/소거 동작이 반복 실시 될수록 메모리 셀들의 전기적 특성이 저하된다. 메모리 장치가 제조된 후 프로그램/소거가 적은 횟수로 실시된 초기에는, 각각의 레벨들(PV1, PV2)에서 문턱전압 분포들의 폭이 넓지 않기 때문에 문턱전압 분포들이 서로 겹치지 않거나 겹치는 영역(PVa)이 적다. 이 때문에 리드 전압(Vread)으로 리드 동작을 수행하더라도 데이터에 포함된 에러 비트의 수가 적어서 에러 비트를 쉽게 정정할 수 있다.
도 4b를 참조하면, 프로그램/소거 동작의 누적 횟수가 증가할수록 메모리 셀들의 물리적/전기적 특성이 열화되기 때문에, 각각의 레벨들(PV1, PV2)에서 문턱전압 분포들이 서로 겹치는 영역(PVb)이 넓어진다. 이 때문에 리드 전압(Vread)으로 리드 동작을 수행하면 데이터에 포함된 에러 비트의 수가 많아져서 에러 비트를 정정하기 위해 에러 정정 회로의 복호화 동작 횟수가 증가한다.
따라서, 메모리 셀들의 문턱전압 분포를 확인할 수 있도록 헬스 데이터에 따라서 에러 정정 동작의 조건을 변경해주는 것이 바람직하다.
이하, 상기에서 설명한 컨트롤러(100)와 메모리 장치(200)의 동작에 대해 설명하기로 한다.
도 5는 본 발명의 실시예에 따른 반도체 장치의 동작 방법을 설명하기 위한 흐름도이다. 도 6은 본 발명의 실시예에 따른 반도체 장치의 동작 방법을 설명하기 위한 도면이다.
도 1 및 도 5를 참조하면, 단계(S501)에서 메모리 셀들의 문턱전압 분포를 확인하기 위한 동작이 실시된다. 예로써, 컨트롤러(100)는 메모리 장치(200)가 제공하는 헬스 데이터(HDATA)를 이용하여 메모리 셀들의 문턱전압 분포를 확인할 수 있다. 이를 위해, 전원이 차단된 상태에서 전원이 공급되기 시작한 후 전원이 안정된 레벨까지 상승되면, 메모리 장치(200)는 캠 블록으로부터 헬스 데이터를 독출한 후 컨트롤러(100)로 출력할 수 있다.
단계(S503)에서, 컨트롤러(100)는 리드 동작 시 복호화에 필요한 최소한의 리드 데이터의 양을 헬스 데이터(HDATA)에 따라 정할 수 있다. 이하, 헬스 데이터(HDATA)에 따라 문턱전압 분포의 폭을 확인한 결과, 최소한 3개의 리드 데이터가 입력된 후에 복호화를 시작하는 것이 바람직하다고 판단된 경우를 예로써 설명하기로 한다.
단계(S503)에서, 리드 동작이 실시된다. 리드 동작이 실시되면, 컨트롤러(100)는 메모리 장치(200)로 명령 신호(CMD)와 어드레스 신호(ADD)를 출력한다. 컨트롤러는 헬스 데이터에 따라서 메모리 장치가 서로 다른 리드 전압들을 이용하여 3개의 리드 데이터를 출력할 수 있도록 메모리 장치를 제어한다. 먼저, 메모리 장치는 제1 리드 전압을 이용하여 제1 리드 데이터를 메모리 셀들로부터 독출한 후 컨트롤러로 출력한다.
단계(S507)에서, 컨트롤러는 설정된 양의 리드 데이터가 모두 입력되었는지를 판단한다. 판단 결과, 입력된 리드 데이터의 양이 부족하면, 단계(S509)에서 리드 전압을 변경하고, 단계(S505)에서 메모리 장치는 변경된 리드 전압으로 리드 동작을 실시하여 컨트롤러로 제2 리드 데이터를 출력한다. 설정된 양의 리드 데이터들이 컨트롤러로 입력될 때까지 단계들(S505~S509)이 반복 실시된다.
보다 구체적으로, 도 1 및 도 6을 참조하면, 컨트롤러(100)는 헬스 데이터(HDATA)에 따라서 메모리 장치(200)가 서로 다른 리드 전압들(Vread1~Vread3)을 이용하여 3개의 리드 데이터를 출력할 수 있도록 메모리 장치(200)를 제어한다. 메모리 장치(200)는 제1 리드 전압(Vread1)을 이용하여 메모리 블록의 선택된 메모리 셀들로부터 독출된 제1 리드 데이터(RDATA1)를 컨트롤러(100)로 출력한다. 이어서, 메모리 장치(200)는 제2 및 제3 리드 전압(Vread2, Vread3)을 이용하여 메모리 블록의 선택된 메모리 셀들로부터 독출된 제2 및 제3 리드 데이터들(RDATA2, RDATA3을 컨트롤러(100)로 각각 출력한다. 이때, 메모리 장치는 서로 인접한 문턱전압 분포들(PV1, PV2)이 중첩되는 범위(PVa)에서 리드 전압을 변경하면서 리드 동작을 수행한다.
다시 도 5를 참조하면, 단계(S511)에서 복호화 동작을 실시한다. 컨트롤러(100)의 에러 정정 회로(130)는 제1 내지 제3 리드 데이터들(RDATA [0:2])을 이용하여 소프트 입력값을 생성하고 생성된 소프트 입력값을 이용하여 복호화를 실시한다. 소프트 입력값을 이용한 에러 정정 회로의 복호화 동작은 이미 공지된 기술이므로 구체적인 설명은 생략하기로 한다.
단계(S513)에서, 에러 정정 회로의 데이터 복호화가 성공했는지를 판단하다.
복호화 실패라면, 단계(S515)에서 복호화를 위해 컨트롤러로 입력된 리드 데이터의 양이 최대 허용값에 도달했는지를 판단한다. 예를 들어, 이전 단계에서 복호화를 위해 컨트롤러로 3개의 리드 데이터들이 입력되었으나 최대 5개의 리드 데이터들이 입력될 수 있는 경우 컨트롤러로 입력된 리드 데이터의 양이 최대 허용값에 도달하지 않은 것으로 판단한다.
단계(S517)에서 리드 전압을 변경하고, 단계(S505)에서 메모리 장치는 변경된 리드 전압(예, 도 6의 Vread4)으로 리드 동작을 실시하여 컨트롤러로 제4 리드 데이터를 출력한다. 필요한 경우, 복호화 단계(S511)를 실시하기 전에 단계들(S507 및 S509)에서 메모리 장치는 변경된 리드 전압(예, 도 6의 Vread5)으로 리드 동작을 실시하여 컨트롤러로 제5 리드 데이터를 더 출력할 수 있다. 하지만, 복호화 단계(S511)를 실시한 후 복호화가 실패한 경우, 단계들(S515 및 S517, S505)에서 메모리 장치는 변경된 리드 전압(예, 도 6의 Vread5)으로 리드 동작을 실시하여 컨트롤러로 제5 리드 데이터를 더 출력할 수도 있다.
단계(S513)에서 제5 데이터까지 컨트롤러로 입력된 후에 복호화가 성공하면 복호화된 데이터는 외부(예, 호스트)로 출력된다. 다만, 제5 데이터까지 컨트롤러로 입력된 후에도 복호화가 실패하면, 단계들(S515, S519)을 통해 복호화 실패라 종료된다.
상기의 내용을 살펴보면, 메모리 셀들의 문턱전압 분포를 확인할 수 있는 헬스 데이터(HDATA)를 이용하여 복호화에 필요한 최소한의 리드 데이터의 양을 정하고, 정해진 양의 리드 데이터(RDATA)가 메모리 장치(200)로부터 수신된 후 복호화 동작을 수행함으로써, 복호화 동작의 횟수를 줄일 수 있어 동작 속도를 향상시킬 수 있다.
도 7은 본 발명의 다른 실시예에 따른 반도체 장치의 동작 방법을 설명하기 위한 흐름도이다.
도 1 및 도 7을 참조하면, 단계(S701)에서 메모리 셀들의 문턱전압 분포를 확인하기 위한 동작이 실시된다. 단계(S701)는 도 5에서 설명한 단계(S501)와 동일한 방식으로 진행될 수 있다.
단계(S703)에서, 컨트롤러(100)는 리드 동작을 통해 메모리 장치(200)로부터 입력된 데이터의 복호화 최대 반복 횟수를 헬스 데이터(HDATA)에 따라 정할 수 있다. 에러 정정 회로에는 에러 정정 방식으로서 경판정(hard decision) 방식과 연판정(soft decision) 방식이 적용될 수 있다. 리드 전압을 인가하였을 때의 메모리 셀의 온/오프 특성에 따라 읽혀진 데이터(예, 경판정 데이터)와 에러 정정 부호(Error Correction Codes)만을 이용하여, 데이터의 에러를 정정하는 기법을 경판정이라 한다. 그리고 경판정 데이터 및 에러 정정 부호와 별도로, 경판정 데이터의 신뢰성에 대한 부가 정보(예, 연판정 데이터라 칭함)를 추가적으로 이용하여 데이터의 에러를 정정하는 기법을 연판정(soft decision)이라 한다. 즉, 컨트롤러(100)는 헬스 데이터(HDATA)에 따라 연판정 횟수를 정할 수 있다.
이하, 헬스 데이터(HDATA)에 따라 문턱전압 분포의 폭을 확인한 결과, 히드 데이터에 대한 최대 복호화 횟수가 3번으로 정해지는 것이 바람직하다고 판단된 경우를 예로써 설명하기로 한다.
단계(S705)에서, 리드 동작이 실시된다. 리드 동작이 실시되면, 컨트롤러(100)는 메모리 장치(200)로 명령 신호(CMD)와 어드레스 신호(ADD)를 출력한다. 컨트롤러는 헬스 데이터에 따라서 메모리 장치가 서로 다른 리드 전압들을 이용하여 3개의 리드 데이터를 출력할 수 있도록 메모리 장치를 제어한다. 먼저, 메모리 장치는 제1 리드 전압을 이용하여 제1 리드 데이터를 메모리 셀들로부터 독출한 후 컨트롤러로 출력한다.
단계(S707)에서, 복호화 동작을 실시한다. 에러 정정 회로의 복호화 동작은 이미 공지된 기술이므로 구체적인 설명은 생략하기로 한다.
단계(S709)에서, 에러 정정 회로의 데이터 복호화가 성공했는지를 판단하다.
복호화 실패라면, 단계(S711)에서 복호화 횟수가 헬스 데이터에 의해 정해진 최대 복호화 횟수에 도달했는지를 판단한다. 복호화 동작이 1회 실시된 경우, 최대 복호화 횟수에 도달하지 않았으므로 복호화 동작을 다시 실시한다. 이때 복호화 동작이 앞서 설명한 연판정에 해당한다. 단계들(S707~S711)의 반복을 통해 복호화 동작의 횟수가 최대 복호화 횟수에 도달할 때까지 복호화가 성공하지 못하면, 변경된 리드 전압을 이용하여 얻어진 리드 데이터로 복호화를 다시 실시한다.
구체적으로, 도 7 및 도 6을 참조하면, 단계(S713)에서 리드 전압의 변경 횟수가 최대 횟수에 도달했는지를 확인한다. 리드 전압의 최대 변경 횟수도 헬스 데이터(HDATA)에 따라 결정될 수 있다. 예를 들어, 리드 전압의 최대 변경 횟수를 문턱전압 분포의 폭과 비례하게 또는 반비례하게 설정할 수 있다. 또한, 헬스 데이터와 무관하게 리드 전압의 최대 변경 횟수를 고정시킬 수도 있다.
리드 전압의 변경 횟수가 최대 횟수에 도달하지 않았다면 단계(S715)에서 리드 전압을 제1 리드 전압(Vread1)에서 제2 리드 전압(Vread2)으로 변경하고, 단계(S705)에서 메모리 장치는 변경된 리드 전압(Vread2)으로 리드 동작을 실시하여 컨트롤러로 제2 리드 데이터를 출력한다.
다시, 허용된 횟수 내에서 복호화가 성공할 때까지 단계들(S707, S709, S711)을 반복 실시한다. 복호화가 실패하면, 다시 단계들(S713, S715, S705)이 실시된 후 복호화를 위한 단계들(S707, S709, S711)을 실시한다. 이때, 단계들(S715, S705, S707)은 도 5에서 설명한 단계들(S517, S505, S511)과 동일한 방식으로 실시될 수 있으며, 적절하게 변경되어 실시될 수도 있다.
상기의 동작들 중에 복호화가 성공하면 복호화된 데이터가 외부(예, 호스트)로 출력된다. 다만, 리드 전압이 최대 허용 횟수까지 변경된 후에도 복호화가 실패하면, 단계들(S713, S717)을 통해 복호화 실패로 종료된다.
상기의 내용을 살펴보면, 메모리 셀들의 문턱전압 분포를 확인할 수 있는 헬스 데이터(HDATA)를 이용하여 리드 데이터에 대한 복호화 동작의 반복 실시 횟수를 정하고, 정해진 횟수 내에서 복호화 동작을 반복 수행함으로써, 복호화가 불가능한 상태에서 복호화 동작이 불필요하게 반복되는 것을 방지할 수 있어 동작 속도를 향상시킬 수 있다.
한편, 복호화가 성공되었을 때 입력된 리드 데이터의 수나 복호화 횟수가 헬스 데이터에 반영되어 캠 블록에 업데이트될 수 있다. 이 경우, 다음 복호화 동작에서 문턱전압 분포의 폭 뿐만 아니라 이전 복호화 동작의 성공 조건을 모니터링하게 되므로, 보다 빨리 복호화에 성공할 수도 있다.
10 : 반도체 장치 100 : 컨트롤러
110 : 저장부 120 : CPU
130 : ECC 140 : 호스트 인터페이스
150 : 메모리 인터페이스 200 : 메모리 장치
210 : 셀 어레이 211 : 메모리 블록
212 : 캠 블록 220 : 컨트롤 로직
230 : 전압 공급부 231 : 리드 전압 공급부
240 : 전압 전달부 250 : 읽기 쓰기 회로
260 : 컬럼 선택부

Claims (16)

  1. 문턱전압 분포를 확인할 수 있는 헬스 데이터와 메모리 셀들로부터 독출된 리드 데이터를 출력하도록 구성된 메모리 장치; 및
    상기 헬스 데이터에 따라 정해진 양의 리드 데이터를 상기 메모리 장치로부터 수신하고, 수신된 리드 데이터들을 이용하여 복호화 동작을 수행하도록 구성된 컨트롤러를 포함하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 컨트롤러는 상기 헬스 데이터에 따라 상기 문턱전압 분포가 넓은 것으로 판단되면 상기 복호화 동작에 필요한 상기 리드 데이터의 양을 증가시키고, 상기 문턱전압 분포가 좁은 것으로 판단되면 상기 복호화 동작에 필요한 상기 리드 데이터의 양을 감소시키도록 구성되는 반도체 장치.
  3. 제 1 항에 있어서,
    상기 메모리 장치는 상기 헬스 데이터를 캠 블록에 저장하고 상기 리드 데이터를 메모리 블록에 저장하도록 구성되는 반도체 장치.
  4. 제 1 항에 있어서,
    상기 메모리 장치는 상기 헬스 데이터에 따라 정해진 양의 리드 데이터를 출력하기 위하여 리드 전압을 변경하면서 상기 메모리 셀들의 리드 동작을 반복 수행하도록 구성되는 반도체 장치.
  5. 제 4 항에 있어서,
    상기 메모리 장치는 서로 인접한 문턱전압 분포들이 중첩되는 범위에서 상기 리드 전압을 변경하면서 상기 리드 동작을 수행하도록 구성되는 반도체 장치.
  6. 제 1 항에 있어서,
    상기 정해진 양의 리드 데이터를 이용한 복호화 동작이 실패하면, 상기 컨트롤러는 상기 메모리 장치로부터 추가 리드 데이터를 수신하고 추가 복호화 동작을 수행하도록 구성되는 반도체 장치.
  7. 제 6 항에 있어서,
    상기 메모리 장치는 상기 추가 리드 데이터를 출력하기 위하여 변경된 리드 전압을 이용한 상기 메모리 셀들의 추가 리드 동작을 수행하도록 구성되는 반도체 장치.
  8. 제 7 항에 있어서,
    상기 컨트롤러는 상기 메모리 장치로부터 최대 허용량의 상기 추가 리드 데이터가 수신될 때까지 상기 추가 복호화 동작을 반복 수행하도록 구성되는 반도체 장치.
  9. 문턱전압 분포를 확인할 수 있는 헬스 데이터와 메모리 셀들로부터 독출된 리드 데이터를 출력하도록 구성된 메모리 장치; 및
    상기 메모리 장치로부터 상기 헬스 데이터와 상기 리드 데이터를 수신하고, 상기 리드 데이터를 이용한 복호화 동작이 성공할 때까지 상기 헬스 데이터에 따라 정해진 횟수만큼 상기 복호화 동작을 반복 실시하도록 구성된 컨트롤러를 포함하는 반도체 장치.
  10. 제 9 항에 있어서,
    상기 컨트롤러는 상기 헬스 데이터에 따라 상기 문턱전압 분포가 넓은 것으로 판단되면 상기 복호화 동작의 반복 실시 횟수를 증가시키고, 상기 문턱전압 분포가 좁은 것으로 판단되면 상기 복호화 동작의 반복 실시 횟수를 감소시키도록 구성되는 반도체 장치.
  11. 제 9 항에 있어서,
    상기 메모리 장치는 상기 헬스 데이터를 캠 블록에 저장하고 상기 리드 데이터를 메모리 블록에 저장하도록 구성되는 반도체 장치.
  12. 제 9 항에 있어서,
    상기 정해진 횟수의 상기 복호화 동작이 실시된 후에도 복호화가 실패하면, 상기 메모리 장치는 변경된 리드 전압에 의해 독출된 추가 리드 데이터를 상기 컨트롤러로 출력하도록 구성되는 반도체 장치.
  13. 제 12 항에 있어서,
    상기 메모리 장치는 서로 인접한 문턱전압 분포들이 중첩되는 범위 내에서 변경된 리드 전압을 이용하여 상기 추가 리드 데이터를 독출하도록 구성되는 반도체 장치.
  14. 제 12 항에 있어서,
    상기 컨트롤러는 상기 추가 리드 데이터를 이용한 복호화 동작이 성공할 때까지 상기 헬스 데이터에 따라 정해진 횟수만큼 상기 복호화 동작을 반복 실시하도록 구성되는 반도체 장치.
  15. 제 12 항에 있어서,
    상기 리드 전압의 변경 횟수가 최대값에 도달할 때까지 상기 컨트롤러는 변경된 리드 전압에 의해 출력되는 추가 리드 데이터를 이용하여 복호화 동작을 반복 실시하도록 구성되는 반도체 장치.
  16. 제 15 항에 있어서,
    상기 컨트롤러는 상기 복호화 동작이 성공할 때까지 허용 횟수만큼 상기 리드 전압을 변경하면서 상기 복호화 동작을 반복 실시하도록 구 성되는 반도체 장치.
KR1020130138891A 2013-11-15 2013-11-15 반도체 장치 및 이의 동작 방법 KR102157672B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130138891A KR102157672B1 (ko) 2013-11-15 2013-11-15 반도체 장치 및 이의 동작 방법
US14/176,831 US9323594B2 (en) 2013-11-15 2014-02-10 Semiconductor device and method of operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130138891A KR102157672B1 (ko) 2013-11-15 2013-11-15 반도체 장치 및 이의 동작 방법

Publications (2)

Publication Number Publication Date
KR20150056203A true KR20150056203A (ko) 2015-05-26
KR102157672B1 KR102157672B1 (ko) 2020-09-21

Family

ID=53174552

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130138891A KR102157672B1 (ko) 2013-11-15 2013-11-15 반도체 장치 및 이의 동작 방법

Country Status (2)

Country Link
US (1) US9323594B2 (ko)
KR (1) KR102157672B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10235056B2 (en) * 2014-09-26 2019-03-19 Western Digital Technologies, Inc. Storage device health diagnosis
CN109857602A (zh) * 2019-01-04 2019-06-07 郑州云海信息技术有限公司 一种服务器硬盘背板健康状态监测装置、方法及系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100136729A (ko) * 2009-06-19 2010-12-29 삼성전자주식회사 플래시 메모리 장치 및 이의 데이터 독출 방법
US20110252289A1 (en) * 2010-04-08 2011-10-13 Seagate Technology Llc Adjusting storage device parameters based on reliability sensing
US20120008386A1 (en) * 2010-07-07 2012-01-12 Chilappagari Shashi Kiran Determining Optimal Reference Voltages For Progressive Reads In Flash Memory Systems
US20120079355A1 (en) * 2010-09-27 2012-03-29 Seagate Technology Llc Opportunistic decoding in memory systems

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3732867B2 (ja) * 1995-03-09 2006-01-11 株式会社ルネサステクノロジ 画像伸張装置
JP5177991B2 (ja) * 2006-10-25 2013-04-10 株式会社東芝 不揮発性半導体記憶装置
KR101398212B1 (ko) 2008-03-18 2014-05-26 삼성전자주식회사 메모리 장치 및 인코딩/디코딩 방법
US7924614B2 (en) * 2009-01-19 2011-04-12 Macronix International Co., Ltd. Memory and boundary searching method thereof
ES2564657T3 (es) * 2010-09-24 2016-03-28 Airbus Ds Sas Infraestructura de red profesional de radiocomunicación
KR20130070927A (ko) * 2011-12-20 2013-06-28 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 그 동작 방법
KR20150091693A (ko) * 2014-02-03 2015-08-12 삼성전자주식회사 플래쉬 메모리 읽기 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100136729A (ko) * 2009-06-19 2010-12-29 삼성전자주식회사 플래시 메모리 장치 및 이의 데이터 독출 방법
US20110252289A1 (en) * 2010-04-08 2011-10-13 Seagate Technology Llc Adjusting storage device parameters based on reliability sensing
US20120008386A1 (en) * 2010-07-07 2012-01-12 Chilappagari Shashi Kiran Determining Optimal Reference Voltages For Progressive Reads In Flash Memory Systems
US20120079355A1 (en) * 2010-09-27 2012-03-29 Seagate Technology Llc Opportunistic decoding in memory systems

Also Published As

Publication number Publication date
KR102157672B1 (ko) 2020-09-21
US9323594B2 (en) 2016-04-26
US20150143203A1 (en) 2015-05-21

Similar Documents

Publication Publication Date Title
KR101617641B1 (ko) 비휘발성 메모리 장치, 그것을 포함한 메모리 시스템, 및 그것의 프로그램 방법
KR102065665B1 (ko) 더미 워드라인을 포함하는 불휘발성 메모리 장치, 메모리 시스템 및 메모리 시스템의 동작방법
US8503236B2 (en) Nonvolatile memory device, methods of programming the nonvolatile memory device and memory system including the nonvolatile memory device
KR102469680B1 (ko) 반도체 메모리 장치
US11450400B2 (en) Controller and operating method thereof
CN110299176B (zh) 存储器控制器及具有该存储器控制器的存储器系统
KR101596826B1 (ko) 비휘발성 메모리 장치 및 그것의 바이어스 전압 인가 방법
CN107808682B (zh) 控制电路、外围电路、半导体存储器件及其操作方法
CN106373614B (zh) 半导体存储器件及其操作方法
US9477612B2 (en) Memory system for reliable predicted sequential read operation
KR102595291B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
CN111564173A (zh) 存储器系统及其操作方法
KR20180077885A (ko) 반도체 메모리 장치 및 이의 동작 방법
US20170025183A1 (en) Semiconductor memory device and operating method thereof
US9836216B2 (en) Semiconductor memory device and operating method thereof
US20160124805A1 (en) Nonvolatile memory system and data recovery method thereof
KR20200025820A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20180027276A (ko) 반도체 메모리 장치 및 그 동작 방법
KR20170079832A (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR20220008058A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20190051570A (ko) 메모리 시스템 및 그것의 동작 방법
KR20180022175A (ko) 컨트롤러, 반도체 메모리 시스템 및 그것의 동작 방법
KR20170104839A (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR20170073980A (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR20220072380A (ko) 컨트롤러 및 컨트롤러의 동작방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant