KR20150054700A - 멀티 하전 입자빔의 블랭킹 장치 및 멀티 하전 입자빔 묘화 방법 - Google Patents

멀티 하전 입자빔의 블랭킹 장치 및 멀티 하전 입자빔 묘화 방법 Download PDF

Info

Publication number
KR20150054700A
KR20150054700A KR1020140157014A KR20140157014A KR20150054700A KR 20150054700 A KR20150054700 A KR 20150054700A KR 1020140157014 A KR1020140157014 A KR 1020140157014A KR 20140157014 A KR20140157014 A KR 20140157014A KR 20150054700 A KR20150054700 A KR 20150054700A
Authority
KR
South Korea
Prior art keywords
shift register
group
blanking
shift registers
shift
Prior art date
Application number
KR1020140157014A
Other languages
English (en)
Other versions
KR101660872B1 (ko
Inventor
히로시 마츠모토
Original Assignee
가부시키가이샤 뉴플레어 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 뉴플레어 테크놀로지 filed Critical 가부시키가이샤 뉴플레어 테크놀로지
Publication of KR20150054700A publication Critical patent/KR20150054700A/ko
Application granted granted Critical
Publication of KR101660872B1 publication Critical patent/KR101660872B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/04—Arrangements of electrodes and associated parts for generating or controlling the discharge, e.g. electron-optical arrangement, ion-optical arrangement
    • H01J37/045—Beam blanking or chopping, i.e. arrangements for momentarily interrupting exposure to the discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/3002—Details
    • H01J37/3007—Electron or ion-optical systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/305—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
    • H01J37/3177—Multi-beam, e.g. fly's eye, comb probe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/04—Means for controlling the discharge
    • H01J2237/043—Beam blanking
    • H01J2237/0435—Multi-aperture
    • H01J2237/0437—Semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/3175—Lithography
    • H01J2237/31761—Patterning strategy

Abstract

본 발명의 일태양의 멀티 하전 입자빔의 블랭킹 장치는, 2 차원으로 배열된 복수의 시프트 레지스터와, 2 차원으로 배열된 상기 복수의 시프트 레지스터 중, 각각, 동일한 행 혹은 동일한 열로 배열되는 제1 시프트 레지스터군이 1 이상의 그룹으로 그룹화된 제2 시프트 레지스터군마다 1 개씩 배치된 복수의 데이터 송신기를 구비하고, 각 그룹은 또한 각각 복수의 서브 그룹으로 서브 그룹화되고, 서브 그룹마다, 서브 그룹을 구성하는 제3 시프트 레지스터군이 직렬 접속되고, 복수의 데이터 송신기는, 각각, 대응하는 그룹 내의 모든 서브 그룹이 병렬로 접속되도록, 제3 시프트 레지스터군마다의 직렬 접속된 각 1 개로 접속되는 것을 특징으로 한다.

Description

멀티 하전 입자빔의 블랭킹 장치 및 멀티 하전 입자빔 묘화 방법{BLANKING APPARATUS FOR MULTI-CHARGED PARTICLE BEAM AND MULTI-CHARGED PARTICLE BEAM WRITING METHOD}
본 발명은, 멀티 하전 입자빔의 블랭킹 장치 및 멀티 하전 입자빔 묘화 방법에 관한 것으로, 예를 들면 멀티빔 묘화에서의 블랭킹 장치 및 이러한 장치를 이용한 묘화 방법에 관한 것이다.
반도체 디바이스의 미세화의 진전을 담당하는 리소그래피 기술은 반도체 제조 프로세스 중에서도 유일하게 패턴을 생성하는 매우 중요한 프로세스이다. 최근, LSI의 고집적화에 수반하여, 반도체 디바이스에 요구되는 회로 선폭은 해마다 미세화되고 있다. 여기서, 전자선(전자빔) 묘화 기술은 본질적으로 뛰어난 해상성을 가지고 있어, 웨이퍼 등에 전자선을 사용하여 묘화하는 것이 행해지고 있다.
예를 들면, 멀티빔을 사용한 묘화 장치가 있다. 1 개의 전자빔으로 묘화할 경우에 비해, 멀티빔을 이용함으로써 한 번에 많은 빔을 조사할 수 있으므로 스루풋을 큰 폭으로 향상시킬 수 있다. 이러한 멀티빔 방식의 묘화 장치에서는, 예를 들면 전자총으로부터 방출된 전자빔을 복수의 홀을 가진 마스크에 통과시켜 멀티빔을 형성하고, 각각 블랭킹 제어되어 차폐되지 않은 각 빔이 광학계로 축소되고, 편향기로 편향되어 시료 상의 원하는 위치로 조사된다.
여기서, 멀티빔 묘화에서는, 개개의 빔의 조사량을 조사 시간에 의해 개별로 제어한다. 이러한 각 빔의 조사량을 고정밀도로 제어하기 위해서는, 빔의 ON / OFF를 행하는 블랭킹 제어를 고속으로 행할 필요가 있다. 멀티빔 방식의 묘화 장치에서는, 멀티빔의 각 블랭커를 배치한 블랭킹 플레이트에 각 빔용의 블랭킹 제어 회로를 탑재한다. 그리고, 이러한 각 빔용의 제어 회로에는 각각 시프트 레지스터가 탑재되고, 행렬 형상으로 배열되는 복수의 블랭커의 행마다 직렬로 접속된 시프트 레지스터가 패드로부터 신호를 입력하는 것이 검토되고 있다.
여기서, 직렬 접속된 시프트 레지스터 N 개에 데이터 전송하기 위해서는, 시프트 레지스터가 N 회의 클록 동작을 행할 필요가 있다. 시프트 레지스터의 발열량은 단위 시간당 클록 동작 횟수에 비례한다. 한편, 빔 개수가 증가하면, 1 행에 배치되는 시프트 레지스터 수가 증가한다. 이 때문에, 단위 시간당 클록 동작 횟수가 증가하여, 발열량이 증가한다. 그 결과, 블랭킹 플레이트의 발열량이 증가한다. 블랭킹 플레이트는 진공 영역에 배치되고, 또한 시프트 레지스터는, 블랭킹 플레이트의 멤브레인 영역에 배치되므로 배열 효율이 낮다. 이 때문에, 이러한 발열량을 허용치 내로 제어하기 위하여, 단위 시간당 클록 동작 횟수에 제한이 발생한다. 따라서, 고속 동작시키는 것이 곤란해진다. 또한 빔 개수가 증가하고, 1 행에 배치되는 시프트 레지스터 수가 증가하면, 무릇 데이터 전송에 시간이 걸리게 된다. 이러한 점에서도 고속 동작시키는 것이 곤란해진다.
또한, 행마다 직렬로 접속된 시프트 레지스터에 패드로부터 신호가 입력되기 위해서는, 복수의 블랭커의 행 수와 동일한 수의 패드가 블랭킹 플레이트에 배치될 필요가 있다. 따라서, 1 행에 배치되는 시프트 레지스터를 분할하여 시프트 레지스터 수를 저감하고자 하면, 그 만큼 패드를 늘릴 필요가 생긴다. 그러나, 블랭킹 플레이트에 배치되는 각 블랭커 및 제어 회로는, LSI의 제조 기술을 이용하여 작성되기 때문에, 칩 사이즈는 20 mm 정도가 상한이 된다. 이 때문에, 빔 개수가 증가하고, 행 수가 증가하면, 행 수에 맞춘 패드를 블랭킹 플레이트의 이러한 1 변에 배치하는 것이 곤란해진다. 예를 들면, 빔 배열을 512 × 512로 하면, 빔 피치는 32 μm 정도가 되어, 패드 간격이 너무 좁아져 배치하는 것이 곤란해진다. 따라서, 패드 수의 증가를 억제하는 것도 요구된다.
또한, 시프트 레지스터를 이용한 블랭킹 기구에 관련된 기술로서, 시프트 레지스터와 스위치를 배치한 1 개의 회로에 복수의 블랭커(전극)가 병렬로 접속되고, 이러한 구성의 복수의 회로를 1 개의 데이터선에 차례로 접속하고, 데이터 전송하는 기술이 개시되어 있다(예를 들면, 일본특허공개공보 2009－502033호 참조). 그러나, 이러한 기술에는 나타나 있지 않지만, 가령 각 회로에 블랭커 수에 따른 시프트 레지스터가 배치되어 있다 하더라도, 클록 동작 횟수는 여전히 많이 필요해져, 빔 개수가 증가하고, 1 행에 배치되는 시프트 레지스터 수가 증가했을 시의 상술한 문제를 해결하는 것은 곤란하다.
본 발명의 실시예는, 직렬 접속되는 시프트 레지스터의 클록 동작 횟수를 저감하고, 고속 동작이 가능한 멀티 하전 입자빔의 블랭킹 장치 및 멀티 하전 입자빔 묘화 방법을 제공한다.
본 발명의 일태양의 멀티 하전 입자빔의 블랭킹 장치는,
2 차원으로 배열된 복수의 시프트 레지스터와,
2 차원으로 배열된 상기 복수의 시프트 레지스터 중, 각각, 동일한 행 혹은 동일한 열로 배열되는 제1 시프트 레지스터군이 1 이상의 그룹으로 그룹화된 제2 시프트 레지스터군마다 1 개씩 배치된 복수의 데이터 송신기
를 구비하고,
각 그룹은 또한 각각 복수의 서브 그룹으로 서브 그룹화되고, 서브 그룹마다, 서브 그룹을 구성하는 제3 시프트 레지스터군이 직렬 접속되고,
복수의 데이터 송신기는, 각각, 대응하는 그룹 내의 모든 서브 그룹이 병렬로 접속되도록, 제3 시프트 레지스터군마다의 직렬 접속된 각 1 개와 접속되는 것을 특징으로 한다.
본 발명의 일태양의 멀티 하전 입자빔 묘화 방법은,
하전 입자빔에 의한 멀티빔 중, 각각 대응하는 빔에 대하여 개별로 빔의 ON / OFF 제어를 행하는 복수의 개별 블랭킹 기구를 이용하여, 빔마다, 복수 회의 조사의 각 회의 조사에 대하여, 상기 빔용의 개별 블랭킹 기구에 의해 빔의 ON / OFF 전환을 행하고,
빔마다, 이러한 복수 회의 조사의 각 회의 조사에 대하여, 개별 블랭킹 기구에 의해 빔의 ON / OFF 전환이 행해지는 것과는 별도로, 멀티빔 전체에 대하여 일괄하여 빔의 ON / OFF 제어를 행하는 공통 블랭킹 기구를 이용하여 상기 조사에 대응하는 조사 시간만큼 빔 ON의 상태가 되도록 블랭킹 제어를 행하고,
복수의 개별 블랭킹 기구는,
2 차원으로 배열된 복수의 시프트 레지스터와,
2 차원으로 배열된 복수의 시프트 레지스터 중, 각각, 동일한 행 혹은 동일한 열로 배열되는 제1 시프트 레지스터군이 1 이상의 그룹으로 그룹화된 제2 시프트 레지스터군마다 1 개씩 배치된 복수의 데이터 송신기
를 가지고,
각 그룹은 또한 각각 복수의 서브 그룹으로 서브 그룹화되고, 서브 그룹마다, 서브 그룹을 구성하는 제3 시프트 레지스터군이 직렬 접속되고,
복수의 데이터 송신기는, 각각, 대응하는 그룹 내의 모든 서브 그룹이 병렬로 접속되도록, 제3 시프트 레지스터군마다의 직렬 접속된 각 1 개와 접속되는 것을 특징으로 한다.
도 1은 실시예 1에서의 묘화 장치의 구성을 도시한 개념도이다.
도 2a와 도 2b는 실시예 1에서의 애퍼처(aperture) 부재의 구성을 도시한 개념도이다.
도 3은 실시예 1에서의 블랭킹 플레이트의 구성을 도시한 단면도이다.
도 4a는 실시예 1에서의 블랭킹 플레이트의 멤브레인 영역 내의 구성의 일부를 도시한 상면 개념도이다.
도 4b는 도 4a의 제어 회로(41)와 10 비트의 패러렐 배선의 관계를 보다 상세하게 도시한 도이다.
도 5는 실시예 1에서의 블랭킹 플레이트의 구성의 일례를 도시한 상면도이다.
도 6a와 도 6b는 실시예 1에서의 시프트 레지스터군의 접속 상태의 일례와 비교예에서의 시프트 레지스터군의 접속 상태의 일례를 도시한 도이다.
도 7(a)와 도 7(b)는 실시예 1에서의 블랭킹 플레이트의 구성의 다른 예를 도시한 상면도이다.
도 8은 실시예 1에서의 블랭킹 플레이트의 구성의 다른 예를 도시한 상면도이다.
도 9는 실시예 1에서의 개별 블랭킹 제어 회로의 내부 구성을 도시한 개념도이다.
도 10은 실시예 1에서의 묘화 방법의 주요부 공정을 나타낸 순서도이다.
도 11은 실시예 1에서의 묘화 동작의 일례를 설명하기 위한 개념도이다.
도 12a ~ 도 12c는 실시예 1에서의 스트라이프 내의 묘화 동작의 일례를 설명하기 위한 개념도이다.
도 13a ~ 도 13c는 실시예 1에서의 스트라이프 내의 묘화 동작의 일례를 설명하기 위한 개념도이다.
도 14a ~ 도 14c는 실시예 1에서의 스트라이프 내의 묘화 동작의 다른 일례를 설명하기 위한 개념도이다.
도 15a ~ 도 15c는 실시예 1에서의 스트라이프 내의 묘화 동작의 다른 일례를 설명하기 위한 개념도이다.
도 16은 실시예 2에서의 묘화 장치의 구성을 도시한 개념도이다.
도 17은 실시예 2에서의 블랭킹 플레이트의 구성의 일례를 도시한 상면도이다.
도 18a와 도 18b는 실시예 2에서의 시프트 레지스터군의 접속 상태의 일례와 비교예에서의 시프트 레지스터군의 접속 상태의 일례를 도시한 도이다.
도 19는 실시예 2에서의 개별 블랭킹 제어 회로와 공통 블랭킹 제어 회로의 내부 구성을 도시한 개념도이다.
도 20은 실시예 2에서의 묘화 방법의 주요부 공정을 나타낸 순서도이다.
도 21은 실시예 2에서의 조사 시간 배열 데이터의 일부의 일례를 나타낸 도이다.
도 22는 실시예 2에서의 1 샷 중의 조사 단계의 일부에 대한 빔 ON / OFF 전환 동작을 나타낸 순서도이다.
도 23은 실시예 2에서의 블랭킹 동작을 설명하기 위한 개념도이다.
도 24a와 도 24b는 실시예 3에서의 시프트 레지스터군의 접속 상태의 일례와 비교예에서의 시프트 레지스터군의 접속 상태의 일례를 도시한 도이다.
도 25는 실시예 3에서의 개별 블랭킹 제어 회로와 공통 블랭킹 제어 회로의 내부 구성을 도시한 개념도이다.
도 26은 실시예 3에서의 1 샷 중의 조사 단계의 일부에 대한 빔 ON / OFF 전환 동작을 나타낸 순서도이다.
도 27은 실시예 4에서의 묘화 장치의 구성을 도시한 개념도이다.
도 28은 실시예 4에서의 개별 블랭킹 제어 회로와 공통 블랭킹 제어 회로의 내부 구성을 도시한 개념도이다.
이하, 실시예에서는, 직렬 접속되는 시프트 레지스터의 클록 동작 횟수를 저감하고, 고속 동작이 가능한 블랭킹 장치에 대하여 설명한다.
또한 이하, 실시예에서는, 하전 입자빔의 일례로서, 전자빔을 이용한 구성에 대하여 설명한다. 단, 하전 입자빔은 전자빔에 한정되지 않고, 이온빔 등의 하전 입자를 이용한 빔이어도 상관없다.
실시예 1.
도 1은 실시예 1에서의 묘화 장치의 구성을 도시한 개념도이다. 도 1에서 묘화 장치(100)는 묘화부(150)와 제어부(160)를 구비하고 있다. 묘화 장치(100)는 멀티 하전 입자빔 묘화 장치의 일례이다. 묘화부(150)는 전자 경통(102)과 묘화실(103)을 구비하고 있다. 전자 경통(102) 내에는 전자총(201), 조명 렌즈(202), 애퍼처 부재(203), 블랭킹 플레이트(204), 축소 렌즈(205), 제한 애퍼처 부재(206), 대물 렌즈(207) 및 편향기(208)가 배치되어 있다. 묘화실(103) 내에는 XY 스테이지(105)가 배치된다. XY 스테이지(105) 상에는, 묘화 시에는 묘화 대상 기판이 되는 마스크 등의 시료(101)가 배치된다. 시료(101)에는 반도체 장치를 제조할 시의 노광용 마스크, 혹은 반도체 장치가 제조되는 반도체 기판(실리콘 웨이퍼) 등이 포함된다. 또한 시료(101)에는, 레지스터가 도포된, 아직 아무것도 묘화되지 않은 마스크 블랭크스가 포함된다. XY 스테이지(105) 상에는, 또한 XY 스테이지(105)의 위치 측정용의 미러(210)가 배치된다.
제어부(160)는 제어 계산기(110), 메모리(112), 편향 제어 회로(130), 스테이지 위치 검출기(139) 및 자기 디스크 장치 등의 기억 장치(140, 142)를 가지고 있다. 제어 계산기(110), 메모리(112), 편향 제어 회로(130), 스테이지 위치 검출기(139) 및 기억 장치(140, 142)는, 도시하지 않은 버스를 개재하여 서로 접속되어 있다. 기억 장치(140)(기억부)에는 묘화 데이터가 외부로부터 입력되고, 저장되어 있다.
제어 계산기(110) 내에는 면적 밀도 산출부(60), 조사 시간(T) 산출부(62), 데이터 가공부(65), 묘화 제어부(72) 및 전송 처리부(68)가 배치되어 있다. 면적 밀도 산출부(60), 조사 시간(T) 산출부(62), 데이터 가공부(65), 묘화 제어부(72) 및 전송 처리부(68)와 같은 각 기능은 전기 회로 등의 하드웨어로 구성되어도 되고, 이들의 기능을 실행하는 프로그램 등의 소프트웨어로 구성되어도 된다. 혹은, 하드웨어와 소프트웨어의 조합에 의해 구성되어도 된다. 면적 밀도 산출부(60), 조사 시간(T) 산출부(62), 데이터 가공부(65), 묘화 제어부(72) 및 전송 처리부(68)에 입출력되는 정보 및 연산중의 정보는 메모리(112)에 그때마다 저장된다.
여기서 도 1에서는, 실시예 1을 설명함에 있어 필요한 구성을 기재하고 있다. 묘화 장치(100)에 있어, 통상, 필요한 그 외의 구성을 구비하고 있어도 상관없다.
도 2a와 도 2b는 실시예 1에서의 애퍼처 부재의 구성을 도시한 개념도이다. 도 2a에서, 애퍼처 부재(203)에는, 종(y 방향) m 열 × 횡(x 방향) n 열(m, n ≥ 2)의 홀(개구부)(22)이 소정의 배열 피치로 매트릭스 형상으로 형성되어 있다. 도 2a에서는, 예를 들면 512 × 8 열의 홀(22)이 형성된다. 각 홀(22)은, 모두 동일 치수 형상의 직사각형으로 형성된다. 혹은, 동일 외경의 원형이어도 상관없다. 여기서는, y 방향의 각 열에 대하여, x 방향으로 A부터 H까지의 8 개의 홀(22)이 각각 형성되는 예가 나타나 있다. 이들 복수의 홀(22)을 전자빔(200)의 일부가 각각 통과함으로써, 멀티빔(20)이 형성되게 된다. 여기서는, 종횡(x, y 방향)이 모두 2 열 이상의 홀(22)이 배치된 예를 나타냈지만, 이에 한정되지 않는다. 예를 들면, 종횡(x, y 방향) 어느 일방이 복수 열이고 타방은 1 열 뿐이어도 상관없다. 또한, 홀(22)의 배열의 방법은, 도 2a와 같이, 종횡이 격자 형상으로 배치되는 경우에 한정되지 않는다. 도 2b에 도시한 바와 같이, 예를 들면 종 방향(y 방향) 1 단째의 열과 2 단째의 열의 홀끼리가, 횡 방향(x 방향)으로 치수(a)만큼 어긋나 배치되어도 된다. 마찬가지로, 종 방향(y 방향) 2 단째의 열과 3 단째의 열의 홀끼리가, 횡 방향(x 방향)으로 치수(b)만큼 어긋나 배치되어도 된다.
도 3은 실시예 1에서의 블랭킹 플레이트의 구성을 도시한 단면도이다.
도 4a는 실시예 1에서의 블랭킹 플레이트의 멤브레인 영역 내의 구성의 일부를 도시한 상면 개념도이다. 또한 도 3과 도 4a에서, 전극(24, 26)과 제어 회로(41)의 위치 관계는 일치시켜 기재하고 있지 않다. 블랭킹 플레이트(204)는, 도 3에 도시한 바와 같이, 지지대(33) 상에 실리콘 등으로 이루어지는 반도체 기판(31)이 배치된다. 기판(31)의 중앙부는 이면측으로부터 얇게 깎여, 얇은 막 두께(h)의 멤브레인 영역(30)(제1 영역)으로 가공되어 있다. 멤브레인 영역(30)을 둘러싸는 주위는, 두꺼운 막 두께(h)의 외주 영역(32)(제2 영역)이 된다. 멤브레인 영역(30)의 상면과 외주 영역(32)의 상면은, 동일 높이 위치, 혹은 실질적으로 높이 위치가 되도록 형성된다. 기판(31)은, 외주 영역(32)의 이면에서 지지대(33) 상에 보지(保持)된다. 지지대(33)의 중앙부는 개구되어 있고, 멤브레인 영역(30)의 위치는 지지대(33)의 개구된 영역에 위치하고 있다.
멤브레인 영역(30)에는, 도 2a와 도 2b에 도시한 애퍼처 부재(203)의 각 홀(22)에 대응하는 위치에 멀티빔의 각각 빔의 통과용의 통과 홀(25)(개구부)이 개구된다. 그리고 멤브레인 영역(30) 상에는, 도 3 및 도 4a에 도시한 바와 같이, 각 통과 홀(25)의 근방 위치에 해당되는 통과 홀(25)을 사이에 두고 블랭킹 편향용의 전극(24, 26)의 조(블랭커 : 블랭킹 편향기)가 각각 배치된다. 또한, 멤브레인 영역(30) 상의 각 통과 홀(25)의 근방에는, 각 통과 홀(25)용의 예를 들면 전극(24)에 편향 전압을 인가하는 제어 회로(41)(로직 회로)가 배치된다. 각 빔용의 2 개의 전극(24, 26)의 타방(예를 들면, 전극(26))은 접지된다. 또한 도 4a에 도시한 바와 같이, 각 제어 회로(41)는 제어 신호용의 예를 들면 10 비트의 패러렐 배선이 접속된다. 각 제어 회로(41)는 예를 들면 10 비트의 패러렐 배선 외에, 클록 신호선 및 전원용의 배선이 접속된다. 블록 신호선 및 전원용의 배선은 패러렐 배선의 일부의 배선을 유용해도 상관없다. 멀티빔을 구성하는 각각의 빔마다, 전극(24, 26)과 제어 회로(41)에 의한 개별 블랭킹 기구(47)가 구성된다. 또한, 각 빔용의 제어 회로(41) 내에는 각각 후술하는 시프트 레지스터가 배치된다. 따라서, 복수의 시프트 레지스터와 복수의 블랭커는 기판(31)의 막 두께가 얇은 멤브레인 영역(30)에 배치된다.
도 4b는 도 4a의 제어 회로(41)와 10 비트의 패러렐 배선의 관계를 보다 상세하게 도시한 도이다. 제어 회로(41)의 일부로서 시프트 레지스터(40)가 패러렐 배선 상에 설치되어 있고, 이 출력이 빔 제어 회로(41)의 메인 회로(43)(전위 공급 회로)의 입력과, 다음의 빔의 제어 회로(41)의 시프트 레지스터(40)의 입력에 접속되어 있다. 도 4b의 예에서는, 예를 들면 10 비트의 시프트 레지스터(40)를 나타내고, 복수 비트 대응의 각 시프트 레지스터(40) 내에는, 1 비트씩의 데이터 전송이 가능한 데이터 시프트 전송 기구(45)가, 시프트 레지스터(40)의 대응 비트 수에 따라 패러렐 배선 상에 병렬로 배치되어 있다. 시프트 레지스터(40) 내의 모든 데이터 시프트 전송 기구(45)에는 동일한 클록이 입력되고, 클록마다 데이터가 다음의 시프트 레지스터(40) 내의 각 데이터 시프트 전송 기구(45)로 옮겨 간다. 예를 들면, 1 비트 대응의 시프트 레지스터이면, 1 개의 데이터 시프트 전송 기구(45)가 배치되는 것은 말할 필요도 없다. 각 빔의 노광 시간 데이터가, 각각 해당되는 빔의 제어 회로(41)의 시프트 레지스터(40) 상에 전송된 상태에서, 시프트 레지스터(40) 상의 값을 메인 회로(43)에 독출한 후 노광 동작을 행한다.
또한, 막 두께가 두꺼운 외주 영역(32) 상에는, 도 3에 도시한 바와 같이, 시리얼·패러렐 변환부(28)(데이터 송신기의 일례)와 편향 제어 회로(130)로부터의 묘화 데이터에 대응하는 제어 신호를 수신하는 패드(29)에 의해 구성되는 복수의 조가 배치된다.
각 통과 홀을 통과하는 전자빔(20)은, 각각 독립으로 이러한 쌍이 되는 2 개의 전극(24, 26)에 인가되는 전압에 의해 편향된다. 이러한 편향에 의해 블랭킹 제어된다. 환언하면, 복수의 블랭커는, 복수의 시프트 레지스터 중 대응하는 빔용의 시프트 레지스터를 개재하여 각각 제어되는, 멀티빔 중 대응 빔을 각각 블랭킹 편향한다. 이와 같이, 복수의 블랭커가, 애퍼처 부재(203)의 복수의 홀(22)(개구부)을 통과한 멀티빔 중, 각각 대응하는 빔의 블랭킹 편향을 행한다.
도 5는 실시예 1에서의 블랭킹 플레이트의 구성의 일례를 도시한 상면도이다. 기판(31)은 상방에서 봤을 때 직사각형으로 형성되고, 중앙부의 멤브레인 영역(30)도 직사각형으로 형성된다. 그리고, 멤브레인 영역(30) 내에, 복수의 개별 블랭킹 기구(47)가 2 차원으로 배열된다. 예를 들면 행렬 형상으로 배치된다. 도 5의 예에서는, 예를 들면 8 행 × 8 열로 배열된 복수의 개별 블랭킹 기구(47)가 도시되어 있다. 각 개별 블랭킹 기구(47)의 제어 회로(41) 내에는, 각각, 후술하는 시프트 레지스터가 배치된다. 그리고, 멤브레인 영역(30) 내의 모든 빔용의 복수의 시프트 레지스터는, 직렬로 접속된 복수의 조를 구성한다.
도 5의 예에서는, 패러렐 배선을 따라 행마다 직선 상에 배열되는(횡으로 배열되는) 복수의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의해 그룹(행의 조)이 형성된다. 예를 들면 도 5에 도시한 바와 같이, 상측으로부터 1 행째의 'A'로 나타내는 예를 들면 8 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의해, 1 개의 그룹(행의 조)이 구성된다. 마찬가지로, 2 행째의 'B'로 나타내는 예를 들면 8 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의해, 1 개의 그룹(행의 조)이 구성된다. 마찬가지로, 3 행째의 'C'로 나타내는 예를 들면 8 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의해, 1 개의 그룹(행의 조)이 구성된다. 마찬가지로, 4 행째의 'D'로 나타내는 예를 들면 8 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의해, 1 개의 그룹(행의 조)이 구성된다. 마찬가지로, 5 행째의 'E'로 나타내는 예를 들면 8 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의해, 1 개의 그룹(행의 조)이 구성된다. 마찬가지로, 6 행째의 'F'로 나타내는 예를 들면 8 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의해, 1 개의 그룹(행의 조)이 구성된다. 마찬가지로, 7 행째의 'G'로 나타내는 예를 들면 8 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의해, 1 개의 그룹(행의 조)이 구성된다. 마찬가지로, 8 행째의 'H'로 나타내는 예를 들면 8 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의해, 1 개의 그룹(행의 조)이 구성된다.
그리고, 그룹화된 시프트 레지스터군마다, 시리얼·패러렐 변환부(28)(데이터 송신기의 일례)가 1 개씩 배치된다. 그리고, 각 시리얼·패러렐 변환부(28)에는 패드(29)가 1 개씩 배치된다. 또한, 블랭킹 플레이트의 기판(31)에 싱글 엔드 신호가 아닌 차동 신호를 입력할 경우, 1 대의 패드로부터 입력한 신호를 싱글 엔드 신호로 변환하여 시리얼·패러렐 변환부(28)에 입력한다.
도 5의 예에서는, 행마다, 2 차원으로 배열된 복수의 개별 블랭킹 기구(47) 내의 시프트 레지스터 중, 각각 패러렐 배선을 따라 직선 상에 배열되는 시프트 레지스터군(제1 시프트 레지스터군)이 1 개의 그룹(행의 조)으로 그룹화된 예를 나타냈지만, 이에 한정되지 않는다. 각각 직선 상에 배열되는 시프트 레지스터군(제1 시프트 레지스터군)이 2 이상의 그룹(행의 조)으로 그룹화되어 각 그룹의 시프트 레지스터군(제2 시프트 레지스터군)을 구성해도 된다. 즉 도 5의 예에서는, 제1 시프트 레지스터군과 제2 시프트 레지스터군이 동일한 시프트 레지스터군을 의미하는 경우를 나타내고 있다.
이와 같이, 복수의 시리얼·패러렐 변환부(28)가, 2 차원으로 배열된 복수의 시프트 레지스터 중, 각각 직선 상에 배열되는 시프트 레지스터군(제1 시프트 레지스터군)이 1 이상의 그룹으로 그룹화된 시프트 레지스터군(제2 시프트 레지스터군)마다 1 개씩 배치된다.
그리고 예를 들면, 행마다의 시프트 레지스터군(제1 시프트 레지스터군)에 의해 구성되는 각 그룹(행의 조)에는, 대응하는 시리얼·패러렐 변환부(28)가 패러렐 배선으로 접속된다. 복수의 시리얼·패러렐 변환부(28)의 각 시리얼·패러렐 변환부(28)에는, 각각 패드(29)가 단일 배선으로 접속된다.
도 5의 예에서는, 시리얼·패러렐 변환부(28)와 시프트 레지스터의 접속에 간략화하여 4 비트의 패러렐 배선이 도시되어 있지만, 후술하는 도 6a와 도 6b와 동일한 비트 수의 배선, 예를 들면 20 비트의 패러렐 배선으로 접속된다.
도 5의 예에서는, 멤브레인 영역(30)의 4 변 중 좌변을 따라, 'A'로 나타내는 시리얼·패러렐 변환부(28A)와 패드(29A)의 조와, 'C'로 나타내는 시리얼·패러렐 변환부(28C)와 패드(29C)의 조와, 'E'로 나타내는 시리얼·패러렐 변환부(28E)와 패드(29E)의 조와, 'G'로 나타내는 시리얼·패러렐 변환부(28G)와 패드(29G)의 조가 배치된다. 멤브레인 영역(30)의 4 변 중 우변을 따라, 'B'로 나타내는 시리얼·패러렐 변환부(28B)와 패드(29B)의 조와, 'D'로 나타내는 시리얼·패러렐 변환부(28D)와 패드(29D)의 조와, 'F'로 나타내는 시리얼·패러렐 변환부(28F)와 패드(29F)의 조와, 'H'로 나타내는 시리얼·패러렐 변환부(28H)와 패드(29H)의 조가 배치된다.
그리고, 각 그룹의 시프트 레지스터군(제1 시프트 레지스터군 혹은 제2 시프트 레지스터군)은, 또한 각각 복수의 서브 그룹으로 서브 그룹화된다. 도 5의 예에서는, 행마다의 그룹(행의 조)의 시프트 레지스터군이 또한 각각 복수의 서브 그룹으로 서브 그룹화된다.
예를 들면 도 5에 도시한 바와 같이, 상측으로부터 1 행째의 'A'로 나타내는 예를 들면 8 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군은, 'A1'으로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'A2'로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다.
마찬가지로 예를 들면, 도 5에 도시한 바와 같이, 상측으로부터 2 행째의 'B'로 나타내는 예를 들면 8 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군은, 'B1'으로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'B2'로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다.
마찬가지로 예를 들면, 도 5에 도시한 바와 같이, 상측으로부터 3 행째의 'C'로 나타내는 예를 들면 8 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군은, 'C1'으로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'C2'로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다.
마찬가지로 예를 들면, 도 5에 도시한 바와 같이, 상측으로부터 4 행째의 'D'로 나타내는 예를 들면 8 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군은, 'D1'으로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'D2'로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다.
마찬가지로 예를 들면, 도 5에 도시한 바와 같이, 상측으로부터 5 행째의 'E'로 나타내는 예를 들면 8 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군은, 'E1'으로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'E2'로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다.
마찬가지로 예를 들면, 도 5에 도시한 바와 같이, 상측으로부터 6 행째의 'F'로 나타내는 예를 들면 8 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군은, 'F1'으로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'F2'로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다.
마찬가지로 예를 들면, 도 5에 도시한 바와 같이, 상측으로부터 7 행째의 'G'로 나타내는 예를 들면 8 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군은, 'G1'으로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'G2'로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다.
마찬가지로 예를 들면, 도 5에 도시한 바와 같이, 상측으로부터 8 행째의 'H'로 나타내는 예를 들면 8 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군은, 'H1'으로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'H2'로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다.
도 6a와 도 6b는 실시예 1에서의 시프트 레지스터군의 접속 상태의 일례와 비교예에서의 시프트 레지스터군의 접속 상태의 일례를 도시한 도이다. 도 6a 및 도 6b에서는, 제어 회로(41) 내의 시프트 레지스터(40) 이외의 회로에 대하여 도시를 생략하고 있다. 비교예에서는, 도 6a에 도시한 바와 같이, 행마다의 그룹의 시프트 레지스터군(제1 시프트 레지스터군)이 모두 직렬로 접속된 경우의 일부를 나타내고 있다. 도 6a의 예에서는, 예를 들면 도 5에 도시한 상측으로부터 1 행째의 'A'로 나타내는 예를 들면 8 개의 개별 블랭킹 기구(47)의 시프트 레지스터(40)의 모두가 10 비트의 패러렐 배선으로 직렬로 접속된 경우를 도시한다. 시리얼·패러렐 변환부(28)는, 10 비트의 패러렐 배선으로 행마다의 그룹의 시프트 레지스터군 중 하나(시리얼·패러렐 변환부(28)측의 단부의 시프트 레지스터(40))에 접속된다. 또한 도 6a의 예에서는, 8 개의 개별 블랭킹 기구(47) 중 5 개의 개별 블랭킹 기구(47)에 대하여 도시하고, 나머지는 생략하고 있다. 또한 도 6a의 예에서는, 1 행째의 'A'로 나타내는 예를 들면 8 개의 개별 블랭킹 기구(47)를 통과하는 각 빔을, 예를 들면 시리얼·패러렐 변환부(28)에 가까운 쪽부터 빔(1), 빔(2), ···이라고 정의하고 있다. 도 6a에 도시한 구성에서는, 1 행째의 'A'에 예를 들면 8 개의 개별 블랭킹 기구(47)가 배치될 경우, 시프트 레지스터(40)를 사용하여 빔(8)까지 블랭킹 신호를 전달시키기 위해서는, 8 회의 클록 동작이 필요해진다. 따라서 도 6a의 예에서는, 1 회의 빔 샷에 예를 들면 8 회의 클록 동작이 필요해진다.
상술한 바와 같이, 직렬 접속된 시프트 레지스터 N 개에 데이터 전송하기 위해서는, 시프트 레지스터가 N 회의 클록 동작을 행할 필요가 있다. 시프트 레지스터의 발열량은 단위 시간당 클록 동작 횟수에 비례한다. 한편, 빔 개수가 증가하면, 1 행에 배치되는 시프트 레지스터 수가 증가한다. 이 때문에, 단위 시간당 클록 동작 횟수가 증가하여, 발열량이 증가한다. 그 결과, 블랭킹 플레이트의 발열량이 증가한다. 블랭킹 플레이트는 진공 영역에 배치되고, 또한 시프트 레지스터는, 블랭킹 플레이트의 멤브레인 영역에 배치되므로 배열 효율이 낮다. 이 때문에, 이러한 발열량을 허용치 내로 제어하기 위하여, 단위 시간당 클록 동작 횟수에 제한이 발생한다. 따라서, 고속 동작시키는 것이 곤란해진다. 또한 빔 개수가 증가하고, 1 행에 배치되는 시프트 레지스터 수가 증가하면, 무릇 데이터 전송에 시간이 걸리게 된다. 이러한 점에서도 고속 동작시키는 것이 곤란해진다.
이에 대하여, 실시예 1에서는, 도 6b에 도시한 바와 같이, 행마다의 그룹 중, 서브 그룹의 시프트 레지스터군(제3 시프트 레지스터군)이 직렬로 접속된 경우의 일부를 나타내고 있다. 예를 들면, 'A1'으로 나타내는 서브 그룹의 예를 들면 4 개의 개별 블랭킹 기구(47)의 시프트 레지스터(40)가 10 비트의 패러렐 배선으로 직렬로 접속된다. 동시에, 예를 들면 'A2'로 나타내는 서브 그룹의 예를 들면 4 개의 개별 블랭킹 기구(47)의 시프트 레지스터(40)가 10 비트의 패러렐 배선으로 직렬로 접속된다. 시리얼·패러렐 변환부(28)는, 20 비트의 패러렐 배선으로 행마다의 그룹의 시프트 레지스터군 중, 서브 그룹마다의 1 개씩(서브 그룹마다의 시리얼·패러렐 변환부(28)측의 단부의 시프트 레지스터(40))에 접속된다. 그 외의 그룹에 대해서도 마찬가지이다.
환언하면, 각 시리얼·패러렐 변환부(28)는, 시프트 레지스터(40)가 데이터 처리하는 비트 수에 서브 그룹 수를 곱한 수의 패러렐 배선에 의해, 각각, 대응하는 그룹 내의 각 서브 그룹의 시프트 레지스터군(제3 시프트 레지스터군)과 접속된다.
또한 도 6b의 예에서는, 도 6a와 마찬가지로, 8 개의 개별 블랭킹 기구(47) 중 5 개의 개별 블랭킹 기구(47)에 대하여 도시하고, 나머지는 생략하고 있다. 또한 도 6b의 예에서는, 1 행째의 'A'로 나타내는 예를 들면 8 개의 개별 블랭킹 기구(47)를 통과하는 각 빔을, 예를 들면 시리얼·패러렐 변환부(28)에 가까운 쪽부터 빔(1), 빔(2), ···이라고 정의하고 있다. 도 6b에 도시한 구성에서는, 1 행째의 'A'에 예를 들면 8 개의 개별 블랭킹 기구(47)가 배치될 경우, 시프트 레지스터(40)를 사용하여 빔(8)까지 블랭킹 신호를 전달시키기 위해서는, 직렬로 접속된 4 개씩의 시프트 레지스터(40)에 의해 구성되는 2 개의 서브 그룹이 병렬로 접속되어 있으므로, 4 회의 클록 동작으로 충분해진다. 따라서, 클록 동작을 서브 그룹 수(K)분의 1로 저감할 수 있다. 여기서는 클록 동작을 1 / 2로 저감할 수 있다.
따라서, 단위 시간당 클록 동작 횟수를 저감할 수 있어, 발열량을 억제(혹은 저감)할 수 있다. 그 결과, 블랭킹 플레이트의 발열량을 억제(혹은 저감)할 수 있다. 따라서, 고속 동작시키는 것을 가능하게 할 수 있다. 또한 빔 개수가 증가하고, 1 행에 배치되는 시프트 레지스터 수가 증가해도, 서브 그룹 수를 늘림으로써 블랭킹 플레이트의 발열량의 억제 및 고속 동작을 가능하게 할 수 있다. 예를 들면, 빔 개수가 증가했을 경우에도 클록 동작 횟수를 늘리지 않고 발열량을 1 / K로 할 수 있다. 혹은, 동일한 발열량으로 K 배의 고속 동작을 가능하게 할 수 있다.
또한 실시예 1에서는, 그룹마다 1 조의 시리얼 · 패러렐 변환부(28)와 패드(29)의 조를 접속한다. 이 때문에, 서브 그룹 수를 늘려도 시리얼 · 패러렐 변환부(28)와 패드(29)의 조 수는 증가하지 않도록 할 수 있다. 따라서, 패드 간격이 너무 좁아져 배치하는 것이 곤란해진다고 하는 문제를 회피할 수 있다.
또한 실시예 1에서는, 도 5 및 도 6b에 도시한 바와 같이, 각 서브 그룹 내의 직렬 접속된 시프트 레지스터군의 각 시프트 레지스터(40)는 동일 피치로 배치되면 적합하다. 이에 의해, 서브 그룹 내의 직렬 접속되는 시프트 레지스터 간의 배선 길이를 실질적으로 동일하게 할 수 있다. 따라서, 임피던스를 맞출 수 있어, 클록에 대한 신호의 전달 지연을 균일하게 할 수 있다. 따라서, 신호의 전달 타이밍을 맞출 수 있다. 또한 실시예 1에서는, 도 5에 도시한 바와 같이, 예를 들면 8 행 × 8 열로 배열된 복수의 개별 블랭킹 기구(47)의 각 행에 대하여, 제1 서브 그룹(A1, B1, ···, H1)과 제2 서브 그룹(A2, B2, ···, H2)이 교호가 되도록 개별 블랭킹 기구(47), 환언하면 시프트 레지스터(40)가 동일 피치로 배치된다. 따라서, 블랭킹 플레이트(204) 상에 2 차원으로 배열된 모든 시프트 레지스터에 대하여, 직렬 접속되는 시프트 레지스터 간의 배선 길이를 실질적으로 동일하게 할 수 있다. 따라서, 멀티빔의 각 샷 데이터의 전송에서 신호의 전달 지연을 균일하게 할 수 있어, 전송 속도의 향상 또는 전송 에러를 저감이 가능해진다.
또한 실시예 1에서는, 도 5에 도시한 바와 같이, 그룹마다, 당해 그룹 내의 복수의 서브 그룹은, 각각 동수의 시프트 레지스터군(제3 시프트 레지스터군)에 의해 그룹화되면 적합하다. 서브 그룹 간에서 시프트 레지스터 수가 상이하면, 각 샷을 행할 시, 시프트 레지스터 수가 많은 서브 그룹의 클록 동작 횟수에 동작 속도가 율속된다. 따라서, 실시예 1과 같이 서브 그룹 간에서의 시프트 레지스터 수를 통일함으로써, 클록 동작 횟수를 저감할 수 있다.
도 7(a)와 도 7(b)는 실시예 1에서의 블랭킹 플레이트의 구성의 다른 예를 도시한 상면도이다. 상술한 도 5의 예에서는, 멤브레인 영역(30)의 4 변 중 좌변과 우변의 2 변을 따라, 시리얼·패러렐 변환부(28)와 패드(29)의 조를 배치할 경우를 도시했지만, 이에 한정되지 않는다. 도 7(a)와 도 7(b)에 도시한 바와 같이, 멤브레인 영역(30)의 4 변 중 예를 들면 좌변의 1 변을 따라, 시리얼·패러렐 변환부(28)와 패드(29)의 조를 배치하는 경우여도 된다. 멤브레인 영역(30)의 사이즈와 행 수에 따라, 시리얼·패러렐 변환부(28)와 패드(29)의 조를 1 변에 배치하거나, 혹은 예를 들면 좌우 2 변에 나누어 배치할지를 선택하면 된다.
도 8은, 실시예 1에서의 블랭킹 플레이트의 구성의 다른 예를 도시한 상면도이다. 도 8의 예에서는, 행마다, 각 행에 배열되는(횡으로 배열되는) 복수의 개별 블랭킹 기구(47) 중, k 개 간격, 예를 들면 1 개 간격으로 배치된 복수의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의해, 1 개의 그룹이 구성된다. 예를 들면 도 8에 도시한 바와 같이, 상측으로부터 1 행째의 'A'로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의해, 1 개의 그룹이 구성된다. 마찬가지로, 2 행째의 'B'로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의해, 1 개의 그룹이 구성된다. 마찬가지로, 3 행째의 'C'로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의해, 1 개의 그룹이 구성된다. 마찬가지로, 4 행째의 'D'로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의해, 1 개의 그룹이 구성된다. 마찬가지로, 5 행째의 'E'로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의해, 1 개의 그룹이 구성된다. 마찬가지로, 6 행째의 'F'로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의해, 1 개의 그룹이 구성된다. 마찬가지로, 7 행째의 'G'로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의해, 1 개의 그룹이 구성된다. 마찬가지로, 8 행째의 'H'로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의해, 1 개의 그룹이 구성된다.
또한 도 8의 예에서는, 행마다 1 열 이동시킨 예를 들면 4 개의 개별 블랭킹 기구(47)에 의해 1 개의 그룹이 구성된다. 예를 들면 도 8에 도시한 바와 같이, 1 행째, 3 행째, 5 행째, 7 행째의 각 그룹의 4 개의 개별 블랭킹 기구(47)는, 예를 들면 1 열째, 3 열째, 5 열째, 7 열째의 개별 블랭킹 기구(47)에 의해 구성된다. 2 행째, 4 행째, 6 행째, 8 행째의 조의 4 개의 개별 블랭킹 기구(47)는, 예를 들면 2 열째, 4 열째, 6 열째, 8 열째의 개별 블랭킹 기구(47)에 의해 구성된다.
또한 도 8의 예에서는, 또한 열마다, 각 열에 배열되는(종으로 배열되는) 복수의 개별 블랭킹 기구(47) 중, k' 개 간격, 예를 들면 1 개 간격으로 배치된 복수의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의해, 1 개의 그룹이 구성된다. 예를 들면 도 5에 도시한 바와 같이, 좌측으로부터 1 열째의 'a'로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의해, 1 개의 그룹이 구성된다. 마찬가지로, 2 열째의 'b'로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의해, 1 개의 그룹이 구성된다. 마찬가지로, 3 열째의 'c'로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의해, 1 개의 그룹이 구성된다. 마찬가지로, 4 열째의 'd'로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의해, 1 개의 그룹이 구성된다. 마찬가지로, 5 열째의 'e'로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의해, 1 개의 그룹이 구성된다. 마찬가지로, 6 열째의 'f'로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의해, 1 개의 그룹이 구성된다. 마찬가지로, 7 열째의 'g'로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의해, 1 개의 그룹이 구성된다. 마찬가지로, 8 열째의 'h'로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의해, 1 개의 그룹이 구성된다.
또한 도 8의 예에서는, 열마다 1 행 이동시킨 예를 들면 4 개의 개별 블랭킹 기구(47)에 의해 그룹이 구성된다. 예를 들면 도 8에 도시한 바와 같이, 1 열째, 3 열째, 5 열째, 7 열째의 그룹의 4 개의 개별 블랭킹 기구(47)는, 2 행째, 4 행째, 6 행째, 8 행째의 개별 블랭킹 기구(47)에 의해 구성된다. 2 열째, 4 열째, 6 열째, 8 열째의 그룹의 4 개의 개별 블랭킹 기구(47)는, 1 행째, 3 행째, 5 행째, 7 행째의 개별 블랭킹 기구(47)에 의해 구성된다.
이상과 같이 구성함으로써, 행마다의 그룹(도 8의 예에서는 8 조)과 열마다의 그룹(도 8의 예에서는 8 조)과의 상호 간에서 개별 블랭킹 기구(47)(내부의 시프트 레지스터)가 중복 적용되지 않도록(겹치지 않도록) 조합하고 있다.
그리고, 그룹화된 시프트 레지스터군마다, 시리얼·패러렐 변환부(28)(데이터 송신기의 일례)가 1 개씩 배치된다. 그리고, 각 시리얼·패러렐 변환부(28)에는 패드(29)가 1 개씩 배치된다.
도 8에서의 복수의 시리얼·패러렐 변환부(28)는, 복수의 시프트 레지스터 전체를 둘러싸는 멤브레인 영역(30)(직사각형 영역)의 4 변을 따라 배치된다.
복수의 시리얼·패러렐 변환부(28)의 각 시리얼·패러렐 변환부(28)에는, 각각 패드(29)가 단일 배선으로 접속된다. 환언하면, 복수의 패드(29)는, 복수의 시리얼·패러렐 변환부(28)의 1 개와 각각 조가 되고, 조가 된 시리얼·패러렐 변환부(28)와 단일 배선으로 접속된다. 또한, 복수의 패드(29)는 멤브레인 영역(30)의 4 변을 따라 배치된다.
도 8의 예에서는, 멤브레인 영역(30)의 4 변 중 좌변을 따라, 'A'로 나타내는 시리얼·패러렐 변환부(28A)와 패드(29A)의 조와, 'C'로 나타내는 시리얼·패러렐 변환부(28C)와 패드(29C)의 조와, 'E'로 나타내는 시리얼·패러렐 변환부(28E)와 패드(29E)의 조와, 'G'로 나타내는 시리얼·패러렐 변환부(28G)와 패드(29G)의 조가 배치된다. 멤브레인 영역(30)의 4 변 중 우변을 따라, 'B'로 나타내는 시리얼·패러렐 변환부(28B)와 패드(29B)의 조와, 'D'로 나타내는 시리얼·패러렐 변환부(28D)와 패드(29D)의 조와, 'F'로 나타내는 시리얼·패러렐 변환부(28F)와 패드(29F)의 조와, 'H'로 나타내는 시리얼·패러렐 변환부(28H)와 패드(29H)의 조가 배치된다.
또한, 멤브레인 영역(30)의 4 변 중 윗변을 따라, 'b'로 나타내는 시리얼·패러렐 변환부(28B)와 패드(29B)의 조와, 'd'로 나타내는 시리얼·패러렐 변환부(28D)와 패드(29D)의 조와, 'f'로 나타내는 시리얼·패러렐 변환부(28F)와 패드(29F)의 조와, 'h'로 나타내는 시리얼·패러렐 변환부(28H)와 패드(29H)의 조가 배치된다. 멤브레인 영역(30)의 4 변 중 아랫변을 따라, 'a'로 나타내는 시리얼·패러렐 변환부(28A)와 패드(29A)의 조와, 'c'로 나타내는 시리얼·패러렐 변환부(28C)와 패드(29C)의 조와, 'e'로 나타내는 시리얼·패러렐 변환부(28E)와 패드(29E)의 조와, 'g'로 나타내는 시리얼·패러렐 변환부(28G)와 패드(29G)의 조가 배치된다.
그리고, 각 그룹의 시프트 레지스터군(제1 시프트 레지스터군 혹은 제2 시프트 레지스터군)은, 또한 각각 복수의 서브 그룹으로 서브 그룹화된다. 도 8의 예에서는, 행마다의 그룹(행의 조)의 시프트 레지스터군이 또한 각각 복수의 서브 그룹으로 서브 그룹화된다. 열마다의 그룹(열의 조)의 시프트 레지스터군이 또한 각각 복수의 서브 그룹으로 서브 그룹화된다.
예를 들면 도 8에 도시한 바와 같이, 상측으로부터 1 행째의 'A'로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군은, 'A1'으로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'A2'로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다.
마찬가지로 예를 들면, 도 8에 도시한 바와 같이, 상측으로부터 2 행째의 'B'로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군은, 'B1'으로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'B2'로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다.
마찬가지로 예를 들면, 도 8에 도시한 바와 같이, 상측으로부터 3 행째의 'C'로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군은, 'C1'으로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'C2'로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다.
마찬가지로 예를 들면, 도 8에 도시한 바와 같이, 상측으로부터 4 행째의 'D'로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군은, 'D1'으로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'D2'로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다.
마찬가지로 예를 들면, 도 8에 도시한 바와 같이, 상측으로부터 5 행째의 'E'로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군은, 'E1'으로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'E2'로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다.
마찬가지로 예를 들면, 도 8에 도시한 바와 같이, 상측으로부터 6 행째의 'F'로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군은, 'F1'으로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'F2'로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다.
마찬가지로 예를 들면, 도 8에 도시한 바와 같이, 상측으로부터 7 행째의 'G'로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군은, 'G1'으로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'G2'로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다.
마찬가지로 예를 들면, 도 8에 도시한 바와 같이, 상측으로부터 8 행째의 'H'로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군은, 'H1'으로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'H2'로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다.
마찬가지로 예를 들면, 도 8에 도시한 바와 같이, 좌측으로부터 1 열째의 'a'로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군은, 'a1'으로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'a2'로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다.
마찬가지로 예를 들면, 도 8에 도시한 바와 같이, 좌측으로부터 2 열째의 'b'로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군은, 'b1'으로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'b2'로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다.
마찬가지로 예를 들면, 도 8에 도시한 바와 같이, 좌측으로부터 3 열째의 'c'로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군은, 'c1'으로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'c2'로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다.
마찬가지로 예를 들면, 도 8에 도시한 바와 같이, 좌측으로부터 4 열째의 'd'로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군은, 'd1'으로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'd2'로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다.
마찬가지로 예를 들면, 도 8에 도시한 바와 같이, 좌측으로부터 5 열째의 'e'로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군은, 'e1'으로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'e2'로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다.
마찬가지로 예를 들면, 도 8에 도시한 바와 같이, 좌측으로부터 6 열째의 'f'로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군은, 'F1'으로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'f2'로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다.
마찬가지로 예를 들면, 도 8에 도시한 바와 같이, 좌측으로부터 7 열째의 'g'로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군은, 'g1'으로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'g2'로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다.
마찬가지로 예를 들면, 도 8에 도시한 바와 같이, 좌측으로부터 8 열째의 'h'로 나타내는 예를 들면 4 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군은, 'H1'으로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'h2'로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다.
그리고 그룹(A)에 대하여, 예를 들면 'A1'으로 나타내는 서브 그룹의 예를 들면 2 개의 개별 블랭킹 기구(47)의 시프트 레지스터(40)가 10 비트의 패러렐 배선으로 직렬로 접속된다. 동시에, 예를 들면 'A2'로 나타내는 서브 그룹의 예를 들면 2 개의 개별 블랭킹 기구(47)의 시프트 레지스터(40)가 10 비트의 패러렐 배선으로 직렬로 접속된다. 시리얼·패러렐 변환부(28A)는, 20 비트의 패러렐 배선으로 그룹(A)의 시프트 레지스터군 중, 서브 그룹마다의 1 개씩(서브 그룹마다의 시리얼·패러렐 변환부(28A)측의 단부의 시프트 레지스터(40))에 접속된다. 그 외의 그룹에 대해서도 마찬가지이다.
도 8의 예에서는, 시리얼·패러렐 변환부(28)와 시프트 레지스터의 접속에 간략화하여 4 비트의 패러렐 배선이 도시되어 있는데, 도 6a와 도 6b와 동일한 비트 수의 배선, 예를 들면 20 비트의 패러렐 배선으로 접속된다.
도 8에 도시한 구성에서는, 1 행째의 예를 들면 8 개의 개별 블랭킹 기구(47)를 'A'로 나타내는 그룹(A)과 열의 그룹(b, d, f, h)으로 나누고 있다. 환언하면, 1 행째의 예를 들면 8 개의 시프트 레지스터군(제1 시프트 레지스터군)은, 그룹(A)(1 개의 그룹)의 시프트 레지스터군(제2 시프트 레지스터군)의 전부와, 다른 복수의 그룹(b. d. f. h)의 시프트 레지스터군(제2 시프트 레지스터군) 중 하나를 가진다. 이 때문에, 그룹(A)에서는 4 개의 개별 블랭킹 기구(47)에 의해 구성된다. 이러한 점에서도, 1 행째의 예를 들면 8 개의 개별 블랭킹 기구(47)를 1 개의 그룹으로 할 경우에 비해 시프트 레지스터 수를 1 / 2로 할 수 있다. 또한 4 개의 시프트 레지스터(40)를 사용하여 빔(4)까지 블랭킹 신호를 전달시키기 위해서는, 직렬로 접속된 2 개씩의 시프트 레지스터(40)에 의해 구성되는 2 개의 서브 그룹이 병렬로 접속되어 있으므로, 2 회의 클록 동작으로 충분해진다. 따라서, 클록 동작을 서브 그룹 수(K)분의 1로 저감할 수 있다. 여기서는, 클록 동작을 1 / 2로 저감할 수 있다. 따라서, 1 행째의 예를 들면 8 개의 개별 블랭킹 기구(47)를 1 개의 그룹으로 할 경우에 비해 클록 동작을 1 / (2K)로 저감할 수 있다.
따라서, 단위 시간당 클록 동작 횟수를 도 5의 예보다 더 저감할 수 있어, 발열량을 억제(혹은 저감)할 수 있다. 그 결과, 블랭킹 플레이트의 발열량을 억제(혹은 저감)할 수 있다. 따라서, 고속 동작시키는 것을 가능하게 할 수 있다.
또한 도 8의 예에서는, 멤브레인 영역(30)(직사각형 영역)의 4 변을 따라 배치되므로, 1 변을 이용할 경우, 혹은 2 변을 이용할 경우에 비해 배치 가능 영역을 넓힐 수 있다. 따라서, 멀티빔의 빔 개수가 증가했을 경우에도, 패드 간격이 너무 좁아져 배치하는 것이 곤란해진다고 하는 문제를 회피할 수 있다.
또한 도 8에 도시한 바와 같이, 그룹마다, 당해 그룹 내의 복수의 서브 그룹은, 각각 동수의 시프트 레지스터군(제3 시프트 레지스터군)에 의해 서브 그룹화되면 적합하다. 서브 그룹 간에서 시프트 레지스터 수가 상이하면, 각 샷을 행할 시, 시프트 레지스터 수가 많은 서브 그룹의 클록 동작 횟수에 동작 속도가 율속된다. 따라서, 실시예 1과 같이 서브 그룹 간에서의 시프트 레지스터 수를 통일함으로써, 클록 동작 횟수를 저감할 수 있다.
도 9는 실시예 1에서의 개별 블랭킹 제어 회로의 내부 구성을 도시한 개념도이다. 도 9에서, 묘화 장치(100) 본체 내의 블랭킹 플레이트(204)에 배치된 개별 블랭킹 제어용의 각 제어 회로(41)에는, 시프트 레지스터(40), 레지스터(42), 카운터(48) 및 앰프(46)가 배치된다. 실시예 1에서는, 각 빔용의 개별 블랭킹 제어를, 예를 들면 10 비트의 제어 신호에 의해 제어한다. 또한 도 9에 도시한 바와 같이, 도 3에 도시한 블랭킹 플레이트(204)를 묘화 장치(100)에 탑재할 시에는, 제어 회로(41) 또는 전극(24, 26)이 형성된 면을 상향이 되도록 배치하면 적합하다. 도 9의 예에서는, 도 4b에 도시한 메인 회로(43)는, 예를 들면 레지스터(42), 카운터(48) 및 앰프(46)가 상당한다.
도 10은 실시예 1에서의 묘화 방법의 주요부 공정을 나타낸 순서도이다. 도 10에서, 실시예 1에서의 묘화 방법은, 패턴 면적 밀도 산출 공정(S102)과, 샷 시간(조사 시간)(T) 산출 공정(S104)과, 조사 시간 배열 데이터 가공 공정(S109)과, 조사 시간 배열 데이터 출력 공정(S110)과, 데이터 전송 공정(S112)과, 묘화 공정(S114)과, 판정 공정(S124)이라고 하는 일련의 공정을 실시한다.
패턴 면적 밀도 산출 공정(S102)으로서, 면적 밀도 산출부(60)는, 기억 장치(140)로부터 묘화 데이터를 독출하고, 시료(101)의 묘화 영역, 혹은 묘화되는 칩 영역이 메시 형상으로 가상 분할된 복수의 메시 영역의 메시 영역마다 그 내부에 배치되는 패턴의 면적 밀도를 산출한다. 예를 들면, 먼저 시료(101)의 묘화 영역, 혹은 묘화되는 칩 영역을 소정의 폭으로 직사각형 상의 스트라이프 영역으로 분할한다. 그리고, 각 스트라이프 영역을 상술한 복수의 메시 영역으로 가상 분할한다. 메시 영역의 사이즈는, 예를 들면 빔 사이즈, 혹은 그 이하의 사이즈이면 적합하다. 예를 들면, 10 nm정도의 사이즈로 하면 적합하다. 면적 밀도 산출부(60)는, 예를 들면 스트라이프 영역마다 기억 장치(140)로부터 대응하는 묘화 데이터를 독출하고, 묘화 데이터 내에 정의된 복수의 도형 패턴을 메시 영역에 할당한다. 그리고, 메시 영역마다 배치되는 도형 패턴의 면적 밀도를 산출하면 된다.
샷 시간(조사 시간)(T) 산출 공정(S104)으로서, 조사 시간 산출부(62)는, 소정의 사이즈의 메시 영역마다, 1 샷당 전자빔의 조사 시간(T)(샷 시간 혹은 노광 시간이라고도 함. 이하 동일함)을 산출한다. 다중 묘화를 행할 경우에는, 각 계층에서의 1 샷당 전자빔의 조사 시간(T)을 산출하면 된다. 기준이 되는 조사 시간(T)은, 산출된 패턴의 면적 밀도에 비례하여 구하면 적합하다. 또한, 최종적으로 산출되는 조사 시간(T)은, 도시하지 않은 근접 효과, 포깅 효과, 로딩 효과 등의 치수 변동을 일으키는 현상에 대한 치수 변동분을 조사량에 의해 보정한 보정 후의 조사량에 상당하는 시간으로 하면 적합하다. 조사 시간(T)을 정의하는 복수의 메시 영역과 패턴의 면적 밀도를 정의한 복수의 메시 영역은 동일 사이즈여도 되고, 상이한 사이즈로 구성되어도 상관없다. 상이한 사이즈로 구성되어 있을 경우에는, 선형 보간 등에 의해 면적 밀도를 보간한 후, 각 조사 시간(T)을 구하면 된다. 메시 영역마다의 조사 시간(T)은 조사 시간 맵에 정의되고, 조사 시간 맵이 예를 들면 기억 장치(142)에 저장된다.
조사 시간 배열 데이터 가공 공정(S109)에서, 데이터 가공부(65)는, 기억 장치(142)에 저장된 각 빔이 조사하는 메시 영역의 조사 시간을 독출하고, 직렬 접속되는 시프트 레지스터군(제3 시프트 레지스터군)마다, 대응하는 빔의 조사 시간의 데이터를 10 비트의 데이터로 변환하고, 대응하는 서브 그룹의 복수의 시프트 레지스터(40)에 의해 전송되는 순으로 배열되도록 가공한다. 직렬 접속되는 복수의 시프트 레지스터의 서브 그룹 중, 후단측의 시프트 레지스터용의 데이터로부터 차례로 배열되도록 배열 가공한다. 또한, 이러한 서브 그룹의 데이터를 그룹마다 모으도록 배열 가공한다. 예를 들면, 그룹마다, 각 서브 그룹의 데이터가 차례로 배열되도록 배열 가공한다.
조사 시간 배열 데이터 출력 공정(S110)으로서, 전송 처리부(68)는, 각 빔의 샷마다, 그룹마다, 각 서브 그룹의 데이터가 차례로 배열되고, 또한 각 서브 그룹 내에서 직렬 접속되는 복수의 시프트 레지스터의 배열에 따른 순서로 가공된 조사 시간 배열 데이터를 편향 제어 회로(130)에 출력한다.
데이터 전송 공정(S112)으로서, 편향 제어 회로(130)는, 샷마다, 각 그룹 내의 시프트 레지스터가 각각 배치되는 각 그룹에 대응하는 제어 회로(41)에 조사 시간 배열 데이터를 출력한다. 조사 시간 배열 데이터는 시리얼 전송된다.
실시예 1에서는, 도 9에 도시한 바와 같이, 제어 회로(41)에 시프트 레지스터(40)를 이용하고 있으므로, 데이터 전송 시, 편향 제어 회로(130)는, 그룹마다, 각 서브 그룹의 데이터가 차례로 배열되고, 또한 각 서브 그룹 내에서 동일한 서브 그룹을 구성하는 각 10 비트의 데이터를 직렬 접속된 시프트 레지스터(40)의 배열순(혹은 식별 번호순)으로 배열되는 데이터를, 블랭킹 플레이트(204)의 각 그룹용의 패드(29)에 데이터 전송한다. 각 패드(29)는, 시리얼 전송된 신호(제1 신호)를 대응하는 시리얼·패러렐 변환부(28)에 출력한다. 각 시리얼·패러렐 변환부(28)는, 시리얼 전송된 신호(제1 신호)를 빔마다의 10 비트의 패러렐 신호(패러렐 전송되는 제2 신호)로 변환하여, 서브 그룹마다 10 비트의 패러렐 신호를 대응하는 제어 회로(41)에 데이터 전송한다. 또한, 동기용의 클록 신호(CLK1), 및 데이터 독출용의 리드 신호(read)를 출력한다. 각 빔의 시프트 레지스터(40)는, 클록 신호(CLK1)에 따라, 상위측으로부터 차례로 데이터를 10 비트씩 다음의 시프트 레지스터(40)에 전송한다.
이어서, 각 빔의 레지스터(42)가, 리드 신호(read)를 입력하면, 각 빔의 레지스터(42)가, 시프트 레지스터(40)로부터 각각의 빔의 데이터를 판독한다. 각 빔의 개별 레지스터(42)는, 10 비트의 데이터를 입력하면, 그 데이터에 따라, ON / OFF 신호를 카운터(48)에 출력한다. 그리고 카운터(48)에서는, 레지스터(42)의 신호가 ON이면, 조사 시간을 카운트하고, 조사 시간 동안, 앰프(46)에 ON 신호를 출력한다. 그리고 앰프(46)는, ON 신호를 수신하고 있는 동안, ON 전압을 개별 블랭킹 편향기의 전극(24)에 인가한다. 그 이외에는, 카운터(48)는 앰프(46)에 OFF 신호를 출력하고, 앰프(46)는 OFF 전압을 개별 블랭킹 편향기의 전극(24)에 인가한다.
묘화 공정(S114)으로서, 묘화부(150)는, 각 빔의 샷마다, 해당되는 조사 시간의 묘화를 실시한다. 구체적으로는 이하와 같이 동작한다.
전자총(201)(방출부)으로부터 방출된 전자빔(200)은, 조명 렌즈(202)에 의해 대략 수직으로 애퍼처 부재(203) 전체를 조명한다. 애퍼처 부재(203)에는, 직사각형의 복수의 홀(개구부)이 형성되고, 전자빔(200)은, 모든 복수의 홀이 포함되는 영역을 조명한다. 복수의 홀의 위치에 조사된 전자빔(200)의 각 일부가, 이러한 애퍼처 부재(203)의 복수의 홀을 각각 통과함으로써, 예를 들면 직사각형 형상의 복수의 전자빔(멀티빔)(20a ~ e)이 형성된다. 이러한 멀티빔(20a ~ e)은, 블랭킹 플레이트(204)의 각각 대응하는 블랭커(제1 편향기 : 개별 블랭킹 기구) 내를 통과한다. 이러한 블랭커는, 각각, 개별로 통과하는 전자빔(20)을 편향한다(블랭킹 편향을 행한다).
블랭킹 플레이트(204)를 통과한 멀티빔(20a ~ e)은, 축소 렌즈(205)에 의해 축소되고, 제한 애퍼처 부재(206)에 형성된 중심의 홀을 향해 나아간다. 여기서, 블랭킹 플레이트(204)의 블랭커에 의해 편향된 전자빔(20)은, 제한 애퍼처 부재(206)(블랭킹 애퍼처 부재)의 중심의 홀로부터 위치가 어긋나, 제한 애퍼처 부재(206)에 의해 차폐된다. 한편, 블랭킹 플레이트(204)의 블랭커에 의해 편향되지 않았던 전자빔(20)은, 도 1에 도시한 바와 같이 제한 애퍼처 부재(206)의 중심의 홀을 통과한다. 이러한 개별 블랭킹 기구의 ON / OFF에 의해 블랭킹 제어가 행해져, 빔의 ON / OFF가 제어된다. 이와 같이, 제한 애퍼처 부재(206)는, 개별 블랭킹 기구에 의해 빔 OFF의 상태가 되도록 편향된 각 빔을 차폐한다. 그리고, 빔 ON이 되고 나서 빔 OFF가 될 때까지 형성된, 제한 애퍼처 부재(206)를 통과한 빔에 의해, 1 회분의 샷의 빔이 형성된다. 제한 애퍼처 부재(206)를 통과한 멀티빔(20)은, 대물 렌즈(207)에 의해 초점이 맞춰져, 원하는 축소율의 패턴상이 되어, 편향기(208)에 의해, 제한 애퍼처 부재(206)를 통과한 각 빔(멀티빔(20) 전체)이 동일 방향으로 모아 편향되고, 각 빔의 시료(101) 상의 각각의 조사 위치에 조사된다. 또한, 예를 들면 XY 스테이지(105)가 연속 이동하고 있을 때, 빔의 조사 위치가 XY 스테이지(105)의 이동에 추종하도록 편향기(208)에 의해 제어된다. XY 스테이지(105)의 위치는, 스테이지 위치 검출기(139)로부터 레이저를 XY 스테이지(105) 상의 미러(210)를 향해 조사하고, 그 반사광을 이용하여 측정된다. 한 번에 조사되는 멀티빔(20)은, 이상적으로는 애퍼처 부재(203)의 복수의 홀의 배열 피치에 상술한 원하는 축소율을 곱한 피치로 배열되게 된다. 묘화 장치(100)는, 샷 빔을 연속하여 차례로 조사해가는 래스터 스캔 방식으로 묘화 동작을 행하고, 원하는 패턴을 묘화할 시, 패턴에 따라 필요한 빔이 블랭킹 제어에 의해 빔 ON으로 제어된다.
판정 공정(S124)으로서, 묘화 제어부(72)는, 모든 샷이 종료되었는지 여부를 판정한다. 그리고, 모든 샷이 종료되어 있으면 종료하고, 아직 모든 샷이 종료되어 있지 않을 경우에는 조사 시간 배열 데이터 가공 공정(S109)으로 돌아와, 모든 샷이 종료될 때까지, 조사 시간 배열 데이터 가공 공정(S109)부터 판정 공정(S124)을 반복한다.
도 11은 실시예 1에서의 묘화 동작의 일례를 설명하기 위한 개념도이다. 도 11에 도시한 바와 같이, 시료(101)의 묘화 영역(30)은, 예를 들면 y 방향을 향해 소정의 폭으로 직사각형 형상의 복수의 스트라이프 영역(32)으로 가상 분할된다. 이러한 각 스트라이프 영역(32)은 묘화 단위 영역이 된다. 우선, XY 스테이지(105)를 이동시켜, 제1 번째의 스트라이프 영역(32)의 좌단, 혹은 더 좌측의 위치에 1 회의 멀티빔(20)의 조사로 조사 가능한 조사 영역(34)이 위치하도록 조정하고, 묘화가 개시된다. 제1 번째의 스트라이프 영역(32)을 묘화할 시에는, XY 스테이지(105)를 예를 들면 -x 방향으로 이동시킴으로써, 상대적으로 x 방향으로 묘화를 진행시킨다. XY 스테이지(105)는 소정의 속도로 예를 들면 연속 이동시킨다. 제1 번째의 스트라이프 영역(32)의 묘화 종료 후, 스테이지 위치를 -y 방향으로 이동시켜, 제2 번째의 스트라이프 영역(32)의 우단, 혹은 더 우측의 위치에 조사 영역(34)이 상대적으로 y 방향에 위치하도록 조정하고, 이번에는, XY 스테이지(105)를 예를 들면 x 방향으로 이동시킴으로써, -x 방향을 향해 동일하게 묘화를 행한다. 제3 번째의 스트라이프 영역(32)에서는, x 방향을 향해 묘화하고, 제4 번째의 스트라이프 영역(32)에서는, -x 방향을 향해 묘화한다고 하는 것과 같이, 교호로 방향을 변경하면서 묘화함으로써 묘화 시간을 단축할 수 있다. 단, 이러한 교호로 방향을 변경하면서 묘화할 경우에 한정되지 않고, 각 스트라이프 영역(32)을 묘화할 시, 동일한 방향을 향해 묘화를 진행시키도록 해도 상관없다. 1 회의 샷에서는, 애퍼처 부재(203)의 각 홀(22)을 통과함으로써 형성된 멀티빔에 의해, 각 홀(22)과 동수의 복수의 샷 패턴이 한 번에 형성된다.
도 12a ~ 도 12c는 실시예 1에서의 스트라이프 내의 묘화 동작의 일례를 설명하기 위한 개념도이다. 도 12a ~ 도 12c의 예에서는, 예를 들면 x, y 방향으로 4 × 4의 멀티빔을 이용하여 스트라이프 내를 묘화하는 예를 도시하고 있다. 도 12a ~ 도 12c의 예에서는, 예를 들면 y 방향으로 멀티빔 전체의 조사 영역의 약 2 배의 폭으로 스트라이프 영역을 분할한 경우를 도시하고 있다. 그리고, x 방향 혹은 y 방향으로 1 메시씩 조사 위치를 이동시키면서 4 회의 샷(1 샷은 복수의 조사 단계의 합계)으로 멀티빔 전체의 하나의 조사 영역이 노광(묘화) 종료되는 경우를 도시하고 있다. 먼저, 스트라이프 영역의 상측의 영역에 대하여 묘화한다. 도 12a에서는, 1 회의 샷(1 샷은 복수의 조사 단계의 합계)으로 조사한 메시 영역을 도시하고 있다. 이어서 도 12b에 도시한 바와 같이, y 방향으로, 아직 조사되어 있지 않은 메시 영역으로 위치를 이동시켜, 2 회째의 샷(복수의 조사 단계의 합계)을 행한다. 이어서 도 12c에 도시한 바와 같이, x 방향으로, 아직 조사되어 있지 않은 메시 영역으로 위치를 이동시켜, 3 회째의 샷(복수의 조사 단계의 합계)을 행한다.
도 13a ~ 도 13c는 실시예 1에서의 스트라이프 내의 묘화 동작의 일례를 설명하기 위한 개념도이다. 도 13a ~ 도 13c에서는 도 12c의 다음을 도시하고 있다. 이어서 도 13a에 도시한 바와 같이, y 방향으로, 아직 조사되어 있지 않은 메시 영역으로 위치를 이동시켜, 4 회째의 샷(1 샷은 복수의 조사 단계의 합계)을 행한다. 이러한 4 회의 샷(1 샷은 복수의 조사 단계의 합계)으로 멀티빔 전체의 하나의 조사 영역이 노광(묘화) 종료된다. 이어서, 스트라이프 영역의 하측의 영역에 대하여 묘화한다. 도 13b에 도시한 바와 같이, 스트라이프 영역의 하측의 영역에 대하여, 1 회째의 샷(1 샷은 복수의 조사 단계의 합계)을 행한다. 이어서, y 방향으로, 아직 조사되어 있지 않은 메시 영역으로 위치를 이동시켜, 2 회째의 샷(1 샷은 복수의 조사 단계의 합계)을 행한다. 이어서, x 방향으로, 아직 조사되어 있지 않은 메시 영역으로 위치를 이동시켜, 3 회째의 샷(1 샷은 복수의 조사 단계의 합계)을 행한다. 이어서, y 방향으로, 아직 조사되어 있지 않은 메시 영역으로 위치를 이동시켜, 4 회째의 샷(1 샷은 복수의 조사 단계의 합계)을 행한다. 이상의 동작에 의해, 스트라이프 영역 중, 멀티빔의 조사 영역의 1 열째의 묘화가 종료된다. 그리고 도 13c에 도시한 바와 같이, x 방향으로 이동하여, 멀티빔의 조사 영역의 2 열째에 대하여, 마찬가지로 묘화를 행하면 된다. 이상의 동작을 반복하여 행함으로써, 스트라이프 영역 전체를 묘화할 수 있다.
도 14a ~ 도 14c는 실시예 1에서의 스트라이프 내의 묘화 동작의 다른 일례를 설명하기 위한 개념도이다. 도 14a ~ 도 14c의 예에서는, 예를 들면 x, y 방향으로 4 × 4의 멀티빔을 이용하여 스트라이프 내를 묘화하는 예를 도시하고 있다. 도 14a ~ 도 14c의 예에서는, 각 빔 간의 거리를 떨어뜨려, 예를 들면 y 방향으로 멀티빔 전체의 조사 영역과 동등, 혹은 약간 넓은 폭으로 스트라이프 영역을 분할한 경우를 도시하고 있다. 그리고, x 방향 혹은 y 방향으로 1 메시씩 조사 위치를 이동시키면서 16 회의 샷(1 샷은 복수의 조사 단계의 합계)으로 멀티빔 전체의 하나의 조사 영역이 노광(묘화) 종료되는 경우를 도시하고 있다. 도 14a에서는, 1 회의 샷(1 샷은 복수의 조사 단계의 합계)으로 조사한 메시 영역을 도시하고 있다. 이어서 도 14b에 도시한 바와 같이, y 방향으로, 아직 조사되어 있지 않은 메시 영역으로 1 메시씩 위치를 이동시키면서, 2, 3, 4 회째의 샷(1 샷은 복수의 조사 단계의 합계)을 차례로 행한다. 이어서 도 14c에 도시한 바와 같이, x 방향으로 아직 조사되어 있지 않은 메시 영역으로 1 메시씩 위치를 이동시켜, 5 회째의 샷(1 샷은 복수의 조사 단계의 합계)을 행한다. 이어서, y 방향으로, 아직 조사되어 있지 않은 메시 영역으로 1 메시씩 위치를 이동시키면서, 6, 7, 8 회째의 샷(1 샷은 복수의 조사 단계의 합계)을 차례로 행한다.
도 15a ~ 도 15c는 실시예 1에서의 스트라이프 내의 묘화 동작의 다른 일례를 설명하기 위한 개념도이다. 도 15a ~ 도 15c에서는 도 14c의 다음을 도시하고 있다. 도 15a에 도시한 바와 같이, 도 13a ~ 도 13c에서 설명한 동작과 마찬가지로, 반복하여, 나머지의 9 ~ 16 회째의 샷(1 샷은 복수의 조사 단계의 합계)을 차례로 행하면 된다. 도 14a ~ 도 14c, 도 15a ~ 도 15c의 예에서는, 예를 들면 다중 묘화(다중도 = 2)를 행할 경우를 도시하고 있다. 이러한 경우에는, 멀티빔 전체의 조사 영역의 약 1 / 2의 사이즈만큼 x 방향으로 이동하고, 도 15b에 도시한 바와 같이, 다중 묘화 2 층째의 1 회째의 샷(1 샷은 복수의 조사 단계의 합계)을 행한다. 이하, 도 14b 및 도 14c에서 설명한 바와 같이, 순차, 다중 묘화 2 층째의 2 ~ 8 회째의 각 샷(1 샷은 복수의 조사 단계의 합계)을 행하고, 도 15c에 도시한 바와 같이, 도 14b 및 도 14c에서 설명한 동작과 마찬가지로, 반복하여, 나머지 9 ~ 16 회째의 샷(1 샷은 복수의 조사 단계의 합계)을 차례로 행하면 된다.
이상과 같이, 실시예 1에 의하면, 직렬 접속되는 시프트 레지스터의 클록 동작 횟수를 저감하여, 고속 동작을 할 수 있다.
실시예 2.
실시예 1에서는, 개별 블랭킹용의 제어 회로(41)를 10 비트의 제어 신호로 제어할 경우에 대하여 설명했지만, 이에 한정되지 않는다. 실시예 2에서는, 예를 들면 1 비트 제어 신호로 제어할 경우에 대하여 설명한다.
도 16은 실시예 2에서의 묘화 장치의 구성을 도시한 개념도이다. 도 16에서 묘화 장치(100)는, 묘화부(150)와 제어부(160)를 구비하고 있다. 묘화 장치(100)는 멀티 하전 입자빔 묘화 장치의 일례이다. 묘화부(150)는 전자 경통(102)과 묘화실(103)을 구비하고 있다. 전자 경통(102) 내에는 전자총(201), 조명 렌즈(202), 애퍼처 부재(203), 블랭킹 플레이트(204), 축소 렌즈(205), 편향기(212), 제한 애퍼처 부재(206), 대물 렌즈(207) 및 편향기(208)가 배치되어 있다. 묘화실(103) 내에는 XY 스테이지(105)가 배치된다. XY 스테이지(105) 상에는, 묘화 시에는 묘화 대상 기판이 되는 마스크 등의 시료(101)가 배치된다. 시료(101)에는, 반도체 장치를 제조할 시의 노광용 마스크, 혹은 반도체 장치가 제조되는 반도체 기판(실리콘 웨이퍼) 등이 포함된다. 또한 시료(101)에는, 레지스터가 도포된, 아직 아무것도 묘화되지 않은 마스크 블랭크스가 포함된다. XY 스테이지(105) 상에는 또한 XY 스테이지(105)의 위치 측정용의 미러(210)가 배치된다.
제어부(160)는 제어 계산기(110), 메모리(112), 편향 제어 회로(130), 로직 회로(132), 스테이지 위치 측정부(139) 및 자기 디스크 장치 등의 기억 장치(140, 142)를 가지고 있다. 제어 계산기(110), 메모리(112), 편향 제어 회로(130), 스테이지 위치 측정부(139) 및 기억 장치(140, 142)는, 도시하지 않은 버스를 개재하여 서로 접속되어 있다. 기억 장치(140)(기억부)에는 묘화 데이터가 외부로부터 입력되고, 저장되어 있다.
제어 계산기(110) 내에는 면적 밀도 산출부(60), 조사 시간 산출부(62), 계조치 산출부(64), 비트 변환부(66), 데이터 가공부(65), 묘화 제어부(72) 및 전송 처리부(68)가 배치되어 있다. 면적 밀도 산출부(60), 조사 시간 산출부(62), 계조치 산출부(64), 비트 변환부(66), 데이터 가공부(65), 묘화 제어부(72) 및 전송 처리부(68)와 같은 각 기능은 전기 회로 등의 하드웨어로 구성되어도 되고, 이들의 기능을 실행하는 프로그램 등의 소프트웨어로 구성되어도 된다. 혹은, 하드웨어와 소프트웨어의 조합에 의해 구성되어도 된다. 면적 밀도 산출부(60), 조사 시간 산출부(62), 계조치 산출부(64), 비트 변환부(66), 데이터 가공부(65), 묘화 제어부(72) 및 전송 처리부(68)에 입출력되는 정보 및 연산 중의 정보는 메모리(112)에 그때마다 저장된다.
여기서 도 16에서는, 실시예 2를 설명함에 있어 필요한 구성을 기재하고 있다. 묘화 장치(100)에 있어, 통상, 필요한 그 외의 구성을 구비하고 있어도 상관없다. 또한 이하, 특별히 설명하지 않는 점은 실시예 1과 동일하다. 예를 들면, 실시예 2에서의 애퍼처 부재의 구성은 도 2a와 도 2b에서 설명한 구성과 동일해도 된다. 또한, 도 2a와 도 2b의 설명도 실시예 2에 적용된다. 실시예 2에서의 블랭킹 플레이트의 구성을 도시한 단면도는 도 3과 동일하다. 또한, 도 3의 설명도 실시예 2에 적용된다. 실시예 2에서의 블랭킹 플레이트의 멤브레인 영역 내의 구성의 일부를 도시한 상면도는 도 4와 동일하다. 또한, 도 4의 설명도 실시예 2에 적용된다.
도 17은 실시예 2에서의 블랭킹 플레이트의 구성의 일례를 도시한 상면도이다. 기판(31)은 상방에서 봤을 때 직사각형으로 형성되고, 중앙부의 멤브레인 영역(30)도 직사각형으로 형성된다. 그리고, 멤브레인 영역(30) 내에 복수의 개별 블랭킹 기구(47)가 2 차원으로 배열된다. 예를 들면 행렬 형상으로 배치된다. 도 17의 예에서는, 도 5와 마찬가지로, 예를 들면 8 행 × 8 열로 배열된 복수의 개별 블랭킹 기구(47)가 도시되어 있다. 각 개별 블랭킹 기구(47)의 제어 회로(41) 내에는 각각, 시프트 레지스터가 배치된다. 그리고, 멤브레인 영역(30) 내의 모든 빔용의 복수의 시프트 레지스터는 직렬로 접속된 복수의 조를 구성한다.
도 17의 예에서는, 행마다, 각 행에 배열되는(횡으로 배열되는) 복수의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의해 그룹(행의 조)이 형성된다. 예를 들면 도 17에 도시한 바와 같이, 상측으로부터 1 행째의 'A'로 나타내는 예를 들면 8 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의해, 1 개의 그룹(행의 조)이 구성된다. 마찬가지로, 2 행째의 'B'로 나타내는 예를 들면 8 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의해, 1 개의 그룹(행의 조)이 구성된다. 마찬가지로, 3 행째의 'C'로 나타내는 예를 들면 8 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의해, 1 개의 그룹(행의 조)이 구성된다. 마찬가지로, 4 행째의 'D'로 나타내는 예를 들면 8 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의해, 1 개의 그룹(행의 조)이 구성된다. 마찬가지로, 5 행째의 'E'로 나타내는 예를 들면 8 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의해, 1 개의 그룹(행의 조)이 구성된다. 마찬가지로, 6 행째의 'F'로 나타내는 예를 들면 8 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의해, 1 개의 그룹(행의 조)이 구성된다. 마찬가지로, 7 행째의 'G'로 나타내는 예를 들면 8 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의해, 1 개의 그룹(행의 조)이 구성된다. 마찬가지로, 8 행째의 'H'로 나타내는 예를 들면 8 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의해, 1 개의 그룹(행의 조)이 구성된다.
그리고, 그룹화된 시프트 레지스터군마다, 시리얼·패러렐 변환부(28)(데이터 송신기의 일례)가 1 개씩 배치된다. 그리고, 각 시리얼·패러렐 변환부(28)에는 패드(29)가 1 개씩 배치된다.
도 17의 예에서는, 행마다, 2 차원으로 배열된 복수의 개별 블랭킹 기구(47) 내의 시프트 레지스터 중, 각각 직선 상에 배열되는 시프트 레지스터군(제1 시프트 레지스터군)이 1 개의 그룹(행의 조)으로 그룹화된 예를 나타냈지만, 이에 한정되지 않는다. 각각 직선 상에 배열되는 시프트 레지스터군(제1 시프트 레지스터군)이 2 이상의 그룹(행의 조)으로 그룹화되어 각 그룹의 시프트 레지스터군(제2 시프트 레지스터군)을 구성해도 된다. 즉 도 17의 예에서는, 제1 시프트 레지스터군과 제2 시프트 레지스터군이 동일한 시프트 레지스터군을 의미하는 경우를 나타내고 있다.
이와 같이, 복수의 시리얼·패러렐 변환부(28)가, 2 차원으로 배열된 복수의 시프트 레지스터 중, 각각 직선 상에 배열되는 시프트 레지스터군(제1 시프트 레지스터군)이 1 이상의 그룹으로 그룹화된 시프트 레지스터군(제2 시프트 레지스터군)마다 1 개씩 배치된다.
그리고 예를 들면, 행마다의 시프트 레지스터군(제1 시프트 레지스터군)에 의해 구성되는 각 그룹(행의 조)에는, 대응하는 시리얼·패러렐 변환부(28)가 예를 들면 4 비트의 패러렐 배선으로 접속된다. 복수의 시리얼·패러렐 변환부(28)의 각 시리얼·패러렐 변환부(28)에는 각각 패드(29)가 단일 배선으로 접속된다.
도 17의 예에서는, 멤브레인 영역(30)의 4 변 중 좌변을 따라, 'A'로 나타내는 시리얼·패러렐 변환부(28A)와 패드(29A)의 조와, 'C'로 나타내는 시리얼·패러렐 변환부(28C)와 패드(29C)의 조와, 'E'로 나타내는 시리얼·패러렐 변환부(28E)와 패드(29E)의 조와, 'G'로 나타내는 시리얼·패러렐 변환부(28G)와 패드(29G)의 조가 배치된다. 멤브레인 영역(30)의 4 변 중 우변을 따라, 'B'로 나타내는 시리얼·패러렐 변환부(28B)와 패드(29B)의 조와, 'D'로 나타내는 시리얼·패러렐 변환부(28D)와 패드(29D)의 조와, 'F'로 나타내는 시리얼·패러렐 변환부(28F)와 패드(29F)의 조와, 'H'로 나타내는 시리얼·패러렐 변환부(28H)와 패드(29H)의 조가 배치된다.
그리고, 각 그룹의 시프트 레지스터군(제1 시프트 레지스터군 혹은 제2 시프트 레지스터군)은, 또한 각각 복수의 서브 그룹으로 서브 그룹화된다. 도 17의 예에서는, 행마다의 그룹(행의 조)의 시프트 레지스터군이 또한 각각 복수의 서브 그룹으로 서브 그룹화된다.
예를 들면 도 17에 도시한 바와 같이, 상측으로부터 1 행째의 'A'로 나타내는 예를 들면 8 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군은, 'A1'으로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'A2'로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'A3'로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'A4'로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다.
마찬가지로 예를 들면, 도 17에 도시한 바와 같이, 상측으로부터 2 행째의 'B'로 나타내는 예를 들면 8 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군은, 'B1'으로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'B2'로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'B3'로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'B4'로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다.
마찬가지로 예를 들면, 도 17에 도시한 바와 같이, 상측으로부터 3 행째의 'C'로 나타내는 예를 들면 8 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군은, 'C1'으로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'C2'로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'C3'로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'C4'로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다.
마찬가지로 예를 들면, 도 17에 도시한 바와 같이, 상측으로부터 4 행째의 'D'로 나타내는 예를 들면 8 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군은, 'D1'으로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'D2'로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'D3'로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'D4'로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다.
마찬가지로 예를 들면, 도 17에 도시한 바와 같이, 상측으로부터 5 행째의 'E'로 나타내는 예를 들면 8 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군은, 'E1'으로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'E2'로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'E3'로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'E4'로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다.
마찬가지로 예를 들면, 도 17에 도시한 바와 같이, 상측으로부터 6 행째의 'F'로 나타내는 예를 들면 8 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군은, 'F1'으로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'F2'로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'F3'로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'F4'로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다.
마찬가지로 예를 들면, 도 17에 도시한 바와 같이, 상측으로부터 7 행째의 'G'로 나타내는 예를 들면 8 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군은, 'G1'으로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'G2'로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'G3'로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'G4'로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다.
마찬가지로 예를 들면, 도 17에 도시한 바와 같이, 상측으로부터 8 행째의 'H'로 나타내는 예를 들면 8 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군은, 'H1'으로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'H2'로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'H3'로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다. 또한, 'H4'로 나타내는 예를 들면 2 개의 개별 블랭킹 기구(47) 내의 시프트 레지스터에 의한 시프트 레지스터군(제3 시프트 레지스터군)에 의해 1 개의 서브 그룹이 구성된다.
도 18a와 도 18b는 실시예 2에서의 시프트 레지스터군의 접속 상태의 일례와 비교예에서의 시프트 레지스터군의 접속 상태의 일례를 도시한 도이다. 도 18a 및 도 18b에서는, 제어 회로(41) 내의 시프트 레지스터(40) 이외의 회로에 대하여 도시를 생략하고 있다. 비교예에서는, 도 18a에 도시한 바와 같이, 행마다의 그룹의 시프트 레지스터군(제1 시프트 레지스터군)이 모두 직렬로 접속된 경우의 일부를 나타내고 있다. 도 18a의 예에서는, 예를 들면 도 17에 도시한 상측으로부터 1 행째의 'A'로 나타내는 예를 들면 8 개의 개별 블랭킹 기구(47)의 시프트 레지스터(40)의 전부가 1 비트의 싱글 배선으로 직렬로 접속된 경우를 도시한다. 시리얼·패러렐 변환부(28)는, 1 비트의 배선으로 행마다의 그룹의 시프트 레지스터군 중 하나(시리얼·패러렐 변환부(28)측의 단부의 시프트 레지스터(40))에 접속된다. 이러한 경우, 시리얼·패러렐 변환의 필요가 없으므로 시리얼·패러렐 변환부(28) 자체를 생략해도 된다. 또한 도 18a의 예에서는, 8 개의 개별 블랭킹 기구(47) 중, 6 개의 개별 블랭킹 기구(47)에 대하여 도시하고, 나머지는 생략하고 있다. 또한 도 18a의 예에서는, 1 행째의 'A'로 나타내는 예를 들면 8 개의 개별 블랭킹 기구(47)를 통과하는 각 빔을, 예를 들면 시리얼·패러렐 변환부(28)에 가까운 쪽부터 빔(1), 빔(2), ···이라고 정의하고 있다. 도 18a에 도시한 구성에서는, 1 행째의 'A'에 예를 들면 8 개의 개별 블랭킹 기구(47)가 배치될 경우, 시프트 레지스터(40)를 사용하여 빔(8)까지 블랭킹 신호를 전달시키기 위해서는, 8 회의 클록 동작이 필요해진다. 따라서 도 18a의 예에서는, 1 회의 빔 샷에 예를 들면 8 회의 클록 동작이 필요해진다.
상술한 바와 같이, 직렬 접속된 시프트 레지스터 N 개에 데이터 전송하기 위해서는, 시프트 레지스터가 N 회의 클록 동작을 행할 필요가 있다. 시프트 레지스터의 발열량은 단위 시간당 클록 동작 횟수에 비례한다. 한편, 빔 개수가 증가하면, 1 행에 배치되는 시프트 레지스터 수가 증가한다. 이 때문에, 단위 시간당 클록 동작 횟수가 증가하여, 발열량이 증가한다. 그 결과, 블랭킹 플레이트의 발열량이 증가한다. 블랭킹 플레이트는 진공 영역에 배치되고, 또한 시프트 레지스터는, 블랭킹 플레이트의 멤브레인 영역에 배치되므로 배열 효율이 낮다. 이 때문에, 이러한 발열량을 허용치 내로 제어하기 위하여, 단위 시간당 클록 동작 횟수에 제한이 발생한다. 따라서, 고속 동작시키는 것이 곤란해진다. 또한 빔 개수가 증가하고, 1 행에 배치되는 시프트 레지스터 수가 증가하면, 무릇 데이터 전송에 시간이 걸리게 된다. 이러한 점에서도 고속 동작시키는 것이 곤란해진다.
이에 대하여, 실시예 2에서는, 도 18b에 도시한 바와 같이 행마다의 그룹 중, 서브 그룹의 시프트 레지스터군(제3 시프트 레지스터군)이 직렬로 접속된 경우의 일부를 나타내고 있다. 예를 들면, 'A1'으로 나타내는 서브 그룹의 예를 들면 2 개의 개별 블랭킹 기구(47)의 시프트 레지스터(40)가 1 비트의 싱글 배선으로 직렬로 접속된다. 동시에, 예를 들면 'A2'로 나타내는 서브 그룹의 예를 들면 2 개의 개별 블랭킹 기구(47)의 시프트 레지스터(40)가 1 비트의 싱글 배선으로 직렬로 접속된다. 시리얼·패러렐 변환부(28)는, 4 비트의 패러렐 배선으로 행마다의 그룹의 시프트 레지스터군 중, 서브 그룹마다의 1 개씩(서브 그룹마다의 시리얼·패러렐 변환부(28)측의 단부의 시프트 레지스터(40))에 접속된다. 그 외의 그룹에 대해서도 마찬가지이다.
환언하면, 각 시리얼·패러렐 변환부(28)는, 시프트 레지스터(40)가 데이터 처리하는 비트 수에 서브 그룹 수를 곱한 수의 패러렐 배선에 의해, 각각, 대응하는 그룹 내의 각 서브 그룹의 시프트 레지스터군(제3 시프트 레지스터군)과 접속된다.
또한 도 18b의 예에서는, 도 18a와 마찬가지로, 8 개의 개별 블랭킹 기구(47) 중, 6 개의 개별 블랭킹 기구(47)에 대하여 도시하고, 나머지는 생략하고 있다. 또한 도 18b의 예에서는, 1 행째의 'A'로 나타내는 예를 들면 8 개의 개별 블랭킹 기구(47)를 통과하는 각 빔을, 예를 들면 시리얼·패러렐 변환부(28)에 가까운 쪽부터 빔(1), 빔(2), ···이라고 정의하고 있다. 도 18b에 도시한 구성에서는, 1 행째의 'A'에 예를 들면 8 개의 개별 블랭킹 기구(47)가 배치될 경우, 시프트 레지스터(40)를 사용하여 빔(8)까지 블랭킹 신호를 전달시키기 위해서는, 직렬로 접속된 2 개씩의 시프트 레지스터(40)에 의해 구성되는 4 개의 서브 그룹이 병렬로 접속되어 있으므로, 2 회의 클록 동작으로 충분해진다. 따라서, 클록 동작을 서브 그룹 수(K)분의 1로 저감할 수 있다. 여기서는, 클록 동작을 1 / 4로 저감할 수 있다.
따라서, 단위 시간당 클록 동작 횟수를 저감할 수 있어, 발열량을 억제(혹은 저감)할 수 있다. 그 결과, 블랭킹 플레이트의 발열량을 억제(혹은 저감)할 수 있다. 따라서, 고속 동작시키는 것을 가능하게 할 수 있다. 또한 빔 개수가 증가하고, 1 행에 배치되는 시프트 레지스터 수가 증가해도, 서브 그룹 수를 늘림으로써 블랭킹 플레이트의 발열량의 억제 및 고속 동작을 가능하게 할 수 있다. 예를 들면, 빔 개수가 증가했을 경우에도 클록 동작 횟수를 늘리지 않고 발열량을 1 / K로 할 수 있다. 혹은, 동일한 발열량으로 K 배의 고속 동작을 가능하게 할 수 있다.
또한 실시예 2에서는, 그룹마다 1 조의 시리얼·패러렐 변환부(28)와 패드(29)의 조를 접속한다. 이 때문에, 서브 그룹 수를 늘려도 시리얼·패러렐 변환부(28)와 패드(29)의 조 수는 증가하지 않도록 할 수 있다. 따라서, 패드 간격이 너무 좁아져 배치하는 것이 곤란해진다고 하는 문제를 회피할 수 있다.
또한 실시예 2에서는, 도 17 및 도 18b에 도시한 바와 같이, 각 서브 그룹 내의 직렬 접속된 시프트 레지스터군의 각 시프트 레지스터(40)는 동일 피치로 배치되면 적합하다. 이에 의해, 서브 그룹 내의 직렬 접속되는 시프트 레지스터 간의 배선 길이를 실질적으로 동일하게 할 수 있다. 따라서, 임피던스를 맞출 수 있어, 클록에 대한 신호의 전달 지연을 균일하게 할 수 있다. 따라서, 신호의 전달 타이밍을 맞출 수 있다. 또한 실시예 2에서는, 도 17에 도시한 바와 같이, 예를 들면 8 행 × 8 열로 배열된 복수의 개별 블랭킹 기구(47)의 각 행에 대하여, 제1 서브 그룹(A1, B1, ···, H1)과 제2 서브 그룹(A2, B2, ···, H2)과 제3 서브 그룹(A3, B3, ···, H3)과 제4 서브 그룹(A4, B4, ···, H4)이 1 개씩 차례로 배열되고, 이러한 배열을 반복하도록 개별 블랭킹 기구(47), 환언하면 시프트 레지스터(40)가 동일 피치로 배치된다. 따라서, 블랭킹 플레이트(204) 상에 2 차원으로 배열된 모든 시프트 레지스터에 대하여, 직렬 접속되는 시프트 레지스터 간의 배선 길이를 실질적으로 동일하게 할 수 있다. 따라서, 멀티빔의 각 샷 데이터 전송에서, 신호의 전달 지연을 균일하게 할 수 있어, 전송 속도의 향상 또는 전송 에러를 저감이 가능하게 된다.
또한 실시예 2에서는, 도 17에 도시한 바와 같이, 그룹마다, 당해 그룹 내의 복수의 서브 그룹은, 각각 동수의 시프트 레지스터군(제3 시프트 레지스터군)에 의해 그룹화되면 적합하다. 서브 그룹 간에서 시프트 레지스터 수가 상이하면, 각 샷을 행할 시, 시프트 레지스터 수가 많은 서브 그룹의 클록 동작 횟수에 동작 속도가 율속된다. 따라서, 실시예 2와 같이 서브 그룹 간에서의 시프트 레지스터 수를 통일함으로써, 클록 동작 횟수를 저감할 수 있다.
도 19는 실시예 2에서의 개별 블랭킹 제어 회로와 공통 블랭킹 제어 회로의 내부 구성을 도시한 개념도이다. 도 19에서, 묘화 장치(100) 본체 내의 블랭킹 플레이트(204)에 배치된 개별 블랭킹 제어용의 각 로직 회로(41)에는, 시프트 레지스터(40), 레지스터(42) 및 AND 연산기(44)(논리적 연산기)가 배치된다. 또한 AND 연산기(44)는, 레지스터 동작에 문제가 발생했을 경우 등에, 개별 블랭킹을 모두 강제적으로 OFF 하기 위하여 사용되는데, 실시예 2에서는 생략해도 상관없다. 실시예 2에서는, 종래, 예를 들면 10 비트의 제어 신호에 의해 제어되고 있던 각 빔용의 개별 블랭킹 제어를, 1 비트의 제어 신호에 의해 제어한다. 즉, 시프트 레지스터(40), 레지스터(42) 및 AND 연산기(44)에는 1 비트의 제어 신호가 입출력된다. 제어 신호의 정보량이 적은 점으로부터, 제어 회로의 설치 면적을 작게 할 수 있다. 환언하면, 설치 스페이스가 좁은 블랭킹 플레이트(204) 상에 로직 회로를 배치할 경우에도, 보다 작은 빔 피치로 보다 많은 빔을 배치할 수 있다. 이는 블랭킹 플레이트를 투과하는 전류량을 증가시키고, 즉 묘화 스루풋을 향상시킬 수 있다.
또한, 공통 블랭킹용의 편향기(212)에는 앰프가 배치되고, 로직 회로(132)에는 레지스터(50) 및 카운터(52)(샷 시간 제어부의 일례)가 배치된다. 이쪽은, 동시에 복수의 상이한 제어를 행하는 것은 아니라, ON / OFF 제어를 행하는 1 회로이면 되기 때문에, 고속으로 응답시키기 위한 회로를 배치할 경우에도 설치 스페이스, 회로의 사용 전류의 제한의 문제가 발생하지 않는다. 따라서 이 앰프는 블랭킹 애퍼처 상에 실현할 수 있는 앰프보다 현격히 고속으로 동작한다. 이 앰프는 예를 들면, 10 비트의 제어 신호에 의해 제어한다. 즉, 레지스터(50) 및 카운터(52)에는 예를 들면 10 비트의 제어 신호가 입출력된다.
실시예 2에서는, 상술한 개별 블랭킹 제어용의 각 로직 회로(41)에 의한 빔 ON / OFF 제어와, 멀티빔 전체를 일괄하여 블랭킹 제어하는 공통 블랭킹 제어용의 로직 회로(132)에 의한 빔 ON / OFF 제어의 양방을 이용하여, 각 빔의 블랭킹 제어를 행한다.
도 20은 실시예 2에서의 묘화 방법의 주요부 공정을 나타낸 순서도이다. 도 20에서, 패턴 면적 밀도 산출 공정(S102)과, 샷 시간(조사 시간)(T) 산출 공정(S104)과, 계조치(N) 산출 공정(S106)과, 2 진수 변환 공정(S108)과, 조사 시간 배열 데이터 가공 공정(S109)과, 조사 시간 배열 데이터 출력 공정(S110)과, 대상 자리의 데이터 전송 공정(S112)과, 대상 자리의 조사 시간에 의한 묘화 공정(S114)과, 판정 공정(S120)과, 자리 변경 공정(S122)과, 판정 공정(S124)이라고 하는 일련의 공정을 실시한다. 대상 자리의 조사 시간에 의한 묘화 공정(S114)은, 그 내부 공정으로서, 개별 빔 ON / OFF 전환 공정(S116)과, 공통 빔 ON / OFF 전환 공정(S118)이라고 하는 일련의 공정을 실시한다.
패턴 면적 밀도 산출 공정(S102)으로서, 면적 밀도 산출부(60)는, 기억 장치(140)로부터 묘화 데이터를 독출하고, 시료(101)의 묘화 영역, 혹은 묘화되는 칩 영역이 메시 형상으로 가상 분할된 복수의 메시 영역의 메시 영역마다 그 내부에 배치되는 패턴의 면적 밀도를 산출한다. 예를 들면, 먼저 시료(101)의 묘화 영역, 혹은 묘화되는 칩 영역을 소정의 폭으로 직사각형 형상의 스트라이프 영역으로 분할한다. 그리고, 각 스트라이프 영역을 상술한 복수의 메시 영역으로 가상 분할한다. 메시 영역의 사이즈는, 예를 들면 빔 사이즈 혹은 그 이하의 사이즈이면 적합하다. 예를 들면, 10 nm정도의 사이즈로 하면 적합하다. 면적 밀도 산출부(60)는, 예를 들면 스트라이프 영역마다 기억 장치(140)로부터 대응하는 묘화 데이터를 독출하고, 묘화 데이터 내에 정의된 복수의 도형 패턴을 메시 영역에 할당한다. 그리고, 메시 영역마다 배치되는 도형 패턴의 면적 밀도를 산출하면 된다.
샷 시간(조사 시간)(T) 산출 공정(S104)으로서, 조사 시간 산출부(62)는, 소정의 사이즈의 메시 영역마다, 1 샷당 전자빔의 조사 시간(T)(샷 시간 혹은 노광 시간이라고도 함. 이하 동일함)을 산출한다. 다중 묘화를 행할 경우에는, 각 계층에서의 1 샷당 전자빔의 조사 시간(T)을 산출하면 된다. 기준이 되는 조사 시간(T)은, 산출된 패턴의 면적 밀도에 비례하여 구하면 적합하다. 또한, 최종적으로 산출되는 조사 시간(T)은, 도시하지 않은 근접 효과, 포깅 효과, 로딩 효과 등의 치수 변동을 일으키는 현상에 대한 치수 변동분을 조사량에 의해 보정한 보정 후의 조사량에 상당하는 시간으로 하면 적합하다. 조사 시간(T)을 정의하는 복수의 메시 영역과 패턴의 면적 밀도를 정의한 복수의 메시 영역은 동일 사이즈여도 되고, 상이한 사이즈로 구성되어도 상관없다. 상이한 사이즈로 구성되어 있을 경우에는, 선형 보간 등에 의해 면적 밀도를 보간한 후, 각 조사 시간(T)을 구하면 된다. 메시 영역마다의 조사 시간(T)은 조사 시간 맵에 정의되고, 조사 시간 맵이 예를 들면 기억 장치(142)에 저장된다.
계조치(N) 산출 공정(S106)으로서, 계조치 산출부(64)는, 조사 시간 맵에 정의된 메시 영역마다의 조사 시간(T)을 소정의 양자화 단위(Δ)를 이용하여 정의할 시의 정수의 계조치(N)를 산출한다. 조사 시간(T)은 다음의 수학식 1로 정의된다.
Figure pat00001
따라서 계조치(N)는, 조사 시간(T)을 양자화 단위(Δ)로 나눈 정수의 값으로서 정의된다. 양자화 단위(Δ)는 다양하게 설정 가능하지만, 예를 들면 1 ns(나노초) 등으로 정의할 수 있다. 양자화 단위(Δ)는, 예를 들면 1 ~ 10 ns의 값을 이용하면 적합하다. Δ는 카운터로 제어할 경우의 클록 주기 등, 제어 상의 양자화 단위를 의미한다.
2 진수 변환 공정(S108)으로서, 비트 변환부(66)는, 샷마다, 멀티빔의 각 빔의 조사 시간(여기서는, 계조치(N))을 미리 설정된 자릿수(n)의 2 진수의 값으로 변환한다. 예를 들면, N = 50이면, 50 = 21 + 24 + 25이므로, 예를 들면 10 자리의 2 진수의 값으로 변환하면 "0000110010"이 된다. 예를 들면, N = 500이면, 마찬가지로 "0111110100"이 된다. 예를 들면, N = 700이면, 마찬가지로 "1010111100"이 된다. 예를 들면, N = 1023이면, 마찬가지로 "1111111111"이 된다. 각 빔의 조사 시간은, 샷마다, 각 빔이 조사하게 되는 메시 영역에 정의된 조사 시간이 상당한다. 이에 의해, 조사 시간(T)은 다음의 수학식 2로 정의된다.
Figure pat00002
ak는, 계조치(N)를 2 진수로 정의한 경우의 각 자리의 값(1 또는 0)을 나타낸다. 자릿수(n)는 2 자리 이상이면 되지만, 바람직하게는 4 자리 이상, 보다 바람직하게는 8자리 이상이 적합하다.
실시예 2에서는, 각 빔의 샷마다, 당해 빔의 조사를, 변환된 2 진수의 각 자리의 값을 각각 10 진수로 정의한 경우에 상당하는 조사 시간으로서 각 자리를 조합한 자릿수(n)회의 조사로 분할한다. 환언하면, 1 샷을 Δa020, Δa121, ···, Δak2k, ···, Δan -12n-1의 각 조사 시간의 복수의 조사 단계로 분할한다. 자릿수(n) = 10으로 할 경우, 1 샷은 10 회의 조사 단계로 분할된다.
예를 들면, 자릿수(n) = 10으로 할 경우, N = 700이면, 10 자리째(10 비트째)의 조사 시간이 Δ × 512가 된다. 9 자리째(9 비트째)의 조사 시간이 Δ × 0 = 0이 된다. 8 자리째(8 비트째)의 조사 시간이 Δ × 128이 된다. 7 자리째(7 비트째)의 조사 시간이 Δ × 0 = 0이 된다. 6 자리째(6 비트째)의 조사 시간이 Δ × 32가 된다. 5 자리째(5 비트째)의 조사 시간이 Δ × 16이 된다. 4 자리째(4 비트째)의 조사 시간이 Δ × 8이 된다. 3 자리째(3 비트째)의 조사 시간이 Δ × 4가 된다. 2 자리째(2 비트째)의 조사 시간이 Δ × 0 = 0이 된다. 1 자리째(1 비트째)의 조사 시간이 Δ × 0 = 0이 된다.
그리고, 예를 들면 자릿수가 큰 쪽부터 차례로 조사할 경우, 예를 들면 Δ = 1 ns로 하면, 1 회째의 조사 단계가 512 ns(빔 ON)의 조사가 된다. 2 회째의 조사 단계가 0 ns(빔 OFF)의 조사가 된다. 3 회째의 조사 단계가 128 ns(빔 ON)의 조사가 된다. 4 회째의 조사 단계가 0 ns(빔 OFF)의 조사가 된다. 5 회째의 조사 단계가 32 ns(빔 ON)의 조사가 된다. 6 회째의 조사 단계가 16 ns(빔 ON)의 조사가 된다. 7 회째의 조사 단계가 8 ns(빔 ON)의 조사가 된다. 8 회째의 조사 단계가 4 ns(빔 ON)의 조사가 된다. 9 회째의 조사 단계가 0 ns(빔 OFF)의 조사가 된다. 10 회째의 조사 단계가 0 ns(빔 OFF)의 조사가 된다.
이상과 같이 실시예 2에서는, 각 빔의 샷마다, 당해 빔의 조사를, 변환된 2 진수의 대응 자리의 값을 10 진수로 정의한 경우에 상당하는 조사 시간으로 한 각 자리의 조사 시간의 조사를 조합한 자릿수(n)회의 조사(분할 샷)로 분할한다. 그리고 후술하는 바와 같이, 각 자리에 각각 대응하는 조사 시간의 빔을 차례로 시료(101)에 조사(분할 샷)한다.
조사 시간 배열 데이터 가공 공정(S109)으로서, 데이터 가공부(65)는, 직렬 접속되는 시프트 레지스터군(제3 시프트 레지스터군)마다, 대응하는 빔의 조사 시간의 데이터를 대응하는 서브 그룹의 복수의 시프트 레지스터(40)에 의해 전송되는 순으로 배열되도록 가공한다. 직렬 접속되는 복수의 시프트 레지스터의 서브 그룹 중, 후단측의 시프트 레지스터용의 데이터로부터 차례로 배열되도록 배열 가공한다. 또한, 이러한 서브 그룹의 데이터를 그룹마다 모으도록 배열 가공한다. 예를 들면, 그룹마다, 각 서브 그룹의 데이터가 차례로 배열되도록 배열 가공한다.
조사 시간 배열 데이터 출력 공정(S110)으로서, 전송 처리부(68)는, 각 빔의 샷마다, 2 진수 데이터로 변환되고, 배열순이 가공된 조사 시간 배열 데이터를 편향 제어 회로(130)에 출력한다.
대상 자리의 데이터 전송 공정(S112)으로서, 편향 제어 회로(130)는, 샷마다, 각 빔용의 로직 회로(41)에 조사 시간 배열 데이터를 출력한다. 또한 이와 동기하여, 편향 제어 회로(130)는, 공통 블랭킹용의 로직 회로(132)에 각 조사 단계의 타이밍 데이터를 출력한다.
도 21은 실시예 2에서의 조사 시간 배열 데이터의 일부의 일례를 나타낸 도이다. 도 21에서는 멀티빔을 구성하는 빔 중, 예를 들면 빔(1 ~ 4)에 대한 소정의 샷의 조사 시간 배열 데이터의 일부를 나타내고 있다. 도 21의 예에서는, 빔(1 ~ 4)에 대하여, k 비트째(k 자리째)의 조사 단계부터 k - 3 비트째(k - 3 자리째)의 조사 단계까지의 조사 시간 배열 데이터를 나타내고 있다. 도 21의 예에서는, 빔(1)에 대하여, k 비트째(k 자리째)부터 k - 3 비트째(k - 3 자리째)까지의 조사 단계에 대하여 데이터 "1101"을 나타낸다. 빔(2)에 대하여, k 비트째(k 자리째)부터 k - 3 비트째(k - 3 자리째)까지의 조사 단계에 대하여 데이터 "1100"을 나타낸다. 빔(3)에 대하여, k 비트째(k 자리째)부터 k - 3 비트째(k - 3 자리째)까지의 조사 단계에 대하여 데이터 "0110"을 나타낸다. 빔(4)에 대하여, k 비트째(k 자리째)부터 k - 3 비트째(k - 3 자리째)까지의 조사 단계에 대하여 데이터 "0111"을 나타낸다.
실시예 2에서는, 도 19에 도시한 바와 같이, 로직 회로(41)에 시프트 레지스터(40)를 이용하고 있으므로, 데이터 전송 시, 편향 제어 회로(130)는, 동일한 비트(동일한 자릿수)의 데이터를 빔의 배열순(혹은 식별 번호순)으로 블랭킹 플레이트(204)의 각 로직 회로(41)에 데이터 전송한다. 또한, 동기용의 클록 신호(CLK1), 데이터 독출용의 리드 신호(read) 및 게이트 신호(BLK)를 출력한다. 도 21의 예에서는, 예를 들면 빔(1 ~ 4)의 k 비트째(k 자리째)의 데이터로서, 이후의 빔측으로부터 "0011"의 각 1 비트 데이터를 전송한다. 각 빔의 시프트 레지스터(40)는, 클록 신호(CLK1)에 따라, 상위측으로부터 차례로 데이터를 다음의 시프트 레지스터(40)에 전송한다. 예를 들면, 빔(1 ~ 4)의 k 비트째(k 자리째)의 데이터는, 4 회의 클록 신호에 의해, 빔(1)의 시프트 레지스터(40)에는 1 비트 데이터인 "1"이 저장된다. 빔(2)의 시프트 레지스터(40)에는 1 비트 데이터인 "1"이 저장된다. 빔(3)의 시프트 레지스터(40)에는 1 비트 데이터인 "0"이 저장된다. 빔(4)의 시프트 레지스터(40)에는 1 비트 데이터인 "0"이 저장된다.
이어서, 각 빔의 레지스터(42)가, 리드 신호(read)를 입력하면, 각 빔의 레지스터(42)가, 시프트 레지스터(40)로부터 각각의 빔의 k 비트째(k 자리째)의 데이터를 판독한다. 도 21의 예에서는, k 비트째(k 자리째)의 데이터로서, 빔(1)의 레지스터(42)에는 1 비트 데이터인 "1"이 저장된다. k 비트째(k 자리째)의 데이터로서 빔(2)의 레지스터(42)에는 1 비트 데이터인 "1"이 저장된다. k 비트째(k 자리째)의 데이터로서 빔(3)의 레지스터(42)에는 1 비트 데이터인 "0"이 저장된다. k 비트째(k 자리째)의 데이터로서 빔(4)의 레지스터(42)에는 1 비트 데이터인 "0"이 저장된다. 각 빔의 개별 레지스터(42)는, k 비트째(k 자리째)의 데이터를 입력하면, 그 데이터에 따라 ON / OFF 신호를 AND 연산기(44)에 출력한다. k 비트째(k 자리째)의 데이터가 "1"이면 ON 신호를, "0"이면 OFF 신호를 출력하면 된다. 그리고 AND 연산기(44)에서는, BLK 신호가 ON 신호이며, 레지스터(42)의 신호가 ON이면, 앰프(46)에 ON 신호를 출력하고, 앰프(46)는 ON 전압을 개별 블랭킹 편향기의 전극(24)에 인가한다. 그 이외에는, AND 연산기(44)는 앰프(46)에 OFF 신호를 출력하고, 앰프(46)는 OFF 전압을 개별 블랭킹 편향기의 전극(24)에 인가한다.
그리고, 이러한 k 비트째(k 자리째)의 데이터가 처리되고 있는 동안에, 편향 제어 회로(130)는, 다음의 k - 1 비트째(k - 1 자리째)의 데이터를 빔의 배열순(혹은 식별 번호순)으로 블랭킹 플레이트(204)의 각 로직 회로(41)에 데이터 전송한다. 도 21의 예에서는, 예를 들면 빔(1 ~ 4)의 k - 1 비트째(k - 1 자리째)의 데이터로서, 이후의 빔측으로부터 "1111"의 각 1 비트 데이터를 전송한다. 각 빔의 시프트 레지스터(40)는, 클록 신호(CLK1)에 따라, 상위측으로부터 차례로 데이터를 다음의 시프트 레지스터(40)에 전송한다. 예를 들면, 빔(1 ~ 4)의 k - 1 비트째(k - 1 자리째)의 데이터는, 4 회의 클록 신호에 의해, 빔(1)의 시프트 레지스터(40)에는 1 비트 데이터인 "1"이 저장된다. 빔(2)의 시프트 레지스터(40)에는 1 비트 데이터인 "1"이 저장된다. 빔(3)의 시프트 레지스터(40)에는 1 비트 데이터인 "1"이 저장된다. 빔(4)의 시프트 레지스터(40)에는 1 비트 데이터인 "1"이 저장된다. 그리고, k - 1 비트째(k - 1 자리째)의 리드 신호에 의해, 각 빔의 레지스터(42)가, 시프트 레지스터(40)로부터 각각의 빔의 k - 1 비트째(k - 1 자리째)의 데이터를 판독하면 된다. 이하, 마찬가지로 1 비트째(1 자리째)의 데이터 처리까지 진행하면 된다.
여기서, 도 19에 도시한 AND 연산기(44)에 대해서는 생략해도 상관없다. 단, 로직 회로(41) 내의 각 소자 중 어느 하나가 고장나, 빔 OFF로 할 수 없는 상태에 처했을 경우 등에, AND 연산기(44)를 배치함으로써 빔을 OFF로 제어할 수 있는 점에서 효과적이다. 또한 도 19에서는, 시프트 레지스터를 직렬로 한 1 비트의 데이터 전송 경로를 이용하고 있지만, 복수의 병렬의 전송 경로를 형성함으로써, 전송의 고속화를 도모하는 것도 효과적이다.
대상 자리의 조사 시간에 의한 묘화 공정(S114)으로서, 각 빔의 샷마다, 복수의 조사 단계로 분할한 조사 중, 대상 자리(예를 들면 k 비트째(k 자리째))의 조사 시간의 묘화를 실시한다.
도 22는 실시예 2에서의 1 샷 중의 조사 단계의 일부에 대한 빔 ON / OFF 전환 동작을 나타낸 순서도이다. 도 22에서는, 예를 들면 멀티빔을 구성하는 복수의 빔 중, 1 개의 빔(빔(1))에 대하여 나타내고 있다. 빔(1)의 k 비트째(k 자리째)부터 k - 3 비트째(k - 3 자리째)까지의 조사 시간 배열 데이터는, 도 21의 예에서는 "1101"로 나타난다. 먼저, k 비트째(k 자리째)의 리드 신호의 입력에 의해, 개별 레지스터(42)(개별 레지스터(1))는, 저장되어 있는 k 비트째(k 자리째)의 데이터에 따라 ON / OFF 신호를 출력한다. 도 22에서는 ON 출력이 된다. 실시예 2에서는 1 비트 신호이므로, 개별 레지스터(42)는 다음의 k - 1 비트째(k - 1 자리째)의 데이터가 판독될 때까지, 데이터 출력이 유지되게 된다.
k 비트째(k 자리째)의 데이터가 ON 데이터이므로, 개별 앰프(46)(개별 앰프(1))는 ON 전압을 출력하고, 빔(1)용의 블랭킹 전극(24)에 ON 전압을 인가한다. 한편, 공통 블랭킹용의 로직 회로(132) 내에서는, 10 비트의 각 조사 단계의 타이밍 데이터에 따라, ON / OFF를 전환한다. 공통 블랭킹 기구에서는, 각 조사 단계의 조사 시간만큼 ON 신호를 출력한다. 예를 들면, Δ = 1 ns로 하면, 1 회째의 조사 단계(예를 들면 10 자리째(10 비트째))의 조사 시간이 Δ × 512 = 512 ns가 된다. 2 회째의 조사 단계(예를 들면 9 자리째(9 비트째))의 조사 시간이 Δ × 256 = 256 ns가 된다. 3 회째의 조사 단계(예를 들면 8 자리째(8 비트째))의 조사 시간이 Δ × 128 = 128 ns가 된다. 이하, 마찬가지로 각 자리째(각 비트째)의 조사 시간만큼 ON이 된다. 로직 회로(132) 내에서는, 레지스터(50)에 각 조사 단계의 타이밍 데이터가 입력되면, 레지스터(50)가 k 자리째(k 비트째)의 ON 데이터를 출력하면, 카운터(52)가 k 자리째(k 비트째)의 조사 시간을 카운트하고, 이러한 조사 시간의 경과 시에 OFF가 되도록 제어된다.
또한 공통 블랭킹 기구에서는, 개별 블랭킹 기구의 ON / OFF 전환에 대하여, 앰프(46)의 전압 안정 시간(세틀링 시간)(S1 / S2)을 경과한 후에 ON / OFF 전환을 행한다. 도 22의 예에서는, 개별 앰프(1)가 ON이 된 후, OFF로부터 ON으로 전환 시의 개별 앰프(1)의 세틀링 시간(S1)을 경과 후에, 공통 앰프가 ON이 된다. 이에 의해, 개별 앰프(1)의 개시 시의 불안정한 전압에서의 빔 조사를 배제할 수 있다. 그리고, 공통 앰프는 k 자리째(k 비트째)의 조사 시간의 경과 시에 OFF가 된다. 그 결과, 실제의 빔은, 개별 앰프와 공통 앰프가 모두 ON이었을 경우에 빔 ON이 되어, 시료(101)에 조사된다. 따라서, 공통 앰프의 ON 시간이 실제의 빔의 조사 시간이 되도록 제어된다. 환언하면, 공통 블랭킹 기구가 조사 시간을 규정하게 된다. 즉, 카운터(52)(조사 시간 제어부)에 의해, 공통 앰프 및 편향기(212)가 조사 시간을 규정하도록 제어된다. 한편, 개별 앰프(1)가 OFF일 시 공통 앰프가 ON이 될 경우에는, 개별 앰프(1)가 OFF가 된 후, ON으로부터 OFF로 전환 시의 개별 앰프(1)의 세틀링 시간(S2)을 경과 후에, 공통 앰프가 ON이 된다. 이에 의해, 개별 앰프(1)의 종료 시의 불안정한 전압에서의 빔 조사를 배제할 수 있다. 또한 도 22에 기재한 바와 같이, 개별 앰프 동작은 공통 앰프가 OFF된 후에 개시하기로 하면, 불안정한 동작을 배제할 수 있어 확실한 빔 조사를 실시할 수 있다.
이상과 같이, 개별 빔 ON / OFF 전환 공정(S116)으로서, 복수의 개별 블랭킹 기구(블랭킹 플레이트(204) 등)에 의해, 멀티빔 중, 각각 대응하는 빔에 대하여 개별로 빔의 ON / OFF 제어를 행하고, 빔마다, k 자리째(k 비트째)의 조사 단계(조사)에 대하여, 당해 빔용의 개별 블랭킹 기구에 의해 빔의 ON / OFF 전환을 행한다. 도 22의 예에서는, k - 1 자리째(k - 1 비트째)의 조사 단계가 빔 OFF는 아니므로, ON으로부터 OFF 전환을 행하고 있지 않지만, 예를 들면 k - 1 자리째(k - 1 비트째)의 조사 단계가 빔 OFF이면, ON으로부터 OFF 전환을 행하는 것은 말할 필요도 없다.
그리고, 공통 빔 ON / OFF 전환 공정(S118)으로서, 빔마다, k 자리째(k 비트째)의 조사 단계(조사)에 대하여, 개별 블랭킹 기구에 의해 빔의 ON / OFF 전환이 행해지는 동작 외에, 공통 블랭킹 기구(로직 회로(132) 및 편향기(212) 등)를 이용하여 멀티빔 전체에 대하여 일괄하여 빔의 ON / OFF 제어를 행하고, k 자리째(k 비트째)의 조사 단계(조사)에 대응하는 조사 시간만큼 빔 ON의 상태가 되도록 블랭킹 제어를 행한다.
상술한 바와 같이, 블랭킹 플레이트(204)에서는 회로의 설치 면적 또는 사용 전류에 제한이 있기 때문에, 간이한 앰프 회로가 된다. 이 때문에, 개별 앰프의 세틀링 시간을 짧게 하는 것에도 제한이 있다. 이에 대하여, 공통 블랭킹 기구에서는, 경통 외에 충분한 크기, 사용 전류, 회로 규모의 고정밀도인 앰프 회로를 탑재 가능하다. 따라서, 공통 앰프의 세틀링 시간을 짧게 할 수 있다. 따라서 실시예 2에서는, 개별 블랭킹 기구로 빔 ON으로 한 후(혹은 대상 자리째의 리드 신호 출력 후), 세틀링 시간 경과 후에 공통 블랭킹 기구로 빔 ON으로 함으로써, 블랭킹 플레이트 상의 개별 앰프의 전압 불안정 시간 또는 크로스 토크를 포함하는 노이즈 성분을 배제할 수 있고, 또한 고정밀도의 조사 시간으로 블랭킹 동작을 행할 수 있다.
판정 공정(S120)으로서, 묘화 제어부(72)는, 조사 시간 배열 데이터에 대하여 모든 자리의 데이터의 전송이 완료되었는지 여부를 판정한다. 완료되어 있지 않을 경우에는, 자리 변경 공정(S122)으로 진행된다. 완료되었을 경우에는 판정 공정(S124)으로 진행된다.
자리 변경 공정(S122)으로서, 묘화 제어부(72)는 대상 비트(자리)를 변경한다. 예를 들면, k 자리째(k 비트째)에서 k - 1 자리째(k - 1 비트째)로 대상 자리를 변경한다. 그리고, 대상 자리의 데이터 전송 공정(S112)으로 되돌아온다. 그리고, k - 1 자리째(k - 1 비트째)의 처리에 대하여, 대상 자리의 데이터 전송 공정(S112)부터 자리 변경 공정(S122)까지를 실시한다. 그리고, 판정 공정(S120)에서 조사 시간 배열 데이터에 대하여 모든 자리의 데이터의 처리가 완료될 때까지 동일하게 반복한다.
도 22의 예에서는, k 자리째(k 비트째)의 조사 단계용의 빔 ON 시간이 경과 후에, k - 1 자리째(k - 1 비트째)의 리드 신호가 레지스터(42)에 입력된다. 빔(1)에 대하여 레지스터(42)에서는, k - 1 자리째(k - 1 비트째)의 데이터가 "1"이므로, 계속 ON 출력이 된다. 따라서, 개별 앰프(1) 출력의 ON이 되어, ON 전압이 개별 블랭킹용의 전극(24)에 인가된다. 그리고, 마찬가지로 개별 앰프(1)의 세틀링 시간 경과 후에 공통 블랭킹 기구로 빔 ON으로 한다. 그리고, k - 1 자리째(k - 1 비트째)의 조사 시간 경과 후에 공통 블랭킹 기구로 빔 OFF로 한다.
이어서, k - 1 자리째(k - 1 비트째)의 조사 단계용의 빔 ON 시간이 경과 후에, k - 2 자리째(k - 2 비트째)의 리드 신호가 레지스터(42)에 입력된다. 빔(1)에 대하여 레지스터(42)에서는, k - 2 자리째(k - 2 비트째)의 데이터가 "0"이므로, OFF 출력으로 전환된다. 따라서, 개별 앰프(1) 출력이 OFF가 되어, OFF 전압이 개별 블랭킹용의 전극(24)에 인가된다. 그리고, 마찬가지로 개별 앰프(1)의 세틀링 시간 경과 후에 공통 블랭킹 기구로 빔 ON으로 한다. 그러나, 개별 앰프(1) 출력의 OFF이므로, 빔(1)은 결과적으로 빔 OFF가 된다. 그리고, k - 2 자리째(k - 2 비트째)의 조사 시간 경과 후에 공통 블랭킹 기구로 OFF로 한다.
이어서, k - 2 자리째(k - 2 비트째)의 조사 단계용의 빔 ON 시간이 경과 후에, k - 3 자리째(k - 3 비트째)의 리드 신호가 레지스터(42)에 입력된다. 빔(1)에 대하여 레지스터(42)에서는, k - 3 자리째(k - 3 비트째)의 데이터가 "1"이므로, ON 출력으로 전환된다. 따라서, 개별 앰프(1) 출력의 ON이 되어, ON 전압이 개별 블랭킹용의 전극(24)에 인가된다. 그리고, 마찬가지로 개별 앰프(1)의 세틀링 시간 경과 후에 공통 블랭킹 기구로 빔 ON으로 한다. 이번에는, 개별 앰프(1) 출력은 ON이므로, 빔(1)은 결과적으로 빔 ON이 된다. 그리고, k - 3 자리째(k - 3 비트째)의 조사 시간 경과 후에 공통 블랭킹 기구로 OFF로 한다.
이상과 같이, 멀티빔 중, 각각 대응하는 빔에 대하여 개별로 빔의 ON / OFF 제어를 행하는 복수의 개별 블랭킹 기구를 이용하여, 빔마다, 자릿수회의 조사(자릿수회의 조사 단계)의 각 회의 조사에 대하여, 당해 빔용의 개별 블랭킹 기구에 의해 빔의 ON / OFF 전환을 행한다. 그리고 동시에, 빔마다, 자릿수회의 조사(자릿수회의 조사 단계)의 각 회의 조사에 대하여, 개별 블랭킹 기구에 의해 빔의 ON / OFF 전환이 행해지는 것 외에, 멀티빔 전체에 대하여 일괄하여 빔의 ON / OFF 제어를 행하는 공통 블랭킹 기구를 이용하여 당해 자리의 조사에 대응하는 조사 시간만큼 빔 ON의 상태가 되도록 블랭킹 제어를 행한다. 이러한 개별 블랭킹 기구와 공통 블랭킹 기구의 전환 동작에 의해, 각 자리에 각각 대응하는 조사 시간의 빔을 차례로 시료(101)에 조사한다.
전자총(201)(방출부)으로부터 방출된 전자빔(200)은, 조명 렌즈(202)에 의해 대략 수직으로 애퍼처 부재(203) 전체를 조명한다. 애퍼처 부재(203)에는 직사각형의 복수의 홀(개구부)이 형성되고, 전자빔(200)은 모든 복수의 홀이 포함되는 영역을 조명한다. 복수의 홀의 위치에 조사된 전자빔(200)의 각 일부가, 이러한 애퍼처 부재(203)의 복수의 홀을 각각 통과함으로써, 예를 들면 직사각형 형상의 복수의 전자빔(멀티빔)(20a ~ e)이 형성된다. 이러한 멀티빔(20a ~ e)은, 블랭킹 플레이트(204)의 각각 대응하는 블랭커(제1 편향기 : 개별 블랭킹 기구) 내를 통과한다. 이러한 블랭커는, 각각, 개별로 통과하는 전자빔(20)을 편향한다(블랭킹 편향을 행한다).
도 23은 실시예 2에서의 블랭킹 동작을 설명하기 위한 개념도이다. 블랭킹 플레이트(204)를 통과한 멀티빔(20a ~ e)은 축소 렌즈(205)에 의해 축소되고, 제한 애퍼처 부재(206)에 형성된 중심의 홀을 향해 나아간다. 여기서, 블랭킹 플레이트(204)의 블랭커에 의해 편향된 전자빔(20)은, 제한 애퍼처 부재(206)(블랭킹 애퍼처 부재)의 중심의 홀로부터 위치가 어긋나, 제한 애퍼처 부재(206)에 의해 차폐된다. 한편, 블랭킹 플레이트(204)의 블랭커에 의해 편향되지 않았던 전자빔(20)은, 편향기(212)(공통 블랭킹 기구)에 의해 편향되지 않으면, 도 1에 도시한 바와 같이 제한 애퍼처 부재(206)의 중심의 홀을 통과한다. 이러한 개별 블랭킹 기구의 ON / OFF와 공통 블랭킹 기구의 ON / OFF의 조합에 의해 블랭킹 제어가 행해져, 빔의 ON / OFF가 제어된다. 이와 같이, 제한 애퍼처 부재(206)는, 개별 블랭킹 기구 혹은 공통 블랭킹 기구에 의해 빔 OFF의 상태가 되도록 편향된 각 빔을 차폐한다. 그리고, 빔 ON이 되고 나서 빔 OFF가 될 때까지 형성된, 제한 애퍼처 부재(206)를 통과한 빔에 의해 1 회분의 샷을 더 분할한 조사 단계의 빔이 형성된다. 제한 애퍼처 부재(206)를 통과한 멀티빔(20)은, 대물 렌즈(207)에 의해 초점이 맞춰져, 원하는 축소율의 패턴상이 되고, 편향기(208)에 의해, 제한 애퍼처 부재(206)를 통과한 각 빔(멀티빔(20) 전체)이 동일 방향으로 모아 편향되고, 각 빔의 시료(101) 상의 각각의 조사 위치에 조사된다. 또한, 예를 들면 XY 스테이지(105)가 연속 이동하고 있을 때, 빔의 조사 위치가 XY 스테이지(105)의 이동에 추종하도록 편향기(208)에 의해 제어된다. 한 번에 조사되는 멀티빔(20)은, 이상적으로는 애퍼처 부재(203)의 복수의 홀의 배열 피치에 상술한 원하는 축소율을 곱한 피치로 배열되게 된다. 묘화 장치(100)는, 샷 빔을 연속하여 차례로 조사해가는 래스터 스캔 방식으로 묘화 동작을 행하고, 원하는 패턴을 묘화할 시, 패턴에 따라 필요한 빔이 블랭킹 제어에 의해 빔 ON으로 제어된다.
판정 공정(S124)으로서, 묘화 제어부(72)는 모든 샷이 종료되었는지 여부를 판정한다. 그리고, 모든 샷이 종료되어 있으면 종료하고, 아직 모든 샷이 종료되어 있지 않을 경우에는 계조치(N) 산출 공정(S106)으로 돌아와, 모든 샷이 종료될 때까지 계조치(N) 산출 공정(S106)부터 판정 공정(S124)을 반복한다.
실시예 2에서의 묘화 동작은 도 11 및 도 11에서의 설명과 동일하다. 또한, 실시예 2에서의 스트라이프 내의 묘화 동작의 일례는 도 12a ~ 도 15c에서 설명한 내용과 동일한 내용을 적용할 수 있다.
이상과 같이, 실시예 2에 의하면, 실시예 1의 효과 외에, 또한 회로 설치 스페이스의 제한을 유지하면서 조사 시간 제어의 정밀도, 나아가서는 조사량 제어의 정밀도를 향상시킬 수 있다. 또한, 개별 블랭킹 기구의 로직 회로(41)가 1 비트의 데이터량이므로, 소비 전력도 억제할 수 있다.
실시예 3.
상술한 실시예 2에서는, n 회의 조사 단계용의 데이터를 예를 들면 큰 순으로 데이터 전송하는 경우를 설명했지만, 이에 한정되지 않는다. 실시예 3에서는, 복수의 조사 단계용의 데이터를 조합하여 전송할 경우에 대하여 설명한다. 실시예 3에서의 장치 구성은 도 16과 동일하다. 또한, 실시예 3에서의 블랭킹 플레이트의 구성의 일례를 도시한 상면도는 도 17과 동일하다. 또한 도 17에서는, 4 비트의 패러렐 배선으로 접속되도록 도시되어 있지만, 실시예 3에서는, 후술하는 바와 같이 8 비트의 패러렐 배선으로 접속된다. 또한, 실시예 3에서의 묘화 방법의 주요부 공정을 나타낸 순서도는 도 20과 동일하다. 또한 이하, 특별히 설명하는 점 이외의 내용은 실시예 2와 동일하다.
각 빔의 k - 1 비트째(k - 1 자리째)의 ON / OFF 데이터의 전송을 k 비트째(k 자리째)의 조사 단계와 병렬로 행함으로써, 데이터 전송의 시간을 조사 단계의 조사 시간 내에 포함할 수 있다. 그러나, k가 작아지면, 조사 단계의 조사 시간이 짧아지므로, k - 1 비트째(k - 1 자리째)의 ON / OFF 데이터의 전송을 조사 단계의 조사 시간 내에 포함하는 것이 곤란하게 된다. 따라서 실시예 3에서는, 조사 시간이 긴 자리와 짧은 자리를 그룹화한다. 이에 의해, 다음의 그룹의 데이터 전송 시간을 조사 단계 중의 그룹화된 조사 시간의 합계 내에 포함할 수 있다. 그룹화는, 그룹화된 조사 시간의 합계 간의 차가 보다 균일하게 근접하도록 복수의 그룹을 설정하면 적합하다. 예를 들면, n 자리째(n 비트째)와 1 자리째(1 비트째)의 그룹, n - 1 자리째(n - 1 비트째)와 2 자리째(2 비트째)의 그룹, n - 2 자리째(n - 2 비트째)와 3 자리째(3 비트째)의 그룹, ···과 같이 그룹화하면 적합하다. 이와 같이, 각 빔용의 개별 블랭킹 제어를, 예를 들면 2 비트의 제어 신호에 의해 제어한다.
도 24a와 도 24b는 실시예 3에서의 시프트 레지스터군의 접속 상태의 일례와 비교예에서의 시프트 레지스터군의 접속 상태의 일례를 도시한 도이다. 도 24a 및 도 24b에서는, 제어 회로(41) 내의 시프트 레지스터(40) 이외의 회로에 대하여 도시를 생략하고 있다. 비교예에서는 도 24a에 도시한 바와 같이, 행마다의 그룹의 시프트 레지스터군(제1 시프트 레지스터군)이 모두 직렬로 접속된 경우의 일부를 나타내고 있다. 도 24a의 예에서는, 예를 들면 도 17에 도시한 상측으로부터 1 행째의 'A'로 나타내는 예를 들면 8 개의 개별 블랭킹 기구(47)의 시프트 레지스터(40)의 전부가 2 비트의 패러렐 배선으로 직렬로 접속된 경우를 도시한다. 시리얼·패러렐 변환부(28)는, 2 비트의 패러렐 배선으로 행마다의 그룹의 시프트 레지스터군 중 하나(시리얼·패러렐 변환부(28)측의 단부의 시프트 레지스터(40))에 접속된다. 또한 도 24a의 예에서는, 8 개의 개별 블랭킹 기구(47) 중 6 개의 개별 블랭킹 기구(47)에 대하여 도시하고, 나머지는 생략하고 있다. 또한 도 24a의 예에서는, 1 행째의 'A'로 나타내는 예를 들면 8 개의 개별 블랭킹 기구(47)를 통과하는 각 빔을, 예를 들면 시리얼·패러렐 변환부(28)에 가까운 쪽부터 빔(1), 빔(2), ···이라고 정의하고 있다. 도 24a에 도시한 구성에서는, 1 행째의 'A'에 예를 들면 8 개의 개별 블랭킹 기구(47)가 배치될 경우, 시프트 레지스터(40)를 사용하여 빔(8)까지 블랭킹 신호를 전달시키기 위해서는, 8 회의 클록 동작이 필요해진다. 따라서 도 24a의 예에서는, 1 회의 빔 샷에 예를 들면 8 회의 클록 동작이 필요해진다.
이에 대하여, 실시예 3에서는, 도 24b에 도시한 바와 같이, 행마다의 그룹 중, 서브 그룹의 시프트 레지스터군(제3 시프트 레지스터군)이 직렬로 접속된 경우의 일부를 나타내고 있다. 예를 들면, 'A1'으로 나타내는 서브 그룹의 예를 들면 2 개의 개별 블랭킹 기구(47)의 시프트 레지스터(40)가 2 비트의 패러렐 배선으로 직렬로 접속된다. 동시에, 예를 들면 'A2'로 나타내는 서브 그룹의 예를 들면 2 개의 개별 블랭킹 기구(47)의 시프트 레지스터(40)가 2 비트의 패러렐 배선으로 직렬로 접속된다. 시리얼·패러렐 변환부(28)는, 8 비트의 패러렐 배선으로 행마다의 그룹의 시프트 레지스터군 중, 서브 그룹마다의 1 개씩(서브 그룹마다의 시리얼·패러렐 변환부(28)측의 단부의 시프트 레지스터(40))에 접속된다. 그 외의 그룹에 대해서도 마찬가지이다.
환언하면, 각 시리얼·패러렐 변환부(28)는, 시프트 레지스터(40)가 데이터 처리하는 비트 수에 서브 그룹 수를 곱한 수의 패러렐 배선에 의해, 각각, 대응하는 그룹 내의 각 서브 그룹의 시프트 레지스터군(제3 시프트 레지스터군)과 접속된다.
또한 도 24b의 예에서는, 도 24a와 마찬가지로, 8 개의 개별 블랭킹 기구(47) 중 6 개의 개별 블랭킹 기구(47)에 대하여 도시하고, 나머지는 생략하고 있다. 또한 도 24b의 예에서는, 1 행째의 'A'로 나타내는 예를 들면 8 개의 개별 블랭킹 기구(47)를 통과하는 각 빔을, 예를 들면 시리얼·패러렐 변환부(28)에 가까운 쪽부터 빔(1), 빔(2), ···이라고 정의하고 있다. 도 24b에 도시한 구성에서는, 1 행째의 'A'에 예를 들면 8 개의 개별 블랭킹 기구(47)가 배치되는 경우, 시프트 레지스터(40)를 사용하여 빔(8)까지 블랭킹 신호를 전달시키기 위해서는, 직렬로 접속된 2 개씩의 시프트 레지스터(40)에 의해 구성되는 4 개의 서브 그룹이 병렬로 접속되어 있으므로, 2 회의 클록 동작으로 충분해진다. 따라서, 클록 동작을 서브 그룹 수(K)분의 1로 저감할 수 있다. 여기서는, 클록 동작을 1 / 4로 저감할 수 있다.
따라서, 단위 시간당 클록 동작 횟수를 저감할 수 있어, 발열량을 억제(혹은 저감)할 수 있다. 그 결과, 블랭킹 플레이트의 발열량을 억제(혹은 저감)할 수 있다. 따라서, 고속 동작시키는 것을 가능하게 할 수 있다. 또한 빔 개수가 증가하고, 1 행에 배치되는 시프트 레지스터 수가 증가해도, 서브 그룹 수를 늘림으로써 블랭킹 플레이트의 발열량의 억제 및 고속 동작을 가능하게 할 수 있다. 예를 들면, 빔 개수가 증가했을 경우에도 클록 동작 횟수를 늘리지 않고 발열량을 1 / K로 할 수 있다. 혹은, 동일한 발열량으로 K 배의 고속 동작을 가능하게 할 수 있다.
또한 실시예 3에서는, 그룹마다 1 조의 시리얼·패러렐 변환부(28)와 패드(29)의 조를 접속한다. 이 때문에, 서브 그룹 수를 늘려도 시리얼·패러렐 변환부(28)와 패드(29)의 조 수는 증가하지 않도록 할 수 있다. 따라서, 패드 간격이 너무 좁아져 배치하는 것이 곤란해진다고 하는 문제를 회피할 수 있다.
또한 실시예 3에서는, 실시예 2와 마찬가지로, 도 17 및 도 24b에 도시한 바와 같이, 각 서브 그룹 내의 직렬 접속된 시프트 레지스터군의 각 시프트 레지스터(40)는 동일 피치로 배치되면 적합하다. 이에 의해, 서브 그룹 내의 직렬 접속되는 시프트 레지스터 간의 배선 길이를 실질적으로 동일하게 할 수 있다. 따라서, 임피던스를 맞출 수 있어, 클록에 대한 신호의 전달 지연을 균일하게 할 수 있다. 따라서, 신호의 전달 타이밍을 맞출 수 있다. 또한 실시예 3에서는, 도 17에 도시한 바와 같이, 예를 들면 8 행 × 8 열로 배열된 복수의 개별 블랭킹 기구(47)의 각 행에 대하여, 제1 서브 그룹(A1, B1, ···, H1)과 제2 서브 그룹(A2, B2, ···, H2)과 제3 서브 그룹(A3, B3, ···, H3)과 제4 서브 그룹(A4, B4, ···, H4)이 1 개씩 차례로 배열되고, 이러한 배열을 반복하도록 개별 블랭킹 기구(47), 환언하면 시프트 레지스터(40)가 동일 피치로 배치된다. 따라서, 블랭킹 플레이트(204) 상에 2 차원으로 배열된 모든 시프트 레지스터에 대하여, 직렬 접속되는 시프트 레지스터 간의 배선 길이를 실질적으로 동일하게 할 수 있다. 따라서, 멀티빔의 각 샷에서, 클록에 대한 신호의 전달 지연을 균일하게 할 수 있다.
또한 실시예 3에서는, 도 17에 도시한 바와 같이, 그룹마다, 당해 그룹 내의 복수의 서브 그룹은, 각각 동수의 시프트 레지스터군(제3 시프트 레지스터군)에 의해 그룹화되면 적합하다. 서브 그룹 간에서 시프트 레지스터 수가 상이하면, 각 샷을 행할 시, 시프트 레지스터 수가 많은 서브 그룹의 클록 동작 횟수에 동작 속도가 율속된다. 따라서, 실시예 2와 같이 서브 그룹 간에서의 시프트 레지스터 수를 통일함으로써, 클록 동작 횟수를 저감할 수 있다.
도 25는 실시예 3에서의 개별 블랭킹 제어 회로와 공통 블랭킹 제어 회로의 내부 구성을 도시한 개념도이다. 도 25에서, 묘화 장치(100) 본체 내의 블랭킹 플레이트(204)에 배치된 개별 블랭킹 제어용의 각 로직 회로(41)에 셀렉터(48)가 더 추가된 점, 및 각 빔용의 개별 블랭킹 제어를, 예를 들면 2 비트의 제어 신호에 의해 제어하는 점 이외는 도 19와 동일하다. 여기서는, 예를 들면 2 개의 조사 단계를 조합하여 1 개의 그룹으로 설정한 경우를 도시하고 있다. 이 때문에, 그룹 내의 각 조사 단계용에 1 비트씩 제어 신호로서 사용한다. 따라서, 그룹마다 2 비트의 제어 신호를 이용한다. 제어 신호를 2 비트로 해도 빔 오프 온용의 제어 회로는, 10 비트로 조사량 제어를 행하는 회로에 비해 로직 회로 자체를 압도적으로 작게 할 수 있다. 따라서, (공통 블랭킹 기구의 사용으로) 블랭킹 제어의 응답성을 향상시키면서 (블랭킹 애퍼처상의 회로의) 설치 면적을 작게 할 수 있다. 환언하면, 설치 스페이스가 좁은 블랭킹 플레이트(204) 상에 로직 회로를 배치할 경우에도, 보다 작은 빔 피치를 실현하면서, 조사량 제어의 정밀도를 향상시킬 수 있다.
도 26은 실시예 3에서의 1 샷 중의 조사 단계의 일부에 대한 빔 ON / OFF 전환 동작을 나타낸 순서도이다. 도 26에서는, 예를 들면 멀티빔을 구성하는 복수의 빔 중, 1 개의 빔(빔(1))에 대하여 나타내고 있다. 여기서는, 예를 들면 빔(1)의 n 비트째(n 자리째)와 1 비트째(1 자리째)의 그룹부터 n - 1 비트째(n - 1 자리째)와 2 비트째(2 자리째)의 그룹까지의 조사 단계에 대하여 나타내고 있다. 조사 시간 배열 데이터는, 예를 들면 n 비트째(n 자리째)가 "1", 1 비트째(1 자리째)가 "1", n - 1 비트째(n - 1 자리째)가 "0", 2 비트째(1 자리째)가 "1"인 경우를 나타내고 있다.
우선, n 비트째(n 자리째)와 1 비트째(1 자리째)의 그룹의 리드 신호의 입력에 의해, 개별 레지스터(42)(개별 레지스터 신호(1)(n 자리째) 및 개별 레지스터 신호(2)(1 자리째))는, 저장되어 있는 n 비트째(n 자리째)와 1 비트째(1 자리째)의 데이터에 따라 ON / OFF 신호를 병렬로(패러렐 전송 신호로서) 출력한다. 실시예 3에서는 2 비트 신호이므로, 신호를 선택하여 전환할 필요가 있다.
도 26에서는, 먼저 셀렉터(48)로 개별 레지스터 신호(1)의 데이터가 선택되고, n 비트째(n 자리째)의 ON 신호가 개별 앰프에 출력된다. 이어서, 개별 레지스터(42)의 출력은, 셀렉터(48)의 전환에 의해 개별 레지스터(2)의 데이터가 선택되고, n 비트째(n 자리째)의 출력으로부터 1 비트째(1 자리째)의 출력으로 전환한다. 이하, 조사 단계마다 이 전환을 순차 반복한다.
n 비트째(n 자리째)의 데이터가 ON 데이터이므로, 개별 앰프(46)(개별 앰프(1))는 ON 전압을 출력하고, 빔(1)용의 블랭킹 전극(24)에 ON 전압을 인가한다. 한편, 공통 블랭킹용의 로직 회로(132) 내에서는, 10 비트의 각 조사 단계의 타이밍 데이터에 따라 ON / OFF를 전환한다. 공통 블랭킹 기구에서는, 각 조사 단계의 조사 시간만큼 ON 신호를 출력한다. 예를 들면, Δ = 1 ns로 하면, 1 회째의 조사 단계(예를 들면 10 자리째(10 비트째))의 조사 시간이 Δ × 512 = 512 ns가 된다. 2 회째의 조사 단계(예를 들면 1 자리째(1 비트째))의 조사 시간이 Δ × 1 = 1 ns가 된다. 3 회째의 조사 단계(예를 들면 9 자리째(9 비트째))의 조사 시간이 Δ × 256 = 256 ns가 된다. 4 회째의 조사 단계(예를 들면 2 자리째(2 비트째))의 조사 시간이 Δ × 2 = 2 ns가 된다. 이하, 마찬가지로 각 그룹의 자리째(각 비트째)의 조사 시간만큼 ON이 된다. 로직 회로(132) 내에서는, 레지스터(50)에 각 조사 단계의 타이밍 데이터가 입력되면, 레지스터(50)가 k 자리째(k 비트째)의 ON 데이터를 출력하고, 카운터(52)가 k 자리째(k 비트째)의 조사 시간을 카운트하고, 이러한 조사 시간의 경과 시에 OFF가 되도록 제어된다. 이하, 그룹마다 차례로 빔의 조사가 행해진다.
이상과 같이, 실시예 3에 의하면, 데이터 전송 시간을 조사 단계 중의 그룹화된 조사 시간의 합계 내에 포함할 수 있다.
또한 상기한 실시예 3에서는, 2 개의 데이터의 전환을 셀렉터를 이용하여 전환하는 구성으로 하고 있지만, 셀렉터를 이용하지 않고 차례로 시프트 레지스터로 전송되도록 구성해도 효과적이다.
또한 상기한 실시예 3에서는, 2 개의 조사 단계를 그룹화한 경우의 형태를 설명했지만, 이에 한정되지 않는다. 예를 들면, 3 개의 조사 단계를 그룹화한 경우에는, 데이터 전송 시간과 조사 단계 중의 그룹화된 조사 시간의 합계 시간을 보다 균일화할 수 있다. 또한, 그룹화하는 조사 단계를 늘리면 보다 균일화가 가능하다. 예를 들면, 조사 단계를 2 진수의 각 자리로 했을 경우, 그룹화하는 조사 단계를 3 개 혹은 4 개로 하면 충분한 균일화 효과가 얻어진다. 단, 개수를 늘리면 그 만큼 필요한 레지스터가 증가하고, 그 결과 회로 면적도 증가하게 되므로, 몇 개의 조사 단계를 그룹화할지는 요구에 맞추어 적절히 선택되면 된다.
구체적인 실시예는 상술한 내용에 한정되는 것은 아니고, 그룹 데이터의 전송 시간을 조사 단계 중의 그룹화된 조사 시간의 합계 내에 포함하도록 한다고 하는 본 발명의 골자에 따라 다양한 실시예를 선택할 수 있다.
실시예 4.
상술한 실시예 2, 3에서는, 개별 블랭킹 제어용의 블랭킹 플레이트(204)와 공통 블랭킹용의 편향기(212)를 이용하여, 빔마다, 1 샷을 분할한 복수 회의 조사의 각 회의 조사 단계(분할 샷)에 대하여 블랭킹 제어를 행했지만, 이에 한정되지 않는다. 실시예 4에서는, 공통 블랭킹용의 편향기(212)를 이용하지 않고 개별 블랭킹 제어용의 블랭킹 플레이트(204)를 이용하여 빔마다, 1 샷을 분할한 복수 회의 조사의 각 회의 조사 단계에 대하여 블랭킹 제어를 행하는 구성에 대하여 설명한다.
도 27은 실시예 4에서의 묘화 장치의 구성을 도시한 개념도이다. 도 27에서 편향기(212)가 제거된 점, 로직 회로(132)의 출력이 블랭킹 플레이트(204)에 접속되는 점 이외는 도 16과 동일하다. 또한, 실시예 4에서의 블랭킹 플레이트의 구성의 일례를 도시한 상면도는 도 17과 동일하다. 또한, 실시예 4에서의 묘화 방법의 주요부 공정은 도 20과 동일하다. 이하, 특별히 설명하는 점 이외의 내용은 실시예 2와 동일하다.
도 28은 실시예 4에서의 개별 블랭킹 제어 회로와 공통 블랭킹 제어 회로의 내부 구성을 도시한 개념도이다. 도 28에서 편향기(212)가 제거된 점, AND 연산기(44)(논리적 회로)에 편향 제어 회로(130)로부터의 신호 대신에 로직 회로(132)의 출력 신호가 입력되는 점 이외의 내용은 도 19와 동일하다.
개별 빔 ON / OFF 전환 공정(S116)으로서, 멀티빔 중, 각각 대응하는 빔에 대하여 개별로 빔의 ON / OFF 제어 신호를 출력하는 시프트 레지스터(40)와 개별 레지스터(42)를 가지는 복수의 로직 회로(제1 로직 회로)를 이용하여, 빔마다, 복수 회의 조사의 각 회의 조사에 대하여, 당해 빔용의 로직 회로(제1 로직 회로)에 의해 빔의 ON / OFF 제어 신호(제1 ON / OFF 제어 신호)를 출력한다. 구체적으로, 상술한 바와 같이, 각 빔의 개별 레지스터(42)는, k 비트째(k 자리째)의 데이터를 입력하면, 그 데이터에 따라 ON / OFF 신호를 AND 연산기(44)에 출력한다. k 비트째(k 자리째)의 데이터가 "1"이면 ON 신호를, "0"이면 OFF 신호를 출력하면 된다.
그리고, 공통 빔 ON / OFF 전환 공정(S118)으로서, 빔마다, 복수 회의 조사의 각 회의 조사에 대하여, 개별 블랭킹용의 로직 회로에 의해 빔의 ON / OFF 제어 신호의 전환이 행해진 후, 멀티빔 전체에 대하여 일괄하여 빔의 ON / OFF 제어 신호를 출력하는 로직 회로(132)(제2 로직 회로)를 이용하여 당해 조사에 대응하는 조사 시간만큼 빔 ON의 상태가 되도록 빔의 ON / OFF 제어 신호(제2 ON / OFF 제어 신호)를 출력한다. 구체적으로, 공통 블랭킹용의 로직 회로(132) 내에서는, 10 비트의 각 조사 단계의 타이밍 데이터에 따라 ON / OFF를 전환한다. 로직 회로(132)는 이러한 ON / OFF 제어 신호를 AND 연산기(44)에 출력한다. 로직 회로(132)에서는 각 조사 단계의 조사 시간만큼 ON 신호를 출력한다.
그리고 블랭킹 제어 공정으로서, AND 연산기(44)는, 개별 빔용의 ON / OFF 제어 신호와 공통 빔용의 ON / OFF 제어 신호가 모두 ON 제어 신호인 경우에, 당해 빔에 대하여, 당해 조사에 대응하는 조사 시간만큼 빔 ON의 상태가 되도록 블랭킹 제어를 행한다. AND 연산기(44)는, 개별 빔용과 공통 빔용의 ON / OFF 제어 신호가 모두 ON 제어 신호인 경우에, 앰프(46)에 ON 신호를 출력하고, 앰프(46)는 ON 전압을 개별 블랭킹 편향기의 전극(24)에 인가한다. 그 이외에는, AND 연산기(44)는, 앰프(46)에 OFF 신호를 출력하고, 앰프(46)는 OFF 전압을 개별 블랭킹 편향기의 전극(24)에 인가한다. 이와 같이, 개별 블랭킹 편향기의 전극(24)(개별 블랭킹 기구)은, 개별 빔용과 공통 빔용의 ON / OFF 제어 신호가 모두 ON 제어 신호인 경우에, 당해 빔에 대하여, 당해 조사에 대응하는 조사 시간만큼 빔 ON의 상태가 되도록 개별로 빔의 ON / OFF 제어를 행한다.
또한, 개별 블랭킹 회로는 블랭킹 플레이트의 넓은 범위에 배치되기 때문에, 회로에 의한 지연, 혹은 배선 길이에 의한 지연 등에 의해, 개별 블랭킹 회로의 동작에는 어떻게 해도 시간적인 차이가 발생하는데, 이러한 응답 속도의 차이에 의한 개별 블랭킹 회로의 동작이 완료되는 시점에서, 공통 블랭킹으로부터 빔 ON 신호를 공급하도록 하면, 개별의 회로의 지연 등에 의한 불안정한 빔 조사가 회피된다.
이상과 같이, 공통 블랭킹용의 편향기(212)를 이용하지 않고 개별 블랭킹 제어용의 블랭킹 플레이트(204)를 이용해도 실시예 1과 마찬가지로, 회로 설치 스페이스의 제한을 유지할 수 있다. 또한, 개별 블랭킹용의 로직 회로(41)가 1 비트의 데이터량이므로, 소비 전력도 억제할 수 있다. 또한, 공통 블랭킹용의 편향기(212)를 생략할 수 있는 메리트도 있다.
또한 본 실시예에서, 공통 블랭킹용의 로직 회로(132)는 독립으로 제작되어도 되지만, 블랭킹 플레이트의 주변 부분에 설치하여 일체 구조의 집적 회로로서 제작하는 것도 가능하다. 블랭킹 플레이트의 주변 부분에 설치하면, 개별 블랭킹 회로에의 배선 길이를 짧게 할 수 있어, 정확한 타이밍 제어가 용이해진다고 하는 이점이 있다.
또한 상술한 예에서는, 개별 블랭킹용의 로직 회로(41)가 1 비트의 데이터량의 경우를 나타냈지만, 이에 한정되지 않고, 실시예 4의 구성은 실시예 3과 마찬가지로 2 비트의 데이터량의 경우에 대해서도 적용할 수 있다. 또한, 실시예 4의 구성은 그 외의 실시예에서도 적용할 수 있다.
이상, 구체예를 참조하여 실시예에 대하여 설명했다. 그러나, 본 발명은 이들 구체예에 한정되지 않는다. 상술한 예에서는, 시프트 레지스터(40)에 10 비트의 제어 신호가 입력되는 경우를 나타냈지만, 비트 수는 적절히 설정하면 된다. 예를 들면, 2 비트 혹은 3 비트 ~ 9 비트의 제어 신호를 이용해도 된다. 이러한 경우에는, 각 서브 그룹에서의 직렬 접속되는 시프트 레지스터(40)끼리의 사이, 및 직렬 접속되는 시프트 레지스터(40)의 단부의 시프트 레지스터(40)와 시리얼·패러렐 변환부(28)의 사이는, 설정된 비트 수의 패러렐 배선에 의해 접속되면 된다. 또한, 11 비트 이상의 제어 신호를 이용해도 된다.
또한 장치 구성 또는 제어 방법 등, 본 발명의 설명에 직접 필요하지 않은 부분 등에 대해서는 기재를 생략했지만, 필요로 하는 장치 구성 또는 제어 방법을 적절히 선택하여 이용할 수 있다. 예를 들면, 묘화 장치(100)를 제어하는 제어부 구성에 대해서는 기재를 생략했지만, 필요로 하는 제어부 구성을 적절히 선택하여 이용하는 것은 말할 필요도 없다.
그 외에, 본 발명의 요소를 구비하고, 당업자가 적절히 설계 변경할 수 있는 모든 멀티 하전 입자빔 묘화 장치 및 방법은 본 발명의 범위에 포함된다.
본 발명의 몇 개의 실시예를 설명했지만, 이들 실시예는 예로서 제시한 것이며, 발명의 범위를 한정하는 것은 의도하고 있지 않다. 이들 신규 실시예는, 그 외의 다양한 형태로 실시되는 것이 가능하며, 발명의 요지를 일탈하지 않는 범위에서, 각종 생략, 치환, 변경을 행할 수 있다. 이들 실시예 또는 그 변형은 발명의 범위 또는 요지에 포함되고, 또한 특허 청구의 범위에 기재된 발명과 그 균등의 범위에 포함된다.

Claims (12)

  1. 2 차원으로 배열된 복수의 시프트 레지스터와,
    2 차원으로 배열된 상기 복수의 시프트 레지스터 중, 각각, 동일한 행 또는 동일한 열로 배열되는 제1 시프트 레지스터군이 1 이상의 그룹으로 그룹화된 제2 시프트 레지스터군마다 1 개씩 배치된 복수의 데이터 송신기
    를 구비하고,
    제2 시프트 레지스터군의 각각은 또한 각각 복수의 서브 그룹으로 서브 그룹화되고, 서브 그룹마다, 서브 그룹을 구성하는 제3 시프트 레지스터군이 직렬 접속되고,
    상기 복수의 데이터 송신기는, 각각, 대응하는 그룹 내의 모든 서브 그룹이 병렬로 접속되도록, 제3 시프트 레지스터군마다의 직렬 접속된 각 1 개와 접속되는 것을 특징으로 하는 멀티 하전 입자빔의 블랭킹 장치.
  2. 제1항에 있어서,
    각 서브 그룹 내의 직렬 접속된 제3 시프트 레지스터군의 각 시프트 레지스터는 동일 피치로 배치되는 것을 특징으로 하는 장치.
  3. 제1항에 있어서,
    그룹마다, 상기 그룹 내의 복수의 서브 그룹은, 각각 같은 수의 제3 시프트 레지스터군에 의해 그룹화되는 것을 특징으로 하는 장치.
  4. 제1항에 있어서,
    상기 복수의 데이터 송신기는, 시프트 레지스터가 데이터 처리하는 비트 수에 서브 그룹 수를 곱한 수의 패러렐 배선에 의해, 각각, 대응하는 그룹 내의 각 제3 시프트 레지스터군과 접속되는 것을 특징으로 하는 장치.
  5. 제1항에 있어서,
    상기 제1 시프트 레지스터군은, 1 개의 그룹의 상기 제2 시프트 레지스터군의 전부와, 다른 복수의 그룹의 상기 제2 시프트 레지스터군 중 하나를 가지는 것을 특징으로 하는 장치.
  6. 제1항에 있어서,
    상기 제2 시프트 레지스터군은, 상기 제1 시프트 레지스터군 중, 미리 정해진 간격으로 배치된 복수의 시프트 레지스터군을 포함하는 것을 특징으로 하는 장치.
  7. 제6항에 있어서,
    상기 제2 시프트 레지스터군은, 상기 제1 시프트 레지스터군 중, 1 개 간격으로 배치된 복수의 시프트 레지스터군을 포함하는 것을 특징으로 하는 장치.
  8. 제1항에 있어서,
    상기 제3 시프트 레지스터군은, 각각 상기 제2 시프트 레지스터군 중, 연속하는 복수의 시프트 레지스터를 포함하는 것을 특징으로 하는 장치.
  9. 제6항에 있어서,
    상기 제3 시프트 레지스터군은, 미리 정해진 간격으로 배치된 복수의 시프트 레지스터군에 의해 구성되는 상기 제2 시프트 레지스터군 중, 연속하는 복수의 시프트 레지스터를 포함하는 것을 특징으로 하는 장치.
  10. 제1항에 있어서,
    상기 복수의 데이터 송신기는, 각각, 1 개 또는 1 대의 패드와 1 개의 시리얼·패러렐 변환부의 조를 포함하는 것을 특징으로 하는 장치.
  11. 제1항에 있어서,
    상기 복수의 데이터 송신기는, 각각, 시리얼 전송된 신호를 출력하는 패드와, 상기 패드로부터의 제1 신호를 패러렐 전송하는 제2 신호로 변환하여 출력하는 시리얼·패러렐 변환부를 가지는 것을 특징으로 하는 장치.
  12. 하전 입자빔에 의한 멀티빔 중, 각각 대응하는 빔에 대하여 개별로 빔의 ON / OFF 제어를 행하는 복수의 개별 블랭킹 기구를 이용하여, 빔마다, 복수 회의 조사의 각 회의 조사에 대하여, 상기 빔용의 개별 블랭킹 기구에 의해 빔의 ON / OFF 전환을 행하고,
    빔마다, 상기 복수 회의 조사의 각 회의 조사에 대하여, 상기 개별 블랭킹 기구에 의해 빔의 ON / OFF 전환이 행해지는 것과는 별도로, 상기 멀티빔 전체에 대하여 일괄하여 빔의 ON / OFF 제어를 행하는 공통 블랭킹 기구를 이용하여 상기 조사에 대응하는 조사 시간만큼 빔 ON의 상태가 되도록 블랭킹 제어를 행하고,
    상기 복수의 개별 블랭킹 기구는,
    2 차원으로 배열된 복수의 시프트 레지스터와,
    2 차원으로 배열된 상기 복수의 시프트 레지스터 중, 각각, 동일한 행 또는 동일한 열로 배열되는 제1 시프트 레지스터군이 1 이상의 그룹으로 그룹화된 제2 시프트 레지스터군마다 1 개씩 배치된 복수의 데이터 송신기
    를 가지고,
    제2 시프트 레지스터군의 각각은 또한 각각 복수의 서브 그룹으로 서브 그룹화되고, 서브 그룹마다, 서브 그룹을 구성하는 제3 시프트 레지스터군이 직렬 접속되고,
    상기 복수의 데이터 송신기는, 각각, 대응하는 그룹 내의 모든 서브 그룹이 병렬로 접속되도록, 제3 시프트 레지스터군마다의 직렬 접속된 각 1 개와 접속되는 것을 특징으로 하는 멀티 하전 입자빔 묘화 방법.
KR1020140157014A 2013-11-12 2014-11-12 멀티 하전 입자빔의 블랭킹 장치 및 멀티 하전 입자빔 묘화 방법 KR101660872B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2013-233821 2013-11-12
JP2013233821A JP6230881B2 (ja) 2013-11-12 2013-11-12 マルチ荷電粒子ビームのブランキング装置及びマルチ荷電粒子ビーム描画方法

Publications (2)

Publication Number Publication Date
KR20150054700A true KR20150054700A (ko) 2015-05-20
KR101660872B1 KR101660872B1 (ko) 2016-09-28

Family

ID=53042927

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140157014A KR101660872B1 (ko) 2013-11-12 2014-11-12 멀티 하전 입자빔의 블랭킹 장치 및 멀티 하전 입자빔 묘화 방법

Country Status (4)

Country Link
US (1) US9190238B2 (ko)
JP (1) JP6230881B2 (ko)
KR (1) KR101660872B1 (ko)
TW (1) TWI552188B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6209369B2 (ja) * 2013-06-13 2017-10-04 株式会社ニューフレアテクノロジー マルチ荷電粒子ビーム描画方法及びマルチ荷電粒子ビーム描画装置
JP6690984B2 (ja) * 2016-04-15 2020-04-28 株式会社ニューフレアテクノロジー マルチ荷電粒子ビーム露光方法及びマルチ荷電粒子ビームのブランキング装置
JP6847886B2 (ja) 2018-03-20 2021-03-24 株式会社東芝 荷電粒子ビーム偏向デバイス
TWI756562B (zh) 2019-02-28 2022-03-01 日商東芝股份有限公司 多電子束裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5144142A (en) * 1989-05-19 1992-09-01 Fujitsu Limited Blanking aperture array, method for producing blanking aperture array, charged particle beam exposure apparatus and charged particle beam exposure method
US5262341A (en) * 1989-05-19 1993-11-16 Fujitsu Limited Blanking aperture array and charged particle beam exposure method
JP2013093567A (ja) * 2011-10-03 2013-05-16 Param Co Ltd 電子ビーム描画方法および描画装置
JP2013197469A (ja) * 2012-03-22 2013-09-30 Nuflare Technology Inc マルチ荷電粒子ビーム描画装置及びマルチ荷電粒子ビーム描画方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2835140B2 (ja) 1989-05-19 1998-12-14 富士通株式会社 ブランキングアパーチャアレイ、その製造方法、荷電粒子ビーム露光装置及び荷電粒子ビーム露光方法
JPH05325584A (ja) * 1992-05-21 1993-12-10 Fujitsu Ltd 多段シフトレジスタ
JP3394237B2 (ja) 2000-08-10 2003-04-07 株式会社日立製作所 荷電粒子ビーム露光方法及び装置
GB2414111B (en) 2004-04-30 2010-01-27 Ims Nanofabrication Gmbh Advanced pattern definition for particle-beam processing
GB2413694A (en) * 2004-04-30 2005-11-02 Ims Nanofabrication Gmbh Particle-beam exposure apparatus
EP1746630B1 (en) * 2005-07-20 2009-02-25 Carl Zeiss SMS GmbH Charged particle beam exposure system and beam manipulating arrangement
WO2007048433A1 (en) * 2005-10-28 2007-05-03 Carl Zeiss Sms Gmbh Charged particle beam exposure system
JP2010093358A (ja) * 2008-10-03 2010-04-22 Seiko Epson Corp シフトレジスタ回路
JP5525798B2 (ja) * 2009-11-20 2014-06-18 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置およびその帯電効果補正方法
JP5826566B2 (ja) * 2011-09-01 2015-12-02 株式会社ニューフレアテクノロジー マルチ荷電粒子ビーム描画装置及びマルチ荷電粒子ビーム描画方法
JP6128744B2 (ja) * 2012-04-04 2017-05-17 キヤノン株式会社 描画装置、描画方法、および、物品の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5144142A (en) * 1989-05-19 1992-09-01 Fujitsu Limited Blanking aperture array, method for producing blanking aperture array, charged particle beam exposure apparatus and charged particle beam exposure method
US5262341A (en) * 1989-05-19 1993-11-16 Fujitsu Limited Blanking aperture array and charged particle beam exposure method
JP2013093567A (ja) * 2011-10-03 2013-05-16 Param Co Ltd 電子ビーム描画方法および描画装置
JP2013197469A (ja) * 2012-03-22 2013-09-30 Nuflare Technology Inc マルチ荷電粒子ビーム描画装置及びマルチ荷電粒子ビーム描画方法

Also Published As

Publication number Publication date
US9190238B2 (en) 2015-11-17
TWI552188B (zh) 2016-10-01
US20150129773A1 (en) 2015-05-14
JP2015095539A (ja) 2015-05-18
JP6230881B2 (ja) 2017-11-15
TW201532097A (zh) 2015-08-16
KR101660872B1 (ko) 2016-09-28

Similar Documents

Publication Publication Date Title
KR101670975B1 (ko) 멀티 하전 입자빔 묘화 장치 및 멀티 하전 입자빔 묘화 방법
KR101598149B1 (ko) 멀티 하전 입자빔 묘화 방법 및 멀티 하전 입자빔 묘화 장치
KR101633405B1 (ko) 멀티 하전 입자빔 묘화 방법 및 멀티 하전 입자빔 묘화 장치
US9543120B2 (en) Blanking device for multi charged particle beams, and multi charged particle beam writing apparatus
KR101595787B1 (ko) 멀티 하전 입자빔 묘화 방법 및 멀티 하전 입자빔 묘화 장치
US9082581B2 (en) Blanking device for multiple charged particle beams
US10978273B2 (en) Multiple charged particle beam writing method and apparatus using beams for straddling regions
KR101828906B1 (ko) 멀티 하전 입자빔 묘화 방법 및 멀티 하전 입자빔 묘화 장치
KR101660872B1 (ko) 멀티 하전 입자빔의 블랭킹 장치 및 멀티 하전 입자빔 묘화 방법
US10784073B2 (en) Blanking deflector, and multi charged particle beam writing apparatus using three deflector electrodes and a transmission line
KR102320008B1 (ko) 멀티 하전 입자 빔 묘화 장치 및 멀티 하전 입자 빔 묘화 방법
US9679748B2 (en) Multi charged particle beam writing apparatus, and multi charged particle beam writing method
KR101968609B1 (ko) 멀티 하전 입자빔 노광 방법 및 멀티 하전 입자빔의 블랭킹 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190829

Year of fee payment: 4