KR101633405B1 - 멀티 하전 입자빔 묘화 방법 및 멀티 하전 입자빔 묘화 장치 - Google Patents

멀티 하전 입자빔 묘화 방법 및 멀티 하전 입자빔 묘화 장치 Download PDF

Info

Publication number
KR101633405B1
KR101633405B1 KR1020140072120A KR20140072120A KR101633405B1 KR 101633405 B1 KR101633405 B1 KR 101633405B1 KR 1020140072120 A KR1020140072120 A KR 1020140072120A KR 20140072120 A KR20140072120 A KR 20140072120A KR 101633405 B1 KR101633405 B1 KR 101633405B1
Authority
KR
South Korea
Prior art keywords
irradiation
digits
imaging
time
irradiation time
Prior art date
Application number
KR1020140072120A
Other languages
English (en)
Other versions
KR20140145566A (ko
Inventor
히로시 마츠모토
Original Assignee
가부시키가이샤 뉴플레어 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 뉴플레어 테크놀로지 filed Critical 가부시키가이샤 뉴플레어 테크놀로지
Publication of KR20140145566A publication Critical patent/KR20140145566A/ko
Application granted granted Critical
Publication of KR101633405B1 publication Critical patent/KR101633405B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
    • H01J37/3177—Multi-beam, e.g. fly's eye, comb probe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/302—Controlling tubes by external information, e.g. programme control
    • H01J37/3023—Programme control
    • H01J37/3026—Patterning strategy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/304—Controlling tubes by information coming from the objects or from the beam, e.g. correction signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/3175—Lithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/3175—Lithography
    • H01J2237/31761—Patterning strategy
    • H01J2237/31764—Dividing into sub-patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/302—Controlling tubes by external information, e.g. programme control

Landscapes

  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electron Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명의 일태양의 멀티 하전 입자빔 묘화 방법은, 하전 입자빔에 의한 멀티빔을 이용하여 다중 묘화를 행할 시의 시료의 동일 위치를 조사하는 1 개 또는 복수의 대응 빔의 전체 묘화 횟수분의 합계 조사 시간을 양자화 단위로 나눈 계조치를 미리 설정된 자릿수의 2 진수의 값으로 변환하고, 당해 빔의 전체 묘화 횟수분의 조사 단계 전체를 이러한 자릿수 회로 분할한, 변환된 2 진수의 자리마다 당해 자리의 값을 10 진수로 정의했을 경우에 상당하는 계조치에 양자화 단위를 곱한 조사 시간에 각각 설정되는 자릿수 회의 조사 단계의 각 조사 단계 혹은 이러한 자릿수 회의 조사 단계의 일부를 더 분할하여 자릿수 회보다 많아진 복수 회의 조사 단계의 각 조사 단계를, 다중 묘화의 복수의 묘화 처리 중 어느 한 조사 단계로서, 다중 묘화의 묘화 처리마다, 당해 묘화 처리에 해당하는 조사 단계의 조사 시간의 빔을 시료에 조사하는 것을 특징으로 한다.

Description

멀티 하전 입자빔 묘화 방법 및 멀티 하전 입자빔 묘화 장치{MULTI CHARGED PARTICLE BEAM DRAWING METHOD AND MULTI CHARGED PARTICLE BEAM DRAWING DEVICE}
본 발명은, 멀티 하전 입자빔 묘화 방법 및 멀티 하전 입자빔 묘화 장치에 관한 것으로, 예를 들면 멀티빔 묘화에서의 다중 묘화 방법에 관한 것이다.
반도체 디바이스의 미세화의 진전을 담당하는 리소그래피 기술은 반도체 제조 프로세스 중에서도 유일하게 패턴을 생성하는 매우 중요한 프로세스이다. 최근, LSI의 고집적화에 수반하여, 반도체 디바이스에 요구되는 회로 선폭은 해마다 미세화되고 있다. 여기서, 전자선(전자빔) 묘화 기술은 본질적으로 뛰어난 해상성을 가지고 있어, 웨이퍼 등에 전자선을 사용하여 묘화하는 것이 행해지고 있다.
예를 들면, 멀티빔을 사용한 묘화 장치가 있다. 1개의 전자빔으로 묘화할 경우에 비해, 멀티빔을 이용함으로써 한 번에 많은 빔을 조사할 수 있으므로 스루풋을 큰 폭으로 향상시킬 수 있다. 이러한 멀티빔 방식의 묘화 장치에서는, 예를 들면 전자총으로부터 방출된 전자빔을 복수의 홀을 가진 마스크에 통과시켜 멀티빔을 형성하고, 각각 블랭킹 제어되어 차폐되지 않은 각 빔이 광학계로 축소되고, 편향기로 편향되어 시료 상의 원하는 위치로 조사된다(예를 들면, 일본특허공개공보 2006-261342호 참조).
여기서, 멀티빔 묘화에서는, 개개의 빔의 조사량을 조사 시간에 의해 개별로 제어한다. 이러한 각 빔의 조사량을 고정밀도로 제어하기 위해서는, 빔의 ON / OFF를 행하는 블랭킹 제어를 고속으로 행할 필요가 있다. 종래, 멀티빔 방식의 묘화 장치에서는, 멀티빔의 각 블랭킹 전극을 배치한 블랭킹 플레이트에 각 빔용의 블랭킹 제어 회로를 탑재하고 있었다. 그리고, 각 빔에 대하여 비동기로 제어하고 있었다. 예를 들면, 모든 빔의 제어 회로에 빔 ON의 트리거 신호를 보낸다. 각 빔의 제어 회로는 트리거 신호에 의해 빔 ON 전압을 전극에 인가함과 동시에, 조사 시간을 카운터에 의해 카운트하고, 조사 시간이 종료되면 빔 OFF 전압을 인가하고 있었다. 이러한 제어에는, 예를 들면 10 비트의 제어 신호로 제어하고 있었다. 그러나, 블랭킹 플레이트 상에서의 회로를 설치하는 스페이스 및 사용 가능한 전류량에 제한이 있기 때문에, 제어 신호의 정보량에 대하여 간단한 회로로 할 수 밖에 없어, 고속의 동작이 가능한 블랭킹 회로를 내장하는 것이 곤란했다. 또한, 블랭킹 플레이트에 각 빔용의 블랭킹 제어 회로를 탑재함으로써, 멀티빔의 피치를 좁히는 것에의 제한도 되고 있었다. 한편, 회로를 설치하는 스페이스를 확보하기 위하여, 각 빔의 제어 회로를 묘화 장치 본체의 외부에 배치하고, 배선으로 접속할 경우, 배선이 길어지기 때문에 크로스 토크의 문제가 보다 현저해진다고 하는 문제가 있었다.
본 발명은, 상기 문제를 해결 가능한 멀티 하전 입자빔 묘화 방법 및 멀티 하전 입자빔 묘화 장치를 제공한다.
본 발명의 일태양의 멀티 하전 입자빔 묘화 방법은,
하전 입자빔에 의한 멀티빔을 이용하여 다중 묘화를 행할 시의 시료의 동일 위치를 조사하는 1개 또는 복수의 대응 빔의 전체 묘화 횟수분의 합계 조사 시간을 양자화 단위로 나눈 계조치를 미리 설정된 자릿수의 2 진수의 값으로 변환하고,
상기 빔의 전체 묘화 횟수분의 조사 단계 전체를 이러한 자릿수 회로 분할한, 변환된 2 진수의 자리마다 상기 자리의 값을 10 진수로 정의했을 경우에 상당하는 계조치에 양자화 단위를 곱한 조사 시간에 각각 설정되는 자릿수 회의 조사 단계의 각 조사 단계 혹은 이러한 자릿수 회의 조사 단계의 일부를 더 분할하여 자릿수 회보다 많아진 복수 회의 조사 단계의 각 조사 단계를, 다중 묘화의 복수의 묘화 처리중 어느 한 조사 단계로서, 다중 묘화의 묘화 처리마다, 상기 묘화 처리에 해당하는 조사 단계의 조사 시간의 빔을 시료에 조사하는 것을 특징으로 한다.
본 발명의 다른 태양의 멀티 하전 입자빔 묘화 방법은,
하전 입자빔에 의한 멀티빔을 이용하여, 빔 편향 영역의 위치를 이동시키면서 행하는 복수의 제1 묘화 처리와, 상기 제1 묘화 처리마다 상기 빔 편향 영역의 위치를 이동시키지 않고 행하는 복수의 제2 묘화 처리를 조합한 다중 묘화를 행할 시의 시료의 동일 위치를 조사하는 1 개 또는 복수의 대응 빔의 전체 묘화 횟수분의 합계 조사 시간을 복수의 제1 묘화 처리마다 배분한 조사 시간을 양자화 단위로 나눈 계조치를 미리 설정된 자릿수의 2 진수의 값으로 변환하고,
상기 빔의 복수의 제2 묘화 처리분의 조사 단계 전체를 이러한 자릿수 회로 분할한, 변환된 2 진수의 자리마다 상기 자리의 값을 10 진수로 정의했을 경우에 상당하는 계조치에 양자화 단위를 곱한 조사 시간에 각각 설정되는 자릿수 회의 조사 단계의 각 조사 단계 혹은 이러한 자릿수 회의 조사 단계의 일부를 더 분할하여 자릿수 회보다 많아진 복수 회의 조사 단계의 각 조사 단계를, 복수의 제2 묘화 처리 중 어느 한 조사 단계로서, 다중 묘화의 복수의 제1 묘화 처리의 제1 묘화 처리마다, 또한 복수의 제2 묘화 처리의 제2 묘화 처리마다, 상기 묘화 처리에 해당하는 조사 단계의 조사 시간의 빔을 시료에 조사하는 것을 특징으로 한다.
본 발명의 일태양의 멀티 하전 입자빔 묘화 장치는,
시료를 재치하는, 연속 이동 가능한 스테이지와,
하전 입자빔을 방출하는 방출부와,
복수의 개구부가 형성되고, 복수의 개구부 전체가 포함되는 영역에 하전 입자빔의 조사를 받아, 복수의 개구부를 하전 입자빔의 일부가 각각 통과함으로써, 멀티빔을 형성하는 애퍼처 부재와,
애퍼처 부재의 복수의 개구부를 통과한 멀티빔 중, 각각 대응하는 빔의 블랭킹 편향을 행하는 복수의 블랭커와,
복수의 블랭커에 의해 빔 OFF의 상태가 되도록 편향된 각 빔을 차폐하는 블랭킹 애퍼처 부재와,
멀티빔을 이용하여 다중 묘화를 행할 시의 시료의 동일 위치를 조사하는 대응 빔의 전체 묘화 횟수분의 합계 조사 시간을 양자화 단위로 나눈 계조치를 미리 설정된 자릿수의 2 진수의 값으로 변환하는 변환부와,
상기 빔의 전체 묘화 횟수분의 조사 단계 전체를 이러한 자릿수 회로 분할한, 변환된 2 진수의 자리마다 상기 자리의 값을 10 진수로 정의했을 경우에 상당하는 계조치에 양자화 단위를 곱한 조사 시간에 각각 설정되는 자릿수 회의 조사 단계의 각 조사 단계 혹은 이러한 자릿수 회의 조사 단계의 일부를 더 분할하여 자릿수 회보다 많아진 복수 회의 조사 단계의 각 조사 단계를, 다중 묘화의 복수의 묘화 처리 중 어느 한 조사 단계로서, 다중 묘화의 묘화 처리마다, 상기 묘화 처리에 해당하는 조사 단계의 조사 시간의 빔을 시료에 조사하도록 복수의 블랭커의 대응하는 블랭커를 제어하는 편향 제어부
를 구비한 것을 특징으로 한다.
도 1은 실시예 1에서의 묘화 장치의 구성을 도시한 개념도이다.
도 2a와 도 2b는 실시예 1에서의 애퍼처 부재의 구성을 도시한 개념도이다.
도 3은 실시예 1에서의 블랭킹 플레이트의 구성을 도시한 개념도이다.
도 4는 실시예 1에서의 블랭킹 플레이트의 구성을 도시한 상면 개념도이다.
도 5는 실시예 1에서의 개별 블랭킹 제어 회로와 공통 블랭킹 제어 회로의 내부 구성을 도시한 개념도이다.
도 6은 실시예 1에서의 묘화 동작의 일례를 설명하기 위한 개념도이다.
도 7은 실시예 1에서의 묘화 방법의 주요부 공정을 나타낸 순서도이다.
도 8은 실시예 1에서의 자릿수(n) = 10으로 할 경우의 각 자릿수와 각 자리의 조사 시간의 관계를 나타낸 비트 가공 테이블의 일례를 나타낸 도이다.
도 9는 실시예 1에서의 그룹화된 노광 테이블의 일례를 나타낸 도이다.
도 10은 실시예 1의 비교예에서의 묘화 패스 테이블의 일례를 나타낸 도이다.
도 11은 실시예 1에서의 묘화 패스 테이블의 일례를 나타낸 도이다.
도 12a와 도 12b는 실시예 1에서의 비트 가공 테이블 작성부와 노광 테이블 작성부의 내부 구성을 나타낸 도이다.
도 13은 실시예 1에서의 비트 가공 테이블과 노광 테이블과 묘화 패스 테이블의 작성 방법을 나타낸 순서도이다.
도 14는 실시예 1에서의 자릿수(n) = 10으로 할 경우의 분할 후의 각 자릿수와 각 자리의 조사 시간의 관계를 나타낸 비트 가공 테이블의 다른 일례를 나타낸 도이다.
도 15는 실시예 1에서의 그룹화된 노광 테이블의 다른 일례를 나타낸 도이다.
도 16은 실시예 1에서의 묘화 패스 테이블의 다른 일례를 나타낸 도이다.
도 17은 실시예 1에서의 전체 묘화 패스 중인 것 중 1 회의 묘화 패스에서의 조사 단계에 대한 빔 ON / OFF 전환 동작을 나타낸 타이밍 차트도이다.
도 18은 실시예 1에서의 블랭킹 동작을 설명하기 위한 개념도이다.
도 19a ~ 도 19c는 실시예 1에서의 스트라이프 내의 묘화 동작의 일례를 설명하기 위한 개념도이다.
도 20a ~ 도 20c는 실시예 1에서의 스트라이프 내의 묘화 동작의 일례를 설명하기 위한 개념도이다.
도 21a ~ 도 21c는 실시예 1에서의 스트라이프 내의 묘화 동작의 다른 일례를 설명하기 위한 개념도이다.
도 22a ~ 도 22c는 실시예 1에서의 스트라이프 내의 묘화 동작의 다른 일례를 설명하기 위한 개념도이다.
도 23은 실시예 2에서의 묘화 동작을 설명하기 위한 개념도이다.
도 24는 실시예 2에서의 y 방향만 위치를 이동시켜 다중 묘화를 행할 경우의 묘화 패스 테이블의 일례를 나타낸 도이다.
도 25는 실시예 2에서의 y 방향만 위치를 이동시켜 다중 묘화를 행할 경우의 묘화 패스 테이블의 다른 일례를 나타낸 도이다.
도 26은 실시예 3에서의 묘화 장치의 구성을 도시한 개념도이다.
도 27은 실시예 3에서의 개별 블랭킹 제어 회로와 공통 블랭킹 제어 회로의 내부 구성을 도시한 개념도이다.
도 28은 실시예 4에서의 로직 회로와 블랭킹 플레이트(204)의 배치 상황을 설명하기 위한 개념도이다.
우선, 각 빔의 샷마다, 1 샷당 조사 시간을 2 진수로 변환하고, 1 샷당 빔의 조사를, 변환된 2 진수의 각 자리의 값을 각각 10 진수로 정의했을 경우에 상당하는 조사 시간으로서 각 자리를 조합한 자릿수 회의 조사 단계로 분할하여, 조사를 행하는 방법을 검토했다.
한편, 멀티빔 묘화에서는, 레지스트 히팅 등의 영향을 억제하기 위하여 필요한 조사량을 복수 회의 묘화(노광)으로 나누어 행하는 다중 묘화가 행해진다. 이러한 다중 묘화에서는, 스트라이프 단위 혹은 기판 단위로 묘화를 반복한다. 묘화 처리마다, 이러한 자릿수 회의 조사 단계의 노광을 행하면, 다중 묘화의 패스수(묘화 처리수)가 증가한 만큼, 데이터 전송량 및 조사 단계수가 증가한다고 하는 문제가 있었다. 이 때문에, 향상된 개량이 요구되고 있다.
이하, 실시예에서는, 다중 묘화에서, 회로 설치 스페이스의 제한을 유지하고, 조사량 제어의 정밀도를 향상시키면서, 데이터 전송량 및 조사 단계수를 저감시키는 것이 가능한 묘화 장치 및 방법에 대하여 설명한다.
이하, 실시예에서는, 하전 입자빔의 일례로서, 전자빔을 이용한 구성에 대하여 설명한다. 단, 하전 입자빔은 전자빔에 한정되지 않고, 이온빔 등의 하전 입자를 이용한 빔이어도 상관없다.
실시예 1.
도 1은, 실시예 1에서의 묘화 장치의 구성을 도시한 개념도이다. 도 1에서 묘화 장치(100)는 묘화부(150)와 제어부(160)를 구비하고 있다. 묘화 장치(100)는 멀티 하전 입자빔 묘화 장치의 일례이다. 묘화부(150)는 전자 경통(102)과 묘화실(103)을 구비하고 있다. 전자 경통(102) 내에는 전자총(201), 조명 렌즈(202), 애퍼처 부재(203), 블랭킹 플레이트(204), 축소 렌즈(205), 편향기(212), 제한 애퍼처 부재(206), 대물 렌즈(207) 및 편향기(208)가 배치되어 있다. 묘화실(103) 내에는 XY 스테이지(105)가 배치된다. XY 스테이지(105) 상에는, 묘화 시에는 묘화 대상 기판이 되는 마스크 등의 시료(101)가 배치된다. 시료(101)에는 반도체 장치를 제조할 시의 노광용 마스크, 혹은 반도체 장치가 제조되는 반도체 기판(실리콘 웨이퍼) 등이 포함된다. 또한 시료(101)에는, 레지스트가 도포된, 아직 아무것도 묘화되지 않은 마스크 블랭크스가 포함된다. XY 스테이지(105) 상에는, 또한 XY 스테이지(105)의 위치 측정용의 미러(210)가 배치된다.
제어부(160)는 제어 계산기(110), 메모리(112), 편향 제어 회로(130), 로직 회로(132), 스테이지 위치 측정부(139) 및 자기 디스크 장치 등의 기억 장치(140, 142, 144)를 가지고 있다. 제어 계산기(110), 메모리(112), 편향 제어 회로(130), 스테이지 위치 측정부(139) 및 기억 장치(140, 142, 144)는, 도시하지 않은 버스를 개재하여 서로 접속되어 있다. 기억 장치(140)(기억부)에는, 묘화 데이터가 외부로부터 입력되고, 저장되어 있다.
제어 계산기(110) 내에는 면적 밀도 산출부(60), 조사 시간 산출부(62), 계조치 산출부(64), 비트 변환부(66), 비트 가공부(70), 묘화 제어부(72), 비트 가공 테이블 작성부(73), 노광 테이블 작성부(74), 묘화 패스 테이블 작성부(76) 및 전송 처리부(68)가 배치되어 있다. 면적 밀도 산출부(60), 조사 시간 산출부(62), 계조치 산출부(64), 비트 변환부(66), 비트 가공부(70), 묘화 제어부(72), 비트 가공 테이블 작성부(73), 노광 테이블 작성부(74), 묘화 패스 테이블 작성부(76) 및 전송 처리부(68)와 같은 각 기능은 전기 회로 등의 하드웨어로 구성되어도 되고, 이들의 기능을 실행하는 프로그램 등의 소프트웨어로 구성되어도 된다. 혹은, 하드웨어와 소프트웨어의 조합에 의해 구성되어도 된다. 면적 밀도 산출부(60), 조사 시간 산출부(62), 계조치 산출부(64), 비트 변환부(66), 비트 가공부(70), 묘화 제어부(72), 비트 가공 테이블 작성부(73), 노광 테이블 작성부(74), 묘화 패스 테이블 작성부(76) 및 전송 처리부(68)에 입출력되는 정보 및 연산 중의 정보는 메모리(112)에 그때마다 저장된다.
여기서 도 1에서는, 실시예 1을 설명함에 있어 필요한 구성을 기재하고 있다. 묘화 장치(100)에 있어, 통상, 필요한 그 외의 구성을 구비하고 있어도 상관없다.
도 2a와 도 2b는, 실시예 1에서의 애퍼처 부재의 구성을 도시한 개념도이다. 도 2a에서, 애퍼처 부재(203)에는, 종(y 방향) m 열 × 횡(x 방향) n 열(m, n ≥ 2)의 홀(개구부)(22)이 소정의 배열 피치로 매트릭스 형상으로 형성되어 있다. 도 2a에서는, 예를 들면 512 × 8 열의 홀(22)이 형성된다. 각 홀(22)은, 모두 동일 치수 형상의 직사각형으로 형성된다. 혹은, 동일 외경의 원형이어도 상관없다. 여기서는, y 방향의 각 열에 대하여, x 방향으로 A부터 H까지의 8 개의 홀(22)이 각각 형성되는 예가 나타나 있다. 이들 복수의 홀(22)을 전자빔(200)의 일부가 각각 통과함으로써, 멀티빔(20)이 형성되게 된다. 여기서는, 종횡(x, y 방향)이 모두 2 열 이상의 홀(22)이 배치된 예를 나타냈지만, 이에 한정되지 않는다. 예를 들면, 종횡(x, y 방향) 어느 일방이 복수열이고 타방은 1 열 뿐이어도 상관없다. 또한, 홀(22)의 배열의 방법은, 도 2a와 같이, 종횡이 격자 형상으로 배치되는 경우에 한정되지 않는다. 도 2b에 도시한 바와 같이, 예를 들면 종 방향(y 방향) 1 단째의 열과 2 단째의 열의 홀끼리가, 횡 방향(x 방향)으로 치수(a)만큼 어긋나 배치되어도 된다. 마찬가지로, 종 방향(y 방향) 2 단째의 열과 3 단째의 열의 홀끼리가, 횡 방향(x 방향)으로 치수(b)만큼 어긋나 배치되어도 된다.
도 3은 실시예 1에서의 블랭킹 플레이트의 구성을 도시한 개념도이다.
도 4는 실시예 1에서의 블랭킹 플레이트의 구성을 도시한 상면 개념도이다.
블랭킹 플레이트(204)에는, 애퍼처 부재(203)의 각 홀(22)의 배치 위치에 맞추어 통과홀이 형성되고, 각 통과홀에는, 쌍이 되는 2 개의 전극(24, 26)의 조(블랭커 : 블랭킹 편향기)가 각각 배치된다. 각 빔용의 2 개의 전극(24, 26)의 일방(예를 들면, 전극(24))에는 전압을 인가하는 앰프(46)가 각각 배치된다. 그리고, 각 빔용의 앰프(46)에는, 각각 독립으로 로직 회로(41)가 배치된다. 각 빔용의 2 개의 전극(24, 26)의 타방(예를 들면, 전극 26)은 접지된다. 각 통과홀을 통과하는 전자빔(20)은, 각각 독립으로 이러한 쌍이 되는 2 개의 전극(24, 26)에 인가되는 전압에 의해 편향된다. 이러한 편향에 의해 블랭킹 제어된다. 이와 같이, 복수의 블랭커가, 애퍼처 부재(203)의 복수의 홀(22)(개구부)을 통과한 멀티빔 중, 각각 대응하는 빔의 블랭킹 편향을 행한다.
도 5는, 실시예 1에서의 개별 블랭킹 제어 회로와 공통 블랭킹 제어 회로의 내부 구성을 도시한 개념도이다. 도 5에서, 묘화 장치(100) 본체 내의 블랭킹 플레이트(204)에 배치된 개별 블랭킹 제어용의 각 로직 회로(41)에는, 시프트 레지스터(40), 레지스터(42), 셀렉터(48) 및 AND 연산기(44)(논리적 연산기)가 배치된다. 또한 AND 연산기(44)에 대해서는 생략해도 상관없다. 실시예 1에서는, 종래, 예를 들면 10 비트의 제어 신호에 의해 제어되고 있던 각 빔용의 개별 블랭킹 제어를, 예를 들면 2 비트의 제어 신호에 의해 제어한다. 즉, 시프트 레지스터(40), 레지스터(42), 셀렉터(48) 및 AND 연산기(44)에는, 예를 들면 2 비트의 제어 신호가 입출력된다. 제어 신호의 정보량이 적은 점에서, 제어 회로의 설치 면적을 작게 할 수 있다. 환언하면, 설치 스페이스가 좁은 블랭킹 플레이트(204) 상에 로직 회로를 배치할 경우라도, 보다 작은 빔 피치로 보다 많은 빔을 배치할 수 있다. 이는 블랭킹 플레이트를 투과하는 전류량을 증가시키고, 즉 묘화 스루풋을 향상시킬 수 있다.
또한, 공통 블랭킹용의 편향기(212)에는 앰프가 배치되고, 로직 회로(132)에는 레지스터(50) 및 카운터(52)가 배치된다. 이쪽은, 동시에 복수의 상이한 제어를 행하는 것은 아니고, ON / OFF 제어를 행하는 1 회로면 되기 때문에, 고속으로 응답시키기 위한 회로를 배치할 경우에도 설치 스페이스, 회로의 사용 전류의 제한의 문제가 발생하지 않는다. 따라서 이 앰프는 블랭킹 애퍼처 상에 실현할 수 있는 앰프보다 현격히 고속으로 동작한다. 이 앰프는 예를 들면, 10 비트의 제어 신호에 의해 제어한다. 즉, 레지스터(50) 및 카운터(52)에는 예를 들면 10 비트의 제어 신호가 입출력된다.
실시예 1에서는, 상술한 개별 블랭킹 제어용의 각 로직 회로(41)에 의한 빔 ON / OFF 제어와, 멀티빔 전체를 일괄하여 블랭킹 제어하는 공통 블랭킹 제어용의 로직 회로(132)에 의한 빔 ON / OFF 제어의 양방을 이용하여, 각 빔의 블랭킹 제어를 행한다.
도 6은, 실시예 1에서의 묘화 동작의 일례를 설명하기 위한 개념도이다. 도 6에 도시한 바와 같이, 시료(101)의 묘화 영역(30)은, 예를 들면 y 방향을 향해 소정의 폭으로 직사각형 형상의 복수의 스트라이프 영역(32)으로 가상 분할된다. 이러한 각 스트라이프 영역(32)은 묘화 단위 영역이 된다. 우선, XY 스테이지(105)를 이동시켜, 제1 번째의 스트라이프 영역(32)의 좌단, 혹은 더 좌측의 위치에 1 회의 멀티빔(20)의 조사로 조사 가능한 조사 영역이 위치하도록 조정하고, 묘화가 개시된다. 제1 번째의 스트라이프 영역(32)을 묘화할 시에는, XY 스테이지(105)를 예를 들면 -x 방향으로 이동시킴으로써, 상대적으로 x 방향으로 묘화를 진행시킨다. XY 스테이지(105)는 소정의 속도로 예를 들면 연속 이동시킨다. 다중 묘화의 1 패스째(1 회째의 묘화 처리)에서의 1 번째의 스트라이프 영역(32)의 묘화 종료 후, 재차, 1 번째의 스트라이프 영역(32)의 좌단으로 돌아와, 다중 묘화의 2 패스째(2 회째의 묘화 처리)에서의 1 번째의 스트라이프 영역(32)의 묘화를 행한다. 마찬가지로, 다중 묘화의 패스수분만큼 1 번째의 스트라이프 영역(32)의 묘화를 반복한다. 전체 패스수분의 1 번째의 스트라이프 영역(32)의 묘화 종료 후, 스테이지 위치를 -y 방향으로 이동시켜, 제2 번째의 스트라이프 영역(32)의 우단, 혹은 더 우측의 위치에 조사 영역이 상대적으로 y 방향에 위치하도록 조정하고, 이번에는, XY 스테이지(105)를 예를 들면 x 방향으로 이동시킴으로써, -x 방향을 향해 마찬가지로 묘화를 행한다. 다중 묘화의 1 패스째(1 회째의 묘화 처리)에서의 2 번째의 스트라이프 영역(32)의 묘화 종료 후, 재차, 2 번째의 스트라이프 영역(32)의 우단으로 돌아와, 다중 묘화의 2 패스째(2 회째의 묘화 처리)에서의 2 번째의 스트라이프 영역(32)의 묘화를 행한다. 마찬가지로, 다중 묘화의 패스수분만큼 2 번째의 스트라이프 영역(32)의 묘화를 반복한다. 전체 패스수분의 2 번째의 스트라이프 영역(32)의 묘화 종료 후, 스테이지 위치를 -y 방향으로 이동시켜, 제3 번째의 스트라이프 영역(32)의 좌단, 혹은 더 좌측의 위치에 조사 영역이 상대적으로 y 방향에 위치하도록 조정한다. 그리고 이번에는, XY 스테이지(105)를 예를 들면 -x 방향으로 이동시킴으로써, x 방향을 향해 마찬가지로 제3 번째의 스트라이프 영역(32)의 묘화를 행한다. 그리고, 다중 묘화의 패스수분만큼 3 번째의 스트라이프 영역(32)의 묘화를 반복한다. 전체 패스수분의 3 번째의 스트라이프 영역(32)의 묘화 종료 후, 제4 번째의 스트라이프 영역(32)에서는, -x 방향을 향해 묘화하는 것과 같이, 교호로 방향을 변경하면서 묘화함으로써 묘화 시간을 단축할 수 있다. 단, 이러한 교호로 방향을 변경하면서 묘화하는 경우에 한정되지 않고, 각 스트라이프 영역(32)을 묘화할 시, 동일 방향을 향해 묘화를 진행시키도록 해도 상관없다. 1 회의 샷으로는, 애퍼처 부재(203)의 각 홀(22)을 통과함으로써 형성된 멀티빔에 의해, 각 홀(22)과 동일 수의 복수의 샷 패턴이 한 번에 형성된다.
도 6에서는, 스트라이프 영역(32) 단위로 묘화 처리를 반복하는 다중 묘화의 예를 설명했지만, 이에 한정되지 않는다. 시료(101)(기판) 단위로 묘화 처리를 반복하는 다중 묘화의 방법이어도 상관없다. 혹은, 스트라이프 영역(32) 내의 소정 영역 단위로 묘화 처리를 반복하는 다중 묘화의 방법이어도 상관없다. 소정 영역으로서, 예를 들면 멀티빔으로 한 번에 조사 가능한 x 방향 폭으로 스트라이프 영역(32) 내를 분할한 영역을 이용해도 된다.
도 7은, 실시예 1에서의 묘화 방법의 주요부 공정을 나타낸 순서도이다. 도 7에서, 실시예 1에서의 묘화 방법은, 패턴 면적 밀도 산출 공정(S102)과, 전체 샷 시간(합계 조사 시간)(T) 산출 공정(S104)과, 계조치(N) 산출 공정(S106)과, 2 진수 변환 공정(S108)과, 조사 시간 배열 데이터 가공 공정(S109)과, 조사 시간 배열 데이터 출력 공정(S110)과, 대상 묘화 패스 데이터 전송 공정(S112)과, 대상 묘화 패스의 묘화 공정(S114)과, 판정 공정(S120)과, 묘화 패스 변경 공정(S122)이라고 하는 일련의 공정을 실시한다. 대상 그룹의 조사 시간에 의한 묘화 공정(S114)은, 그 내부 공정으로서, 개별 빔 ON / OFF 전환 공정(S116)과, 공통 빔 ON / OFF 전환 공정(S118)이라고 하는 일련의 공정을 실시한다. 실시예 1에서 판정 공정(S124)은 생략해도 된다. 판정 공정(S124)에 대해서는 실시예 2에서 설명한다.
패턴 면적 밀도 산출 공정(S102)으로서, 면적 밀도 산출부(60)는, 기억 장치(140)로부터 묘화 데이터를 독출하고, 시료(101)의 묘화 영역, 혹은 묘화되는 칩 영역이 메시 형상으로 가상 분할된 복수의 메시 영역의 메시 영역마다 그 내부에 배치되는 패턴의 면적 밀도를 산출한다. 예를 들면, 우선, 시료(101)의 묘화 영역, 혹은 묘화되는 칩 영역을 소정의 폭으로 직사각형 형상의 스트라이프 영역으로 분할한다. 그리고, 각 스트라이프 영역을 상술한 복수의 메시 영역으로 가상 분할한다. 메시 영역의 사이즈는, 예를 들면 빔 사이즈, 혹은 그 이하의 사이즈이면 적합하다. 예를 들면, 10 nm정도의 사이즈로 하면 적합하다. 면적 밀도 산출부(60)는, 예를 들면 스트라이프 영역마다 기억 장치(140)로부터 대응하는 묘화 데이터를 독출하고, 묘화 데이터 내에 정의된 복수의 도형 패턴을 메시 영역에 할당한다. 그리고, 메시 영역마다 배치되는 도형 패턴의 면적 밀도를 산출하면 된다.
합계 샷 시간(합계 조사 시간)(T) 산출 공정(S104)으로서, 조사 시간 산출부(62)는, 소정의 사이즈의 메시 영역마다, 전자빔에 의한 멀티빔을 이용하여 다중 묘화를 행할 시의 시료(101)의 동일 위치를 조사하는 대응 빔의 전체 패스(전체 묘화 횟수)분의 합계 조사 시간(T)(샷 시간, 혹은 노광 시간이라고도 함. 이하 동일)을 산출한다. 대응 빔은 멀티빔의 특정의 하나여도 되고, 복수여도 된다. 복수의 경우, 복수의 빔이, 각각 상이한 시각에, 시료 상의 동일 개소를 노광하게 된다. 기준이 되는 합계 조사 시간(T)은, 산출된 패턴의 면적 밀도에 비례하여 구하면 적합하다. 또한, 최종적으로 산출되는 합계 조사 시간(T)은, 도시하지 않은 근접 효과, 포깅 효과, 로딩 효과 등의 치수 변동을 일으키는 현상에 대한 치수 변동분을 조사량에 의해 보정한 보정 후의 조사량에 상당하는 시간으로 하면 적합하다. 합계 조사 시간(T)을 정의하는 복수의 메시 영역과 패턴의 면적 밀도를 정의한 복수의 메시 영역은 동일 사이즈여도 되고, 상이한 사이즈로 구성되어도 상관없다. 상이한 사이즈로 구성되어 있을 경우에는, 선형 보간 등에 의해 면적 밀도를 보간한 후, 각 합계 조사 시간(T)을 구하면 된다. 메시 영역마다의 합계 조사 시간(T)은 합계 조사 시간 맵에 정의되고, 합계 조사 시간 맵이 예를 들면 기억 장치(142)에 저장된다.
계조치(N) 산출 공정(S106)으로서, 계조치 산출부(64)는, 합계 조사 시간 맵에 정의된 메시 영역마다의 합계 조사 시간(T)을 소정의 양자화 단위(Δ)를 이용하여 정의할 시의 정수의 계조치(N)를 산출한다. 합계 조사 시간(T)은 다음의 식(1)으로 정의된다.
(1)
Figure 112014055400643-pat00001
따라서 계조치(N)는, 조사 시간(T)을 양자화 단위(Δ)로 나눈 정수의 값으로서 정의된다. 양자화 단위(Δ)는 다양하게 설정 가능하지만, 예를 들면 1 ns(나노초) 등으로 정의할 수 있다. 양자화 단위(Δ)는, 예를 들면 1 ~ 10 ns의 값을 이용하면 적합하다. Δ는, 카운터로 제어할 경우의 클록 주기 등, 제어상의 양자화 단위를 의미한다.
2 진수 변환 공정(S108)으로서, 비트 변환부(66)는, 샷 위치마다, 멀티빔을 이용하여 다중 묘화를 행할 시의 시료(101)의 동일 위치를 조사하는 대응 빔의 전체 묘화 횟수분의 합계 조사 시간을 양자화 단위(Δ)로 나눈 계조치(N)를 미리 설정된 자릿수(n)의 2 진수의 값으로 변환한다. 예를 들면, N = 50이면 50 = 21 + 24 + 25이므로, 예를 들면 10 자리의 2 진수의 값으로 변환하면 "0000110010"이 된다. 예를 들면, N = 500이면 마찬가지로 "0111110100"이 된다. 예를 들면, N = 700이면 마찬가지로"1010111100"이 된다. 예를 들면, N = 1023이면, 마찬가지로 "1111111111"이 된다. 이에 의해, 합계 조사 시간(T)은 다음의 식(2)으로 정의된다.
(2)
Figure 112014055400643-pat00002
ak는, 계조치(N)를 2 진수로 정의한 경우의 각 자리의 값(1 또는 0)을 나타낸다. 자릿수(n)는 2 자리 이상이면 되지만, 바람직하게는 4 자리 이상, 보다 바람직하게는 8 자리 이상이 적합하다.
실시예 1에서는, 당해 빔의 전체 묘화 횟수분의 조사 단계 전체를, 변환된 2 진수의 자리마다 당해 자리의 값을 10 진수로 정의했을 경우에 상당하는 계조치에 양자화 단위를 곱한 조사 시간에 각각 설정되는 자릿수(n) 회의 조사 단계로 분할한다. 환언하면, 다중 묘화에서의 전체 패스의 조사 단계 전체를 Δa020, Δa121, ···, Δak2k, ···, Δan -12n-1, 의 각 조사 시간의 복수의 조사 단계로 분할한다. 자릿수(n) = 10으로 할 경우, 전체 패스의 조사 단계 전체는 10 회의 조사 단계로 분할된다.
도 8은, 실시예 1에서의 자릿수(n) = 10으로 할 경우의 각 자릿수와 각 자리의 조사 시간의 관계를 나타낸 비트 가공 테이블의 일례를 나타낸 도이다. 도 8에서, 1 자리째(k = 0)(1 비트째)의 조사 시간은 Δ, 2 자리째(k = 1)(2 비트째)의 조사 시간은 2Δ, 3 자리째(k = 2)(3 비트째)의 조사 시간은 4Δ, 4 자리째(k = 3)(4 비트째)의 조사 시간은 8Δ, ···, 10 자리째(k = 9)(10 비트째)의 조사 시간이 512Δ가 된다.
예를 들면, 자릿수(n) = 10으로 할 경우, N = 700이면, 10 자리째(10 비트째)의 조사 시간이 Δ × 512가 된다. 9 자리째(9 비트째)의 조사 시간이 Δ × 0 = 0이 된다. 8 자리째(8 비트째)의 조사 시간이 Δ × 128이 된다. 7 자리째(7 비트째)의 조사 시간이 Δ × 0 = 0이 된다. 6 자리째(6 비트째)의 조사 시간이 Δ × 32가 된다. 5 자리째(5 비트째)의 조사 시간이 Δ × 16이 된다. 4 자리째(4 비트째)의 조사 시간이 Δ × 816이 된다. 3 자리째(3 비트째)의 조사 시간이 Δ × 4가 된다. 2 자리째(2 비트째)의 조사 시간이 Δ × 0 = 0이 된다. 1 자리째(1 비트째)의 조사 시간이 Δ × 0 = 0이 된다. 이들 합계 시간은 700Δ이다.
그리고, 예를 들면 자릿수가 큰 것부터 차례로 조사할 경우, 예를 들면 Δ = 1 ns로 하면, 1 회째의 조사 단계가 512 ns(빔 ON)의 조사가 된다. 2 회째의 조사 단계가 0 ns(빔 OFF)의 조사가 된다. 3 회째의 조사 단계가 128 ns(빔 ON)의 조사가 된다. 4 회째의 조사 단계가 0 ns(빔 OFF)의 조사가 된다. 5 회째의 조사 단계가 32 ns(빔 ON)의 조사가 된다. 6 회째의 조사 단계가 16 ns(빔 ON)의 조사가 된다. 7 회째의 조사 단계가 8 ns(빔 ON)의 조사가 된다. 8 회째의 조사 단계가 4 ns(빔 ON)의 조사가 된다. 9 회째의 조사 단계가 0 ns(빔 OFF)의 조사가 된다. 10 회째의 조사 단계가 0 ns(빔 OFF)의 조사가 된다.
실시예 1에서는, 이러한 n 회의 조사 단계를 설정된 패스수의 각 패스로 분배한다.
도 9는, 실시예 1에서의 그룹화된 노광 테이블의 일례를 나타낸 도이다. 도 9에서는, 도 8과 마찬가지로, n = 10의 경우를 나타내고 있다. 도 9의 예에서는, 그룹화된 조사 시간의 합계 간의 차가 보다 균일하게 근접하도록, 노광 공정(1)으로서, 도 8의 비트 가공 테이블의 1 자리째(k = 0)(1 비트째)와 10 자리째(k = 9)(10 비트째)로 그룹(1)을 구성한다. 노광 공정(2)으로서, 2 자리째(k = 1)(2 비트째)와 9 자리째(k = 8)(9 비트째)로 그룹(2)을 구성한다. 노광 공정(3)으로서, 3 자리째(k = 2)(3 비트째)와 8 자리째(k = 7)(8 비트째)로 그룹(3)을 구성한다. 노광 공정(4)으로서, 4 자리째(k = 3)(4 비트째)와 7 자리째(k = 6)(7 비트째)로 그룹(4)을 구성한다. 노광 공정(5)으로서, 5 자리째(k = 4)(5 비트째)와 6 자리째(k = 5)(6 비트째)로 그룹(5)을 구성한다.
도 10은, 실시예 1의 비교예에서의 묘화 패스 테이블의 일례를 나타낸 도이다. 도 10에서는, 도 8, 9와 마찬가지로, n = 10인 경우를 나타내고 있다. 도 10에서는, 다중 묘화의 전체 패스분이 아닌, 각 패스의 조사 시간을 도 8에 나타낸 n 회의 조사 단계로 각각 분할하고, 도 9에 나타낸 그룹화를 행한 경우를 나타내고 있다. 도 10의 비교예에서는, 다중 묘화의 패스마다, 매회, 노광 공정(1 ~ 5)의 n 회의 조사 단계를 실시하게 된다. 이 때문에, 조사 단계수와 그에 수반하는 각 조사 단계의 데이터 전송량이 패스수에 따라 증가하게 된다.
도 11은, 실시예 1에서의 묘화 패스 테이블의 일례를 나타낸 도이다. 도 11에서는, 도 8, 9와 마찬가지로, n = 10인 경우를 나타내고 있다. 실시예 1에서는, 다중 묘화의 전체 패스분의 조사 시간을 도 8에 나타낸 n 회의 조사 단계로 분할하고 있으므로, 도 9에 나타낸 각 노광 공정을 다중 묘화의 각 묘화 패스 중 어느 하나에 분배하면 된다. 도 11의 예에서는, 1 패스째(1 회째의 묘화 처리)가 되는 묘화 패스(1)로서, 노광 공정(1)의 각 자리를 할당한다. 2 패스째(2 회째의 묘화 처리)가 되는 묘화 패스(2)로서, 노광 공정(2)의 각 자리를 할당한다. 3 패스째(3 회째의 묘화 처리)가 되는 묘화 패스(3)로서, 노광 공정(3)의 각 자리를 할당한다. 4 패스째(4 회째의 묘화 처리)가 되는 묘화 패스(4)로서, 노광 공정(4, 5)의 각 자리를 할당한다. 이에 의해, 다중 묘화에서의 패스수(다중도)가 증가해도, 그에 수반하는 조사 단계수의 증가와 각 조사 단계의 데이터 전송량의 증가를 방지할 수 있다. 실시예 1에서는, 다중 묘화의 각 묘화 처리 중 하나와 다른 적어도 하나와의 사이에서 실시되는 조사 단계수가 상이하도록 구성해도 된다. 도 11의 묘화 패스 테이블에서는, 도 10에 나타낸 비교예에 비해, 데이터 전송량과, 데이터 전송에 사용되는 시프트 레지스터의 클록을 1 / 4로 할 수 있다.
여기서 도 11에 도시한 바와 같이, 묘화 패스(1)에서 나타낸 묘화 패스의 조사 시간의 합계가 513Δ인데 대하여, 묘화 패스 5에서 나타낸 묘화 패스의 조사 시간의 합계가 120Δ가 된다. 이와 같이, 묘화 패스 사이에서, 노광 시간(조사 시간)의 합계에 4배 이상의 격차가 있다. 짧은 노광 시간(조사 시간)의 묘화 패스에서는, 긴 노광 시간(조사 시간)의 묘화 패스에 비해, 스테이지 연속 이동 묘화를 행할 시, 스테이지 속도를 빠르게 하거나, 스테이지 속도를 동일하게 하여 노광을 행하지 않는 허비 시간을 형성할 필요가 있다. 또한, 긴 노광 시간(조사 시간)의 묘화 패스에서는, 짧은 노광 시간(조사 시간)의 묘화 패스에 비해, 레지스트 히팅에 의한 영향이 증대한다. 따라서, 이러한 노광 시간의 합계차를 보다 작게 할 경우에는 이하와 같이 비트 가공을 실시하면 적합하다.
도 12a와 도 12b는, 실시예 1에서의 비트 가공 테이블 작성부와 노광 테이블 작성부의 내부 구성을 나타낸 도이다. 도 12a에서, 비트 가공 테이블 작성부(73) 내에는 초기 설정부(80), 기준 조사 시간(T') 연산부(82), 판정부(84), 증가 조사 시간수(a) 변경부(86), 분할부(88)가 배치된다. 도 12b에서, 노광 테이블 작성부(74) 내에는 할당 처리부(90)가 배치된다. 초기 설정부(80), 기준 조사 시간(T') 연산부(82), 판정부(84), 증가 조사 시간수(a) 변경부(86), 분할부(88) 및 할당 처리부(90)와 같은 각 기능은 전기 회로 등의 하드웨어로 구성되어도 되고, 이들의 기능을 실행하는 프로그램 등의 소프트웨어로 구성되어도 된다. 혹은, 하드웨어와 소프트웨어의 조합에 의해 구성되어도 된다. 초기 설정부(80), 기준 조사 시간(T') 연산부(82), 판정부(84), 증가 조사 시간수(a) 변경부(86), 분할부(88) 및 할당 처리부(90)에 입출력되는 정보 및 연산 중의 정보는 메모리(112)에 그때마다 저장된다.
도 13은, 실시예 1에서의 비트 가공 테이블과 노광 테이블과 묘화 패스 테이블의 작성 방법을 나타낸 순서도이다. 도 13에서, 비트 가공 테이블 및 노광 테이블 작성 방법은, 초기 설정 공정(S20)과, 기준 조사 시간(T') 연산 공정(S22)과, 판정 공정(S24)과, 증가 조사 시간수(a) 변경 공정(S26)과, 분할 공정(S30)과, 그룹화 처리 공정(S32)과, 묘화 패스 테이블 작성 공정(S34)이라고 하는 일련의 공정을 실시한다.
비트 가공 테이블 작성부(73)는, 전체 패스분의 합계 조사 시간이, 자릿수(n)의 2 진수의 각 자리의 값을 각각 10 진수로 정의했을 경우에 상당하는 계조치에 Δ를 곱한 조사 시간으로서 자릿수(n) 개의 복수의 조사 시간(제1 조사 시간)으로 분할되고, 이러한 복수의 조사 시간의 일부의 b 개의 조사 시간이 복수의 조사 시간(제2 조사 시간)으로 더 분할되어, 분할된 (a + b) 개의 복수의 조사 시간(제2 조사 시간)과 분할되지 않은 나머지 (n - b) 개의 복수의 조사 시간(제1 조사 시간)을 이용하여, 비트 데이터의 자리값(k)과, 그에 대응하는 조사 시간과의 관계를 나타낸 비트 가공 테이블을 작성한다.
초기 설정 공정(S20)으로서, 초기 설정부(80)는, 자릿수(n) 개의 복수의 조사 시간으로부터 증가시키는 조사 시간의 개수(a)(증가 조사 시간수(a))와 다중 묘화의 다중도(패스수)(N)에 대하여, 초기값을 설정한다. 예를 들면, 도 9에 나타낸 리스트에서는, k = 0 ~ 9의 자릿수 10 개의 조사 시간으로 분할되어 있다. 그리고, 이러한 조사 시간 중, 예를 들면 2 개의 조사 시간을 분할하여, 예를 들면 4 개의 조사 시간으로 할 경우에는, 이러한 2 개의 조사 시간이 4 개의 조사 시간이 되므로, 자릿수 10 개의 조사 시간이 합계 12 개의 조사 시간이 되어, 증가 조사 시간수(a) = 2가 된다. 예를 들면, 2 개의 조사 시간을 분할하여, 예를 들면 6 개의 조사 시간으로 할 경우에는, 이러한 2 개의 조사 시간이 6 개의 조사 시간이 되므로, 자릿수 10 개의 조사 시간이 합계 14 개의 조사 시간이 되어, 증가 조사 시간수(a) = 4가 된다. 여기서는, 예를 들면 a = 2로 한다.
기준 조사 시간(T') 연산 공정(S22)으로서, 기준 조사 시간(T') 연산부(82)는, 자릿수(n)와, 다중도(N)(패스수(N))와, 양자화 단위(Δ)를 이용하여, 이하의 식(3)을 풀어, 기준 조사 시간(T')을 연산한다.
(3)
Figure 112014055400643-pat00003
예를 들면, n = 10, N = 4의 예에서는, 기준 조사 시간(T') = 255.8Δ(= 1023Δ / 4)가 된다. 이어서, 연산된 기준 조사 시간(T')이 타당한지 여부를 판정한다.
판정 공정(S24)으로서, 판정부(84)는, 증화 조사 시간 개수(a)와, 자릿수(n) 개의 복수의 조사 단계의 조사 시간(제1 조사 시간) 중 2 진수의 i 자리째의 조사 시간(Ti)(제1 조사 시간)과, 자릿수(n) 개의 복수의 조사 단계의 조사 시간(제1 조사 시간) 중 분할 대상이 되는 조사 시간의 일부의 조사 시간의 개수(b)를 이용하여, 연산된 기준 조사 시간(T')이, 이하의 식(4)을 충족시키는지 여부를 판정한다.
(4)
Figure 112014055400643-pat00004
예를 들면, 상술한 n = 10, a = 2, 기준 조사 시간(T') = 255.8Δ의 예에서는, 도 9의 비트 테이블 중, 255.8Δ를 초과하는 조사 시간(Ti)은 256Δ와 512Δ의 2 개이다. 실시예 1에서는, 이러한 기준 조사 시간(T')을 초과하는 조사 시간을 분할 대상으로 한다. 따라서, 자릿수(n) 개의 복수의 조사 단계의 조사 시간(제1 조사 시간) 중 분할 대상이 되는 일부의 조사 단계의 조사 시간(제2 조사 시간)의 개수(b)는 b = 2로 구해진다. 따라서, 식(4)의 우변 = (256 + 512) / (2 + 2) = 192가 되어, 식(4)을 충족시키고 있는 것을 알 수 있다. 연산된 기준 조사 시간(T')이, 이하의 식(4)을 충족시키지 않을 경우에는, 증가 조사 시간수(a) 변경 공정(S26)으로 진행된다.
증가 조사 시간수(a) 변경 공정(S26)으로서, 증가 조사 시간수(a) 변경부(86)는, 증가 조사 시간수(a)를 변경한다. 그리고, 기준 조사 시간(T') 연산 공정(S22)으로 돌아온다. 그리고 판정 공정(S24)에서, 연산된 기준 조사 시간(T')이, 식(4)을 충족시킬 때까지, 기준 조사 시간(T') 연산 공정(S22) ~ 증가 조사 시간수(a) 변경 공정(S26)까지의 각 공정을 반복한다.
이상과 같이 하여, 기준 조사 시간(T')과, 그 때의 분할 대상이 되는 조사 시간의 개수(b)와, 증가 조사 시간수(a)를 구한다. 판정 공정(S24)에서, 연산된 기준 조사 시간(T')이 식(4)을 충족시킬 경우에는, 분할 공정(S30)으로 진행된다.
분할 공정(S30)으로서, 분할부(88)는, 자릿수(n) 개의 복수의 조사 시간(제1 조사 시간) 중, 기준 조사 시간(T')보다 큰 개수(b) 개의 조사 시간(Ti)(제2 조사 시간)을 개수(a)만큼 복수의 조사 시간(제1 조사 시간)보다 조사 시간의 개수가 증가하도록 복수의 조사 시간(제3 조사 시간)으로 분할한다. 구체적으로, 예를 들면 상술한 n = 10, a = 2, b = 2 및 T' = 255.8Δ의 예에서는, 조사 시간(Ti)은 256Δ와 512Δ의 2 개이다. 따라서, 2 개의 256Δ와 512Δ를 4 개(a + b)의 조사 시간으로 분할한다.
도 14는, 실시예 1에서의 자릿수(n) = 10으로 할 경우의 분할 후의 각 자릿수와 각 자리의 조사 시간의 관계를 나타낸 비트 가공 테이블의 다른 일례를 나타낸 도이다. 도 14에서, 1 자리째(k = 0)(1 비트째)로부터 8 자리째(k = 7)(8 비트째)까지의 조사 시간은 도 7과 동일하다. 도 14에서는, 9 자리째(k = 8)(9 비트째)를 k = 8a와 8b로 분할하여, 각각의 조사 시간을 128Δ로 한다. 그리고, 10 자리째(k = 9)(10 비트째)를 k = 9a와 9b로 분할하여, 각각의 조사 시간을 256Δ로 한다. 이와 같이 합계 12 개(n + a 개)의 조사 시간의 조합으로 한다.
이상과 같이 하여, 비트 가공 테이블 작성부(73)는, 1 샷당 조사 시간을 정의하는 (n + a) 자리의 2 진수 데이터를 생성하기 위한 비트 가공 테이블을 작성한다. 이상과 같이 작성된 이러한 비트 가공 테이블은 기억 장치(144)에 저장된다. 또한, 분할 후의 조사 시간의 ON / OFF 데이터는, 분할 전의 조사 시간의 ON / OFF 데이터를 이어받도록 구성한다. 즉, 예를 들면 10 자리째(10 비트째)의 조사 시간의 ON / OFF 데이터가 ON이면, 분할된 k = 9a와 9b의 조사 시간의 ON / OFF 데이터도 ON으로 한다. 9 자리째(9 비트째)의 조사 시간의 ON / OFF 데이터가 ON이면, 분할된 k = 8a, 8b의 조사 시간의 ON / OFF 데이터도 ON으로 한다. 이에 의해, 분할해도, 1 샷당 조사 시간의 합계는 동일하게 할 수 있다. 또한 비트 가공 테이블은, 묘화 처리를 개시하기 전에 작성한다.
이상에 의해, 자릿수(n) 개의 복수의 조사 시간을 (n + a 개)의 복수의 조사 시간으로 다시 생성한다. 환언하면, 1 샷을 n 개의 복수의 조사 단계로부터 (n + a 개)의 복수의 조사 단계로 다시 분할한다.
이어서 노광 테이블 작성부(74)는, 작성된 비트 가공 테이블의 각 조사 시간을 적어도 2 개의 조사 시간의 조합에 의해 구성되는 복수의 그룹(조사 시간군) 중 어느 하나에 할당하여, 그룹화된 노광 테이블을 작성한다.
그룹화 처리 공정(S32)으로서, 할당 처리부(90)는, 각 빔의 샷마다, 당해 빔의 조사 시간이, 변환된 2 진수의 각 자리의 값을 각각 10 진수로 정의했을 경우에 상당하는 조사 시간으로서 자릿수(n) 개의 복수의 조사 시간(제1 조사 시간)으로 분할되고, 복수의 조사 시간(제1 조사 시간)의 일부의 조사 시간(제2 조사 시간)이 복수의 조사 시간(제3 조사 시간)으로 더 분할된, 복수의 조사 시간(제3 조사 시간)과 분할되지 않은 나머지 복수의 조사 시간(제1 조사 시간)을, 적어도 2 개의 조사 시간의 조합에 의해 구성되는 복수의 조사 시간군(그룹) 중 어느 하나에 할당한다. 구체적으로, 이하와 같이 할당한다. 분할된 복수의 조사 시간(제3 조사 시간)과 분할되지 않은 나머지 복수의 조사 시간(제1 조사 시간)을 복수의 그룹 중 어느 하나에 할당한다. 여기서는, 할당 처리부(90)는, 보다 작은(짧은) 조사 시간측으로부터 1 개와, 보다 큰(긴) 조사 시간측으로부터 1 개를 차례로 조합하도록 복수의 그룹 중 어느 하나에 할당한다. 이와 같이, 자릿수(n) 회의 조사 단계 혹은 자릿수(n) 회의 조사 단계의 일부를 더 분할하여 자릿수(n) 회보다 많아진 복수 회의 조사 단계에 대하여, 할당 처리부(90)는, 복수의 조사 단계를 그룹화하여 복수의 그룹을 설정한다.
도 15는, 실시예 1에서의 그룹화된 노광 테이블의 다른 일례를 나타낸 도이다. 도 15에서는, 도 14와 마찬가지로, 개수 12 개로 조사 시간(노광 시간)이 분할된 경우를 나타내고 있다. 도 15의 예에서는, 노광 공정(1)으로서, 도 14의 비트 가공 테이블의 1 자리째(k = 0)(1 비트째)와 10 자리째(10 비트째)의 분할(k = 9b)인 12 자리째(12 비트째)로 그룹(1)을 구성한다. 노광 공정(2)으로서, 2 자리째(k = 1)(2 비트째)와 10 자리째(10 비트째)의 분할(k = 9a)인 11 자리째(11 비트째)로 그룹(2)을 구성한다. 노광 공정(3)으로서, 3 자리째(k = 2)(3 비트째)와 9 자리째(9 비트째)의 분할(k = 8b)인 10 자리째(10 비트째)로 그룹(3)을 구성한다. 노광 공정(4)으로서, 4 자리째(k = 3)(4 비트째)와 9 자리째(9 비트째)의 분할(k = 8a)인 9 자리째(9 비트째)로 그룹(4)을 구성한다. 노광 공정(5)으로서, 5 자리째(k = 4)(5 비트째)와 8 자리째(k = 7)(8 비트째)로 그룹(5)을 구성한다. 노광 공정(6)으로서, 6 자리째(k = 5)(6 비트째)와 7 자리째(k = 6)(7 비트째)로 그룹(6)을 구성한다.
이상과 같이 작성된 그룹화된 노광 테이블은 기억 장치(144)에 저장된다. 또한 노광 테이블은, 묘화 처리를 개시하기 전에 작성한다.
묘화 패스 테이블 작성 공정(S34)으로서, 묘화 패스 테이블 작성부(76)는, 그룹화된 각 그룹을 다중도(N)의 묘화 패스(묘화 처리) 중 어느 하나에 할당한다. 구체적으로, 이하와 같이 할당한다. 묘화 패스 테이블 작성부(76)는, 연산된 기준 조사 시간(T')에 보다 근접하도록, 다중도(N) 개의 묘화 패스(묘화 처리) 중 어느 하나에 각 그룹을 할당한다. 여기서는, 자릿수(n) 회의 조사 단계 혹은 자릿수(n) 회의 조사 단계의 일부를 더 분할하여 자릿수(n) 회보다 많아진 복수 회의 조사 단계에 대하여, 복수의 조사 단계를 그룹화하여 복수의 그룹이 설정되고, 그룹 단위로 복수의 묘화 패스(묘화 처리)에 분배된다.
도 16은, 실시예 1에서의 묘화 패스 테이블의 다른 일례를 나타낸 도이다. 도 11에서는, 도 14, 15와 마찬가지로, n = 10인 경우를 나타내고 있다. 실시예 1에서는, 다중 묘화의 전체 패스분의 조사 시간을 도 14에 나타낸 n + a 회의 조사 단계로 분할하고 있으므로, 도 15에 나타낸 각 노광 공정(각 그룹)을 다중 묘화의 각 묘화 패스 중 어느 하나에 분배하면 된다. 도 16의 예에서는, 1 패스째(1 회째의 묘화 처리)가 되는 묘화 패스(1)로서, 노광 공정(1)의 각 자리를 할당한다. 2 패스째(2 회째의 묘화 처리)가 되는 묘화 패스(2)로서, 노광 공정(2)의 각 자리를 할당한다. 3 패스째(3 회째의 묘화 처리)가 되는 묘화 패스(3)로서, 노광 공정(3, 4)의 각 자리를 할당한다. 4 패스째(4 회째의 묘화 처리)가 되는 묘화 패스(4)로서, 노광 공정(5, 6)의 각 자리를 할당한다. 이에 의해, 도 11에 나타낸 묘화 패스 테이블에 비해, 각 패스에서의 조사 시간의 합계(총 노광 시간의 최대값)를 보다 균일한 값에 근접시킬 수 있다. 실시예 1에서는, 다중 묘화의 각 묘화 처리 중 하나와 다른 적어도 하나와의 사이에서 실시되는 조사 단계수가 상이하도록 구성해도 된다.
여기서 도 16에 도시한 바와 같이, 묘화 패스(3)에서 나타낸 묘화 패스의 조사 시간의 합계가 268Δ인데 대하여, 묘화 패스(4)에서 나타낸 묘화 패스의 조사 시간의 합계가 210Δ가 된다. 이와 같이, 묘화 패스 사이에서, 노광 시간(조사 시간)의 합계를 1배 미만의 격차로 억제할 수 있다. 이상과 같이 묘화 패스 사이에서의 노광 시간(조사 시간)의 합계차를 작게 하는 것은, 최소 노광 시간(조사 시간)이었던 묘화 패스의 노광 시간(조사 시간)을 크게 하게 되어 스테이지 속도를 낮출 수 있다. 그 결과, 묘화 정밀도를 향상시킨다. 묘화 패스마다 스테이지 속도를 변경하지 않을 경우, 노광을 행하지 않는 허비 시간이 작아져 스루풋의 열화가 억제되고, 또한 노광 시간이 작은 패스에서 시프트 레지스터의 동작 속도를 높이는 것을 회피할 수 있다. 또한, 묘화 패스 사이에서의 노광 시간(조사 시간)의 합계차를 작게 하는 것은, 최대 노광 시간(조사 시간)이었던 묘화 패스의 노광 시간(조사 시간)을 작게 하게 되어, 레지스트 히팅에 의한 치수 변동 현상을 저감 혹은 회피할 수 있다.
이상과 같이 작성된 묘화 패스 테이블은 기억 장치(144)에 저장된다. 또한 묘화 패스 테이블은, 묘화 처리를 개시하기 전에 작성한다. 상술한 예에서는, 묘화 장치(100) 내에서 묘화 패스 테이블을 작성하지만, 이에 한정되지 않는다. 1 샷당 조사 시간을 2 진수 데이터로 변환할 시의 자릿수(n) 및 다중도(N)가 미리 설정되어 있으면, 묘화 패스 테이블 자체도 미리 설정 가능하다. 따라서, 미리 외부에서 묘화 패스 테이블을 작성하고, 묘화 장치(100) 내에 입력하여 기억 장치(144)에 저장해도 된다. 환언하면, 도 1 및 도 12a와 도 12b에서 나타낸 비트 가공 테이블 작성부(73), 노광 테이블 작성부(74) 및 묘화 패스 테이블 작성부(76)를 외부 장치로 해도 된다.
조사 시간 배열 데이터 가공 공정(S109)에서, 비트 가공부(70)는, 기억 장치(144)에 저장된 비트 가공 테이블을 참조하여, 2 진수 변환 공정(S108)으로 변환된 자릿수(n)의 2 진수 데이터를 (n + a) 자리의 2 진수 데이터로 변환한다. 예를 들면, 도 14의 비트 가공 테이블의 경우, 10 자리의 2 진수 데이터를 12 자리의 2 진수 데이터로 변환한다. 예를 들면, N = 50이면, 10 자리의 "0000110010"을 12 자리의"000000110010"으로 변환한다. 예를 들면, N = 500이면, 마찬가지로 10 자리의"0111110100"을 12 자리의 "001111110100"으로 변환한다. 여기서, 10 자리의 2 진수 데이터의 9 자리째가 "1", 10 자리째가 "0"이므로, 가공 후의 12 자리의 값의 9, 10 자리째(8a, 8b)가 "1"로, 11 - 12 자리째(9a, 9b)가 0으로 되어 있다. 예를 들면, N = 700이면, 마찬가지로 10 자리의 "1010111100"을 12 자리의 "110010111100"으로 변환한다. 예를 들면, N = 1023이면, 마찬가지로 10 자리의 "1111111111"을 12 자리의 "111111111111"로 변환한다.
조사 시간 배열 데이터 출력 공정(S110)으로서, 전송 처리부(68)는, 각 빔의 샷마다, (n + a) 자리의 2 진수 데이터로 변환된 조사 시간 배열 데이터를 편향 제어 회로(130)에 출력한다. 그 때, 전송 처리부(68)는, 기억 장치(144)에 저장된 묘화 패스 테이블을 참조하여, 묘화 패스(묘화 처리)마다, 대응하는 조사 시간 배열 데이터를 편향 제어 회로(130)에 출력한다.
대상 묘화 패스의 데이터 전송 공정(S112)으로서, 편향 제어 회로(130)는, 샷마다, 각 빔용의 로직 회로(41)에 대상이 되는 묘화 패스의 조사 시간 배열 데이터를 출력한다. 또한, 이와 동기하여, 편향 제어 회로(130)는, 공통 블랭킹용의 로직 회로(132)에 각 조사 단계의 타이밍 데이터를 출력한다.
실시예 1에서는, 도 5에 나타낸 바와 같이, 로직 회로(41)에 시프트 레지스터(40)를 이용하고 있으므로, 데이터 전송 시, 편향 제어 회로(130)는, 동일한 묘화 패스를 구성하는 각 비트의 데이터를 빔의 배열순(혹은 식별 번호순)으로 블랭킹 플레이트(204)의 각 로직 회로(41)에 데이터 전송한다. 또한, 동기용의 클록 신호(CLK1), 데이터 독출용의 리드 신호(read) 및 가산기 신호(BLK)를 출력한다. 예를 들면, 각 묘화 패스에서 동일 위치를 조사하는 빔(1)의 k 묘화 패스째를 구성하는 k1 비트째(k1 자리째)와 k2 비트째(k2 자리째)의 데이터로서, 2 비트의 "11"로 한다. 각 묘화 패스에서 동일 위치를 조사하는 빔(2)의 k 묘화 패스째를 구성하는 k1 비트째(k1 자리째)와 k2 비트째(k2 자리째)의 데이터로서, 2 비트의 "11"로 한다. 빔(3)의 k 묘화 패스째를 구성하는 k1 비트째(k1 자리째)와 k2 비트째(k2 자리째)의 데이터로서, 2 비트의 "00"으로 한다. 빔(4)의 k 묘화 패스째를 구성하는 k1 비트째(k1 자리째)와 k2 비트째(k2 자리째)의 데이터로서, 2 비트의 "11"로 한다. 빔(5)의 k 묘화 패스째를 구성하는 k1 비트째(k1 자리째)와 k2 비트째(k2 자리째)의 데이터로서, 2 비트의 "00"으로 한다. 편향 제어 회로(130)는, 후의 빔측으로부터 "0011001111"의 각 2 비트 데이터를 전송한다. 각 빔의 시프트 레지스터(40)는, 클록 신호(CLK1)에 따라, 상위측으로부터 차례로 데이터를 2 비트씩 다음의 시프트 레지스터(40)에 전송한다. 예를 들면, 빔(1 ~ 5)의 k 묘화 패스째의 데이터는, 5 회의 클록 신호에 의해, 빔(1)의 시프트 레지스터(40)에는 2 비트 데이터인 "11"이 저장된다. 빔(2)의 시프트 레지스터(40)에는 2 비트 데이터인"11"이 저장된다. 빔(3)의 시프트 레지스터(40)에는 2 비트 데이터인 "00"이 저장된다. 빔(4)의 시프트 레지스터(40)에는 2 비트 데이터인 "11"이 저장된다. 빔(5)의 시프트 레지스터(40)에는 2 비트 데이터인 "00"이 저장된다.
이어서, 각 빔의 레지스터(42)가, 리드 신호(read)를 입력하면, 각 빔의 레지스터(42)가, 시프트 레지스터(40)로부터 각각의 빔의 k 묘화 패스째의 데이터를 판독한다. 상술한 예에서는, k 묘화 패스째의 데이터로서, 빔(1)의 레지스터(42)에는 2 비트 데이터인 "11"이 저장된다. k 묘화 패스째의 데이터로서, 빔(2)의 레지스터(42)에는 2 비트 데이터인 "11"이 저장된다. k 묘화 패스째의 데이터로서, 빔(3)의 레지스터(42)에는 2 비트 데이터인 "00"이 저장된다. k 묘화 패스째의 데이터로서, 빔(4)의 레지스터(42)에는 2 비트 데이터인 "11"이 저장된다. k 묘화 패스째의 데이터로서, 빔(5)의 레지스터(42)에는 2 비트 데이터인 "00"이 저장된다. 각 빔의 개별 레지스터(42)는, k 묘화 패스째의 데이터를 입력하면, 그 데이터에 따라, ON / OFF 신호를, 셀렉터(48)를 개재하여 AND 연산기(44)에 출력한다. k 묘화 패스째의 데이터가 "11"이면 모두 ON 신호를, "00"이면 모두 OFF 신호를 출력하면 된다. k 묘화 패스째의 데이터가 "10"이면 ON 신호와 OFF 신호의 순으로, "01"이면 OFF 신호와 ON 신호의 순으로 출력하면 된다. 실시예 1에서는, 2 비트 신호이므로, 개별 레지스터(42)의 출력은, 셀렉터(48)의 전환에 의해, k1 비트째(k1 자리째)의 출력으로부터 k2 비트째(k2 자리째)의 출력으로 전환된다. 셀렉터(48)는, 실렉트 신호(select)를 입력하면 2 비트 신호의 일방으로부터 타방으로 전환된다. 그리고 AND 연산기(44)에서는, BLK 신호가 ON 신호이고, 레지스터(42)의 신호가 ON이면, 앰프(46)에 ON 신호를 출력하고, 앰프(46)는, ON 전압을 개별 블랭킹 편향기의 전극(24)에 인가한다. 그 이외에서는, AND 연산기(44)는, 앰프(46)에 OFF 신호를 출력하고, 앰프(46)는, OFF 전압을 개별 블랭킹 편향기의 전극(24)에 인가한다.
또한 도 16에 나타낸, 묘화 패스(3, 4)와 같이, 복수의 그룹에 의해 구성될 경우에는, k 묘화 패스째의 최초의 그룹의 2 비트 데이터가 처리되고 있는 동안에, 편향 제어 회로(130)는, k 묘화 패스째의 다음 그룹의 2 비트 데이터를 빔의 배열순(혹은 식별 번호순)으로 블랭킹 플레이트(204)의 각 로직 회로(41)에 데이터 전송하면 된다.
여기서, 도 5에 나타낸 AND 연산기(44)에 대해서는 생략해도 상관없다. 단, 로직 회로(41) 내의 각 소자 중 어느 하나가 고장나, 빔 OFF로 할 수 없는 상태에 처했을 경우 등에, AND 연산기(44)를 배치함으로써 빔을 OFF로 제어할 수 있는 점에서 효과적이다.
대상 묘화 패스의 묘화 공정(S114)으로서, 각 빔의 샷마다, 복수의 묘화 패스에 의한 복수의 조사 단계로 분할한 조사 중, 대상 묘화 패스의 각 조사 단계의 조사 시간의 묘화를 실시한다.
도 17은, 실시예 1에서의 전체 묘화 패스 중인 것 중 1 회의 묘화 패스에서의 조사 단계에 대한 빔 ON / OFF 전환 동작을 나타낸 타이밍 차트도이다. 도 17에서는, 예를 들면 멀티빔을 구성하는 복수의 빔 중, 1 개의 빔(빔(1))에 대하여 나타내고 있다. 여기서는, 예를 들면 동일 위치를 조사하는 다중 묘화 중 k 묘화 패스째를 조사하는 빔(1)의 k1 비트째(k1 자리째)와 k2 비트째(k2 자리째)에 의해 구성되는 최초의 그룹(제1 그룹)으로부터 k3 비트째(k3 자리째)와 k4 비트째(k4 자리째)에 의해 구성되는 다음 그룹(제2 그룹)까지의 조사 단계에 대하여 나타내고 있다. 예를 들면 도 16에 나타낸 묘화 패스(3, 4)와 같이, 복수의 그룹에 의해 구성되는 경우이다. 도 16에 나타낸 묘화 패스(1, 2)와 같이, 1 개의 그룹에 의해 구성될 경우에는, 상술한 다음 그룹(제2 그룹)이 없는 것은 말할 필요도 없다.
조사 시간 배열 데이터는, 예를 들면 k1 비트째(k1 자리째)가 "1", k2 비트째(k2 자리째)가 "1", k3 비트째(k3 자리째)가 "0", k4 비트째(k4 자리째)가 "1"인 경우를 나타내고 있다.
우선, k1 비트째(k1 자리째)와 k2 비트째(k2 자리째)에 의해 구성되는 k 묘화 패스째의 최초의 그룹(제1 그룹)의 리드 신호의 입력에 의해, 개별 레지스터(42)(개별 레지스터 신호(1) 및 개별 레지스터 신호(2))는, 저장되어 있는 k1 비트째(k1 자리째)와 k2 비트째(k2 자리째)의 데이터(2 비트)에 따라 ON / OFF 신호를 출력한다. 실시예 1에서는, 2 비트 신호이므로 신호를 선택하여 전환할 필요가 있다. 도 17에서는, 우선, 셀렉터(48)로 개별 레지스트(1)의 데이터가 선택되고, k1 비트째(k1 자리째)의 ON 신호가 개별 앰프에 출력된다. 이어서, 개별 레지스터(42)의 출력은, 셀렉터(48)의 전환에 의해, 개별 레지스터 신호(2)의 데이터가 선택되고, k1 비트째(k1 자리째)의 출력으로부터 k2 비트째(k2 자리째)의 출력으로 전환한다. 이하, 조사 단계마다 순차 이 전환을 반복한다.
k1 비트째(k1 자리째)의 데이터가 ON 데이터이므로, 개별 앰프(46)(개별 앰프(1))는 ON 전압을 출력하고, 빔(1)용의 블랭킹 전극(24)에 ON 전압을 인가한다. 한편, 공통 블랭킹용의 로직 회로(132) 내에서는, (n + a) 비트(예를 들면 12 비트)의 각 조사 단계의 타이밍 데이터에 따라, ON / OFF를 전환한다. 공통 블랭킹 기구에서는, 각 그룹의 각 조사 단계의 조사 시간만큼 ON 신호를 출력한다. 예를 들면, Δ = 1 ns로 하면, k 묘화 패스째의 최초의 그룹(제1 그룹)의 1 회째의 조사 단계(예를 들면, k = 2의 조사 단계)의 조사 시간이 4Δ = 4 ns가 된다. 2 회째의 조사 단계(예를 들면, k = 8b(10 자리째)의 조사 단계)의 조사 시간이 128Δ = 128 ns가 된다. 다음 그룹(제2 그룹)의 1 회째의 조사 단계(예를 들면, k = 8a의 조사 단계)의 조사 시간이 128Δ = 128 ns가 된다. 이하, 마찬가지로 각 묘화 패스에서 대응하는 각 조사 단계의 조사 시간만큼 ON이 된다. 로직 회로(132) 내에서는, 레지스터(50)에 각 조사 단계의 타이밍 데이터가 입력되면, 레지스터(50)가 k 자리째(k 비트째)의 ON 데이터를 출력하고, 카운터(52)가 k 자리째(k 비트째)의 조사 시간을 카운트하고, 이러한 조사 시간의 경과 시에 OFF가 되도록 제어된다. 이하, 묘화 패스마다, 대상 묘화 패스의 빔의 조사가 행해진다.
이상과 같이, 실시예 1에 따르면, 각 묘화 패스의 어느 샷에 대해서도, 가능한 한 조사 시간의 합계가 기준 조사 시간(T')에 근접하도록 전체 묘화 패스분의 조사 시간을 할당함으로써, 데이터 전송 시간을 1 개 전의 조사되는 위치를 대응하는 각 조사 단계가 조사하고 있는 동안의 시간 내에 포함시킬 수 있다.
또한 공통 블랭킹 기구에서는, 개별 블랭킹 기구의 ON / OFF 전환에 대하여, 앰프(46)의 전압 안정 시간(세틀링 시간)(S1 / S2)을 경과한 후에 ON / OFF 전환을 행한다. 도 17의 예에서는, 개별 앰프(1)가 ON이 된 후, OFF로부터 ON으로 전환 시의 개별 앰프(1)의 세틀링 시간(S1)을 경과 후에, 공통 앰프가 ON이 된다. 이에 의해, 개별 앰프(1)의 첫 개시 시의 불안정한 전압에서의 빔 조사를 배제할 수 있다. 그리고, 공통 앰프는 대상이 되는 k 자리째(k 비트째)의 조사 시간의 경과 시에 OFF가 된다. 그 결과, 실제의 빔은, 개별 앰프와 공통 앰프가 모두 ON이었을 경우, 빔 ON이 되고, 시료(101)에 조사된다. 따라서, 공통 앰프의 ON 시간이 실제의 빔의 조사 시간이 되도록 제어된다. 한편, 개별 앰프(1)가 OFF 시에 공통 앰프가 ON이 될 경우에는, 개별 앰프(1)가 OFF가 된 후, ON으로부터 OFF로 전환 시의 개별 앰프(1)의 세틀링 시간(S2)을 경과 후에, 공통 앰프가 ON이 된다. 이에 의해, 개별 앰프(1)의 개시 시의 불안정한 전압에서의 빔 조사를 배제할 수 있다.
이상과 같이, 개별 빔 ON / OFF 전환 공정(S116)으로서, 복수의 개별 블랭킹 기구(블랭킹 플레이트(204) 등)에 의해, 멀티빔 중, 각각 대응하는 빔에 대하여 개별로 빔의 ON / OFF 제어를 행하고, 빔마다, k 묘화 패스째의 대응 그룹의 각 조사 단계(조사)에 대하여, 당해 빔용의 개별 블랭킹 기구에 의해 빔의 ON / OFF 전환을 행한다. 도 17의 예에서는, k 묘화 패스째의 k2 자리째(k2 비트째)의 조사 단계가 빔 OFF는 아니므로, ON으로부터 OFF 전환을 행하지 않았지만, 예를 들면 k2 자리째(k2 비트째)의 조사 단계가 빔 OFF이면, ON으로부터 OFF 전환을 행하는 것은 말할 필요도 없다.
그리고 공통 빔 ON / OFF 전환 공정(S118)으로서, 빔마다, k 묘화 패스째의 각 조사 단계(조사)에 대하여, 개별 블랭킹 기구에 의해 빔의 ON / OFF 전환이 행해진 후, 공통 블랭킹 기구(로직 회로(132) 및 편향기(212) 등)를 이용하여 멀티빔 전체에 대하여 일괄하여 빔의 ON / OFF 제어를 행하고, k 그룹째의 각 조사 단계(조사)에 대응하는 조사 시간만큼 빔 ON의 상태가 되도록 블랭킹 제어를 행한다.
상술한 바와 같이, 블랭킹 플레이트(204)에서는 회로의 설치 면적 또는 사용 전류에 제한이 있기 때문에, 간이한 앰프 회로가 된다. 이 때문에, 개별 앰프의 세틀링 시간을 짧게 하는 것에도 제한이 있다. 이에 대하여, 공통 블랭킹 기구에서는, 경통의 외부에 충분한 크기, 사용 전류, 회로 규모의 고정밀의 앰프 회로를 탑재 가능하다. 따라서, 공통 앰프의 세틀링 시간을 짧게 할 수 있다. 따라서 실시예 1에서는, 개별 블랭킹 기구로 빔 ON으로 한 후(혹은 대상 자리째의 리드 신호 출력 후), 세틀링 시간 경과 후에 공통 블랭킹 기구로 빔 ON으로 함으로써, 블랭킹 플레이트 상의 개별 앰프의 전압 불안정 시간 또는 크로스 토크를 포함하는 노이즈 성분을 배제할 수 있고, 또한 고정밀의 조사 시간으로 블랭킹 동작을 행할 수 있다.
판정 공정(S120)으로서, 묘화 제어부(72)는, 동일 위치를 반복하여 조사하는 해당 빔의 조사 시간 배열 데이터에 대하여 전체 묘화 패스의 데이터의 전송이 완료되었는지 여부를 판정한다. 완료되어 있지 않을 경우에는, 묘화 패스 변경 공정(S122)으로 진행된다. 완료된 경우에는 판정 공정(S124)으로 진행된다.
묘화 패스 변경 공정(S122)으로서, 묘화 제어부(72)는 대상 묘화 패스를 변경한다. 예를 들면, k 묘화 패스째로부터 k + 1 묘화 패스째로 대상 묘화 패스를 변경한다. 그리고, 대상 묘화 패스의 데이터 전송 공정(S112)으로 되돌아온다. 그리고, k + 1 묘화 패스째의 처리에 대하여, 대상 묘화 패스의 데이터 전송 공정(S112)으로부터 묘화 패스 변경 공정(S122)까지를 실시한다. 그리고, 판정 공정(S120)에서 동일 위치를 반복하여 조사하는 해당 빔의 조사 시간 배열 데이터에 대하여 전체 묘화 패스의 데이터의 처리가 완료될 때까지, 마찬가지로 반복한다.
이상과 같이, 당해 빔의 전체 묘화 횟수분의 조사 단계 전체를 자릿수(n) 회로 분할한, 변환된 2 진수의 자리마다 당해 자리의 값을 10 진수로 정의했을 경우에 상당하는 계조치(N)에 양자화 단위(Δ)를 곱한 조사 시간에 각각 설정되는 자릿수(n) 회의 조사 단계의 각 조사 단계 혹은 자릿수(n) 회의 조사 단계의 일부를 더 분할하여 자릿수(n) 회보다 많아진 복수 회(n + a회)의 조사 단계의 각 조사 단계를, 다중 묘화의 복수의 묘화 패스 중 어느 하나의 조사 단계로서, 다중 묘화의 묘화 패스마다, 당해 묘화 패스에 해당하는 조사 단계의 조사 시간의 빔을 시료(101)에 조사한다.
전자총(201)(방출부)으로부터 방출된 전자빔(200)은, 조명 렌즈(202)에 의해 대략 수직으로 애퍼처 부재(203) 전체를 조명한다. 애퍼처 부재(203)에는, 직사각형의 복수의 홀(개구부)이 형성되고, 전자빔(200)은, 모든 복수의 홀이 포함되는 영역을 조명한다. 복수의 홀의 위치에 조사된 전자빔(200)의 각 일부가, 이러한 애퍼처 부재(203)의 복수의 홀을 각각 통과함으로써, 예를 들면 직사각형 형상의 복수의 전자빔(멀티빔)(20 a ~ e)이 형성된다. 이러한 멀티빔(20a ~ e)은, 블랭킹 플레이트(204)의 각각 대응하는 블랭커(제1 편향기 : 개별 블랭킹 기구) 내를 통과한다. 이러한 블랭커는, 각각, 개별로 통과하는 전자빔(20)을 편향한다(블랭킹 편향을 행한다).
도 18은, 실시예 1에서의 블랭킹 동작을 설명하기 위한 개념도이다. 블랭킹 플레이트(204)를 통과한 멀티빔(20a ~ e)은, 축소 렌즈(205)에 의해 축소되고, 제한 애퍼처 부재(206)에 형성된 중심의 홀을 향해 나아간다. 여기서, 블랭킹 플레이트(204)의 블랭커에 의해 편향된 전자빔(20)은, 제한 애퍼처 부재(206)(블랭킹 애퍼처 부재)의 중심의 홀로부터 위치가 벗어나, 제한 애퍼처 부재(206)에 의해 차폐된다. 한편, 블랭킹 플레이트(204)의 블랭커에 의해 편향되지 않은 전자빔(20)은, 편향기(212)(공통 블랭킹 기구)에 의해, 편향되지 않으면, 도 1에 도시한 바와 같이 제한 애퍼처 부재(206)의 중심의 홀을 통과한다. 이러한 개별 블랭킹 기구의 ON / OFF와 공통 블랭킹 기구의 ON / OFF의 조합에 의해 블랭킹 제어가 행해지고, 빔의 ON / OFF가 제어된다. 이와 같이, 제한 애퍼처 부재(206)는, 개별 블랭킹 기구 혹은 공통 블랭킹 기구에 의해 빔 OFF의 상태가 되도록 편향된 각 빔을 차폐한다. 그리고, 빔 ON이 되고 나서 빔 OFF가 될 때까지 형성된, 제한 애퍼처 부재(206)를 통과한 빔에 의해, 전체 묘화 패스분의 합계 조사 시간을 분할한 복수의 조사 시간의 1 회분의 조사 시간의 조사 단계의 빔이 형성된다. 제한 애퍼처 부재(206)를 통과한 멀티빔(20)은, 대물 렌즈(207)에 의해 초점이 맞춰지고, 원하는 축소율의 패턴 상(像)이 되고, 편향기(208)에 의해, 제한 애퍼처 부재(206)를 통과한 각 빔(멀티빔(20) 전체)이 동일 방향으로 모아 편향되고, 각 빔의 시료(101) 상의 각각의 조사 위치에 조사된다. 또한, 예를 들면 XY 스테이지(105)가 연속 이동하고 있을 때, 빔의 조사 위치가 XY 스테이지(105)의 이동에 추종하도록 편향기(208)에 의해 제어된다. 한 번에 조사되는 멀티빔(20)은, 이상적으로는 애퍼처 부재(203)의 복수의 홀의 배열 피치에 상술한 원하는 축소율을 곱한 피치로 배열되게 된다. 묘화 장치(100)는, 샷 빔을 연속하여 차례로 조사해 가는 래스터 스캔 방식으로 묘화 동작을 행하고, 원하는 패턴을 묘화할 시, 패턴에 따라 필요한 빔이 블랭킹 제어에 의해 빔 ON으로 제어된다.
도 19a ~ 도 19c는, 실시예 1에서의 스트라이프 내의 묘화 동작의 일례를 설명하기 위한 개념도이다. 도 19a ~ 도 19c의 예에서는, 예를 들면 x, y 방향으로 4 × 4의 멀티빔을 이용하여 스트라이프 내를 묘화하는 예를 나타내고 있다. 도 19a ~ 도 19c의 예에서는, 예를 들면 y 방향으로 멀티빔 전체의 조사 영역의 약 2 배의 폭으로 스트라이프 영역을 분할한 경우를 나타내고 있다. 그리고, x 방향 혹은 y 방향으로 1 메시씩 조사 위치를 이동시키면서 4 회의 샷(1 샷은 복수의 조사 단계의 합계)으로 멀티빔 전체의 하나의 조사 영역이 노광(묘화) 종료되는 경우를 나타내고 있다. 우선, 스트라이프 영역의 상측의 영역에 대하여 묘화한다. 도 19a에서는, 1 회의 샷(1 샷은 복수의 조사 단계의 합계)으로 조사한 메시 영역을 나타내고 있다. 이어서 도 19b에 도시한 바와 같이, y 방향으로, 아직 조사되어 있지 않은 메시 영역으로 위치를 이동시켜, 2 회째의 샷(복수의 조사 단계의 합계)을 행한다. 이어서 도 19c에 도시한 바와 같이, x 방향으로, 아직 조사되어 있지 않은 메시 영역으로 위치를 이동시켜, 3 회째의 샷(복수의 조사 단계의 합계)을 행한다.
도 20a ~ 도 20c는, 실시예 1에서의 스트라이프 내의 묘화 동작의 일례를 설명하기 위한 개념도이다. 도 20a ~ 도 20c에서는, 도 19c의 연속을 나타내고 있다. 이어서 도 20a에 도시한 바와 같이, y 방향으로, 아직 조사되어 있지 않은 메시 영역으로 위치를 이동시켜, 4 회째의 샷(1 샷은 복수의 조사 단계의 합계)을 행한다. 이러한 4 회의 샷(1 샷은 복수의 조사 단계의 합계)으로 멀티빔 전체의 하나의 조사 영역이 노광(묘화) 종료된다. 이어서, 스트라이프 영역의 하측의 영역에 대하여 묘화한다. 도 20b에 도시한 바와 같이, 스트라이프 영역의 하측의 영역에 대하여, 1 회째의 샷(1 샷은 복수의 조사 단계의 합계)을 행한다. 이어서, y 방향으로, 아직 조사되어 있지 않은 메시 영역으로 위치를 이동시켜, 2 회째의 샷(1 샷은 복수의 조사 단계의 합계)을 행한다. 이어서, x 방향으로, 아직 조사되어 있지 않은 메시 영역으로 위치를 이동시켜, 3 회째의 샷(1 샷은 복수의 조사 단계의 합계)을 행한다. 이어서, y 방향으로, 아직 조사되어 있지 않은 메시 영역으로 위치를 이동시켜, 4 회째의 샷(1 샷은 복수의 조사 단계의 합계)을 행한다. 이상의 동작에 의해, 스트라이프 영역 중, 멀티빔의 조사 영역의 1 열째의 묘화가 종료된다. 그리고 도 20c에 도시한 바와 같이, x 방향으로 이동하여, 멀티빔의 조사 영역의 2 열째에 대하여, 마찬가지로 묘화를 행하면 된다. 이상의 동작을 반복하여 행함으로써, 스트라이프 영역 전체를 묘화할 수 있다.
도 21a ~ 도 21c는, 실시예 1에서의 스트라이프 내의 묘화 동작의 다른 일례를 설명하기 위한 개념도이다. 도 21a ~ 도 21c의 예에서는, 예를 들면 x, y 방향으로 4 × 4의 멀티빔을 이용하여 스트라이프 내를 묘화하는 예를 나타내고 있다. 도 21a ~ 도 21c의 예에서는, 각 빔 간의 거리를 이격하여, 예를 들면 y 방향으로 멀티빔 전체의 조사 영역과 동등, 혹은 약간 넓은 폭으로 스트라이프 영역을 분할한 경우를 나타내고 있다. 그리고, x 방향 혹은 y 방향으로 1 메시씩 조사 위치를 이동시키면서 16 회의 샷(1 샷은 복수의 조사 단계의 합계)으로 멀티빔 전체의 하나의 조사 영역이 노광(묘화) 종료되는 경우를 나타내고 있다. 도 21a에서는, 1 회의 샷(1 샷은 복수의 조사 단계의 합계)으로 조사한 메시 영역을 나타내고 있다. 이어서 도 21b에 도시한 바와 같이, y 방향으로, 아직 조사되어 있지 않은 메시 영역에 1 메시씩 위치를 이동시키면서, 2, 3, 4 회째의 샷(1 샷은 복수의 조사 단계의 합계)을 차례로 행한다. 이어서 도 21c에 도시한 바와 같이, x 방향으로 아직 조사되어 있지 않은 메시 영역에 1 메시씩 위치를 이동시켜, 5 회째의 샷(1 샷은 복수의 조사 단계의 합계)을 행한다. 이어서 y 방향으로, 아직 조사되어 있지 않은 메시 영역에 1 메시씩 위치를 이동시키면서, 6, 7, 8 회째의 샷(1 샷은 복수의 조사 단계의 합계)을 차례로 행한다.
도 22a ~ 도 22c는, 실시예 1에서의 스트라이프 내의 묘화 동작의 다른 일례를 설명하기 위한 개념도이다. 도 22a ~ 도 22c에서는, 도 21c의 연속을 도시하고 있다. 도 22a에 도시한 바와 같이, 도 21a ~ 도 21c에서 설명한 동작과 마찬가지로, 반복하여, 나머지 9 ~ 16 회째의 샷(1 샷은 복수의 조사 단계의 합계)을 차례로 행하면 된다. 도 21a ~ 도 21c, 도 22a ~ 도 22c의 예에서는, 예를 들면 다중 묘화(다중도 = 2)를 행하는 경우를 나타내고 있다. 이러한 경우에는, 멀티빔 전체의 조사 영역의 약 1 / 2의 사이즈만큼 x 방향으로 이동하고, 도 22b에 도시한 바와 같이, 다중 묘화 2 층째의 1 회째의 샷(1 샷은 복수의 조사 단계의 합계)을 행한다. 이하, 도 21b 및 도 21c에서 설명한 바와 같이, 순차적으로 다중 묘화 2 층째의 2 ~ 8 회째의 각 샷(1 샷은 복수의 조사 단계의 합계)을 행하고, 도 22c에 도시한 바와 같이, 도 21b 및 도 21c에서 설명한 동작과 마찬가지로, 반복하여, 나머지 9 ~ 16 회째의 샷(1 샷은 복수의 조사 단계의 합계)을 차례로 행하면 된다.
이상의 설명에서, 실시예 1에서의 다중 묘화의 각 묘화 패스는, 상술한 바와 같이 스트라이프 영역(32) 단위, 혹은 시료(101)(기판) 단위로 묘화 처리를 반복할 경우 외에, 도 20b 혹은 도 22a에서 나타낸 멀티빔에 의한 묘화 영역 단위로 묘화 처리를 반복해도 적합하다. 예를 들면, 도 22a ~ 도 22c와 같이 1 스트라이프의 묘화의 사이에 다중도(2)의 노광을 행하는 노광 방법으로, 각 스트라이프 영역을 2 회 주사하여, 1 회째의 스트라이프 묘화로 도 16의 묘화 패스(1, 2)의 노광을, 2 회째의 스트라이프 묘화로 패스(3, 4)의 노광을 행하는 것으로 해도 된다.
이상과 같이, 실시예 1에 따르면, 공통 블랭킹용의 편향기를 블랭킹 애퍼처와 병용 함으로써, 블랭킹 애퍼처의 회로 구성을 간소화하여 회로 설치 스페이스의 제한을 유지할 수 있다. 또한, 개별 블랭킹용의 로직 회로(41)가 2 비트의 데이터량이므로, 소비 전력도 억제할 수 있다. 다중 묘화에서는, 회로 설치 스페이스의 제한을 유지하고, 조사량 제어의 정밀도를 향상시킬 뿐 아니라, 데이터 전송량 및 조사 단계수를 큰 폭으로 저감할 수 있다. 또한, 시프트 레지스터 등의 회로의 동작 클록을 낮게 할 수 있고, 또한 회로의 발열을 저감할 수 있다. 그 결과, 블랭킹 애퍼처의 회로 부하를 낮추거나, 또는 묘화 처리 전체에서의 스루풋을 향상시킬 수 있다.
실시예 2.
실시예 1에서는, 다중 묘화의 각 묘화 패스에서 위치를 이동시키지 않고 묘화 처리를 반복하는 경우에 대하여 설명했지만, 이에 한정되지 않는다. 실시예 2에서는, 편향 영역의 위치를 이동시키면서 묘화 처리를 반복하는 처리(제1 묘화 처리)와, 이동시킨 각 편향 영역의 위치에서 위치를 더 이동시키지 않고 묘화 처리를 반복하는 처리(제2 묘화 처리)를 조합한 다중 묘화를 행하는 경우에 대하여 설명한다. 묘화 장치(100)의 장치 구성은 도 1과 동일하다. 또한, 실시예 2에서의 묘화 방법의 주요부 공정을 나타낸 순서도는, 도 7과 동일하다. 이하, 특별히 설명하는 점 이외의 내용은 실시예 1과 동일하다.
도 23은, 실시예 2에서의 묘화 동작을 설명하기 위한 개념도이다. 도 23에서, 다중 묘화를 행할 시, 스트라이프 영역(20) 단위로 예를 들면 x, y 방향으로 위치를 이동시키면서 묘화 처리를 행한다. 도 23에서는, 위치를 이동시키면서 묘화 처리를 반복하는 처리(제1 묘화 처리)에 대하여, 각 패스의 묘화 위치를 나타내고 있다. 위치를 이동시킴으로써 스트라이프 영역(20)끼리의 경계에서의 도형 패턴의 위치 오차 등을 저감할 수 있다. 또한 실시예 2에서는, 이동시킨 각 스트라이프 영역의 위치에서 위치를 더 이동시키지 않고 묘화 처리를 반복하는 처리(제2 묘화 처리)도 함께 실시한다. 위치 이동은, x 방향만 혹은 y 방향만, 혹은 x, y 양방향에 대하여 행한다.
도 24는, 실시예 2에서의 y 방향만 위치를 이동시켜 다중 묘화를 행할 경우의 묘화 패스 테이블의 일례를 나타낸 도이다. 도 24의 예에서는, 동일 위치에서 4 회의 묘화 처리(제2 묘화 처리)를 행한 후에, 다음 위치로 이동시켜 마찬가지로 묘화 처리를 행하는 경우를 나타내고 있다. 여기서는, 4 회의 위치 이동을 행하는 묘화 처리(제1 묘화 처리)를 행할 경우를 나타내고 있다. 즉, 묘화 패스 번호(1 ~ 4)에서 동일 위치 관계로 묘화한다. 묘화 패스 번호(5 ~ 8)에서 동일 위치 관계로 묘화한다. 묘화 패스 번호(9 ~ 12)에서 동일 위치 관계로 묘화한다. 묘화 패스 번호(13 ~ 16)에서 동일 위치 관계로 묘화한다. 또한 도 24의 예에서는, 4 회의 위치 이동을 행하므로, 매회, y 방향의 스트라이프 영역폭(W)의 1 / 4씩 위치를 이동시킨다. 따라서, 묘화 패스 번호(1 ~ 4)에서 y 방향의 스트라이프 이동량이 0이 되는 위치에서 묘화한다. 묘화 패스 번호(5 ~ 8)에서 y 방향의 스트라이프 이동량이 W / 4가 되는 위치에서 묘화한다. 묘화 패스 번호(9 ~ 12)에서 y 방향의 스트라이프 이동량이 W / 2가 되는 위치에서 묘화한다. 묘화 패스 번호(13 ~ 16)에서 y 방향의 스트라이프 이동량이 3W / 4가 되는 위치에서 묘화한다.
위치 이동을 행하면, 편향 영역이 어긋나므로, 동일 위치를 조사하는 빔이 변경이 된다. 변경된 빔은, 전자 광학계의 뒤틀림 등에 의해, 변경 전의 빔 위치로부터 어긋난 위치에 투영될 가능성이 있다. 따라서, 위치를 이동시킨 경우에는, 합계 조사 시간분의 빔 조사를 일련의 조사 단계에 의해 분할하는 것은 바람직하지 않다. 따라서 실시예 2에서는, 묘화 패스 번호(1 ~ 4)에서 도 15에 나타낸 노광 공정(1 ~ 6)을 실시한다. 구체적으로, 묘화 패스 번호(1)에서 노광 공정(1)을 실시한다. 묘화 패스 번호(2)에서 노광 공정(2)을 실시한다. 묘화 패스 번호(3)에서 노광 공정(3, 4)을 실시한다. 묘화 패스 번호(4)에서 노광 공정(5, 6)을 실시한다. 마찬가지로, 묘화 패스 번호(5 ~ 8)에서 도 15에 나타낸 노광 공정(1 ~ 6)을 실시한다. 구체적으로, 묘화 패스 번호(5)에서 노광 공정(1)을 실시한다. 묘화 패스 번호(6)에서 노광 공정(2)을 실시한다. 묘화 패스 번호(7)에서 노광 공정(3, 4)을 실시한다. 묘화 패스 번호(8)에서 노광 공정(5, 6)을 실시한다. 마찬가지로, 묘화 패스 번호(9 ~ 12)에서 도 15에 나타낸 노광 공정(1 ~ 6)을 실시한다. 구체적으로, 묘화 패스 번호(9)에서 노광 공정(1)을 실시한다. 묘화 패스 번호(10)에서 노광 공정(2)을 실시한다. 묘화 패스 번호(11)에서 노광 공정(3, 4)을 실시한다. 묘화 패스 번호(12)에서 노광 공정(5, 6)을 실시한다. 마찬가지로, 묘화 패스 번호(13 ~ 16)에서 도 15에 나타낸 노광 공정(1 ~ 6)을 실시한다. 구체적으로, 묘화 패스 번호(13)에서 노광 공정(1)을 실시한다. 묘화 패스 번호(14)에서 노광 공정(2)을 실시한다. 묘화 패스 번호(15)에서 노광 공정(3, 4)을 실시한다. 묘화 패스 번호(16)에서 노광 공정(5, 6)을 실시한다.
여기서, 도 10에서 설명한 비교예와 마찬가지로, 도 24에 나타낸 묘화 패스 번호(1 ~ 16)의 각 패스의 조사 시간을 n 회의 조사 단계로 각각 분할하고, 그룹화를 행한 경우, 묘화 패스 번호(1 ~ 16)의 패스마다, 매회, 노광 공정(1 ~ 5)의 n 회의 조사 단계를 실시하게 된다. 이 때문에, 조사 단계수와 그에 수반하는 각 조사 단계의 데이터 전송량이 패스수에 따라 증가하게 된다. 이에 대하여, 실시예 2에서는, 도 24에 나타낸 바와 같이, 묘화 패스 번호(1 ~ 16)를 동일 위치끼리로 모아, 동일 위치에서 반복하여 묘화 처리를 행할 시의 묘화 시간의 합계를 n 회 혹은 n + a 회의 조사 단계로 각각 분할하고, 그룹화를 행함으로써, 조사 단계수와 그에 수반하는 각 조사 단계의 데이터 전송량을 저감할 수 있다.
따라서 실시예 2에서는, 멀티빔을 이용하여, 빔 편향 영역의 위치를 이동시키면서 행하는 복수의 묘화 처리(제1 묘화 처리)와, 묘화 처리(제1 묘화 처리)마다 빔 편향 영역의 위치를 이동시키지 않고 행하는 복수의 묘화 처리(제2 묘화 처리)를 조합한 다중 묘화를 행할 시의 시료(101)의 동일 위치를 조사하는 대응 빔의 전체 묘화 횟수(묘화 패스 번호(1 ~ 16))분의 합계 조사 시간을 복수의 묘화 처리(제1 묘화 처리)의 횟수(예를 들면, 도 24의 예에서는 4 회)로 나눈 조사 시간을 분할 대상으로서 이용한다.
우선, 패턴 면적 밀도 산출 공정(S102)으로서, 우선, 시료(101)의 묘화 영역, 혹은 묘화되는 칩 영역을, 도 24의 묘화 패스 번호(1 ~ 4)에서 나타낸 위치에서의 복수의 스트라이프 영역으로 분할한다. 환언하면, 스트라이프 영역의 이동량이 0이 되도록 스트라이프 레이어를 작성한다. 그리고, 각 스트라이프 영역을 상술한 복수의 메시 영역으로 가상 분할한다. 면적 밀도 산출부(60)는, 예를 들면 스트라이프 영역마다 기억 장치(140)로부터 대응하는 묘화 데이터를 독출하고, 묘화 데이터 내에 정의된 복수의 도형 패턴을 메시 영역에 할당한다. 그리고, 메시 영역마다 배치되는 도형 패턴의 면적 밀도를 산출하면 된다.
합계 샷 시간(합계 조사 시간)(T) 산출 공정(S104)으로서, 조사 시간 산출부(62)는, 소정의 사이즈의 메시 영역마다, 전자빔에 의한 멀티빔을 이용하여 다중 묘화를 행할 시의 시료(101)의 동일 위치를 조사하는 대응 빔의 전체 패스(전체 묘화 횟수 : 도 24의 묘화 패스 번호(1 ~ 16))분의 합계 조사 시간을 묘화 처리(제1 묘화 처리)에 의한 위치 이동 횟수로 나눈 조사 시간(T)(샷 시간 혹은 노광 시간이라고도 함. 이하 동일)을 산출한다.
계조치(N) 산출 공정(S106)으로서, 계조치 산출부(64)는, 합계 조사 시간 맵에 정의된 메시 영역마다의 조사 시간(T)을 소정의 양자화 단위(Δ)를 이용하여 정의할 시의 정수의 계조치(N)를 산출한다. 이러한 처리에 의해, 위치 이동을 행하지 않고 반복하여 묘화 처리를 행할 경우의 계조치(N)가 산출된다.
2 진수 변환 공정(S108)으로서, 비트 변환부(66)는, 샷 위치마다, 전체 묘화 횟수분의 합계 조사 시간을 묘화 처리(제1 묘화 처리)에 의한 위치 이동 횟수로 나눈 조사 시간(T)을 양자화 단위(Δ)로 나눈 계조치(N)를 미리 설정된 자릿수의 2 진수의 값으로 변환한다.
그리고 이하, 실시예 1과 마찬가지로, 위치 이동을 행하지 않는 도 24의 묘화 패스 번호(1 ~ 4)에서 나타낸 묘화 처리에 대하여 도 7의 조사 시간 배열 데이터 가공 공정(S109)으로부터 묘화 패스 변경 공정(S122)까지의 각 공정을 실시한다.
판정 공정(S124)으로서, 묘화 제어부(72)는, 전체 위치 이동 묘화 처리(제1 묘화 처리)가 종료되었는지 여부를 판정한다. 그리고, 전체 위치 이동 묘화 처리(제1 묘화 처리)가 종료되어 있으면 종료하고, 아직 전체 위치 이동 묘화 처리(제1 묘화 처리)가 종료되지 않은 경우에는 패턴 면적 밀도 산출 공정(S102)으로 돌아와, 전체 위치 이동 묘화 처리(제1 묘화 처리)가 종료될 때까지, 패턴 면적 밀도 산출 공정(S102)으로부터 판정 공정(S124)을 반복한다.
또한 도 24의 묘화 패스 번호(1 ~ 4)의 묘화 종료 후, 패턴 면적 밀도 산출 공정(S102)으로 돌아왔을 시에는, 시료(101)의 묘화 영역, 혹은 묘화되는 칩 영역을, 도 24의 묘화 패스 번호(5 ~ 8)에서 나타낸 위치에서의 복수의 스트라이프 영역으로 분할한다. 환언하면, 스트라이프 영역의 이동량이 W / 4가 되도록 스트라이프 레이어를 작성한다. 그리고, 위치가 W / 4 이동된 각 스트라이프 영역을 상술한 복수의 메시 영역으로 가상 분할한다. 면적 밀도 산출부(60)는, 예를 들면 스트라이프 영역마다 기억 장치(140)로부터 대응하는 묘화 데이터를 독출하고, 묘화 데이터 내에 정의된 복수의 도형 패턴을 메시 영역에 할당한다. 그리고, 메시 영역마다 배치되는 도형 패턴의 면적 밀도를 산출하면 된다. 마찬가지로, 도 24의 묘화 패스 번호(5 ~ 8)의 묘화 종료 후, 패턴 면적 밀도 산출 공정(S102)으로 돌아왔을 시에는, 시료(101)의 묘화 영역, 혹은 묘화되는 칩 영역을, 도 24의 묘화 패스 번호(9 ~ 12)에서 나타낸 위치에서의 복수의 스트라이프 영역으로 분할한다. 환언하면, 스트라이프 영역의 이동량이 W / 2가 되도록 스트라이프 레이어를 작성한다. 마찬가지로, 도 24의 묘화 패스 번호(9 ~ 12)의 묘화 종료 후, 패턴 면적 밀도 산출 공정(S102)으로 돌아왔을 시에는, 시료(101)의 묘화 영역, 혹은 묘화되는 칩 영역을, 도 24의 묘화 패스 번호(13 ~ 16)에서 나타낸 위치에서의 복수의 스트라이프 영역으로 분할한다. 환언하면, 스트라이프 영역의 이동량이 3W / 4가 되도록 스트라이프 레이어를 작성한다.
이상과 같이 하여, 실시예 2에서는, 묘화 처리(제1 묘화 처리)마다, 당해 빔의 복수의 묘화 처리(제2 묘화 처리)분의 조사 단계 전체를 자릿수(n) 회로 분할한, 변환된 2 진수의 자리마다 당해 자리의 값을 10 진수로 정의했을 경우에 상당하는 계조치(N)에 양자화 단위(Δ)를 곱한 조사 시간에 각각 설정되는 자릿수(n) 회의 조사 단계의 각 조사 단계 혹은 자릿수(n) 회의 조사 단계의 일부를 더 분할하여 자릿수(n) 회보다 많아진 복수 회(n + a회)의 조사 단계의 각 조사 단계를, 복수의 묘화 처리(제2 묘화 처리) 중 어느 하나의 조사 단계로서, 다중 묘화의 복수의 묘화 처리(제1 묘화 처리)의 묘화 처리(제1 묘화 처리)마다, 또한 복수의 묘화 처리(제2 묘화 처리)의 묘화 처리(제2 묘화 처리)마다, 당해 묘화 처리에 해당하는 조사 단계의 조사 시간의 빔을 시료(101)에 조사한다.
도 25는, 실시예 2에서의 y 방향만 위치를 이동시켜 다중 묘화를 행할 경우의 묘화 패스 테이블의 다른 일례를 나타낸 도이다. 도 25의 예에서는, 동일 위치에서 4 회의 묘화 처리(제2 묘화 처리)를 행한 후에, 다음 위치로 이동시켜 마찬가지로 묘화 처리를 행할 경우를 나타내고 있다. 여기서는, 4 회의 위치 이동을 행하는 묘화 처리(제1 묘화 처리)를 행할 경우를 나타내고 있다. 또한 도 25의 예에서는, 4 회의 위치 이동을 행하므로, 매회, y 방향의 스트라이프 영역폭(W)의 1 / 4씩 위치를 이동시킨다. 또한 y 방향, x 방향 및 x, y 양방향으로 빔 사이즈(a)의 1 / 2씩 위치를 이동시킨다. 따라서, 묘화 패스 번호(1 ~ 4)에서 y 방향의 스트라이프 이동량이 0이 되는 위치에서 묘화한다. 묘화 패스 번호(5 ~ 8)에서 y 방향의 스트라이프 이동량이 W / 4 + a / 2가 되는 위치에서 묘화한다. 묘화 패스 번호(9 ~ 12)에서 x 방향의 스트라이프 이동량이 a / 2, y 방향의 스트라이프 이동량이 W / 2가 되는 위치에서 묘화한다. 묘화 패스 번호(13 ~ 16)에서 x 방향의 스트라이프 이동량이 a / 2, y 방향의 스트라이프 이동량이 3 W / 4 + a / 2가 되는 위치에서 묘화한다. 그 외의 점은, 도 24와 동일하다. 여기서, 빔 사이즈(a)의 반쪽에 대한 이동은, 예를 들면 일본특허공개공보 평6-302506이 나타낸 바와 같이, 묘화 패턴의 위치, 치수의 정밀도 향상의 효과가 있다. 이 경우, 위치가 a / 2 어긋난 빔의 노광량은 일반적으로 상이하다. 따라서, a / 2의 이동에 대해서도, 이동이 없는 일련의 노광으로 비트 가공 테이블의 모든 노광을 완결할 필요가 있다.
이상과 같이, 실시예 2에 따르면, 편향 영역의 위치 이동을 행하는 다중 묘화를 행할 시에도, 실시예 1과 마찬가지로, 데이터 전송량 및 조사 단계수를 저감할 수 있다. 그 결과, 묘화 처리 전체에서의 스루풋을 향상시킬 수 있다.
실시예 3.
상술한 각 실시예에서는, 개별 블랭킹 제어용의 블랭킹 플레이트(204)와 공통 블랭킹용의 편향기(212)를 이용하여, 빔마다, 위치를 이동시키지 않고 행하는 다중 묘화의 전체 패스분의 샷을 분할한 복수 회의 조사의 각 회의 조사 단계에 대하여 블랭킹 제어를 행했지만, 이에 한정되지 않는다. 실시예 3에서는, 공통 블랭킹용의 편향기(212)를 이용하지 않고 개별 블랭킹 제어용의 블랭킹 플레이트(204)를 이용하여 빔마다, 위치를 이동시키지 않고 헹하는 다중 묘화의 전체 패스분의 샷을 분할한 복수 회의 조사의 각 회의 조사 단계에 대하여 블랭킹 제어를 행하는 구성에 대하여 설명한다.
도 26은, 실시예 3에서의 묘화 장치의 구성을 도시한 개념도이다. 도 26에서, 편향기(212)가 없어진 점, 로직 회로(132)의 출력이 블랭킹 플레이트(204)에 접속되는 점, 이외는 도 1과 동일하다. 또한, 실시예 3에서의 묘화 방법의 주요부 공정은, 도 7과 동일하다. 이하, 특별히 설명하는 점 이외의 내용은 실시예 1과 동일하다.
도 27은, 실시예 3에서의 개별 블랭킹 제어 회로와 공통 블랭킹 제어 회로의 내부 구성을 도시한 개념도이다. 도 27에서, 편향기(212)가 없어진 점, AND 연산기(44)(논리적 회로)에 편향 제어 회로(130)로부터의 신호 대신에 로직 회로(132)의 출력 신호가 입력되는 점 이외의 내용은 도 5와 동일하다.
개별 빔 ON / OFF 전환 공정(S116)으로서, 멀티빔 중, 각각 대응하는 빔에 대하여 개별로 빔의 ON / OFF 제어 신호를 출력하는 시프트 레지스터(40)와 개별 레지스터(42)를 가지는 복수의 로직 회로(제1 로직 회로)를 이용하여, 빔마다, 복수 회의 조사의 각 회의 조사에 대하여, 당해 빔용의 로직 회로(제1 로직 회로)에 의해 빔의 ON / OFF 제어 신호(제1 ON / OFF 제어 신호)를 출력한다. 구체적으로, 상술한 바와 같이, 각 빔의 개별 레지스터(42)는, k 묘화 패스째의 2 비트 데이터를 입력하면, 그 데이터에 따라, ON / OFF 신호를 셀렉터(48)를 개재하여 AND 연산기(44)에 출력한다. k 묘화 패스째의 데이터가 "11"이면 모두 ON 신호를, "00"이면 모두 OFF 신호를 출력하면 된다.
그리고, 공통 빔 ON / OFF 전환 공정(S118)으로서, 빔마다, 복수 회의 조사의 각 회의 조사에 대하여, 개별 블랭킹용의 로직 회로에 의해 빔의 ON / OFF 제어 신호의 전환이 행해진 후, 멀티빔 전체에 대하여 일괄하여 빔의 ON / OFF 제어 신호를 출력하는 로직 회로(132)(제2 로직 회로)를 이용하여 당해 조사에 대응하는 조사 시간만큼 빔 ON의 상태가 되도록 빔의 ON / OFF 제어 신호(제2 ON / OFF 제어 신호)를 출력한다. 구체적으로, 공통 블랭킹용의 로직 회로(132) 내에서는, 10 비트의 각 조사 단계의 타이밍 데이터에 따라, ON / OFF를 전환한다. 로직 회로(132)는, 이러한 ON / OFF 제어 신호를 AND 연산기(44)에 출력한다. 로직 회로(132)에서는, 각 조사 단계의 조사 시간만큼 ON 신호를 출력한다.
그리고 블랭킹 제어 공정으로서, AND 연산기(44)는, 개별 빔용의 ON / OFF 제어 신호와 공통 빔용의 ON / OFF 제어 신호가 모두 ON 제어 신호인 경우에, 당해 빔에 대하여, 당해 조사에 대응하는 조사 시간만큼 빔 ON의 상태가 되도록 블랭킹 제어를 행한다. AND 연산기(44)는, 개별 빔용과 공통 빔용의 ON / OFF 제어 신호가 모두 ON 제어 신호인 경우에, 앰프(46)에 ON 신호를 출력하고, 앰프(46)는, ON 전압을 개별 블랭킹 편향기의 전극(24)에 인가한다. 그 이외에서는, AND 연산기(44)는, 앰프(46)에 OFF 신호를 출력하고, 앰프(46)는, OFF 전압을 개별 블랭킹 편향기의 전극(24)에 인가한다. 이와 같이, 개별 블랭킹 편향기의 전극(24)(개별 블랭킹 기구)은, 개별 빔용과 공통 빔용의 ON / OFF 제어 신호가 모두 ON 제어 신호인 경우에, 당해 빔에 대하여, 당해 조사에 대응하는 조사 시간만 빔 ON의 상태가 되도록 개별로 빔의 ON / OFF 제어를 행한다.
이상과 같이, 공통 블랭킹용의 편향기(212)를 이용하지 않고 개별 블랭킹 제어용의 블랭킹 플레이트(204)를 이용해도 실시예 1과 마찬가지로, 데이터 전송량 및 조사 단계수를 저감할 수 있다. 그 결과, 묘화 처리 전체에서의 스루풋을 향상시킬 수 있다. 또한, 공통 블랭킹용의 편향기(212)를 생략할 수 있는 메리트도 있다.
실시예 4.
상술한 각 실시예에서는, 개별 블랭킹 제어용의 각 로직 회로(41)를 블랭킹 플레이트(204) 상에 배치했지만, 외부에 설치해도 된다. 실시예 4에서는, 개별 블랭킹 제어용의 각 로직 회로(41)를 블랭킹 플레이트(204)의 외부에 배치하는 경우에 대하여 설명한다. 실시예 4에서의 장치 구성은, 개별 블랭킹 제어용의 각 로직 회로(41)를 블랭킹 플레이트(204)의 외부에 배치하는 점 이외는 도 1과 동일하다. 또한, 실시예 4에서의 묘화 방법의 주요부 공정을 나타낸 순서도는 도 7과 동일하다. 또한, 이하에 특별히 설명하는 점 이외의 내용은 실시예 1 ~ 3 중 어느 하나와 동일하다.
도 28은, 실시예 4에서의 로직 회로와 블랭킹 플레이트(204)의 배치 상황을 설명하기 위한 개념도이다. 실시예 4에서는, 개별 블랭킹 제어용의 각 로직 회로(41)와 각 앰프(46)는, 묘화부(150)의 외부에 배치된 로직 회로(134) 내에 배치된다. 그리고, 개별 블랭킹 제어용의 각 전극(24)에는 배선에 의해 접속된다. 이러한 구성에서는, 배선이 길어지므로, 크로스 토크와 세틀링 시간이 증대되게 된다. 그러나 실시예 4에서는, 상술한 바와 같이, 개별 블랭킹 기구로 ON / OFF 전환을 한 후에, 전압 안정을 기다려, 공통 블랭킹 기구로 ON / OFF 전환을 행하기 때문에, 이러한 크로스 토크와 세틀링 시간이 증대해도 이들의 영향을 받지 않고 조사 시간을 고정밀도로 제어할 수 있다.
이상, 구체예를 참조하여 실시예에 대하여 설명했다. 그러나, 본 발명은 이들 구체예에 한정되지 않는다.
또한, 장치 구성 또는 제어 방법 등, 본 발명의 설명에 직접 필요하지 않은 부분 등에 대해서는 기재를 생략했지만, 필요로 하는 장치 구성 또는 제어 방법을 적절히 선택하여 이용할 수 있다. 예를 들면, 묘화 장치(100)를 제어하는 제어부 구성에 대해서는 기재를 생략했지만, 필요로 하는 제어부 구성을 적절히 선택하여 이용하는 것은 말할 필요도 없다.
그 외에, 본 발명의 요소를 구비하고, 당업자가 적절히 설계 변경할 수 있는 모든 멀티 하전 입자빔 묘화 장치 및 방법은 본 발명의 범위에 포함된다.

Claims (13)

  1. 하전 입자빔에 의한 멀티빔을 이용하여 다중 묘화를 행할 시의 시료의 동일 위치를 조사하는 1 개 또는 복수의 대응 빔의 전체 묘화 횟수분의 합계 조사 시간을 양자화 단위로 나눈 계조치를 미리 설정된 자릿수의 2 진수의 값으로 변환하는 공정; 및
    상기 빔의 전체 묘화 횟수분의 조사 단계 전체를 상기 자릿수 회로 분할하고; 변환된 2 진수의 자리마다 상기 자리의 값을 10 진수로 정의했을 경우에 해당하는 계조치에 양자화 단위를 곱한 조사 시간으로 각각 설정되는 상기 자릿수 회의 조사 단계의 각 조사 단계 혹은 상기 자릿수 회의 조사 단계의 일부를 더 분할하여 상기 자릿수 회보다 많아진 복수 회의 조사 단계의 각 조사 단계를, 상기 다중 묘화의 복수의 묘화 처리 중 어느 하나에 할당하며; 그리고 상기 다중 묘화의 묘화 처리마다, 상기 묘화 처리에 해당하는 조사 단계의 조사 시간 동안 상기 묘화 처리에 해당하는 조사 단계의 빔을 시료에 조사하는 공정
    을 포함하는 멀티 하전 입자빔 묘화 방법.
  2. 제1항에 있어서,
    상기 다중 묘화의 각 묘화 처리 중 하나의 묘화 처리에서 실시되는 조사 단계수와 상기 하나의 묘화 처리와는 다른 적어도 하나의 묘화 처리에서 실시되는 조사 단계수가 서로 상이한 것을 특징으로 하는 멀티 하전 입자빔 묘화 방법.
  3. 제1항에 있어서,
    상기 자릿수 회의 조사 단계 혹은 상기 자릿수 회의 조사 단계의 일부를 더 분할하여 상기 자릿수 회보다 많아진 복수 회의 조사 단계에 대하여, 복수의 조사 단계를 그룹화하여 복수의 그룹이 설정되고, 그룹 단위로 상기 복수의 묘화 처리에 분배되는 것을 특징으로 하는 멀티 하전 입자빔 묘화 방법.
  4. 제1항에 있어서,
    자릿수(n) 개의 복수의 조사 단계의 제1 조사 시간으로부터 증가시키는 조사 단계의 제1 조사 시간의 개수(a)와 다중 묘화의 패스수(N)에 대하여, 초기값을 설정하고,
    상기 자릿수(n)와, 상기 패스수(N)와, 양자화 단위(Δ)를 이용하여, 이하의 식(3)을 풀어, 기준 조사 시간(T')을 연산하는 것을 특징으로 하는 멀티 하전 입자빔 묘화 방법.
    (3)
    Figure 112015110666011-pat00037
  5. 제4항에 있어서,
    상기 개수(a)와, 상기 자릿수(n) 개의 복수의 조사 단계의 제1 조사 시간 중 2 진수의 i 자리째의 조사 시간(Ti)과, 상기 자릿수(n) 개의 복수의 조사 단계의 제1 조사 시간 중 분할 대상이 되는 조사 단계의 제2 조사 시간의 개수(b)를 이용하여, 연산된 기준 조사 시간(T')이, 이하의 식(4)을 충족시키는지 여부를 판정하는 것을 특징으로 하는 멀티 하전 입자빔 묘화 방법.
    (4)
    Figure 112015110666011-pat00038
  6. 제5항에 있어서,
    연산된 기준 조사 시간(T')이, 상기 식(4)을 충족시키지 않을 경우에는, 상기 개수(a)를 변경하고,
    상기 기준 조사 시간(T')이, 상기 식(4)을 충족시키는지 여부를 재차 판정하는 것을 특징으로 하는 멀티 하전 입자빔 묘화 방법.
  7. 제5항에 있어서,
    상기 자릿수 회의 조사 단계의 제1 조사 시간 중, 상기 기준 조사 시간(T')을 초과하는 제2 조사 시간의 조사 단계가 분할되는 것을 특징으로 하는 멀티 하전 입자빔 묘화 방법.
  8. 하전 입자빔에 의한 멀티빔을 이용하여, 빔 편향 영역의 위치를 이동시키면서 행하는 복수의 제1 묘화 처리와, 상기 제1 묘화 처리마다 상기 빔 편향 영역의 위치를 이동시키지 않고 행하는 복수의 제2 묘화 처리를 조합한 다중 묘화를 행할 시의 시료의 동일 위치를 조사하는 1 개 또는 복수의 대응 빔의 전체 묘화 횟수분의 합계 조사 시간을 상기 복수의 제1 묘화 처리마다 배분한 조사 시간을 양자화 단위로 나눈 계조치를 미리 설정된 자릿수의 2 진수의 값으로 변환하는 공정; 및
    상기 빔의 상기 복수의 제2 묘화 처리분의 조사 단계 전체를 상기 자릿수 회로 분할하고; 변환된 2 진수의 자리마다 상기 자리의 값을 10 진수로 정의했을 경우에 해당하는 계조치에 양자화 단위를 곱한 조사 시간으로 각각 설정되는 상기 자릿수 회의 조사 단계의 각 조사 단계 혹은 상기 자릿수 회의 조사 단계의 일부를 더 분할하여 상기 자릿수 회보다 많아진 복수 회의 조사 단계의 각 조사 단계를, 상기 복수의 제2 묘화 처리 중 어느 하나에 할당하며; 그리고 상기 다중 묘화의 복수의 제1 묘화 처리의 제1 묘화 처리마다, 또한 상기 복수의 제2 묘화 처리의 제2 묘화 처리마다, 상기 묘화 처리에 해당하는 조사 단계의 조사 시간 동안 상기 묘화 처리에 해당하는 조사 단계의 빔을 시료에 조사하는 공정
    을 포함하는 멀티 하전 입자빔 묘화 방법.
  9. 제8항에 있어서,
    자릿수(n) 개의 복수의 조사 단계의 제1 조사 시간으로부터 증가시키는 조사 단계의 제1 조사 시간의 개수(a)와 다중 묘화의 패스수(N)에 대하여, 초기값을 설정하고,
    상기 자릿수(n)와, 상기 패스수(N)와, 양자화 단위(Δ)를 이용하여, 이하의 식(3)을 풀어, 기준 조사 시간(T')을 연산하는 것을 특징으로 하는 멀티 하전 입자빔 묘화 방법.
    (3)
    Figure 112015110666011-pat00039
  10. 제9항에 있어서,
    상기 개수(a)와, 상기 자릿수(n) 개의 복수의 조사 단계의 제1 조사 시간 중 2 진수의 i 자리째의 조사 시간(Ti)과, 상기 자릿수(n) 개의 복수의 조사 단계의 제1 조사 시간 중 분할 대상이 되는 조사 단계의 제2 조사 시간의 개수(b)를 이용하여, 연산된 기준 조사 시간(T')이, 이하의 식(4)을 충족시키는지 여부를 판정하는 것을 특징으로 하는 멀티 하전 입자빔 묘화 방법.
    (4)
    Figure 112015110666011-pat00040
  11. 제10항에 있어서,
    연산된 기준 조사 시간(T')이, 상기 식(4)을 충족시키지 않을 경우에는, 상기 개수(a)를 변경하고,
    상기 기준 조사 시간(T')이, 상기 식(4)을 충족시키는지 여부를 재차 판정하는 것을 특징으로 하는 멀티 하전 입자빔 묘화 방법.
  12. 제10항에 있어서,
    상기 자릿수 회의 조사 단계의 제1 조사 시간 중, 상기 기준 조사 시간(T')을 초과하는 제2 조사 시간의 조사 단계가 분할되는 것을 특징으로 하는 멀티 하전 입자빔 묘화 방법.
  13. 시료를 재치하는, 연속 이동 가능한 스테이지와,
    하전 입자빔을 방출하는 방출부와,
    복수의 개구부가 형성되고, 상기 복수의 개구부 전체가 포함되는 영역에 상기 하전 입자빔의 조사를 받아, 상기 복수의 개구부를 상기 하전 입자빔의 일부가 각각 통과함으로써, 멀티빔을 형성하는 애퍼처 부재와,
    상기 애퍼처 부재의 복수의 개구부를 통과한 멀티빔 중, 각각 대응하는 빔의 블랭킹 편향을 행하는 복수의 블랭커와,
    상기 복수의 블랭커에 의해 빔 OFF의 상태가 되도록 편향된 각 빔을 차폐하는 블랭킹 애퍼처 부재와,
    상기 멀티빔을 이용하여 다중 묘화를 행할 시의 시료의 동일 위치를 조사하는 대응 빔의 전체 묘화 횟수분의 합계 조사 시간을 양자화 단위로 나눈 계조치를 미리 설정된 자릿수의 2 진수의 값으로 변환하는 변환부와,
    상기 빔의 전체 묘화 횟수분의 조사 단계 전체를 상기 자릿수 회로 분할하고; 변환된 2 진수의 자리마다 상기 자리의 값을 10 진수로 정의했을 경우에 해당하는 계조치에 양자화 단위를 곱한 조사 시간으로 각각 설정되는 상기 자릿수 회의 조사 단계의 각 조사 단계 혹은 상기 자릿수 회의 조사 단계의 일부를 더 분할하여 상기 자릿수 회보다 많아진 복수 회의 조사 단계의 각 조사 단계를, 상기 다중 묘화의 복수의 묘화 처리 중 어느 하나에 할당하고; 그리고 상기 다중 묘화의 묘화 처리마다, 상기 묘화 처리에 해당하는 조사 단계의 조사 시간 동안 상기 묘화 처리에 해당하는 조사 단계의 빔을 시료에 조사하도록 상기 복수의 블랭커의 대응하는 블랭커를 제어하는 편향 제어부
    를 구비한 것을 특징으로 하는 멀티 하전 입자빔 묘화 장치.
KR1020140072120A 2013-06-13 2014-06-13 멀티 하전 입자빔 묘화 방법 및 멀티 하전 입자빔 묘화 장치 KR101633405B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2013-124437 2013-06-13
JP2013124437A JP6209369B2 (ja) 2013-06-13 2013-06-13 マルチ荷電粒子ビーム描画方法及びマルチ荷電粒子ビーム描画装置

Publications (2)

Publication Number Publication Date
KR20140145566A KR20140145566A (ko) 2014-12-23
KR101633405B1 true KR101633405B1 (ko) 2016-06-24

Family

ID=52018424

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140072120A KR101633405B1 (ko) 2013-06-13 2014-06-13 멀티 하전 입자빔 묘화 방법 및 멀티 하전 입자빔 묘화 장치

Country Status (4)

Country Link
US (1) US9595421B2 (ko)
JP (1) JP6209369B2 (ko)
KR (1) KR101633405B1 (ko)
TW (1) TWI587350B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6383228B2 (ja) * 2014-09-19 2018-08-29 株式会社ニューフレアテクノロジー マルチ荷電粒子ビームのビーム位置測定方法及びマルチ荷電粒子ビーム描画装置
JP6587887B2 (ja) * 2015-03-23 2019-10-09 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP6541999B2 (ja) * 2015-03-26 2019-07-10 株式会社ニューフレアテクノロジー マルチ荷電粒子ビーム描画装置及びマルチ荷電粒子ビーム描画方法
JP6616986B2 (ja) * 2015-09-14 2019-12-04 株式会社ニューフレアテクノロジー マルチ荷電粒子ビーム描画方法及びマルチ荷電粒子ビーム描画装置
JP2017073461A (ja) 2015-10-07 2017-04-13 株式会社ニューフレアテクノロジー マルチ荷電粒子ビーム描画方法及びマルチ荷電粒子ビーム描画装置
JP6593090B2 (ja) * 2015-10-20 2019-10-23 株式会社ニューフレアテクノロジー 支持ケース及びマルチ荷電粒子ビーム描画装置
JP6589597B2 (ja) * 2015-11-25 2019-10-16 株式会社ニューフレアテクノロジー アパーチャのアライメント方法及びマルチ荷電粒子ビーム描画装置
JP6682278B2 (ja) 2016-01-19 2020-04-15 株式会社ニューフレアテクノロジー マルチ荷電粒子ビーム露光方法及びマルチ荷電粒子ビーム露光装置
JP6589758B2 (ja) 2016-07-04 2019-10-16 株式会社ニューフレアテクノロジー マルチ荷電粒子ビーム描画装置及びマルチ荷電粒子ビーム描画方法
JP6861508B2 (ja) * 2016-12-08 2021-04-21 株式会社ニューフレアテクノロジー マルチ荷電粒子ビーム露光方法及びマルチ荷電粒子ビーム露光装置
US10593509B2 (en) * 2018-07-17 2020-03-17 ICT Integrated Circuit Testing Gesellschaft für Halbleiterprüftechnik mbH Charged particle beam device, multi-beam blanker for a charged particle beam device, and method for operating a charged particle beam device
JP7124763B2 (ja) * 2019-02-27 2022-08-24 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画方法及び荷電粒子ビーム描画装置
JP7310466B2 (ja) * 2019-09-10 2023-07-19 株式会社ニューフレアテクノロジー マルチ荷電粒子ビーム評価方法
US11120965B2 (en) * 2019-12-04 2021-09-14 ICT Integrated Circuit Testing Gesellschaft für Halbleiterprüftechnik mbH Beam blanking device for a multi-beamlet charged particle beam apparatus

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57111026A (en) * 1980-12-26 1982-07-10 Nippon Telegr & Teleph Corp <Ntt> Exposure device for electron beam
JP3394237B2 (ja) * 2000-08-10 2003-04-07 株式会社日立製作所 荷電粒子ビーム露光方法及び装置
SE0104238D0 (sv) * 2001-12-14 2001-12-14 Micronic Laser Systems Ab Method and apparatus for patterning a workpiece
US7220961B2 (en) * 2003-09-24 2007-05-22 Siemens Medical Solutions Usa, Inc. System and method for quality control in nuclear imaging systems
JP4476975B2 (ja) * 2005-10-25 2010-06-09 株式会社ニューフレアテクノロジー 荷電粒子ビーム照射量演算方法、荷電粒子ビーム描画方法、プログラム及び荷電粒子ビーム描画装置
JP4995261B2 (ja) * 2006-04-03 2012-08-08 イーエムエス ナノファブリカツィオン アーゲー パターン化ビームの総合変調を持つ粒子ビーム露光装置
JP5180446B2 (ja) * 2006-07-20 2013-04-10 株式会社ナノシステムソリューションズ 露光装置及び露光方法
JP5095364B2 (ja) * 2007-11-26 2012-12-12 株式会社ニューフレアテクノロジー トラッキング制御方法および電子ビーム描画システム
JP5216347B2 (ja) * 2008-02-04 2013-06-19 株式会社ニューフレアテクノロジー 描画装置及び描画データの変換方法
EP2433295A2 (en) * 2009-05-20 2012-03-28 Mapper Lithography IP B.V. Dual pass scanning
TWI496182B (zh) * 2009-08-26 2015-08-11 D2S Inc 以可變束模糊技術使用帶電粒子束微影術製造表面之方法及系統
JP5859778B2 (ja) * 2011-09-01 2016-02-16 株式会社ニューフレアテクノロジー マルチ荷電粒子ビーム描画装置及びマルチ荷電粒子ビーム描画方法
JP5826566B2 (ja) * 2011-09-01 2015-12-02 株式会社ニューフレアテクノロジー マルチ荷電粒子ビーム描画装置及びマルチ荷電粒子ビーム描画方法
US8745549B2 (en) * 2012-02-05 2014-06-03 D2S, Inc. Method and system for forming high precision patterns using charged particle beam lithography
JP6215586B2 (ja) * 2012-11-02 2017-10-18 株式会社ニューフレアテクノロジー マルチ荷電粒子ビーム描画方法及びマルチ荷電粒子ビーム描画装置
JP6097640B2 (ja) * 2013-06-10 2017-03-15 株式会社ニューフレアテクノロジー マルチ荷電粒子ビーム描画方法及びマルチ荷電粒子ビーム描画装置
JP6230881B2 (ja) * 2013-11-12 2017-11-15 株式会社ニューフレアテクノロジー マルチ荷電粒子ビームのブランキング装置及びマルチ荷電粒子ビーム描画方法
JP6190254B2 (ja) * 2013-12-04 2017-08-30 株式会社ニューフレアテクノロジー マルチ荷電粒子ビーム描画装置及びマルチ荷電粒子ビーム描画方法
JP2015201576A (ja) * 2014-04-09 2015-11-12 株式会社ニューフレアテクノロジー ショットデータ生成方法およびマルチ荷電粒子ビーム描画方法

Also Published As

Publication number Publication date
JP2015002189A (ja) 2015-01-05
TWI587350B (zh) 2017-06-11
US20140367584A1 (en) 2014-12-18
JP6209369B2 (ja) 2017-10-04
US9595421B2 (en) 2017-03-14
KR20140145566A (ko) 2014-12-23
TW201515049A (zh) 2015-04-16

Similar Documents

Publication Publication Date Title
KR101633405B1 (ko) 멀티 하전 입자빔 묘화 방법 및 멀티 하전 입자빔 묘화 장치
KR101595787B1 (ko) 멀티 하전 입자빔 묘화 방법 및 멀티 하전 입자빔 묘화 장치
KR101598149B1 (ko) 멀티 하전 입자빔 묘화 방법 및 멀티 하전 입자빔 묘화 장치
JP6190254B2 (ja) マルチ荷電粒子ビーム描画装置及びマルチ荷電粒子ビーム描画方法
KR101698890B1 (ko) 멀티 하전 입자빔의 블랭킹 장치 및 멀티 하전 입자빔 묘화 장치
KR101724267B1 (ko) 멀티 하전 입자빔의 블랭킹 장치 및 멀티 하전 입자빔 묘화 장치
KR101828906B1 (ko) 멀티 하전 입자빔 묘화 방법 및 멀티 하전 입자빔 묘화 장치
KR101781078B1 (ko) 멀티 하전 입자빔 묘화 장치 및 멀티 하전 입자빔 묘화 방법
KR101660872B1 (ko) 멀티 하전 입자빔의 블랭킹 장치 및 멀티 하전 입자빔 묘화 방법
KR101968609B1 (ko) 멀티 하전 입자빔 노광 방법 및 멀티 하전 입자빔의 블랭킹 장치
US9881770B2 (en) Multi charged particle beam exposing method, and multi charged particle beam exposing apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 4