KR20150029640A - 광 반도체 장치의 제조방법 및 광 반도체 장치 - Google Patents

광 반도체 장치의 제조방법 및 광 반도체 장치 Download PDF

Info

Publication number
KR20150029640A
KR20150029640A KR1020147034831A KR20147034831A KR20150029640A KR 20150029640 A KR20150029640 A KR 20150029640A KR 1020147034831 A KR1020147034831 A KR 1020147034831A KR 20147034831 A KR20147034831 A KR 20147034831A KR 20150029640 A KR20150029640 A KR 20150029640A
Authority
KR
South Korea
Prior art keywords
film
plating layer
silver plating
bonding wire
bonding
Prior art date
Application number
KR1020147034831A
Other languages
English (en)
Inventor
도모코 히가시우치
노부아키 다카네
마사시 야마우라
마키 이나다
히로시 요코타
Original Assignee
히타치가세이가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히타치가세이가부시끼가이샤 filed Critical 히타치가세이가부시끼가이샤
Publication of KR20150029640A publication Critical patent/KR20150029640A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

표면에 은 도금층이 형성된 기판과, 상기 은 도금층에 본딩된 발광 다이오드를 포함한 광 반도체 장치의 제조 방법이며, 상기 은 도금층을 피복하는 점토막을 형성하는 막 성형 공정과, 상기 막 성형 공정 후에 상기 발광 다이오드와 상기 점토막으로 피복된 상기 은 도금층을 와이어 본딩하여 전기적으로 접속하는 접속 공정을 포함하는 광 반도체 장치의 제조 방법.

Description

광 반도체 장치의 제조방법 및 광 반도체 장치{OPTICAL SEMICONDUCTOR DEVICE PRODUCTION METHOD AND OPTICAL SEMICONDUCTOR DEVICE}
본 발명은 발광 다이오드를 구비한 광 반도체 장치의 제조 방법 및 광 반도체 장치에 관한 것이다.
종래, 다음의 특허 문헌 1에 기재된 발광 다이오드(Light Emitting Diode: LED)를 구비한 광 반도체 장치가 알려져 있다. 이 광 반도체 장치는 발광 소자인 LED와, LED를 재치(載置)하는 성형체를 구비하고 있다. 성형체는 LED의 한 전극과 전기적으로 접속되는 제1 리드와, LED의 다른 전극과 와이어를 통해 전기적으로 접속되는 제2 리드를 포함하고 있다. 또한, 성형체는 LED가 재치되는 저면과 측면을 갖는 오목부(凹部)를 포함하고, 이 오목부는 LED를 밀봉하는 밀봉 부재가 충전되고 있다. 성형체는 높은 반사율을 포함하고 있기 때문에, 오목부의 측면 및 저면으로의 광의 투과가 저감되고, LED로부터의 광이 효율적으로 방출된다.
특허문헌 1: 국제공개공보 제2007-015426호
광 반도체 장치의 전극에서는 예를 들어 은 도금층이 형성되는 것이 있다. 이 은 도금층은, 대기 중에 포함되는 가스에 의해 부식되어 변색한다. 이러한 은 도금층을 가지는 광 반도체 장치를 조명 기구로서 이용하는 경우, LED의 동작 보증 시간보다 빨리 조도가 저하하는 문제가 있었다. 특히, 전극에 형성된 은 도금층이 황화 수소 가스에 의해 황화되면 전극이 검은색으로 변색한다. 따라서, 전극에서의 반사율이 저하되고 광 반도체 장치의 조도가 저하된다. 또한, 발광 소자가 고 전력화(high power)되면, 발광 소자가 내보내는 열량이 증가하여, 전극의 온도가 상승한다. 이 전극의 온도 상승은 전극에 형성된 은 도금층의 황화를 촉진시킬 것이다.
종래에는, 성형체를 구성하는 수지로서 열 가소성 수지가 이용되었다. 이 열 가소성 수지는 은 도금층의 변색보다 빨리 변색하는 것이었기 때문에, 광 반도체 장치의 조도 저하의 원인으로 은 도금층의 변색이 차지하는 영향은 작았다. 그러나, 최근, 열 가소성 수지를 대신하여 열 경화성 수지가 성형체에 이용되어 왔다. 이 열 경화성 수지의 변색은 은 도금층의 변색보다 늦은 시기에 나타난다. 이에 따라, 광 반도체 장치의 조도 저하의 원인으로 은 도금층의 변색이 차지하는 영향이 커지게 되었다. 나아가, 이러한 광 반도체 장치에 대한 황화 수소 가스의 평가를 규격화하려는 움직임이 있다.
여기서, 본 발명은 은 도금층의 황화를 억제하는 것이 가능한 광 반도체 장치의 제조 방법 및 광 반도체 장치를 제공하고자 한다.
본 발명의 일 실시 형태와 관련한 광 반도체 장치의 제조 방법은 표면에 은 도금층이 형성된 기판과 은 도금층에 본딩된 발광 다이오드를 구비한 광 반도체 장치의 제조 방법이며, 은 도금층을 피복하는 점토막을 형성하는 막 형성 공정과, 막 형성 공정 후에 발광 다이오드와 점토막으로 피복된 은 도금층을 와이어 본딩하여 전기적으로 접속하는 접속 공정을 포함한다.
본 발명의 일 실시 형태와 관련한 광 반도체 장치의 제조 방법에 의하면, 막 형성 공정에 있어서 가스 차단성을 가진 점토막으로 은 도금층을 피복하기 위해 은 도금층의 황화를 억제할 수 있다. 이에 따라, 은 도금층의 변색에 의한 광 반도체 장치의 조도 저하를 억제할 수 있다. 또한, 접속 공정에서는 와이어 본딩을 실시함으로써 점토막을 관통한 본딩 와이어를 은 도금층에 대해 전기적으로 접속하여 은 도금층과 발광 다이오드의 도통(導通)을 확보할 수 있다. 그 후, 본 발명에 관한 광 반도체 장치의 제조 방법에 의하면, 막 형성 공정 후에 접속 공정을 실시함으로써, 점토막이 형성된 후에 와이어 본딩이 실시되기 때문에, 막 형성 공정의 영향을 받지 않은 본딩 와이어를 얻을 수 있다. 또한, 본딩 와이어가 없는 상태에서 막 성형 공정이 실시되기 때문에, 은 도금층 위에 확실히 점토막을 형성할 수 있다.
또한, 본 발명의 일 실시 형태에서는 막 형성 과정을, 기판의 표면측으로부터 점토를 용매로 희석한 점토 희석액을 은 도금층에 도포한 후에 점토 희석액을 건조시켜 점토막을 형성하는 것으로 하는 것이 가능하다. 점토 희석액에 따르면 기판 표면측으로의 도포량 또는 용매에 대한 점토의 비율을 조정하는 것이 가능하기 때문에, 점토막의 막 두께를 제어하는 것이 가능하다. 이에 따라, 소정의 막 두께를 가진 점토막을 쉽게 형성할 수 있다. 또한, 막 형성 과정이 접속 공정 전에 실시되기 때문에, 본딩 와이어에 점토 희석액이 부착되지도 않는다. 따라서, 점토로부터 본딩 와이어로의 불필요한 스트레스의 인가가 방지되고, 본딩 와이어의 파열을 억제할 수 있다.
또한, 본 발명의 일 실시 형태는, 막 형성 공정 전에 기판의 은 도금층에 발광 다이오드를 본딩하는 본딩 공정을 더 포함하는 것으로 할 수 있다. 이 공정에 따르면, 본딩 공정을 수행할 때에 은 도금층 위에는 점토막이 없기 때문에, 은 도금층에 대해 발광 다이오드를 용이하게 본딩할 수 있게 된다.
또한, 본 발명의 일 실시 형태는, 막 형성 공정과 접속 공정 사이에 기판의 은 도금층에 발광 다이오드를 본딩하는 본딩 공정을 더 포함하는 것으로 할 수 있다. 이 공정에 따르면, 발광 다이오드의 표면에 점토막이 형성되지 않기 때문에, 발광 다이오드의 전극에 대해 와이어 본딩을 쉽게 실시할 수 있게 된다.
또한, 본 발명의 일 실시 형태는, 점토막의 막 두께가 0.01μm 이상 500μm 이하인 것으로 할 수 있다. 이 점토막의 막 두께에 따르면, 점토막에서의 크랙의 발생을 억제해 가스 차단성을 확보하고 점토막의 투명성을 확보할 수 있게 된다.
또한, 본 발명의 일 실시 형태는, 접속 공정이 모세관에 인가하는 하중을 60gf 이상 150gf 이하로 하여 점토막으로 피복된 은 도금층에 본딩 와이어를 누르는 것으로 할 수 있다. 이 하중으로 한다면, 점토막에 대해 본딩 와이어를 관통시켜, 은 도금층에 본딩 와이어를 확실하게 접속할 수 있게 된다.
또한, 본 발명의 일 실시 형태는, 접속 공정이 모세관을 진동시켜 점토막으로 피복된 은 도금층에 본딩 와이어를 누르는 것으로 할 수 있다. 모세관을 진동시킴으로써, 점토막에 대해 본딩 와이어를 관통시켜 은 도금층에 본딩 와이어를 더욱 확실하게 접속할 수 있게 된다.
본 발명의 일 실시 형태와 관련한 광 반도체 장치는, 표면에 은 도금층이 형성된 기판과 은 도금층에 본딩된 발광 다이오드와, 은 도금층을 피복하는 점토막과, 발광 다이오드와 은 도금층에 와이어 본딩되어, 발광 다이오드에 전기적으로 접속된 제1 접속부와, 은 도금층에 전기적으로 접속된 제2 접속부와, 제1 접속부로부터 제2 접속부까지 연장된 연장부를 포함하는 본딩 와이어를 구비하고, 연장부가 점토막으로부터 노출되어 있다.
본 발명의 일 실시 형태와 관련한 광 반도체 장치는, 가스 차단성을 가진 점토막으로 은 도금층이 피복되어 있기 때문에, 은 도금층의 황화를 억제할 수 있다. 이에 따라, 은 도금층의 변색에 의한 광 반도체 장치의 조도 저하를 억제할 수 있다. 또한, 본딩 와이어는 와이어 본딩에 의해 은 도금층에 연결되어 있기 때문에, 은 도금층과 발광 다이오드의 도통을 확보할 수 있다. 게다가, 본딩 와이어의 연장부가 점토막으로부터 노출되어 연장부에 점토막이 부착되지 않으므로, 점토막으로부터 본딩 와이어로의 불필요한 스트레스의 인가가 방지된다. 따라서, 본딩 와이어의 파열을 방지하는 것이 가능하다.
또한, 본 발명의 일 실시 형태는 제2 접속부가 은 도금층에 접하고 있는 접속면과 접속면의 반대측에 있는 노출면을 포함하고, 노출면이 점토막으로부터 노출되고 있는 것으로 할 수 있다. 이 구성에 따르면, 제2 접속부의 접속면이 은 도금층에 접하고 있기 때문에, 본딩 와이어와 은 도금층 사이에서 도통을 확보할 수 있다. 또한, 노출면이 점토막으로부터 노출되고 노출면 위에는 점토막이 부착되지 않기 때문에, 점토막으로부터 본딩 와이어로의 불필요한 스트레스의 인가가 방지된다. 따라서, 본딩 와이어의 파열을 더욱 억제할 수 있다.
또한, 본 발명의 일 실시 형태는 기판상에 배치되고 발광 다이오드를 둘러싼 광반사부와, 광반사부와 기판에 의해 형성된 공간에 충전되어 발광 다이오드를 밀봉하는 투명 밀봉부를 더 구비하고, 연장부가 투명 밀봉부에 접하고 있는 것으로 할 수 있다. 이 구성에 따르면, 연장부가 직접 투명 밀봉부에 접하고 있기 때문에, 연장부와 투명 밀봉부 사이에 점토막이 존재하지 않게 된다. 따라서, 점토막으로부터 연장부로의 불필요한 스트레스의 인가가 방지되기 때문에, 본딩 와이어의 파열을 억제할 수 있다. 또한, 연장부가 투명 밀봉부에 접하고 있으므로, 연장부를 보호할 수 있다.
또한, 본 발명의 일 실시 형태는 제2 접속부가 은 도금층에 접하고 있는 접속면과 접속면의 반대측에 있는 노출면을 포함하고, 노출면이 투명 밀봉부에 접하고 있는 것으로 할 수 있다. 제2 접속부가 직접 투명 밀봉부에 접하고 있기 때문에, 제2 접속부와 투명 밀봉부 사이에 점토막이 존재하지 않게 된다. 따라서, 점토막으로부터 제2 접속부에 대한 불필요한 스트레스의 인가가 방지되기 때문에, 본딩 와이어의 파열을 억제할 수 있다. 또한, 제2접속부가 투명 밀봉부에 접하고 있으므로, 제2 접속부를 보호할 수 있다.
본 발명에 따르면, 은 도금층의 황화를 방지함과 동시에, 본딩 와이어의 파열을 억제하여 은 도금층과 발광 다이오드의 도통을 확보하는 것이 가능한 광 반도체 장치의 제조 방법 및 광 반도체 장치가 제공된다.
도 1은 제1 실시 형태와 관련한 광 반도체 장치의 단면을 나타내는 도면이다.
도 2는 도 1에 나타낸 광 반도체 장치의 일부를 확대한 단면을 나타내는 도면이다.
도 3은 도 1에 나타내는 광 반도체 장치의 평면도이다.
도 4는 점토막의 단면을 모식적으로 나타내는 도면이다.
도 5는 제1 실시 형태와 관련한 광 반도체 장치의 제조 방법을 나타낸 흐름도이다.
도 6은 제1 실시 형태와 관련한 광 반도체 장치의 제조 방법의 효과를 설명하기 위한 도면이다.
도 7은 제2 실시 형태와 관련한 광 반도체 장치의 단면을 나타내는 도면이다.
도 8은 도 7에 나타낸 광 반도체 장치의 일부를 확대한 단면을 나타내는 도면이다.
도 9는 제2 실시 형태와 관련한 광 반도체 장치의 제조 방법을 나타낸 흐름도이다.
도 10은 비교예와 실시예 1, 2의 조건과 평가 결과를 나타내는 도면이다.
도 11은 제2 접속부를 촬영한 SEM상이다.
도 12는 도 11에 나타낸 A부를 확대한 SEM상이다.
도 13은 도 12에 나타낸 단면의 일부를 확대한 SEM상이다.
도 14는 도 11에 나타낸 B부를 확대한 SEM상이다.
도 15는 도 14에 나타낸 단면의 일부를 확대한 SEM상이다.
이하, 도면을 참조하여 본 발명의 일 실시 형태와 관련한 광 반도체 장치의 최적 실시 형태에 대해 상세히 설명한다. 또한, 모든 도면에 걸쳐 동일 또는 그에 해당하는 부분은 동일한 부호를 병기한다.
[제1 실시 형태]
제1 실시 형태와 관련한 광 반도체 장치에 대해 설명한다. 도 1은 제1 실시 형태와 관련한 광 반도체 장치의 단면을 나타내는 도면이다. 도 2는 도 1의 일부를 확대한 도면이다. 도 3은 도 1에 나타낸 광 반도체 장치의 평면도이다. 제1 실시 형태와 관련한 광 반도체 장치(1A)는 기판(10)과 기판(10) 위에 본딩된 발광 다이오드인 청색 LED(30)와, 청색 LED(30)에 전압을 인가하기 위한 본딩 와이어(34)와, 청색 LED(30)를 둘러싸듯이 기판(10) 위에 배치된 광반사부인 리플렉터(reflector)(20)와, 리플렉터(20)의 내측 공간에 충전된 투명 밀봉부인 투명 밀봉 수지(40)를 구비하고 있다.
기판(10)은, 절연성의 기체(基體)(12)와, 기체(12)의 표면에 형성된 배선층(13)을 포함하고 있다. 배선층(13)은 기체(12) 상에 형성된 구리 도금판(14)과 구리 도금판(14) 상에 형성된 은 도금층(16)을 포함하고 있다. 배선층(13)은 청색 LED(30)의 전극에 전압을 인가하기 위해 청색 LED(30)의 전극에 전기적으로 접속된다. 이 배선층(13)은 청색 LED(30)의 제1 전극(30a)에 전기적으로 접속되는 제1 부분(13a)과 제2 전극(30b)에 전기적으로 접속되는 제2 부분(13b)을 포함하고 있다. 제1 부분(13b)과 제2 부분(13a)은 서로 이격되어, 전기적으로 절연되어 있다. 제1 부분(13a)과 제2 부분(13b) 사이의 틈새에는 필요에 따라 수지나 세라믹으로 된 절연부(17)를 형성해도 좋다.
광 반도체 장치(1A)는 은 도금층(16)을 피복하는 점토막(18)을 포함하고 있다. 이 점토막(18)은 은 도금층(16)을 덮음으로써 은 도금층(16)의 황화를 억제하는 가스 차단막이다. 점토막(18)은 천연 점토 또는 합성 점토를 모두 사용할 수 있다. 예를 들면, 스티븐 사이트, 헥토 사이트, 사포 나이트, 몬모릴로나이트 및 바이델라 나이트 중 적어도 하나 이상을 사용할 수 있다. 도 4는 점토막(18)의 단면을 모식적으로 나타내는 도면이다. 도 4와 같이 천연 점토인 몬모릴로나이트는 두께(H1)가 1nm 이하이고, 두께(H1)에 직교하는 방향의 길이(L)는 10nm 이상 1000nm 이하이다. 이처럼 천연 점토인 몬모릴로나이트는 가로세로비가 크기 때문에, 가스가 점토막(18)을 통과하여 은 도금층(16)에 도달하기까지의 패스 루트가 길게 된다. 따라서, 은 도금층(16)의 황화를 억제할 수 있게 된다.
점토막(18)의 막 두께(H2)는, 가스 차단성과 투광성의 관점에서 0.01㎛이상 500㎛ 이하인 것이 바람직하고, 0.03㎛이상 500㎛ 이하인 것이 바람직하고, 0.05㎛이상 100㎛ 이하인 것이 또한 바람직하고, 0.05㎛이상 10㎛ 이하, 0.05㎛이상 1㎛ 이하인 것이 더욱 바람직하다. 점토막(18)의 막 두께(H2)를 0.01㎛이상 500㎛ 이하로 함으로써, 은 도금층(16)에 대한 가스 차단성과 점토막(18)의 투명성을 양립시킬 수 있다. 이 경우, 점토막(18)의 막 두께(H2)를 0.03㎛이상 500㎛ 이하, 0.05㎛이상 100㎛ 이하, 0.05㎛이상 10㎛ 이하, 0.05㎛이상 1㎛ 이하로 함으로써, 이 효과를 보다 향상시킬 수 있다.
점토막(18)의 막 두께(H2)는, 와이어 본딩성의 관점에서 500㎛ 이하인 것이 바람직하고, 0.01㎛이상 500㎛ 이하인 것이 더욱 바람직하다. 이와 같은 범위에 설정함으로써, 양호한 와이어 본딩성을 확보할 수 있다.
청색 LED(30)는, 광 반도체 장치(1A)의 광원이다. 도 1을 참조하면, 청색 LED(30)의 제1 전극(30a)은, 도전성을 가지는 다이 본딩재(die bonding material)(32)에 의해 배선층(13)의 제1 부분(13a)에 다이 본딩되어 있다. 또한, 청색 LED(30)의 제2 전극(30b)은, 본딩 와이어(34)에 의해 배선층(13)의 제2부분(13b)에 접속되어 있다.
리플렉터(reflector)(20)는, 청색 LED(30)가 발생한 광을 광 반도체 장치(1A)의 외부를 향해 반사시킨다. 리플렉터(20)는, 청색 LED(30)를 에워싸도록 기판(10)의 표면으로부터 세워 설치하고, 청색 LED(30)를 수용하는 내측 공간(22)을 구획하고 있다. 내측 공간(22)에는 청색 LED(30)을 밀봉하기 위한 투명 밀봉 수지(40)가 충전되어 있다.
리플렉터(20)는, 백색 안료를 포함하는 열경화성 수지로 이루어진다. 열경화성 수지에는, 리플렉터(20)를 용이하게 형성하기 위하여, 실온(예를 들면, 25℃)에서 가압 성형 가능한 것이 사용되고, 특히, 접착성의 관점에서 에폭시 수지가 바람직하다. 이와 같은 수지에는, 예를 들면, 에폭시 수지, 실리콘 수지, 우레탄 수지 등을 사용할 수 있다. 백색 안료에는, 예를 들면, 알루미늄, 산화 마그네슘, 산화 안티몬, 산화 티탄 또는 산화 지르코늄이 사용되고, 특히, 광반사성의 관점에서 산화 티탄이 바람직하다.
투명 밀봉 수지(40)는, 청색 LED(30)을 밀봉하는 것이며, 리플렉터(20)에 의해 구획된 내측 공간(22)에 충전되어 있다. 내측 공간(22)에 충전되는 수지에는, 적어도 청색 LED(30)가 발하는 광의 파장을 포함하는 파장대의 광을 투과하는 것이 사용된다. 투명 밀봉 수지(40)에는, 투명성의 관점에서 실리콘 수지 또는 아크릴 수지를 채용하는 것이 바람직하다. 또한, 투명 밀봉 수지(40)는, 광을 확산시키는 무기 충전재나 청색 LED(30)로부터 발생한 광을 여기광(勵起光)으로 하여 광 반도체 장치(1A)로부터 백색광을 발생시키는 형광체(42)를 더 포함해도 된다.
제1 실시 형태에 관한 광 반도체 장치(1A)는, 청색 LED(30)의 제2 전극(30b)과 배선층(13)의 은 도금층(16)을 전기적으로 접속하는 본딩 와이어(34)를 구비하고 있다. 본딩 와이어(34)는, 청색 LED(30)의 제2 전극(30b)에 본딩된 제1 접속부(35)와, 은 도금층(16)에 본딩된 제2 접속부(36)와, 제1 접속부(35)로부터 제2 접속부(36)에 연장된 연장부(37)를 가지고 있다. 본딩 와이어(34)에는, 직경이 5㎛이상 40㎛ 이하의 금, 동(銅), 또는 알루미늄제의 와이어를 사용할 수 있다.
제1 접속부(35)는, 투명 밀봉 수지(40)로 접하고 있는 청색 LED(30)의 제2전극(30b)에 접속되어 있으므로, 제1 접속부(35)도 투명 밀봉 수지(40)에 접하고 있다. 또한, 제1 접속부(35)의 일부는 점토막(18)으로 접촉하지 않고 점토막(18)으로부터 노출되어 있고, 점토막(18)으로부터 노출된 제1접속부(35)의 일부에는 점토막(18)의 부착이 없다.
도 2에 나타낸 바와 같이, 제2 접속부(36)는, 은 도금층(16)의 표면(16a)에 접하고 있는 접속면(36a)과, 접속면(36a)의 반대측에 있는 노출면(36b)을 가지고 있다. 은 도금층(16)의 표면(16a)과 본딩 와이어(34)의 접속면(36a)이 접함으로써, 은 도금층(16)과 본딩 와이어(34)의 통전이 확보되어 있다. 이 접속면(36a)과 은 도금층(16)의 표면(16a)은, 본딩 와이어(34)와 은 도금층(16)의 통전이 확보되도록 접속되어 있으면 된다. 그러므로, 접속면(36a)의 전체가 은 도금층(16)의 표면(16a)과 접하고 있어도 되고, 접속면(36a)의 일부가 은 도금층(16)의 표면(16a)과 접하고 있어도 된다. 예를 들면, 접속면(36a)과 은 도금층(16)의 표면(16a) 사이에, 점토막(18)의 일부가 협지되어 있어도 된다. 또한, 제2 접속부(36)에서의 접속면(36a)과 노출면(36b)의 사이의 측면 부분의 일부 또는 전부는, 점토막(18)에 둘러싸여 있다. 노출면(36b)의 전체는, 점토막(18)과 접촉하지 않고 점토막(18)으로부터 노출되어 있고, 점토막(18)으로부터 노출된 노출면(36b)에는 점토막(18)의 부착이 없다.
연장부(37)는, 투명 밀봉 수지(40) 내에서 와이어 루프를 형성하고 있다. 그러므로, 연장부(37)의 측면의 전체가 투명 밀봉 수지(40)에 접하고 있다. 또한, 연장부(37)의 전체가 점토막(18)에 접촉하지 않고 점토막(18)으로부터 노출되어 있고, 점토막(18)으로부터 노출된 연장부(37)에는 점토막(18)의 부착이 없다.
이와 같이, 본 실시 형태에 관한 광 반도체 장치(1A)는, 가스 차단성을 가지는 점토막(18)으로 은 도금층(16)의 표면(16a)이 피복되어 있으므로, 은 도금층(16)의 황화를 억제할 수 있다. 이로써, 은 도금층(16)의 변색에 의한 광 반도체 장치(1A)의 조도의 저하를 억제할 수 있다.
또한, 본 실시 형태에 관한 광 반도체 장치(1A)는, 본딩 와이어(34)가 와이어 본딩에 의해 은 도금층(16)에 고착되고, 제2 접속부(36)의 접속면(36a)이 은 도금층(16)의 표면(16a)에 접하고 있다. 이로써, 본딩 와이어(34)로 은 도금층(16)과의 사이에서 통전을 확보할 수 있다.
또한, 본 실시 형태에 관한 광 반도체 장치(1A)는, 본딩 와이어(34)의 제1 접속부(35), 노출면(36b) 및 연장부(37)가 투명 밀봉 수지(40)에 접하여 점토막(18)의 부착이 없기 때문에, 점토막(18)으로부터 본딩 와이어(34)로의 불필요한 스트레스의 인가가 방지된다. 따라서, 본딩 와이어(34)의 파열을 방지할 수 있다.
도 5를 참조하여, 광 반도체 장치(1A)의 제조 방법에 대하여 설명한다. 도 5에 나타낸 바와 같이, 광 반도체 장치(1A)의 제조 방법은, 준비 공정(S10)과, 은 도금층(16)을 피복하는 점토막(18)을 형성하는 막형성 공정(S20)과, 청색 LED(30)을 고정시키는 본딩 공정(S30)과, 점토막(18)으로 피복된 은 도금층(16)으로 청색 LED(30)을 와이어 본딩하여 전기적으로 접속하는 접속 공정(S40)과, 리플렉터(20)의 내측 공간(22)에 투광성 수지인 투명 밀봉 수지(40)를 충전하는 충전 공정(S50)을 포함한다.
준비 공정(S10)에서는, 표면에 은 도금층(16)이 형성된 기판(10)으로 기판(10)에 고정된 리플렉터(20)를 구비한 생산물을 준비한다. 먼저, 기체(基體)(12)에 동 도금판(14)이 설치된 기판을 준비한다(공정 S11). 다음으로, 동 도금판(14) 상에 은 도금층(16)을 형성한다(공정 S12). 그리고, 은 도금층(16) 상에 리플렉터(20)를 고정한다(공정 S13).
준비 공정(S10) 이후에, 막형성 공정(S20)을 실시한다. 처음으로, 점토를 용매로 희석한 점토 희석액을 만든다. 먼저, 초순수(超純水)에 분말의 몬모릴로나이트를 혼합하여 반투명 용액을 만들어 교반한다. 다음으로, 이소프로필 알코올을 교반 후의 반투명 용액에 투입하여 또한 교반함으로써, 점토 희석액이 만들어진다. 그리고, 용매에서의 물과 이소프로필 알코올의 비율은, 예를 들면 9: 1이다. 용매로서 이소프로필 알코올을 투입함으로써, 점토 희석액을 건조시킬 때 생길 수 있는 점토막(18)의 불균일을 억제하고, 점토막(18)의 막 두께(H2)를 균일하게 근접시킬 수 있다. 이어서, 점토 희석액을 리플렉터(20)의 내측 공간(22)에 도포한다. 본 실시 형태에서는, 내측 공간(22)에 점토 희석액을 적하 또는 살포함으로써, 내측 공간(22)에 점토 희석액이 도포된다. 이 때, 점토 희석액이 내측 공간(22)에 노출된 은 도금층(16)의 전체면을 덮도록 적하량 또는 살포량을 조정한다. 그리고, 점토 희석액의 용매를 건조시킨다. 예를 들면, 점토 희석액을 도포한 생산물을 70℃의 환경에 5분간 노출하는 것으로 건조시킨다. 이상의 공정에 의하여, 점토 희석액으로 덮힌 영역의 전체에, 점토막(18)이 형성된다.
그리고, 본 실시 형태의 점토막(18)의 두께(H2)는 0.01㎛이상 500㎛ 이하이므로, 투광성을 가지고 있다. 그러므로, 내측 공간(22)에 노출되는 은 도금층(16) 이외의 영역 상에 점토막(18)이 형성되어도 된다. 예를 들면, 리플렉터(20)의 내벽면(20a) 상에 점토막(18)이 형성되어도 된다. 이에 따르면, 은 도금층(16)을 확실하게 점토막(18)으로 덮는 것이 가능한 양의 점토 희석액을 도포하는 것이 가능해진다. 따라서, 은 도금층(16)만을 피복하도록 점토 희석액의 도포량을 조정할 필요가 없고, 적어도 은 도금층(16) 상에 점토막(18)을 형성할 수 있는 양보다 많아지도록 점토 희석액의 도포량을 조정하면 되므로, 점토막(18)을 용이하게 형성할 수 있다.
막형성 공정(S20) 이후에, 본딩 공정(S30)을 실시한다. 본딩 공정(S30)에서는, 청색 LED(30)를 은 도금층(16) 상에 도전성의 다이 본딩재(32)를 통하여 고정시킨다. 이 공정에 의하여, 청색 LED(30)의 제1 전극(30a)과 배선층(13)의 제1부분(13a)이 서로 전기적으로 접속된다.
본딩 공정(S30) 이후에, 접속 공정(S40)을 실시한다. 접속 공정(S40)은, 제1 고착 공정(S41)과, 와이어 루프 공정(S42)과, 제2 고착 공정(S43)을 포함하고 있다. 이 접속 공정(S40)에 사용되는 와이어 본딩 장치에는, 공지의 것을 사용할 수 있다. 와이어 본딩 장치는, 본딩 와이어(34)가 삽통(揷通)되는 캐피러리(capillary)(도시하지 않음)를 구비하고 있다. 캐피러리를 소정의 위치로 이동시키고 후에 하강시켜, 본딩 와이어(34)를 청색 LED(30)의 전극 또는 점토막(18)이 형성된 은 도금층(16)에 가압됨으로써, 본딩 와이어(34)가 고착된다. 이 공정에 의하여, 본딩 와이어(34)와 청색 LED(30)의 제2 전극(30b)이 서로 전기적으로 접속된다.
제1 고착 공정(S41)에서는, 제1 접속부(35)를 형성하고, 본딩 와이어(34)를 청색 LED(30)의 제2전극(30b)에 고착시킨다. 이 제1 고착 공정(S41)에는, 볼 본딩 또는 쐐기형 본딩 중 어느 하나의 방법이 사용된다. 본 실시 형태에서는, 청색 LED(30)의 표면에는 점토막(18)이 형성되어 있지 않으므로, 공지의 조건에 따라 본딩 와이어(34)를 청색 LED(30)의 제2 전극(30b)에 고착할 수 있다. 다음으로, 와이어 루프 공정(S42)을 실시한다. 와이어 루프 공정(S42)에서는, 본딩 와이어(34)를 풀어 캐피러리를 이동시켜, 와이어 루프를 형성한다(도 1 참조).
제2 고착 공정(S43)에서는, 제2 접속부(36)를 형성하고, 본딩 와이어(34)를 은 도금층(16)에 고착시킨다. 먼저, 와이어 루프를 형성한 본딩 와이어(34)를 점토막(18) 상에 배치하고, 은 도금층(16)을 향해 압압(押壓)한다. 이때, 캐피러리에는, 60gf이상 150gf 이하의 하중이 인가되는 것이 바람직하다. 이 하중으로 하면, 점토막(18)에 대하여 본딩 와이어(34)를 관통시켜, 은 도금층(16)에 본딩 와이어(34)를 확실하게 접속할 수 있다. 또한, 하중을 인가하고 있을 때 캐피러리를, 초음파 대역에서 있는 80kHz 이상 160kHz 이하의 주파수대로 진동시키는 것이 바람직하다. 이 진동의 인가에 의하여, 점토막(18)에 대하여 본딩 와이어(34)를 관통시켜, 은 도금층(16)에 본딩 와이어(34)를 한층 확실하게 접속할 수 있다. 그리고, 본딩 와이어(34)가 은 도금층(16)에 고착된 후, 캐피러리가 본딩 와이어(34)를 유지한 상태로, 캐피러리를 상승시켜 본딩 와이어(34)의 테일을 절단한다. 이 공정에 의하여, 본딩 와이어(34)와 배선층(13)의 제2부분(13b)이 서로 전기적으로 접속된다.
이어서, 충전 공정(S50)을 실시한다. 충전 공정(S50)에서는, 리플렉터(20)의 내측 공간(22)에 투명 밀봉 수지(40)를 충전하고, 이 수지에 의해 청색 LED(30)와 본딩 와이어(34)의 제1 접속부(35), 제2 접속부(36), 및 연장부(37)를 밀봉한다. 이상의 공정에 의하여, 광 반도체 장치(1A)가 제조된다.
이와 같이, 본 실시 형태에 관한 광 반도체 장치(1A)의 제조 방법에 의하면, 막형성 공정(S20)에 있어서 가스 차단성을 가지는 점토막(18)으로 은 도금층(16)을 피복하므로 은 도금층(16)의 황화를 억제할 수 있다. 이로써, 은 도금층(16)의 변색에 의한 광 반도체 장치(1A)의 조도의 저하를 억제할 수 있다.
또한, 본 실시 형태에 관한 광 반도체 장치(1A)의 제조 방법에 의하면, 접속 공정(S40)에서는, 와이어 본딩을 행함으로써, 점토막(18)을 관통한 본딩 와이어(34)를 은 도금층(16)에 대하여 전기적으로 접속하여 은 도금층(16)과 청색 LED(30)의 통전을 확보할 수 있다.
그런데, 도 6은 비교예에 관한 제조 방법에 의해 제조한 광 반도체 장치의 일부를 확대한 SEM상이다. 본 실시 형태에 관한 제조 방법에서는 막형성 공정(S20)을 실시한 후에 접속 공정(S40)을 실시하지만, 비교예에 관한 제조 방법에서는 접속 공정(S40)을 실시한 후에 막형성 공정(S20)을 실시하는 점에서 본 실시 형태에 관한 제조 방법과 상이하다. 즉, 비교예에 관한 제조 방법에서는, 막형성 공정(S20)을 실시할 때 청색 LED(30)와 은 도금층(16)에 접속된 본딩 와이어(34)가 존재하고 있다. 이 상태에서 은 도금층(16)에 대하여 점토 희석액을 도포한 경우에는 본딩 와이어(34)에도 점토 희석액이 부착된다. 그리고, 연장부(37)에 점토 희석액이 부착된 상태로 점토 희석액을 건조시키면, 도 6에 나타낸 바와 같이, 본딩 와이어(34)의 연장부(37)에 점토막이 부착되고, 점토 희석액의 조성이나 농도에 따라서는, 연장부(37)에 부착된 점토막(37a)이 막 형상으로 넓어지게 되는 경우도 있다. 이 연장부(37)에 부착된 점토막(37a)은, 본딩 와이어(34)에 대하여 불필요한 스트레스를 부여하므로 본딩 와이어(34)가 파열할 우려가 있다.
한편, 본 실시 형태에 관한 광 반도체 장치(1A)의 제조 방법에 의하면, 막형성 공정(S20)이 접속 공정(S40)의 전에 실시되므로 본딩 와이어(34)에 점토 희석액이 부착되지 않고, 본딩 와이어(34)로의 점토막(18)의 부착이 방지된다. 따라서, 점토막(18)으로부터 본딩 와이어(34)로의 불필요한 스트레스의 인가가 방지되고, 본딩 와이어(34)의 파열을 억제할 수 있다.
또한, 본 실시 형태에 관한 광 반도체 장치(1A)의 제조 방법에 의하면, 본딩 와이어(34)가 없는 상태로 막형성 공정(S20)이 실시되므로 은 도금층(16) 상에 확실하게 점토막(18)을 형성할 수 있다.
또한, 본 실시 형태에 관한 광 반도체 장치(1A)의 제조 방법에 의하면, 점토 희석액을 사용하여 점토막(18)을 형성한다. 점토 희석액은, 기판(10)으로의 도포량 및 용매에 대한 점토의 비율을 조정하는 것이 가능하므로, 점토 희석액을 사용하여 점토막(18)을 형성함으로써 점토막(18)의 막 두께(H2)를 제어할 수 있다. 이로써, 소정의 막 두께(H2)를 가지는 점토막(18)을 용이하게 형성할 수 있다.
더욱이, 본 실시 형태에 관한 광 반도체 장치(1A)의 제조 방법에 의하면, 막형성 공정(S20)과 접속 공정(S40)의 사이에, 본딩 공정(S30)을 실시한다. 이들 공정의 차례대로 따르면, 청색 LED(30)의 표면에 점토막(18)이 형성되지 않기 때문에, 청색 LED(30)의 제2 전극(30b)에 대하여 본딩 와이어(34)의 본딩을 용이하게 실시할 수 있다.
[제2 실시 형태]
다음으로, 제2 실시 형태에 관한 광 반도체 장치에 대하여 설명한다. 도 7은, 제2 실시 형태에 관한 광 반도체 장치의 단면을 나타내는 도면이다. 도 8은, 도 7의 일부를 확대한 도면이다. 제2 실시 형태에 관한 광 반도체 장치(1B)는, 은 도금층(16)의 표면(16a), 청색 LED(30)의 표면을 덮는 점토막(19)과, 점토막(19)을 관통하여 청색 LED(30)의 제2 전극(30b)에 고착된 제1 접속부(38)를 포함하는 본딩 와이어(34)를 구비하고 있는 점에서 제1 실시 형태에 관한 광 반도체 장치(1A)와 상이하다. 그 외의 구성은, 광 반도체 장치(1A)와 같다.
광 반도체 장치(1B)는, 은 도금층(16)을 피복하는 것과 동시에 청색 LED(30)을 피복하는 점토막(19)을 가지고 있다. 이 점토막(19)은, 청색 LED(30)의 표면 및 측면에도 형성되어 있는 쪽은, 점토막(18)과 마찬가지의 구성을 가진다.
광 반도체 장치(1B)는, 청색 LED(30)의 제2 전극(30b)과 배선층(13)의 은 도금층(16)을 전기적으로 접속하는 본딩 와이어(34)를 구비하고 있다. 본딩 와이어(34)는, 청색 LED(30)의 제2 전극(30b)에 본딩된 제1 접속부(38)와, 은 도금층(16)에 본딩된 제2 접속부(36)와, 제1 접속부(35)로부터 제2 접속부(36)까지 연장된 연장부(37)를 가지고 있다.
도 8에 나타낸 바와 같이, 제1 접속부(38)는, 점토막(19)이 형성된 청색 LED(30)의 제2 전극(30b)에 접속되어 있다. 제1 접속부(38)는, 청색 LED(30)의 제2 전극(30b)에 접하고 있는 접속면(38a)과, 접속면(38a)의 반대측에 있는 노출면(38b)을 가지고 있다. 제2 전극(30b)과 접속면(38a)이 접함으로써, 청색 LED(30)의 제2 전극(30b)과 본딩 와이어(34)의 통전이 확보되어 있다. 이 접속면(38a)과 제2 전극(30b)은, 본딩 와이어(34)와 제2 전극(30b)의 통전이 확보되도록 접속되어 있으면 된다. 그러므로, 접속면(38a)의 전체가 제2 전극(30b)과 접하고 있어도 되고, 접속면(38a)의 일부가 제2 전극(30b)과 접하고 있어도 된다. 예를 들면, 접속면(38a)과 제2 전극(30b)과의 사이에, 점토막(19)의 일부가 협지되어 있어도 된다. 또한, 제1 접속부(38)에서의 접속면(38a)과 노출면(38b)과의 사이의 측면 부분의 일부 또는 전부는, 점토막(19)에 둘러싸여 있다. 노출면(38b)의 전체는, 점토막(19)과 접촉하지 않고 점토막(19)으로부터 노출되어 있고, 노출면(38b)에는 점토막(19)의 부착이 없다.
다음으로, 제2 실시 형태에 관한 광 반도체 장치(1B)의 제조 방법에 대하여 설명한다. 도 9는, 제2실시 형태에 관한 광 반도체 장치(1B)의 제조 공정을 나타낸 플로우차트이다. 도 9에 나타낸 바와 같이, 제2 실시 형태에 관한 제조 방법은, 막형성 공정(S20)의 전에 본딩 공정(S30)을 실시하는 점에서, 제1 실시 형태에 관한 광 반도체 장치(1A)의 제조 방법과 상위하다. 그러므로, 제1 고착 공정(S41b)에서는, 점토막(19)이 형성된 제2전극(30b)에 본딩 와이어(34)를 고착한다. 그 외의 공정은, 제1 실시 형태에 관한 제조 방법과 마찬가지이다. 그리고, 제1 고착 공정(S41b)에서의 본딩 조건은, 제2 고착 공정(S43)에 있어서 점토막(19)이 형성된 은 도금층(16)에 본딩 와이어(34)를 고착할 때의 본딩 조건과 같다.
제2 실시 형태에 관한 광 반도체 장치(1B)의 제조 방법에 의하면, 본딩 공정(S30)을 실시하는 경우에 은 도금층(16)의 표면(16a) 상에는 점토막(18)이 없다. 따라서, 은 도금층(16)에 대하여 청색 LED(30)을 용이하게 본딩할 수 있다.
이상, 본 발명의 일 측면의 바람직한 실시 형태에 대하여 설명하였으나, 본 발명은 상기 실시 형태에 한정되는 것은 아니다.
예를 들면, 상기 실시 형태에서는, 발광 다이오드로서 청색 LED를 채용하는 것으로서 설명하였으나, 청색 이외의 광을 발생하는 발광 다이오드를 채용해도 된다.
[실시예]
다음으로, 본 발명의 실시예에 대하여 설명한다. 단, 본 발명은 이하의 실시예에 한정되는 것은 아니다.
[실시예 1]
실시예 1에서는, 점토층을 관통하여 은 도금층에 고착된 본딩 와이어가 기계적 및 전기적으로 접속되어 있는지를 확인하였다. 실시예 1에서는, 은 도금층 상에 점토막이 형성된 제1 시험편과 제2 시험편을 구비하고, 각각의 시험편이 서로 전기적으로 절연된 시험체를 준비하였다. 실시예 1의 각각의 시험편에는, 은 도금층에 점토 희석액을 5회 적하하여 두께 700nm의 점토막을 형성하였다. 또한, 제1 시험편에 본딩 와이어의 일단을 본딩하고, 제2 시험편에 본딩 와이어의 타단을 본딩하였다. 와이어 본딩의 실시 조건은, 캐피러리에 인가하는 하중을 80gf로 하고, 캐피러리를 진동시키는 주파수를 120kHz으로 하였다. 그리고, 실시예 1에서는, 직경이 25㎛의 다나카 전자 공업 주식회사제 (SR-25) 와이어를 사용하였다.
본딩 와이어와 은 도금층의 기계적인 접속은, 인장(引張) 시험을 실시하여 각 시험편으로부터 본딩 와이어가 벗겨졌을 때의 인장 하중을 풀 강도로서 평가했다. 인장 시험에서는, 연장부에 훅을 인가한 후에 훅을 위쪽으로 이동시킴으로써 본딩 와이어에 인장 하중을 주었다. 또한, 본딩 와이어와 은 도금층의 전기적인 접속은, 제1 시험편과 제2 시험편과의 사이의 통전 저항을 측정하여 평가하였다. 그 결과, 도 10에 나타낸 바와 같이 풀 강도는 5.2gf이며, 통전 저항은 0.2ohm이었다.
[실시예 2]
실시예 2에서는, 은 도금층에 점토 희석액을 10회 적하하여 두께 1800㎚의 점토막을 형성한 점을 제외하고, 실시예 1과 같은 조건으로 하였다. 그리고, 실시예 1과 마찬가지의 평가를 행하였다. 그 결과, 도 10에 나타낸 바와 같이 풀 강도는 5.8gf이며, 통전 저항은 0.3ohm이었다.
[비교예]
비교예는, 은 도금층 상에 점토막을 형성하고 있지 않은 점을 제외하고, 실시예 1과 같은 조건으로 하였다. 그리고, 실시예 1과 마찬가지의 평가를 행하였다. 그 결과, 도 10에 나타낸 바와 같이 풀 강도는 7.7gf이며, 통전 저항은 0.2 ohm이었다.
전술한 결과로부터, 점토막에 의해 피복된 은 도금층에 대하여, 본딩 와이어가 문제없이 기계적 및 전기적으로 접속되어 있는 것이 확인되었다. 또한, 점토막을 관통시켜 은 도금층에 본딩 와이어를 고착된 경우(실시예 1, 2)와 점토막이 형성되어 있지 않은 은 도금층에 본딩 와이어를 고착된 경우(비교예)와는, 풀 강도 및 통전 저항에 있어서 의미가 있는 차이는 없는 것이 확인되었다.
[실시예 3]
다음에, 실시예 3에서는, 점토막을 관통하여 은 도금층에 와이어 본딩된 제2접속부의 단면 상태를 확인하였다. 도 11 내지 도 15는, 제2 접속부의 SEM상이다. 먼저, 은 도금층 상에 형성된 점토막의 두께가 3㎛인 시험체를 준비하였다. 와이어 본딩의 실시 조건은, 캐피러리에 인가하는 하중을 80gf로 하고, 캐피러리를 진동시키는 주파수를 120kHz으로 하였다(도 11의(a) 참조). 그리고, 실시예 3에서는, 직경이 25㎛의 금제의 와이어를 사용하였다. 다음으로, 제2 접속부에 대하여 집속 이온 빔 가공(FIB 가공)을 실시하고 제2 접속부의 단면을 형성하였다(도 11의 (b) 참조).
도 12는, 도 11의 (b)의 영역(A)을 확대한 SEM상이다. 층(L1)이 동 도금 판이며, 층(L2)이 은 도금층이다. 그리고, 층(L3)이 점토막이다. 영역(A1)을 확인하면, 본딩 와이어(W)와 은 도금층(L2)이 직접 접촉되고 있는 것을 알게 된다. 한편, 영역(A2)을 확인하면 본딩 와이어(W)와 은 도금층(L2) 사이에 점토막(L3)이 잔류하고 있는 것을 알게 된다.
도 13의 (a) 및 도 13의 (b)는, 도 12에 나타낸 영역(A1)의 일부를 또한 확대한 SEM상이다. 도 13의 (c) 및 도 13의 (d)는, 도 12에 나타낸 영역(A2)의 일부를 또한 확대한 SEM상이다. 도 13의 (a)의 SEM상에 의하면, 은 도금층(L2)과 본딩 와이어(W) 사이에 점토막(L3)이 존재하지 않고, 본딩 와이어(W)의 접촉면이 은 도금층에 직접 고착되어 있는 것이 확인되었다. 또한, 본딩 와이어(W)의 결정에 근소한 변형이 있는 것이 확인되었다. 도 13의 (b)의 SEM상에서는, 도 13의 (a)의 SEM상와 마찬가지로, 은 도금층(L2)과 본딩 와이어(W) 사이에 점토막(L3)이 존재하지 않고, 본딩 와이어(W)의 접촉면이 은 도금층에 직접 고착되어 있는 것이 확인되었다. 또한, 본딩 와이어(W)의 결정에 근소한 변형이 있는 것이 확인되었다. 한편, 도 13의 (c)의 SEM상에서는, 은 도금층(L2)과 본딩 와이어(W) 사이에 점토막(L3)이 존재하는 것이 확인되었다. 이 영역에서는, 본딩 와이어(W)의 접촉면과 은 도금층과는 부분적으로 고착되어 있는 것이 확인되었다. 또한, 본딩 와이어(W)의 결정의 변형은 확인되지 않았다. 도 13의 (d)의 SEM상은, 제2 접속부의 중심 부근의 단면이다. 그러므로, 본딩 와이어(W)는 확인되지 않았다.
도 14는, 도 11의 (b)의 영역(B)을 확대한 SEM상이다. 층(L1)이 동 도금 판이며, 층(L2)이 은 도금층이다. 그리고, 층(L3)이 점토막이다. 영역(B1, B3)을 확인하면 본딩 와이어(W)와 은 도금층(L2) 사이에 점토막(L3)이 잔류하고 있는 것을 알게 된다. 한편, 영역(B2)을 확인하면, 본딩 와이어(W)와 은 도금층(L2)이 부분적으로 접촉되고 있는 것을 알게 된다.
도 15의 (a)는, 도 14에 나타낸 영역(B1)의 일부를 또한 확대한 SEM상이다. 도 15의 (b)는, 도 14에 나타낸 영역(B2)의 일부를 또한 확대한 SEM상이다. 도 15의 (c)는, 도 14에 나타낸 영역(B3)의 일부를 또한 확대한 SEM상이다. 도 15의 (a)의 SEM상에 의하면, 본딩 자국이 약간 확인되고, 본딩 와이어(W)의 존재는 확인할 수 없었으나, 점토막이 점재하고 있는 것이 확인되었다. 도 15의 (c)의 SEM상은, 본딩 와이어가 고착되어 있지 않은 영역의 단면을 나타내고 있다. 본딩되어 있지 않은 영역에서는, 균일한 막 두께를 가지는 점토막이 형성되어 있는 것이 확인되었다.
도 11 내지 도 15에 나타낸 SEM상에 의하면, 은 도금층과 본딩 와이어는, 부분적으로 점토막을 포함한 상태로 서로 고착되어 있는 것을 알게 되었다.
1A, 1B…광 반도체 장치, 10…기판, 12…기체, 13…배선층, 14…동 도금판, 16…은 도금층, 17…절연부, 18, 19…점토막, 20…리플렉터(광 반사부), 20a…내벽면, 22…내부공간, 30…청색 LED(발광 다이오드), 32…다이 본딩재, 34…본딩 와이어, 35, 38…제1 접속부, 36…제2 접속부, 36a, 38a…접속면, 36b, 38b…노출면, 37…연장부, 40…투명 밀봉 수지(투명 밀봉부), 42…형광체, S10…준비 공정, S20…막형성 공정, S30…본딩 공정, S40…접속 공정, S50…충전 공정

Claims (11)

  1. 표면에 은 도금층이 형성된 기판과, 상기 은 도금층에 본딩된 발광 다이오드를 포함한 광 반도체 장치의 제조 방법으로서,
    상기 은 도금층을 피복하는 점토막을 형성하는 막 성형 공정과,
    상기 막 형성 공정 후에, 상기 발광 다이오드와 상기 점토막으로 피복된 상기 은 도금층을 와이어 본딩하여 전기적으로 접속하는 접속 공정
    을 포함하는 광 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 막 형성 공정에서는, 상기 기판의 표면측으로부터 점토를 용매로 희석한 점토 희석액을 상기 은 도금층에 도포한 후에, 상기 점토 희석액을 건조시켜 상기 점토막을 형성하는, 광 반도체 장치의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 막 형성 공정 전에, 상기 기판의 상기 은 도금층에 상기 발광 다이오드를 본딩하는 본딩 공정을 더 포함하는 광 반도체 장치의 제조 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 막 형성 공정과 상기 접속 공정 사이에 상기 기판의 은 도금층에 상기 발광 다이오드를 본딩하는 본딩 공정을 더 포함하는 광 반도체 장치의 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 점토막의 막 두께는 0.01μm 이상 500μm 이하인, 광 반도체 장치의 제조 방법.
  6. 제5항에 있어서,
    상기 접속 공정에서는 모세관에 인가하는 하중을 60gf 이상 150gf 이하로 하여 상기 점토막으로 피복된 상기 은 도금층에 본딩 와이어를 누르는, 광 반도체 장치의 제조 방법.
  7. 제6항에 있어서,
    상기 접속 공정에서는 상기 모세관을 진동시켜 상기 점토막으로 피복된 상기 은 도금층에 상기 본딩 와이어를 누르는, 광 반도체 장치의 제조 방법.
  8. 표면에 은 도금층이 형성된 기판과,
    상기 은 도금층에 본딩된 발광 다이오드와,
    상기 은 도금층을 피복하는 점토막과,
    상기 발광 다이오드와 상기 은 도금층에 와이어 본딩되고, 상기 발광 다이오드에 전기적으로 접속된 제1 접속부와, 상기 은 도금층에 전기적으로 접속된 제2 접속부와, 상기 제1 접속부에서 상기 제2 접속부까지 연장된 연장부를 포함하는 본딩 와이어
    를 포함하고,
    상기 연장부가 상기 점토막으로부터 노출되어 있는, 광 반도체 장치.
  9. 제8항에 있어서,
    상기 제2 접속부는, 상기 은 도금층에 접하고 있는 접속면과 상기 접속면의 반대측에 있는 노출면을 포함하고,
    상기 노출면이 상기 점토막으로부터 노출되어 있는, 광 반도체 장치.
  10. 제8항 또는 제9항에 있어서,
    상기 기판상에 배치되어 상기 발광 다이오드를 둘러싸는 광반사부와,
    상기 광반사부와 상기 기판에 의해 형성된 공간에 충전되어 상기 발광 다이오드를 밀봉하는 투명 밀봉부
    를 더 포함하고,
    상기 연장부가 상기 투명 밀봉부에 접하고 있는, 광 반도체 장치.
  11. 제10항에 있어서,
    상기 제2 접속부는, 상기 은 도금층에 접하고 있는 접속면과 상기 접속면의 반대측에 있는 노출면을 포함하고,
    상기 노출면이 상기 투명 밀봉부에 접하고 있는, 광 반도체 장치.
KR1020147034831A 2012-06-06 2013-06-06 광 반도체 장치의 제조방법 및 광 반도체 장치 KR20150029640A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012129141 2012-06-06
JPJP-P-2012-129141 2012-06-06
PCT/JP2013/065687 WO2013183705A1 (ja) 2012-06-06 2013-06-06 光半導体装置の製造方法及び光半導体装置

Publications (1)

Publication Number Publication Date
KR20150029640A true KR20150029640A (ko) 2015-03-18

Family

ID=49712094

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147034831A KR20150029640A (ko) 2012-06-06 2013-06-06 광 반도체 장치의 제조방법 및 광 반도체 장치

Country Status (6)

Country Link
US (1) US9634210B2 (ko)
JP (1) JP6164214B2 (ko)
KR (1) KR20150029640A (ko)
CN (1) CN104350620A (ko)
TW (1) TW201405890A (ko)
WO (1) WO2013183705A1 (ko)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW587096B (en) 2000-08-11 2004-05-11 Nihon Parkerizing Greases component containing in aqueous composition for forming protective membranes
EP1679285B1 (en) 2003-09-08 2016-02-03 National Institute of Advanced Industrial Science and Technology Clay film
WO2007015426A1 (ja) 2005-08-04 2007-02-08 Nichia Corporation 発光装置及びその製造方法並びに成形体及び封止部材
JP5233087B2 (ja) * 2006-06-28 2013-07-10 日亜化学工業株式会社 発光装置およびその製造方法、パッケージ、発光素子実装用の基板
JP4876760B2 (ja) * 2006-08-01 2012-02-15 大日本印刷株式会社 発光装置および白色変換シート
JP5540466B2 (ja) 2008-01-19 2014-07-02 日亜化学工業株式会社 発光装置及びその製造方法
JP2009224538A (ja) * 2008-03-17 2009-10-01 Citizen Holdings Co Ltd 半導体発光装置
JPWO2010074038A1 (ja) * 2008-12-24 2012-06-14 旭硝子株式会社 発光素子モジュールおよびその製造方法
JP2010239043A (ja) * 2009-03-31 2010-10-21 Citizen Holdings Co Ltd Ｌｅｄ光源及びｌｅｄ光源の製造方法
JP2011009143A (ja) * 2009-06-29 2011-01-13 Sony Corp 照明装置およびバックライト
KR101467644B1 (ko) * 2009-09-11 2014-12-01 아사히 가세이 케미칼즈 가부시키가이샤 발광 장치용 리플렉터 및 발광 장치
WO2011129320A1 (ja) * 2010-04-13 2011-10-20 コニカミノルタオプト株式会社 発光装置及びその製造方法
WO2013108773A1 (ja) * 2012-01-16 2013-07-25 日立化成株式会社 銀の表面処理剤及び発光装置

Also Published As

Publication number Publication date
TW201405890A (zh) 2014-02-01
US20150194584A1 (en) 2015-07-09
JPWO2013183705A1 (ja) 2016-02-01
WO2013183705A1 (ja) 2013-12-12
US9634210B2 (en) 2017-04-25
CN104350620A (zh) 2015-02-11
JP6164214B2 (ja) 2017-07-19

Similar Documents

Publication Publication Date Title
US9691950B2 (en) Light emitting device and method of manufacturing light emitting device
JP6451579B2 (ja) 発光装置
US9997679B2 (en) Light-emitting device
TWI789419B (zh) 半導體發光裝置及製造其之方法
US20120286308A1 (en) Led package structure and method of fabricating the same
US20120171368A1 (en) Lighting device and production method of the same
KR20130051206A (ko) 발광소자 모듈
JP6164215B2 (ja) 光半導体装置
JP2008251604A (ja) 発光装置及びその製造方法
JP6462976B2 (ja) 発光装置
KR20150029640A (ko) 광 반도체 장치의 제조방법 및 광 반도체 장치
JP2012216654A (ja) 樹脂成形フレーム及び光半導体装置
JP6203479B2 (ja) 光半導体装置、その製造方法、その製造に用いる基体およびリフレクタ成型体
JP6332503B2 (ja) 発光装置及びその製造方法
KR101309765B1 (ko) 색 편차를 줄인 발광 다이오드 패키지
JP2015233081A (ja) 光半導体装置の製造方法及び光半導体装置
JP2015185621A (ja) 半導体発光装置
JP6203478B2 (ja) 光半導体装置、その製造方法、その製造に用いる基体およびリフレクタ成型体
US11996502B2 (en) Method of manufacturing light-emitting device including step of curing sealing member while applying centrifugal force
JP6784276B2 (ja) 発光装置の製造方法
JP6269007B2 (ja) 光半導体装置
JP5949184B2 (ja) 光半導体装置の製造方法
JP6308020B2 (ja) 光半導体装置及びその製造方法
JP6011037B2 (ja) 光半導体装置、その製造方法、その製造に用いる基体およびリフレクタ成型体
JP2012009480A (ja) 発光デバイス

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination