KR20150026225A - 반도체 장치 및 그의 동작 방법 - Google Patents

반도체 장치 및 그의 동작 방법 Download PDF

Info

Publication number
KR20150026225A
KR20150026225A KR20130104764A KR20130104764A KR20150026225A KR 20150026225 A KR20150026225 A KR 20150026225A KR 20130104764 A KR20130104764 A KR 20130104764A KR 20130104764 A KR20130104764 A KR 20130104764A KR 20150026225 A KR20150026225 A KR 20150026225A
Authority
KR
South Korea
Prior art keywords
dbi
data
signal
test
channel
Prior art date
Application number
KR20130104764A
Other languages
English (en)
Other versions
KR102029148B1 (ko
Inventor
송청기
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130104764A priority Critical patent/KR102029148B1/ko
Priority to US14/109,511 priority patent/US9244873B2/en
Priority to CN201410160195.6A priority patent/CN104424995B/zh
Publication of KR20150026225A publication Critical patent/KR20150026225A/ko
Application granted granted Critical
Publication of KR102029148B1 publication Critical patent/KR102029148B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/22—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0689—Disk arrays, e.g. RAID, JBOD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

본 기술은 반도체 장치에 관한 것으로서, 테스트 신호에 응답하여 테스트 동작을 위한 테스트 데이터를 저장하여 글로벌 전송라인으로 출력시키는 데이터 저장부, DBI(Data Bus Inversion) 신호에 응답하여 상기 글로벌 전송라인으로부터 출력된 데이터의 DBI 정보를 계산하여 DBI 플래그 신호를 생성하고, 상기 테스트 데이터를 상기 DBI 플래그 신호에 따라 반전된 DBI 데이터를 출력하는 DBI 계산부, 상기 테스트 신호와 DBI 신호에 응답하여 상기 테스트 데이터 또는 상기 DBI 데이터를 선택적으로 제1 채널로 출력하기 위한 제1 다중화부, 및 상기 테스트 모드 신호에 응답하여 상기 테스트 데이터 또는 상기 DBI 플래그 신호를 선택적으로 제2 채널로 출력하기 위한 제2 다중화부가 제공된다.

Description

반도체 장치 및 그의 동작 방법{SEMICONDUCTOR DEVICE AND OPERATING METHOD THE SAME}
본 발명은 반도체 설계 기술에 관한 것으로, 더욱 구체적으로는 DBI(Data Bus Inversion) 동작을 수행하는 반도체 장치에 관한 것이다.
일반적으로 반도체 장치와 이를 제어하기 위한 컨트롤러 사이에는 여러가지 다양한 데이터들이 송수신되고 있으며, 이때 데이터들의 송수신 경로를 채널(Channel)이라 한다. 채널을 통해서는 여러 타입의 데이터들이 전달될 수 있다. 하지만 고속 동작을 기반으로 하는 상황에서는 데이터 타입에 따라 원치 않는 문제들이 발생할 수 있다. 예컨대, 채널을 통해서 전달되는 데이터에 천이 횟수가 많은 경우, 전류소모가 많아지며 이로 인한 노이즈가 발생하게 된다.
요즈음에는 위와 같은 문제점을 극복하기 위하여 DBI(Data Bus Inversion) 기술을 사용하고 있다. DBI 기술은 데이터의 천이 횟수를 감소시키는 기술이다. 예를 들면, 8비트의 데이터를 전달하는 경우, 로우레벨로 천이되는 데이터의 수가 4개를 초과하는지를 계산한다. 이때, 로우레벨로 천이되는 데이터의 수가 4개를 초과할 경우, 모든 데이터의 레벨을 반전시키게 된다. 결과적으로, DBI 기술을 이용할 경우, 8비트의 데이터를 채널로 전달할 때 하이레벨에서 로우레벨로 천이되는 데이터의 수는 4개를 초과하지 않는다.
도 1은 종래기술에 따른 반도체 장치의 블록 다이어그램이다. 도 1을 참조하면, 반도체 장치는 커맨드 디코더(110), 어드레스 버퍼(120), 다목적 레지스터(130), 코어 영역(140), DBI 계산부(150), 및 다중화부(160)를 포함하여 구성한다.
커맨드 디코더(110)는 외부 커맨드 신호(/CS, /RAS, /CAS, /WE)를 디코딩하여 다목적 레지스터(130)를 제어하기 위한 MPR 신호(MPREN), MPR 리드 신호(MPR_RD), MPR 라이트 신호(MPR_WR)를 생성한다. 여기서 MPR 신호(MPREN)는 다목적 레지스터(130)의 활성화 동작을 제어하기 위한 신호이고, MPR 라이트 신호(MPR_WR)는 다목적 레지스터(130)의 라이트 동작을 제어하기 위한 신호이고, MPR 리드 신호(MPR_RD)는 다목적 레지스터(130)의 리드 동작을 제어하기 위한 신호이다.
어드레스 버퍼(120)는 뱅크 어드레스 신호(BA[1:0])와 어드레스 신호(A[7:0])를 버퍼링하여 출력한다.
다목적 레지스터(130)는 커맨드 디코더(110)로부터 출력된 MPR 라이트 신호(MPR_WR)에 응답하여 어드레스 버퍼(120)로부터 버퍼링 되어 출력된 데이터를 저장하고, MPR 리드 신호(MPR_RD)에 응답하여 저장된 데이터(D[7:0])를 출력한다.
코어 영역(140)은 글로벌 전송라인(GIO[63:0])과 연결되어 있으며, 글로벌 전송라인(GIO[63:0])을 통해 데이터를 주고 받는다.
DBI 계산부(150)는 DBI 신호(DBIEN)에 응답하여 글로벌 전송라인(GIO[63:0])을 통해 전달되는 데이터를 입력받아 DBI 정보를 계산하여 DBI 플래그 신호(DBI[7:0])를 생성하고, 글로벌 전송라인(GIO[63:0])을 통해 전달되는 데이터에 DBI 플래그 신호(DBI[7:0])를 반영하여 그대로 출력하거나 이를 반전하여 출력한다. 노말 동작시 글로벌 전송라인(GIO[63:0])을 통해 전달되는 데이터는 모두 DBI 계산부(150)로 입력될 수 있으며, 이하, 설명의 편의를 위하여 글로벌 전송라인(GIO[63:0]) 중 일부 전송라인[7:0])을 통해 전달되는 데이터를 기준으로 설명하기로 한다.
한편, DBI 계산부(150)는 DBI 플래그 생성부(151)와 데이터 반전부(152)를 포함하여 구성한다. 여기서 DBI 플래그 생성부(151)는 DBI 신호(DBIEN)에 응답하여 일부 전송라인(GIO[7:0]) 통해 전달되는 데이터를 입력받아 DBI 정보를 계산하여 DBI 플래그 신호(DBI[7:0])를 생성하고, 데이터 반전부(152)는 DBI 플래그 신호(DBI[7:0])에 따라 일부 전송라인(GIO[7:0]) 통해 전달되는 데이터를 반전하여 출력하거나 그대로 출력한다. 여기서 DBI 플래그 생성부(151)로부터 출력된 DBI 플래그 신호(DBI[7:0])는 제2 채널(CH_OUT2)을 통해 출력된다.
다중화부(160)는 DBI 신호(DBIEN)에 따라 글로벌 전송라인(GIO[63:0])으로부터 출력되는 데이터 또는 데이터 반전부(152)로부터 출력되는 데이터를 제1 채널(CH_OUT1)로 출력한다.
이하 상세한 동작설명은 하기에서 하기로 한다.
도 2는 종래기술에 따른 반도체 장치의 다목적 레지스터의 라이트 동작에 따른 타이밍도이다. 도 2를 참조하면, /CS, /RAS, /CAS, /WE 등의 커맨드 신호(CMD)에 응답하여 모드 레지스터 셋팅 모드(MRS)가 선택되면 MPR 신호(MPREN)가 활성화되고, 이후 선택되는 MPR 라이트 모드(WR)에 의해서 다목적 레지스터(130)는 라이트 동작을 수행한다. 즉, MPR 라이트 모드(WR)가 선택되면서 입력되는 뱅크 어드레스 신호(BA[1:0])를 통해 다목적 레지스터(130)의 위치가 선택되고, 선택된 위치의 다목적 레지스터(130)에 어드레스 신호(A[7:0])가 저장된다. 여기서 다목적 레지스터(130)는 제1 레지스터(MPR_LAT1), 제2 레지스터(MPR_LAT2), 제3 레지스터(MPR_LAT3), 및 제4 레지스터(MPR_LAT4)로 구성될 수 있으며, 뱅크 어드레스 신호(BA[1:0])에 따라 해당 레지스터가 선택되고, 어드레스 신호(A[7:0])에 따라 제1 레지스터(MPR_LAT1)에는 데이터 "F0", 제2 레지스터(MPR_LAT2)에는 데이터 "0F", 제3 레지스터(MPR_LAT3)에는 데이터 "00", 제4 레지스터(MPR_LAT4)에는 데이터 "FF"가 저장될 수 있다.
도 3은 종래기술에 따른 반도체 장치의 DBI 동작이 아닐시 다목적 레지스터의 리드 동작에 따른 타이밍도이다. 도 3을 참조하면, 커맨드 신호(CMD)에 응답하여 모드 레지스터 셋팅 모드(MRS)가 선택되면 MPR 신호(MPREN)가 활성화되고, 이후 선택되는 MPR 리드 모드(RD)에 의해서 다목적 레지스터(130)는 리드 동작을 수행한다. 즉, MPR 리드 모드(RD)가 선택되면서 뱅크 어드레스 신호(BA[1:0])에 따라 제1 레지스터(MPR_LAT1), 제2 레지스터(MPR_LAT2), 제3 레지스터(MPR_LAT3), 및 제4 레지스터(MPR_LAT4)에 저장된 데이터는 일부 전송라인(GIO[7:0])을 통해 제1 채널(CH_OUT1)로 출력된다.
도 4는 종래기술에 따른 반도체 장치의 DBI 동작시 다목적 레지스터의 리드 동작에 따른 타이밍도이다. 도 4를 참조하면, DBI 동작에 따라 제1 채널(CH_OUT1)로 출력되는 데이터의 값이 DBI 계산으로 인해 특정 버스트 길이(Burst length)가 모두 로우(Low)인 경우 반전되어 출력된다.
한편, 요즈음 반도체 장치와 컨트롤러 사이의 데이터 교환 속도가 점점 높아짐에 따라 반도체 장치와 컨트롤러 사이의 트레이닝 동작이 이슈화되고 있다.
다시 도 3을 참조하면, 도 3에서는 DBI 동작을 수행하지 않기 때문에 제1 채널(CH_OUT1)에 대한 데이터 트레이닝 동작이 가능하지만 제2 채널(CH_OUT2)에 대한 트레이닝 동작이 불가능하다. 이어서, 도 4에서는 DBI 동작을 수행함으로써 DBI 정보에 의해 제1 채널(CH_OUT1)로 출력되는 데이터의 값이 모두 하이(High)로 출력되기 때문에 데이터의 트레이닝 동작을 수행할 수 없다.
이와 같이 DBI 동작을 하지 않는 경우, 제1 채널(CH_OUT1)에 대한 트레이닝 동작이 수행 가능한 반면, 제2 채널(CH_OUT2)에 대한 트레이닝 동작을 수행할 수 없다. 반대로 DBI 동작을 하는 경우, 제2 채널(CH_OUT2)에 대한 트레이닝 동작이 수행 가능한 반면, 제1 채널(CH_OUT1)에 대한 트레이닝 동작은 수행할 수 없다.
DBI(Data Bus Inversion) 동작시 채널에 대한 데이터 트레이닝 동작이 가능한 반도체 장치가 제공된다.
또한, 채널을 포함한 데이터 패스를 통해 반도체 장치와 데이터 송수신이 가능하며, 그에 따라 데이터 트레이닝 동작이 가능한 테스트 시스템이 제공된다.
본 발명의 실시예에 따른 반도체 장치는, 테스트 신호에 응답하여 테스트 동작을 위한 테스트 데이터를 저장하여 글로벌 전송라인으로 출력시키는 데이터 저장부; DBI(Data Bus Inversion) 신호에 응답하여 상기 글로벌 전송라인으로부터 출력된 데이터의 DBI 정보를 계산하여 DBI 플래그 신호를 생성하고, 상기 테스트 데이터를 상기 DBI 플래그 신호에 따라 반전된 DBI 데이터를 출력하는 DBI 계산부; 상기 테스트 신호와 DBI 신호에 응답하여 상기 테스트 데이터 또는 상기 DBI 데이터를 선택적으로 제1 채널로 출력하기 위한 제1 다중화부; 및 상기 테스트 모드 신호에 응답하여 상기 테스트 데이터 또는 상기 DBI 플래그 신호를 선택적으로 제2 채널로 출력하기 위한 제2 다중화부를 포함할 수 있다.
또한, 본 발명의 실시예에 따른 방법으로서, 노말 동작시 노말 데이터의 DBI(Data Bus Inversion) 정보를 계산하여 노말 DBI 플래그 신호를 생성하여 상기 노말 DBI 플래그 신호에 따라 반전된 DBI 데이터를 제1 채널로 출력하고, 상기 노말 DBI 플래그 신호를 제2 채널로 출력하는 단계; 및 트레이닝 동작시 트레이닝 데이터의 DBI(Data Bus Inversion) 정보를 계산하여 트레이닝 DBI 플래그 신호를 생성하고, 상기 트레이닝 데이터를 상기 제1 채널로 출력하고, 상기 트레이닝 DBI 플래그 신호 또는 상기 트레이닝 데이터를 제2 채널로 출력하는 단계를 포함할 수 있다.
또한, 본 발명의 다른 실시예에 따른 반도체 장치는, MPR(Multi Purpose Register) 신호에 응답하여 어드레스 신호를 통해 입력되는 데이터 트레이닝 동작을 위한 테스트 데이터를 저장하고, 상기 저장된 테스트 데이터를 글로벌 전송라인으로 출력하는 다목적 레지스터; DBI(Data Bus Inversion) 신호에 응답하여 상기 테스트 데이터의 DBI 정보를 계산하여 DBI 플래그 신호를 생성하고, 상기 테스트 데이터를 상기 DBI 플래그 신호에 따라 반전된 DBI 데이터를 출력하는 DBI 계산부; 상기 MPR 신호와 DBI 신호에 응답하여 상기 테스트 데이터 또는 상기 DBI 데이터를 선택적으로 제1 채널로 출력하기 위한 제1 다중화부; 및 상기 MPR 모드 신호에 응답하여 상기 테스트 데이터 또는 상기 DBI 플래그 신호를 선택적으로 제2 채널로 출력하기 위한 제2 다중화부를 포함할 수 있다.
또한, 본 발명의 실시예에 따른 테스트 시스템은, 테스트 동작시 테스트 데이터의 DBI(Data Bus Inversion) 정보를 계산하여 테스트 DBI 플래그 신호를 생성하고, 상기 테스트 데이터를 상기 제1 채널로 출력하며, 상기 테스트 DBI 플래그 신호 또는 상기 테스트 데이터를 제2 채널로 출력하는 반도체 장치; 및 상기 제1 채널 및 제2 채널을 통해 입력되는 데이터를 비교하여 상기 제1 채널 및 제2 채널의 에러 유무를 검출하기 위한 테스트 장치를 포함할 수 있다.
데이터 트레이닝 동작을 통해 최적의 데이터 전달 환경을 제공해 줄 수 있다. 또한, 데이터 패스의 불량 여부를 검출하여 반도체 장치의 신뢰성을 높여 줄 수 있다.
도 1은 종래기술에 따른 반도체 장치의 블록 다이어그램이다.
도 2는 종래기술에 따른 반도체 장치의 다목적 레지스터의 라이트 동작에 따른 타이밍도이다.
도 3은 종래기술에 따른 반도체 장치의 DBI 동작이 아닐시 다목적 레지스터의 리드 동작에 따른 타이밍도이다.
도 4는 종래기술에 따른 반도체 장치의 DBI 동작시 다목적 레지스터의 리드 동작에 따른 타이밍도이다.
도 5은 본 발명의 실시예에 따른 반도체 장치의 블록 다이어그램이다.
도 6는 본 발명의 다른 실시예에 따른 반도체 장치의 블록 다이어그램이다.
도 7은 도 6에 도시된 반도체 장치의 트레이닝 동작시 DBI 모드일 경우 다목적 레지스터의 리드 동작에 따른 타이밍도이다.
도 8은 본 발명의 또 다른 실시예에 따른 반도체 장치의 블록 다이어그램이다.
도 9는 본 발명의 실시예에 따른 테스트 시스템의 블록 다이어그램이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 5는 본 발명의 실시예에 따른 반도체 장치의 블록 다이어그램이다.
도 5를 참조하면, 반도체 장치는 데이터 저장부(510), DBI 계산부(520), 제어신호 생성부(530), 제1 다중화부(540), 및 제2 다중화부(550)를 포함하여 구성한다.
데이터 저장부(510)는 테스트 신호(TEN)에 응답하여 테스트 동작을 위한 테스트 데이터를 저장하여 글로벌 전송라인(GIO[7:0])으로 전달한다. 이 때 테스트 데이터는 테스트 신호(TEN)와 함께 입력되는 어드레스 신호(ADD)를 의미하며, 채널의 트레이닝 동작을 위한 데이터일 수 있다.
DBI 계산부(520)는 DBI 신호(DBIEN)에 응답하여 글로벌 전송라인(GIO[7:0])을 통해 전달되는 데이터를 입력받아 DBI 정보를 계산하여 DBI 플래그 신호(DBI[7:0])를 생성하고, 글로벌 전송라인(GIO[7:0])을 통해 전달되는 데이터에 DBI 플래그 신호(DBI[7:0])를 반영하여 그대로 출력하거나 이를 반전하여 출력한다.
한편, DBI 계산부(520)는 DBI 플래그 생성부(521)와 데이터 반전부(522)를 포함하여 구성한다.
DBI 플래그 생성부(521)는 DBI 동작시 발생하는 DBI 신호(DBIEN)에 응답하여 글로벌 전송라인(GIO[7:0])으로부터 전달된 테스트 데이터의 DBI 정보를 계산하여 DBI 플래그 신호(DBI[7:0])를 생성한다. 예컨대, DBI 플래그 신호(DBI[7:0])는 DBI 정보, 즉 테스트 데이터(GIO[7:0])의 각 버스트 길이(Burst Length:BL) 정보에 따라 로우 데이터(Low Data)의 개수가 4개를 초과하게 되면, 로우(Low) 값으로 출력될 수 있다. 이후 설명하겠지만, 본 발명의 실시예를 통한 반도체 장치는 제1 및 제2 채널에 대한 트레이닝 동작을 수행한다. 도 5에서는 글로벌 전송라인(GIO[7:0])을 통해 전달되는 데이터가 제2 채널(CH_OUT2)을 통해 출력되기 때문에 DBI 플래그 생성부(521)에서 출력되는 신호 역시 이에 대응하여 출력되도록 설계될 수 있다.
데이터 반전부(522)는 글로벌 전송라인(GIO[7:0])을 통해 전달된 테스트 데이터를 DBI 플래그 생성부(521)로부터 생성된 DBI 플래그 신호(DBI[7:0])에 따라 반전하여 출력하거나 그대로 출력한다.
제어신호 생성부(530)는 테스트 신호(TEN)와 DBI 신호(DBIEN)에 응답하여 제1 다중화부(540)를 제어하기 위한 제어신호를 생성한다. 이때 제어신호 생성부(530)는 테스트 신호(TEN)의 반전신호와 DBI 신호를 입력받는 앤드 게이트로 구성될 수 있다.
제1 다중화부(540)는 제어신호 생성부(530)로부터 생성된 제어신호에 따라 글로벌 전송라인(GIO[7:0])으로부터 출력된 테스트 데이터 또는 데이터 반전부(522)로부터 출력된 데이터를 선택적으로 제1 채널(CH_OUT1)로 출력한다.
제2 다중화부(530)는 테스트 신호(TEN)에 따라 글로벌 전송라인(GIO[7:0])으로부터 출력된 테스트 데이터 또는 DBI 플래그 생성부(521)로부터 출력된 DBI 플래그 신호(DBI[7:0])를 선택적으로 제2 채널(CH_OUT2)로 출력한다.
한편, 여기서 제1 채널(CH_OUT1)은 DQ 패드와 연결될 수 있으며, 제2 채널(CH_OUT2)은 DBI 패드와 연결될 수 있다.
이하, 반도체 장치의 동작에 대하여 살펴보기로 한다.
노말 동작시 DBI 모드일 경우, 데이터 저장부(510)는 어드레스 신호(ADD)를 통해 입력되는 테스트 데이터를 저장하여 글로벌 전송라인(GIO[7:0])으로 출력한다. 글로벌 전송라인(GIO[7:0])으로 전달된 테스트 데이터는 제1 다중화부(540)를 통해 제1 채널(CH_OUT1)로 출력된다. 제2 다중화부(550)는 DBI 계산부(520)로부터 생성된 DBI 플래그 신호(DBI[7:0])를 제2 채널(CH_OUT2)로 출력한다.
트레이닝 동작시 DBI 모드가 아닐 경우, 데이터 저장부(510)는 어드레스 신호(ADD)를 통해 입력되는 테스트 데이터를 저장하여 글로벌 전송라인(GIO[7:0])으로 출력한다. 글로벌 전송라인(GIO[7:0])으로 전달된 테스트 데이터는 제1 다중화부(540)를 통해 제1 채널(CH_OUT1)로 출력된다. 제2 다중화부(550) 또한 테스트 데이터를 선택하여 제2 채널(CH_OUT2)로 출력한다.
이로 인해 제1 채널(CH_OUT1)과 제2 채널(CH_OUT2)로 같은 데이터를 출력함으로써 제1 채널(CH_OUT1)과 제2 채널(CH_OUT2)의 트레이닝 동작이 동시에 이루어질 수 있다.
트레이닝 동작시 DBI 모드일 경우, DBI 계산부(520)의 DBI 플래그 생성부(521)는 DBI 신호(DBIEN)에 응답하여 글로벌 전송라인(GIO[7:0])으로부터 출력된 테스트 데이터의 DBI 정보를 계산하여 DBI 플래그 신호(DBI[7:0])를 생성한다. 생성된 DBI 플래그 신호(DBI[7:0])는 데이터 반전부(522)로 입력되며, 데이터 반전부(522)는 입력된 DBI 플래그 신호(DBI[7:0])에 따라 테스트 데이터를 반전하여 출력하거나 그대로 출력한다. 테스트 신호(TEN)와 DBI 신호(DBIEN)가 모두 활성화된 상태이므로 제1 다중화부(540)는 테스트 데이터를 제1 채널(CH_OUT1)로 출력한다. 제2 다중화부(550)는 테스트 신호(TEN)가 활성화됨에 따라서 테스트 데이터를 제2 채널(CH_OUT2)로 출력한다.
이로 인해 제1 채널(CH_OUT1)과 제2 채널(CH_OUT2)로 같은 데이터를 출력함으로써 제1 채널(CH_OUT1)과 제2 채널(CH_OUT2)의 트레이닝 동작이 동시에 이루어질 수 있다.
본 발명의 실시예에 따른 반도체 장치는, 트레이닝 동작시 DBI 모드일 경우에도 데이터 저장부(510)에 저장된 테스트 데이터를 두 개의 채널(CH_OUT1, CH_OUT2)로 동시에 출력한다. 즉, 트레이닝 동작을 위해서 데이터 저장부(510)에 저장된 테스트 데이터를 제2 채널(CH_OUT2)에도 적용함으로써 동시에 트레이닝 동작을 정상적으로 할 수 있다.
한편, 도 5에는 도시하지 않았지만, 제1 다중화부(540) 및 제2 다중화부(550)를 통해 출력되는 데이터는 병렬로 출력되는 데이터로서 직렬화 회로를 통해 직렬 데이터로 변환되어 출력될 수 있다.
도 6은 본 발명의 다른 실시예에 따른 반도체 장치의 블록 다이어그램이다.
도 6 참조하면, 반도체 장치는 커맨드 디코더(610), 어드레스 버퍼(620), 다목적 레지스터(630), 코어 영역(640), DBI 계산부(650), 제어신호 생성부(660), 제1 다중화부(670), 및 제2 다중화부(680)를 포함하여 구성한다.
커맨드 디코더(610)는 /CS, /RAS, /CAS, /WE 등의 외부 커맨드 신호를 디코딩하여 MPR 신호(MPREN), MPR 리드 신호(MPR_RD), 및 MPR 라이트 신호(MPR_WR)를 생성한다. 여기서 MPR 신호(MPREN)는 다목적 레지스터(630)의 활성화 동작을 제어하기 위한 신호이고, MPR 라이트 신호(MPR_WR)는 다목적 레지스터(630)의 라이트 동작을 제어하기 위한 신호이고, MPR 리드 신호(MPR_RD)는 다목적 레지스터(630)의 리드 동작을 제어하기 위한 신호이다.
어드레스 버퍼(620)는 뱅크 어드레스 신호(BA[1:0])와 어드레스 신호(A[7:0])를 버퍼링하여 출력한다.
다목적 레지스터(630)는 커맨드 디코더(610)로부터 출력된 MPR 라이트 신호(MPR_WR)에 응답하여 어드레스 버퍼(620)로부터 버퍼링 되어 출력된 데이터를 저장하고, MPR 리드 신호(MPR_RD)에 응답하여 저장된 데이터(D[7:0])를 출력한다.
MPR 신호(MPREN)는 다목적 레지스터(630) 외에도 모드 레지스터 셋(Mode Register Set) 등을 동작시키기 위해서도 사용될 수 있다.
코어 영역(640)은 글로벌 전송라인(GIO[63:0])과 연결되어 있으며, 글로벌 전송라인(GIO[63:0])을 통해 데이터를 주고 받는다.
DBI 계산부(650)는 DBI 신호(DBIEN)에 응답하여 글로벌 전송라인(GIO[63:0]) 중 일부 전송라인(GIO[7:0])을 통해 데이터를 입력받아 DIB 정보를 계산하여 DBI 플래그 신호(DBI[7:0])를 생성하고, 글로벌 전송라인(GIO[63:0])을 통해 전달되는 데이터에 DBI 플래그 신호(DBI[7:0])를 반영하여 그대로 출력하거나 이를 반전하여 출력한다. 노말 동작시 글로벌 전송라인(GIO[63:0])을 통해 전달되는 데이터는 모두 DBI 계산부(650)로 입력될 수 있으며, 이하, 설명의 편의를 위하여 글로벌 전송라인(GIO[63:0]) 중 일부 전송라인(GIO[7:0])을 통해 전달되는 데이터를 기준으로 설명하기로 한다.
한편, DBI 계산부(650)는 DBI 플래그 생성부(651)와 데이터 반전부(652)를 포함하여 구성한다.
DBI 플래그 생성부(651)는 DBI 동작시 발생하는 DBI 신호(DBIEN)에 응답하여 일부 전송라인(GIO[7:0])을 통해 전달되는 데이터의 DBI 정보를 계산하여 DBI 플래그 신호(DBI[7:0])를 생성한다. 여기서 일부 전송라인(GIO[7:0])을 통해 전달되는 데이터는 다목적 레지스터(630)로부터 MPR 동작을 통해 출력된 데이터(D[7:0])이다.
데이터 반전부(652)는 글로벌 전송라인(GIO[63:0]) 중 일부 전송라인(GIO[7:0])을 통해 전달된 데이터를 DBI 플래그 생성부(651)로부터 생성된 DBI 플래그 신호(DBI[7:0])에 따라 반전하여 출력하거나 그대로 출력한다.
제어신호 생성부(660)는 MPR 신호(MPREN)와 DBI 신호(DBIEN)에 응답하여 제1 다중화부(670)를 제어하기 위한 제어신호를 생성한다. 제어신호 생성부(660)는 MPR 신호(MPREN)의 반전신호와 DBI 신호를 입력받는 앤드 게이트로 구성될 수 있다.
제1 다중화부(670)는 제어신호 생성부(660)로부터 생성된 제어신호에 따라 글로벌 전송라인(GIO[63:0]) 중 일부 전송라인(GIO[7:0])을 통해 전달되는 데이터 또는 데이터 반전부(652)로부터 출력된 DBI 데이터를 선택적으로 제1 채널(CH_OUT1)로 출력한다.
제2 다중화부(680)는 MPR 신호(MPREN)에 따라 글로벌 전송라인(GIO[63:0]) 중 일부 전송라인(GIO[7:0])을 통해 전달되는 데이터 또는 DBI 플래그 생성부(651)로부터 출력된 DBI 플래그 신호(DBI[7:0])를 선택적으로 제2 채널(CH_OUT2)로 출력한다.
이하, 반도체 장치의 동작에 대하여 살펴보기로 한다.
노말 동작시 DBI 모드일 경우, DBI 계산부(650)의 DBI 플래그 생성부(651)는 DBI 신호(DBIEN)에 응답하여 글로벌 전송라인(GIO[63:0]) 중 일부 전송라인(GIO[7:0])을 통해 전달된 데이터의 DBI 정보를 계산하여 DBI 플래그 신호(DBI[7:0])를 생성한다. 생성된 DBI 플래그 신호(DBI[7:0])는 데이터 반전부(652)로 입력되며, 데이터 반전부(652)는 입력된 DBI 플래그 신호(DBI[7:0])에 따라 글로벌 전송라인(GIO[63:0]) 중 일부 전송라인(GIO[7:0])을 통해 전달된 데이터를 반전하여 출력하거나 그대로 출력한다.
제1 다중화부(670)는 글로벌 전송라인(GIO[63:0]) 중 일부 전송라인(GIO[7:0])을 통해 전달된 데이터를 제1 채널(CH_OUT1)로 출력한다. 제2 다중화부(680)는 DBI 계산부(650)를 통해 출력된 DBI 플래그신호(DBI[7:0])를 출력한다.
트레이닝 동작시 DBI 모드가 아닐 경우, 다목적 레지스터(630)는 커맨드 디코더(610)로부터 생성된 MPR 신호(MPREN), MPR 리드 신호(MPR_RD), MPR 라이트 신호(MPR_WR)에 응답하여 어드레스 버퍼(620)로부터 버퍼링 된 어드레스 신호(A[7:0])의 데이터(D[7:0])를 저장하고 저장된 데이터(D[7:0])를 글로벌 전송라인(GIO[63:0])으로 전달한다. 이와 같이 글로벌 전송라인(GIO[63:0])을 통해 전달된 데이터(D[7:0])는 제1 다중화부(670)를 통해 제1 채널(CH_OUT1)로 출력된다. 제2 다중화부(680)는 MPR 신호(MPREN)에 응답하여 글로벌 전송라인(GIO[63:0]) 중 일부 전송라인(GIO[7:0])을 통해 전달된 데이터를 선택하여 제2 채널(CH_OUT2)로 출력한다.
트레이닝 동작시 DBI 모드일 경우, DBI 계산부(650)의 DBI 플래그 생성부(651)는 DBI 신호(DBIEN)에 응답하여 글로벌 전송라인(GIO[63:0]) 중 일부 전송라인(GIO[7:0])을 통해 전달된 데이터의 DBI 정보를 계산하여 DBI 플래그 신호(DBI[7:0])를 생성한다. 생성된 DBI 플래그 신호(DBI[7:0])는 데이터 반전부(652)로 입력되며, 데이터 반전부(652)는 입력된 DBI 플래그 신호(DBI[7:0])에 따라 글로벌 전송라인(GIO[63:0]) 중 일부 전송라인(GIO[7:0])을 통해 전달된 데이터를 반전하여 출력하거나 그대로 출력한다.
제1 다중화부(670)는 제어신호 생성부(660)로부터 출력된 제어신호에 따라서 글로벌 전송라인(GIO[63:0]) 중 일부 전송라인(GIO[7:0])을 통해 전달된 데이터 또는 DBI 계산부(650)로부터 출력된 데이터를 출력하는데, MPR 신호(MPREN)와 DBI 신호(DBIEN)가 모두 활성화된 상태이므로 제1 다중화부(670)는 일부 전송라인(GIO[7:0])을 통해 출력된 데이터를 제1 채널(CH_OUT1)로 출력한다. 제2 다중화부(680)는 MPR 신호(MPREN)에 따라서 일부 전송라인(GIO[7:0])을 통해 출력된 데이를 제2 채널(CH_OUT2)로 출력한다.
이와 같이 제1 채널(CH_OUT1)과 제2 채널(CH_OUT2)로 서로 동일한 데이터를 출력함으로써 제1 채널(CH_OUT1)과 제2 채널(CH_OUT2)에 대한 데이터 트레이닝 동작이 이루어질 수 있다.
본 발명의 다른 실시예에 따른 반도체 장치는 다목적 레지스터(630)에 저장된 데이터(D[7:0])를 두 개의 채널(CH_OUT1, CH_OUT2)로 동시에 출력한다. 즉, 트레이닝 동작을 위해서 다목적 레지스터(630)에 저장된 트레이닝용 데이터(D[7:0])를 제2 채널(CH_OUT2)에도 적용함으로써 동시에 트레이닝 동작을 정상적으로 할 수 있다.
한편, 도 6에는 도시하지 않았지만, 제1 다중화부(670) 및 제2 다중화부(680)를 통해 출력되는 데이터는 병렬로 출력되는 데이터로서 직렬화 회로를 통해 직렬 데이터로 변환되어 출력될 수 있다.
도 7은 도 6에 도시된 반도체 장치의 트레이닝 동작시 DBI 모드일 경우 다목적 레지스터의 리드 동작에 따른 타이밍도이다. 도 7을 참조하면 커맨드 신호(CMD)에 응답하여 모드 레지스터 셋팅 모드(MPR)가 선택되면 MPR 신호(MPREN)가 활성화되고, 이후 선택되는 MPR 리드 모드(RD)에 의해서 다목적 레지스터(630)는 리드 동작을 수행한다. 즉, MPR 리드 모드(RD)가 활성화될 때마다 뱅크 어드레스(BA[1:0])에 의하여 다목적 레지스터(630)의 제1 레지스터(MPR_LAT1), 제2 레지스터(MPR_LAT2), 제3 레지스터(MPR_LAT3), 및 제4 레지스터(MPR_LAT4)에 저장된 데이터들("F0", "0F", "00", "FF")을 출력한다. 이때 출력된 데이터들("F0", "0F", "00", "FF")은 병렬 데이터로서 도 6에는 도시되지 않았지만 직렬화 회로를 통해 직렬 데이터로 변환되어 출력된 값이다. 이와 같이 두 개의 채널(CH_OUT1, CH_OUT2)을 통해 DBI 반전부(652)를 통해 출력된 데이터 또는 DBI 플래그 신호(DBI[7:0])가 아닌 다목적 레지스터(630)에 저장된 데이터를 출력함으로써 동시에 두 개의 채널(CH_OUT1, CH_OUT2)에 대한 데이터 트레이닝을 할 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 반도체 장치의 블록 다이어그램이다. 도 8을 참조하면, 반도체 장치는 커맨드 디코더(810), 어드레스 버퍼(820), 다목적 레지스터(830), 코어 영역(840), DBI 계산부(850), 제어신호 생성부(860), 및 다중화부(870)를 포함하여 구성한다.
여기서 커맨드 디코더(810), 어드레스 버퍼(820), 다목적 레지스터(830), 코어 영역(840), DBI 계산부(850), 및 제어신호 생성부(860)는 도 6에 도시된 커맨드 디코더(610), 어드레스 버퍼(620), 다목적 레지스터(630), 코어 영역(640), DBI 계산부(650), 및 제어신호 생성부(660)의 구성 과 대응되며, 각 구성에 대한 동작 설명은 생략하기로 한다.
다중화부(870)는 도 6에 도시된 제1 다중화부(670)와 마찬가지로 글로벌 전송라인(GIO[63:0]) 중 일부 전송라인(GIO[7:0])을 통해 전달된 데이터(D[7:0])를 제1 채널(CH_OUT1)로 출력한다.
DBI 플래그 생성부(851)로부터 출력된 DBI 플래그 신호(DBI[7:0])는 제2 채널(CH_OUT2)로 출력한다.
이로 인해 제1 채널(CH_OUT1)로 일부 전송라인(GIO[7:0])을 통해 전달된 데이터(D[7:0])가 출력되고, 제2 채널(CH_OUT2)로 DBI 플래그 신호(DBI[7:0])가 출력됨으로써 제1 채널(CH_OUT1)과 제2 채널(CH_OUT2)을 각각 트레이닝할 수 있다. 즉, 제1 채널(CH_OUT1)과 제2 채널(CH_OUT2)로 다목적 레지스터(830)에 저장된 트레이닝용 데이터와 트레이닝용 데이터를 DBI 정보에 따른 DBI 플래그 신호(DBI[7:0])로 출력함으로써 제1 채널(CH_OUT1)과 제2 채널(CH_OUT2)의 트레이닝 동작이 가능하다.
도 9는 본 발명의 실시예에 따른 테스트 시스템의 블록 다이어그램이다. 도 9를 참조하면, 테스트 시스템은 반도체 장치(910), 및 테스트 장치(920)를 포함하여 구성한다.
반도체 장치(910)는 테스트 동작시 테스트 데이터의 DBI 정보를 계산하여 테스트 DBI 플래그 신호를 생성한다. 여기서 테스트 데이터는 채널(CH_OUT1, CH_OUT2)의 트레이닝 동작을 위한 데이터일 수 있다. 테스트 데이터는 제1 채널(CH_OUT1)로 출력하며, 테스트 데이터 또는 DBI 플래그 신호를 제2 채널(CH_OUT2)로 출력한다. 반도체 장치(910)의 이와 같은 동작은 앞서 설명하였기에 상세한 동작 설명은 생략하기로 한다.
테스트 장치(920)는 제1 채널(CH_OUT1)과 제2 채널(CH_OUT2)을 통해 반도체 장치(910)로부터 데이터를 입력받아 데이터를 비교하여 제1 채널(CH_OUT1)과 제2 채널(CH_OUT2)을 각각 포함하는 제1 데이터 패스 및 제2 데이터 패스의 불량 여부를 검출할 수 있다.
여기서 제1 데이터 패스 및 제2 데이터 패스는 도 8을 예를 들어 설명하도록 한다.
제1 데이터 패스는 다목적 레지스터(830)를 통해 출력되는 테스트 데이터(D[7:0])가 글로벌 전송라인(GIO[63:0])을 통해 전달되어 다중화부(860)를 지나 제1 채널(CH_OUT1)로 출력되는 경로이다.
제2 데이터 패스는 테스트 데이터(D[7:0])를 글로벌 전송라인(GIO[63:0]) 중 일부 전송라인(GIO[7:0])을 통해 DBI 계산부(850)로 전달되어 DBI 플래그 생성부(851)에 의해서 DBI 플래그 신호(DBI[7:0])가 생성되어 제2 채널(CH_OUT2)로 출력되는 경로이다.
결론적으로 반도체 장치(910)는 테스트 데이터 또는 테스트 데이터에 따른 DBI 플래그 신호(DBI[7:0])를 제1 채널(CH_OUT1)과 제2 채널(CH_OUT2)로 출력한다. 제1 테스트 모드시 테스트 장치(920)는 반도체 장치(910)로부터 제1 채널(CH_OUT1) 및 제2 채널(CH_OUT2)로 테스트 데이터를 입력받아 입력된 데이터를 서로 비교하여 제1 채널(CH_OUT1)과 제2 채널(CH_OUT2)을 각각 포함하는 제1 데이터 패스 및 제2 데이터 패스의 불량 여부를 검출할 수 있다.
제2 테스트 모드시 제1 채널(CH_OUT1)로 테스트 데이터를 입력받고, 제2 채널(CH_OUT2)로 DBI 플래그 신호(DBI[7:0])를 입력받아 제1 데이터 패스와 제2 데이터 패스를 비교하여 제2 데이터 패스의 불량 여부를 통해서 DBI 계산부(850)의 동작 여부를 확인할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
510 : 데이터 저장부 520 : DBI 계산부
521 : DBI 플래그 생성부 522 : 데이터 반전부
530 : 제어신호 생성부 540 : 제1 다중화부
550 : 제2 다중화부

Claims (15)

  1. 테스트 신호에 응답하여 테스트 동작을 위한 테스트 데이터를 저장하여 글로벌 전송라인으로 출력시키는 데이터 저장부;
    DBI(Data Bus Inversion) 신호에 응답하여 상기 글로벌 전송라인으로부터 출력된 데이터의 DBI 정보를 계산하여 DBI 플래그 신호를 생성하고, 상기 테스트 데이터를 상기 DBI 플래그 신호에 따라 반전된 DBI 데이터를 출력하는 DBI 계산부;
    상기 테스트 신호와 DBI 신호에 응답하여 상기 테스트 데이터 또는 상기 DBI 데이터를 선택적으로 제1 채널로 출력하기 위한 제1 다중화부; 및
    상기 테스트 모드 신호에 응답하여 상기 테스트 데이터 또는 상기 DBI 플래그 신호를 선택적으로 제2 채널로 출력하기 위한 제2 다중화부
    를 포함하는 반도체 장치.
  2. 제1항에 있어서,
    상기 테스트 신호와 DBI 신호를 입력받아 상기 제1 다중화부를 제어하기 위한 제어신호를 생성하는 제어신호 생성부를 더 포함하는 반도체 장치.
  3. 제1항에 있어서,
    상기 제1 다중화부와 제2 다중화부를 통해 선택적으로 출력되는 병렬 데이터는 각각 직렬화 회로를 통해 상기 병렬 데이터에 상응하는 직렬 데이터로 출력되는 반도체 장치.
  4. 노말 동작시 노말 데이터의 DBI(Data Bus Inversion) 정보를 계산하여 노말 DBI 플래그 신호를 생성하여 상기 노말 DBI 플래그 신호에 따라 반전된 DBI 데이터를 제1 채널로 출력하고, 상기 노말 DBI 플래그 신호를 제2 채널로 출력하는 단계; 및
    트레이닝 동작시 트레이닝 데이터의 DBI(Data Bus Inversion) 정보를 계산하여 트레이닝 DBI 플래그 신호를 생성하고, 상기 트레이닝 데이터를 상기 제1 채널로 출력하고, 상기 트레이닝 DBI 플래그 신호 또는 상기 트레이닝 데이터를 제2 채널로 출력하는 단계
    를 포함하는 반도체 장치의 동작 방법.
  5. 제4항에 있어서,
    상기 노말 데이터 및 테스트 데이터는 어드레스 신호를 통해 다목적 레지스터에 저장되어 글로벌 전송라인으로 출력되는 반도체 장치의 동작 방법.
  6. MPR(Multi Purpose Register) 신호에 응답하여 어드레스 신호를 통해 입력되는 데이터 트레이닝 동작을 위한 테스트 데이터를 저장하고, 상기 저장된 테스트 데이터를 글로벌 전송라인으로 출력하는 다목적 레지스터;
    DBI(Data Bus Inversion) 신호에 응답하여 상기 테스트 데이터의 DBI 정보를 계산하여 DBI 플래그 신호를 생성하고, 상기 테스트 데이터를 상기 DBI 플래그 신호에 따라 반전된 DBI 데이터를 출력하는 DBI 계산부;
    상기 MPR 신호와 DBI 신호에 응답하여 상기 테스트 데이터 또는 상기 DBI 데이터를 선택적으로 제1 채널로 출력하기 위한 제1 다중화부; 및
    상기 MPR 모드 신호에 응답하여 상기 테스트 데이터 또는 상기 DBI 플래그 신호를 선택적으로 제2 채널로 출력하기 위한 제2 다중화부
    를 포함하는 반도체 장치.
  7. 제6항에 있어서,
    노말 동작시 데이터가 저장되는 코어 영역을 더 포함하고, 상기 노말 동작시 상기 코어 영역은 상기 글로벌 전송라인을 통해 데이터를 출력하는 반도체 장치.
  8. 제6항에 있어서,
    외부 커맨드 신호를 디코딩하여 상기 MPR 신호, MPR 라이트 신호, 및 MPR 리드 신호를 생성하는 커맨드 디코더를 더 포함하는 반도체 장치.
  9. 제6항에 있어서,
    상기 MPR 신호와 DBI 신호를 입력받아 상기 제1 다중화부를 제어하기 위한 제어신호를 생성하는 제어신호 생성부를 더 포함하는 반도체 장치.
  10. 제6항에 있어서,
    뱅크 어드레스 및 어드레스를 버퍼링하여 상기 다목적 레지스터의 입력 어드레스 신호를 생성하기 위한 어드레스 버퍼를 더 포함하는 반도체 장치.
  11. 제6항에 있어서,
    상기 제1 다중화부와 제2 다중화부를 통해 선택적으로 출력되는 병렬 데이터는 각각 직렬화 회로를 통해 상기 병렬 데이터에 상응하는 직렬 데이터로 출력되는 반도체 장치.
  12. 테스트 동작시 테스트 데이터의 DBI(Data Bus Inversion) 정보를 계산하여 테스트 DBI 플래그 신호를 생성하고, 상기 테스트 데이터를 상기 제1 채널로 출력하며, 상기 테스트 DBI 플래그 신호 또는 상기 테스트 데이터를 제2 채널로 출력하는 반도체 장치; 및
    상기 제1 채널 및 제2 채널을 통해 입력되는 데이터를 비교하여 상기 제1 채널 및 제2 채널의 에러 유무를 검출하기 위한 테스트 장치
    를 포함하는 테스트 시스템.
  13. 제12항에 있어서,
    상기 반도체 장치는,
    상기 테스트 데이터를 저장하고 글로벌 전송라인으로 출력하기 위한 다목적 레지스터; 및
    상기테스트 데이터에 따른 상기 테스트 DBI 플래그 신호 및 테스트 DBI 데이터를 생성하기 위한 DBI 계산부
    를 포함하는 테스트 시스템.
  14. 제12항에 있어서,
    상기 반도체 장치는 제1 테스트 모드시 상기 제2 채널을 통해 상기 테스트 데이터를 출력하고, 제2 테스트 모드시 상기 제2 채널을 통해 상기 테스트 DBI 플래그 신호를 출력하는 테스트 시스템.
  15. 제14항에 있어서,
    상기 반도체 장치는,
    상기 제1 및 제2 테스트 모드를 제어하기 위한 제어신호 생성부; 및
    상기 제어신호에 응답하여 상기 테스트 데이터 또는 테스트 DBI 신호를 상기 제2 채널로 출력하기 위한 다중화부
    를 더 포함하는 테스트 시스템.
KR1020130104764A 2013-09-02 2013-09-02 반도체 장치 및 그의 동작 방법 KR102029148B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130104764A KR102029148B1 (ko) 2013-09-02 2013-09-02 반도체 장치 및 그의 동작 방법
US14/109,511 US9244873B2 (en) 2013-09-02 2013-12-17 Semiconductor device and method of operating the same
CN201410160195.6A CN104424995B (zh) 2013-09-02 2014-04-21 半导体器件及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130104764A KR102029148B1 (ko) 2013-09-02 2013-09-02 반도체 장치 및 그의 동작 방법

Publications (2)

Publication Number Publication Date
KR20150026225A true KR20150026225A (ko) 2015-03-11
KR102029148B1 KR102029148B1 (ko) 2019-10-07

Family

ID=52584870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130104764A KR102029148B1 (ko) 2013-09-02 2013-09-02 반도체 장치 및 그의 동작 방법

Country Status (3)

Country Link
US (1) US9244873B2 (ko)
KR (1) KR102029148B1 (ko)
CN (1) CN104424995B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112712838A (zh) * 2019-10-25 2021-04-27 长鑫存储技术(上海)有限公司 读操作电路、半导体存储器和读操作方法
CN112712835A (zh) * 2019-10-25 2021-04-27 长鑫存储技术(上海)有限公司 读操作电路、半导体存储器和读操作方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160076889A (ko) * 2014-12-23 2016-07-01 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
KR20180057028A (ko) * 2016-11-21 2018-05-30 에스케이하이닉스 주식회사 데이터 반전 회로
KR102375695B1 (ko) * 2017-03-14 2022-03-18 에스케이하이닉스 주식회사 데이터 전송 트레이닝 방법 및 이를 수행하는 데이터 저장 장치
KR20190118020A (ko) * 2018-04-09 2019-10-17 에스케이하이닉스 주식회사 반도체 장치
KR20210012335A (ko) * 2019-07-24 2021-02-03 에스케이하이닉스 주식회사 반도체장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5566193A (en) * 1994-12-30 1996-10-15 Lucent Technologies Inc. Method and apparatus for detecting and preventing the communication of bit errors on a high performance serial data link
KR20070099373A (ko) * 2006-04-04 2007-10-09 삼성전자주식회사 반도체 장치 사이의 단일형 병렬데이터 인터페이스 방법,기록매체 및 반도체 장치
KR20120005839A (ko) * 2010-07-09 2012-01-17 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 동작 방법
KR20120098326A (ko) * 2011-02-28 2012-09-05 에스케이하이닉스 주식회사 반도체 장치 및 데이터 처리방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100516662B1 (ko) * 2003-01-04 2005-09-22 삼성전자주식회사 에스씨엠 아날로그 광전송시 레이저다이오드의 바이어스를최적화하기 위한 광전송 시스템
US7606342B1 (en) * 2006-04-05 2009-10-20 L-3 Communications Titan Corporation Tracking the phase of a received signal

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5566193A (en) * 1994-12-30 1996-10-15 Lucent Technologies Inc. Method and apparatus for detecting and preventing the communication of bit errors on a high performance serial data link
KR20070099373A (ko) * 2006-04-04 2007-10-09 삼성전자주식회사 반도체 장치 사이의 단일형 병렬데이터 인터페이스 방법,기록매체 및 반도체 장치
KR20120005839A (ko) * 2010-07-09 2012-01-17 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 동작 방법
KR20120098326A (ko) * 2011-02-28 2012-09-05 에스케이하이닉스 주식회사 반도체 장치 및 데이터 처리방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112712838A (zh) * 2019-10-25 2021-04-27 长鑫存储技术(上海)有限公司 读操作电路、半导体存储器和读操作方法
CN112712835A (zh) * 2019-10-25 2021-04-27 长鑫存储技术(上海)有限公司 读操作电路、半导体存储器和读操作方法

Also Published As

Publication number Publication date
KR102029148B1 (ko) 2019-10-07
US9244873B2 (en) 2016-01-26
US20150067201A1 (en) 2015-03-05
CN104424995B (zh) 2019-05-07
CN104424995A (zh) 2015-03-18

Similar Documents

Publication Publication Date Title
KR20150026225A (ko) 반도체 장치 및 그의 동작 방법
US8566685B2 (en) Command control circuit, integrated circuit having the same, and command control method
JP2008071470A (ja) データ入出力エラー検出機能を有する半導体メモリ装置
KR20080006888A (ko) 저속 테스트 동작이 가능한 반도체 메모리 장치 및 반도체메모리 장치의 테스트 방법
KR20120078569A (ko) 반도체 메모리 장치, 테스트 회로 및 테스트 방법
KR20130046767A (ko) 테스트회로를 포함하는 반도체장치 및 번인테스트 방법
US20190064265A1 (en) Memory loopback systems and methods
KR20150038792A (ko) 반도체 메모리 장치 및 이의 데이터 입출력 방법
US7619433B2 (en) Test circuit for a semiconductor integrated circuit
KR20100074823A (ko) 반도체 메모리 장치 및 데이터 리드 방법
US9299403B2 (en) Semiconductor devices and semiconductor systems including the same
US9239755B2 (en) Semiconductor device and semiconductor system including the same
KR20160105655A (ko) 오류 검출 회로 및 이를 이용하는 반도체 장치
US10134482B2 (en) Apparatuses and methods for high speed writing test mode for memories
US20150019767A1 (en) Semiconductor memory device having data compression test circuit
KR101198141B1 (ko) 반도체 메모리 장치
KR20220052780A (ko) 테스트회로를 포함하는 전자장치 및 그의 동작 방법
KR100972866B1 (ko) 데이터 출력 제어 장치
JP2014006951A (ja) 半導体装置、半導体装置のテスト方法及び半導体装置の製造方法
TWI556252B (zh) 記憶體測試系統及其測試方法
US8549371B1 (en) Semiconductor memory device
US7652940B2 (en) Column access control apparatus having fast column access speed at read operation
KR20140029819A (ko) 반도체 메모리 장치
KR20130129783A (ko) 반도체 메모리 장치
KR20120127921A (ko) 반도체 메모리 장치의 테스트 회로

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant