KR20120078569A - 반도체 메모리 장치, 테스트 회로 및 테스트 방법 - Google Patents

반도체 메모리 장치, 테스트 회로 및 테스트 방법 Download PDF

Info

Publication number
KR20120078569A
KR20120078569A KR1020110088140A KR20110088140A KR20120078569A KR 20120078569 A KR20120078569 A KR 20120078569A KR 1020110088140 A KR1020110088140 A KR 1020110088140A KR 20110088140 A KR20110088140 A KR 20110088140A KR 20120078569 A KR20120078569 A KR 20120078569A
Authority
KR
South Korea
Prior art keywords
signal
fail
test
output
latch
Prior art date
Application number
KR1020110088140A
Other languages
English (en)
Other versions
KR101286666B1 (ko
Inventor
도창호
강복문
정태형
김연우
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Publication of KR20120078569A publication Critical patent/KR20120078569A/ko
Application granted granted Critical
Publication of KR101286666B1 publication Critical patent/KR101286666B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/40—Response verification devices using compression techniques
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

테스트 모드 시에, 데이터 패드 LDQ로부터 입력되는 데이터를 동시에 뱅크 내의 다수의 단위셀과 연결된 GIO 라인 GIO_L, GIO_U으로 전송하고, 두 GIO 라인의 데이터를 각각 비교하여 페일 신호를 출력함으로써 다수의 단위셀들을 테스트 하는 시간을 최소화할 수 있는 반도체 메모리 장치, 테스트 회로 및 테스트 방법에 관한 것으로, 각각이 다수의 제 1 메모리 셀 및 다수의 제 2 메모리 셀을 포함하는 다수의 뱅크; 상기 제 1 메모리 셀과 다수의 제 1 데이터 패드 사이에서 제 1 데이터를 전송하는 제 1 입출력부; 상기 제 2 메모리 셀과 다수의 제 2 데이터 패드 사이에서 제 2 데이터를 전송하는 제 2 입출력부; 테스트 모드 시, 상기 제 1 데이터 패드를 통해 입력되는 상기 제 1 데이터를 상기 제 1 및 제 2 메모리 셀에 전달하는 경로 선택부; 및 상기 테스트 모드 시, 상기 제 1 및 제 2 메모리 셀의 제 1 데이터를 비교하고, 비교 결과에 따라 상기 제 1 데이터 패드가 페일 상태를 나타내도록 제어하는 테스트 모드 제어부를 포함하는 반도체 메모리 장치를 제공한다.

Description

반도체 메모리 장치, 테스트 회로 및 테스트 방법 {SEMICONDUCTOR MEMORY DEVICE, TEST CIRCUIT, AND TEST OPERATION METHOD THEREOF}
본 발명은 반도체 메모리 장치에 관한 것으로, 보다 상세하게는, 반도체 메모리 장치, 테스트 회로 및 테스트 방법에 관한 것이다.
반도체 메모리 장치들 중 가장 널리 사용되는 DRAM(Dynamic Random Access Memory)은 데이터를 저장하기 위한 다수의 메모리 셀을 포함한다. 반도체 메모리 장치 내에 집적된 메모리 셀의 수가 증가함에 따라 더 많은 시간과 비용이 상기 반도체 메모리 장치 내의 메모리 셀을 테스트 하는 데 소요된다. 따라서, 병렬 테스트 방식(parallel test scheme)이 대두되어 발전되어 왔고, 이러한 병렬 테스트 방식은 웨이퍼 레벨 또는 패키지 레벨에서 반도체 메모리 장치의 메모리 셀들을 테스트 하는데 적용되었다.
상기 병렬 테스트 방식에 따르면, 테스트 데이터가 반도체 메모리 장치의 하나의 뱅크 내의 둘 이상의 메모리 셀에 입력되고, 메모리 셀은 상기 입력된 테스트 데이터를 저장 및 출력한다. 출력된 테스트 데이터들을 비교하고, 그 비교 결과에 따라 해당 메모리 셀에 결함이 있는지 아닌지를 결정하게 된다. 이 때, 종래의 반도체 메모리 장치는 칩 상에 상기 비교 결과, 즉, 테스트 결과를 출력할 수 있도록 추가적인 테스트 핀이 필요하였다.
또한, 반도체 메모리 장치가 다수의 칩들이 모듈화되어 있는 메모리 모듈로 사용되는 경우에는, 모듈 상태에서 반도체 메모리 장치를 테스트 할 수 있는 회로에 대한 요구가 대두되었다. 이와 같이, 테스트가 시스템 상에 실장된 반도체 메모리 장치에서 수행될 때, 이러한 테스트를 “실장 테스트(Mounting Test)”라고 한다. 실장 테스트에서도, 종래의 반도체 메모리 장치는 칩 상에 상기 비교 결과, 즉, 테스트 결과를 출력할 수 있도록 추가적인 테스트 핀이 필요하였다. 따라서, 칩의 사이즈를 줄이기 위해, 추가적인 테스트 핀 없이도 반도체 메모리 장치를 테스트 할 수 있으며, 또한 테스트 시간을 줄일 수 있는 회로에 대한 요구 또한 대두되고 있다.
상기와 같은 문제점을 극복하기 위하여 본 발명의 실시예는 다수의 단위셀의 테스트 시간을 줄일 수 있는 반도체 메모리 장치 및 테스트 회로를 제안한다.
또한, 본 발명의 실시예는 다양한 테스트 모드에 따라 다수의 단위셀을 테스트할 수 있는 반도체 메모리 장치 및 테스트 회로를 제안한다.
상기 기술적 과제를 달성하기 위한 본 발명의 일실시예에 따른 반도체 메모리 장치는 각각이 다수의 제 1 메모리 셀 및 다수의 제 2 메모리 셀을 포함하는 다수의 뱅크; 상기 제 1 메모리 셀과 다수의 제 1 데이터 패드 사이에서 제 1 데이터를 전송하는 제 1 입출력부; 상기 제 2 메모리 셀과 다수의 제 2 데이터 패드 사이에서 제 2 데이터를 전송하는 제 2 입출력부; 테스트 모드 시, 상기 제 1 데이터 패드를 통해 입력되는 상기 제 1 데이터를 상기 제 1 및 제 2 메모리 셀에 전달하는 경로 선택부; 및 상기 테스트 모드 시, 상기 제 1 및 제 2 메모리 셀의 제 1 데이터를 비교하고, 비교 결과에 따라 상기 제 1 데이터 패드가 페일 상태를 나타내도록 제어하는 테스트 모드 제어부를 포함하는 것을 특징으로 한다.
또한, 상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 테스트 장치는 뱅크 내의 제 1 메모리 셀의 데이터와 제 2 메모리 셀의 데이터를 비교하여 페일 감지 신호를 출력하는 페일 감지부; 테스트 모드 시 활성화되는 테스트 모드 신호, 테스트 모드 타입을 결정하는 모드 결정 신호 및 리드 명령어 입력 시에 토글링하는 스트로브 신호에 따라 상기 페일 감지 신호를 래치하여 페일 래치 신호로 출력하는 래치부; 상기 페일 래치 신호 및 상기 모드 결정 신호에 따라 제 1 및 제 2 테스트 신호들을 생성하는 제 1 및 제 2 테스트 신호 생성부; 및 상기 제 1 및 제 2 테스트 신호를 입력받아, 데이터 패드를 통해 데이터가 출력된 후에 활성화되는 테스트 출력 신호에 응답하여 제 1 및 제 2 페일 신호들을 출력하는 페일 신호 출력부를 포함하는 것을 특징으로 한다.
또한, 상기 기술적 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 반도체 메모리 장치의 테스트 방법은 데이터 패드를 통해 입력되는 데이터를 뱅크의 제 1 메모리 셀 및 제 2 메모리 셀에 전달하는 단계; 상기 제 1 메모리 셀의 데이터와 상기 제 2 메모리 셀의 데이터를 비교하여 페일 감지 신호를 출력하는 단계; 테스트 모드 타입을 결정하는 모드 결정 신호 및 리드 명령어 입력 시에 토글링하는 스트로브 신호에 따라 상기 페일 감지 신호를 래치하여 페일 래치 신호로 출력하는 단계; 상기 페일 래치 신호 및 상기 모드 결정 신호에 따라 페일 신호를 생성하는 단계; 및 상기 페일 신호에 따라 상기 데이터 패드를 구동하는 단계를 포함하는 것을 특징으로 한다.
전술한 본 발명은, 테스트 모드 시에, 데이터 패드 LDQ로부터 입력되는 데이터를 동시에 뱅크 내의 다수의 단위셀과 연결된 GIO 라인 GIO_L, GIO_U으로 전송하고, 두 GIO 라인의 데이터를 각각 비교하여 페일 신호를 출력함으로써 다수의 단위셀들을 테스트 하는 시간을 최소화할 수 있다는 효과가 있다.
또한, 본 발명은 패키지 테스트 모드 혹은 모듈 테스트 모드 등의 테스트 모드 시에 페일 상태를 알릴 수 있는 다양한 테스트 방법을 제공할 수 있다.
도 1 은 본 발명의 일실시예에 따른 반도체 메모리 장치의 블록도이다.
도 2 는 도 1 의 테스트 모드 제어부, 출력 드라이버 및 파이프 래치부를 상세히 설명하기 위한 블록도이다.
도 3 은 도 2 의 페일 감지부의 상세 회로도이다.
도 4A 는 도 2 의 래치부의 상세 회로도이다.
도 4B 는 도 2 의 래치부의 동작을 설명하기 위한 타이밍도이다.
도 5 는 도 2 의 제 1 및 제 2 테스트 신호 생성부의 블록도이다
도 6 은 도 5 의 제 2 테스트 신호 생성부의 상세 블록도이다.
도 7 은 도 2 의 페일 신호 출력부 및 출력 드라이버를 도시한 회로도 이다.
도 8A 내지 도 8C 는 본 발명의 일실시예에 따른 반도체 메모리 장치의 동작을 설명하기 위한 타이밍도이다.
이하, 본 발명의 실시예들을 도면을 참조하여 상세하게 설명한다. 다음에 소개되는 실시 예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
이하, 도면을 참조하여 본 발명의 특징을 자세히 설명하도록 한다.
도 1 은 본 발명의 일실시예에 따른 반도체 메모리 장치의 블록도이다.
도시된 바와 같이, 반도체 메모리 장치는 다수의 뱅크(110 ~ 140), 글로벌 입출력 (GIO) 라인 드라이버(112 ~ 144), 라이트 드라이버(150, 161), 파이프 래치부(151, 169), 멀티플렉서(162), 입출력(I/O) 드라이버(172, 174) 및 테스트 모드 제어부(200)를 포함한다.
상기 I/O 드라이버(172, 174)는 데이터 패드 LDQ, UDQ를 통해 입출력되는 데이터를 구동한다. 좀 더 상세하게, 상기 I/O 드라이버(172, 174)는 입력 버퍼(154, 164) 및 출력 버퍼(158, 168)를 포함한다. 상기 입력 버퍼(154, 164)는 데이터 패드 LDQ, UDQ로부터 입력되는 데이터를 각각 입력받는다. 상세하게, 상기 입력 버퍼(154)는 입력된 데이터를 라이트 드라이버(150) 및 멀티플렉서(162)로 출력하고, 상기 입력 버퍼(164)는 입력된 데이터를 멀티플렉서(162)로 출력한다. 또한, 출력 버퍼(158, 168)는 파이프 래치부(151, 169)로부터 입력되는 데이터를 입력받아 각각 데이터 패드 LDQ, UDQ로 출력한다. 본 발명의 일실시예에서는, 테스트 모드에서, 상기 출력 드라이버(158)는 페일-오프 신호 FAIL_OFFD에 응답하여 데이터 패드 LDQ를 하이-임피던스 상태로 구동하거나, 페일-스턱 신호 FAIL_STUCKD에 응답하여 데이터 패드 LDQ가 하이-스턱 상태를 유지하도록 구동할 수 있다.
상기 라이트 드라이버(150, 161)은 입력되는 데이터를 대응하는 뱅크(110~140)의 메모리 셀에 전달한다. 상기 파이프 래치부(151, 169)는 GIO 라인 GIO_L, GIO_U의 데이터를 출력 드라이버(158, 168)을 통해서 해당 데이터 패드 LDQ, UDQ로 출력한다. 다수의 뱅크(110 ~ 140) 내의 메모리 셀은 데이터를 저장하고, 저장된 데이터를 해당하는 GIO 라인 GIO_L, GIO_U으로 실어 보낸다.
본 발명의 일실시예에서는, 테스트 모드에서, 상기 멀티플렉서(162)는 테스트 모드 신호 TDRM에 응답하여 라이트 드라이버(161)과 입력 버퍼(154) 사이의 경로를 선택한다. 여기서, 상기 테스트 모드 신호 TDRM는 반도체 메모리 장치의 테스트 모드 동안 활성화되는 신호이다. 결과적으로, 상기 라이트 드라이버(150)는 데이터 패드 LDQ를 통해 입력되는 테스트 데이터를 GIO 라인 GIO_L과 연결된 메모리 셀에 전달하고, 상기 라이트 드라이버(161) 또한 데이터 패드 LDQ를 통해 입력되는 동일한 테스트 데이터를 GIO 라인 GIO_U과 연결된 메모리 셀에 전달한다. 따라서, 두 라이트 드라이버(150, 161) 모두 데이터 패드 LDQ를 통해 입력되는 테스트 데이터를 대응하는 뱅크(110 ~ 140) 내의 메모리 셀에 전달하게 된다.
반면에, 노멀 모드에서는, 상기 멀티플렉서(162)는 비활성화되는 테스트 모드 신호 TDRM에 응답하여 라이트 드라이버(161)과 입력 버퍼(164) 사이의 경로를 선택한다. 결과적으로, 상기 라이트 드라이버(150)는 데이터 패드 LDQ를 통해 입력되는 데이터를 GIO 라인 GIO_L과 연결된 메모리 셀에 전달하는 반면, 상기 라이트 드라이버(161)는 데이터 패드 UDQ를 통해 입력되는 데이터를 GIO 라인 GIO_U과 연결된 메모리 셀에 전달한다. 따라서, 각 라이트 드라이버(150, 161)는 해당하는 데이터 패드 LDQ, UDQ를 통해 입력되는 데이터를 대응하는 뱅크(110 ~ 140) 내의 메모리 셀에 각각 전달하게 된다.
상기 테스트 모드 제어부(200)는 GIO 라인 GIO_L, GIO_U으로부터 출력되는 데이터를 입력받는다. 테스트 모드에서, 상기 테스트 모드 제어부(200)는 상기 테스트 모드 신호 TDRM에 응답하여 GIO 라인 GIO_L의 데이터와 GIO 라인 GIO_U의 데이터를 비교하고, 비교 결과에 따라 상기 페일-오프 신호 FAIL_OFFD 및 페일-스턱 신호 FAIL_STUCKD를 출력한다.
도 2 는 도 1 의 테스트 모드 제어부(200), 출력 드라이버(158) 및 파이프 래치부(151)를 상세히 설명하기 위한 블록도이다.
여기서, 설명의 편의를 위해, 8 개의 GIO 라인 GIO_U 및 8 개의 GIO 라인 GIO_L가 구비되고, 이에 따라 8개의 데이터 패드 LDQ 및 8 개의 데이터 패드 UDQ가 구비된 경우를 예를 들어 설명하기로 한다.
도 2 를 참조하면, 상기 테스트 모드 제어부(200)는 페일 감지부(210), 래치부(220), 제 1 및 제 2 테스트 신호 생성부(230, 240) 및 페일 신호 출력부(250)를 포함한다.
상기 페일 감지부(210)는 GIO 라인 GIO_U의 데이터 UDQ X GIO<0:7>와 GIO 라인 GIO_L의 데이터 LDQ X GIO<0:7>를 비교하여 페일 감지 신호 GIO128SUM를 출력한다. 상기 페일 감지 신호 GIO128SUM는 상기 GIO 라인 GIO_U의 데이터 UDQ X GIO<0:7>가 대응하는 GIO 라인 GIO_L의 데이터 LDQ X GIO<0:7>와 하나라도 다른 경우에 비활성화된다.
상기 래치부(220)는 테스트 모드 신호 TDRM, 모드 결정 신호 TDRM_MD 및 스트로브 신호 GIOSTRB에 따라 상기 페일 감지 신호 GIO128SUM를 래치하여 페일 래치 신호 GIOA를 출력한다. 여기서, 상기 모드 결정 신호 TDRM_MD는 모듈 테스트 및 패키지 테스트 등의 테스트 모드 정보를 가지고 있는 신호이다. 일실시예에서, 상기 모드 결정 신호 TDRM_MD는 반도체 메모리 장치가 실제 응용 장치에 실장한 상태에서 수행되는 모듈 테스트 모드에서 활성화되고, 반도체 메모리 장치 단독으로 수행되는 패키지 테스트 모드에서 비활성화된다. 상기 스트로브 신호 GIOSTRB는 파이프 래치부(151, 169)에서 사용되는 파이프 입력 스트로브 신호 PINSTB에 근거해서 생성될 수 있다. 상기 스트로브 신호 GIOSTRB는 리드 명령에 동기되어 활성화될 수 있다. 본 발명의 일실시예에서, 모듈 테스트 모드에서 상기 래치부(220)는 각 리드 명령이 입력될 때마다 토글하는 상기 스트로브 신호 GIOSTRB에 동기하여 상기 페일 감지 신호 GIO128SUM를 래치함으로써 상기 페일 래치 신호 GIOA를 출력한다. 반면, 패키지 테스트 모드에서는, 상기 래치부(220)는 상기 페일 감지 신호 GIO128SUM가 비활성화된 후에는 상기 스트로브 신호 GIOSTRB에 상관없이 특정 로직 레벨로 고정되도록 상기 페일 래치 신호 GIOA를 출력한다.
상기 제 1 테스트 신호 생성부(230)는 상기 페일 래치 신호 GIOA 및 상기 모드 결정 신호 TDRM_MD를 입력받아 제 1 테스트 신호 FAIL_STUCK를 생성한다. 상기 제 2 테스트 신호 생성부(240)는 상기 페일 래치 신호 GIOA, 상기 모드 결정 신호 TDRM_MD, CAS (Column Address strobe) 레이턴시 신호 LATENCY2D, 내부 클럭 ICLK, 파이프 래치 입력 제어 신호 PIN<0:i> 및 파이프 래치 출력 제어 신호 POUT<0:i>를 입력받아 제 2 테스트 신호 FAIL_OFF를 생성한다.
상기 페일 신호 출력부(250)는 상기 제 1 테스트 신호 FAIL_STUCK 및 제 2 테스트 신호 FAIL_OFF를 입력받아 테스트 출력 신호 TDRM_OUT 및 오프-드라이버 신호 OUTOFF에 응답하여 페일-오프 신호 FAIL_OFFD 및 페일-스턱 신호 FAIL_STUCKD를 출력한다. 상기 테스트 출력 신호 TDRM_OUT는 패키지 테스트 모드 시 GIO 라인 GIO_L에 실린 테스트 데이터가 파이프 래치부(151)에 의해 제 1 내지 제 8 데이터 패드 LDQ0 ~ LDQ7를 통해 출력된 후에 활성화되는 신호이다. 상기 오프-드라이버 신호 OUTOFF는 리드 동작 시에 로직 ‘로우’ 레벨로 활성화되고, 리드 동작 종료 후에는 로직 ‘하이’ 레벨로 비활성화되는 반전된 출력 인에이블 신호(/OE)를 기초로 생성된다. 상기 페일 신호 출력부(250)는 상기 페일-오프 신호 FAIL_OFFD를 출력하여 상기 제 1 데이터 패드 LDQ0를 하이-임피던스 상태로 구동하고, 상기 페일-스턱 신호 FAIL_STUCKD를 출력하여 상기 제 1 데이터 패드 LDQ0를 하이-/로우 고정(스턱) 상태로 구동한다.
상기 설명된 바와 같이, 노멀 모드에서, 상기 파이프 래치부(151)는 GIO 라인 GIO_L로부터 데이터 LDQ X GIO<0:7>를 입력받아 출력 드라이버(158)로 데이터 DATA<0:7>를 출력한다. 따라서, 상기 출력 드라이버(158)는 상기 데이터 DATA<0:7>를 제 1 내지 제 8 데이터 패드 LDQ0 ~ LDQ7 중 해당하는 데이터 패드로 출력함으로써 리드 동작이 정상적으로 수행될 수 있다.
반면, 테스트 모드에서는, 테스트 모드 제어부(200)는 GIO 라인 GIO_U의 데이터 UDQ X GIO<0:7>와 GIO 라인 GIO_L의 데이터 LDQ X GIO<0:7>를 비교하여 상기 페일-오프 신호 FAIL_OFFD 및 페일-스턱 신호 FAIL_STUCKD를 출력한다. 따라서, 페일이 발생하면, 출력 드라이버(158)는 상기 페일-오프 신호 FAIL_OFFD에 응답하여 제 1 데이터 패드 LDQ0를 하이-임피던스 상태로 구동하거나, 상기 페일-스턱 신호 FAIL_STUCKD에 응답하여 제 1 데이터 패드 LDQ0를 하이-/로우 고정(스턱) 상태로 구동함으로써 반도체 메모리 장치의 페일을 나타낼 수 있도록 한다.
한편, 도 2 에서, 상기 페일-오프 신호 FAIL_OFFD 및 상기 페일-스턱 신호 FAIL_STUCKD는 제 1 데이터 패드 LDQ0를 구동하는 출력 드라이버(158)로 입력되도록 도시되어 있다. 하지만, 다른 실시예에서는, 상기 페일-오프 신호 FAIL_OFFD 및 상기 페일-스턱 신호 FAIL_STUCKD가 제 1 내지 제 8 데이터 패드 LDQ0 ~ LDQ7을 구동하는 모든 출력 드라이버(158)로 입력되도록 구현될 수 있다. 결과적으로 모든 데이터 패드 LDQ0 ~ LDQ7가 반도체 메모리 장치의 페일을 나타낼 수 있다. 또한, 또 다른 실시예에서는, 상기 페일 신호 출력부(250)와 제 2 내지 제 8 데이터 패드 LDQ1 ~ LDQ7을 구동하는 각 출력 드라이버(158) 사이에 스위치부가 구비될 수 있다. 따라서, 상기 스위치부는 선택된 출력 드라이버(158)에 상기 페일-오프 신호 FAIL_OFFD 및 상기 페일-스턱 신호 FAIL_STUCKD를 전달하여 원하는 데이터 패드 LDQ0 ~ LDQ7가 반도체 메모리 장치의 페일을 나타내도록 설계할 수 있다. 상기 스위치부는 외부 명령에 의해 제어될 수 있으며, 메탈 옵션 등으로 구현될 수 있다.
도 3 은 도 2 의 페일 감지부(210)의 상세 회로도이다.
도 3 을 참조하면, 상기 페일 감지부(210)는 비교부(212) 및 합산부(214)를 포함한다. 상기 비교부(212)는 데이터 UDQ X GIO<0:7>와 각 데이터 LDQ X GIO<0:7>를 입력받는 다수의 XNOR 게이트(212_1 ~ 212_64)를 구비할 수 있다. 상기 합산부(214)는 상기 다수의 XNOR 게이트(212_1 ~ 212_64)의 출력을 입력받는 AND 게이트(216)를 포함할 수 있다.
상기 각 XNOR 게이트(212_1 ~ 212_64)는 대응하는 데이터 UDQ X GIO<0:7>와 데이터 LDQ X GIO<0:7>가 서로 일치할 때 자신의 출력 신호를 활성화하여 출력한다. 상기 AND 게이트(216)는 상기 XNOR 게이트(212_1 ~ 212_64)의 모든 출력이 활성화되었을 때 페일 감지 신호 GIO128SUM를 활성화하고, 상기 XNOR 게이트(212_1 ~ 212_64)의 출력 중 하나라도 비활성화된 경우에는 상기 페일 감지 신호 GIO128SUM를 비활성화한다.
따라서, 상기 페일 감지부(210)는 데이터 UDQ X GIO<0:7>와 데이터 LDQ X GIO<0:7>가 하나라도 서로 다른 경우에 상기 페일 감지 신호 GIO128SUM를 비활성화하여 출력한다.
도 4A 는 도 2 의 래치부(220)의 상세 회로도이다.
도 4A 를 참조하면, 상기 래치부(220)는 지연제어부(221), 피드백부(223), 조합부(225), D 플립플롭(227) 및 인버터(222, 228)를 포함한다.
상기 지연제어부(221)는 테스트 모드 신호 TDRM에 응답하여 인에이블되어, 스트로브 신호 GIOSTRB를 지연시켜 지연 스트로브 신호 GIOSTRBD를 출력한다. 참고로, 상기 지연제어부(221)는 상기 페일 감지부(210)에서 소요되는 연산 시간에 대응하는 지연량만큼 상기 스트로브 신호 GIOSTRB를 지연시킨다. 결과적으로, 상기 지연 스트로브 신호 GIOSTRBD는 상기 페일 감지 신호 GIO128SUM에 동기된다. 여기서, 상기 스트로브 신호 GIOSTRB는 리드 명령에 동기되어 생성되는 파이프 입력 제어 스트로브 신호 PINSTB에 근거하여 생성된 신호이다.
상기 피드백부(223)는 모드 결정 신호 TDRM_MD에 응답하여 페일 래치 신호 GIOA를 상기 조합부(225)로 피드백한다. 상세하게는, 상기 피드백부(223)는 NAND 게이트(223_1) 및 인버터(223_2)를 포함하여 피드백된 페일 래치 신호 GIOA와 반전된 모드 결정 신호를 앤드(AND) 연산한다. 결과적으로, 상기 피드백부(223)는 패키지 테스트 모드에서 상기 페일 래치 신호 GIOA를 상기 조합부(225)로 피드백한다. 여기서, 인버터(222)는 상기 모드 결정 신호 TDRM_MD를 반전하여 반전된 모드 결정 신호를 생성한다.
상기 조합부(225)는 상기 피드백부(223)의 출력 신호와 상기 지연제어부(221)의 출력 신호, 즉, 지연 스트로브 신호 GIOSTRBD를 조합하여 D 플립플롭(227)의 클럭 신호로 사용되는 클럭 신호 GIOSTRBD_D를 출력한다. 보다 상세하게, 상기 조합부(225)는 상기 피드백부(223)의 출력 신호와 상기 지연 스트로브 신호 GIOSTRBD를 오어(OR) 연산하는 NOR 게이트(225_1) 및 인버터(225_2)를 포함한다.
상기 D 플립플롭(227)은 상기 클럭 신호 GIOSTRBD_D에 동기되어 상기 페일 감지 신호 GIO128SUM를 래치한다. 여기서, 상기 D 플립플롭(227)은 테스트 모드 신호 TDRM에 응답하여 리셋된다. 마지막으로, 인버터(228)가 상기 D 플립플롭(227)의 출력을 반전하여 상기 페일 래치 신호 GIOA를 출력한다.
도 4B 는 도 2 의 래치부의 동작을 설명하기 위한 타이밍도이다.
이하, 도 4A 및 도 4B를 참조하여 래치부(220)의 동작을 상세히 설명하도록 한다.
테스트 모드에서, 테스트 데이터가 데이터 패드 LDQ로 입력되어 대응하는 뱅크 내의 메모리 셀로 전달된다.
리드 명령어가 입력된 후, 상기 뱅크 내의 각 메모리 셀에 저장된 테스트 데이터가 대응하는 GIO 라인들 GIO_L, GIO_U에 데이터 UDQ X GIO<0:7> 및 데이터 LDQ X GIO<0:7>로 실린다. 래치부(220)의 지연제어부(221)는 테스트 모드 신호 TDRM에 응답하여 인에이블 되어, 스트로브 신호 GIOSTRB를 지연시켜 지연 스트로브 신호 GIOSTRBD를 출력한다. 조합부(225)는 상기 지연 스트로브 신호 GIOSTRBD에 따라 클럭 신호 GIOSTRBD_D를 D 플립플롭(227)의 클럭 신호로 출력하고, 이에 따라 상기 D 플립플롭(227)은 페일 감지 신호 GIO128SUM를 래치한다. 마지막으로, 인버터(228)가 상기 D 플립플롭(227)의 출력을 반전하여 페일 래치 신호 GIOA를 출력한다.
먼저, 모드 결정 신호 TDRM_MD가 비활성화되는 패키지 테스트 모드시 상기 페일 감지 신호 GIO128SUM가 비활성화되는 경우를 가정한다. 이 경우, 상기 모드 결정 신호 TDRM_MD가 비활성화되므로, 상기 피드백부(223)는 상기 페일 래치 신호 GIOA를 조합부(225)로 피드백하고, 이에 따라 상기 조합부(225)는 상기 클럭 신호 GIOSTRBD_D를 로직 ‘하이’ 레벨로 고정시켜 D 플립플롭(227)의 클럭 신호로 출력한다. 결과적으로, D 플립플롭(227)은 스턱-상태에 놓이게 되고, 상기 페일 래치 신호 GIOA는 로직 ‘하이’ 레벨로 고정된다. 따라서, 패키지 테스트 모드에서 일단 에러가 발생한 경우, 상기 래치부(220)는 페일 래치 신호 GIOA를 로직 ‘하이’ 레벨로 고정시켜 출력한다.
다음으로, 모드 결정 신호 TDRM_MD가 활성화되는 모듈 테스트 모드시 상기 페일 감지 신호 GIO128SUM가 비활성화되는 경우를 가정한다. 이 경우, 상기 모드 결정 신호 TDRM_MD가 활성화되므로, 상기 피드백부(223)는 상기 페일 래치 신호 GIOA를 조합부(225)로 피드백하지 않는다. 이에 따라 상기 조합부(225)는 지연 스트로브 신호 GIOSTRBD에 따라 상기 클럭 신호 GIOSTRBD_D를 D 플립플롭(227)의 클럭 신호로 출력한다. 결과적으로, D 플립플롭(227)은 리드 명령어가 입력될 때마다 상기 페일 감지 신호 GIO128SUM를 래치한다. 따라서, 모듈 테스트 모드에서, 상기 래치부(220)는 각 리드 동작 시에 토글링하는 상기 클럭 신호 GIOSTRBD_D에 동기되어 실시간으로 페일 발생을 감지하여 페일 래치 신호 GIOA를 출력한다.
도 5 는 도 2 의 제 1 및 제 2 테스트 신호 생성부(230, 240)의 블록도이다
도 5 를 참조하면, 제 1 테스트 신호 생성부(230)는 NAND 게이트(232) 및 인버터(231, 234)를 포함한다. 상기 인버터(231)는 모드 결정 신호 TDRM_MD를 반전한다. NAND 게이트(232)와 인버터(234)는 상기 인버터(231)의 출력 신호와 페일 래치 신호 GIOA를 앤드(AND) 연산하여, 제 1 테스트 신호 FAIL_STUCK를 출력한다. 따라서, 상기 제 1 테스트 신호 생성부(230)는 모드 결정 신호 TDRM_MD가 비활성화되는 패키지 테스트 모드에서 페일 래치 신호 GIOA를 제 1 테스트 신호 FAIL_STUCK로 출력한다.
제 2 테스트 신호 생성부(240)는 상기 페일 래치 신호 GIOA, 상기 모드 결정 신호 TDRM_MD, CAS 레이턴시 신호 LATENCY2D, 내부 클럭 ICLK, 파이프 래치 입력 제어 신호 PIN<0:i> 및 파이프 래치 출력 제어 신호 POUT<0:i>에 응답하여 제 2 테스트 신호 FAIL_OFF를 생성한다. 따라서, 상기 제 2 테스트 신호 생성부(240)는 모드 결정 신호 TDRM_MD가 활성화되는 모듈 테스트 모드에서, 페일 래치 신호 GIOA를 DQ 패드 LDQ, UDQ로 데이터가 출력하는 시점에 동기되도록 제 2 테스트 신호 FAIL_OFF를 생성한다.
도 6 은 도 5 의 제 2 테스트 신호 생성부(240)의 상세 블록도이다.
도 6 을 참조하면, 제 2 테스트 신호 생성부(240)는 제 1 및 제 2 지연제어부(241, 247), 파이프 래치부(245), 출력 인에이블 신호 생성부(246) 및 조합부(244)를 포함한다.
상기 제 1 지연제어부(241)는 모드 결정 신호 TDRM_MD에 응답하여 인에이블 되어, 파이프 래치 입력 제어 신호 PIN<0:4>를 지연하여 지연 파이프 래치 입력 제어 신호 PIND<0:4>를 파이프 래치부(245)로 출력한다. 상기 제 2 지연제어부(247)는 모드 결정 신호 TDRM_MD에 응답하여 인에이블 되어, 파이프 래치 출력 제어 신호 POUT<0:4>를 지연하여 지연 파이프 래치 출력 제어 신호 POUTD<0:4>를 파이프 래치부(245)로 출력한다. 여기서, 상기 파이프 래치 입력 제어 신호 PIN<0:4>는 도 1 의 파이프 래치부(151, 169)에서 노멀 데이터를 입력받는데 사용되는 신호일 수 있고, 상기 파이프 래치 출력 제어 신호 POUT<0:4>는 도 1 의 파이프 래치부(151, 169)에서 노멀 데이터를 출력하는데 사용되는 신호일 수 있다. 참고로, 상기 제 1 및 제 2 지연제어부(241, 247)의 지연량은 각각 상기 페일 래치 신호 GIOA를 상기 파이프 래치 입력 제어 신호 PIN<0:4> 및 파이프 래치 출력 제어 신호 POUT<0:4>에 동기시키기 위해 필요한 시간에 대응되는 지연량이다.
상기 파이프 래치부(245)는 상기 지연 파이프 래치 입력 제어 신호 PIND<0:4> 및 지연 파이프 래치 출력 제어 신호 POUTD<0:4>에 동기되어 상기 페일 래치 신호 GIOA를 순차적으로 래치하여 파이프 출력 데이터 PDATA를 출력한다. 보다 자세하게, 상기 파이프 래치부(245)는 얼라인먼트부(242) 및 인버터 래치부(243)를 포함한다. 얼라인먼트부(242)는 다수의 지연부(242_1 ~ 242_5)를 포함한다. 각 지연부(242_1 ~ 242_5)는 대응하는 지연 파이프 래치 입력 제어 신호 PIND<0:4>에 동기되어 상기 페일 래치 신호 GIOA를 순차적으로 입력받고, 대응하는 지연 파이프 래치 출력 제어 신호 POUTD<0:4>에 동기되어 입력받은 데이터를 순차적으로 출력한다. 상기 인버터 래치부(243)는 두개의 인버터로 구성되어, 얼라인먼트부(242)의 출력 신호를 반전/래치하여 파이프 출력 데이터 PDATA를 출력한다.
상기 출력 인에이블 신호 생성부(246)는 모듈 테스트 모드 시에 내부 클럭 ICLK에 동기되도록 CAS 레이턴시 신호 LATENCY2D를 쉬프팅하여 파이프 래치 출력 인에이블 신호 POUTEN를 생성한다. 보다 상세하게, 상기 출력 인에이블 신호 생성부(246)는 쉬프트부(248) 및 인에이블 신호 출력부(249)를 포함한다. 상기 쉬프트부(248)는 모드 결정 신호 TDRM_MD에 응답하여 인에이블 되어, 상기 내부 클럭 ICLK에 응답하여 상기 CAS 레이턴시 신호 LATENCY2D를 쉬프팅한다. 상기 인에이블 신호 출력부(249)는 상기 쉬프트부(248)의 출력을 입력받아 파이프 래치 출력 인에이블 신호 POUTEN를 출력한다.
일실시예에서, 상기 쉬프트부(248)는 모드 결정 신호 TDRM_MD에 응답하여 리셋되는 다수의 D 플립플롭(248_1 ~ 248_5)으로 구성될 수 있다. 제 1 D 플립플롭(248_1)은 상기 내부 클럭 ICLK에 응답하여 상기 CAS 레이턴시 신호 LATENCY2D를 래치하고, 제 2 내지 제 5 D 플립플롭(248_2 ~ 248_5)은 상기 내부 클럭 ICLK에 응답하여 이전 단의 D 플립플롭의 출력을 래치한다. 여기서, 상기 CAS 레이턴시 신호 LATENCY2D는 리드 명령어가 입력된 후에 CAS 레이턴시에 응답하여 활성화되는 신호이다. 일실시예에서, 상기 인에이블 신호 출력부(249)는 제 2 D 플립플롭(248_2)의 출력 L4과, 제 3 D 플립플롭(248_3)의 출력 L5을 입력받아 출력 L4의 활성화 시점과 출력 L5의 활성화 시점 사이의 구간동안 활성화되는 파이프 래치 출력 인에이블 신호 POUTEN를 생성할 수 있다. 하지만, 다른 실시예에서는 출력 L4, L5를 이용하는 것이 아니라, 출력 L3, L4 혹은 L5, L6을 이용하여 파이프 래치 출력 인에이블 신호 POUTEN를 생성할 수 있다.
상기 조합부(244)는 파이프 출력 데이터 PDATA 및 파이프 래치 출력 인에이블 신호 POUTEN를 입력 받아 제 2 테스트 신호 FAIL_OFF를 생성한다. 보다 자세하게, 상기 조합부(244)는 제 1 및 제 2 인버터(244_1, 244_2) 및 NOR 게이트(244_3)를 포함한다. 상기 제 1 인버터(244_1)는 상기 파이프 출력 데이터 PDATA를 반전하고, 제 2 인버터(244_2)는 상기 파이프 래치 출력 인에이블 신호 POUTEN를 반전한다. 상기 NOR 게이트(244_3)는 상기 제 1 및 제 2 인버터(244_1, 244_2)의 출력을 노어(NOR) 연산한다. 따라서, 상기 조합부(244)는 상기 파이프 래치 출력 인에이블 신호 POUTEN의 활성화 구간 동안 파이프 출력 데이터 PDATA가 활성화될 때 활성화되는 제 2 테스트 신호 FAIL_OFF를 출력한다.
상기와 같이, 본 발명의 일실시예에 따른 제 2 테스트 신호 생성부(240)는 도 1 의 파이프 래치부(151, 169)에서 사용되는 파이프 래치 회로와 실질적으로 동일한 구성으로 구현되어 있다. 따라서, 제 2 테스트 신호 FAIL_OFF를 출력하는 시점은 DQ 패드 LDQ, UDQ를 통해 데이터가 출력되는 시점과 동기될 수 있다
도 7 은 도 2 의 페일 신호 출력부(250) 및 출력 드라이버(158)를 도시한 회로도 이다.
도면을 참조하면, 페일 신호 출력부(250)는 페일-스턱 신호 출력부(252) 및 페일-오프 신호 출력부(254)를 포함한다. 상기 페일-스턱 신호 출력부(252)는 테스트 출력 신호 TDRM_OUT에 응답하여 제 1 테스트 신호 FAIL_STUCK를 입력받아 페일-스턱 신호 FAIL_STUCKD를 출력한다. 상기 페일-오프 신호 출력부(254)는 테스트 출력 신호 TDRM_OUT 및 오프-드라이버 신호 OUTOFF에 응답하여 제 2 테스트 신호 FAIL_OFF를 입력받아 페일-오프 신호 FAIL_OFFD를 출력한다.
상기 페일-스턱 신호 출력부(252)는 테스트 출력 신호 TDRM_OUT에 응답하여 제 1 테스트 신호 FAIL_STUCK를 선택적으로 페일-스턱 신호 FAIL_STUCKD로 출력하는 트랜스퍼 게이트(252_1)로 구현될 수 있다.
상기 페일-오프 신호 출력부(254)는 제 1 및 제 2 NOR 게이트(254_1, 254_2)를 포함한다. 상기 제 1 NOR 게이트(254_1)는 제 2 테스트 신호 FAIL_OFF와 오프-드라이버 신호 OUTOFF를 노어(NOR) 연산하고, 제 2 NOR 게이트(254_2)는 상기 제 1 NOR 게이트(254_1)의 출력 신호와 테스트 출력 신호 TDRM_OUT를 노어(NOR) 연산한다.
상기 테스트 출력 신호 TDRM_OUT가 활성화된 경우, 상기 트랜스퍼 게이트(252_1)는 상기 제 1 테스트 신호 FAIL_STUCK를 상기 페일-스턱 신호 FAIL_STUCKD로 출력하고, 상기 제 1 및 제 2 NOR 게이트(254_1, 254_2)는 상기 오프-드라이버 신호 OUTOFF와 제 2 테스트 신호 FAIL_OFF에 상관 없이 페일-오프 신호 FAIL_OFFD를 비활성화한다. 반면, 상기 테스트 출력 신호 TDRM_OUT가 비활성화된 경우, 상기 트랜스퍼 게이트(252_1)는 비활성화되고, 상기 제 1 및 제 2 NOR 게이트(254_1, 254_2)는 상기 오프-드라이버 신호 OUTOFF 또는 상기 제 2 테스트 신호 FAIL_OFF 중 어느 것이라도 활성화됨에 따라 페일-오프 신호 FAIL_OFFD를 활성화하여 출력한다. 여기서, 상기 테스트 출력 신호 TDRM_OUT는 패키지 테스트 모드시에 GIO 라인 GIO_L에 실린 테스트 데이터가 도 1 의 파이프 래치부(151)에서 데이터 패드 LDQ를 통해 모두 출력된 후에 활성화되는 신호이다
상기와 같이, 본 발명의 페일 신호 출력부(250)는 테스트 출력 신호 TDRM_OUT에 따라 제 1 테스트 신호 FAIL_STUCK 또는 제 2 테스트 신호 FAIL_OFF를 선택적으로 출력한다.
한편, 상기 출력 드라이버(158)는 트랜스퍼 게이터(158_2), NAND 게이트(158_3), NOR 게이트(158_6), 인버터(158_5, 158_8), 풀업 드라이버(158_4) 및 풀다운 드라이버(158_7)로 구성되어 있다.
상기 트랜스퍼 게이터(158_2)는 출력 클럭 신호 CLK_DO에 응답하여 입력 데이터 DATA를 전달한다. 상기 NAND 게이트(158_3)는 페일-오프 신호 FAIL_OFFD의 반전 신호를 입력받는 제 1 입력단자와 페일-스턱 신호 FAIL_STUCKD와 상기 트랜스퍼 게이터(158_2)의 출력 단자를 입력받는 제 2 입력단자를 포함하여 제 1 및 제 2 입력단자에 실린 신호들을 낸드(NAND) 연산 한다. 상기 인버터(158_8)는 페일-오프 신호 FAIL_OFFD를 반전하여 페일-오프 신호 FAIL_OFFD의 반전 신호의 반전 신호를 출력하고, 상기 인버터(158_5)는 상기 인버터(158_8)의 출력을 다시 반전하여 페일-오프 신호 FAIL_OFFD와 실질적으로 동일 위상을 가지는 신호를 출력한다. 상기 NOR 게이트(158_6)는 상기 인버터(158_5)의 출력 신호를 입력받는 제 1 입력단자와, 페일-스턱 신호 FAIL_STUCKD와 상기 트랜스퍼 게이터(158_2)의 출력 단자를 입력받는 제 2 입력단자를 포함하여 제 1 및 제 2 입력단자에 실린 신호들을 노어(NOR) 연산 한다. 상기 풀업 드라이버(158_4) 및 풀다운 드라이버(158_7)는 각각 상기 NAND 게이트(158_3)와 상기 NOR 게이트(158_6)의 출력에 응답하여 턴온/오프된다.
노멀 모드에서는, 제 1 및 제 2 테스트 신호 FAIL_STUCK, FAIL_OFF가 비활성화된다. 따라서, 리드 동작 동안, 출력 드라이버(158)는 출력 클럭 신호 CLK_DO에 응답하여 입력 데이터 DATA를 풀업 또는 풀다운 구동하고, 리드 동작 후에는 오프-드라이버 신호 OUTOFF가 활성화됨에 따라 페일-오프 신호 FAIL_OFFD가 활성화되어 상기 풀업 드라이버(158_4) 및 풀다운 드라이버(158_7) 모두 턴오프된다. 결과적으로, 매 리드 동작이 완료된 후에 데이터 패드 LDQ는 하이-임피던스 상태를 유지하게 된다.
패키지 테스트 모드에서는, GIO 라인 GIO_L의 데이터가 출력된 후에 테스트 출력 신호 TDRM_OUT가 활성화되므로, 페일-스턱 신호 출력부(252)는 제 1 테스트 신호 FAIL_STUCK를 페일-스턱 신호 FAIL_STUCKD로 출력한다. 이 때, 활성화된 테스트 출력 신호 TDRM_OUT로 인해 페일-오프 신호 FAIL_OFFD가 비활성화된다. 페일이 발생하여 페일-스턱 신호 FAIL_STUCKD가 활성화된 경우, 상기 풀업 드라이버(158_4)는 턴온되고, 상기 풀다운 드라이버(158_7)는 턴오프된다. 따라서, 데이터 패드 LDQ는 공급전압 레벨, 즉, 로직 ‘하이’레벨이 되어 하이-스턱 상태를 유지하게 된다.
모듈 테스트 모드에서는, 상기 테스트 출력 신호 TDRM_OUT가 비활성화되므로, 페일-오프 신호 출력부(254)는 제 2 테스트 신호 FAIL_OFF 및 오프-드라이버 신호 OUTOFF에 따라 페일-오프 신호 FAIL_OFFD를 출력한다. 이 때, 비활성화된 테스트 출력 신호 TDRM_OUT로 인해 페일-스턱 신호 FAIL_STUCKD가 비활성화된다. 페일이 발생하여 페일-오프 신호 FAIL_OFFD가 활성화된 경우, 상기 풀업 드라이버(158_4) 및 풀다운 드라이버(158_7) 모두 턴오프된다. 따라서, 데이터 패드 LDQ는 하이-임피던스 상태를 유지하게 된다.
이하, 도 1 내지 도 8C를 참조하여 본 발명에 따른 반도체 메모리 소자의 동작을 자세히 설명하기로 한다.
도 8A 내지 도 8C 는 본 발명의 일실시예에 따른 반도체 메모리 장치의 동작을 설명하기 위한 타이밍도이다. 보다 상세하게, 도 8A 는 노멀 모드에서 반도체 메모리 장치의 동작을 설명하는 타이밍도이다. 도 8B 는 패키지 테스트 모드에서 반도체 메모리 장치의 동작을 설명하는 타이밍도이다. 도 8C 는 모듈 테스트 모드에서 반도체 메모리 장치의 동작을 설명하는 타이밍도이다.
도 8A 를 참조하면, 노멀 모드에서, 리드 명령어가 입력되면, 뱅크 내의 각 메모리 셀에 저장된 데이터가 대응하는 GIO 라인 GIO_L, GIO_U에 실린다. 파이프 래치부(151, 169)는 파이프 래치 입력 제어 신호 PIN<0:4>에 따라 GIO 라인 GIO_L, GIO_U의 데이터를 입력/래치하고, 파이프 래치 출력 제어 신호 POUT<0:4>에 따라 래치한 데이터를 출력한다. 참고로, 오프-드라이버 신호 OUTOFF는 각 리드 동작 동안 로직 ‘로우’레벨로 비활성화되었다가, 각 리드 동작이 끝난 후에 로직 ‘하이’ 레벨로 활성화된다. 페일-오프 신호 출력부(254)는 각 리드 동작이 끝난 후 상기 오프-드라이버 신호 OUTOFF에 응답하여 페일-오프 신호 FAIL_OFFD를 출력한다. 이에 따라, 풀업 드라이버(158_4) 및 풀다운 드라이버(158_7) 모두 턴오프되어, 매 리드 동작이 완료된 후에 데이터 패드 LDQ는 하이-임피던스 상태를 유지하게 된다.
도 8B 를 참조하면, 패키지 테스트 모드 시에, 리드 명령어가 입력되면, 뱅크 내의 각 메모리 셀에 저장된 데이터가 대응하는 GIO 라인 GIO_L, GIO_U에 실린다. 테스트 모드 제어부(200)의 페일 감지부(210)는 GIO 라인 GIO_U의 데이터 UDQ X GIO<0:7>와 GIO 라인 GIO_L의 데이터 LDQ X GIO<0:7>를 비교하여 페일 감지 신호 GIO128SUM를 출력한다. 래치부(220)는 각 리드 명령어에 동기되어 활성화되는 스트로브 신호 GIOSTRB에 따라 상기 페일 감지 신호 GIO128SUM를 래치하여 페일 래치 신호 GIOA를 출력한다.
상기 GIO 라인 GIO_U의 데이터 UDQ X GIO<0:7>가 대응하는 GIO 라인 GIO_L의 데이터 LDQ X GIO<0:7>와 하나라도 다른 경우에 상기 페일 감지 신호 GIO128SUM는 비활성화되고, 상기 페일 래치 신호 GIOA는 활성화된다. 이 때, 모드 결정 신호 TDRM_MD는 패키지 테스트 모드에서 비활성화되어 있으므로, 래치부(220)의 피드백부(223)는 상기 활성화된 페일 래치 신호 GIOA를 조합부(225)로 출력하고, 이에 따라 상기 조합부(225)는 클럭 신호 GIOSTRBD_D를 특정 로직 레벨로 고정하여 출력한다. 결과적으로, 패키지 테스트 모드 시에 래치부(220)는 일단 상기 페일 감지 신호 GIO128SUM가 비활성화되면, 스트로브 신호 GIOSTRB와 상관없이 상기 페일 래치 신호 GIOA를 특정 로직 레벨로 고정하여 출력한다.
제 1 테스트 신호 생성부(230)는 상기 페일 래치 신호 GIOA 및 상기 모드 결정 신호 TDRM_MD를 입력받아 제 1 테스트 신호 FAIL_STUCK를 생성하는 반면, 제 2 테스트 신호 생성부(240)는 제 2 테스트 신호 FAIL_OFF를 비활성화한다. 이 후, GIO 라인 GIO_L의 데이터가 데이터 패드 LDQ를 통해 출력된 후에 테스트 출력 신호 TDRM_OUT가 활성화되면, 페일 신호 출력부(250)은 페일-스턱 신호 FAIL_STUCKD를 활성화시켜 데이터 패드 LDQ를 하이/로우 스턱 상태로 구동한다. 따라서, 패키지 테스트 모드에서는, GIO 라인 GIO_L의 데이터가 데이터 패드 LDQ를 통해 출력된 후에, 데이터 패드 LDQ가 하이/로우 스턱 상태로 고정되어 페일이 발생하였음을 알릴 수 있도록 구동한다.
도 8C 를 참조하면, 모듈 테스트 모드에서는, 리드 명령어가 입력되면, 뱅크의 각 메모리 셀에 저장된 데이터가 대응하는 GIO 라인 GIO_L, GIO_U에 실린다. 페일 감지부(210)는 GIO 라인 GIO_U의 데이터 UDQ X GIO<0:7>와 GIO 라인 GIO_L의 데이터 LDQ X GIO<0:7>를 비교하여 페일 감지 신호 GIO128SUM를 출력한다. 래치부(220)는 각 리드 명령어에 동기되어 활성화되는 스트로브 신호 GIOSTRB에 따라 상기 페일 감지 신호 GIO128SUM를 래치하여 페일 래치 신호 GIOA를 출력한다.
상기 GIO 라인 GIO_U의 데이터 UDQ X GIO<0:7>가 대응하는 GIO 라인 GIO_L의 데이터 LDQ X GIO<0:7>와 하나라도 다른 경우에 상기 페일 감지 신호 GIO128SUM는 비활성화되고, 상기 페일 래치 신호 GIOA는 활성화된다. 이 때, 모드 결정 신호 TDRM_MD는 모듈 테스트 모드에서 활성화되어 있으므로, 래치부(220)의 피드백부(223)는 상기 활성화된 페일 래치 신호 GIOA를 조합부(225)로 피드백하지 않고, 이에 따라 상기 조합부(225)는 지연 스트로브 신호 GIOSTRBD에 따라 상기 클럭 신호 GIOSTRBD_D를 D 플립플롭(227)의 클럭 신호로 출력한다. 결과적으로, D 플립플롭(227)은 리드 명령어가 입력될 때마다 상기 페일 감지 신호 GIO128SUM를 래치한다. 따라서, 모듈 테스트 모드에서, 상기 래치부(220)는 각 리드 동작 시에 토글링하는 상기 클럭 신호 GIOSTRBD_D에 동기되어 실시간으로 페일 발생을 감지하여 페일 래치 신호 GIOA를 출력한다.
한편, 제 2 테스트 신호 생성부(240)는 상기 페일 래치 신호 GIOA를 입력받아, CAS 레이턴시 신호 LATENCY2D, 내부 클럭 ICLK, 파이프 래치 입력 제어 신호 PIN<0:4> 및 파이프 래치 출력 제어 신호 POUT<0:4>에 응답하여 제 2 테스트 신호 FAIL_OFF를 생성한다.
보다 상세하게, 상기 파이프 래치부(245)는 상기 지연 파이프 래치 입력 제어 신호 PIND<0:4> 및 지연 파이프 래치 출력 제어 신호 POUTD<0:4>에 동기되어 상기 페일 래치 신호 GIOA를 순차적으로 래치하여 파이프 출력 데이터 PDATA를 출력한다. 상기 출력 인에이블 신호 생성부(246)는 모듈 테스트 모드 시에 상기 내부 클럭 ICLK에 동기되도록 상기 CAS 레이턴시 신호 LATENCY2D를 쉬프팅하여 파이프 래치 출력 인에이블 신호 POUTEN를 생성한다. 여기서, 상기 파이프 출력 데이터 PDATA는 파이프 래치부(151, 169)에서 데이터가 출력되는 타이밍에 동기되는 시점에 출력되고, 상기 파이프 래치 출력 인에이블 신호 POUTEN는 상기 파이프 래치 출력 제어 신호 POUT<0:4> 중 하나의 신호가 활성화 된 후 일정 구간 동안 활성화되는 신호이다. 상기 조합부(244)는 상기 파이프 래치 출력 인에이블 신호 POUTEN의 활성화 구간 동안 파이프 출력 데이터 PDATA가 활성화될 때 활성화되는 제 2 테스트 신호 FAIL_OFF를 출력한다.
모듈 테스트 모드에서 상기 테스트 출력 신호 TDRM_OUT는 비활성화되므로, 페일-오프 신호 출력부(254)는 상기 오프-드라이버 신호 OUTOFF 또는 상기 제 2 테스트 신호 FAIL_OFF 중 어느 것이라도 활성화됨에 따라 페일-오프 신호 FAIL_OFFD를 활성화하여 출력한다. 리드 동작 시, 페일로 인해 상기 페일-오프 신호 FAIL_OFFD가 활성화된 경우, 풀업 드라이버(158_4) 및 풀다운 드라이버(158_7) 모두 턴오프 된다. 결과적으로, 모듈 테스트 모드에서 페일이 발생하면, 데이터 패드 LDQ는 데이터 출력 시에 실시간으로 하이-임피던스 상태를 유지하게 된다. 참고로, 각 리드 동작이 완료된 후, 상기 페일-오프 신호 FAIL_OFFD가 상기 오프-드라이버 신호 OUTOFF에 따라 활성화되어, 상기 풀업 드라이버(158_4) 및 풀다운 드라이버(158_7) 모두 턴오프 된다. 결과적으로, 상기 데이터 패드 LDQ는 각 데이터 리드 동작이 완료된 후에는 하이-임피던스 상태를 유지하게 된다.
전술한 바와 같이, 본 발명은, 테스트 모드 시에, 데이터 패드 LDQ로부터 입력되는 데이터를 동시에 뱅크 내의 다수의 단위셀과 연결된 GIO 라인 GIO_L, GIO_U으로 전송하고, 테스트 모드 제어부는 상기 GIO 라인 GIO_U의 데이터와 GIO 라인 GIO_L의 데이터를 비교하고, 그 비교 결과에 따라 페일 신호를 출력한다. 따라서, 다수의 단위셀들을 테스트 하는 시간을 최소화할 수 있다.
또한, 본 발명은 테스트 모드 시에 페일 상태를 알릴 수 있는 다양한 방법을 제공한다. 예를 들어, 패키지 테스트 모드에서는, 일단 결함이 있는 메모리 셀이 발생하면, 페일 신호가 특정 로직 레벨을 유지하도록 출력하고, 이 후, 테스트 출력 모드를 통해, 출력 드라이버가 데이터 패드 LDQ를 하이/로우 고정(스턱) 상태로 구동함으로써 반도체 메모리 장치의 페일을 나타낼 수 있도록 한다. 또한, 모듈 테스트 모드에서는, 결함이 있는 출력 드라이버는 메모리 셀이 발생하면, 해당 데이터가 출력되는 시점에 데이터 패드 LDQ를 하이-임피던스 상태로 구동하여 페일 신호를 실시간으로 나타낼 수 있도록 한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
110-140: 뱅크 150, 161: 라이트 드라이버
151, 169: 파이프 래치부 162: 멀티플렉서
172, 174: I/O 드라이버 200: 테스트 모드 제어부
210: 페일 감지부 220: 래치부
230: 제 1 테스트 신호 생성부 240: 제 2 테스트 신호 생성부
250: 페일 신호 출력부

Claims (41)

  1. 다수의 제 1 메모리 셀 및 다수의 제 2 메모리 셀을 각각 포함하는 다수의 뱅크;
    상기 제 1 메모리 셀과 다수의 제 1 데이터 패드 사이에서 제 1 데이터를 전송하는 제 1 입출력부;
    상기 제 2 메모리 셀과 다수의 제 2 데이터 패드 사이에서 제 2 데이터를 전송하는 제 2 입출력부;
    테스트 모드 시, 상기 제 1 데이터 패드를 통해 입력되는 상기 제 1 데이터를 상기 제 1 및 제 2 메모리 셀에 전달하는 경로 선택부; 및
    상기 테스트 모드 시, 상기 제 1 및 제 2 메모리 셀의 제 1 데이터를 비교하고, 비교 결과에 따라 상기 제 1 데이터 패드가 페일 상태를 나타내도록 제어하는 테스트 모드 제어부
    를 구비하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    패키지 테스트 모드 시, 페일이 감지된 경우 상기 테스트 모드 제어부는 리드 동작이 완료된 후에 스턱 상태를 나타내도록 상기 제 1 데이터 패드를 제어하는 반도체 메모리 장치.
  3. 제 2 항에 있어서,
    모듈 테스트 모드 시, 페일이 감지된 경우 상기 테스트 모드 제어부는 리드 동작 시에 실시간으로 하이-임피던스 상태를 나타내도록 상기 제 1 데이터 패드를 제어하는 반도체 메모리 장치.
  4. 제 3 항에 있어서,
    상기 테스트 모드 제어부는,
    상기 제 1 메모리 셀의 제 1 데이터와 상기 제 2 메모리 셀의 제 1 데이터를 비교하여 페일 감지 신호를 출력하는 페일 감지부;
    테스트 모드 시 활성화되는 테스트 모드 신호, 테스트 모드 타입을 결정하는 모드 결정 신호 및 리드 명령어 입력 시에 토글링하는 스트로브 신호에 따라 상기 페일 감지 신호를 래치하여 페일 래치 신호로 출력하는 래치부;
    상기 페일 래치 신호 및 상기 모드 결정 신호에 따라 테스트 신호를 생성하는 테스트 신호 생성부; 및
    상기 테스트 신호에 응답하여 페일 신호를 출력하는 페일 신호 출력부
    를 포함하는 반도체 메모리 장치.
  5. 제 4 항에 있어서,
    상기 페일 신호에 따라 상기 제 1 데이터 패드가 페일 상태를 나타낼 수 있도록 구동하는 입출력 드라이버
    를 더 구비하는 반도체 메모리 장치.
  6. 제 4 항에 있어서,
    상기 페일 감지부는,
    상기 제 1 메모리 셀의 제 1 데이터와 상기 제 2 메모리 셀의 제 1 데이터를 비교하는 다수의 비교부; 및
    상기 비교부의 출력에 따라 상기 페일 감지 신호를 출력하는 합산부
    를 구비하는 반도체 메모리 장치.
  7. 제 4 항에 있어서,
    상기 래치부는,
    상기 모드 결정 신호가 비활성화되는 패키지 테스트 모드 시에, 일단 상기 페일 감지 신호가 비활성화되면, 상기 스트로브 신호에 상관없이 상기 페일 래치 신호를 특정 로직 레벨로 고정시켜 출력하는 반도체 메모리 장치.
  8. 제 4 항에 있어서,
    상기 래치부는,
    상기 모드 결정 신호가 활성화되는 모듈 테스트 모드 시에, 상기 스트로브 신호에 동기되어 상기 페일 감지 신호를 래치하여 상기 페일 래치 신호로 출력하는 반도체 메모리 장치.
  9. 제 4 항에 있어서,
    상기 래치부는,
    상기 스트로브 신호를 지연하여 지연 스트로브 신호를 출력하는 지연제어부;
    상기 모드 결정 신호에 따라 상기 페일 래치 신호를 피드백하여 피드백 페일 래치 신호를 출력하는 피드백부;
    상기 지연 스트로브 신호 및 상기 피드백 페일 래치 신호에 응답하여 클럭 신호를 출력하는 조합부; 및
    상기 클럭 신호에 동기되어 상기 페일 감지 신호를 래치하여 상기 페일 래치 신호를 출력하는 D 플립플롭
    을 구비하는 반도체 메모리 장치.
  10. 제 4 항에 있어서,
    상기 테스트 신호 생성부는,
    상기 페일 래치 신호 및 상기 모드 감지 신호에 따라 제 1 테스트 신호를 생성하는 제 1 테스트 신호 생성부; 및
    상기 페일 래치 신호, 상기 모드 결정 신호, 파이프 래치 제어 신호, CAS 레이턴시 신호 및 내부 클럭 신호에 응답하여 제 2 테스트 신호를 생성하는 제 2 테스트 신호 생성부
    를 구비하는 반도체 메모리 장치.
  11. 제 10 항에 있어서,
    상기 제 1 테스트 신호 생성부는
    상기 페일 래치 신호와 상기 모드 결정 신호의 반전 신호를 앤드 연산하는 반도체 메모리 장치.
  12. 제 10 항에 있어서,
    상기 제 2 테스트 신호 생성부는
    상기 모드 결정 신호가 활성화될 때, 상기 제 1 및 제 2 데이터 패드를 통해 데이터가 출력되는 시점에 상기 페일 래치 신호를 동기시켜 상기 제 2 테스트 신호를 생성하는 반도체 메모리 장치.
  13. 제 10 항에 있어서,
    상기 제 2 테스트 신호 생성부는,
    상기 파이프 래치 제어 신호를 지연하여 지연 파이프 래치 제어 신호를 출력하는 지연제어부;
    상기 지연 파이프 래치 제어 신호에 응답하여 상기 페일 래치 신호를 순차적으로 래치하여 파이프 출력 데이터를 출력하는 파이프 래치부;
    상기 내부 클럭 신호에 응답하여 상기 CAS 레이턴시 신호를 쉬프팅하여 파이프 래치 출력 인에이블 신호를 생성하는 출력 인에이블 신호 생성부; 및
    상기 파이프 래치 출력 인에이블 신호와 상기 파이프 출력 데이터에 따라 상기 제 2 테스트 신호를 출력하는 조합부
    를 구비하는 반도체 메모리 장치.
  14. 제 13 항에 있어서,
    상기 파이프 래치부는,
    상기 지연 파이프 래치 제어 신호에 응답하여 상기 페일 래치 신호를 정렬하는 정렬부; 및
    상기 정렬부의 출력을 반전 및 래치하여 상기 파이프 출력 데이터로 출력하는 인버터 래치부
    를 구비하는 반도체 메모리 장치.
  15. 제 14 항에 있어서,
    상기 정렬부는,
    다수의 지연부를 구비하며,
    각각의 지연부는 대응하는 상기 지연 파이프 래치 제어 신호에 응답하여 상기 페일 래치 신호를 순차적으로 입력받고, 입력받은 데이터를 순차적으로 출력하는 반도체 메모리 장치.
  16. 제 13 항에 있어서,
    상기 출력 인에이블 신호 생성부는,
    상기 내부 클럭 신호에 응답하여 상기 CAS 레이턴시 신호를 쉬프팅하는 쉬프트부; 및
    상기 쉬프트부의 출력에 따라 상기 파이프 래치 출력 인에이블 신호를 출력하는 인에이블 신호 출력부
    를 구비하는 반도체 메모리 장치.
  17. 제 16 항에 있어서,
    상기 쉬프트부는,
    다수의 D 플립플롭을 구비하며,
    제 1 D 플립플롭은 상기 내부 클럭 신호에 동기하여 상기 CAS 레이턴시 신호를 래치하고, 나머지 D 플립플롭은 상기 내부 클럭 신호에 동기하여 이전 단의 D 플립플롭의 출력을 래치하는 반도체 메모리 장치.
  18. 제 17 항에 있어서,
    상기 인에이블 신호 출력부는,
    인접한 두 개의 D 플립플롭의 출력들 사이의 활성화 구간에 대응하는 활성화 구간을 가지는 파이프 래치 출력 인에이블 신호를 출력하는 반도체 메모리 장치.
  19. 제 10 항에 있어서,
    상기 페일 신호 출력부는,
    제 1 테스트 신호를 입력받아, 상기 제 1 데이터 패드를 통해 데이터가 출력된 후에 활성화되는 테스트 출력 신호에 응답하여 제 1 페일 신호를 출력하는 제 1 페일 신호 출력부; 및
    제 2 테스트 신호를 입력받아, 상기 테스트 출력 신호 및 리드 동작 시에 비활성화되는 오프-드라이버 신호에 응답하여 제 2 페일 신호를 출력하는 제 2 페일 신호 출력부
    를 구비하는 반도체 메모리 장치.
  20. 제 19 항에 있어서,
    상기 제 1 페일 신호 출력부는,
    상기 테스트 출력 신호에 응답하여, 상기 제 1 테스트 신호를 제 2 페일 신호로 선택적으로 출력하는 트랜스퍼 게이트
    를 구비하는 반도체 메모리 장치.
  21. 제 19 항에 있어서,
    상기 제 1 페일 신호에 따라 상기 제 1 데이터 패드를 스턱-상태로 구동하거나, 상기 제 2 페일 신호에 따라 상기 제 1 데이터 패드를 하이-임피던스 상태로 구동하는 출력 드라이버
    를 더 구비하는 반도체 메모리 장치.
  22. 제 1 항에 있어서,
    상기 경로 선택부는,
    상기 제 2 데이터 패드와 상기 제 2 메모리 셀 사이의 경로를 차단하는 멀티플렉서를 구비하는 반도체 메모리 장치.
  23. 제 22 항에 있어서,
    상기 멀티플렉서는 테스트 모드 시에 활성화되는 테스트 모드 신호에 응답하여 상기 경로를 차단하는 반도체 메모리 장치.
  24. 뱅크 내의 제 1 메모리 셀의 데이터와 제 2 메모리 셀의 데이터를 비교하여 페일 감지 신호를 출력하는 페일 감지부;
    테스트 모드 시 활성화되는 테스트 모드 신호, 테스트 모드 타입을 결정하는 모드 결정 신호 및 리드 명령어 입력 시에 토글링하는 스트로브 신호에 따라 상기 페일 감지 신호를 래치하여 페일 래치 신호로 출력하는 래치부;
    상기 페일 래치 신호 및 상기 모드 결정 신호에 따라 제 1 및 제 2 테스트 신호들을 생성하는 제 1 및 제 2 테스트 신호 생성부; 및
    상기 제 1 및 제 2 테스트 신호를 입력받아, 데이터 패드를 통해 데이터가 출력된 후에 활성화되는 테스트 출력 신호에 응답하여 제 1 및 제 2 페일 신호들을 출력하는 페일 신호 출력부
    를 포함하는 반도체 메모리 장치의 테스트 회로.
  25. 제 24 항에 있어서,
    상기 제 2 페일 신호에 따라, 리드 동작이 종료된 후에 상기 데이터 패드를 스턱-상태로 구동하거나, 상기 제 1 페일 신호에 따라, 리드 동작 시에 실시간으로 상기 데이터 패드를 하이-임피던스 상태로 구동하는 출력 드라이버
    를 더 구비하는 반도체 메모리 장치의 테스트 회로.
  26. 제 24 항에 있어서,
    상기 페일 감지부는,
    상기 제 1 메모리 셀의 데이터와 상기 제 2 메모리 셀의 데이터를 비교하는 다수의 비교부; 및
    상기 비교부의 출력에 따라 상기 페일 감지 신호를 출력하는 합산부
    를 구비하는 반도체 메모리 장치의 테스트 회로.
  27. 제 24 항에 있어서,
    상기 래치부는,
    상기 모드 결정 신호가 비활성화되는 패키지 테스트 모드 시에, 일단 상기 페일 감지 신호가 비활성화되면, 상기 스트로브 신호에 상관없이 상기 페일 래치 신호를 특정 로직 레벨로 고정시켜 출력하는 반도체 메모리 장치의 테스트 회로.
  28. 제 24 항에 있어서,
    상기 래치부는,
    상기 모드 결정 신호가 활성화되는 모듈 테스트 모드 시에, 상기 스트로브 신호에 동기되어 상기 페일 감지 신호를 래치하여 상기 페일 래치 신호로 출력하는 반도체 메모리 장치의 테스트 회로.
  29. 제 24 항에 있어서,
    상기 래치부는,
    상기 스트로브 신호를 지연하여 지연 스트로브 신호를 출력하는 지연제어부;
    상기 모드 결정 신호에 따라 상기 페일 래치 신호를 피드백하여 피드백 페일 래치 신호를 출력하는 피드백부;
    상기 지연 스트로브 신호 및 상기 피드백 페일 래치 신호에 응답하여 클럭 신호를 출력하는 조합부; 및
    상기 클럭 신호에 동기되어 상기 페일 감지 신호를 래치하여 상기 페일 래치 신호를 출력하는 D 플립플롭
    을 구비하는 반도체 메모리 장치의 테스트 회로.
  30. 제 24 항에 있어서,
    상기 제 2 테스트 신호 생성부는
    상기 모드 결정 신호가 활성화될 때, 상기 데이터 패드를 통해 데이터가 출력되는 시점에 상기 페일 래치 신호를 동기시켜 상기 제 2 테스트 신호를 생성하는 반도체 메모리 장치의 테스트 회로.
  31. 제 24 항에 있어서,
    상기 제 2 테스트 신호 생성부는,
    상기 파이프 래치 제어 신호를 지연하여 지연 파이프 래치 제어 신호를 출력하는 지연제어부;
    상기 지연 파이프 래치 제어 신호에 응답하여 상기 페일 래치 신호를 순차적으로 래치하여 파이프 출력 데이터를 출력하는 파이프 래치부;
    상기 내부 클럭 신호에 응답하여 상기 CAS 레이턴시 신호를 쉬프팅하여 파이프 래치 출력 인에이블 신호를 생성하는 출력 인에이블 신호 생성부; 및
    상기 파이프 래치 출력 인에이블 신호와 상기 파이프 출력 데이터에 따라 상기 제 2 테스트 신호를 출력하는 조합부
    를 구비하는 반도체 메모리 장치의 테스트 회로.
  32. 제 24 항에 있어서,
    상기 페일 신호 출력부는,
    상기 제 1 테스트 신호를 입력받아, 상기 테스트 출력 신호에 응답하여 상기 제 1 페일 신호를 출력하는 제 1 페일 신호 출력부; 및
    상기 제 2 테스트 신호를 입력받아, 상기 테스트 출력 신호 및 리드 동작 시에 비활성화되는 오프-드라이버 신호에 응답하여 상기 제 2 페일 신호를 출력하는 제 2 페일 신호 출력부
    를 구비하는 반도체 메모리 장치의 테스트 회로.
  33. 데이터 패드를 통해 입력되는 데이터를 뱅크의 제 1 메모리 셀 및 제 2 메모리 셀에 전달하는 단계;
    상기 제 1 메모리 셀의 데이터와 상기 제 2 메모리 셀의 데이터를 비교하여 페일 감지 신호를 출력하는 단계;
    테스트 모드 타입을 결정하는 모드 결정 신호 및 리드 명령어 입력 시에 토글링하는 스트로브 신호에 따라 상기 페일 감지 신호를 래치하여 페일 래치 신호로 출력하는 단계;
    상기 페일 래치 신호 및 상기 모드 결정 신호에 따라 페일 신호를 생성하는 단계; 및
    상기 페일 신호에 따라 상기 데이터 패드를 구동하는 단계
    를 포함하는 반도체 메모리 장치의 테스트 방법.
  34. 제 33 항에 있어서,
    상기 데이터 패드를 구동하는 단계는,
    패키지 테스트 모드 시, 페일이 감지된 경우에는 리드 동작이 완료된 후에 스턱 상태를 나타내도록 상기 데이터 패드를 구동하고,
    모듈 테스트 모드 시, 페일이 감지된 경우에는 리드 동작 시에 실시간으로 하이-임피던스 상태를 나타내도록 상기 데이터 패드를 구동하는 반도체 메모리 장치의 테스트 방법.
  35. 제 33 항에 있어서,
    상기 페일 래치 신호로 출력하는 단계는,
    상기 모드 결정 신호가 비활성화되면, 일단 상기 페일 감지 신호가 비활성화되면, 상기 스트로브 신호에 상관없이 상기 페일 래치 신호를 특정 로직 레벨로 고정시켜 출력하고,
    상기 모드 결정 신호가 활성화되면, 상기 스트로브 신호에 동기되어 상기 페일 감지 신호를 래치하여 상기 페일 래치 신호로 출력하는 반도체 메모리 장치의 테스트 방법.
  36. 제 33 항에 있어서,
    상기 페일 래치 신호로 출력하는 단계는,
    상기 스트로브 신호를 지연하여 지연 스트로브 신호를 출력하는 단계;
    상기 모드 결정 신호에 따라 상기 페일 래치 신호를 피드백하여 피드백 페일 래치 신호를 출력하는 단계;
    상기 지연 스트로브 신호 및 상기 피드백 페일 래치 신호에 응답하여 클럭 신호를 출력하는 단계; 및
    상기 클럭 신호에 응답하여, 상기 페일 감지 신호를 래치하여 상기 페일 래치 신호를 출력하는 단계
    을 포함하는 반도체 메모리 장치의 테스트 방법.
  37. 제 33 항에 있어서,
    상기 페일 신호를 생성하는 단계는,
    상기 모드 결정 신호가 비활성화될 때, 상기 페일 래치 신호에 따라 제 1 테스트 신호를 생성하는 단계;
    상기 모드 결정 신호가 활성화될 때, 상기 데이터 패드를 통해 데이터가 출력되는 시점에 상기 페일 래치 신호를 동기시켜 제 2 테스트 신호를 생성하는 단계; 및
    상기 제 1 및 제 2 테스트 신호를 입력받아, 데이터 패드를 통해 데이터가 출력된 후에 활성화되는 테스트 출력 신호에 응답하여 상기 페일 신호를 출력하는 단계
    를 포함하는 반도체 메모리 장치의 테스트 방법.
  38. 제 37 항에 있어서,
    상기 페일 신호를 출력하는 단계는,
    상기 제 1 테스트 신호를 입력받아, 상기 테스트 출력 신호에 응답하여 제 1 페일 신호를 생성하는 단계; 및
    상기 제 2 테스트 신호를 입력받아, 상기 테스트 출력 신호 및 리드 동작 시에 비활성화되는 오프-드라이버 신호에 응답하여 제 2 페일 신호를 생성하는 단계
    를 포함하는 반도체 메모리 장치의 테스트 방법.
  39. 제 38 항에 있어서,
    상기 데이터 패드를 구동하는 단계는,
    상기 제 1 페일 신호에 응답하여, 상기 데이터 패드를 스턱 상태로 구동하는 단계; 및
    상기 제 2 페일 신호에 응답하여, 상기 데이터 패드를 하이-임피던스 상태로 구동하는 단계
    를 포함하는 반도체 메모리 장치의 테스트 방법.
  40. 제 39 항에 있어서,
    상기 데이터 패드를 스턱-상태로 구동하는 단계는,
    리드 동작이 완료된 후에 수행되는 반도체 메모리 장치의 테스트 방법.
  41. 제 39 항에 있어서,
    상기 데이터 패드를 하이-임피던스 상태로 구동하는 단계는,
    리드 동작 중에 실시간으로 수행되는 반도체 메모리 장치의 테스트 방법.
KR1020110088140A 2010-12-30 2011-08-31 반도체 메모리 장치, 테스트 회로 및 테스트 방법 KR101286666B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/982,423 2010-12-30
US12/982,423 US8595575B2 (en) 2010-12-30 2010-12-30 Semiconductor memory device, test circuit, and test operation method thereof

Publications (2)

Publication Number Publication Date
KR20120078569A true KR20120078569A (ko) 2012-07-10
KR101286666B1 KR101286666B1 (ko) 2013-07-23

Family

ID=46380676

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110088140A KR101286666B1 (ko) 2010-12-30 2011-08-31 반도체 메모리 장치, 테스트 회로 및 테스트 방법

Country Status (4)

Country Link
US (1) US8595575B2 (ko)
KR (1) KR101286666B1 (ko)
CN (1) CN102568612B (ko)
TW (1) TWI540584B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150074352A (ko) * 2013-12-24 2015-07-02 에스케이하이닉스 주식회사 반도체장치 및 이를 포함하는 반도체시스템

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI502596B (zh) * 2012-08-15 2015-10-01 Wistron Corp 記憶體測試方法、記憶體測試裝置及其轉接器
KR102026205B1 (ko) * 2012-12-24 2019-11-04 에스케이하이닉스 주식회사 반도체 장치
JP6062795B2 (ja) * 2013-04-25 2017-01-18 エスアイアイ・セミコンダクタ株式会社 半導体装置
JP2014216041A (ja) * 2013-04-30 2014-11-17 ソニー株式会社 メモリ装置およびメモリ管理方法
KR102086629B1 (ko) * 2013-11-29 2020-03-10 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20180089053A (ko) * 2017-01-31 2018-08-08 에스케이하이닉스 주식회사 페일 영역을 판단할 수 있는 메모리 장치 및 이의 테스트 방법, 이를 이용하는 메모리 모듈 및 시스템
CN109712665B (zh) * 2018-02-27 2020-09-15 上海安路信息科技有限公司 存储器及存储器的功能测试方法
KR102517462B1 (ko) * 2018-04-23 2023-04-05 에스케이하이닉스 주식회사 반도체장치
KR102583174B1 (ko) * 2018-06-12 2023-09-26 삼성전자주식회사 테스트 인터페이스 보드, 이를 포함하는 테스트 시스템 및 이의 동작 방법
KR102468811B1 (ko) * 2018-09-07 2022-11-18 에스케이하이닉스 주식회사 Bist 회로를 포함하는 메모리 장치 및 이의 동작 방법
FR3089680B1 (fr) * 2018-12-10 2022-12-23 Proton World Int Nv Mémoire à lecture unique
US11145381B1 (en) * 2020-09-09 2021-10-12 Powerchip Semiconductor Manufacturing Corporation Memory with test function and test method thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3878510A (en) * 1974-05-02 1975-04-15 Bell Telephone Labor Inc Addressable switch with variable interval blinding
US5925142A (en) * 1995-10-06 1999-07-20 Micron Technology, Inc. Self-test RAM using external synchronous clock
KR100206701B1 (ko) * 1996-05-16 1999-07-01 윤종용 반도체 메모리 장치의 멀티비트 테스트 회로 및 그 테스트 방법
US5966388A (en) * 1997-01-06 1999-10-12 Micron Technology, Inc. High-speed test system for a memory device
US7246280B2 (en) 2004-03-23 2007-07-17 Samsung Electronics Co., Ltd. Memory module with parallel testing
JP4370527B2 (ja) * 2005-05-20 2009-11-25 エルピーダメモリ株式会社 半導体記憶装置
KR100781973B1 (ko) * 2006-05-08 2007-12-06 삼성전자주식회사 반도체 메모리 장치 및 그의 테스트 방법
KR100900786B1 (ko) 2007-06-27 2009-06-02 주식회사 하이닉스반도체 번-인 테스트모드를 갖는 반도체메모리소자
KR20090012499A (ko) * 2007-07-30 2009-02-04 삼성전자주식회사 실장테스트회로를 구비하는 반도체 메모리 장치 및실장테스트방법
KR20090122677A (ko) 2008-05-26 2009-12-01 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 그 테스트 방법
US7885129B2 (en) * 2008-05-28 2011-02-08 Macronix International Co., Ltd Memory chip and method for operating the same
KR20100011751A (ko) 2008-07-25 2010-02-03 삼성전자주식회사 테스트 시스템 및 방법
KR101004683B1 (ko) 2008-11-05 2011-01-04 주식회사 하이닉스반도체 반도체 메모리장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150074352A (ko) * 2013-12-24 2015-07-02 에스케이하이닉스 주식회사 반도체장치 및 이를 포함하는 반도체시스템

Also Published As

Publication number Publication date
KR101286666B1 (ko) 2013-07-23
CN102568612A (zh) 2012-07-11
US8595575B2 (en) 2013-11-26
CN102568612B (zh) 2016-08-24
US20120170382A1 (en) 2012-07-05
TWI540584B (zh) 2016-07-01
TW201241835A (en) 2012-10-16

Similar Documents

Publication Publication Date Title
KR101286666B1 (ko) 반도체 메모리 장치, 테스트 회로 및 테스트 방법
US8612812B2 (en) Semiconductor memory device, test circuit, and test operation method thereof
US7872940B2 (en) Semiconductor memory device and method for testing the same
JP2010511229A (ja) 複数デバイスシステムをテストするための回路および方法
US8902673B2 (en) Method of testing a semiconductor memory device
US20150071009A1 (en) Semiconductor device
US9196382B2 (en) Semiconductor test device
US10186314B2 (en) Data output circuit and semiconductor memory device including the same
US7619433B2 (en) Test circuit for a semiconductor integrated circuit
KR20200052649A (ko) 반도체 메모리 장치 및 그의 동작 방법
US8456931B2 (en) Data transmission device
KR100772716B1 (ko) 반도체 메모리 장치 및 그 구동방법
US8713383B2 (en) Semiconductor memory device, test circuit, and test operation method thereof
US7995406B2 (en) Data writing apparatus and method for semiconductor integrated circuit
US20110085401A1 (en) Semiconductor memory device
US9291673B2 (en) Semiconductor apparatus
US7418638B2 (en) Semiconductor memory device and method for testing memory cells using several different test data patterns
JP2014006951A (ja) 半導体装置、半導体装置のテスト方法及び半導体装置の製造方法
KR101049415B1 (ko) 셀 불량 테스트회로
US7894278B2 (en) Semiconductor memory device and method for operating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160621

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170620

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180625

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190625

Year of fee payment: 7