KR20150022728A - 원격 플라즈마 윈도우 세정을 최적화하기 위한 배기 유동 분산 베플―라이저 - Google Patents

원격 플라즈마 윈도우 세정을 최적화하기 위한 배기 유동 분산 베플―라이저 Download PDF

Info

Publication number
KR20150022728A
KR20150022728A KR20140110642A KR20140110642A KR20150022728A KR 20150022728 A KR20150022728 A KR 20150022728A KR 20140110642 A KR20140110642 A KR 20140110642A KR 20140110642 A KR20140110642 A KR 20140110642A KR 20150022728 A KR20150022728 A KR 20150022728A
Authority
KR
South Korea
Prior art keywords
exhaust
distance
surface portion
base surface
baffle
Prior art date
Application number
KR20140110642A
Other languages
English (en)
Inventor
리사 마리 기트리
스티번 유-홍 라우
제임스 포레스트 리
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20150022728A publication Critical patent/KR20150022728A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H01J37/32834—Exhausting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H01J37/32834—Exhausting
    • H01J37/32844—Treating effluent gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32853—Hygiene
    • H01J37/32862—In situ cleaning of vessels and/or internal parts
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02C—CAPTURE, STORAGE, SEQUESTRATION OR DISPOSAL OF GREENHOUSE GASES [GHG]
    • Y02C20/00—Capture or disposal of greenhouse gases
    • Y02C20/30—Capture or disposal of greenhouse gases of perfluorocarbons [PFC], hydrofluorocarbons [HFC] or sulfur hexafluoride [SF6]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Physical Or Chemical Processes And Apparatus (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

UV 경화 챔버 내의 포로젠 축적은 웨이퍼가 UV 광에 노출되게 하는 윈도우를 통해서 퍼징 가스를 유동시켜서 탈기된 포로젠을 제거함으로써 감소될 수도 있다. 퍼지 가스 스트림 내의 포로젠들은, 챔버를 통해서 배기 베플 내로 유동할 때에, 배기 베플 상을 포함하여서, 챔버 내의 표면들 상에 퇴적된다. 배기 베플은 이러한 포로젠 퇴적이 배기 베플에 걸쳐서 보다 균일하게 분포되게 하는 특정 특징부들을 가지며, 이로써 세정 프로세스 동안에 축적된 포로젠들의 베플을 완전하게 세정하는데 요구될 수도 있는 시간의 양을 줄일 수 있다.

Description

원격 플라즈마 윈도우 세정을 최적화하기 위한 배기 유동 분산 베플―라이저{EXHAUST FLOW SPREADING BAFFLE-RISER TO OPTIMIZE REMOTE PLASMA WINDOW CLEAN}
본 발명은 집적 회로 제조 분야에 관한 것이며, 특히 반도체 웨이퍼들의 어닐링 및 경화 시에 사용되는 퍼징 (purging) 및 세정 프로세스 챔버들을 위한 방법들 및 장치들에 관한 것이다.
집적 회로 (IC) 피처 크기가 축소됨에 따라서, 증가된 저항 및 저항-커패시턴스 (RC) 커플링 문제들은 소형 디바이스 크기로부터 기인되는 임의의 속도 이점을 상쇄시키며 이로써 디바이스 성능 개선을 제약한다. 디바이스 성능 및 신뢰성을 개선하기 위한 방식들은 구리와 같은 고 도전성 금속들을 사용하는 것 및 저 유전 상수 (로우-k) 재료들을 채용하는 것을 포함한다. 유전체의 유전 상수가 낮을 수록, 유전체의 커패시턴스는 낮아지고 IC의 RC 지연이 작아진다.
로우 k 유전체들은 통상적으로 실리콘 산화물의 유전 상수보다 낮은 유전 상수 (k), 즉 k < ~4인 유전 상수를 갖는 재료들로서 규정된다. 로우-k 재료들을 획득하는 통상적인 방법들은 다양한 하이드로카본들 또는 불소로 실리콘 이산화물을 도핑하는 것을 포함한다. 그러나, 이러한 도핑 방법들은 일반적으로 약 2.6 보다 작은 유전 상수들을 갖는 재료들을 생성하지 못한다. 보다 더 진보된 기술이 필요함에 따라서, 현재의 노력들은 2.5보다 작은 k를 갖는 로우-k 유전체 재료를 개발하는 것으로 집중되고 있다. 이러한 초저-k (ultra low-k:ULK) 유전체들은 로우 k 유전체 내에 공기 공극을 포함시켜서 다공성 유전체 재료를 생성함으로써 획득될 수 있다.
다공성 유전체를 제조하는 방법들은 통상적으로 2 개의 성분들, 즉 포로젠 (porogen) (통상적으로 폴리머와 같은 유기 재료) 및 구조 형성제 (structure former) 또는 유전체 재료 (예를 들어서, 실리콘-함유 재료) 를 함유하는 복합재 막 (때로 본 명세서에서 "프리커서 막"으로 지칭됨) 을 형성하는 것을 수반한다. 일단 복합재 (composite) 막이 기판 상에 형성되면, 포로젠 성분이 제거되고, 구조적으로 변하지 않은 (intact) 다공성 유전체 매트릭스 (matrix) 가 남는다. 복합재 막으로부터 포로젠을 제거하는 기법들은 예를 들어서, 유기 포로젠의 분해 및 기화를 위해서 충분한 온도로 기판이 가열되는 열적 프로세스를 포함한다. 그러나, 이러한 열적 프로세스는 특정 난점들을 갖는다. 특히, 기판 온도는 일반적으로 통상적으로 몇 시간 (hours) 정도의 노출 기간 (time) 에 걸쳐서 높게 (즉, 약 400 ℃ 보다 높음) 되어야 한다. 이 분야에서 잘 알려진 바와 같이, 이러한 조건들은 구리 함유 디바이스들에 손상을 줄 수도 있다.
먼저, 기판 상에 포로젠 및 구조 형성제, 또는 "백본 (back-bone)"을 포함하는 프리커서 막을 형성하고, 이어서 경화 프로세스에서 자외선 방사 (UV) 에 프리커서 막을 노출시켜서 포로젠을 제거함으로써 유전체 재료의 다공성 로우-k 및 초저-k (ULK) 막을 형성하는 방법들이 개발되었다. 이러한 방법은 2005년 4월 26일에 출원된 미국 특허 출원 일련 번호 11/115,576 "Single Chamber Sequential Curing of Semiconductor Wafers"에 개시되며, 이 문헌은 모든 목적을 위해서 본 명세서에서 참조로서 인용된다.
경화 프로세스 동안에 UV 경과 챔버 내에서 로우-k 및 초저-k (ULK) 막으로부터 방출되는 포로젠들은, 자외선 경화 (UVC) 광이 UV 경화 챔버 내로 투과되는, 예를 들어서 석영 유리와 같은 윈도우 상을 포함하여서 내부 챔버 부품들 상에 포로젠 퇴적물들을 형성하는 경향이 있다. 결과적인 포로젠 퇴적물은 입자 오염 및 시각적 오점의 원천이 될 수도 있다. 윈도우 상의 포로젠 퇴적물은 UVC 광 투과를 방해하며 이로써 챔버 및 윈도우 세정 프로세스가 수행될 필요가 있기 이전에 UV 경화 챔버 내에서 프로세싱될 수도 있는 웨이퍼의 개수를 제약할 수도 있다.
본 명세서에서 기술된 논의 대상의 하나 이상의 구현예들의 세부사항들이 첨부 도면들 및 이하의 설명에서 제시된다. 다른 특징들, 양태들 및 장점들은 이러한 설명, 도면들 및 청구항들에서 명백해질 것이다. 도면들의 상대적인 치수들은 치수가 맞추어진 도면들이라고 특정하게 표시되지 않은 이상 크기대로 도시되지 않을 수도 있다.
UV 반도체 프로세싱 툴의 몇몇 다른 구현예들에서, 배기 베플은 유입측 에지에 근접한 삼각형 영역의 제 1 레그 (leg) 반대편에 있는 삼각형 영역의 꼭지점 (vertex) 과 교차하는 대칭 플레인 (symmetry plane) 을 중심으로 실질적으로 대칭적일 수도 있다. 대칭 플레인은 제 1 레그에 대해 실질적으로 수직일 수도 있다.
UV 반도체 프로세싱 툴의 몇몇 다른 구현예들에서, 유입측 에지는 실질적으로 직선이며 제 1 레그와 대응하며, 제 1 측 에지 및 제 2 측 에지는 삼각형 영역의 제 2 레그 및 제 3 레그와 실질적으로 일치할 (coincident) 수도 있다.
UV 반도체 프로세싱 툴의 몇몇 다른 구현예들에서, 베이스 표면부는 제 1 레그 반대편에 있는 삼각형 영역의 꼭지점에 근접한 라운드된 코너 (rounded corner) 를 가질 수도 있다.
UV 반도체 프로세싱 툴의 몇몇 다른 구현예들에서, 돌출된 프로파일 섹션은 반경 R의 반원 구역과 실질적으로 대응하는, 베이스 표면부에 대해 평행한 플레인 (plane) 에서의 단면 (cross-section) 을 가질 수도 있다. 이러한 몇몇 실시예들에서, 반원 구역은 그 내에 노치를 가지며, 노치는 대칭 플레인에서 실질적으로 중심이 있으며 적어도 대략 1/2 R 의 거리만큼 유입측 에지를 향해서 연장된다.
UV 반도체 프로세싱 툴의 몇몇 다른 구현예들에서, 배기 베플이 인퍼페이싱하도록 구성된, 반도체 프로세스 챔버의 적어도 하나의 다른 컴포넌트는 반경 R'을 갖는 실질적으로 반원의 리세스 (recess) 를 포함하며, R'는 적어도 1.05R일 수도 있다. UV 반도체 프로세싱 툴의 몇몇 다른 이러한 구현예들에서, R'과 R 간의 차는 제 1 거리와 제 2 거리 간의 차의 적어도 대략 2 배일 수도 있다. UV 반도체 프로세싱 툴의 몇몇 다른 구현예들에서, 노치는 대략 90도의 끼인각 (included angle) 을 갖는 삼각형 노치일 수도 있다. UV 반도체 프로세싱 툴의 몇몇 다른 이러한 구현예들에서, 노치는 반원형 노치일 수도 있다.
UV 반도체 프로세싱 툴의 몇몇 다른 구현예들에서, 제 1 거리는 제 2 거리의 적어도 75 퍼센트일 수도 있다.
UV 반도체 프로세싱 툴의 몇몇 다른 구현예들에서, 돌출된 프로파일 섹션은 유입측 에지에 대해 실질적으로 수직인 플레인에서의 실질적으로 대칭적인 사다리꼴 단면 형상을 가지며, 사다리꼴 단면 형상은 베이스 표면부에서 가장 폭이 클 수도 있다.
본 발명의 이러한 그리고 다른 특징들 및 장점들은 관련된 도면들을 참조하여서 이하에서 보다 상세하게 기술될 것이다.
이하에서 열거되는 도면들이 본 개시 전체에 걸쳐서 참조된다.
도 1a는 예시적인 UV 경화 반도체 프로세싱 툴의 평면도이다.
도 1b는 섹션 라인 1B를 따르는, 도 1a의 예시적인 UV 경화 반도체 프로세싱 툴의 단면도이다.
도 1c는 섹션 라인 1C를 따르는, 도 1a의 예시적인 UV 경화 반도체 프로세싱 툴의 3차원 절취도이다.
도 2a 내지 도 2e는 예시적인 유입 베플 (inlet baffle) 의 등측 (isometric) 평면도, 정면도, 하면도, 및 우측도를 각기 도시한다.
도 2f 내지 도 2h는 도 2a 내지 도 2e의 예시적인 유입 베플로 달성가능한 공칭 (nominal) 유동 체적의 오프-앵글 (off-angle) 뷰, 평면도, 및 단면도이다.
도 3a 내지 도 3e는 예시적인 유입 베플의 등측 평면도, 정면도, 하면도, 및 우측도를 각기 도시한다.
도 3f 내지 도 3h는 도 3a 내지 도 3e의 예시적인 유입 베플로 달성가능한 공칭 유동 체적의 오프-앵글 뷰, 평면도, 및 단면도이다.
도 4a 내지 도 4e는 예시적인 유입 베플의 등측 평면도, 정면도, 하면도, 및 우측도를 각기 도시한다.
도 4f 내지 도 4i는 도 4a 내지 도 4e의 예시적인 유입 베플로 달성가능한 공칭 유동 체적의 각기 오프-앵글 뷰, 평면도, 및 단면도이다.
도 5a는 예시적인 UV 경화 반도체 프로세싱 툴의 상면도이다.
도 5b는 도 5a의 박스 (5B) 내의 예시적인 UV 경화 반도체 프로세싱 툴의 단면도이다.
도 5c는 내지 도 5g는 각기 도 5b의 섹션 라인들 5C 내지 5G에 따르는 예시적인 UV 경화 반도체 프로세싱 툴의 단면도들이다.
도 6a는 도 1a 내지 도 5g의 예시적인 UV 경화 반도체 프로세싱 툴들에서 사용될 수도 있는 퍼지 링의 분해도이다.
도 6b는 도 6a의 퍼지 링의 상이한 관점으로부터의 분해도이다.
도 1a 내지 도 6b는 각 도면 내에서 스케일링될 것이지만, 도면들 간에서는 스케일은 서로 상이할 수도 있다.
다음의 상세한 설명에서, 다수의 특정 구현예들이 본 명세서에서 논의되는 개념들의 철저한 이해를 제공하기 위해서 제시된다. 그러나, 본 기술 분야의 당업자에게 명백할 바와 같이, 본 명세서에서 논의되는 개념들은 이러한 특정 세부사항들 없이도 실시되거나 다른 요소들 또는 프로세스들을 사용함으로써 실시될 수도 있다. 다른 실례들에서, 잘-알려진 프로세스들, 절차들 및 컴포넌트들은 본 개시의 양태들을 불필요하게 모호하게 하지 않도록 세부적으로 기술되지 않았다.
본원에서, 용어들 "기판" 및 "웨이퍼"는 상호교환가능하게 사용될 것이다. 다음의 상세한 설명은 본 명세서에서 논의되는 개념들이 반도체 프로세싱 장비 상에서 구현되다는 것을 가정한다. 그러나, 본 명세서에서 논의되는 개념들은 이로 한정되지 않고 관련 프로세스들을 수행하도록 구성된 툴들 및 장비 상에서 구현될 수도 있다. 예를 들어서, 반도체 웨이퍼들을 프로세싱하기 위한 장비에서 사용되는 것에 추가하여서, 본 명세서에서 논의되는 개념들은 또한 디스플레이 면 플레인들, 인쇄 회로 기판들, 솔라 셀 웨이퍼들, MEMS (micro-electro-mechanical system) 등과 같은 다른 작업 피스들을 프로세싱하는데 사용되는 장비에서도 사용될 수도 있다. 본 명세서에서 논의되는 개념들을 활용하는 장치들은 또한 다양한 형상들, 크기들 및 재료들을 갖는 작업 피스들을 프로세싱하는데 활용될 수도 있다.
반도체 웨이퍼들의 UV 처리는 포로젠들을 제거하는 것, 유전체 막들을 강화시키는 것, 로우-k 유전체 막에 대한 손상을 복구하는 것, 플루오로실리케이트 유리 막들을 안정화시키는 것, SiC 에칭 정지 막들의 기밀성 및 선택도를 개선하는 것, 질화물 및 산화물을 경화하는 것, 예를 들어서, 실리콘 산화물과 같은 유전체를 디포지션 (deposition) 하는 동안에 생성된 물 (water) 을 추출하는 것, 유전체 재료들의 치밀화, 및 예를 들어서 스트레인된 게이트 (strained gate) 를 위해서 유전체 막 내의 응력을 증가시키는 것을 포함하여 수많은 애플리케이션을 갖는다. UV 경화는 또한 PDL (pulse deposition layer) 프로세스들에 의해서 디포지션된 산화물들과 같은 다른 유전체 재료들의 k 값을 낮추기 위해서 채용될 수도 있다.
예를 들어서, 디바이스 기하구조가 축소됨에 따라서, 집적 회로들 (ICs) 은 보다 작은 커패시턴스 값들을 갖는 유전체 막들을 요구한다. IC 제조자들은 이러한 유전체 막 내에 다공성을 유도함으로써 낮은 커패시턴스를 획득하였다. 유전체 막 내에 다공성을 도입하는 것은 기공 생성제 (통상적으로, 유기 재료) 를 사용하여서 백본 유전체 재료 (통상적으로, 유기-실리케이트 유리 또는 OSG) 를 코-디포지션 (co-deposition) 함으로써 이루어진다. 그러나, 이러한 종류의 다공성을 유도하는 것은 막의 기계적 특성에서의 열화를 유발하며, 이로써 기계적 손상 없이 후속 집적 단계들을 유지할 수 있는 능력을 저하시킨다. 디포지션 후에, 기공 생성제 (포로젠) 는 ULK 프리커서 막으로부터 제거되어야 하며, 백본 유전체 재료는 후속 프로세싱을 위해서 강화되어야 한다. UV 방사는 포로젠을 제거하고 백본 유전체 재료를 강화시키는데 사용될 수도 있다. UV 방사는 유전체 막으로부터 포로젠을 축출시키고 잔여 재료 내의 결합 구조를 재구성하여서 그 강도를 높여서 후속 프로세싱을 유지할 수 있게 한다. 경화된 막은 약 2 내지 2.5의 초저 유전 상수를 가질 수 있다.
반도체 웨이퍼 경화는 진공 내에 있거나 그렇지 않을 수도 있는 챔버 내에서 발생할 수도 있다. 웨이퍼가 챔버 내에 배치되며 UV 방사에 노출될 수 있다. 반도체 상의 ULK 막들을 경화하는 프로세스는 경화 시간이 20 분들에 달하며 시간 소모적일 수도 있다. 다중-스테이션 자외선 경화 프로세스들에서, 포로젠 제거 단계가 먼저 발생하고, 이후에 ULK 막의 크로스-링크 강화가 따르는 경향이 있다. 포로젠들은 하이드로카본이며 챔버 내측 벽들, 윈도우들 및 다른 반응기 부품들 상에 퇴적될 수도 있다. 자외선 방사가 반응기/챔버 내로 들어가는 통로인 윈도우가 막히는 것을 막고 웨이퍼를 박리시키고 (delaminate) 오염시킬 수는, 챔버 내측 벽들 및 부품들 상의 원하지 않은 입자들을 피하기 위해서, 포로젠들은 반응기/챔버로부터 주기적으로 세정되어야 한다.
Lam Research는 SOLA®xT 및 SOLA® Excel을 포함하여, SOLA® 브랜드 명 하에서 다양한 UV 경화 툴들을 생산한다. 이러한 툴들 및 다른 제조자들에 의해서 생산되는 다른 UV 경화 툴들은 본 명세서에서 기술되는 컴포넌트들로부터 이점을 취할 수도 있다.
도 1a는 예시적인 UV 경화 반도체 프로세싱 툴의 평면도이다. 도시된 UV 경화 툴 (100) 은 예를 들어서 대체적으로 SOLA® Excel 툴에 대응할 수도 있다. 크기감을 제공하기 위해서, 이러한 툴은 300 mm 직경 반도체 웨이퍼들을 프로세싱하도록 하는 크기를 가질 수도 있다. UV 경화 툴 (100) 과 같은 4-스테이션 툴은 예를 들어서 대략 44 인치 제곱 크기일 수도 있다. 웨이퍼가 UV 경화 툴 (100) 의 사이드 하우징 (side housing) (118) 상에 위치한 포트 (미도시) 를 통해서 UV 경화 툴 (100) 내로 들어갈 수도 있다. 세정 가스 또는 캐리어 가스가 가스 유입 영역 (108) 으로부터 각 프로세스 챔버 (102) (도시된 4 개의 프로세스 챔버들이 존재하지만, 다른 UV 경화 반도체 프로세싱 툴들은 보다 많거나 보다 적은 이러한 프로세스 챔버들을 가질 수도 있음) 내로 유동할 수도 있다.
세정 가스 및/또는 캐리어 가스는 가스 소스 (106) 로부터 가스 유입 영역 (108) 으로 공급될 수도 있다. 도시된 구현예에서, 가스 소스 (106) 는 세정 가스 및/또는 캐리어 가스를 모든 프로세스 챔버들 (102) 에 동시에 그리고 실질적으로 동일한 유동 조건 하에서 공급할 수도 있도록 가스 소스는 실질적으로 센터링된다 (centered). 그러나, 다른 구현예들에서, 가스 소스 (106) 는 상이하게 위치/구성될 수도 있다.
프로세스 챔버 (102) 내로 유동된 세정 가스 및/또는 캐리어 가스는 가스 유동 화살표 (104) (가스 유동 화살표 (104) 는 개념적이며 실제 가스 유동 경로들은 도시된 바와 상이할 수도 있지만, 가스 유동 경로들은 대체적으로 웨이퍼/윈도우를 일측으로부터 타측으로 걸쳐서 이동할 수도 있다는 것이 이해되어야 함) 에 의해서 표시된 바와 같이, 프로세스 챔버를 가로질러서 가스 배기 영역 (110) 으로 유동할 수도 있다. 프로세스 챔버를 통한 세정 가스의 예시적인 플로우 레이트는 4.5 slm (standard liters per minute) 정도일 수도 있다. 캐리어/퍼징 가스에 대한 유사한 예시적인 플로우 레이트는 12.5 slm 정도일 수도 있다.
도 1b는 섹션 라인 1B를 따르는, 도 1a의 예시적인 UV 경화 반도체 프로세싱 툴의 단면도이다. 프로세스 챔버 (102) 의 단지 절반이 도 1b에서 도시된다. 개념적 UV 광 소스 (114) 도 또한 도 1b에서 도시되며, UV 광 (114') 은 UV 광 소스 (114) 로부터 방사된다. UV 광 (114') 은 윈도우 (112) 를 통해서 조사되며 프로세스 챔버 (102) 내의 페데스탈 (116) 상에서 지지되는 포로젠-함유 웨이퍼 (미도시) 를 때린다. 포로젠 함유 웨이퍼는 UV 광 (114') 에 노출되면서 포로젠을 방출할 수도 있다. 이러한 노출이 발생하는 동안에, 캐리어 가스가 유동 화살표 (104) 로 표시된 바와 같이, 웨이퍼에 걸쳐서 유동될 수도 있다. 캐리어 가스는 가스 유입 영역 (108) 을 통해서 프로세스 챔버 내로 도입되고 이어서 배기 통로 (126) 에 의한 가스 배기 영역 (110) 에서 유도된 진공으로 인해서, 배기 통로 (126) 를 통해서 UV 경화 툴로부터 배기되기 이전에 프로세스 챔버 (102) 의 베플 구역 (baffle area) 내로 유동될 수 있다. 베플 구역은 도 1c 및 본 개시의 다른 도면들에서 도시된 바와 같이, 2 개의 메인 피스들 (main pieces), 예를 들어서 가열된 (가열되지 않은) 배기 캡 (120) 및 배플 (122) 을 포함할 수도 있다. 배기 플레넘 체적 (exhaust plenum volume) 은 배기 캡 (120) 과 베플 (122) 간의 (또는 배기 플레넘 체적을 제공하거나 구획하는 다른 컴포넌트들 간의) 공간에서 형성될 수도 있다. 캐리어 가스는 라이저 (riser) (124) 내의 라이저 체적 (riser volume) 을 통해서 유동하고 배기 통로 (126) 를 통해서 외부로 나가기 이전에, 배기 플레넘 체적을 통해서 유동할 수도 있다. 컴포넌트들의 다른 조합들 (또는 심지어 단일 컴포넌트들) 이 본 명세서에서 기술된 배기 플레넘 체적을 제공하는데 사용될 수도 있으며; 이러한 다른 구현예들도 역시 본 개시의 범위 내에 있는 것으로 의도된다는 것이 이해되어야 한다.
도 1c는 섹션 라인 1C를 따르는, 도 1a의 예시적인 UV 경화 반도체 프로세싱 툴의 3차원 절취도이다. 예시된 가스 유동 경로 (104) 는 (관찰자에게 명확하게 보일 수 있도록) 섹션 라인을 따르지만, 실제 가스 유동은 보다 자연적인 유동 경로들을 따를 수도 있음이 이해되어야 한다. 캐리어 가스가 다수의 배출된 포로젠들을 스위핑 (sweep) 제거하도록 작용하지만, 그럼에도불구하고, 일부 포로젠들은 윈도우 (112) 로 그리고 베플 (122) 을 포함하여서 프로세스 챔버 (102) 의 다른 내측 표면들로 부착되게 될 수도 있다. 충분한 포로젠들이 예를 들어서, UV 경화 시간이 원하지 않은 레벨들로 증가해야만 하는 지점까지 원도우 (112) 의 UV 투과도가 되게 하거나 축적된 포로젠 재료 박리 (flake off) 및 입자 오염의 바람직하지 않은 위험을 초래하도록 충분하게, 이러한 표면들 상에 축적된 후에, 세정 사이클이 개시될 수도 있다.
통상적으로, 세정 사이클은 웨이퍼에 손상을 줄 수 있기 때문에, 세정 사이클은 웨이퍼가 없는 상태에서 수행된다. 세정 사이클에서, 라디칼화된 O2와 같은 세정 가스가 가스 유입 영역 (108) 을 통해서 프로세스 챔버 (102) 내로 유동될 수도 있다. 세정 가스는 캐리어 가스와 실질적으로 유사한 유동 경로들 (104) 을 따라서 유동하여서 동일한 표면들과 접촉할 수도 있다. 세정 가스는 축적된 포로젠 재료를 에칭 제거하여서 이를 배기 통로 (126) 내로 스위핑시킬 수도 있다.
다양한 베플 플레넘 체적들이 이제 기술된다. 이하에서 논의되는 3 개의 베플들 각각은, 상이하게-형상화된 베플 플레넘 체적들을 생성하도록, 도 1a 내지 도 1c의 베플 (122) 대신에 상호교환가능하게 사용될 수도 있다 (실제로, 배플 (122) 은 도 4a 내지 도 4e에서 도시된 베플과 동일함). 베플들은 UV 경화 툴의 반도체 프로세싱 분위기와 화학적으로 양립가능한 재료들, 예를 들어서, 알루미늄으로 제조될 수도 있다.
도 2a 내지 도 2e는 예시적인 유입 베플 (inlet baffle) 의 등측 (isometric) 평면도, 정면도, 하면도, 및 우측도를 각기 도시한다. 도 2f 내지 도 2h는 도 2a 내지 도 2e의 예시적인 유입 베플로 달성가능한 공칭 (nominal) 유동 체적의 각기 오프-앵글 (off-angle) 뷰, 평면도, 및 단면도이다.
볼 수 있는 바와 같이, 베플 (222) 은 삼각형 영역 (228) 에서 실질적으로 절삭된 (inscribed) 베이스 표면부 (236) 를 갖는다. 이는 베플 (222) 이 실질적으로 라운드된 페데스탈 (116) 과 실질적으로 직사각형인 하우징 (102) 의 외측 벽들 간에 형성된 코너 내에 배치되게 한다. 이러한 베플들은 본 명세서 및 다른 곳에서 "코너 베플들 (corner baffles)" 로서 지칭될 수도 있다.
삼각형 영역 (228) 은 제 1 레그 (leg) (230), 제 2 레그 (232) 및 제 3 레그 (234) 를 가질 수도 있다. 표면부 (236) 는 제 1 레그 (230) 에 근접한 유입측 에지 (266) 를 가지며, 제 2 레그 (232) 에 근접한 제 1 에지 및 제 3 레그 (234) 에 근접한 제 2 에지를 갖는다. 베플은 또한 제 2 레그 (232) 및 제 3 레그 (234) 에 근접한 에지 벽 (248) 을 가질 수도 있으며; 도시된 실례에서, 에지 벽 (248) 은 대략 0.5" 높이를 갖는다. 에지 벽 (248) 은 예를 들어서 가열된 배기 캡 (120) 와 같은 인접하는 부분과 접촉하거나 거의 접촉할 수도 있다.
도시된 실례에서, 삼각형 영역은 대략 5.35"의 거리만큼 꼭지점 (vertex) (250) 로부터 이격되고 길이가 대략 10.70"인 제 1 레그 (230) 를 가질 수도 있다. 제 2 레그 (232) 및 제 3 레그 (234) 는 길이가 동일하며 서로 직각으로 형성될 수도 있다. 도시된 실례는 또한 꼭지점 (250) 에 가장 근접한 베플 (220) 의 부분 상에 라운드된 코너를 특징으로 가지고 있다. 꼭지점 (250) 에 가장 근접한 베플의 외측 반경은 예를 들어서 4.125"일 수도 있다. 다른 치수를 갖는 코너 베플들이 또한 본 개시의 범위 내에 있는 것으로 간주된다.
베이스 표면부 (236) 는 베이스 표면부 (236) 를 통과하고 유입측 에지 (266) 반대편에 위치한 배기 어퍼쳐 (aperture) (238) 를 가질 수도 있다. 배기 어퍼쳐 (238) 는 역시 다른 형상을 가질 수도 있지만, 도시된 형태는 하우징 (118) 과 같은 하우징의 일 측면 또는 양 측면 상에 위치한 웨이퍼 삽입 포트들을 실현하는데 특히 양호하게 적합하다. 예를 들어서, 유입측 에지에 가장 근접한 배기 어퍼쳐 (238) 의 2 개의 내측 측벽들은 서로 90도로 존재하며 각기 대응하는 페데스탈의 중앙과 교차하는 대응하는 병렬 축들로부터 웨이퍼 직경보다 큰 거리만큼 오프셋될 수도 있다. 예를 들어서, 웨이퍼가 300 mm 웨이퍼이면, 내측 측벽들은 페데스탈 중앙과 교차하는 상호 수직인 축들로부터 150 mm보다 큰 대략 0.75"의 거리만큼 오프셋될 수도 있다. 베플 (222) 은 베플 (222) 이 예를 들어서 라이저들 (124) 에 장착되게 하는 대향함몰 (countersunk) 홀들 (246) 과 같은 홀들을 가질 수도 있다.
UV 경화 툴 (122) 과 같은 UV 경화 툴 내로 조립되는 때에, 베플 (222) 은 예를 들어서, 가열된 배기 캡 (120) 과 같은 다른 컴포넌트와 베플 (222) 간의 배기 플레넘 체적 (254) 을 형성할 수도 있다. 도 2f 내지 도 2h에서 도시된 바와 같은, 배기 플레넘 체적 (254) 은 (도면 텍스트 배향에 대해서) 수직인 방향으로, 도 2h에 도시된 바와 같이 예를 들어서 0.48"의 실질적으로 균일한 단면 두께를 가질 수도 있다. 도 2g에 도시된 센터라인을 따르는 배기 플레넘 체적 (254) 및 라이저 체적 (252) 의 단면인, 2h에서 볼 수 있는 근소한 하향 단차부가 존재하지만, 이는 (베플 (222) 과 가열된 배기 캡 (120) 간에 형성되기보다는) 아치형 유입측 에지 (266) 를 따라서 재료가 존재하지 않기 때문이다. 배기 플레넘 체적 (254) 은 배기 어퍼쳐 (238) 및 라이저 (124) 내에 포함된 라이저 체적 (252) 에 유체적으로 접할 수도 있으며; 라이저 체적 (252) 은 배기 통로 (126) 에 유체적으로 연결될 수도 있다.
본 발명자들은 베플 (222) 을 사용하는 가스 유동은 베플 (222) 의 예를 들어서 대칭 축과 같은 센터 (center) 를 향해서 실질적으로 바이어스될 수 있다는 것을 깨달았다. 이로써, 보다 많은 포로젠 함유 캐리어 가스들이 대칭 축에 가장 근접한 베플 (222) 의 표면들에 걸쳐서 이동하며 이로써 대칭축에 따른 포로젠 퇴적 레이트가 베플 (222) 의 다른 구역들에서의 포로젠 퇴적 (build-up) 레이트보다 매우 크게 할 수 있다. 베플 (222) 의 대칭축에 따른 포로젠 퇴적 레이트는 프로세스 챔버의 다른 컴포넌트들 상에서의, 예를 들어서, 윈도우 (122) 또는 페데스탈 (116) 상에서의 포로젠 퇴적 레이트보다 상당히 높을 수도 있다 (페데스탈 (116) 은 프로세싱 동안에 웨이퍼들에 의해서 실질적으로 덮어지기 때문에, 매우 낮은 포로젠 퇴적 레이트를 가질 수 있음).
본 발명자들은 이러한 유동 바이어스 결과로 인해서, 프로세스 챔버 내의 다른 표면들, 예를 들어서, 페데스탈 (116) 또는 윈도우 (112) 를 세정하는데 걸리는 시간보다 베플 (122) 을 세정하는데 걸리는 시간이 10 배 이상일 수도 있음을 발견하였다. 예를 들어서, 윈도우 (122) 를 세정하는데에는 1 내지 2 분 정도가 걸리지만, 베플 (222) 상의 포로젠의 보다 깊은 축적 깊이로 인해서, 유사한 세정 정도로 베플 (222) 을 세정하는데에는 추가적 10 내지 15 분이 더 걸리게 될 수 있다.
위에서 언급된 유동 바이어스를 해결하기 위해서, 베플 (222) 은 유입측 에지 (266) 에서 또는 그 근처에서 단면 (cross-section) 유입 유동 구역을 일시적으로 좁히는 작용을 하는 돌출된 (raised) 프로파일 섹션을 포함하도록 수정될 수도 있다. 이러한 돌출된 프로파일 섹션 특징부를 포함하는 2 개의 베플들이 이하에서 기술된다.
도 3a 내지 도 3e는 예시적인 유입 베플 (inlet baffle) 의 등측 (isometric) 평면도, 정면도, 하면도, 및 우측도를 각기 도시한다. 도 3f 내지 도 3h는 도 3a 내지 도 3e의 예시적인 유입 베플로 달성가능한 공칭 (nominal) 유동 체적의 각기 오프-앵글 뷰, 평면도, 및 단면도이다.
도 3a 내지 도 3e에 도시된 베플 (322) 은 도 2a 내지 도 2e에 도시된 베플 (222) 과 실질적으로 유사하지만, 이하에서 보다 자세하게 제시된 바와 같은 몇몇 차이점들이 존재한다. 먼저, 유입측 에지 (366) 가 부분적으로 (얕게) 아치 형상을 갖기 보다는 직선으로 되어 있다는 것이다. 둘째로, 돌출된 프로파일 섹션 (340) 이 유입측 에지 (366) 에 근접하게 베플에 부가되었다. 돌출된 프로파일 섹션 (340) 은 본 경우에 베플 (322) 의 대칭 축에 수직인 방향으로 연장된 사라디꼴 단면에 의해서 형성된다. 이러한 사다리꼴 단면은 베플 대칭 축을 중심으로 대칭적이며 베이스 표면부 (336) 근처에서 그의 보다 큰 베이스를 갖는다. 돌출된 프로파일 섹션 (340) 의 하나 이상의 에지들, 예를 들어서, 상부 표면부 (356) 를 구성하는 상단 에지들 및/또는 돌출된 프로파일 섹션 (340) 과 베이스 표면부 (336) 간의 교차에 의해서 구성된 에지들은 필요하다면 날카로운 에지들 (hard edges) 을 제거하기 위해서 라운드 처리되거나 필릿 처리 (fillet) 될 수 있다. 돌출된 프로파일 섹션 (340) 의 상부 표면부 (356) 는 예를 들어서 제 1 거리만큼 베이스 표면부 (336) 으로부터 오프셋될 수도 있다. UV 경화 툴 (100) 과 같은 UV 경화 툴 내에 설치되는 때에, 베이스 표면부는 하나 이상의 다른 컴포넌트들, 예를 들어서, 가열된 배기 캡 (320) 으로부터, 베이스 표면부 (336) 가 이러한 하나 이상의 다른 컴포넌트들로부터 제 2 거리만큼 오프셋되게, 오프셋될 수도 있다 (제 2 거리는 예를 들어서 베이스 표면부 (336) 의 플레인으로부터 상부 표면부 (356) 에 의해서 경계가 정해지는 구역 내에서의 하나 이상의 다른 컴포넌트들의 가장 근접한 표면까지의 수직 거리 (normal distance) 로서 측정될 수도 있음). 제 1 거리는 제 2 거리의 적어도 50 퍼센트일 수도 있다. 도시된 실례에서, 제 1 거리는 대략 0.24"이며 제 2 거리는 대략 0.48"이다.
돌출된 프로파일 섹션 (340) 과 돌출된 프로파일 섹션에 가장 가까운 다른 컴포넌트들의 표면들 간에 형성된 결과적인 갭이 제 1 거리와 제 2 거리 간의 차와 대략 동일한 자릿수 (order of magnitude) 을 갖도록 충분하게 멀리 대칭 축에 수직인 방향들로 돌출된 프로파일 섹션은 연장할 수도 있다. 도시된 실례에서, 돌출된 프로파일 섹션은 장 축을 따르는 길이가 대략 6.25"이며, 베이스에서의 폭이 0.79"이며 상부 표면부에서의 폭이 0.31"이다. 도 6b에서 자명할 바와 같이, 돌출된 프로파일 섹션 (340) 은 인접하는 컴포넌트에서의 리세스 내로 돌출될 수 있다. 리세스는 유입측 에지 (366) 의 전체 폭에 걸쳐서 연장되지 않을 수도 있으며, 이에 따라서, 돌출된 프로파일 섹션 (340) 은 유입측 에지 (366) (또는 제 1 레그 (330)) 에 평행한 방향으로 리세스가 이 방향으로 연장된 정도보다 약간 작게 연장될 수도 있다.
도 3a 내지 도 3e에 도시된 베플 (322) 에서는 베플 (322) 상에 보다 적은 바이어스된 포로젠 퇴적이 발생하지만, 본 발명자들은 더 새로운 베플 설계는 보다 더 유리할 수도 있음을 결정하였다. 도 4a 내지 도 4e는 이러한 예시적인 유입 베플의 등측 평면도, 정면도, 하면도, 및 우측도를 각기 도시한다. 도 4f 내지 도 4h는 도 4a 내지 도 4e의 예시적인 유입 베플로 달성가능한 공칭 유동 체적의 각기 오프-앵글 뷰, 평면도, 및 단면도이다.
도 4a 내지 도 4e에 도시된 베플 (422) 은 도 2a 내지 도 2e에 도시된 베플 (222) 과 실질적으로 유사하지만, 이하에서 보다 자세하게 제시된 바와 같은 몇몇 차이점들이 존재한다. 베플 (322) 에서와 같이, 베플 (422) 도 베플 (222) 의 근사하게 아치형의 유입측 에지 (266) 와는 대조하여서 직선형 유입측 에지 (466) 를 갖는다. 그러나, 다른 차이점은 베플 (422) 은, 돌출된 프로파일 섹션 (340) 이 베이스 표면부 (336) 를 차지하는 비율보다 매우 큰 비율로 베이스 표면부 (436) 를 차지하는 돌출된 프로파일 섹션 (440) 을 갖는다는 것이다.
예를 들어서, 돌출된 프로파일 섹션 (440) 은 베이스 표면부 (336) 에 평행한 플레인 (plane) 에서의 실질적으로 반원의 단면 (cross-section) 을 특징적으로 가지고 있다. 이 반원의 단면은 베플 (422) 의 대칭 축을 따라서 위치한 노치 (notch) 를 가질 수도 있다. 노치는 예를 들어서, 배기 어퍼쳐와 동일한 경계를 가질 수 있으며 (coextensive), 즉 반원의 단면으로부터 배기 어퍼쳐의 단면의 안쪽 프로파일을 제거함으로써 형성될 수도 있다. 도 4a 내지 도 4e에 도시된 노치는 실질적으로 V 자 형상이며 대략 90 도의 끼인각 (included angle) 을 가지지만, 예를 들어서, 라운드형 프로파일과 같은 다른 노치 프로파일들이 본 개시의 범위 내에 있도록 가능하며 고려될 수도 있다. 도 4a 내지 도 4e에 도시된 실례에서, 실질적으로 반원의 단면은 대략 3.15"의 공칭 반경을 갖는다.
돌출된 프로파일 섹션 (440) 은 제 1 거리 (442) 만큼 베이스 표면부 (436) 으로부터 오프셋된 상부 표면부 (456) 를 갖는다. 제 1 거리 (442) 는 베플 (322) 에서와 같이, 베이스 표면부 (336) 와 UV 경화 툴의 하나 이상의 다른 컴포넌트들 간의 제 2 거리의 적어도 50 퍼센트인 값을 가질 수도 있다 (다시 말하면, 제 2 거리는 예를 들어서 베이스 표면부 (436) 의 플레인으로부터 상부 표면부 (456) 에 의해서 경계가 정해지는 구역 내에서 돌출된 프로파일 섹션에 가장 가까운 하나 이상의 다른 컴포넌트들의 표면까지의 수직 거리로서 측정될 수도 있음). 도시된 구현예에서, 제 1 거리는 제 2 거리의 75 퍼센트보다 크다.
홀들 (446) 이 제공되어서 베플 (422) 이 짝을 이루는 부분, 예를 들어서 라이저 (122) 와 같은 라이저에 고정되게 할 수도 있다. 베플 (322) 에서와 같이, 돌출된 프로파일 섹션 (440) 은 라운드되거나 필릿 처리된 하나 이상의 에지들을 가질 수도 있다. 도시된 실례에서, 상부 표면부 (456) 의 플레인에 있거나 상부 표면부 (456) 에 수직인 돌출된 프로파일 섹션 (440) 의 에지들이 라운드된다.
도 4f 내지 도 4h에서 볼 수 있는 바와 같이, 베플 (422) 은 베플 (222) 및 베플 (322) 에 의해서 생성되는 것과는 실질적으로 상이하게 형상화된 배기 플레넘 체적 (454) 을 생성할 수도 있다. 도 4f에서 자명한 바와 같이, 실질적으로 아치형 사이드 (side) 통로 (458) 는 배기 플레넘 체적 (454) 의 주변부를 둘러서 형성될 수도 있다. 아치형 사이드 통로 (458) 는 베플 (422) 의 마주보는 측면들에 있어서 유입측 에지 (466) 로부터 배기 어퍼처 (438) 까지 연장될 수도 있다. 이와 동시에, 반원형 영역의 내측은 돌출된 프로파일 섹션 (440) 에 의해서 대부분 점유되며, 이로써 유입측 에지 (466) 를 가로질러서 유동하고 아치형 사이드 통로 (458) 를 통해서 유동하지 않는 가스가 돌출된 프로파일 섹션 (440) 과 하나 이상의 다른 컴포넌트들 간의 한정된 공간 (constricted space) 을 통해서 유동할 수 있게 한다. 아치형 사이드 통로는 대체적으로 제 1 거리와 제 2 거리 간의 차와 동일한 자릿수의 폭을 가질 수도 있다. 예를 들어서, 아치형 사이드 통로의 폭은 0.2"이며 제 1 거리와 제 2 거리 간의 차는 0.1"일 수도 있다.
도 4i 및 도 4h에서 도시된 단면들은 도 4g의 2 개의 상이한 섹션 라인들을 따르는 배기 플레넘 체적 (354) 및 라이저 체적 (352) 의 단면들을 도시한다. 각 섹션 라인은 이 섹션 라인의 단면도를 나타내는 각각의 단면도와 교차한다. 베플 (422) 은 베플 (222) 및 베플 (322) 보다는 베플 (422) 에 걸쳐서 보다 균일하게 분포된 포로젠 퇴적 레이트를 제공할 수 있다. 따라서, 베플 (422) (또는 배기 플레넘 체적 (454) 과 유사한 배기 플레넘 체적들을 보이는 다른 베플들) 은 프로세스 챔버로부터 축적된 포로젠 퇴적물을 세정하는데 필요한 세정 시간을 줄이는데 특히 양호하게 적합할 수도 있다.
도 5a는 예시적인 UV 경화 반도체 프로세싱 툴의 상면도이다. 도 5b는 도 5a의 박스 (5B) 내의 예시적인 UV 경화 반도체 프로세싱 툴의 단면도이다. 도 5c는 내지 도 5g는 각기 도 5b의 섹션 라인들 5C 내지 5G에 따르는 예시적인 UV 경화 반도체 프로세싱 툴의 단면도들이다. 본 실례에서 사용되는 베플 (522) 은 베플 (422) 과 유사하지만, (베플들이 변경되면 유동 경로들이 변경될 것이지만) 다른 베플 (322 및 222) 이 역시 사용될 수 있다.
도 5c에서, 섹션 플레인은 베플 (522) 의 베이스 표면부 (536) 를 통과한다. 볼 수 있는 바와 같이, (본 실례에서는 단면에서 라운드된) 배기 통로 (526) 는 베플 (522) 의 (본 실례에서는 실질적으로 오각형인) 배기 어퍼처 (538) 를 통해서 시인가능하다. 가스는 배기 어퍼처 (538) 로부터 배기 통로 (526) 내로 유동한다 (이러한 유동은 여기에서는 도시되지 않지만, 대체적으로 페이지 "내로의" 방향으로 진행할 수도 있다). 퍼지 링 (560) 의 일부분들이 도 5c에서 시인가능하다 (퍼지 링 (560) 의 보다 설명적인 도면들을 위해서는 도 6a 및 도 6b를 참조하면 된다). 페데스탈 (516) 및 하우징 (518) 이 또한 도 5c에서 시인가능하다.
도 5d에서, 섹션 플레인은 베이스 표면부 (536) 약간 위의 지점에서 베플 (522) 을 통과한다. 돌출된 프로파일 섹션 (540) 이 도 5d에서 명확하게 시인가능하다. 또한, 돌출된 프로파일 섹션 (540) 을 둘러서 배기 어퍼쳐 (538) 내로 유동을 인도하는 아치형 사이드 통로들 (558) 이 또한 도시된다. 아치형 사이드 통로들 (558) 은 돌출된 프로파일 섹션 (540) 과 가열된 배기 캡 (520) 의 일부분들 간에서 형성될 수도 있다.
도 5e에서, 섹션 플레인은 돌출된 프로파일 섹션 (540) 이 상부 표면부 (556) (도 5g 참조) 으로의 천이를 시작하는 지점 바로 위의 지점에서, 즉 상부 표면부 (556) 와 인접하는 사이드 표면들 간의 라운딩된 천이부가 시작된 바로 후의 지점에서 베플 (522) 을 통과한다.
도 5f에서, 섹션 플레인은 상부 표면부 (556) 바로 아래의 지점에서 베플 (522) 을 통과한다. 아치형 사이트 통로들 (558) 은 근소하게 폭이 넓어졌으며 일부 추가 가스 유동이 본 구성 (elevation) 에서 아치형 사이트 통로들 (558) 를 통과한다.
도 5g에서, 섹션 플레인은 돌출된 프로파일 섹션 (540) 위의 지점에서 베플 (522) 을 통과한다. 이러한 구성에서, 가스는 아치형 사이트 통로들 (558) 내에서 뿐만 아니라 돌출된 프로파일 섹션 (540) 에 걸쳐서 유동할 수도 있다. 이어서, 가스는 배기 어퍼쳐 (538) 내로 유동하고 프로세스 챔버로부터 배기될 수도 있다.
위의 다양한 지점들에서, 퍼지 링에 대한 언급이 이루어질 수 있다. 도 6a는 도 1a 내지 도 5g의 예시적인 UV 경화 반도체 프로세싱 툴들에서 사용될 수도 있는 퍼지 링의 분해도이다. 도 6b는 도 6a의 퍼지 링의 상이한 관점으로부터의 분해도이다.
퍼지 링은 (가스 유입 영역 (108) 과 같은) 가스 유입 영역 및 (가스 배기 영역 (110) 과 같은) 가스 배기 영역을 제공하는 부품 또는 어셈블리일 수도 있다. 퍼지 링은 UV 경화를 위해서 사용되는 프로세스 챔버의 윈도우를 통과하는 UV 광이 프로세스 챔버의 페데스탈 상에서 지지되는 웨이퍼로 향하여 이동할 때에 방해되지 않도록 하기 위해서 실질적으로 물질이 존재하지 않는 원형 내측 구역을 가질 수도 있다. 퍼지 링은 캐리어 가스 또는 세정 가스를 가스 소스 (606) 로부터 가스 유입 영역 (108) 내의 퍼지 링의 내측을 둘러서 배열된 하나 이상의 포트들로 향하게 하도록 구성된 내측 유동 통로 또는 유동 통로들을 포함하는 부분을 가질 수도 있다. 이 포트 또는 포트들은 대체적으로 캐리어 가스 또는 세정 가스를 윈도우 상으로 그리고 페데스탈의 중심을 향해서 또는 가스 배기 영역 (110) 을 향해서 가게 하도록 구성될 수도 있다. 퍼지 링은 내측 유동 통로 또는 통로들을 구성하는 것을 용이하게 하는 다중-컴포넌트 부품일 수도 있다. 퍼지 링의 일부는 가열된 배기 캡 (620) 이 사용되는 경우에, 이러한 가열된 배기 캡 (620) 역할을 할 수도 있다. 가열된 배기 캡 (620) 이 사용되는 경우에, 가열기 요소 (662) 는 가열된 배기 캡 (620) 내에 형성되거나 채널 머신들 내에 삽입될 수도 있다. 퍼지 링의 기능은 물론 또한 본 개시의 범위 내에서 있는 것으로 또한 고려되는 복수의 다른 구성으로 제공될 수도 있다.
분해된 퍼지 링 (660) 의 "하측"을 보이는 도 6b에서 볼 수 있는 바와 같이, 가열된 배기 캡 (620) 은 예를 들어서, 베플 (622) 의 돌출된 프로파일 섹션에 가장 가까운 컴포넌트일 수도 있다. 리세스 (664) (리세스된 부분은 음영진 체적으로 도시됨) 는 포켓을 형성하며, 이 포켓 내에서 베플 (622) 의 돌출된 프로파일 섹션이 안착될 수도 있다.
다양한 세부사항들이 명료성을 위해서 생략되었지만, 다양한 설계 대안들이 구현될 수도 있다. 예를 들어서, 본 개시에 논의된 장치 및 방법들은 포로젠 제거 뿐만 아니라, 화합물들이 탈기되고 (outgased) 챔버로부터 제거될 필요가 있을 수도 있는 모든 UV 프로세싱에도 적용될 수도 있다. 따라서, 본 실례들은 예시적이고 비한정적으로 해석되어야 하며 본 발명은 본 명세서에서 주어진 세부사항들로 한정되지 말아야 하며 첨부된 청구항들의 범위 내에서 수정될 수도 있다.
본 명세서에서 상술한 장치/프로세스는 예를 들어서 반도체 디바이스들, 디스플레이, LED, 광전 패널 등의 제조 또는 가공을 위한 리소그래피 패터닝 툴 또는 프로세스와 함께 사용될 수 있다. 통상적으로, 이러한 툴 또는 프로세스는 반드시 그러한 것은 아니지만 공통 제조 시설 내에서 함께 사용 또는 수행될 수 있다. 막 리소그래피 패터닝은 통상적으로 각각 다수의 가능한 툴을 사용하여서 실현되는 다음의 단계들 중 몇몇 또는 모두를 포함하며, 이 단계들은 (1) 스핀 온 또는 스프레이 온 툴을 사용하여서 기판과 같은 처리 대상에 포토레지스트를 도포하는 단계, (2) 고온 플레이트 퍼니스 또는 UV 경화 툴을 사용하여서 포토레지스트를 경화하는 단계, (3) 웨이퍼 스텝퍼와 같은 툴을 사용하여서 포토레지스트를 가시광선 또는 자외선 또는 x 선 광에 노출시키는 단계, (4) 습식 벤치 (wet bench) 와 같은 툴을 사용하여서 레지스트를 선택적으로 제거하여서 이를 패터닝하도록 상기 포토레지스트를 현상하는 단계, (5) 건조 또는 플라즈마 지원형 에칭 툴을 사용하여서 포토레지스트 패턴을 그 아래에 놓인 막 또는 처리 대상에 전사하는 단계, 및 (6) RF 또는 마이크로웨이브 플라즈마 레지스트 탈피기 (stripper) 와 같은 툴을 사용하여서 포토레지스트를 제거하는 단계를 포함할 수 있다.
본 발명의 다른 양태는 본 명세서에서 기술되는 방법들을 달성하도록 구성된 장치이다. 적합한 장치는 프로세싱 동작들을 달성하기 위한 하드웨어 및 본 발명에 따라서, 예를 들어서, 캐리어 가스 및 세정 가스 유동 제어와 같은, 프로세스 동작들을 제어하기 위한 인스트럭션들을 갖는 시스템 제어기를 포함한다. 시스템 제어기는 반도체 프로세스 요구사항들에 따라서 UV 광 소스 및 가스 소스(들)를 제어하기 위해서, 예를 들어서, 온도 센서들, 압력 센서들 등과 같은, 하나 이상의 센서로부터의 데이터를 수신할 수도 있다. 시스템 제어기는 통상적으로 본 발명에 따라서 방법을 장치가 수행할 수 있게 인스트럭션들을 실행하도록 구성된 하나 이상의 프로세서들 및 하나 이상의 메모리 장치들을 포함할 것이다. 본 발명에 따라서 프로세스 동작들을 제어하기 위한 인스트럭션들을 포함하는 머신-판독가능한 매체는 시스템 제어기에 통신가능하게 커플링될 수도 있다.
다양한 구현예들이 본 명세서에서 기술되었지만, 이들은 오직 예시적으로 그리고 비한정적으로 제공되었음이 이해되어야 한다. 따라서, 본 개시의 폭 및 범위는 본 명세서에서 기술된 실시예들 중 어떠한 것에 의해서도 한정되지 말아야 하며, 다음의 그리고 나중에 제출되는 청구항들 및 그들의 균등범위들에 따라서만 규정되어야 한다.
상술한 구현예들 중 임의의 것에서의 특징들이 서로 양립가능하지 않다고 명시적으로 특정되지 않는 이상 또는 주변 문맥이 이들이 상호 배타적이며 상보적 및/또는 지지적 방식으로 용이하게 조합될 수 없다고 암시하지 않는 이상, 본 개시의 전체내용은 이러한 구현예들의 특정 특징들이 하나 이상의 포괄적이지만 근소하게 상이한 기술적 해법들을 제공하도록 선택적으로 결합될 수 있다는 것을 고려 및 감안한다. 따라서, 위의 설명은 오직 예시적으로 주어진 것이며 세부사항에서의 수정이 본 개시의 범위 내에서 이루어질 수도 있다는 것이 또한 이해되어야 한다.

Claims (20)

  1. 반도체 프로세스 챔버용 배기 베플 (baffle) 로서,
    삼각형 영역으로 절삭된 (inscribed) 베이스 표면부로서, 제 1 측 에지, 제 2 측 에지 및 유입측 에지를 갖는, 상기 베이스 표면부;
    상기 유입측 에지 반대편에 위치한, 상기 베이스 표면부 내의 배기 어퍼쳐 (exhaust aperture) ; 및
    상기 유입측 에지를 따라서 위치한 돌출된 프로파일 섹션 (raised profile section) 으로서, 제 1 거리만큼 상기 베이스 표면부로부터 오프셋된 상부 표면부를 갖는, 상기 돌출된 프로파일 섹션을 포함하며,
    상기 베이스 표면부가 상기 반도체 프로세스 챔버의 적어도 하나의 다른 컴포넌트로부터 제 2 거리만큼 오프셋되고 상기 제 1 거리는 상기 제 2 거리의 적어도 50 퍼센트이도록, 상기 배기 베플은 상기 적어도 하나의 다른 컴포넌트와 인터페이싱 (interface) 하도록 구성된,
    배기 베플.
  2. 제 1 항에 있어서,
    상기 배기 베플은 상기 유입측 에지에 근접한 상기 삼각형 영역의 제 1 레그 (leg) 반대편에 있는 상기 삼각형 영역의 꼭지점 (vertex) 과 교차하며 상기 제 1 레그에 대해 실질적으로 수직인 대칭 플레인 (symmetry plane) 을 중심으로 실질적으로 대칭적인,
    배기 베플.
  3. 제 2 항에 있어서,
    상기 유입측 에지는 실질적으로 직선이며 상기 제 1 레그와 대응하며,
    상기 제 1 측 에지 및 상기 제 2 측 에지는 상기 삼각형 영역의 제 2 레그 및 제 3 레그와 실질적으로 일치하는 (coincident),
    배기 베플.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 베이스 표면부는 상기 제 1 레그 반대편에 있는 상기 삼각형 영역의 꼭지점에 근접한 라운드된 코너 (rounded corner) 를 갖는,
    배기 베플.
  5. 제 2 항 또는 제 3 항에 있어서,
    상기 돌출된 프로파일 섹션은 반경 R의 반원 구역과 실질적으로 대응하는, 상기 베이스 표면부에 대해 평행한 플레인 (plane) 에서의 단면 (cross-section) 을 가지며,
    상기 반원 구역은 그 내에 노치를 가지며, 상기 노치는 상기 대칭 플레인에서 실질적으로 중심이 있으며 적어도 대략 1/2 R 의 거리만큼 상기 유입측 에지를 향해서 연장되는,
    배기 베플.
  6. 제 5 항에 있어서,
    상기 배기 베플이 인퍼페이싱하도록 구성된, 상기 반도체 프로세스 챔버의 적어도 하나의 다른 컴포넌트는 반경 R'을 갖는 실질적으로 반원의 리세스 (recess) 를 포함하며, R'는 적어도 1.05R인,
    배기 베플.
  7. 제 6 항에 있어서,
    R'과 R 간의 차는 상기 제 1 거리와 상기 제 2 거리 간의 차의 적어도 대략 2 배인,
    배기 베플.
  8. 제 5 항에 있어서,
    상기 노치는 대략 90도의 끼인각 (included angle) 을 갖는 삼각형 노치인,
    배기 베플.
  9. 제 5 항에 있어서,
    상기 노치는 반원형 노치인,
    배기 베플.
  10. 제 5 항에 있어서,
    상기 제 1 거리는 상기 제 2 거리의 적어도 75 퍼센트인,
    배기 베플.
  11. 제 2 항 또는 제 3 항에 있어서,
    상기 돌출된 프로파일 섹션은 상기 유입측 에지에 대해 실질적으로 수직인 플레인에서의 실질적으로 대칭적인 사다리꼴 단면 형상을 가지며,
    상기 사다리꼴 단면 형상은 상기 베이스 표면부에서 가장 폭이 큰,
    배기 베플.
  12. UV 반도체 프로세싱 툴로서,
    프로세스 챔버;
    상기 프로세스 챔버 내에 위치한 페데스탈;
    상기 페데스탈을 자외선 (UV) 광 소스로부터의 UV 방사에 노출시키도록 위치한 상기 UV 광 소스;
    상기 UV 광 소스와 상기 페데스탈 간에 위치한 윈도우;
    프로세스 가스들을 상기 프로세스 챔버 내로, 상기 윈도우를 가로질러서 그리고 상기 윈도우와 상기 페데스탈 간에서 유동시키도록 구성된 가스 유입 영역; 및
    배기 베플을 갖는 가스 배기 영역으로서, 상기 가스 유입 영역을 통해서 상기 프로세스 챔버 내로 유동된 프로세스 가스들을 상기 프로세스 챔버로부터 배기시키도록 구성된, 상기 가스 배기 영역을 포함하며,
    상기 배기 베플은,
    삼각형 영역으로 절삭된 베이스 표면부로서, 제 1 측 에지, 제 2 측 에지 및 유입측 에지를 갖는, 상기 베이스 표면부;
    상기 유입측 에지 반대편에 위치한, 상기 베이스 표면부 내의 배기 어퍼쳐 (exhaust aperture) ; 및
    상기 유입측 에지를 따라서 위치한 돌출된 프로파일 섹션으로서, 제 1 거리만큼 상기 베이스 표면부로부터 오프셋된 상부 표면부를 갖는, 상기 돌출된 프로파일 섹션을 포함하며,
    상기 베이스 표면부가 상기 반도체 프로세스 챔버의 적어도 하나의 다른 컴포넌트로부터 제 2 거리만큼 오프셋되고 상기 제 1 거리는 상기 제 2 거리의 적어도 50 퍼센트이도록, 상기 배기 베플은 상기 적어도 하나의 다른 컴포넌트와 인터페이싱하도록 구성된,
    UV 반도체 프로세싱 툴.
  13. 제 12 항에 있어서,
    상기 배기 베플은 상기 유입측 에지에 근접한 상기 삼각형 영역의 제 1 레그 (leg) 반대편에 있는 상기 삼각형 영역의 꼭지점 (vertex) 과 교차하며 상기 제 1 레그에 대해 실질적으로 수직인 대칭 플레인 (symmetry plane) 을 중심으로 실질적으로 대칭적인,
    UV 반도체 프로세싱 툴.
  14. 제 13 항에 있어서,
    상기 돌출된 프로파일 섹션은 상기 유입측 에지에 대해 실질적으로 수직인 플레인에서의 실질적으로 대칭적인 사다리꼴 단면 형상을 가지며,
    상기 사다리꼴 단면 형상은 상기 베이스 표면부에서 가장 폭이 큰,
    UV 반도체 프로세싱 툴.
  15. 제 14 항에 있어서,
    상기 유입측 에지는 실질적으로 직선이며 상기 제 1 레그와 대응하며,
    상기 제 1 측 에지 및 상기 제 2 측 에지는 상기 삼각형 영역의 제 2 레그 및 제 3 레그와 실질적으로 일치하는,
    UV 반도체 프로세싱 툴.
  16. 제 15 항에 있어서,
    R'과 R 간의 차는 상기 제 1 거리와 상기 제 2 거리 간의 차의 적어도 대략 2 배인,
    UV 반도체 프로세싱 툴.
  17. 제 13 항, 제 14 항 또는 제 15 항 중 어느 한 항에 있어서,
    상기 돌출된 프로파일 섹션은 반경 R의 반원 구역과 실질적으로 대응하는, 상기 베이스 표면부에 대해 평행한 플레인에서의 단면 (cross-section) 을 가지며,
    상기 반원 구역은 그 내에 노치를 가지며, 상기 노치는 상기 대칭 플레인에서 실질적으로 중심이 있으며 적어도 대략 1/2 R 의 거리만큼 상기 유입측 에지를 향해서 연장되는,
    UV 반도체 프로세싱 툴.
  18. 제 17 항에 있어서,
    상기 배기 베플이 인퍼페이싱하도록 구성된, 상기 반도체 프로세스 챔버의 적어도 하나의 다른 컴포넌트는 반경 R'을 갖는 실질적으로 반원의 리세스 (recess) 를 포함하며, R'는 적어도 1.05R인,
    UV 반도체 프로세싱 툴.
  19. 제 17 항에 있어서,
    상기 노치는 대략 90도의 끼인각 (included angle) 을 갖는 삼각형 노치인,
    UV 반도체 프로세싱 툴.
  20. 제 17 항에 있어서,
    상기 제 1 거리는 상기 제 2 거리의 적어도 75 퍼센트인,
    UV 반도체 프로세싱 툴.
KR20140110642A 2013-08-23 2014-08-25 원격 플라즈마 윈도우 세정을 최적화하기 위한 배기 유동 분산 베플―라이저 KR20150022728A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/974,540 US9028765B2 (en) 2013-08-23 2013-08-23 Exhaust flow spreading baffle-riser to optimize remote plasma window clean
US13/974,540 2013-08-23

Publications (1)

Publication Number Publication Date
KR20150022728A true KR20150022728A (ko) 2015-03-04

Family

ID=52480550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20140110642A KR20150022728A (ko) 2013-08-23 2014-08-25 원격 플라즈마 윈도우 세정을 최적화하기 위한 배기 유동 분산 베플―라이저

Country Status (4)

Country Link
US (1) US9028765B2 (ko)
KR (1) KR20150022728A (ko)
CN (1) CN104425315B (ko)
TW (1) TW201533782A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8282768B1 (en) 2005-04-26 2012-10-09 Novellus Systems, Inc. Purging of porogen from UV cure chamber
US8398816B1 (en) * 2006-03-28 2013-03-19 Novellus Systems, Inc. Method and apparatuses for reducing porogen accumulation from a UV-cure chamber
US10240236B2 (en) 2015-03-06 2019-03-26 Lam Research Corporation Clean resistant windows for ultraviolet thermal processing
US10388546B2 (en) 2015-11-16 2019-08-20 Lam Research Corporation Apparatus for UV flowable dielectric
CN105470175A (zh) * 2015-12-31 2016-04-06 无锡赛晶太阳能有限公司 一种太阳能电池片清洗设备
JP7477515B2 (ja) * 2019-01-08 2024-05-01 アプライド マテリアルズ インコーポレイテッド 基板処理チャンバ用のポンピング装置及び方法
JP7232705B2 (ja) * 2019-05-16 2023-03-03 東京エレクトロン株式会社 プラズマ処理装置
US11492705B2 (en) 2019-07-04 2022-11-08 Applied Materials, Inc. Isolator apparatus and methods for substrate processing chambers
US11952660B2 (en) * 2019-07-29 2024-04-09 Applied Materials, Inc. Semiconductor processing chambers and methods for cleaning the same
US11348784B2 (en) 2019-08-12 2022-05-31 Beijing E-Town Semiconductor Technology Co., Ltd Enhanced ignition in inductively coupled plasmas for workpiece processing

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3504181A (en) 1966-10-06 1970-03-31 Westinghouse Electric Corp Silicon carbide solid state ultraviolet radiation detector
US4527620A (en) 1984-05-02 1985-07-09 Varian Associates, Inc. Apparatus for controlling thermal transfer in a cyclic vacuum processing system
US4834022A (en) * 1985-11-08 1989-05-30 Focus Semiconductor Systems, Inc. CVD reactor and gas injection system
US4654226A (en) 1986-03-03 1987-03-31 The University Of Delaware Apparatus and method for photochemical vapor deposition
ATE133006T1 (de) 1987-06-26 1996-01-15 Applied Materials Inc Verfahren zur selbstreinigung einer reaktionskammer
US4832777A (en) 1987-07-16 1989-05-23 Texas Instruments Incorporated Processing apparatus and method
JP2765890B2 (ja) 1988-12-09 1998-06-18 株式会社日立製作所 プラズマイオン源微量元素質量分析装置
US5005519A (en) 1990-03-14 1991-04-09 Fusion Systems Corporation Reaction chamber having non-clouded window
JPH0675200B2 (ja) 1990-05-18 1994-09-21 株式会社オーク製作所 露光装置用冷却構造
US5962085A (en) 1991-02-25 1999-10-05 Symetrix Corporation Misted precursor deposition apparatus and method with improved mist and mist flow
US5240746A (en) 1991-02-25 1993-08-31 Delco Electronics Corporation System for performing related operations on workpieces
US5558717A (en) 1994-11-30 1996-09-24 Applied Materials CVD Processing chamber
US5795448A (en) 1995-12-08 1998-08-18 Sony Corporation Magnetic device for rotating a substrate
US6143063A (en) 1996-03-04 2000-11-07 Symetrix Corporation Misted precursor deposition apparatus and method with improved mist and mist flow
US6244575B1 (en) 1996-10-02 2001-06-12 Micron Technology, Inc. Method and apparatus for vaporizing liquid precursors and system for using same
US5994678A (en) 1997-02-12 1999-11-30 Applied Materials, Inc. Apparatus for ceramic pedestal and metal shaft assembly
US5743581A (en) 1997-03-18 1998-04-28 Applied Materials Incorporated Semiconductor process chamber exhaust port quartz removal tool
EP0880164B1 (en) 1997-05-22 2002-08-07 Canon Kabushiki Kaisha Plasma processing apparatus provided with microwave applicator having annular waveguide and processing method
US6044329A (en) 1997-06-19 2000-03-28 Kware Software Systems Inc. Laser gas analyzer and a method of operating the laser to reduce non-linearity errors
US8075789B1 (en) 1997-07-11 2011-12-13 Applied Materials, Inc. Remote plasma cleaning source having reduced reactivity with a substrate processing chamber
JPH11209876A (ja) 1998-01-26 1999-08-03 Nippon Asm Kk 薄膜形成装置及び方法
US6291800B1 (en) 1998-02-20 2001-09-18 Tokyo Electron Limited Heat treatment apparatus and substrate processing system
US6232248B1 (en) 1998-07-03 2001-05-15 Tokyo Electron Limited Single-substrate-heat-processing method for performing reformation and crystallization
US6900413B2 (en) 1998-08-12 2005-05-31 Aviza Technology, Inc. Hot wall rapid thermal processor
US6529274B1 (en) 1999-05-11 2003-03-04 Micron Technology, Inc. System for processing semiconductor products
US6524389B1 (en) 1999-05-24 2003-02-25 Tokyo Electron Limited Substrate processing apparatus
US6629012B1 (en) 2000-01-06 2003-09-30 Advanced Micro Devices Inc. Wafer-less qualification of a processing tool
KR100427423B1 (ko) 2000-05-25 2004-04-13 가부시키가이샤 고베 세이코쇼 Ｃｖｄ용 인너튜브
JP4731694B2 (ja) 2000-07-21 2011-07-27 東京エレクトロン株式会社 半導体装置の製造方法および基板処理装置
JP4335469B2 (ja) 2001-03-22 2009-09-30 株式会社荏原製作所 真空排気装置のガス循環量調整方法及び装置
GB2376694B (en) 2001-05-17 2005-08-10 Sumitomo Chemical Co System for manufacturing III-V group compound semiconductor
US6597003B2 (en) 2001-07-12 2003-07-22 Axcelis Technologies, Inc. Tunable radiation source providing a VUV wavelength planar illumination pattern for processing semiconductor wafers
KR100914363B1 (ko) 2001-07-15 2009-08-28 어플라이드 머티어리얼스, 인코포레이티드 처리 시스템
US7163587B2 (en) * 2002-02-08 2007-01-16 Axcelis Technologies, Inc. Reactor assembly and processing method
US7390755B1 (en) 2002-03-26 2008-06-24 Novellus Systems, Inc. Methods for post etch cleans
US6932871B2 (en) 2002-04-16 2005-08-23 Applied Materials, Inc. Multi-station deposition apparatus and method
WO2003089682A1 (en) 2002-04-19 2003-10-30 Mattson Technology, Inc. System for depositing a film onto a substrate using a low vapor pressure gas precursor
US7160813B1 (en) 2002-11-12 2007-01-09 Novellus Systems, Inc. Etch back process approach in dual source plasma reactors
US6808163B2 (en) * 2003-02-20 2004-10-26 Taiwan Semiconductor Manufacturing Co., Ltd Modified blades for process chamber throttle valve
JP4026529B2 (ja) 2003-04-10 2007-12-26 東京エレクトロン株式会社 シャワーヘッド構造及び処理装置
US7301148B2 (en) 2003-04-23 2007-11-27 Battelle Memorial Institute Methods and systems for remote detection of gases
TW200501242A (en) 2003-05-23 2005-01-01 Eagle Ind Co Ltd Semiconductor manufacturing device and heating unit thereof
US7654596B2 (en) 2003-06-27 2010-02-02 Mattson Technology, Inc. Endeffectors for handling semiconductor wafers
JP4095566B2 (ja) 2003-09-05 2008-06-04 キヤノン株式会社 光学素子を評価する方法
US6897162B2 (en) 2003-10-20 2005-05-24 Wafermasters, Inc. Integrated ashing and implant annealing method
US7510277B2 (en) 2004-03-01 2009-03-31 Fujifilm Corporation Image forming apparatus and method
CN1930322A (zh) * 2004-03-05 2007-03-14 应用材料公司 减少斜壁沉积的硬件设备
US7067819B2 (en) 2004-05-14 2006-06-27 Kla-Tencor Technologies Corp. Systems and methods for measurement or analysis of a specimen using separated spectral peaks in light
US20060062914A1 (en) 2004-09-21 2006-03-23 Diwakar Garg Apparatus and process for surface treatment of substrate using an activated reactive gas
US7169949B2 (en) 2004-09-30 2007-01-30 Basf Corporation Silane-modified UV absorbers and coatings
US7020238B1 (en) 2005-01-31 2006-03-28 Oxford Instruments Analytical Oy Adapter and analyzer device for performing X-ray fluorescence analysis on hot surfaces
US8137465B1 (en) 2005-04-26 2012-03-20 Novellus Systems, Inc. Single-chamber sequential curing of semiconductor wafers
US8282768B1 (en) 2005-04-26 2012-10-09 Novellus Systems, Inc. Purging of porogen from UV cure chamber
US8454750B1 (en) 2005-04-26 2013-06-04 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US7214630B1 (en) 2005-05-06 2007-05-08 Novellus Systems, Inc. PMOS transistor with compressive dielectric capping layer
US20060251827A1 (en) * 2005-05-09 2006-11-09 Applied Materials, Inc. Tandem uv chamber for curing dielectric materials
US7638780B2 (en) 2005-06-28 2009-12-29 Eastman Kodak Company UV cure equipment with combined light path
US7941039B1 (en) 2005-07-18 2011-05-10 Novellus Systems, Inc. Pedestal heat transfer and temperature control
US8398816B1 (en) 2006-03-28 2013-03-19 Novellus Systems, Inc. Method and apparatuses for reducing porogen accumulation from a UV-cure chamber
US7790243B2 (en) 2006-07-19 2010-09-07 The Aerospace Corporation Method for producing large-diameter 3D carbon nano-onion structures at room temperature
US7935940B1 (en) 2008-01-08 2011-05-03 Novellus Systems, Inc. Measuring in-situ UV intensity in UV cure tool
US8283644B2 (en) 2008-01-08 2012-10-09 Novellus Systems, Inc. Measuring in-situ UV intensity in UV cure tool
US8551885B2 (en) 2008-08-29 2013-10-08 Novellus Systems, Inc. Method for reducing tungsten roughness and improving reflectivity
US9394608B2 (en) * 2009-04-06 2016-07-19 Asm America, Inc. Semiconductor processing reactor and components thereof
US7993937B2 (en) 2009-09-23 2011-08-09 Tokyo Electron Limited DC and RF hybrid processing system
US8608035B2 (en) * 2010-04-22 2013-12-17 Novellus Systems, Inc. Purge ring with split baffles for photonic thermal processing systems
US8883024B2 (en) 2010-10-18 2014-11-11 Tokyo Electron Limited Using vacuum ultra-violet (VUV) data in radio frequency (RF) sources

Also Published As

Publication number Publication date
TW201533782A (zh) 2015-09-01
CN104425315A (zh) 2015-03-18
US9028765B2 (en) 2015-05-12
CN104425315B (zh) 2017-08-22
US20150056108A1 (en) 2015-02-26

Similar Documents

Publication Publication Date Title
KR20150022728A (ko) 원격 플라즈마 윈도우 세정을 최적화하기 위한 배기 유동 분산 베플―라이저
US10121682B2 (en) Purging of porogen from UV cure chamber
US11177131B2 (en) Method and apparatuses for reducing porogen accumulation from a UV-cure chamber
TWI618135B (zh) 用於鹵化物驅氣的處理系統及方法
KR101438705B1 (ko) 기판 처리 샤워헤드용의 재구성 가능한 복수-구역 가스 전달 하드웨어
KR20150013085A (ko) 개선된 플루오르 활용 및 통합된 대칭적 전방선을 위한 페데스탈 하단 세정
US20240247371A1 (en) Semiconductor processing chambers and methods for cleaning the same
CN107393802A (zh) 一种等离子体刻蚀系统的喷淋头
TWI625419B (zh) 用於一沉積腔體之擴散件
US20170316949A1 (en) Method of etching atomic layer
JP2015092566A (ja) ガス濃度減衰器を備えるウエハ搬入ポート
KR101696196B1 (ko) 기판 처리 장치
KR20230093284A (ko) 프로세싱 챔버 증착 한정
TWI550712B (zh) 基板處理裝置及方法
KR101985764B1 (ko) 공조 장치 및 그것을 갖는 기판 처리 장치
CN112689803B (zh) 使用氢自由基和臭氧气体的工件处理
TWI790777B (zh) 用於反向擴散控制的半導體腔室部件及用於半導體處理的方法
CN216054573U (zh) 一种防止扬尘的等离子体刻蚀设备
TWI726464B (zh) 用於擴散氣體的擴散器與使用擴散器的半導體製程系統
JP2024530621A (ja) 誘導結合されたプラズマ源を備えたリアクタ
KR20240144267A (ko) 확산 장벽 층으로 향상된 euv 하부층 효과
JP2011035240A (ja) プラズマ処理装置のプラズマ処理方法及びプラズマ処理装置
KR20060059494A (ko) 냉각 플레이트 및 이를 포함하는 반도체 소자 제조 장치
JP2016063191A (ja) エッチング方法
CN103000513A (zh) 一种多孔低介电常数材料SiCOH薄膜的刻蚀方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid