KR20150017066A - 상변화 물질막, 이의 형성 방법 - Google Patents

상변화 물질막, 이의 형성 방법 Download PDF

Info

Publication number
KR20150017066A
KR20150017066A KR1020130092857A KR20130092857A KR20150017066A KR 20150017066 A KR20150017066 A KR 20150017066A KR 1020130092857 A KR1020130092857 A KR 1020130092857A KR 20130092857 A KR20130092857 A KR 20130092857A KR 20150017066 A KR20150017066 A KR 20150017066A
Authority
KR
South Korea
Prior art keywords
phase change
change material
impurity
material film
film
Prior art date
Application number
KR1020130092857A
Other languages
English (en)
Other versions
KR102077641B1 (ko
Inventor
김도형
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130092857A priority Critical patent/KR102077641B1/ko
Priority to US14/259,594 priority patent/US9614152B2/en
Publication of KR20150017066A publication Critical patent/KR20150017066A/ko
Application granted granted Critical
Publication of KR102077641B1 publication Critical patent/KR102077641B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/305—Sulfides, selenides, or tellurides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/46—Sulfur-, selenium- or tellurium-containing compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

상변화 물질막, 이를 포함하는 상변화 메모리 소자 및 이들의 제조 방법을 개시한다. 상변화 물질막은 게르마늄(Ge), 안티몬(Sb), 텔루륨(Te) 및 적어도 하나 이상의 불순물을 포함한다. 상기 불순물의 원자 농도 a는 0 < a ≤ 0.25이다. 상기 안티몬의 원자 농도 c는 0.03 < c ≤ 0.15이다.

Description

상변화 물질막, 이의 형성 방법 {PHASE-CHANGE MATERIAL LAYER AND METHOD OF MANUFACTURING THE SAME}
본 발명은 상변화 물질막, 이를 포함하는 상변화 메모리 소자 및 이들의 제조 방법에 관한 것이다.
일반적으로 상변화 메모리(phase changeable memory, PRAM) 소자는 상변화 물질막의 상변태에 따른 비정질 상태와 결정 상태 사이의 저항 차이를 이용하여 데이터를 저장한다. 상기 상변화 물질막이 용융 온도 이상에서 결정 상태에서 비정질 상태로 상변태하고, 결정화 온도 이상에서 비정질 상태에서 결정 상태로 상변태한다. 또한, 상기 용융 온도는 상기 결정화 온도보다 높다.
상기 PRAM의 동작에서 상변화 물질막에 전류가 흐르면, 상기 상변화 물질막에 주울열이 발생된다. 상기 상변화 물질막에서 발생되는 주울열에 의해 상변화 물질막을 가열하여 상기 상변화 물질막을 비정질 상태 또는 결정질 상태로 변환할 수 있다. 즉, 상기 상변화 물질막에 전류가 흐를 때, 상기 상변화 물질막이 상변태하는 속도(예를 들어, 결정화 속도)에 의해서 상기 PRAM의 쓰기 속도가 결정될 수 있다. 또한, 상기 상변화 물질막에 전류가 흐르지 않을 때, 상기 상변화 물질막이 비정질 상태 또는 결정질 상태를 유지하는 시간에 의해서 상기 PRAM의 데이터 유지(retention) 특성이 결정될 수 있다.
일반적으로, 상기 상변화 물질막은 게르마늄(Ge)-안티몬(Sb)-텔루륨(Te)과 같은 칼코겐 화합물을 포함한다. 다만, 상기 칼코겐 화합물에서 상기 결정화 속도와 상기 데이터 유지(retention) 특성은 서로 반비례하는 경향이 있다.
본 발명의 일 목적은 우수한 열 안정성 및 우수한 결정화 속도를 갖는 상변화 물질막을 제공하는 것이다.
본 발명의 다른 목적은 우수한 열 안정성 및 우수한 결정화 속도를 갖는 상변화 물질막을 형성하는 방법을 제공하는 것이다.
본 발명의 일 목적을 달성하기 위한 예시적인 실시예들에 따른 상변화 물질막은 게르마늄(Ge), 안티몬(Sb), 텔루륨(Te) 및 적어도 하나 이상의 불순물을 포함한다. 상기 불순물의 원자 농도 a는 0 < a ≤ 0.25이다. 상기 안티몬의 원자 농도 c는 0.03 < c ≤ 0.15이다.
예시적인 실시예들에 있어서, 상기 안티몬의 원자 농도 c는 0.07 ≤ c ≤ 0.09일 수 있다.
예시적인 실시예들에 있어서, 상기 게르마늄의 원자 농도 b는 0.3 ≤ b < 0.55일 수 있다.
예시적인 실시예들에 있어서, 상기 불순물의 원자 농도 a는 0 < a ≤ 0.2이며, 상기 게르마늄의 원자 농도 b는 0.35 ≤ b < 0.47일 수 있다.
예시적인 실시예들에 있어서, 상기 불순물는 붕소(B), 탄소(C), 질소(N), 산소(O), 알루미늄(Al), 실리콘(Si), 인(P) 또는 황(S)일 수 있다.
예시적인 실시예들에 있어서, 상기 불순물은 비스무트(Bi)일 수 있다.
예시적인 실시예들에 있어서, 상기 상변화 물질막은 70ㅀC이하의 온도에서 10년 이상 비정질 상태를 유지할 수 있다.
예시적인 실시예들에 있어서, 상기 상변화 물질막은 결정화 온도 이상에서 GeTe 및 Ge2Sb2Te5보다 빠른 속도로 결정화될 수 있다.
예시적인 실시예들에 있어서, 상기 불순물은 붕소, 탄소, 질소, 산소, 알루미늄, 실리콘, 인 및 황에서 선택된 제1 불순물 및 제2 불순물을 포함하고, 상기 제1 불순물의 원자 농도 a1과 상기 제2 불순물의 원자 농도 a2의 합은 0 < a1+a2≤ 0.2일 수 있다.
본 발명의 일 목적을 달성하기 위한 예시적인 실시예들에 따른 상변화 물질막은 게르마늄(Ge), 안티몬(Sb), 텔루륨(Te) 및 적어도 하나 이상의 불순물을 포함한다. 상기 상변화 물질막은 70ㅀC이하의 온도에서 10년 이상 비정질 상태를 유지할 수 있는 동시에, 결정화 온도 이상에서 GeTe 및 Ge2Sb2Te5보다 빠른 속도로 결정화될 수 있다.
본 발명의 일 목적을 달성하기 위한 예시적인 실시예들에 따른 상변화 물질막은 게르마늄(Ge), 안티몬(Sb) 및 텔루륨(Te)의 삼성분계 상태도에서 안티몬(Sb)의 원자 농도가 0.03인 조성을 연결하는 제1 조성선, 안티몬(Sb)의 원자 농도가 0.15인 조성을 연결하는 제2 조성선, 게르마늄(Ge)의 원자 농도가 0.3인 조성을 연결하는 제3 조성선 및 게르마늄(Ge)의 원자 농도가 0.55인 조성을 연결하는 제4 조성선에의해서둘러싸인영역의조성을포함하며, 적어도 하나 이상의 불순물을 더 포함한다.
예시적인 실시예들에 있어서, 상기 상변화 물질막의 조성은 게르마늄(Ge), 안티몬(Sb) 및 텔루륨(Te)의 삼성분계 상태도에서, GeTe와 Sb2Te3를 직선으로 연결하는 제5 조성선에 중첩될 수 있다.
본 발명의 다른 일 목적을 달성하기 위한 예시적인 실시예들에 따른 상변화 물질막의 형성 방법에 있어서, 반응 챔버 내에 게르마늄(Ge)을 포함하는 제1 소스를 공급하는 단계 및 텔루륨(Te)을 포함하는 제2 소스를 공급하는 단계를 포함하며, 기판 상에 GexTe(1-x)박막을 형성하는 제1 사이클을 수행한다. 상기 반응 챔버 내에 텔루륨(Te)을 포함하는 제2 소스를 공급하는 단계 및 안티몬(Sb)을 포함하는 제3 소스를 공급하는 단계를 포함하며, 기판 상에 SbyTe(1-y)박막을 형성하는 제2 사이클을 수행한다. 상기 제1 사이클 또는 상기 제2 사이클은 불순물 소스 가스를 공급하는 단계를 포함한다.
예시적인 실시예들에 있어서, 상기 제2 사이클을 1회 수행하는 동안, 상기 제1 사이클을 적어도 2회 이상 수행할 수 있다.
예시적인 실시예들에 있어서, x= 0.5이고, y=0.4일 수 있다.
본 발명에 따르면, 상변화 물질막은 빠른 결정화 속도 및 열 안정성을 동시에 가질 수 있다. 즉, 상기 상변화 물질막은 70ㅀC이하의 온도에서 10년 이상 비정질 상태를 유지할 수 있으며, 100ns 이하의 시간 내에서 결정화될 수 있다. 이에 따라, 상기 상변화 물질막을 포함하는 상변화 메모리 소자는 빠른 쓰기 속도 및 우수한 데이터 유지(retention) 특성을 가질 수 있다.
도 1은 예시적인 실시예들에 따른 상변화 메모리 소자를 설명하기 위한 사시도이다.
도 2는 다른 예시적인 실시예들에 따른 상변화 메모리 소자를 설명하기 위한 단면도이다.
도 3은 또 다른 예시적인 실시예들에 따른 상변화 메모리 소자를 설명하기 위한 단면도이다.
도 4은 다른 예시적인 실시예들에 따른 상변화 메모리 소자를 설명하기 위한 단면도이다.
도 5는 또 다른 예시적인 실시예들에 따른 상변화 메모리 소자를 설명하기 위한 단면도이다.
도 6은 본 발명의 예시적인 실시예에 따른 상변화 물질막 및 비교 실시예에 따른 상변화 물질막의 비정질 상태에서 열 안정성을 나타내는 그래프이다.
도 7a 및 도 7b는 GST 물질의 조성을 설명하기 위한 Ge-Sb-Te 3상 상태도이다.
도 8a 및 도 8b는 본 발명의 예시적인 실시예에 따른 상변화 물질막 및 비교 실시예에 따른 상변화 물질막의 결정화 속도를 나타낸다.
도 9a는 본 발명의 실시예에 따른 안티몬(Sb) 조성 변화에 따른 상변화 물질막의 결정화 시간을 나타낸 그래프이다.
도 9b는 본 발명의 실시예에 따른 안티몬(Sb) 조성 변화에 따른 상변화 물질막의 10년 보장 온도를 나타낸 그래프이다.
도 10a 및 도 10b는 본 발명의 실시예에 따른 상변화 물질막의 형성 방법을 나타내는 그래프이다.
도 11 내지 34는 본 발명의 일 실시예에 따른 상변화 메모리 소자의 제조 방법을 나타내는 단면도들이다.
도 35는 본 발명의 실시예에 따른 컴퓨팅 시스템을 나타내는 개념도이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본문에서 사용된 '원자 농도'란 물질 내에 포함된 원자의 수를 비율로서 나타낸 값이다. 즉, 물질 내에 포함된 전체 원자의 수를 기준으로 특정한 원자의 수를 비율로 나타낸 값이다. 예를 들어, 본문에서 설명되는 GeTe 물질의 경우, Ge의 원자 농도가 0.5이고, Te의 원자 농도도 0.5이다. 한편, Ge2Sb2Te5물질의 경우, Ge의 원자 농도가 2/9 (또는 0.222..)이고, Sb의 원자 농도가 2/9 (또는 0.222..)이며, Te의 원자 농도가 5/9 (또는 0.555..)이다.
상기 원자 농도는 X-선 광전자 분광법(X-ray photoelectron spectroscopy; XPS), 이차 이온 질량분석법(secondary ion mass spectroscopy; SIMS), 투과전자현미경법(transmission electron microscopy; TEM) 등과 같은 다양한 분석 장비를 이용하여 측정할 수 있다.
즉, XPS는 X선을 물질에 조사하여 물질 밖으로 방출되는 광전자를 측정한다. 상기 광전자의 운동 에너지는 그 물질을 구성하는 원자의 내각 전자하의 원래 위치에서의 결합력의 크기를 반영하고 있으므로, 이로 인해 물질의 원자조성과 전자의 결합상태 등을 측정할 수 있다.
또한, SIMP는 물질에 1차 이온을 조사하여 방출되는 입자 중, 이온화되어 있는 것(2차 이온)을 질량 분석한다. 이에 따라, 물질의 정성ㅇ정량분석을 할 수 있으며, 특히 물질 중에 함유되어 있는 미량 불순물도 측정이 가능하다.
TEM은 전자선을 집속하여 시료에 조사하여 시료를 투과한 전자선을 전자 렌즈에 의해 확대하여 상을 얻을 수 있다. 특히, TEM 분석시 에너지 분산형 X선 측정기(energy dispersive x-ray spectroscopy; EDS) 또는 전자 에너지 손실 분광법(electron loss spectroscopy; EELS) 등을 이용하여 조성을 분석할 수 있다.
상변화 메모리 소자
도 1을 참조하면, 상기 상변화 메모리 소자는 워드 라인(103), 스위칭 소자, 상변화 메모리 유닛 및 비트 라인(295)을 포함할 수 있다. 또한, 상기 상변화 메모리 소자는 플러그(160) 및 오믹 패턴(140)을 더 포함할 수 있다.
기판(100)은 실리콘 기판, 게르마늄 기판, 실리콘-게르마늄 기판, 실리콘 온 인슐레이터(Silicon On Insulator: SOI) 기판, 게르마늄 온 인슐레이터(Germanium On Insulator: GOI) 기판 등 반도체 기판일 수 있다.
또한, 기판(100)은 소자 분리막 패턴(110)에 의해 액티브 영역과 필드 영역으로 구분될 수 있다. 즉, 소자 분리막 패턴(110)이 형성된 영역은 상기 필드 영역으로, 소자 분리막 패턴(110)이 형성되지 않은 영역은 상기 액티브 영역으로 정의될 수 있다. 예시적인 실시예들에 있어서, 소자 분리막 패턴(110)은 기판(100) 상면에 평행한 제2 방향으로 연장되며, 상기 제2 방향에 실질적으로 수직한 제1 방향을 따라 복수 개로 형성될 수 있다. 예를 들어, 소자 분리막 패턴(110)은 BPSG, PSG, USG, SOG, FOX, TEOS, PE-TEOS, HDP-CVD 산화물 등과 같은 실리콘 산화물을 포함할 수 있다.
워드 라인(103)은 기판(100)의 상기 각 액티브 영역 상부에 형성될 수 있다. 이에 따라, 워드 라인(103)은 상기 제2 방향으로 연장되며, 상기 제1 방향을 따라 복수 개로 형성될 수 있다. 예시적인 실시예들에 있어서, 워드 라인(103)은 예를 들어, 인, 비소와 같은 n형 불순물이거나 혹은, 예를 들어 붕소, 갈륨과 같은 p형 불순물을 포함할 수 있다.
상기 스위칭 소자는 예를 들어, 다이오드(130) 혹은 트랜지스터일 수 있으며, 도면에는 다이오드(130)가 도시되어 있다. 예시적인 실시예들에 있어서, 다이오드(130)는 기판(100) 상에 형성된 제1 절연막(120)을 관통하는 제1 개구를 통하여 워드 라인(103)에 전기적으로 연결될 수 있다. 또한, 제1 절연막(120)은 예를 들어, 실리콘 산화물과 같은 산화물을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 개구는 각 워드 라인들(103) 상에 상기 제2 방향을 따라 복수 개로 형성될 수 있으며, 이에 따라, 상기 제1 개구 하부를 채우는 다이오드(130) 역시 상기 제1 및 제2 방향들을 따라 각각 복수 개로 형성되어 다이오드 어레이를 형성할 수 있다.
각 다이오드들(130)은 하부 다이오드막(132) 및 상부 다이오드막(134)을 포함할 수 있다. 예시적인 실시예들에 있어서, 하부 및 상부 다이오드막들(132, 134)은 각각 불순물들이 도핑된 실리콘을 포함할 수 있다. 일 실시예에 있어서, 하부 다이오드막(132)은 예를 들어, 인, 비소와 같은 n형 불순물을 포함하고, 상부 다이오드막(134)은 예를 들어, 붕소, 갈륨과 같은 p형 불순물을 포함한다.
오믹 패턴(140)은 상기 각 제1 개구들의 나머지 부분, 예를 들어 상부를 채우면서 다이오드(130) 상에 형성될 수 있다. 예시적인 실시예들에 있어서, 오믹 패턴(140)은 예를 들어, 코발트 실리사이드, 니켈 실리사이드, 텅스텐 실리사이드 등과 같은 금속 실리사이드를 포함할 수 있다. 오믹 패턴(140)은 다이오드(130)와 플러그(160) 사이의 접촉 저항을 감소시킬 수 있으며, 경우에 따라 형성되지 않을 수도 있다.
플러그(160)는 제1 절연막(120) 상에 형성된 제2 절연막(150)을 관통하여 상기 제1 개구들에 연통하는 제2 개구들을 채우며, 이에 따라 오믹 패턴(140)에 전기적으로 연결될 수 있다. 또한, 제2 절연막(150)은 예를 들어, 실리콘 산화물과 같은 산화물을 포함할 수 있다.
예시적인 실시예들에 있어서, 플러그(160)는 상기 제2 개구의 저면 및 측벽 상에 형성된 배리어막 패턴(162) 및 상기 제2 개구의 나머지를 채우며 배리어막 패턴(162) 상에 형성된 도전막 패턴(164)을 포함할 수 있다. 플러그(160)는 경우에 따라 형성하지 않고 생략할 수도 있다.
상기 상변화 메모리 유닛은 순차적으로 적층된 하부 전극(184), 상변화 물질막 패턴(270) 및 상부 전극(290)을 포함한다.
하부 전극(184)은 플러그(160) 상에 형성되고 상변화 물질막 패턴(270) 하부에 형성되어 상변화 물질막 패턴(270)을 가열하며, 이에 따라 상변화 물질막 패턴(270)에 상변태가 발생될 수 있다. 예시적인 실시예들에 있어서, 하부 전극(184)은 상기 제1 방향으로 절단한 수직 단면이 직사각형이거나, 혹은 저면 폭이 상면 폭보다 큰 사다리꼴 형상을 가질 수 있다.
또한, 하부 전극(184)은 상기 제2 방향으로 절단한 수직 단면이 "L"자 형상을 가질 수 있다. 하부 전극(184)이 "L"자 형상의 단면을 가짐에 따라, 상부에 형성되는 상변화 물질막 패턴(270)과의 접촉 면적은 상대적으로 작으면서 하부에 형성된 플러그(160)와의 접촉 면적은 상대적으로 커지게 되어, 작은 전류로도 상변화 물질막 패턴(270)을 효율적으로 가열할 수 있다.
예시적인 실시예들에 있어서, 하부 전극(184)은 금속이나 금속 질화물, 금속 실리콘 질화물과 같은 금속 화합물을 포함할 수 있다. 예를 들어, 하부 전극(184)은 텅스텐, 알루미늄, 구리, 탄탈륨, 티타늄, 몰리브덴, 니오븀, 지르코늄 등과 같은 금속, 이들의 금속 질화물 또는 이들의 금속 실리콘 질화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 혼합되어 사용될 수 있다.
상변화 물질막 패턴(270)은 하부 전극(184) 상에 형성되며, 그 저면이 하부 전극(184)의 상면과 실질적으로 동일한 형상과 면적을 가질 수 있다. 즉, 상변화 물질막 패턴(270)은 상기 제1 및 제2 방향들로 각각 절단한 수직 단면이 직사각형, 사다리꼴 형상 혹은 바(bar) 형상을 가질 수 있다. 상변화 물질막 패턴(270)은 게르마늄(Ge), 안티몬(Sb), 텔루륨(Te) 및 적어도 한종 이상의 불순물(X)을 포함할 수 있다. 상변화 물질막 패턴(270)의 조성은 아래에서 보다 상세히 설명한다.
한편, 제3 절연막(210)은 하부 전극들(184) 및 상변화 물질막 패턴들(270)을 둘러싸며, 예를 들어, 실리콘 산화물과 같은 산화물을 포함할 수 있다.
상부 전극(290)은 상변화 물질막 패턴(270)에 접촉하며 제3 절연막(210) 상에 형성된다. 상부 전극(290)은 예를 들어, 하부 전극(184)과 실질적으로 동일하거나 유사한 물질을 포함할 수 있다.
또한, 비트 라인(295)은 상부 전극(290) 상에 형성될 수 있다. 예시적인 실시예들에 있어서, 비트 라인(295)은 구리(Cu), 알루미늄(Al), 텅스텐(W) 등과 같은 금속을 포함할 수 있다.
예시적인 실시예들에 있어서, 비트 라인(295) 및 상부 전극(290)은 상기 제1 방향으로 연장되는 라인 형상 혹은 바(bar) 형상을 가지며, 상기 제2 방향을 따라 복수 개로 형성될 수 있다.
상기 상변화 메모리 소자의 쓰기 동작 과정에서, 하부 전극(184)에 전류를 가하여 상변화 물질막 패턴(270)을 그 용융온도(Tm)보다 높은 온도에서 가열한 후에 냉각시키게 되면 상변화 물질막 패턴(270)은 결정질상에서 비정질상로 상변태(리셋(reset))한다. 한편, 상변화 물질막 패턴(270)을 그 용융온도(Tm)보다는 낮으나 그 결정화 온도(Tc)보다 높은 온도에서 가열한 후에 냉각시키면 상변화 물질막 패턴(270)은 비정질상에서 결정질상으로 상변태(셋(set))한다. 비정질상을 갖는 상변화 물질막 패턴(270)의 비저항은 결정질상을 갖는 상변화 물질막 패턴(270)의 비저항보다 높다. 따라서, 읽기 동작에서 상변화 물질막 패턴(270)을 통하여 흐르는 전류를 감지하여 상변태 메모리 셀에 저장된 정보를 판별할 수 있다.
상기 상변화 메모리 소자의 쓰기 속도는 상기 결정화 온도, 상기 용융 온도 및 결정화 속도에 의존한다. 즉, 상변화 물질막 패턴(270)이 비교적 높은 결정화 온도 및 용융 온도를 가지는 경우, 상기 결정화 속도는 일반적으로 느려지고, 상기 상변화 메모리 소자의 쓰기 속도도 느려진다. 반면에, 상변화 물질막 패턴(270)이 비교적 낮은 결정화 온도 및 용융 온도를 가지는 경우, 상기 결정화 속도는 일반적으로 빨라지고, 상기 상변화 메모리 소자의 쓰기 속도도 빨라진다.
한편, 상기 상변화 메모리 소자의 데이터 유지(retention) 특성도 상변화 물질막 패턴(270)에 의존한다. 상기 결정화 온도(Tc)이하의 온도에서도 시간이 지남에 따라 비정질상의 상변화 물질막 패턴(270)이 결정화될 수 있고, 이에 따라 상기 상변화 메모리 소자 내의 정보가 손실될 수 있다. 즉, 상변화 물질막 패턴(270)에 전류가 흐르지 않을 때, 상변화 물질막 패턴(270)이 비정질 상태 또는 결정질 상태를 유지하는 특성을 열 안정성 또는 데이터 유지(retention) 특성이라고 한다. 일반적으로, 상변화 물질막 패턴(270)이 비교적 낮은 결정화 온도 및 용융 온도를 가지는 경우, 열 안정성 특성이 불량하다.
본 발명의 실시예에 따른, 상변화 물질막 패턴(270)은 빠른 결정화 속도 및 열 안정성을 동시에 가질 수 있다. 이에 따라, 상변화 물질막 패턴(270)을 포함하는 상기 상변화 메모리 소자는 빠른 쓰기 속도 및 우수한 데이터 유지(retention) 특성을 가질 수 있다.
상변화 메모리 유닛의 형상은 도 1에 의해서 제한되지 않으며, 필요에 따라서 다양한 형상을 가질 수 있다. 다른 구조를 갖는 상변화 메모리 유닛는 도 2 내지 도 6에서 설명한다.
도 2는 다른 예시적인 실시예들에 따른 상변화 메모리 유닛을 설명하기 위한 단면도이다. 도 2는 스페이서(175)를 제외하면, 도 1에 도시된 상변화 메모리 유닛과 실질적으로 유사하다. 상기 상변화 메모리 유닛에서 하부 전극(184)의 상부에는 스페이서(175)가 배치될 수 있다. 이에 따라, 스페이서(175) 상에 형성된 상변화 물질막 패턴(271)과 하부 전극(184)의 접촉 면적이 감소될 수 있으며, 가열 효율이 향상될 수 있다.
도 3은 또 다른 예시적인 실시예들에 따른 상변화 메모리 유닛을 설명하기 위한 단면도이다. 도 3은 상변화 물질막 패턴(272)의 형상을 제외하면, 도 1에 도시된 상변화 메모리 유닛과 실질적으로 동일하거나 유사하다. 상기 상변화 메모리 유닛에서, 상변화 물질막 패턴(272)은 하부 전극(184) 상에 "U"자 형상으로 형성될 수 있다. 이에 따라, 상변화 물질막 패턴(272)의 체적이 감소할 수 있으며, 이의 상변태에 필요한 열이 감소할 수 있다.
도 4은 또 다른 예시적인 실시예들에 따른 상변화 메모리 유닛을 설명하기 위한 단면도이다. 도 4는 상변화 물질막 패턴(273) 및 하부 전극(185)의 형상을 제외하면, 도 1에 도시된 상변화 메모리 유닛과 실질적으로 동일하거나 유사하다. 상기 상변화 메모리 유닛에서, 하부 전극(185)은 플러그(도시되지 않음) 상에 "U"자 형상으로 형성될 수 있으며, 상변화 물질막 패턴(273)은 하부 전극(185) 상에 균일한 두께로 형성될 수 있다. 이에 따라, 상변화 물질막 패턴(273)과 하부 전극(185)이 접촉하는 면적을 감소시킬 수 있다. 또한, 하부 전극(185)이 상부 단면적을 감소시켜 가열 효율을 향상시킬 수 있다.
도 5는 또 다른 예시적인 실시예들에 따른 상변화 메모리 유닛을 설명하기 위한 단면도이다. 도 5는 식각 저지막(183)을 제외하면, 도 1에 도시된 상변화 메모리 유닛과 실질적으로 동일하거나 유사하다. 즉, 식각 저지막(183)은 하부 전극(184)과 상변화 물질막 패턴(275) 사이에 위치하며, 식각 저지막(183)을 관통하는 미세한 콘택홀을 통해서, 상기 하부 전극(184)과 상변화 물질막 패턴(275)이 접촉한다. 이에 따라, 이들이 접촉하는 면적을 감소시킬 수 있으며 가열 효율을 향상시킬 수 있다.
상변화 물질막
상변화 물질막은 게르마늄(Ge), 안티몬(Sb), 텔루륨(Te) 및 적어도 한종 이상의 불순물(X)을 포함한다. 즉, 상기 상변화 물질막은 Ge-Sb-Te 시스템 내에 III족, IV족, V족 및 VI족에서 선택된 하나 이상의 불순물이 추가될 수 있다.
예시적인 실시예들에 있어서, 상기 상변화 물질막의 조성은 XaGebSbcTe1-(a+b+c)로 표시될 수 있다.
상기 불순물(X)은 붕소(B), 탄소(C), 질소(N), 산소(O), 알루미늄(Al), 실리콘(Si), 인(P) 및 황(S) 중에서 선택될 수 있다. 바람직하게, 상기 불순물은 탄소(C), 질소(N) 또는 산소(O) 중에서 선택될 수 있다. 이와 달리, 상기 불순물은 비스무트(Bi)일 수 있다.
상기 불순물의 원자 농도 a는 0 < a ≤ 0.25를 만족할 수 있다. 보다 바람직하게 상기 불순물의 원자 농도 a는 0 < a ≤ 0.20을 만족할 수 있다.
한편, 상기 게르마늄(Ge)의 원자 농도 b는 0.3 ≤ b < 0.55을 만족할 수 있다. 보다 바람직하게, 상기 게르마늄(Ge)의 원자 농도 b는 0.35 ≤ b < 0.47을 만족할 수 있다. 상기 게르마늄(Ge)의 원자 농도 b가 0.55 이상인 경우, 상기 상변화 물질막의 상변화 온도가 지나치게 높아지므로 상변화 속도가 느려질 수 있다. 또한, 상기 게르마늄(Ge)의 원자 농도 b가 0.3 미만인 경우, 상기 상변화 물질막의 비정질상이 불안정한 문제점이 있다.
또한, 상기 안티몬(Sb)의 원자 농도 c는 0.03 < c ≤ 0.15를 만족할 수 있다. 보다 바람직하게, 상기 안티몬의 원자 농도 c는 0.07 ≤ c ≤ 0.09을 만족할 수 있다. 상기 안티몬(Sb)의 원자 농도 b가 0.03 이하인 경우, 상기 상변화 물질막의 비정질상이 불안정한 문제점이 있다. 또한, 상기 안티몬(Sb)의 원자 농도 b가 0.15 초과인 경우, 상기 상변화 물질막의 결정화 속도가 느려질 수 있다. 상기 안티몬(Sb)의 원자 농도에 따른 결정화 속도 및 데이터 유지(retention) 특성(비정질상의 안정성)은 아래에서 도 9a 및 도 9b를 참조하여 다시 설명한다.
결과적으로, Ge-Sb-Te 시스템에 불순물(X)이 첨가된 상기 상변화 물질막에 있어서, 상기 안티몬(Sb)의 원자 농도 c가 0.03 초과이고 0.15 이하이며, 상기 불순물(X)의 원자 농도 a가 0.25 이하인 경우, 상기 상변화 물질막은 우수한 결정화 속도 및 열 안정성을 가질 수 있다.
다른 예시적인 실시예들에 있어서, 상기 상변화 물질막은 2개 이상의 불순물을 포함하며, 이의 조성은 Xa1Ya2GebSbcTe1-(a1+a2+b+c)로 표시될 수 있다.
상기 제1 불순물(X) 및 상기 제2 불순물(Y)은 붕소(B), 탄소(C), 질소(N), 산소(O), 알루미늄(Al), 실리콘(Si), 인(P) 및 황(S) 중에서 선택될 수 있다. 바람직하게, 상기 제1 불순물(X) 및 상기 제2 불순물(Y)은 탄소(C), 질소(N) 또는 산소(O) 중에서 선택될 수 있다. 이와 달리, 상기 제1 불순물(X) 또는 상기 제2 불순물(Y)은 비스무트(Bi)일 수 있다.
상기 제1 불순물의 원자 농도 a1과 상기 제2 불순물의 원자 농도 a2의 합은 0 < a1+a2≤ 0.25를 만족할 수 있다. 보다 바람직하게 상기 제1 불순물의 원자 농도 a1과 상기 제2 불순물의 원자 농도 a2의 합은 0 < a1+a2≤ 0.20을 만족할 수 있다.
한편, 상기 게르마늄(Ge)의 원자 농도 b는 0.3 ≤ b < 0.55을 만족할 수 있다. 보다 바람직하게, 상기 게르마늄(Ge)의 원자 농도 b는 0.35 ≤ b < 0.47을 만족할 수 있다.
또한, 상기 안티몬(Sb)의 원자 농도 c는 0.03 < c ≤ 0.15를 만족할 수 있다. 보다 바람직하게, 상기 안티몬의 원자 농도 c는 0.07 ≤ c ≤ 0.09을 만족할 수 있다. 상기 안티몬(Sb)의 원자 농도 b가 0.03 이하인 경우, 상기 상변화 물질막의 비정질상이 불안정한 문제점이 있다. 또한, 상기 안티몬(Sb)의 원자 농도 b가 0.15 초과인 경우, 상기 상변화 물질막의 결정화 속도가 느려질 수 있다.
예시적인 실시예들에 있어서, Ge-Sb-Te 시스템에 2 종류의 불순물들(X, Y)이 첨가된 상기 상변화 물질막에 있어서도, 상기 안티몬(Sb)의 원자 농도 c가 0.03 초과이고 0.15 이하이며, 상기 불순물들의 원자 농도의 합 a1+a2이 0.25 이하인 경우, 상기 상변화 물질막은 우수한 결정화 속도 및 열 안정성을 가질 수 있다.
도 6은 본 발명의 예시적인 실시예에 따른 상변화 물질막 및 비교 실시예에 따른 상변화 물질막의 비정질 상태에서 열 안정성을 나타내는 그래프이다. 한편, 도 7a는 GST 물질의 조성을 설명하기 위한 Ge-Sb-Te 3상 상태도이다.
도 6에서, X축은 온도를 1/kT로 나타내고, 이때 T는 온도를 의미하며 k는 볼츠만 상수이다. Y축은 결정화 시간을 로그(log) 스케일로 표시하여, 상기 온도(T)에서 비정질의 상변화 물질막이 결정화되는 시간을 나타낸다.
즉, 상기 그래프에서, Y축의 값이 클 수록, 상기 상변화 물질막의 열 안정성이 우수함을 의미한다. 일반적으로, 상기 상변화 물질막이 상변화 메모리에 사용될 때, 상기 비정질의 상변화 물질막이 전류의 인가없이 결정화되는 시간(데이터 유지(retention) 특성)은 10년을 기준으로 한다. 즉, 상기 결정화 시간이 10년에 해당하는 온도가 높을 수록, 상기 상변화 물질막의 열 안정성이 우수함을 의미한다.
한편, 도 6에서 본 발명의 실험예 1은 Ge0.39Sb0.088Te0.522의 조성을 갖는 GST 물질에 탄소가 첨가된 상변화 물질막을 나타낸다. 즉, 본 발명의 실험예 1의 조성은 Ca(Ge0.39Sb0.088Te0.522)(1-a)으로 표시될 수 있으며, 이때 탄소의 원자 농도 a는 0 < a ≤ 0.2을 만족한다. 한편, 비교 실험예 1은 비교 실시예에 따라 불순물이 첨가되지 않은 Ge2Sb2Te5조성의 상변화 물질막을 나타내며, 비교 실험예 2는 비교 실시예에 따라 불순물이 첨가되지 않은 GeTe 조성의 상변화 물질막을 나타내고, 비교 실험예 3은 비교 실시예에 따라 불순물이 첨가되지 않은 Ge1Sb2Te4조성의 상변화 물질막을 나타낸다. 도 7에 도시된 바와 같이, 상기 Ge2Sb2Te5,GeTe및 Ge1Sb2Te4은 3상 상태도에서 Sb2Te3-GeTe연결선(tie line) 상에 위치하는 조성이다.
도 6의 실험 결과에 의하면, 본 발명의 실험예 1의 상변화 물질막은 약 70ㅀC의 온도에서, 비교 실험예 1 내지 3의 상변화 물질막보다 긴 결정화 시간을 가진다. 즉, 본 발명의 예시적인 실시예들에 따른 상변화 물질막은 약 70ㅀC의 온도에서 비교 실험예들보다 우수한 열 안정성을 나타낸다.
도 8a 및 도 8b는 본 발명의 예시적인 실시예에 따른 상변화 물질막 및 비교 실시예에 따른 상변화 물질막의 결정화 속도를 나타내는 그래프이다.
도 8a 및 도 8b에서, X축은 결정화 레이저의 조사 시간(irradiation time)을 나타내고, Y축은 결정화 레이저의 세기를 나타낸다. 또한, 도 8a는 본 발명의 실험예 1에서, Ge0.39Sb0.088Te0.522의 조성을 갖는 GST 물질에 탄소가 첨가된 상변화 물질막의 결정화 속도를 측정한 결과이고, 도 8b는 비교 실험예 2에 따라 불순물이 첨가되지 않은 GeTe의 결정화 속도를 나타낸 결과이다. 한편, 그래프 내에서 X는 결정화 되지 않은 지점을 의미하고, Δ는 레이저 조사에 의해서 상변화 물질막의 손상된 지점을 의미하며, o는 레이저 조사에 의해서 결정화된 지점을 의미한다.
도 8a를 참조하면, 본 발명의 예시적인 실시예에 따른 조성의 상변화 물질막은 10ns의 비교적 짧은 레이저 조사 시간에서도 결정화가 진행되었다. 한편, 도 8b를 참조하면 낮은 레이저 조사 에너지 및 짧은 결정화 시간에서 상변화 물질의 결정화가 진행되지 않았다. 즉, 본 발명의 실시예에 따른 상변화 물질막은 비교 실시예와 비교하여 보다 빠른 경정화 속도를 가지는 것을 확인했다.
표 1은 본 발명의 예시적인 실시예에 따른 상변화 물질막 및 비교 실시예에 따른 상변화 물질막의 열 안정성 및 결정화 시간를 정리한 표이다.
본 발명의 실험예 1은 Ge0.39Sb0.088Te0.522의 조성을 갖는 GST 물질에 탄소가 첨가된 상변화 물질막이고, 본 발명의 실험예 2는 N0.05Ge0.38Sb0.095Te0.475의 조성을 갖는 상변화 물질막이며, 본 발명의 실험예 3은 Bi0.1Ge0.405Sb0.045Te0.45의 조성을 갖는 상변화 물질막이다. 한편, 비교 실험예 1 내지 3은 Ge2Sb2Te5,GeTe및 Ge1Sb2Te4은 불순물을 포함하지 않으며, 본 발명의 실시예들보다 높은 Sb 원자 농도를 가진다.
10년 보장온도는 각각의 조성의 상변화 물질막을 형성한 후, 결정화 온도(Tc) 이하에서 상기 상변화 물질막이 비정질 상태에서 결정질 상태로 변화하는데 걸리는 시간을 측정하였다. 이에 따라, 상기 상변화 물질막이 10년 동안 비정질 상태에서 결정질 상태로 변화하지 않고 유지될 수 있는 최고 온도를 결정했다. 즉, 10년 보장온도가 높을수록 열 안정성이 높아진다.
한편, 결정화 시간은 각각의 조성의 상변화 물질막을 형성한 후, 일정한 강도의 레이저를 조사하여 상기 상변화 물질막이 비정질 상태에서 결정질 상태로 변화하는데 걸리는 시간을 측정했다. 즉, 결정화 시간이 짧을수록 상기 상변화 물질막의 결정화 속도가 빨라지고, 이를 이용하는 상변화 반도체 소자의 쓰기 속도가 향상된다.
　 10년 보장온도 결정화 시간
본 발명의 실험예 1 75ㅀC 10ns
본 발명의 실험예 2 75ㅀC 10ns
본 발명의 실험예 3 40ㅀC 10ns
비교 실험예 1(Ge2Sb2Te5) 67ㅀC 150ns
비교 실험예 2(GeTe) -7ㅀC 30ns
비교 실험예 3(Ge1Sb2Te4) -1ㅀC 10ns
표 1을 참조하면, 본 발명의 실시예에 따른 상변화 물질막은 비교 실시예에 따른 상변화 물질막과 비교하여 우수한 결정화 속도 및 열 안정성을 가지는 것을 확인할 수 있다. 특히, 탄소 또는 질소를 불순물로 포함하는 본 발명의 실시예 1 및 2는 비교 실시예들보다 높은 10년 보장온도를 갖는 동시에 비교 실시예들과 동일하거나 보다 짧은 결정화 시간을 갖는다.
도 9a는 본 발명의 실시예에 따른 안티몬(Sb) 조성 변화에 따른 상변화 물질막의 결정화 시간을 나타낸 그래프이고, 도 9b는 본 발명의 실시예에 따른 안티몬(Sb) 조성 변화에 따른 상변화 물질막의 10년 보장 온도를 나타낸 그래프이다.
상기 상변화 물질막은 게르마늄(Ge), 안티몬(Sb), 텔루륨(Te)을 포함하며, 탄소(C)가 불순물로 첨가되었다. 한편, 상기 탄소를 제외한 Ge, Sb 및 Te의 조성은 도 7의 3상 상태도(Ge-Sb-Te 시스템)에서 GeTe와 Sb2Te3를 연결하는 조성선(tie line) 상에 위치할 수 있으며, Sb의 함량은 각각의 실험예에서 변경되었다. 즉, 상기 상변화 물질막의 조성은 Xa(GeTe)d(Sb2Te3)e로 표시될 수 있다.
도 9a를 참조하면, Sb의 조성이 증가함에 따라 상기 상변화 물질막의 결정화 시간이 변화한다. Sb의 조성이 0 내지 0.07 사이일 때, Sb 조성이 증가할수록 결정화 시간이 감소하고, Sb의 조성이 0.09 내지 0.2 사이일 때, Sb 조성이 증가할수록 결정화 시간이 증가한다. 즉, Sb의 조성 0.09를 기준으로 결정화 시간의 경향성이 변화되었으며, Sb의 조성 0을 초과하고 0.09이하에서 30ns 이하의 결정화 시간을 가진다.
한편, 일반적인 상변화 메모리 소자에서 100ns 이하의 결정화 시간을 요구한다. 도 9a를 참조하면, 상기 결정화 시간 조건을 만족하기 위해서는, Sb의 조성이 0을 초과하고 0.15 이하를 만족해야 한다.
도 9b를 참조하면, 상기 안티몬(Sb)의 조성이 증가함에 따라 상기 상변화 물질막의 10년 보장 온도도 증가한다. 상기 안티몬의 조성이 원자비를 기준으로 0.03 이하일 때, 상기 상변화 물질막의 10년 보장 온도가 급격하게 감소된다. 특히, 상기 상변화 물질막은 상기 안티몬의 조성이 원자비를 기준으로 0.07 이상일 때, 70ㅀC이상의 10년 보장 온도를 가질 수 있다.
결과적으로, 불순물을 포함하는 Ge-Sb-Te 시스템에서, 상기 안티몬(Sb)의 조성이 원자비를 기준으로 약 0.03 초과이고, 약 0.15 이하일 때, 상기 상변화 물질막은 우수한 결정화 속도 및 우수한 열 안정성을 동시에 가질 수 있다. 보다 바람직하게 상기 안티몬(Sb)의 조성이 원자비를 기준으로 약 0.07 이상이고, 약 0.09 이하일 때, 약 70ㅀC이상의 10년 보장 온도 및 30ns 이하의 결정화 시간을 가질 수 있다.
도 7b는 GST 물질의 조성을 설명하기 위한 Ge-Sb-Te 3상 상태도이다. 도 7b를 참조하며 본 발명의 상변화 물질막을 다시 설명한다.
본 발명에 따른 상변화 물질막은 게르마늄(Ge), 안티몬(Sb), 텔루륨(Te) 및 적어도 한 종류 이상의 불순물(X)을 포함한다. 즉, 상기 상변화 물질막은 Ge-Sb-Te 시스템 내에 III족, IV족, V족 및 VI족에서 선택된 하나 이상의 불순물이 추가될 수 있다. 상기 상변화 물질막에서 불순물을 제외한 게르마늄(Ge), 안티몬(Sb), 텔루륨(Te)의 조성을 3상 상태도를 참고하여 다시 설명할 수 있다.
도 7b에서, 본 발명에 따른 게르마늄(Ge), 안티몬(Sb), 텔루륨(Te)의 조성은 복수의 조성선들에 의해서 정의될 수 있다.
예를 들어, 제1 조성선(L1)은 안티몬(Sb)의 원자 농도가 약 0.03인 조성들을 연결한 선이다. 제2 조성선(L2)은 안티몬(Sb)의 원자 온도가 약 0.15인 조성들을 연결한 선이다. 제3 조성선(L3)는 게르마늄(Ge)의 원자 농도가 약 0.3인 조성을 연결한 선이다. 제4 조성선(L4)은 게르마늄(Ge)의 원자 농도가 약 0.55인 조성을 연결한 선이다.
상기 상변화 물질막은 게르마늄(Ge), 안티몬(Sb) 및 텔루륨(Te)의 삼성분계 상태도에서, 제1 내지 제4 조성선들(L1, L2, L3, L4)에 의해서 둘러싸인 영역으로 정의될 수 있으며, 이에 추가적으로 적어도 하나의 불순물을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 불순물은 붕소(B), 탄소(C), 질소(N), 산소(O), 알루미늄(Al), 실리콘(Si), 인(P) 및 황(S) 중에서 선택될 수 있다. 또한 상기 불순물은 약 0 내지 약 0.25의 원자 농도를 포함할 수 있다.
예시적인 일 실시예에 있어서, 상기 상변화 물질막은 게르마늄(Ge), 안티몬(Sb) 및 텔루륨(Te)의 삼성분계 상태도에서, GeTe와 Sb2Te3를 직선으로 연결하는 제5 조성선(L5)에 중첩될 수 있다. 즉, 상기 제1 내지 제4 조성선들(L1, L2, L3, L4)에 의해서 정의된 영역 내에서, 상기 제5 조성선(L5)과 중첩될 수 있다. 이러한 조성에서 보다 안정적인 특성을 가질 수 있다.
상변화 물질막의 형성방법
앞서 설명한 조성의 상변화 물질막은 스퍼터링 공정, 화학 기상 증착(CVD) 공정, 사이클링 화학 기상 증착(cyclic CVD) 공정 및 원자층 증착(ALD) 공정 등과 같은 다양한 공정을 통해서 형성될 수 있다. 특히, 상기 ALD 공정을 통해서, 상기 상변화 물질막을 형성하는 경우, 각각의 소스 주입 시간 또는 각각의 소스 주입 사이클 변경을 통해서 원하는 조성의 상변화 물질막을 안정적으로 형성할 수 있다. 또한, 상기 ALD 공정의 경우 스텝 커버리지가 우수하므로, 예를 들어 20nm 이하의 좁은 폭을 갖는 홀 내에도 상기 상변화 물질막을 용이하게 형성할 수 있다.
도 10a 및 도 10b은 본 발명의 실시예에 따른 상변화 물질막의 형성 방법을 나타내는 그래프이다. 도 10a 및 도 10b에서 X축은 각각의 소스의 공급 시간을 나타내고, Y축은 각각의 소스의 공급량을 나타낸다.
본 발명의 실시예에 따른 상변화 물질막의 형성방법은 상변화 물질을 증착하기 위해 필요한 소스를 공정 챔버로 공급(Feeding)하고 퍼지(Purge)하는 것을 반복하여 실시하는 원자층 증착법(ALD)을 통해서 수행할 수 있다.
도 10a에 도시된 바와 같이, 소스 공급 단계(S1, S2, S3)에서는 Ge 소스, Sb 소스 또는 Te 소스 중에서 선택된 하나가 반응 챔버로 공급될 수 있다. 예시적인 일 실시예에 있어서, 반응 가스도 함께 공급될 수 있다. 상기 소스 가스는 상기 반응 가스와 반응하여 Ge, Sb 또는 Te 물질막을 형성할 수 있다. 다른 예시적인 일 실시예에 있어서, 상기 반응 가스를 공급하는 대신에 플라즈마를 형성하여 상기 소스 가스를 반응시킬 수도 있다. 이와 달리, 상기 반응 가스는 상기 소스 가스를 공급하는 단계와는 별도로 공급될 수 있다. 즉, 상기 반응 가스 공급 단계와 상기 소스 가스 공급 단계는 시간적으로 중첩되지 않을 수도 있다.
또한, 퍼지 단계(P1, P2, P3, P4)가 상기 소스 공급 단계들(S1, S2, S3) 사이에 배치될 수 있다. 상기 퍼지 단계에서 소스 가스는 공급되지 않고, 상기 공정 챔버 내부의 소스 가스를 제거할 수 있다.
한편, 상기 상변화 물질막 내에 불순물을 주입하기 위해서, 불순물 소스 가스 주입 단계(D1)가 추가적으로 배치될 수 있다. 상기 불순물 소스 가스는 붕소(B), 탄소(C), 질소(N), 산소(O), 알루미늄(Al), 실리콘(Si), 인(P) 및 황(S)을 포함하는 가스일 수 있다. 또한, 상기 불순물 소스 가스를 주입할 때, 상기 챔버 내부에 플라즈마를 형성할 수도 있다. 일 실시예에 있어서, 상기 불순물 소스 가스 주입 단계는 상기 소스 가스 주입 단계와 별도로 배치되거나, 상기 소스 가스 주입 단계에서 함께 주입될 수도 있다.
도 10a에 도시된 바와 같이, 상기 Ge 소스를 공급하는 단계, 상기 Sb 소스를 공급하는 단계 및 상기 Te 소스를 공급하는 단계는 순차적으로 배치될 수 있으나, 그 순서는 공정에 따라 변경될 수도 있다.
도 10b를 참조하면, 상기 Ge 소스를 공급하는 단계, 상기 Te 소스를 공급하는 단계 및 이들 사이에 배치된 퍼지 단계를 포함하는 제1 사이클을 수행하여, GexTe(1-x)를 기판 상에 형성할 수 있다. 또한, 상기 Te 소스를 공급하는 단계, 상기 Sb 소스를 공급하는 단계 및 이들 사이에 배치된 퍼지 단계를 포함하는 제2 사이클을 수행하여, SbyTe(1-y)를 형성하여, GST 물질막을 형성할 수 있다.
예시적인 실시예에 있어서, x= 0.5이고, y=0.4일 수 있으며, 즉 상기 제1 사이클에서 GeTe가 형성될 수 있으며, 상기 제2 사이클에서 Sb2Te3가 형성될 수 있다.
본 발명의 상변화 물질막의 조성의 경우, 상기 Sb가 미량으로 첨가되므로, 상기 Sb2Te3를 형성하는 상기 제2 사이클을 1회 수행하는 것에 대응하여 상기 GeTe를 형성하는 상기 제1 사이클을 적어도 2회 이상 수행할 수도 있다.
또한, 불순물 소스 가스 주입 단계(D1, D2)는 상기 제1 사이클 및/또는 상기 제2 사이클에 포함될 수 있으며, 상기 GST 물질막 내에 불순물을 주입할 수 있다.
일 실시예에 있어서, 상기 소스 가스 주입 단계 및 상기 퍼지 단계에서 상기 챔버 내부의 압력은 일정하게 유지될 수 있다. 다른 일 실시예에 있어서, 저온 증착 특성 향상 및 조성 균일성을 유지하기 위해서, 상기 소스 가스 주입 단계에서 상기 챔버 내부의 압력을 상기 퍼지 단계에서 챔버 내부의 압력보다 높게 설정할 수도 있다.
한편, 상기 Ge 소스는 예를 들어, Ge(CH3)4,Ge(C2H5)4,Ge(n-C4H9)4,Ge(i-C4H9)4,Ge(C6H5)4,Ge(CH2=CH)4,Ge(CH2CH=CH2)4,Ge(CF2=CF)4,Ge(C6H5CH2CH2CH2)4,Ge(CH3)3(C6H5),Ge(CH3)3(C6H5CH2),Ge(CH3)2(C2H5)2,Ge(CH3)2(C6H5)2,GeCH3(C2H5)3,Ge(CH3)3(CH=CH2),Ge(CH3)3(CH2CH=CH2),Ge(C2H5)3(CH2CH=CH2),Ge(C2H5)3(C5H5),Ge(CH3)3H,Ge(C2H5)3H,Ge(i-C3H7)H3,Ge(C3H7)3H,Ge(C4H9)3H,Ge(t-C4H9)H3,Ge(N(CH3)2)4,Ge(N(CH3)(C2H5))4, Ge(N(C2H5)2)4, Ge(N(i-C3H7)2)4, 및 Ge(N(Si(CH3)3)2)4 중 어느 하나 또는 이들의 조합을 포함할 수 있다.
상기 Te 소스는 예를 들어, Te(CH3)2, Te(CH(CH3)2), Te(C2H5)2, Te(n-C3H7)2, Te(i-C3H7)2, Te(C4H9), Te(t-C4H9)2, Te(i-C4H9)2, Te(CH2=CH)2, Te(CH2CH=CH2)2, Te(N(Si(CH3)3)2)2 중 어느 하나 또는 이들의 조합을 포함할 수 있다.
한편, 상기 Sb 소스는 Sb(CH3)3, Sb(C2H5)3, Sb(C3H7)3, Sb(i-C3H7)3, Sb(n-C3H7)3, Sb(i-C4H9)3, Sb(t-C4H9)3, Sb(N(CH3)2)3, Sb(N(CH3)(C2H5))3, Sb(N(C2H5)2)3, Sb(N(i-C3H7)2)3, Sb(N(Si(CH3)3)2)3 중 어느 하나 또는 이들의 조합을 포함할 수 있다.
상변화 메모리 소자의 제조 방법
도 11 내지 도 34는 예시적인 실시예들에 따른 상변화 메모리 소자의 제조 방법을 설명하기 위한 단면도들이다. 구체적으로, 도 11, 13, 15, 17, 19, 21, 23, 25, 27, 29, 31 및 33은 상변화 메모리 소자를 제1 방향을 따라 절단한 단면도들이고, 도 12, 14, 16, 18, 20, 22, 24, 26, 28, 30 및 32는 상변화 메모리 소자를 상기 제1 방향에 실질적으로 수직한 제2 방향을 따라 절단한 단면도들이다.
도 11 및 도 12를 참조하면, 기판(300) 상부에 이온 주입 공정을 수행함으로써 불순물 영역을 형성한 뒤, 소자 분리막 패턴(310)을 형성하여 기판(300)을 액티브 영역과 필드 영역으로 구분하고 워드 라인들(303)을 형성한다.
불순물 영역은 제1 불순물 예를 들어, 인, 비소와 같은 n형 불순물 또는 붕소, 갈륨과 같은 p형 불순물을 기판(300) 상부에 주입함으로써 형성될 수 있다. 일 실시예에 있어서, 상기 제1 불순물은 n형 불순물이다. 한편, 상기 불순물 영역 하부에는 상기 제1 불순물과는 다른 도전형의 불순물이 도핑된 웰 영역(도시되지 않음)이 더 형성될 수도 있다.
예시적인 실시예들에 있어서, 소자 분리막 패턴(310)은 얕은 트렌치 소자 분리(Shallow Trench Isolation: STI) 공정에 의해 형성될 수 있다. 즉, 기판(300) 상에 트렌치들(305)을 형성하고, 트렌치들(305)을 충분히 채우는 소자 분리막(도시하지 않음)을 기판(300) 상에 형성한 후, 기판(300) 상면이 노출될 때까지 상기 소자 분리막을 평탄화함으로써 형성할 수 있다. 상기 소자 분리막은 예를 들어 BPSG, PSG, USG, SOG, FOX, TEOS, PE-TEOS, HDP-CVD 산화물 등과 같은 실리콘 산화물을 사용하여 형성할 수 있다. 예시적인 실시예들에 있어서, 상기 평탄화 공정은 화학 기계적 연마(CMP) 공정 및/또는 에치 백(etch back) 공정을 통해 수행될 수 있다. 예시적인 실시예들에 있어서, 소자 분리막 패턴(310)은 기판(300) 상면에 평행한 제1 방향으로 연장되고, 상기 제1 방향에 실질적으로 수직한 제2 방향을 따라 복수 개로 형성될 수 있다. 이에 따라, 기판(300)의 상기 액티브 영역 역시 상기 제1 방향으로 연장되고 상기 제2 방향을 따라 복수 개로 형성될 수 있다.
예시적인 실시예들에 있어서, 소자 분리막 패턴(310)은 상기 불순물 영역의 저면보다 낮은 저면을 갖도록 형성될 수 있으며, 이에 따라, 상기 액티브 영역 상부에 형성된 상기 불순물 영역이 소자 분리막 패턴(310)에 의해 분리되어 복수 개의 워드 라인들(303)을 형성할 수 있다. 예시적인 실시예들에 있어서, 각 워드 라인들(303)은 상기 제1 방향으로 연장되고, 상기 제2 방향을 따라 복수 개로 형성될 수 있다.
도 13 및 도 14를 참조하면, 기판(300) 및 소자 분리막 패턴(310) 상에 상기 각 제1 및 제2 방향들을 따라 일정한 간격으로 배열된 복수의 제1 콘택 홀들(325)이 형성된 제1 층간 절연막(320)을 형성한다. 이때, 제1 콘택 홀들(325)은 제1 콘택 어레이를 형성할 수 있다.
제1 콘택 홀들(325)은 기판(300) 상에 제1 층간 절연막(320)을 형성한 뒤, 워드 라인들(303)의 상면을 노출시키도록 제1 층간 절연막(320)을 예를 들어, 이방성 식각함으로써 형성할 수 있다.
한편, 제1 층간 절연막(320)은 예를 들어, 산화물, 질화물 등과 같은 절연 물질을 포함하도록 형성할 수 있다.
도 15 및 도 16을 참조하면, 제1 콘택 홀들(325)을 채우는 다이오드(330) 및 오믹 패턴(340)을 순차적으로 형성한다.
예시적인 실시예들에 있어서, 다이오드(330)는 기판(300)의 노출된 워드 라인들(303) 상면을 씨드막으로 사용하는 선택적 에피택시얼 공정을 수행하여 제1 콘택 홀들(325)을 채우는 실리콘막을 형성하고, 상기 실리콘막의 하부 및 상부에 각각 제2 및 제3 불순물들을 주입함으로써 형성할 수 있다. 이에 따라, 상기 실리콘막의 하부 및 상부는 각각 하부 다이오드막(332) 및 상부 다이오드막(334)으로 정의될 수 있으며, 하부 다이오드막(332)의 경우 워드 라인들(303)의 상면과 접촉할 수 있다. 한편, 상기 제2 및 제3 불순물들을 주입하기 이전에, 상기 실리콘막의 상면에 대하여 평탄화 공정을 더 수행함으로써 다이오드(330)의 상면이 제1 층간 절연막(320)의 상면과 동일한 높이를 갖도록 형성할 수 있다.
일 실시예에 있어서, 상기 제2 불순물은 예를 들어, 인, 비소와 같은 n형 불순물이고, 상기 제3 불순물은 예를 들어, 붕소, 갈륨과 같은 p형 불순물이다.
오믹 패턴(340)은 다이오드(330)와 후속하여 형성되는 콘택 플러그(360) 사이의 접촉 저항을 감소시키기 위한 것으로서, 예시적인 실시예들에 있어서 다이오드(330) 및 제1 층간 절연막(320) 상에 금속막(미도시)을 형성하고, 열처리를 통해 상기 금속막과 다이오드(330)의 실리콘 성분을 반응시킴으로써 형성할 수 있다. 상기 금속막은 예를 들어, 코발트, 니켈, 텅스텐과 같은 금속을 포함하도록 형성할 수 있으며, 이에 따라 오믹 패턴(340)은 코발트 실리사이드, 니켈 실리사이드, 텅스텐 실리사이드와 같은 금속 실리사이드를 포함하도록 형성될 수 있다. 이후 상기 금속막 중 미반응 부분은 제거한다.
이와는 달리, 예시적인 실시예들에 있어 오믹 패턴(340)은 다이오드(330) 상부에 금속 이온을 직접 주입함으로써 형성할 수도 있으며, 경우에 따라 형성하지 않고 생략할 수도 있다.
한편, 다이오드(330) 및 오믹 패턴(340)은 각각 제1 콘택 홀들(325) 내에 형성되기 때문에, 상기 제1 및 제2 방향들을 따라 각각 복수 개로 형성되어 다이오드 어레이 및 오믹 패턴 어레이를 형성할 수 있다.
도 17 및 도 18을 참조하면, 도 13 및 도 14를 참조로 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 수행함으로써, 제1 층간 절연막(320) 및 오믹 패턴들(340) 상에 상기 각 제1 및 제2 방향들을 따라 일정한 간격으로 배열된 복수 개의 제2 콘택 홀들(355)이 형성된 제2 층간 절연막(350)을 형성한다.
즉, 제2 콘택 홀들(355)은 제1 층간 절연막(320) 및 오믹 패턴들(340) 상에 예를 들어, 산화물, 질화물 등과 같은 절연 물질을 사용하여 제2 층간 절연막(350)을 형성한 후, 제2 층간 절연막(350)을 오믹 패턴들(340)의 상면을 노출시키도록 예를 들어, 이방성 식각함으로써 형성할 수 있다. 이때, 제2 콘택 홀들(355)은 제2 콘택 홀 어레이를 형성할 수 있다.
도 19 및 도 20을 참조하면, 제2 콘택 홀들(355)을 채우는 콘택 플러그(360)를 형성한다. 이에 따라, 콘택 플러그(360)는 상기 제1 및 제2 방향들을 따라 각각 복수 개로 형성되어 콘택 플러그 어레이를 형성할 수 있다.
예시적인 실시예들에 있어서, 콘택 플러그(360)는 제2 콘택 홀들(355)에 의해 노출된 오믹 패턴들(340)의 상면, 제2 콘택 홀들(355)의 측벽 및 제2 층간 절연막(350)의 상면 상에 제1 배리어막(도시하지 않음)을 형성하고, 이어, 제2 콘택 홀들(355)의 나머지 부분을 충분히 매립하는 제1 도전막(도시하지 않음)을 상기 제1 배리어막 상에 형성한 뒤, 상기 제1 배리어막 및 제1 도전막의 상부를 제2 층간 절연막(350)의 상면이 노출될 때까지 평탄화함으로써 형성할 수 있다. 그러므로 콘택 플러그(360)는 제1 배리어막 패턴(362) 및 제1 도전막 패턴(364)을 포함하도록 형성될 수 있으며, 제1 배리어막 패턴(362)은 제1 도전막 패턴(364)의 측벽 및 저면을 감싸도록 형성될 수 있다.
상기 제1 배리어막은 예를 들어, 티타늄, 티타늄 질화물 등과 같은 금속 또는 금속 질화물을 사용하여 형성할 수 있고, 상기 제1 도전막은 예를 들어, 구리, 텅스텐, 알루미늄 등과 같은 저항 금속을 사용하여 형성할 수 있다.
다만, 콘택 플러그(360)는 경우에 따라 형성하지 않고 생략할 수도 있다.
도 21 및 도 22를 참조하면, 콘택 플러그(360)의 상면을 부분적으로 노출시키는 제1 개구(371)를 갖는 제3 층간 절연막(370)을 제2 층간 절연막(350) 상에 형성하고, 제1 개구(371)의 측벽 및 콘택 플러그(360), 제2 층간 절연막(350) 및 제3 층간 절연막(370)의 상면 상에 하부 전극막(380)을 형성한다.
예시적인 실시예들에 있어서, 제1 개구(371)는 상기 제1 방향으로 복수 개가 형성되며, 상기 제2 방향으로 연장될 수 있다. 이때, 상기 제1 방향으로 서로 인접하는 2개의 콘택 플러그들(360)은 하나의 제1 개구(371)에 의해 노출될 수 있다.
하부 전극막(380)은 금속 화합물, 예를 들어 금속, 금속 질화물 또는 금속 실리콘 질화물을 포함하도록 형성할 수 있고, 제1 개구(371)에 의해 노출된 콘택 플러그들(360) 및 제2 층간 절연막(350)의 상면, 제1 개구(371)의 측벽 및 제3 층간 절연막(370)의 상면 상에 컨포멀하게(conformally) 형성될 수 있다.
한편, 제3 층간 절연막(370)은 예를 들어, 산화물, 질화물 등과 같은 절연 물질을 포함하도록 형성할 수 있다.
도 23 및 도 24를 참조하면, 하부 전극막(380) 상에 스페이서(400)를 형성한 뒤, 스페이서(400)를 식각 마스크로 사용하여 하부 전극막(380)을 식각함으로써 하부 전극막 패턴(382)을 형성한다.
스페이서(400)는 하부 전극막(380) 상에 스페이서막(도시하지 않음)을 형성한 후, 상기 스페이서막을 예를 들어 이방성 식각함으로써 형성할 수 있다. 이에 따라, 스페이서(400)는 제1 개구(371)의 측벽 내에 2개가 형성되며, 제1 개구(371)가 상기 제1 방향을 따라 복수 개로 형성되므로 스페이서(400) 역시 상기 제1 방향을 따라 복수 개가 형성될 수 있다.
따라서 하부 전극막 패턴(382)도 제1 개구(371)의 측벽에 상기 제2 방향으로는 연장되고, 상기 제1 방향을 따라 복수 개가 형성될 수 있다. 이때, 하부 전극막(380)이 상술한 바와 같이 제1 개구(371)의 측벽 및 제1 개구(371)에 의해 노출된 콘택 플러그(360) 상면에 컨포멀하게 형성되기 때문에, 각 하부 전극막 패턴들(382)은 상기 제1 방향으로 절단한 단면이 L자 형상 또는 J자 유사한 형상을 가지도록 형성될 수 있다. 하부 전극막 패턴(382)이 L자 형상의 단면을 가짐에 따라, 후속하여 형성되는 상변화 물질막 패턴(470)과의 접촉 면적보다 콘택 플러그(360)와의 접촉 면적이 상대적으로 커지게 되어 작은 전류로도 상변화 물질막 패턴(470)을 효율적으로 가열할 수 있다.
한편, 상기 스페이서막은 예를 들어, 산화물, 질화물 등과 같은 절연 물질을 포함하되, 제3 층간 절연막(370)과 실질적으로 동일한 물질을 포함하도록 형성할 수 있다.
도 25 및 도 26을 참조하면, 제1 개구(371)의 나머지 부분을 충분히 채우는 제4 층간 절연막(도시하지 않음)을 노출된 콘택 플러그들(360) 및 제2 층간 절연막의(350) 상면, 스페이서들(400), 하부 전극막 패턴들(382) 및 제3 층간 절연막(370)의 상면 상에 형성하고, 하부 전극막 패턴들(382)의 상면이 노출될 때까지 이를 평탄화한다.
상기 제4 층간 절연막은 예를 들어, 산화물, 질화물 등과 같은 절연 물질을 포함하되, 제3 층간 절연막(370) 및 스페이서(400)와 실질적으로 동일한 물질을 포함하도록 형성할 수 있다. 이에 따라, 상기 제4 층간 절연막, 스페이서(400) 및 제3 층간 절연막(370)은 서로 병합될 수 있으며, 앞으로는 상기 병합된 막 구조물을 단순히 제4 층간 절연막(410)으로 통칭하기로 한다. 즉, 제4 층간 절연막(410)은 하부 전극막 패턴들(382)의 측벽을 감싸며 콘택 플러그들(360) 및 제2 층간 절연막(350) 상에 형성될 수 있다.
도 27 및 도 28을 참조하면, 상기 제2 방향으로 연장되는 포토레지스트 패턴(도시되지 않음)을 사용하는 식각 공정을 통해 하부 전극막 패턴(382)을 부분적으로 식각함으로써, 상기 제1 방향을 따라 복수 개의 하부 전극들(384)을 형성한다. 이때, 하부 전극막 패턴들(382)이 상기 제1 방향을 따라 복수 개로 형성되므로, 하부 전극들(384) 역시 상기 제1 방향을 따라 복수 개가 형성될 수 있으며, 이에 따라, 상기 제1 및 제2 방향들을 따라 각각 복수 개로 형성된 하부 전극들(384)을 포함하는 하부 전극 어레이가 형성될 수 있다.
한편, 하부 전극막 패턴(382)을 식각할 때, 제4 층간 절연막(410)도 부분적으로 식각되어 제2 개구(도시되지 않음)가 형성될 수 있으며, 이후 상기 제2 개구를 채우는 제5 층간 절연막(420)을 형성할 수 있다.
도 29 및 도 30을 참조하면, 하부 전극들(384)의 상부를 제거함으로써 리세스(415)를 형성한다.
예시적인 실시예들에 있어서, 하부 전극들(384)은 습식 식각 공정을 통해 부분적으로 제거할 수 있고, 이때, 하부 전극들(384)이 상술한 바와 같이 상기 제1 및 제2 방향들을 따라 각각 복수 개로 형성되어 하부 전극 어레이를 형성하므로, 리세스(415) 역시 상기 제1 및 제2 방향들을 따라 각각 복수 개가 형성되어 리세스 어레이를 형성할 수 있다.
도 31 및 도 32를 참조하면, 앞서 상변화 물질막의 형성 방법에서 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 수행함으로써, 각 리세스들(415)을 채우는 상변화 물질막 패턴(470)을 형성한다.
앞서 설명한 조성의 상변화 물질막은 스퍼터링 공정, 화학 기상 증착(CVD) 공정, 사이클링 화학 기상 증착(cyclic CVD) 공정 및 원자층 증착(ALD) 공정 등과 같은 다양한 공정을 통해서 형성될 수 있다. 특히, 상기 ALD 공정을 통해서, 상기 상변화 물질막을 형성하는 경우, 각각의 소스 주입 시간 또는 각각의 소스 주입 사이클 변경을 통해서 원하는 조성의 상변화 물질막을 안정적으로 형성할 수 있다.
일 실시예에 있어서, 상기 Ge 소스를 공급하는 단계, 상기 Te 소스를 공급하는 단계 및 이들 사이에 배치된 퍼지 단계를 포함하는 제1 사이클을 수행하여, GeTe를 형성하고, 상기 Ge 소스를 공급하는 단계, 상기 Sb 소스를 공급하는 단계 및 이들 사이에 배치된 퍼지 단계를 포함하는 제2 사이클을 수행하여, Sb2Te3를 형성하여, GST 물질막을 형성할 수 있다. 본 발명의 상변화 물질막의 조성의 경우, 상기 Sb가 미량으로 첨가되므로, 상기 GeTe를 형성하는 상기 제1 사이클을 수회 수행한 후, 상기 Sb2Te3를 형성하는 상기 제2 사이클을 1회 수행할 수도 있다. 또한, 불순물 소스 가스 주입 단계는 상기 제1 사이클 이후 및/또는 상기 제2 사이클 이후에 수행되어, 상기 GST 물질막 내에 불순물을 주입할 수 있다.
도 33 내지 도 34를 참조하면, 상변화 물질막 패턴들(470)의 상면을 노출시키는 제3 개구(485)를 갖는 제6 층간 절연막(480)을 제4 및 제5 층간 절연막(410, 420) 상에 형성하고, 제3 개구(485)를 채우는 상부 전극(490) 및 비트 라인(495)을 순차적으로 형성한다.
상부 전극(490)은 노출된 상변화 물질막 패턴(470) 및 제4 내지 제6 층간 절연막(410, 420, 480)의 상면 상에 제3 개구(485)를 충분히 매립하도록 제2 도전막(도시하지 않음)을 형성하고, 제6 층간 절연막(480)의 상면이 노출될 때까지 상기 제2 도전막을 평탄화한 후, 평탄화된 상기 제2 도전막의 상부를 예를 들어, 습식 식각 공정을 통해 제거함으로써 형성할 수 있다. 이에 따라, 상부 전극(490)은 상변화 물질막 패턴(470)의 상면을 커버하도록 형성될 수 있다.
이어, 이와 유사하게 상부 전극(490)의 상면 및 제6 층간 절연막(480) 상에 상기 제2 도전막 상부가 제거된 공간을 충분히 매립하도록 제3 도전막(도시하지 않음)을 형성하고, 상기 제3 도전막을 제6 층간 절연막(480)의 상면이 노출될 때까지 평탄화함으로써 비트라인(495)을 형성할 수 있다.
예시적인 실시예들에 있어서, 제3 개구(485)는 상기 제1 방향을 따라 복수 개 형성되므로, 상부 전극(490)은 역시 상기 제1 방향을 따라 복수 개 형성되어 상부 전극 열을 형성할 수 있다. 그러므로 비트 라인(495) 또한 상기 제1 방향을 따라 복수 개가 형성될 수 있다.
한편, 예시적인 실시예들에 있어서 제6 층간 절연막(480)은 산화물, 질화물 등과 같은 절연 물질을 포함하도록 형성할 수 있고, 상기 제2 도전막은 금속, 금속 질화물, 금속 실리사이드 등을 포함하도록 형성할 수 있으며, 상기 제3 도전막은 구리, 알루미늄, 텅스텐과 같은 저 저항 금속을 포함하도록 형성할 수 있다.
일 실시예에 있어서, 비트 라인(495)은 금속 질화물을 포함하는 배리어막 패턴(도시되지 않음)을 구비하도록 형성할 수도 있다.
컴퓨팅 시스템
도 35는 본 발명의 실시예에 따른 컴퓨팅 시스템을 나타내는 개념도이다.
컴퓨팅 시스템(500)은 복수 개의 프로세스를 처리하는 프로세서(510), 메인 메모리(520), 메모리 제어부(Memory controller)(530) 및 저장부(Storage)(540)를 포함한다.
메인 메모리(520)는 프로세서(510)가 처리하는 복수 개의 프로세스에 대한 컴퓨팅 연산을 위해, 저장부(540)로부터 필요한 파일을 독출하여 임시로 저장하고, 프로세스에 대한 컴퓨팅 연산의 종료 등의 원인에 의해 저장부(540)로 데이터가 옮겨지기 전까지 상기 프로세스에 대한 컴퓨팅 연산 도중의 데이터, 결과 데이터를 저장한다.
프로세서(510)의 동작 속도는 약 1ns이지만, 저장부(540)에 사용되는 하드 디스크 읽기/쓰기 속도가 약 5ms이므로, 프로세서(510)와 저장부(540) 사이에 큰 속도의 차이(access time gap)가 존재한다. 이러한 속도 차이를 극복하기 위해서 종래에는 캐시 메모리(도시되지 않음)을 이용하지만. 상기 캐시 메모리보다 큰 용량의 데이터를 다루어야 하는 경우 위에서 언급한 문제 때문에 속도 지연이 발생한다. 또한, 약 20us의 동작 속도를 갖는 SSD와 같이 FLASH를 사용하여도 속도의 차이는 보완할 수 없다.
한편, 종래에 휘발성 메모리, 이를테면 SRAM 또는 DRAM만을 컴퓨팅 연산의 메인 메모리로서 사용한 컴퓨팅 시스템에서는, 갑작스러운 전원 차단으로 인한 데이터 손실이 문제되었다. 따라서, 갑작스러운 전원 차단 등의 이벤트에도 데이터 손실이 없도록 하기 위해서는 추가적으로 비휘발성 램(Non-volatile RAM; NVRAM)로 적용한다.
본 발명의 일 실시예에 따르면, 메인 메모리(520)는 상기 복수 개의 프로세스 중 적어도 일부에 대한 컴퓨팅 연산에 있어서 메인 메모리로서 동작하는 SCM(Storage Class Memory)(521) 및 상기 복수 개의 프로세스 중 다른 일부에 대한 컴퓨팅 연산에 있어서 메인 메모리로서 동작하는 DRAM(Dynamic Random Access Memory)(522)를 포함한다. 또한, SCM(521) 및 DRAM(522)은 메모리 제어부(530)에 의해 제어될 수 있다.
여기서 DRAM(522)은 메인 메모리로서 동작할 수 있는 휘발성 메모리(volatile memory)의 일 예이며, 다른 종류로 대체될 수 있음은 물론이다. 한편, SCM(521)은 앞서 설명한 상변화 물질막을 이용한 비휘발성 메모리 소자를 포함한다.
SCM(521)는 앞서 설명한 고온 안정성 및 빠른 결정화 속도를 갖는 상변화 물질막을 포함한다. 즉, 상기 상변화 물질막은 약 70ㅀC이상의 10년 보장 온도 및 100ns 이하의 결정화 속도를 가질 수 있다. 이에 따라, 상기 상변화 물질막을 포함하는 SCM(521)은 약 1us 이하의 접근 속도(단일 셀 랜덤 엑세스의 경우, 약 100ns 이하의 접근 속도)를 가질 수 있다. 이에 따라, SCM(521)은 프로세서(510)와 저장부(540) 사이의 속도 차이를 보완할 뿐만 아니라, 갑작스러운 전원 차단으로 인한 데이터 손실이 문제를 해결할 수 있다.
상술한 컴퓨팅 시스템(500)은 대용량의 데이터를 동시에 처리하며, 빠른 동작 속도 및 신뢰성을 요구하는 서버(server)에 이용될 수 있다. 즉, 상기 상변화 메모리 소자를 상기 서버에 이용하는 경우, 프로세서(510)와 저장부(540) 사이의 속도 차이를 보완하여 보다 빨리 데이터를 처리할 수 있다. 또한, 일시적인 오류 또는 전원 차단에 의해서도 상기 상변화 메모리 소자 내의 정보가 보존될 수 있으며, 우수한 리텐션 특성으로 인해서 보다 높은 온도에서도 안정적으로 작동할 수 있다. 또한, 리텐션 특성으로 인해서, DRAM과 같은 리플레싱 작업이 생략될 수도 있다.
100, 300: 기판 103, 303: 워드 라인
305: 트렌치 110, 310: 소자 분리막 패턴
120, 320: 제1 층간 절연막 325: 제1 콘택 홀
130, 330: 다이오드 132, 332: 하부 다이오드
134, 334: 상부 다이오드 140, 340: 오믹
150, 350: 제2 층간 절연막 355: 제2 콘택 홀
160, 360: 콘택 플러그 162, 362: 제1 배리어막 패턴
164, 364: 제1 도전막 패턴 370: 제3 층간 절연막
371: 제1 개구 380: 하부 전극막
382: 하부 전극막 패턴 184, 384: 하부 전극
400: 스페이서 210, 410: 제4 층간 절연막
415: 리세스 420: 제5 층간 절연막
270, 470: 상변화 물질막 패턴 480: 제6 층간 절연막
485: 제3 개구 290, 490: 상부 전극
295, 495: 비트 라인 500: 컴퓨팅 시스템
510: 프로세서 520: 메인 메모리
530: 메모리 제어부 540: 저장부

Claims (10)

  1. 게르마늄(Ge), 안티몬(Sb), 텔루륨(Te) 및 적어도 하나 이상의 불순물을 포함하며,
    상기 불순물의 원자 농도 a는 0 < a ≤ 0.25이며,
    상기 안티몬의 원자 농도 c는 0.03 < c ≤ 0.15인 상변화 물질막.
  2. 제1항에 있어서, 상기 안티몬의 원자 농도 c는 0.07 ≤ c ≤ 0.09인 것을 특징으로 하는 상변화 물질막.
  3. 제1항에 있어서, 상기 게르마늄의 원자 농도 b는 0.3 ≤ b < 0.55인 것을 특징으로 하는 상변화 물질막.
  4. 제1항에 있어서, 상기 불순물는 붕소(B), 탄소(C), 질소(N), 산소(O), 알루미늄(Al), 실리콘(Si), 인(P) 및 황(S)에서 선택된 하나인 것을 특징으로 하는 상변화 물질막.
  5. 제1항에 있어서, 70ㅀC이하의 온도에서 10년 이상 비정질 상태를 유지하는 것을 특징으로 하는 상변화 물질막.
  6. 제1항에 있어서, 결정화 온도 이상에서 GeTe 및 Ge2Sb2Te5보다 빠른 속도로 결정화되는 것을 특징으로 하는 상변화 물질막.
  7. 제1항에 있어서, 상기 불순물은 붕소, 탄소, 질소, 산소, 알루미늄, 실리콘, 인 및 황에서 선택된 제1 불순물 및 제2 불순물을 포함하고,
    상기 제1 불순물의 원자 농도 a1과 상기 제2 불순물의 원자 농도 a2의 합은 0 < a1+a2≤ 0.2인 것을 특징으로 하는 상변화 물질막.
  8. 게르마늄(Ge), 안티몬(Sb), 텔루륨(Te) 및 적어도 하나 이상의 불순물을 포함하며,
    70ㅀC 이하의 온도에서 10년 이상 비정질 상태를 유지하며,
    결정화 온도 이상에서 GeTe 및 Ge2Sb2Te5보다 빠른 속도로 결정화되는 것을 특징으로 하는 상변화 물질막.
  9. 게르마늄(Ge), 안티몬(Sb) 및 텔루륨(Te)의 삼성분계 상태도에서,
    안티몬(Sb)의 원자 농도가 0.03인 조성을 연결하는 제1 조성선;
    안티몬(Sb)의 원자 농도가 0.15인 조성을 연결하는 제2 조성선;
    게르마늄(Ge)의 원자 농도가 0.3인 조성을 연결하는 제3 조성선; 및
    게르마늄(Ge)의 원자 농도가 0.55인 조성을 연결하는 제4 조성선에의해서둘러싸인영역의조성을포함하며,
    적어도 하나 이상의 불순물을 더 포함하는 것을 특징으로 하는 상변화 물질막.
  10. 반응 챔버 내에 게르마늄(Ge)을 포함하는 제1 소스를 공급하는 단계 및 텔루륨(Te)을 포함하는 제2 소스를 공급하는 단계를 포함하며, 기판 상에 GeTe박막을 형성하는 제1 사이클을 수행하는 단계; 및
    상기 반응 챔버 내에 텔루륨(Te)을 포함하는 제2 소스를 공급하는 단계 및 안티몬(Sb)를 포함하는 제3 소스를 공급하는 단계를 포함하며, 기판 상에 Sb2Te3박막을 형성하는 제2 사이클을 수행하는 단계를 포함하고,
    상기 제1 사이클 또는 상기 제2 사이클은 불순물 소스 가스를 공급하는 단계를 포함하는 것을 특징으로 하는 상변화 물질막의 형성 방법.
KR1020130092857A 2013-08-06 2013-08-06 상변화 물질막, 이의 형성 방법 KR102077641B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130092857A KR102077641B1 (ko) 2013-08-06 2013-08-06 상변화 물질막, 이의 형성 방법
US14/259,594 US9614152B2 (en) 2013-08-06 2014-04-23 Phase change material layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130092857A KR102077641B1 (ko) 2013-08-06 2013-08-06 상변화 물질막, 이의 형성 방법

Publications (2)

Publication Number Publication Date
KR20150017066A true KR20150017066A (ko) 2015-02-16
KR102077641B1 KR102077641B1 (ko) 2020-02-14

Family

ID=52447839

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130092857A KR102077641B1 (ko) 2013-08-06 2013-08-06 상변화 물질막, 이의 형성 방법

Country Status (2)

Country Link
US (1) US9614152B2 (ko)
KR (1) KR102077641B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9543513B2 (en) 2014-12-23 2017-01-10 Samsung Electronics Co., Ltd. Variable resistance material layers and variable resistance memory devices including the same

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102212377B1 (ko) * 2014-06-16 2021-02-04 삼성전자주식회사 상변화 메모리 소자의 제조 방법
KR102465967B1 (ko) 2016-02-22 2022-11-10 삼성전자주식회사 메모리 소자 및 그 제조방법
KR102483704B1 (ko) * 2016-03-30 2023-01-02 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법
US11182437B2 (en) 2017-10-26 2021-11-23 International Business Machines Corporation Hybrid processing of disjunctive and conjunctive conditions of a search query for a similarity search
US10141503B1 (en) * 2017-11-03 2018-11-27 International Business Machines Corporation Selective phase change material growth in high aspect ratio dielectric pores for semiconductor device fabrication
CN110335941B (zh) * 2019-07-03 2023-08-18 芯盟科技有限公司 相变存储器的结构及其形成方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080016120A (ko) * 2006-08-17 2008-02-21 삼성전자주식회사 상변화 메모리 소자 및 이의 제조방법
KR20080035844A (ko) * 2006-10-20 2008-04-24 삼성전자주식회사 상변화 물질층 형성 방법 및 상변화 메모리 장치의 제조방법
KR20090019524A (ko) * 2007-08-21 2009-02-25 삼성전자주식회사 상변화 메모리 소자 및 그 제조 방법
KR20090036771A (ko) * 2007-10-10 2009-04-15 삼성전자주식회사 도핑된 상변화 물질막을 구비하는 상변화 기억 소자의 제조방법
WO2011003803A1 (en) * 2009-07-06 2011-01-13 Imec Method for forming mems variable capacitors
KR20110022250A (ko) * 2009-08-27 2011-03-07 삼성전자주식회사 상변화 물질을 포함하는 비휘발성 메모리 소자
US8268665B2 (en) * 2006-11-02 2012-09-18 Advanced Technology Materials, Inc. Antimony and germanium complexes useful for CVD/ALD of metal thin films
KR20120106888A (ko) * 2009-05-22 2012-09-26 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 저온 ｇｓｔ 방법
US20120326111A1 (en) * 2011-06-23 2012-12-27 Macronix International Co., Ltd. Ge-RICH GST-212 PHASE CHANGE MEMORY MATERIALS
KR20130081211A (ko) * 2010-03-26 2013-07-16 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 게르마늄 안티몬 텔루라이드 물질 및 이를 포함하는 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5534712A (en) 1991-01-18 1996-07-09 Energy Conversion Devices, Inc. Electrically erasable memory elements characterized by reduced current and improved thermal stability
JP3570169B2 (ja) 1997-08-22 2004-09-29 松下電器産業株式会社 光学情報記録媒体
JP2001511288A (ja) 1997-12-11 2001-08-07 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 再書き込み可能な光学情報媒体
US7151273B2 (en) 2002-02-20 2006-12-19 Micron Technology, Inc. Silver-selenide/chalcogenide glass stack for resistance variable memory
KR100618879B1 (ko) 2004-12-27 2006-09-01 삼성전자주식회사 게르마늄 전구체, 이를 이용하여 형성된 ｇｓｔ 박막,상기 박막의 제조 방법 및 상변화 메모리 소자
US20070034850A1 (en) 2005-08-09 2007-02-15 Ovonyx, Inc. Chalcogenide devices incorporating chalcogenide materials having reduced germanium or telluruim content
US7233054B1 (en) 2005-11-29 2007-06-19 Korea Institute Of Science And Technology Phase change material and non-volatile memory device using the same
KR100829601B1 (ko) 2006-09-27 2008-05-14 삼성전자주식회사 칼코겐 화합물 타겟, 이의 제조 방법 및 상변화 메모리장치의 제조 방법
KR100807230B1 (ko) 2006-09-27 2008-02-28 삼성전자주식회사 상변화 물질층 및 이를 포함하는 상변화 메모리 장치
US8330136B2 (en) 2008-12-05 2012-12-11 Advanced Technology Materials, Inc. High concentration nitrogen-containing germanium telluride based memory devices and processes of making
US8685291B2 (en) 2009-10-13 2014-04-01 Ovonyx, Inc. Variable resistance materials with superior data retention characteristics
KR101812687B1 (ko) * 2011-06-13 2017-12-27 삼성전자주식회사 가변 저항 메모리 소자의 제조 방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080016120A (ko) * 2006-08-17 2008-02-21 삼성전자주식회사 상변화 메모리 소자 및 이의 제조방법
KR20080035844A (ko) * 2006-10-20 2008-04-24 삼성전자주식회사 상변화 물질층 형성 방법 및 상변화 메모리 장치의 제조방법
US8268665B2 (en) * 2006-11-02 2012-09-18 Advanced Technology Materials, Inc. Antimony and germanium complexes useful for CVD/ALD of metal thin films
KR20090019524A (ko) * 2007-08-21 2009-02-25 삼성전자주식회사 상변화 메모리 소자 및 그 제조 방법
KR20090036771A (ko) * 2007-10-10 2009-04-15 삼성전자주식회사 도핑된 상변화 물질막을 구비하는 상변화 기억 소자의 제조방법
KR20120106888A (ko) * 2009-05-22 2012-09-26 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 저온 ｇｓｔ 방법
WO2011003803A1 (en) * 2009-07-06 2011-01-13 Imec Method for forming mems variable capacitors
KR20110022250A (ko) * 2009-08-27 2011-03-07 삼성전자주식회사 상변화 물질을 포함하는 비휘발성 메모리 소자
KR20130081211A (ko) * 2010-03-26 2013-07-16 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 게르마늄 안티몬 텔루라이드 물질 및 이를 포함하는 장치
US20120326111A1 (en) * 2011-06-23 2012-12-27 Macronix International Co., Ltd. Ge-RICH GST-212 PHASE CHANGE MEMORY MATERIALS

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9543513B2 (en) 2014-12-23 2017-01-10 Samsung Electronics Co., Ltd. Variable resistance material layers and variable resistance memory devices including the same

Also Published As

Publication number Publication date
US20150041747A1 (en) 2015-02-12
KR102077641B1 (ko) 2020-02-14
US9614152B2 (en) 2017-04-04

Similar Documents

Publication Publication Date Title
KR102077641B1 (ko) 상변화 물질막, 이의 형성 방법
US8901009B2 (en) Methods of manufacturing semiconductor devices
KR100441692B1 (ko) 개선된 접점을 갖는 전기적으로 프로그램가능한 메모리 소자
US7514704B2 (en) Phase-change memory device and method of manufacturing the same
CN101383397B (zh) 相变化存储器元件及其制造方法
KR100873878B1 (ko) 상변화 메모리 유닛의 제조 방법 및 이를 이용한 상변화메모리 장치의 제조 방법
JP5937033B2 (ja) 半導体装置、半導体装置の製造方法、および半導体装置の製造装置
US7485559B2 (en) Semiconductor device and method of fabricating the same
US9118003B2 (en) Variable resistance memory devices and method of forming the same
US8133758B2 (en) Method of fabricating phase-change memory device having TiC layer
US8501623B2 (en) Method of forming a semiconductor device having a metal silicide and alloy layers as electrode
JP2006165560A (ja) 相変化記憶セル及びその製造方法
US20140113427A1 (en) Phase-change random access memory device and method of manufacturing the same
KR20090004158A (ko) 상변화 기억 소자 및 그 형성 방법
KR100650752B1 (ko) 상변환 기억 소자 및 그의 제조방법
US8981330B2 (en) Thermally-confined spacer PCM cells
US20090161406A1 (en) Non-volatile memory and method for fabricating the same
US20080135825A1 (en) Phase-change memory device and method of fabricating the same
US20190013357A1 (en) Semiconductor device and method for fabricating the same
US20120009731A1 (en) Method of manufacturing phase-change random access memory
KR20130087196A (ko) 상변화 메모리 장치 및 그의 제조방법
KR20120066310A (ko) 저항변화 메모리 소자의 제조 방법
US8853660B2 (en) Semiconductor memory devices having lower and upper interconnections, selection components and memory components
KR102304301B1 (ko) 저항변화 물질막, 이를 포함하는 저항변화 메모리 장치
KR20090021762A (ko) 상변화 메모리 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant