KR20140113488A - 칩 패키지-인-패키지 및 그 방법 - Google Patents

칩 패키지-인-패키지 및 그 방법 Download PDF

Info

Publication number
KR20140113488A
KR20140113488A KR20140029936A KR20140029936A KR20140113488A KR 20140113488 A KR20140113488 A KR 20140113488A KR 20140029936 A KR20140029936 A KR 20140029936A KR 20140029936 A KR20140029936 A KR 20140029936A KR 20140113488 A KR20140113488 A KR 20140113488A
Authority
KR
South Korea
Prior art keywords
package
chip
substrate
compound
interposer
Prior art date
Application number
KR20140029936A
Other languages
English (en)
Other versions
KR101594375B1 (ko
Inventor
토르스텐 메이어
스벤 알베르스
안드레아스 볼테르
Original Assignee
인텔 모바일 커뮤니케이션스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 모바일 커뮤니케이션스 게엠베하 filed Critical 인텔 모바일 커뮤니케이션스 게엠베하
Publication of KR20140113488A publication Critical patent/KR20140113488A/ko
Application granted granted Critical
Publication of KR101594375B1 publication Critical patent/KR101594375B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

전자 칩 패키지는, 인터포저, 인터포저의 제 1 측에 부착된 다이, 인터포저의 제 2 측에 부착된 임베딩된 전자 패키지, 인캡슐레이션 컴파운드, 인캡슐레이션 컴파운드를 통해 전자 패키지의 제 1 측으로부터 인터포저까지의 전기적 경로를 제공하는 비아의 세트, 상호접속재 패드의 세트를 형성하기 위하여 비아의 세트를 전기적으로 재분배하는 재분배층을 포함한다. 다이와 임베딩된 전자 패키지 중 어느 하나 또는 양쪽은 인터포저로 전기적으로 접속된다.

Description

칩 패키지-인-패키지 및 그 방법{CHIP PACKAGE-IN-PACKAGE AND METHOD THEREOF}
본 발명은 디바이스 및 전자 장치를 제조하는 방법에 관한 것이며, 보다 구체적으로는 패키지와 그 제조 방법에 관한 것이다.
IC(integrated circuit)를 제조함에 있어, 칩 또는 다이로 칭해지는 IC는 다른 전자 어셈블리와의 분배 및 통합 전에 일반적으로 패키징된다. 이러한 패키징은 통상적으로 칩을 재료 내에 인캡슐레이팅하고 칩에 대한 인터페이스를 제공하기 위하여 패키지의 외부에 전기적 컨택트를 제공하는 것을 포함한다. 칩 패키징은 칩으로부터 전기 또는 전자 제품의 마더보드로의 전기적 접속과 오염물로부터의 보호를 제공할 수 있고, 기계적인 지지를 제공할 수 있고 열을 분산할 수 있고, 열-기계적 스트레스를 감소시킬 수 있다.
IC 제조와 IC 패키징 사이의 관계 때문에, IC 패키징도 반도체 산업에서 급격한 진보로 일반적으로 발전되어야 한다. 특히, IC 및 다른 전자 장치를 더욱 작고, 더욱 빠르고, 더욱 신뢰성있게 만들도록 이들을 패키징해야 하는 것이 계속 요구되고 있다.
본 발명의 제 1 양태에서, 칩 패키지는, 제 1 기판과, 제 1 기판 위에 배치된 제 1 칩과, 제 1 기판의 반대측 상의 칩 위에 배치되고, 적어도 하나의 컨택트와 컨택트에 연결된 전기적으로 도전성인 적어도 하나의 라인을 포함하는 제 2 기판과, 제 2 기판과 제 1 칩을 적어도 일부 인캡슐레이팅하는 인캡슐레이션 재료와, 제 2 기판의 적어도 하나의 컨택트에 전기적으로 연결하기 위해 인캡슐레이션 재료를 통해 연장되는 적어도 하나의 컨택트 홀을 포함한다.
본 발명의 다른 양태에서, 칩 패키지 제조 방법은, 캐리어를 제공하는 단계와, 캐리어 상에 제 1 칩을 두는 단계와, 연결된 제 2 칩을 갖는 인터포저와 제 1 칩을 함께 접착시키는 단계와, 제 1 칩과 제 2 칩 주위에 인캡슐레이션 컴파운드를 형성하는 단계와, 인캡슐레이션 컴파운드를 통해 인캡슐레이션 컴파운드의 제 1 측으로부터 인터포저까지 적어도 하나의 비아를 드릴링하는 단계와, 전기 도전성 재료로 적어도 하나의 비아를 충진하는 단계와, 상호접속재 패드의 세트를 형성하기 위해 적어도 하나의 비아를 전기적으로 재분배하는 재분배층을 제공하는 단계를 포함한다.
본 발명의 추가적인 양태에서, 컴파운드 패키지 제조 방법은, 캐리어를 제공하는 단계와, 인터포저 또는 리드프레임에 접속된 제 2 칩을 포함하는 칩 패키지를 캐리어 상에 두는 단계와, 제 1 칩을 인터포저 또는 리드프레임에 접착시키는 단계와, 제 1 칩과 칩 패키지 주위에 인캡슐레이션 컴파운드를 형성하는 단계와, 인캡슐레이션 컴파운드를 통해 인캡슐레이션 컴파운드의 제 1 측으로부터 인터포저까지 적어도 하나의 비아를 드릴링하는 단계와, 전기 도전성 재료로 적어도 하나의 비아를 충진하는 단계와, 적어도 하나의 상호접속재 패드를 형성하기 위해, 적어도 하나의 비아를 전기적으로 재분배하는 재분배층을 제공하는 단계를 포함한다.
본 발명의 상술한 이점 및 특징과 다른 이점 및 특징을 더욱 명료화하기 위해, 본 발명의 양태의 더욱 구체적인 설명이 첨부된 도면에 나타내어진 그 구체적 양태를 참조하여 기술될 것이다. 이러한 도면은 본 발명의 통상적인 양태만을 도시하므로, 그 범위를 한정하는 것으로 고려되어서는 안된다는 것이 이해될 것이다. 본 발명은 첨부 도면을 사용하여 더욱 구체적이고 상세하게 기술되고 설명될 것이다.
도 1은 와이어-본드 패키지-인-패키지를 나타내는 도면이다.
도 2는 예시적인 패키지-인-패키지를 나타내는 도면이다.
도 3은 상부(top) 실장 패키지를 갖는 예시적인 패키지-인-패키지를 나타내는 도면이다.
도 4는 횡방향 적재 구성을 갖는 예시적인 패키지-인-패키지를 나타내는 도면이다.
도 5는 패키지-인-패키지를 제조하는 예시적인 방법을 나타내는 도면이다.
도 6a 내지 6j는 패키지-인-패키지에 대한 예시적인 구성 시퀀스를 나타내는 도면이다.
도 7a 내지 7k는 제조에서의 대안적인 프로세스 흐름 또는 패키지의 어셈블리를 나타내는 도면이다.
이하, 도면을 참조할 것이며, 동일한 구조에는 동일한 참조 표기가 제공될 것이다. 도면은 도식적이고 본 발명의 예시적인 양태를 개략적으로 나타내며, 본 발명을 한정하려는 것도 아니고 반드시 스케일대로 도시될 필요도 없다는 것이 이해될 것이다.
후술하는 상세한 설명은 본 발명의 양태들이 실시될 수 있는 구체적인 상세사항을 예시의 방식으로 도시하는 첨부 도면을 참조한다.
여기에서 사용되는 "예시적인"이라는 용어는 "예, 예시 또는 예증으로서의 역할을 하는"을 의미한다. 여기에서 "예시로서" 설명된 임의의 양태 또는 설계는 다른 양태보다 우선되거나 유리한 것으로 반드시 해석될 필요는 없다.
측 또는 표면 "위에(over)" 형성된 증착된 재료에 대해 사용되는 "위에"라는 용어는, 증착된 재료가 내재된 측 또는 표면에 예를 들어, 직접 접촉하여 "직접 그 위에" 형성될 수 있다는 것을 의미하도록 여기에서 사용될 수 있다. 측 또는 표면 "위에" 형성된 증착된 재료에 대해 사용되는 "위에"라는 용어는, 증착된 재료가 내재된 측 또는 표면과 증착된 재료 사이에 배치되는 하나 이상의 추가적인 층으로 내재된 측 또는 표면에 "간접적으로 그 위에" 형성될 수 있다는 것을 의미하도록 여기에서 사용될 수 있다.
"칩" 또는 "전자 칩"이라는 용어는 집적 회로, MEMS, NEMS를 포함하여, 반도체 디바이스 제조 기술을 사용하여 제조되는 임의의 디바이스를 포함하려는 것이며, 통상적으로 실리콘과 같은 웨이퍼 상에 형성되며, 여기에서 "칩"으로 칭해지기도 하는 개별 다이(die)로 분리된다. 칩에는 통상적으로 칩 상의 적절한 회로로의 전기적 접속을 제공하는 하나 이상의 전기적 컨택트 또는 상호접속재가 제공된다.
칩(여기에서 대안적으로 다이라고 칭함)은 일반적으로 다른 전자 어셈블리와의 분배 및 통합 전에 패키징된다. 이러한 패키징은 통상적으로 칩을 재료 내에 인캡슐레이팅하고 전기 또는 전자 제품의 마더보드로의 인터페이스를 제공하기 위하여 패키지의 외부에 전기적 컨택트를 제공하는 것을 포함한다. 무엇보다도 칩 패키징은 칩으로부터 전기 또는 전자 제품의 마더보드로의 전기적 접속과 오염물로부터의 보호를 제공할 수 있고, 기계적 지지를 제공할 수 있고, 열을 분산할 수 있고, 열-기계적 스트레스를 감소시킬 수 있다.
단일 패키지 내에 복수의 칩을 적재하는 것은 예를 들어, 전체 어셈블리 사이즈, 기능 회로 속도 및 전체 비용을 감소시키기 위하여 점점 더 통상적인 패키징 요건이 되고 있다. 단일 패키지 내에 복수의 칩을 적재한다는 것의 하나의 의미는 하나 이상의 추가적인 기존의 패키지 또는 칩과 함께 기존의 칩 패키지를 단일 패키지로 삽입하는 것을 포함한다.
도 1은 와이어-본드 패키지-인-패키지(10)이다. 와이어-본드 패키지-인-패키지(10)는 단일 패키지 내에서 임베딩된 와이어-본드 패키지(1)를 다이(3)와 결합한다. 더욱 구체적으로, 임베딩된 와이어-본드 패키지(1)는 와이어-본드 기술을 사용하여 다이(5)를 패키징하며, 다이(5)에는 다이(5)를 기판(9)에 전기적으로 접속시키는 와이어-본드(7)가 제공된다. 다이(5)와 와이어-본드(7)는 인캡슐레이션 컴파운드(11)에 의해 인캡슐레이팅되어 임베딩된 와이어-본드 패키지(1)를 형성한다.
임베딩된 와이어-본드 패키지(1)에는 기판(9) 상의 컨택트 패드(16)와 같은 컨택트 패드가 제공된다. 컨택트 패드(16)는 본드 와이어(18)에 의해 기판(17)과 같은 것에 전기적으로 연결될 수 있다. 다이 또는 수동 디바이스(예를 들어, 통합된 수동 디바이스)(13)도 기판(9) 상에 제공되어 접착제 같은 것에 의해 부착될 수 있다. 와이어-본드(15)는 다이(13)와 기판(17) 사이의 전기적 접속을 제공하는 것으로 도시되었다. 그 구조가 인캡슐레이션(11)의 외측에 위치되는 한, 이러한 구조는 임베딩된 와이어-본드 패키지(1)에 대해 "외부"이고, 임베딩된 와이어-본드 패키지(1)를 이것이 통합되는 와이어-본드 패키지-인-패키지(10)의 주위 구조에 접속시키는 역할을 한다.
더욱 구체적으로, 임베딩된 와이어-본드 패키지(1)는 다이(3)에 접착된 그 인캡슐레이션(11)으로 도시된다. 다이(3)는 '플립-칩' 상호접속 구성으로 배치된다. 더욱 구체적으로, 다이(3)의 한측 상의 컨택트에는 다이(3)와 기판(17) 사이의 전기적 접속을 확립시키는 솔더 범프가 제공될 수 있다. 하부 충진층(19)이 다이(3)와 기판(17) 사이에 제공된다. 이러한 방식으로, 각각의 다이(5, 13 및 3)가 기판(17)에 전기적으로 연결될 수 있다. 기판(17)의 상부측 상에 배치된 요소들 모두는 인캡슐레이션 컴파운드(21) 내에 인케이싱되어, 기판(17)에 의해 그 바닥측 상에서 경계화되는 패키지(10)를 형성한다. 솔더 볼(23)은 기판(17)의 바닥측 상에 제공된다.
동작 시에, 기판(17)은 그 일측 상의 접속으로부터 다른 접속으로, 더욱 구체적으로는 인캡슐레이션에 의해 덮여진 상부측으로부터 노출된 바닥측으로 전기적으로 도전성의 경로를 제공한다. 이에 의해 통합된 패키지가 상술한 요소들로 형성된다. 기판(17) 상의 솔더 볼(23)은 인캡슐레이팅된 칩에 납땜가능한 전기적 인터페이스를 제공한다.
와이어-본드 패키지-인-패키지(10)가 패키지 내부의 임베딩된 패키지의 구조를 제공하지만, 와이어 본드 패키지에 의해 달성될 수 있는, 패키지 사이즈 및 전기적 성능으로 인한 향상된 전자 패키징이 요망된다.
도 2는 본 발명의 양태에 따른 전자 패키지-인-패키지(20)이다. 전자 패키지일 수 있는 패키지(20)는 그 자체가 플립-칩 구성으로 도시되는 다이(5')를 포함하는 것으로 도시되는 임베딩된 전자 볼 격자 어레이(BGA) 패키지(1')를 포함한다. 대안적으로, 와이어본드 BGA 또는 QFN(quad flat no lead) 패키지가 또한 사용될 수 있다. 플립 칩 BGA는 인터포저(interposer) 기판(25)을 포함하는 것으로 도시된다. 더욱 구체적으로, 제 1 측 상에 다이(5')에 대한 전기적 접속을 갖고, 제 2 측 상에서 통상적으로 더 넓은 표면 영역에 걸쳐 복수의 컨택트를 제공하는 재분배층 또는 상호접속재층(28)이 제공된다. 층(28)의 제 2 측 상의 컨택트에는 인터포저(25)와 다이(5') 사이의 전기적 접속을 확립하는 솔더 범프(29)가 제공되는 것으로 도시된다. 도시된 바와 같이, BGA(1')는 몰드 또는 인캡슐레이션 컴파운드(11') 내에 임베딩된 인터포저(25), 솔더 범프(29) 및 다이(5')를 포함하는 완전한 패키지이다. 또한, 인터포저/기판(25)은 횡방향 디멘션(dimension) 오버행을 갖거나, 칩(3)의 횡방향 디멘션을 넘어 연장하는 것으로 도시된다.
BGA 패키지(1')는 DAF(die attach film) 또는 에폭시 접착제와 같은 테이프 또는 글루(glue)의 유형일 수 있는 접착제(27)에 의해 다이(3')에 부착되는 것으로 도시된다. 조합에서, 플립-칩일 수도 있는 BGA 패키지(1') 및 다이(3')는 스택을 형성하며, 이는 몰드 컴파운드(21')로 오버몰딩될 수 있거나 또는 라미네이팅될 수 있다. 오버-몰딩의 포맷은 원형, 직사각형 또는 정사각형과 같은 임의의 형태일 수 있다.
도시된 바와 같이, 임베딩된 패키지 또는 BGA 패키지(1')는 인터포저(25)의 제 2 측(25b) 상에 전기적 접속을 제공하는 한편, 다이(3') 상의 전기적 접속은 인터포저(25)로부터 먼 측이고, 인터포저(25)의 제 2 측(25b)과 동일 방향에서 마주보는 측은 재분배층(33)에 직접 접속될 수 있다. 대안적으로, 다이(3')는 인터포저(25)에 전기적으로 접속될 수 있으며, 이를 통해 BGA 패키지(1')에 접속될 수 있으며, 인터포저(25)는 예를 들어, 그 제 2 측 상에서 다이(5')와 다이(3') 양쪽에 대한 컨택트를 제공한다. 또 다른 대안으로서, 복수의 다이 및/또는 임베딩된 패키지가 포함될 수 있고 다양하게 인터포저(25)에 접속될 수 있거나 재분배층(33)에 직접 접속될 수 있다.
도시 바와 같이 임베딩된 패키지(1')는 여기에 임베딩된 다이(5')를 갖는다. 하지만, 임베딩된 패키지(1')와 패키지(20) 양쪽이 복수의 다이 및/또는 그 내부에 삽입되어 있는 임베딩된 패키지를 가질 수 있다. 일부 애플리케이션에서, 임베딩된 패키지(1')가 단순히 기판이거나 다른 다양한 수동 및 능동 요소인 것이 유용할 수 있다. 패키지(20)를 조립하기 전에 임베딩된 패키지(1')를 테스트하고 버닝(burning)하는 것이 바람직할 수 있다.
인캡슐레이션 컴파운드(11')는 다이(5')를 둘러싸도록 도시되며, 인터포저(25)와 조합하여 여기에서 칭해지는 통합 패키지를 임베딩된 패키지(1')로서 형성한다. 패키지(1')의 디멘션은 인캡슐레이션 컴파운드(11')의 어느 정도만큼 적어도 일부 정의되며, 이는 상호접속재층(28)의 에지로 연장되는 것으로 도시된다. 후술하는 바와 같이, 층(28) 상의 컨택트 패드에 대해 제공되는 영역은 층(28)에 대해 구조적 지지를 제공하는 인캡슐레이션(11')의 디멘션에 의해 정의될 수 있다. 대안으로, 임베딩된 패키지(1')는 표준 플립 칩 구성일 수 있으며, 다이(5')는 하부 충진재에 의해 부착된다.
인캡슐레이션 컴파운드(21')는 다이(3'), 인터포저(25) 및 임베딩된 패키지(1')(임베딩된 패키지 또는 임베딩된 그 자체가 표준 플립 칩인 임베딩된 패키지)를 둘러싸며, 이러한 방식으로 패키지(20)로서 나타낸 통합 패키지를 형성한다. 복수의 비아(31)(대안으로 여기에서 컨택트 홀이라 칭함)가 인터포저(25)의 제 2 측(25b) 상의 컨택트로부터 재분배층(33)으로 인캡슐레이션 컴파운드(21')를 통해 연장하는 것으로 도시된다. 이렇게 인터포저(25)의 제 2 측(25b) 사이의 전기적 컨택트가 재분배층(33)으로 확립되며, 여기에서 도전체는 재분배층의 일측 상의 비아(31)와, 솔더 볼(23)이 부착되는 것으로 도시되는 상호접속재 패드(24) 사이의 각각의 전기적 접속을 라우팅한다. 비아는 칩(3)과 재분배층(33)의 횡방향 디멘션으로 오버행되거나 이를 넘어 연장하는 인터포저(25)의 횡방향 디멘션 사이에 간편하게 위치될 수 있다.
다이(3' 및 5')는 표준 반도체 제조 프로세스에 따라 제조될 수 있다. 즉, 일반적으로 잉곳(ingot)이 성장된 후에 웨이퍼로 슬라이싱된다. 웨이퍼의 영역은 증착, 제거, 패터닝 및 도핑 프로세스를 거칠 수 있다. 웨이퍼가 일단 프로세싱되었으면, 웨이퍼는 일반적으로 개별 다이로 실장 및 다이싱된다. 특히, 다이(5')는 추가적으로 패키징되고, 임베딩된 패키지(1')의 일부로서 제공된다.
인캡슐레이션 컴파운드(11' 및 21')는 일반적으로 플라스틱 재료로 구성되고, 실리카, 금속 또는 세라믹 충진재 또는 다른 충진재 재료로 충진될 수 있다. 인터포저 기판(25)은 인쇄 회로 보드일 수 있거나 대안으로 리드 프레임과 같은 세라믹 또는 금속일 수 있다. 특히 열경화성 인캡슐레이션 컴파운드는 에폭시 수지계의 플라스틱 재료의 유형이다. 이러한 유형의 컴파운드는 이력적으로 전자 패키징 애플리케이션에 사용되어 왔다. 열가소성 수지 또는 라미네이트 및 프리프레그[tm1]는 인캡슐레이션 컴파운드로서 사용될 수 있는 플라스틱 재료의 다른 유형이다. 프리-프레그는 "사전에 임프레그네이팅된(pre-impregnated)" 복합 섬유이며, 여기에서 에폭시와 같은 재료는 이미 존재한다. 이들은 통상적으로 직물의 형태를 취하거나 단방향성이다. 이들은 이들을 함께 본딩하고 이들을 제조 동안 다른 요소들에 본딩하는 데 사용되는 매트릭스 재료의 상당량을 이미 포함한다. 이러한 수지는 소위 B-Stage 재료로서 단지 일부 경화되어 용이한 핸들링을 허용하며, 완전 경화를 방지하기 위해 냉온 저장을 필요로 한다. B-Stage 프리-프레그는, 완전 중합이 열에 의해 대부분 통상적으로 이루어지므로 냉각 영역에 언제나 저장된다. 따라서, 프리-프레그로 이루어진 복합 구조는 완전 중합을 완료하기 위해 주로 오븐(oven) 또는 오토클레이브(autoclave)를 필요로 한다.
비아(31)는 인캡슐레이션 컴파운드(21')를 통해 홀을 드릴링한 후 드릴링된 홀을 전기적 도전성 재료로 충진함으로써 형성될 수 있다. 비아 홀의 드릴링은 예를 들어, 기계적 드릴, 레이저 또는 화학적 에칭을 통해 수행될 수 있다. 레이저가 사용되는 경우, 인터포저 기판(25)의 구리 패드가 레이저 드릴링의 스톱으로서 사용될 수 있다.
패키지(1')는 패키지(20) 내의 다른 요소들과는 별도로 제조 및 공급될 수 있다. 상술한 바와 같이, 패키지(1')는 플립-칩 전자 패키지, 와이어-본드 전자 패키지, 또는 eWLB(embedded wafer-level ball grid array) 전자 패키지일 수 있다. 바람직하게는, 패키지(20)에 도시된 바와 같은 다른 요소와 조합하여 삽입되는 경우와 같이, 플립-칩 패키지 또는 임베딩된 플립 칩 패키지가 예를 들어 패키지 디멘션을 최소화하기 위하여 패키지(1')에 대해 사용된다. 임베딩된 플립 칩 패키지는 예를 들어 다이와 다이를 둘러싸는 몰딩 컴파운드를 포함하는 것으로 이해될 것이다. 능동 칩 측 상의 다이 패드는 적어도 하나의 다이 상의 재분배층 또는 상호접속재층과 능동 칩 표면과 실질적으로 공통면인 둘러싸는 몰드 컴파운드 면에 의해 리라우팅될 것이다. 플립 칩 범프는 재분배층의 단부에 제공되며, 솔더링 및 그 후의 하부 충진재에 의해 플립 칩 상호접속재가 생성된다. 칩 주위의 둘러싸는 몰드 컴파운드는 소정의 피치 또는 단독의 다이와 함께 가능한 더 큰 범프 피치를 허용한다.
도 3은 그 위에 실장된 상부 패키지(34)를 갖는 패키지-인-패키지(36)를 통합하는 예시적인 컴파운드 패키지(30)이다. 패키지(36)는 도 2를 참조하여 설명되는 패키지(20)의 구조와 유사한 기본 구조를 갖는 것으로 도시된다. 도 2를 참조하여 도시 및 설명되는 특징에 추가하여, 비아(35)는 인터포저(25)의 상부 표면(25t)으로부터 (예를 들어, 도 2에 도시된 바와 같이 그 바닥층 상에 제공되는) 재분배층(33)의 표면에 대향하는 패키지(36)의 표면(예를 들어, 상부 표면)에 위치된 재분배층(33')까지 제공된다. 비아(31)를 참조하여 설명한 바와 같이, 비아(35)는 인캡슐레이션 컴파운드(21')를 통해 인터포저(25)와 각각의 재분배층(33') 사이에 전기적 컨택트를 제공한다.
제2 패키지(34)는 도 2를 참조하여 설명된 패키지(1')의 구성과 유사한 구성을 갖도록 도시된다. 특히, 다이(37)는 인터포저(25)와 유사한 인터포저/기판(41)으로 솔더 범프 및 하부 충진재(39)를 통해 전기적으로 접속된다. 하지만, 기판(41)에는 패키지(34, 36) 사이에 물리적 및 전기적 접속을 확립하는 도전성 상호접속재 요소(45)가 제공되도록 구성된다. 따라서, 패키지(34)는 패키지(36)를 물리적으로 확보하도록 되며, 이에 의해 개별 상호접속재 요소가 패키지(34, 36) 사이에 별개의 전기적 접속을 확립한다. 도전성 요소(45)는 랜드 격자 어레이, 도전성 글루 또는 이와 유사한 것과 같은 솔더 볼, 솔더 상호접속재일 수 있다. 패키지(34)는 인캡슐레이션 컴파운드(43) 내에 인캡슐레이팅될 수 있다.
도 2를 참조하여 설명되는 비아(31)와 마찬가지로, 비아(35)는 인캡슐레이션 컴파운드(21')를 관통하는 홀을 드릴링함으로써 형성될 수 있으며, 이러한 드릴링은 예들 들어 기계적 드릴, 레이저 또는 화학적 에칭을 통해 수행될 수 있다.
패키지(34)는 패키지(36)로부터 제조 및 공급될 수 있거나, 플립-칩 및 와이어-본딩을 포함하는 다양한 패키징 기술로 구현될 수 있다. 추가적으로, 패키지(34)는 복수의 다이를 포함할 수 있거나 그 내부에 임베딩된 하나 이상의 패키지를 가질 수 있다. 또한, 패키지(34)는 메모리 모듈 및/또는 센서와 같은 다양한 기능을 포함할 수 있다.
도 4는 횡방향 적재 구성을 갖는 예시적인 패키지-인-패키지(40)이다. 알 수 있는 바와 같이, 임베딩된 패키지(1')는, 단일 재분배층(53) 상의 이러한 양태로 도시된 바와 같이, 다이(47)에 대하여 횡방향으로 가까이 놓인다. 패키지(40)는 바닥측 상의 상호접속재 패드의 세트를 갖는 적어도 하나의 재분배층 또는 리라우팅층(53)을 포함한다. 인터포저(51)는 다이(47)와 함께 재분배층(53)의 내측에 연결될 수 있거나, 재분배층(53)의 일부를 통해 솔더 볼(23)에 적어도 일부 직접 접속될 수 있다. 임베딩된 패키지(1')는 인터포저(51)의 상부측, 인캡슐레이션 컴파운드(21'), 인캡슐레이션 다이(47), 인터포저(51) 및 임베딩된 패키지(1')에 연결된다.
고밀도 라우팅 및 저밀도 라우팅이 단일 패키지에서 요망되는 패키지(40)의 구성이 사용될 수 있다. 이러한 방식으로, 인터포저(51)가 리라우팅층을 부가하는 도면의 좌측 상에 있는 재분배층의 수가 라우팅층(53)만이 나타나는 도 4의 우측 상의 수보다 많을 것이다. 도 4에서, 인터포저(51) 아래에 위치된 재분배층(53)에 추가하여, 고밀도 라우팅이, 인터포저(51)가 특정 레벨의 고밀도 라우팅을 추가하는 도면의 좌측 상에서 발생할 수 있다. 인터포저가 없는 도면의 우측 상에는, 재분배층(53)이 저밀도 라우팅을 위해 사용될 수 있다.
도 5는 패키지-인-패키지를 제조하기 위한 예시적인 방법(50)을 나타낸다. 본 방법(50)은 몰드 캐리어를 제공하는 단계(50a), 몰드 캐리어 상에 다이를 놓는 단계(50b), 이에 연결되는 패키지를 갖는 인터포저에 다이를 접착시키는 단계(50c), 다이와 패키지 주위에 인캡슐레이션 컴파운드를 형성하는 단계(50d), 인캡슐레이션 컴파운드를 통해 패키지의 제 1 측으로부터 인터포저까지 비아의 세트를 드릴링하는 단계(50e), 전기적으로 도전성 재료로 비아의 세트를 충진하는 단계(50f) 및 비아의 세트를 전기적으로 재분배하는 재분배층을 제공하여 상호접속재 패드의 세트를 형성하는 단계(50g)를 포함한다.
예를 들어 DAF(die attach film) 또는 접착성 폼이 접착제로서 사용될 수 있으며, 다이와 인터포저 중 어느 하나, 또는 다이와 인터포저 양쪽으로 접착제를 바르거나, 라미네이팅하거나 인쇄하거나 분배함으로써 제공될 수 있다.
인터포저는 하나의 표면과 다른 표면 사이에 라우팅을 제공하는 전기적 인터페이스이며, 임베딩된 패키지와 같은 인터페이싱된 전기적 디바이스를 더 넓은 피치로 리라우팅 및 확산시킨다.
임베딩된 패키지는 하나 이상의 다이 및/또는 하나 이상의 임베딩된 패키지와 같이 그 내부에 임베딩된 다양한 요소를 가질 수 있다. 일부 애플리케이션에서, 임베딩된 패키지는 단순히 기판이거나 다른 다양한 수동 및 능동 요소로 하는 것이 유용할 수 있다.
드릴링(50e)은 예를 들어, 기계적인 드릴, 레이저 또는 화학적 에칭을 통해 수행될 수 있고, 충진(50f)은 예를 들어, 전자-화학적 증착, 전기 도금 또는 예를 들어 인쇄에 의해 그 내부에 배치된 전기적으로 도전성인 입자를 제공함으로써 수행될 수 있다. 추가적으로, 재분배층을 제공하는 것은(50g), 예를 들어 박막 기술(예를 들어, 스퍼터 및 전기 도금, 비전해 도금, 서브트랙티브(subtractive) 에칭 또는 인쇄)을 통하여 수행될 수 있다.
본 방법(50)은, 인캡슐레이션 컴파운드가 몰드 캐리어가 제공되는 곳의 반대의 패키지의 측 상에서 후퇴하도록 하는 것을 더 포함할 수 있다. 이러한 방식으로, 패키지의 두께가 그 최소 사이즈로 감소될 수 있다. 즉, 패키지의 이면측은, 인캡슐레이션 컴파운드의 최소량이 다이 및/또는 임베딩된 패키지를 덥도록 감소될 수 있다. 이것은 예를 들어 패키지의 이면측을 그라인딩하고/하거나 화학적 에칭에 의해 행해질 수 있다.
본 방법(50)은 상호접속재 패드에 솔더 볼을 제공하는 것을 더 포함할 수 있다. 솔더 볼은 패키지를 외부 회로와 인터페이싱하는 데 통상적으로 사용되며, 따라서 본 방법(50)에서 패키지 상의 인터페이스와 같은 포함하는 것이 바람직할 수 있다. 추가적으로, 본 방법(50)은 몰드 캐리어 상의 다이와의 어셈블리 전에 임베딩된 패키지를 테스트 및 버닝하는 것을 더 포함할 수 있다. 이것은 향상된 신뢰성 및 산출량을 제공할 수 있다. 또한, 패키지와의 어셈블리 이전에 임베딩된 패키지를 테스트 및 버닝함에 있어 산출량이 증가될 수 있다. 즉, 오류 또는 신뢰할 수 없는 임베딩된 패키지는 패키지로 완전하게 프로세싱되기 더 어렵다. 그 결과, 신뢰성있게 동작하는 완료된 패키지가 많을수록, 그 결과로서 폐기되는 완료된 패키지는 더 적다.
본 방법(50)은 인캡슐레이션 컴파운드를 통해 패키지의 제 2 측으로부터 인터포저까지 비아의 제 2 세트를 드릴링하는 단계, 전기 도전성 재료로 비아의 제 2 세트를 충진하는 단계, 및 패키지의 제 2 측 상의 비아의 제 2 세트 상에 제 2 패키지를 실장하는 단계를 더 포함할 수 있다. 이러한 방식으로, 도 3을 참조하여 설명된 것과 유사한 패키지-온-패키지 구성이 생성될 수 있다.
본 발명의 양태에 따른 패키지의 제조의 가능한 프로세스 흐름도가 도 6a 내지 6j에서 각각 더욱 상세하게 도시된다. 또한, 개시된 프로세스는 개시된 디바이스의 양태, 특히 그 구조를 더욱 상세하게 설명한 도 2에 도시된 예시적인 양태를 나타낸다.
도 6a에 도시된 스텝 1에서, 양측 접착 호일(64)을 갖는 몰드 캐리어(62)가 제공된다. 이러한 요소는 어셈블리 동안 패키지의 요소를 확보하는 표면을 제공한다.
도 6b에 도시된 스텝 2에서, 3'와 같은 다이가 접착 테이프(64) 상에서 아래로 면하게 놓여진다(능동측). 하나의 요소(다이(3'))만이 도시되었지만, 복수의 요소가 이러한 방식으로 놓여질 수 있다.
도 6c에 도시된 스텝 3에서, DAF 또는 에폭시 접착제(27)와 같은 접착 테이프 또는 글루가 다이(3')의 이면측에 제공된다. 대안으로, 접착제(27)가 도 6의 프로세스의 스텝 2 전에 다이(3')에 사전 제공될 수 있다.
도 6d에 도시된 스텝 4에서, 어셈블링된 BGA, 플립 칩 요소 또는 와이어 본드 BGA(또는 QFN)(1')가 DAF(27)에 부착된다. 결과적인 스택, 다이/플립 칩 스택(66)이 따라서 몰드 캐리어(62) 상에 어셈블링된다. BGA(1')는 기판, 플립 칩 예에서는 솔더 범프(29) 및 하부 충진재를 갖는 완전한 패키지로서 도시된다. BGA(1')는 오버-몰딩될 수 있으며, 다이(5')는 (이하의 도 7a 내지 7k에 더욱 상세하게 도시된 바와 같이) 실리콘 또는 eWLB-기반 임베딩된 다이일 수 있다.
도 6e에 도시된 스텝 5에서, 다이/플립 칩 스택(66)이 오버-몰딩되거나 대안으로 인캡슐레이션 재료(21')의 몰드 컴파운드로 라미네이팅된다. 이에 따라 어셈블링된 패키지의 포맷은 원형, 직사각형 또는 정사각형일 수 있다. 또한, 인캡슐레이션(21')은 낮은 프로파일로 제공될 수 있거나(즉 다이(5') 위의 인캡슐레이션의 최소 연장), 패키지 디멘션을 최소화하기 위해 그라인딩 다운될 수 있다.
도 6f에 도시된 스텝 6에서, (도 6a 내지 6e에 도시된 바와 같이) 몰드 캐리어(62 및 64)는 어셈블리로부터 이형된다. 예를 들어, 이형은, 접착제가 어셈블리를 이형할 때까지 접착 호일(64)을 가열함으로써(즉, 전체 어셈블리의 온도를 상승시킴으로써) 달성된다.
도 6g에 도시된 스텝 7에서, 유전성 재료(68)가 제공된다. 유전성 재료는 스핀-코팅을 통해 제공될 수 있고 포토리소그래피로 구조화될 수 있거나, 유전층에 구조화된 개구(69)를 제공하기 위하여 라미네이팅, 레이저 드릴링 또는 에칭될 수 있다. 유전층(68)은 패키지가 소위 구축된다고 말해질 수 있는 제 1 또는 베이스 기판(61)(도 6j 참조, 도 2 및 3의 재분배층(33), 또는 리라우팅층 또는 '캐리어'로도 식별됨)의 기초이다. 기판(61)의 나머지 요소의 예시적인 구성에 대해 순차적으로 후술한다.
도 6h에 도시된 스텝 8에서, 레이저 또는 에칭된 비아일 수 있는 비아(31)가 몰드 컴파운드를 통해 드릴링된다. 인터포저(25) 상의 구리일 수 있는 패드(65)는 드릴링 동안 에칭/드릴 스톱, 비아 깊이 설정 및/또는 제한으로서의 기능을 할 수 있다.
도 6i에 도시된 스텝 9에서, 비아(31)는 스퍼터 및 전기 도금, 또는 무전해 및 전기 도금으로 또는 이들 없이 무전해 도금 및 도금 또는 인쇄와 같은 것에 의해 전기적으로 충진될 수 있다. 비아(31)는 아마도 플러깅될 수 있다. 동일 스텝 또는 후의 스텝에서, 비아(31)에 대한 전기적 접속을 재분배하기 위해 재분배층(33)이 기판(61)에 추가된다.
도 6j에 도시된 스텝 10에서, 솔더 스톱층(67)이 그 위에 구축된 기판(61) 상에 제공된다. 솔더 볼(23') 또는 세미 볼은 솔더 스톱층에서 패드 개구에 제공될 수 있다.
본 발명은 그 사상 또는 본질적인 특징을 벗어나지 않고 다른 특정 유형으로 구현될 수 있다. 설명된 양태는 모든 관점에서 단지 예시적인 것으로 고려되어야 하며 한정적인 것으로 고려되어서는 안된다. 따라서, 본 발명의 범위는 상술한 설명에 의하기보다는 첨부된 청구항에 의해 나타내어진다. 본 청구항의 의미와 동등성의 범위 내에 드는 모든 변화들이 그 범위 내에 포함되는 것이다.
도 6에 나타낸 프로세스 흐름의 순서는 도 2에 나타낸 디바이스(20)와 같은 패키지-인-패키지에 대한 예시적인 구축 순서를 나타낸다. 스텝별 구축의 예시는 패키지 요소들 중 상호관계의 양태를 개시하며, 요소 또는 시퀀스의 특정 조합으로 한정하거나 특정하려는 것이 아니다. 예를 들어, 도 7a 내지 7k는 도 2의 패키지(20)와 같은 패키지의 제조 또는 어셈블리의 대안적인 프로세스 흐름을 나타낸다.
도 7a에 도시된 스텝 1에서, 몰드 캐리어(62)에는 양측 접착 테이프 또는 호일과 같은 접착제(64)가 제공된다. 도 7b에 도시된 스텝 2에서, BGA 패키지(1')는 접착 테이프(64) 상에 아래로 면하도록 놓여진다(기판(25)측 위, 다이(5')측 아래). 다시, 예를 들어 도 4의 어셈블리 패키지(40)에 대해 복수의 요소들, 또는 복수의, 단일 패키지에 통합되는 횡방향의 플러시(flush) 요소들을 포함하는 임의의 다른 조합이 이러한 방식으로 놓여질 수 있다.
도 7c에 도시된 스텝 3에서, DAF 또는 에폭시 접착제와 같은 접착 테이프 또는 글루(27')가 기판(25)에 제공된다. 대안으로, 접착제(27')가 BGA(1')에 사전 제공될 수 있다. 도 7d에 도시된 스텝 4에서, 도전적으로 강화된 알루미늄 패드(72)(예를 들어, 구리 포스트 또는 스터드(stud) 범프)를 갖는 다이(3')가 스택(99)을 형성하는 접착제(27')에 제공된다.
몰드 캐리어(64)의 이형(예를 들어 열적 이형)에 선행하는, 인캡슐레이션 재료(21')로 스택(99)을 오버-몰딩 또는 라미네이팅하는 것이 도 7e 및 7f에 각각 도시된 바와 같이 스텝 5 및 6에서 일어난다.
인캡슐레이션(21')의 컨택트 측(74)의, 그라인딩에 의하는 것과 같은 제거가, 컨택트 포스트 또는 범프(72)가 노출될 때까지 도 7g에 나타낸 바와 같이 일어날 수 있으며, 범프는 다이(3') 상의 구조에 손상을 주지 않고 전기적으로 도전성인 컨택트의 노출을 가능하게 한다.
베이스 또는 제 1 기판(61')의 형성은 잠재적으로 노출된 컨택트 범프(72) 위를 포함하여 컨택트 측(74) 위에 도 7h에 도시된 바와 같은 유전성 재료(68')의 제공으로 시작된다. 유전성 재료는 스핀-코팅될 수 있고/있거나 포토리소그래피로 구조화될 수 있거나, 구조화 없이 제공될 수 있고, 도 7i에 도시된 레이저 드릴링과 함께 구조화될 수 있으며, 비아(31)가 인캡슐레이션(21')에 제공된다. 스텝 9에서, 비아(31)가 레이저에 의해 드릴링될 수 있거나 에칭될 수 있다. 비아(31)는 BGA 기판(25)의 패드에서 멈추며, 패드(65)는 예를 들어 구리로 이루어질 수 있으며, 드릴-스톱 또는 에칭-스톱으로서 기능할 수 있다. 또한, 예를 들어 레이저 드릴링이 필요에 따라 컨택트 범프(72)로부터 유전성 재료(68')의 부분을 제거하는 데 사용될 수 있다.
도 7j 및 7k에 도시된 스텝 10 및 11에서, 비아(31)가 전기적으로 충진될 수 있고 아마도 플러깅된다. 재분배층(33)은 동시에 또는 별개의 스텝에서 제공될 수 있다. 솔더 스톱층(67)에서 패드 개구에 제공되는 솔더 볼(23') 또는 세미-볼에 선행하여, 솔더 스톱층(67)이 그 위의 제공에 의해 기판(61)에 추가될 수 있다.
예를 들어 인캡슐레이션(21')의 측(76)으로부터 인터포저/기판(25) 상의 접촉점에 액세스하기 위한 추가적인 레이저 드릴링과 같은 추가적 또는 대안적인 프로세스 스텝들이 유리할 수 있다. 측(76) 상의 적절한 구조화가 제공되어 도 3의 예시적인 도면과 같이 추가적인 패키지의 접속을 허용할 수 있으며, 여기에서 비아(31, 35)는 각각 인터포저/기판(25)의 각 측으로부터 반대 방향으로 연장한다.
본 발명은 그 사상 또는 본질적인 특징을 벗어나지 않고도 다른 특정 형태로 구현될 수 있다. 본 발명의 설명된 양태들은 모든 관점에서 단지 예시적인 것으로 고려되어야 하며, 한정적인 것으로 고려되어서는 안된다. 따라서, 본 발명의 범위는 상술한 설명에 의해서보다는 첨부된 청구항에 의해 나타내어진다. 청구항의 의미 및 동등성의 범위 내에 드는 모든 변화는 그 범위 내에 포함되는 것이다.

Claims (20)

  1. 칩 패키지로서,
    제 1 기판과,
    상기 제 1 기판 위에 배치된 제 1 칩과,
    상기 제 1 기판의 반대측 상의 상기 칩 위에 배치되고, 적어도 하나의 컨택트(contact)와 상기 컨택트에 연결된 적어도 하나의 전기 도전성 라인을 포함하는 제 2 기판과,
    상기 제 2 기판과 상기 제 1 칩을 적어도 일부 인캡슐레이팅하는 인캡슐레이션 재료(encapsulation material)와,
    상기 제 2 기판의 상기 적어도 하나의 컨택트에 전기적으로 연결하기 위해 상기 인캡슐레이션 재료를 통해 연장하는 적어도 하나의 컨택트 홀을 포함하는
    칩 패키지.
  2. 제 1 항에 있어서,
    상기 제 1 칩의 반대측 상의 상기 제2 기판에 접속된 제 2 칩을 더 포함하는
    칩 패키지.

  3. 제 2 항에 있어서,
    상기 제 2 칩은, 볼 격자 어레이, 랜드 격자 어레이, 세미-볼 격자 어레이, 리드프레임 패키지 QFN 또는 QFP 패키지 유형으로 이루어지는 그룹 중 적어도 하나인
    칩 패키지.
  4. 제 2 항에 있어서,
    상기 제 2 기판은 상기 제 1 칩의 횡방향 디멘션(a lateral dimension)을 넘어 적어도 일부 연장하는 오버행(overhanging) 횡방향 디멘션을 갖는
    칩 패키지.
  5. 제 2 항에 있어서,
    상기 제 2 기판은 상기 제 2 칩의 횡방향 디멘션을 넘어 적어도 일부 연장하는 오버행 횡방향 디멘션을 갖는
    칩 패키지.

  6. 제 4 항에 있어서,
    상기 컨택트 홀은 상기 제 2 기판의 상기 적어도 하나의 오버행 횡방향 디멘션으로부터 연장하는
    칩 패키지.
  7. 제 5 항에 있어서,
    상기 적어도 하나의 컨택트 홀은 상기 제 1 칩의 반대측 상의 상기 제2 기판으로부터 연장하는
    칩 패키지.
  8. 제 7 항에 있어서,
    상기 적어도 하나의 컨택트 홀은 상기 제 2 기판의 상기 적어도 하나의 오버행 횡방향 디멘션으로부터 연장하는
    칩 패키지.
  9. 제 2 항에 있어서,
    상기 제 2 칩은 임베딩된 패키지(an embedded package)이고, 사전 테스트된 패키지와 버닝된(burned) 패키지 중 적어도 하나인
    칩 패키지.
  10. 칩 패키지 제조 방법으로서,
    캐리어를 제공하는 단계와,
    상기 캐리어 상에 제 1 칩을 두는 단계와,
    연결된 제 2 칩을 갖는 인터포저와 상기 제 1 칩을 함께 접착시키는 단계와,
    상기 제 1 칩과 상기 제 2 칩 주위에 인캡슐레이션 컴파운드(an encapsulation compound)를 형성하는 단계와,
    상기 인캡슐레이션 컴파운드를 통해 상기 인캡슐레이션 컴파운드의 제 1 측으로부터 상기 인터포저까지 적어도 하나의 비아를 드릴링하는 단계와,
    전기 도전성 재료로 상기 적어도 하나의 비아를 충진하는 단계와,
    상호접속재 패드의 세트를 형성하기 위해, 상기 적어도 하나의 비아를 전기적으로 재분배하는 재분배층을 제공하는 단계를 포함하는
    칩 패키지 제조 방법.
  11. 제 10 항에 있어서,
    솔더 볼(soler ball)을 상기 상호접속재 패드에 제공하는 단계를 더 포함하는
    칩 패키지 제조 방법.
  12. 제 10 항에 있어서,
    상기 드릴링하는 단계는 레이저로 수행되는
    칩 패키지 제조 방법.
  13. 제 10 항에 있어서,
    상기 칩 패키지를 어셈블링하기 전에 상기 제 2 칩을 테스트하거나 버닝하는 단계 중 적어도 하나를 더 포함하는
    칩 패키지 제조 방법.
  14. 제 10 항에 있어서,
    상기 인캡슐레이션 컴파운드를 통해 상기 칩 패키지의 제 2 측으로부터 상기 인터포저로 비아의 제 2 세트를 드릴링하는 단계와,
    전기 도전성 재료로 상기 비아의 제 2 세트를 충진하는 단계와,
    상기 칩 패키지의 제 2 측 상의 상기 비아의 제 2 세트 상으로 제 2 전자 패키지를 실장하는 단계를 더 포함하는
    칩 패키지 제조 방법.
  15. 컴파운드 패키지 제조 방법으로서,
    캐리어를 제공하는 단계와,
    인터포저에 접속된 제 2 칩을 포함하는 칩 패키지를 상기 캐리어 상에 두는 단계와,
    제 1 칩을 상기 인터포저에 접착시키는 단계와,
    상기 제 1 칩과 상기 칩 패키지 주위에 인캡슐레이션 컴파운드를 형성하는 단계와,
    상기 인캡슐레이션 컴파운드를 통해 상기 인캡슐레이션 컴파운드의 제 1 측으로부터 상기 인터포저까지 적어도 하나의 비아를 드릴링하는 단계와,
    전기 도전성 재료로 적어도 하나의 비아를 충진하는 단계와,
    적어도 하나의 상호접속재 패드를 형성하기 위해, 상기 적어도 하나의 비아를 전기적으로 재분배하는 재분배층을 제공하는 단계를 포함하는
    컴파운드 패키지 제조 방법.

  16. 제 15 항에 있어서,
    솔더 볼을 상기 상호접속재 패드에 제공하는 단계를 더 포함하는
    컴파운드 패키지 제조 방법.
  17. 제 15 항에 있어서,
    상기 드릴링하는 단계는 레이저로 수행되는
    컴파운드 패키지 제조 방법.
  18. 제 15 항에 있어서,
    상기 컴파운드 패키지를 어셈블링하기 전에 상기 칩 패키지를 테스트하거나 버닝하는 단계 중 적어도 하나를 더 포함하는
    컴파운드 패키지 제조 방법.
  19. 제 15 항에 있어서,
    상기 인캡슐레이션 컴파운드를 통해 상기 칩 패키지의 제 2 측으로부터 상기 인터포저로 비아의 제 2 세트를 드릴링하는 단계와,
    전기 도전성 재료로 상기 비아의 제 2 세트를 충진하는 단계와,
    상기 칩 패키지의 제 2 측 상의 상기 비아의 제 2 세트 상으로 제 2 전자 패키지를 실장하는 단계를 더 포함하는
    컴파운드 패키지 제조 방법.
  20. 제 15 항에 있어서,
    상기 제 1 칩을 노출시키기 위하여, 상기 인캡슐레이션 컴파운드의 적어도 일부를 제거하는 단계를 더 포함하는
    컴파운드 패키지 제조 방법.
KR1020140029936A 2013-03-15 2014-03-13 칩 패키지-인-패키지 및 그 방법 KR101594375B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/833,514 US9312198B2 (en) 2013-03-15 2013-03-15 Chip package-in-package and method thereof
US13/833,514 2013-03-15

Publications (2)

Publication Number Publication Date
KR20140113488A true KR20140113488A (ko) 2014-09-24
KR101594375B1 KR101594375B1 (ko) 2016-02-16

Family

ID=51504053

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140029936A KR101594375B1 (ko) 2013-03-15 2014-03-13 칩 패키지-인-패키지 및 그 방법

Country Status (3)

Country Link
US (2) US9312198B2 (ko)
KR (1) KR101594375B1 (ko)
CN (1) CN104051395B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10269767B2 (en) 2015-07-31 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip packages with multi-fan-out scheme and methods of manufacturing the same
KR20220133320A (ko) * 2018-04-12 2022-10-04 애플 인크. 스케일러블 시스템을 구현하기 위한 시스템들 및 방법들

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090296310A1 (en) * 2008-06-03 2009-12-03 Azuma Chikara Chip capacitor precursors, packaged semiconductors, and assembly method for converting the precursors to capacitors
US9953907B2 (en) * 2013-01-29 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. PoP device
US9735134B2 (en) * 2014-03-12 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with through-vias having tapered ends
US9527723B2 (en) 2014-03-13 2016-12-27 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming microelectromechanical systems (MEMS) package
US9735129B2 (en) 2014-03-21 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
US9318452B2 (en) * 2014-03-21 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
US10177032B2 (en) * 2014-06-18 2019-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Devices, packaging devices, and methods of packaging semiconductor devices
US9831214B2 (en) * 2014-06-18 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
DE102014114933B4 (de) * 2014-10-15 2021-08-12 Infineon Technologies Austria Ag Halbleiterbauelement
KR101640076B1 (ko) * 2014-11-05 2016-07-15 앰코 테크놀로지 코리아 주식회사 웨이퍼 레벨의 칩 적층형 패키지 및 이의 제조 방법
US9799571B2 (en) * 2015-07-15 2017-10-24 Globalfoundries Singapore Pte. Ltd. Methods for producing integrated circuits with interposers and integrated circuits produced from such methods
US20170098629A1 (en) 2015-10-05 2017-04-06 Mediatek Inc. Stacked fan-out package structure
CN106658967B (zh) 2015-10-30 2019-12-20 奥特斯(中国)有限公司 具有不同电荷密度的交替垂直堆叠层结构的元件载体
US9735131B2 (en) 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
KR20170085833A (ko) * 2016-01-15 2017-07-25 삼성전기주식회사 전자 부품 패키지 및 그 제조방법
JP2017212356A (ja) * 2016-05-26 2017-11-30 京セラ株式会社 積層型基板およびその製造方法
US9991219B2 (en) * 2016-06-23 2018-06-05 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package module
CN106098676A (zh) * 2016-08-15 2016-11-09 黄卫东 多通道堆叠封装结构及封装方法
CN107785334B (zh) * 2016-08-24 2019-11-01 矽品精密工业股份有限公司 电子封装结构及其制法
KR101952862B1 (ko) * 2016-08-30 2019-02-27 삼성전기주식회사 팬-아웃 반도체 패키지
KR101994748B1 (ko) * 2016-09-12 2019-07-01 삼성전기주식회사 팬-아웃 반도체 패키지
US10741537B2 (en) * 2017-01-18 2020-08-11 Taiwan Semiconductor Manufacturing Coompany Ltd. Semiconductor structure and manufacturing method thereof
EP3462486B1 (en) 2017-09-29 2021-03-24 Qorvo US, Inc. Process for making a double-sided module with electromagnetic shielding
US10529693B2 (en) * 2017-11-29 2020-01-07 Advanced Micro Devices, Inc. 3D stacked dies with disparate interconnect footprints
US20190181115A1 (en) 2017-12-08 2019-06-13 Dialog Semiconductor (Uk) Limited Wafer Level Molded PPGA (Pad Post Grid Array) for Low Cost Package
US10431549B2 (en) * 2018-01-10 2019-10-01 Powertech Technology Inc. Semiconductor package and manufacturing method thereof
US10692793B2 (en) * 2018-03-02 2020-06-23 Micron Technology, Inc. Electronic device with a package-level thermal regulator mechanism and associated systems, devices, and methods
US10497635B2 (en) * 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
KR102448248B1 (ko) * 2018-05-24 2022-09-27 삼성전자주식회사 Pop형 반도체 패키지 및 그 제조 방법
US10727204B2 (en) 2018-05-29 2020-07-28 Advances Micro Devices, Inc. Die stacking for multi-tier 3D integration
US10910344B2 (en) * 2018-06-22 2021-02-02 Xcelsis Corporation Systems and methods for releveled bump planes for chiplets
US10937755B2 (en) 2018-06-29 2021-03-02 Advanced Micro Devices, Inc. Bond pads for low temperature hybrid bonding
US11075151B2 (en) * 2018-06-29 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package with controllable standoff
US20200075547A1 (en) 2018-08-31 2020-03-05 Qorvo Us, Inc. Double-sided integrated circuit module having an exposed semiconductor die
US11114359B2 (en) 2018-09-13 2021-09-07 Dialog Semiconductor (Uk) Limited Wafer level chip scale package structure
US11984439B2 (en) * 2018-09-14 2024-05-14 Intel Corporation Microelectronic assemblies
KR102536269B1 (ko) * 2018-09-14 2023-05-25 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US10629575B1 (en) * 2018-12-13 2020-04-21 Infineon Techologies Ag Stacked die semiconductor package with electrical interposer
US11239173B2 (en) * 2019-03-28 2022-02-01 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with fan-out feature
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11201467B2 (en) 2019-08-22 2021-12-14 Qorvo Us, Inc. Reduced flyback ESD surge protection
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component
US20220319954A1 (en) * 2021-03-31 2022-10-06 Texas Instruments Incorporated Package heat dissipation
US20230019333A1 (en) * 2021-07-14 2023-01-19 Qualcomm Incorporated Package comprising stacked integrated devices with overhang

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040063304A1 (en) * 2002-09-24 2004-04-01 Robert-Christian Hagen Electronic component with a stack of semiconductor chips and a method for producing the electronic component
KR20070094449A (ko) * 2006-03-17 2007-09-20 스태츠 칩팩 엘티디 집적 회로 패키지 시스템
KR20090028502A (ko) * 2007-05-23 2009-03-18 텍사스 인스트루먼츠 인코포레이티드 반도체 시스템 및 그 제조 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6529022B2 (en) * 2000-12-15 2003-03-04 Eaglestone Pareners I, Llc Wafer testing interposer for a conventional package
US7053476B2 (en) * 2002-09-17 2006-05-30 Chippac, Inc. Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages
DE10317018A1 (de) * 2003-04-11 2004-11-18 Infineon Technologies Ag Multichipmodul mit mehreren Halbleiterchips sowie Leiterplatte mit mehreren Komponenten
US20070014985A1 (en) 2005-07-14 2007-01-18 Yuan-Huffman Qingwen W Activatable compositions
JP4512545B2 (ja) * 2005-10-27 2010-07-28 パナソニック株式会社 積層型半導体モジュール
SG135074A1 (en) * 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
US20090041977A1 (en) * 2007-08-06 2009-02-12 Occam Portfolio Llc System for the Manufacture of Electronic Assemblies Without Solder
TWI362101B (en) * 2008-05-29 2012-04-11 Advanced Semiconductor Eng Method of fabricating a stacked type chip package structure and a stacked type package structure
US20100117242A1 (en) * 2008-11-10 2010-05-13 Miller Gary L Technique for packaging multiple integrated circuits
TWI387084B (zh) * 2009-01-23 2013-02-21 Advanced Semiconductor Eng 具有穿導孔之基板及具有穿導孔之基板之封裝結構
CN101681903B (zh) * 2009-03-30 2012-02-29 香港应用科技研究院有限公司 电子封装及其制作方法
US8541872B2 (en) * 2010-06-02 2013-09-24 Stats Chippac Ltd. Integrated circuit package system with package stacking and method of manufacture thereof
KR101711045B1 (ko) 2010-12-02 2017-03-02 삼성전자 주식회사 적층 패키지 구조물
US8754514B2 (en) 2011-08-10 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip wafer level package
US20130147026A1 (en) * 2011-12-12 2013-06-13 Ati Technologies Ulc Heatsink interposer
KR101649404B1 (ko) * 2014-07-28 2016-08-18 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040063304A1 (en) * 2002-09-24 2004-04-01 Robert-Christian Hagen Electronic component with a stack of semiconductor chips and a method for producing the electronic component
KR20070094449A (ko) * 2006-03-17 2007-09-20 스태츠 칩팩 엘티디 집적 회로 패키지 시스템
KR20090028502A (ko) * 2007-05-23 2009-03-18 텍사스 인스트루먼츠 인코포레이티드 반도체 시스템 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10269767B2 (en) 2015-07-31 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip packages with multi-fan-out scheme and methods of manufacturing the same
KR20220133320A (ko) * 2018-04-12 2022-10-04 애플 인크. 스케일러블 시스템을 구현하기 위한 시스템들 및 방법들

Also Published As

Publication number Publication date
US9985005B2 (en) 2018-05-29
US20160190107A1 (en) 2016-06-30
KR101594375B1 (ko) 2016-02-16
US9312198B2 (en) 2016-04-12
CN104051395B (zh) 2018-01-12
CN104051395A (zh) 2014-09-17
US20140264914A1 (en) 2014-09-18

Similar Documents

Publication Publication Date Title
KR101594375B1 (ko) 칩 패키지-인-패키지 및 그 방법
US10861760B2 (en) Method of manufacturing semiconductor devices and corresponding semiconductor device
KR101522763B1 (ko) 콤포넌트 패키지용 장치 및 방법
US7344917B2 (en) Method for packaging a semiconductor device
KR101412718B1 (ko) 반도체 패키지 및 적층형 반도체 패키지
KR101722264B1 (ko) 몸체-관통 전도성 비아를 갖는 집적 회로 장치, 반도체 장치 패키지 및 반도체 장치 제조 방법
US8253232B2 (en) Package on package having a conductive post with height lower than an upper surface of an encapsulation layer to prevent circuit pattern lift defect and method of fabricating the same
KR101517541B1 (ko) 다층 반도체 패키지
US7572681B1 (en) Embedded electronic component package
KR101837511B1 (ko) 반도체 패키지 및 그 제조방법
US8597983B2 (en) Semiconductor device packaging having substrate with pre-encapsulation through via formation
KR101656269B1 (ko) 반도체 패키지 및 그 제조방법
JP2008218979A (ja) 電子パッケージ及びその製造方法
US8176628B1 (en) Protruding post substrate package structure and method
US20080258288A1 (en) Semiconductor device stack package, electronic apparatus including the same, and method of manufacturing the same
CN110581107A (zh) 半导体封装及其制造方法
KR20110076606A (ko) 반도체 패키지 제조방법
US20170047262A1 (en) Electronic package and fabrication method thereof
US20200075561A1 (en) Semiconductor package
US8631566B2 (en) Circuit board structure comprising an electrical component and a method for manufacturing a circuit board structure comprising an electrical component
US9401345B2 (en) Semiconductor device package with organic interposer
EP1732127B1 (en) Method for bonding and device manufactured according to such method
KR100836642B1 (ko) 전자 패키지 및 그 제조방법
KR101123797B1 (ko) 적층 반도체 패키지
KR101226277B1 (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 4