KR20140105293A - 그래핀 적층 구조체의 제조방법, 및 그래핀 적층 구조체와 이를 구비하는 전기소자 - Google Patents

그래핀 적층 구조체의 제조방법, 및 그래핀 적층 구조체와 이를 구비하는 전기소자 Download PDF

Info

Publication number
KR20140105293A
KR20140105293A KR1020130019373A KR20130019373A KR20140105293A KR 20140105293 A KR20140105293 A KR 20140105293A KR 1020130019373 A KR1020130019373 A KR 1020130019373A KR 20130019373 A KR20130019373 A KR 20130019373A KR 20140105293 A KR20140105293 A KR 20140105293A
Authority
KR
South Korea
Prior art keywords
oxide
sheet
graphene
substrate
titanate
Prior art date
Application number
KR1020130019373A
Other languages
English (en)
Other versions
KR102113255B1 (ko
Inventor
김상우
한상아
Original Assignee
삼성전자주식회사
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 성균관대학교산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020130019373A priority Critical patent/KR102113255B1/ko
Priority to US14/070,999 priority patent/US9058985B2/en
Publication of KR20140105293A publication Critical patent/KR20140105293A/ko
Application granted granted Critical
Publication of KR102113255B1 publication Critical patent/KR102113255B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606—Graphene

Abstract

그래핀 적층 구조체의 제조방법, 및 그래핀 적층 구조체와 이를 구비하는 전기소자가 개시된다. 불소 계열의 가스 플라즈마를 이용하여 표면처리한 육방정계 질화붕소 시트를 그래핀 시트와 절연체층 사이에 개재함으로써, 그래핀 표면에 손상을 주지 않으면서 고유전체를 포함하는 절연체층을 증착시킬 수 있다.

Description

그래핀 적층 구조체의 제조방법, 및 그래핀 적층 구조체와 이를 구비하는 전기소자 {Method for manufacturing graphene laminated structure, graphene laminated structure and electric device including the same}
그래핀 적층 구조체의 제조방법, 및 그래핀 적층 구조체와 이를 구비하는 전기소자가 제공된다. 보다 구체적으로는 그래핀 상에 고유전체 절연체층을 형성하기 위해 육방정계 질화붕소 (h-BN) 시트를 버퍼층 내지 희생층으로 사용하는 구조체 및 그 제조방법이 제공된다.
그래핀은 2차원 평면구조를 갖는 탄소 단일 원자 층으로 이루어진 물질로서, 매우 뛰어난 기계적 전기적 특성을 갖기 때문에 새로운 고성능 전자재료로서 큰 주목을 받아오고 있다.
그래핀을 LED 등의 전자소자에 이용하기 위해서는 탑 게이트 트랜지스터(top gate transistor)가 필요하다. 그래핀을 채널로 이용하는 탑 게이트 트랜지스터를 만들기 위해서는 그래핀과 탑 게이트 사이에 고품질의 절연 물질이 필요하다. 고유전상수를 갖는 물질로는 예를 들어 Al2O3, HfO2 등이 있는데, 이들 물질들을 그래핀에 직접적으로 증착시키는 경우 그래핀이 sp2 구조를 갖기 때문에 잘 증착이 되지 않을 뿐더러 그래핀에 손상을 주는 문제가 발생한다.
따라서, 그래핀 표면에 손상을 주지 않으면서 고유전 물질을 증착하는 방법들이 연구되고 있다.
일 측면에서는 그래핀 표면에 손상을 주지 않으면서 고유전체 절연체층을 형성할 수 있는 그래핀 적층 구조체의 제조방법을 제공한다.
다른 측면에서는 상기 제조방법에 의해 제조된 그래핀 적층 구조체를 제공한다.
또 다른 측면에서는 상기 그래핀 적층 구조체를 구비하는 전기소자를 제공한다.
또 다른 측면에서는 상기 그래핀 적층 구조체를 구비한 트랜지스터를 제공한다.
일 측면에 따르면,
불소 계열의 가스 플라즈마를 이용하여 육방정계 질화붕소 시트의 표면을 플라즈마 처리하는 단계;
상기 육방정계 질화붕소 시트를 그래핀 시트 상에 적층하는 단계; 및
상기 육방정계 질화붕소 시트의 표면처리된 표면 상에 절연체층을 형성하는 단계;
를 포함하는 그래핀 적층 구조체의 제조방법이 제공된다.
일 실시예에 따르면, 상기 불소 계열의 가스 플라즈마는 육방정계질화붕소 시트 표면에 손상을 주지 않는 가스 플라즈마로서, 예를 들어 CF4, CHF3, SF6, 및 NF3로부터 선택되는 적어도 하나의 가스를 이용할 수 있다.
일 실시예에 따르면, 상기 플라즈마 처리는 CF4 가스 플라즈마를 이용하여 수행될 수 있으며, 예를 들어 약 1 내지 약 10 sccm, 및 약 300 내지 약 700 mTorr의 플라즈마 표면처리 압력에서 약 1 내지 약 10초 동안 수행될 수 있다.
일 실시예에 따르면, 상기 육방정계 질화붕소 시트가 B-N간의 결합이 sp2 공유결합이고 층간 결합이 반 데어 바알스 결합인 2차원 평면 구조를 가지며, 두께가 약 10nm 이하일 수 있다.
일 실시예에 따르면, 상기 플라즈마 처리되는 육방정계 질화붕소 시트의 면적이 1 mm2 이상일 수 있다.
일 실시예에 따르면, 상기 플라즈마 처리되는 육방정계 질화붕소 시트가 금속촉매 박막 또는 기판과 금속촉매 박막의 적층기판 상에 제공된 것일 수 있으며, 이 경우, 상기 플라즈마 처리 단계 후, 상기 육방정계 질화붕소 시트로부터 상기 금속촉매 박막 또는 기판과 금속촉매 박막의 적층기판을 에칭에 의해 제거하는 단계를 더 포함할 수 있다.
일 실시예에 따르면, 상기 그래핀 시트가 복수개의 탄소원자들이 서로 공유결합으로 연결되어 일 평면 상으로 배열되어 있는 폴리시클릭 방향족 시트의 단일층 또는 복수개 적층된 다중층으로서, 두께가 30nm 이하일 수 있다.
일 실시예에 따르면, 상기 그래핀 시트의 면적이 1 mm2 이상일 수 있다.
일 실시예에 따르면, 상기 절연체층은 비유전율 약 7 이상의 고유전체를 포함할 수 있다.
일 실시예에 따르면, 상기 절연체층을 원자층 증착법, 진공 증착법, 분자선 에피택셜 성장법, 이온 클러스터빔법, 저에너지 이온빔법, 이온 플레이팅법, CVD법, 스퍼터링법, 대기압 플라즈마법, 스프레이 코팅법, 스핀 코팅법, 블레이드 코팅법, 딥 코팅법, 캐스팅법, 롤 코팅법, 바 코팅법, 다이 코팅법 또는 이들의 조합을 이용하여 형성될 수 있다.
다른 측면에 따르면,
기판 상에 형성된, 그래핀 시트를 포함하는 채널층;
상기 그래핀 시트를 보호하기 위하여 상기 채널층 상에 형성된, 육방정계 질화붕소 시트를 포함하는 버퍼층; 및
상기 버퍼층 상에 형성된, 비유전율 약 7 이상의 고유전체를 포함하는 절연체층;
을 포함하는 그래핀 적층 구조체가 제공된다.
또 다른 측면에 따르면, 상술한 그래핀 적층 구조체를 포함하는 전기소자가 제공된다.
또 다른 측면에 따르면, 상술한 그래핀 적층 구조체를 포함하는 트랜지스터가 제공된다.
상기 그래핀 적층 구조체의 제조방법에 따르면, 불소 계열의 가스 플라즈마를 이용하여 표면처리한 육방정계 질화붕소 시트를 그래핀 시트와 고유전 절연체층 사이에 개재함으로써, 그래핀 표면에 손상을 주지 않으면서 고유전 절연체층을 증착시킬 수 있다.
도 1은 일 구현예에 따른 FET의 개략도를 나타낸다.
도 2 및 도 3은 실시예 1에서 h-BN 시트를 제조하고 나서 CH4 플라즈마 처리 전후의 상태를 보여주는 광학 현미경(OM) 사진이다.
도 4는 실시예 1에서 표면처리 전후의 h-BN 시트의 라만 스펙트럼을 나타낸다.
도 5a 및 도 5b는 실시예 1에서 표면처리 전후의 h-BN 시트의 FTIR 데이터로서, 도 5a는 h-BN의 Boron과 Nitride의 stretching vibration mode를 나타내는 in-plane vibration 영역에서의 데이터이고, 도 5b는 B-N-B bending vibration mode를 나타내는 out-of-plane vibration 영역에서의 데이터이다.
도 6a 및 도 6b는 h-BN 시트가 개재되지 않은 비교예 2의 X-선 광전자 분광법(XPS) 측정 결과이다.
도 7a 및 도 7b는 CF4 플라즈마 처리를 하지 않고, h-BN 시트 상에 Al2O3를 증착한 비교예 1의 XPS 측정 결과이다.
도 8a 및 도 8b는 CF4 플라즈마 처리를 한 h-BN 시트 상에 Al2O3를 증착한 실시예 1의 XPS 측정 결과이다.
도 9는 300nm SiO2의 정전용량 측정결과이다.
도 10은 SiO2/CF4 플라즈마 처리된 h-BN/Al2O3의 정전용량 측정결과이다.
도 11은 SiO2/표면처리되지 않은 h-BN/Al2O3의 정전용량 측정결과이다.
이하에서 본 발명을 보다 구체적으로 설명하기로 한다.
일 구현예에 따른 그래핀 적층 구조체의 제조방법은,
불소 계열의 가스 플라즈마를 이용하여 육방정계 질화붕소 시트의 표면을 플라즈마 처리하는 단계;
상기 육방정계 질화붕소 시트를 그래핀 시트 상에 적층하는 단계; 및
상기 육방정계 질화붕소 시트의 표면처리된 표면 상에 절연체층을 형성하는 단계; 를 포함한다.
상기 그래핀 적층 구조체의 제조방법은 불소 계열의 가스 플라즈마를 이용하여 표면을 개질시킨 육방정계 질화붕소 시트를 그래핀 시트 상에 전사시켜 그 위에 고유전 절연체층을 증착하기 위한 버퍼층(buffer layer)(또는 보호층(protective layer) 내지 희생층(sacrifice layer))으로 사용한다.
원자층 증착 (Atomic Layer Deposition) 공정 등으로 그래핀 상에 직접 Al2O3와 같은 고유전 물질을 증착시키는 경우 그래핀에 고유전 물질이 고르게 올라가지 않을 뿐만 아니라 그래핀에 손상을 줄 수 있다. 이에 반해 상기 그래핀 적층 구조체의 제조방법은 육방정계 질화붕소 시트를 플라즈마 처리에 의해 계면을 활성화시키고 이를 고유전 물질을 증착시키기 위한 버퍼층으로 사용함으로써 그래핀 시트에 손상을 주지 않고 그 위에 고유전 물질층을 형성할 수 있다.
상기 육방정계 질화붕소(h-BN) 시트는 B-N간의 결합이 sp2 공유결합이고, 층간 결합은 반 데어 바알스 결합인 2차원 평면 구조를 가지며, 두께가 약 10 nm 이하일 수 있으며, 구체적으로 예를 들면 5 nm 이하일 수 있다.
일 실시예에 따르면, 상기 육방정계 질화붕소(h-BN) 시트는 제1 기판 상에 제공된 것일 수 있다. 여기서 상기 제1 기판은 식각가능한 기판으로서, 예를 들어 Ni, Cu, W 등의 금속 기판, Si 기판, SiC 기판, 글래스 기판, GaN 기판, 실리카 기판, 사파이어 기판 등의 무기물 기판, 그래파이트 기판 등의 탄소 기판 등을 사용할 수 있다.
상기 육방정계 질화붕소(h-BN) 시트는 예를 들어 화학기상증착법(CVD)을 통하여 제조될 수 있다. 상기 h-BN 시트는, 예를 들어 반응기 내에서 금속 촉매의 존재하에 질소 공급원 및 붕소 공급원을 기상으로 공급하면서 h-BN을 성장시켜 대면적의 h-BN 시트를 얻을 수 있다.
h-BN 시트 제조 공정에 사용가능한 촉매금속으로서는 질화 붕소의 증착에 사용되는 것이라면 제한 없이 사용할 수 있다. 예를 들어 니켈(Ni), 코발트(Co), 철(Fe), 백금(Pt), 팔라듐(Pd), 금(Au), 알루미늄(Al), 크롬(Cr), 구리(Cu), 마그네슘(Mg), 망간(Mn), 몰리브덴(Mo), 로듐(Rh), 실리콘(Si), 탈륨(Ta), 티타늄(Ti), 텅스텐(W), 우라늄(U), 바나듐(V) 및 지르코늄(Zr)으로 이루어진 군으로부터 선택된 하나 이상의 금속 또는 합금을 사용할 수 있으며, 상기 촉매 금속은 약 1mm 이하의 두께, 예를 들어 약 500㎛ 내지 약 10㎛ 범위의 두께를 갖는 것을 사용할 수 있다.
상기 촉매금속의 크기에 따라 그 위에서 성장하는 h-BN 시트의 크기가 결정될 수 있으며, 대면적 h-BN 시트를 얻기 위해 상기 촉매금속의 크기를 조절할 수 있다. 예를 들어 상기 촉매금속의 크기, 즉 폭과 너비 중 하나 이상이 1mm 이상의 크기를 가질 수 있으며, 최대 1m 또는 10m 이상의 크기를 가질 수 있다.
상기 촉매금속이 막 형태인 경우 촉매금속은 독립적으로 사용할 수도 있고, 필요에 따라서는 기판 상에 존재하는 촉매금속을 사용할 수도 있다. 특히 박막의 형태의 금속 촉매의 경우 제조공정상의 편의를 위해 기판을 사용할 수 있다. 이와 같은 기판으로서는 예를 들어 Ni, Cu, W 등의 금속 기판, Si 기판, SiC 기판, 글래스 기판, GaN 기판, 실리카 기판, 사파이어 기판 등의 무기물 기판, 그래파이트 기판 등의 탄소 기판 등을 사용할 수 있다.
상기 촉매금속의 형태에 따라 그 위에 형성되는 h-BN 시트의 형태가 결정될 수 있다. 예를 들어 상기 촉매금속을 소정 패턴 형상으로 제조하여 사용할 경우, 그 표면 상에서 형성되는 h-BN 또한 동일한 패턴 형상을 가질 수 있다.
고품질 및 대면적의 h-BN 시트는 촉매금속의 존재하에 질소공급원 및 붕소 공급원을 기상으로 반응기 내에 공급하면서 열처리를 수행하여 형성할 수 있다. 상기 기상의 질소공급원 및 붕소공급원은 일정한 유량으로 공급될 수 있으며, 불활성분위기 및/또는 환원성 분위기하에 공급될 수 있다. 상기 불활성 분위기는 아르곤 가스, 헬륨 가스와 같은 불활성기체를 사용하며, 상기 환원성 분위기는 수소기체를 사용하여 형성할 수 있다. 불활성기체 및 수소기체를 혼합가스 형태로 함께 공급하는 경우, 불활성기체는 전체 반응기 내에서 약 60 내지 95부피%, 수소기체는 전체 챔버 내에서 약 5 내지 40부피%를 차지할 수 있다.
이들 불활성기체/수소기체 및 기상 공급원은 예를 들어 약 10 내지 약 10,000sccm의 유량으로 공급될 수 있으며, 이중 기상 질소 공급원 및 붕소공급원은 약 1:1의 화학양론적으로 예를 들어 약 1 내지 약 100sccm의 유량으로 공급될 수 있다.
상기 질소 공급원은 질소 원소를 기상으로 공급할 수 있는 것이라면 특별히 한정되는 것은 아니며, NH3, N2 등에서 선택된 하나 이상을 포함할 수 있다.
상기 붕소 공급원은 붕소 원소를 기상으로 공급할 수 있는 것이라면 특별히 한정되는 것은 아니며, BH3, BF3, BCl3, B2H6, (CH3CH2)3B, (CH3)3B, 디보란 등에서 선택된 하나 이상을 포함할 수 있다.
다르게는, 질소와 붕소를 모두 공급할 수 있는 공급원으로서 보라진(H3NBH3), 보라잔((BH)3(NH)3) 등에서 선택된 하나 이상을 사용할 수도 있다.
상기 질소 공급원 및 붕소 공급원은 반응기 내에 기상으로 공급될 수 있으나, 원료 물질 자체가 기상일 필요는 없으며, 외부 용기에서 고상의 질소 및 붕소 함유 물질을 기화시켜 사용하는 것도 가능하다.
즉, 외부 용기에 고상의 함질소 및 함붕소 화합물을 저장한 후, 이를 소정 온도로 가열하여 상기 화합물을 기화, 예를 들어 승화시킨 후, 이를 상기 촉매금속이 위치하는 반응기 내로 공급할 수 있다.
상기 외부 용기에서 기화된 기상의 질소 공급원 및 붕소 공급원은 질소가스와 함께 상기 반응기에 공급될 수 있다. 이때 상기 외부 용기의 온도와 질소가스의 유속(flow rate)을 적절히 제어하여 챔버 내로 공급되는 질소 및 붕소의 함량을 조절할 수 있으므로, 그에 따라 얻어지는 h-BN의 성장을 제어할 수 있다.
상기 외부 용기에 저장되는 고상의 함질소 및 함붕소 화합물로서는 암모니아-보란(NH3-BH3) 화합물을 사용할 수 있다. 상기 암모니아-보란 화합물의 기화는 약 130℃에서 이루어지므로 온도를 조절하여 기화되는 NH3 및 BH3의 양을 적절히 조절할 수 있다.
h-BN을 상기 촉매 금속의 표면 상에서 결정 구조를 갖는 2차원 시트로 성장시키기 위하여 열처리를 수행하며, 열처리 공정은 적절한 온도에서 소정 시간 동안 수행될 수 있으며, 예를 들어 약 700℃ 내지 약 1,200℃, 또는 약 700℃ 내지 촉매금속의 융점 온도에서 약 1분 내지 약 2시간 동안 수행할 수 있다. 열처리를 위한 열원으로서는 유도가열(inductin heating), 복사열, 레이져, IR, 마이크로파, 플라즈마, UV, 표면 플라즈몬 가열 등을 제한 없이 사용할 수 있다. 이와 같은 열원은 상기 챔버에 부착되어 챔버 내부를 소정 온도까지 승온시키는 역할을 수행한다.
열처리 공정에 의해 얻어진 결과물은 소정의 냉각 공정을 더 거칠 수 있다. 여기서 냉각 공정은 생성된 h-BN이 균일하게 성장하여 시트상으로 일정하게 배열될 수 있도록 도와주며, 예를 들어 분당 약 10 내지 약 100℃의 속도로 냉각시킬 수 있다. 이와 같은 냉각을 위해 불활성가스 및/또는 수소가스를 일정한 유속으로 가할 수 있다. 또한 자연 냉각 등의 방법을 사용하는 것도 가능하며, 이와 같은 자연 냉각은 열원의 작동을 중지시키거나, 열원을 반응기에서 제거하는 등의 방법으로 수행할 수 있다. 상술한 바와 같은 열처리 및 냉각 과정은 1사이클 과정으로 수행할 수 있으나, 이들을 수차례 반복하여 층수가 높으면서 치밀한 구조의 h-BN을 생성하는 것도 가능하다. 예를 들어 상기 열처리 공정을 2회 내지 3회 반복함으로써 상기 h-BN의 결정성 및 순도를 증가시킬 수 있다.
이와 같이 얻어진 h-BN 시트는 원자층 두께로서 단일층 두께를 가질 수 있으며, 혹은 2층 이상의 다중층 구조를 가질 수 있다. 상기 h-BN 시트는 예를 들어 30nm 이하, 구체적으로는 20nm 이하, 보다 구체적으로는 10nm 이하의 두께로 형성될 수 있다.
상기 h-BN 시트는 이러한 화학기상증착법을 이용하여 면적이 1 mm2 이상의 대면적을 가질 수 있다. 예를 들어 상기 h-BN 시트는 약 10mm2 이상, 또는 약 1cm2 이상의 면적을 가질 수 있다. 예를 들어, 상기 h-BN 시트의 면적은 약 1mm2 내지 약 10m2의 면적을 가질 수 있다.
이어서, 상기 h-BN 시트는 불소 계열의 가스 플라즈마를 이용하여 표면을 플라즈마 처리한다. 이러한 플라즈마 처리는 h-BN 시트의 표면을 활성화시켜 절연체층 및/또는 그래핀 시트와의 계면 접착력을 증대시킬 수 있다.
플라즈마는 고체, 액체, 기체와 더불어 '제4의 물질상태'로 불리는데, 기체 상태의 물질에 계속 열을 가하여 온도를 올려주면 이온핵과 자유전자로 이루어진 입자들의 집합체가 만들어진다. 이러한 상태의 물질을 플라즈마라고 한다. 상기 불소 계열의 가스 플라즈마는 육방정계질화붕소 시트 표면에 손상을 주지 않는 가스 플라즈마로서, 예를 들어 CF4, CHF3, SF6, 및 NF3로부터 선택되는 적어도 하나의 가스를 사용할 수 있다. 이러한 불소 계열의 화합물은 표면에너지가 낮아 소수성을 가지며 열적 및 화학적으로 안정하여, h-BN 시트의 표면을 활성화시켜 고유전 물질이 증착되기 쉬운 상태로 만들어 줄 수 있다.
일 실시예에 따르면, 상기 플라즈마 처리는 CF4 가스 플라즈마를 이용하여 수행될 수 있으며, 예를 들어 약 1 내지 약 10 sccm, 및 약 300 내지 약 700 mTorr의 플라즈마 표면처리 압력에서 약 1 내지 약 10초 동안 수행될 수 있다. 상기 처리에 의하여 충분한 표면개질이 될 수 있다. 일 실시예에 따르면, 상기 플라즈마 처리는 CF4 가스 플라즈마를 이용하여 약 5 sccm, 약 460 mTorr의 플라즈마 표면처리 압력에서 1초 내지 5초 동안 수행될 수 있다.
이와 같이 표면 개질된 h-BN 시트는 푸리에변환 적외분광 분석(FTIR)이나 라만 분석을 통하여 표면의 개질 여부 및 h-BN 시트 특성을 확인할 수 있다.
플라즈마 처리에 의해 표면 개질된 상기 h-BN 시트는 그래핀 시트 상에 전사된다.
촉매금속 또는 촉매금속/기판 상에 제공된 h-BN 시트는 에칭을 통하여 상기 촉매금속 또는 촉매금속/기판을 제거한 다음 상기 h-BN 시트를 그래핀 시트 상에 전사시킬 수 있다.
상기 기판 및/또는 촉매금속은 예를 들어 산처리에 의한 식각 공정으로 제거될 수 있다. 이와 같은 산처리는 염산, 황산, 질산 또는 이들의 혼합액을 소정 농도로 사용할 수 있으며, 상기 결과물을 이들 산 용액에 소정 시간 동안 침지하여 상기 촉매금속을 제거하여 h-BN 시트를 순수하게 분리할 수 있다. 상기와 같은 산처리에 의한 제거 과정에서 h-BN시트에 폴리메틸-(메타)아크릴레이트 등의 수지를 코팅하여 둠으로써 이후의 전사과정을 보다 용이하게 할 수 있다. 상기 코팅층은 아세톤 등의 유기용매를 사용하여 제거할 수 있다.
표면 개질된 상기 h-BN 시트가 전사될 그래핀 시트는 복수개의 탄소원자들이 서로 공유결합(통상 sp2 결합)으로 연결되어 일 평면 상으로 배열되어 있는 폴리시클릭 방향족 시트가 하나 또는 복수개 적층된 것으로서, 상기 공유결합으로 연결된 탄소원자들은 기본 반복단위로서 6원환을 형성하나, 5원환 및/또는 7원환을 더 포함하는 것도 가능하다.
상기 그래핀 시트는 서로 공유결합된 탄소원자들의 단일층으로 이루어질 수도 있고, 이들이 여러 개 서로 적층되어 복수층을 형성하는 것도 가능하며, 이 경우 나노사이즈의 두께를 가지도록 적층될 수 있다. 상기 그래핀 시트는 예를 들어 두께가 30 nm 이하, 구체적으로는 10nm 이하, 보다 구체적으로는 1 nm 이하일 수 있다. 상기 두께 범위로 그래핀 시트를 준비하여 트랜지스터 등의 전자소자에 채널층으로서 적용할 수 있도록 한다.
상기 나노사이즈의 그래핀 시트는 대면적의 크기를 가질 수 있다. 예를 들어, 상기 그래핀 시트의 면적은 약 1mm2 이상, 예를 들어 약 10mm2 이상, 또는 약 1cm2 이상의 면적을 가질 수 있다. 예를 들어, 상기 그래핀 시트의 면적은 약 1mm2 내지 약 10m2의 면적을 가질 수 있다.
대면적의 그래핀 시트는 예를 들어 다음과 같은 공정으로 제조될 수 있다.
상기 그래핀 시트를 형성하기 위하여, 예를 들어 그래파이트화 촉매를 막의 형태로 형성하고, 여기에 기상의 탄소 공급원을 투입하면서 열처리하여 그래핀을 생성시킨 후, 이를 냉각하에 성장시킴으로써 형성될 수 있다. 즉, 그래파이트화 촉매가 존재하는 챔버 내에 기상의 탄소 공급원을 소정 압력으로 공급하면서 소정 온도에서 소정 시간 동안 열처리하면, 상기 기상의 탄소 공급원에 존재하는 탄소성분들이 서로 결합하여 6각형의 판상 구조를 형성하면서 그래핀 시트가 형성될 수 있다.
그래핀 시트의 형성 과정에서 사용가능한 그래파이트화 촉매로는, 막 형태의 그래파이트화 촉매를 독립적으로 사용할 수도 있고, 필요에 따라서는 기판 상에 존재하는 그래파이트화 촉매를 사용할 수도 있다. 특히 박막의 형태의 그래파이트화 촉매의 경우 제조공정상의 편의를 위해 기판을 사용할 수 있다. 이와 같은 기판으로서는 Si 기판, SiC 기판, 글래스 기판, GaN 기판, 실리카 기판, 사파이어 기판 등의 무기물 기판과 Ni, Cu, W 등의 금속 기판, 그래파이트 기판 등의 탄소 기판 등을 사용할 수 있다. 상기 기판과 그래파이트화 촉매와의 불필요한 반응을 억제하기 위하여 상기 기판의 표면을 블록층으로 미리 도포하는 것도 가능하다. 이와 같은 블록층은 기판과 그래파이트화 촉매층 사이에 존재함으로써, 상기 그래파이트화 촉매가 기판과 반응하여 그래핀 시트의 생성 효율을 저하시키는 것을 억제할 수 있다. 이와 같은 블록층으로서는 SiOx, TiN, Al2O3, TiO2, Si3N4 등의 소재를 사용할 수 있으며, 스퍼터링 등의 방법으로 상기 기판 상에 형성할 수 있다.
상기 그래파이트화 촉매는 상기 탄소 공급원과 접촉함으로써 탄소 공급원으로부터 제공된 탄소성분들이 서로 결합하여 6각형의 판상 구조를 형성하도록 도와주는 역할을 수행하며, 그 예로서는 그래파이트를 합성하거나, 탄화반응을 유도하거나, 카본나노튜브를 제조하는데 사용되는 촉매를 사용할 수 있다. 구체적으로는 Ni, Co, Fe, Pt, Au, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V 및 Zr로 이루어진 군으로부터 선택된 하나 이상을 사용할 수 있다. 이와 같은 그래파이트화 촉매는 상기와 같은 금속 단독으로 이루어진 판상 구조체를 사용할 수 있으며, 상기 그래파이트화 촉매를 기판 상에 증착, 스퍼터링 등의 방법으로 고정하는 것도 가능하다. 상기 그래파이트화 촉매로서는 박막 또는 후막 형태의 그래파이트화 촉매를 사용할 수 있다. 막 형태의 그래파이트화 촉매가 박막일 경우에는 제조 공정상 기판 상에 형성된 것을 사용할 수 있다.
상기 그래핀 시트 형성 과정에서 탄소 공급원으로서는 탄소를 공급할 수 있으며, 300℃ 이상의 온도에서 기상으로 존재할 수 있는 물질이라면 특별한 제한 없이 사용할 수 있다. 상기 기상 탄소 공급원으로서는 카본을 함유하는 화합물이면 가능하며, 탄소수 6개 이하의 화합물이 바람직하며, 더욱 바람직하게는 탄소수 4개 이하의 화합물이고, 더욱 바람직하게는 탄소수 2개 이하의 화합물이다. 그러한 예로서는 일산화탄소, 에탄, 에틸렌, 에탄올, 아세틸렌, 프로판, 프로필렌, 부탄, 부타디엔, 펜탄, 펜텐, 사이클로펜타디엔, 헥산, 사이클로헥산, 벤젠 및 톨루엔으로 이루어진 군으로부터 선택된 하나 이상을 사용할 수 있다.
이와 같은 탄소 공급원은 그래파이트화 촉매가 존재하는 챔버 내에 일정한 압력으로 투입되는 것이 바람직하며, 예를 들어 약 1 내지 약 100sccm의 유량으로 탄소 공급원이 공급될 수 있다.
상기 챔버 내에서는 상기 탄소공급원만 존재하거나, 또는 헬륨, 아르곤 등과 같은 불활성 가스와 함께 존재하는 것도 가능하다. 상기 불활성 가스는 예를 들어 100 내지 1000 sccm, 구체적으로는 300 내지 700 sccm의 유량으로 반응기 내에 공급될 수 있다.
또한, 상기 탄소 공급원과 더불어 수소 가스와 같은 환원성 기체를 사용할 수 있다. 수소는 금속 촉매의 표면을 깨끗하게 유지하여 기상 반응을 제어하기 위하여 사용될 수 있다. 상기 수소 가스는 예를 들어 100 내지 1000 sccm, 구체적으로는 300 내지 700 sccm의 유량으로 반응기 내에 공급될 수 있다.
상기 탄소 공급원은 불활성기체 및 수소기체의 혼합가스 분위기 하에서 공급되는 것도 가능하다.
막 형태의 그래파이트화 촉매가 존재하는 챔버 내에 상기 기상의 탄소 공급원을 투입한 후, 이를 소정 온도에서 열처리하면 그래핀이 상기 그래파이트화 촉매의 표면 상에 형성될 수 있다. 상기 열처리 온도는 상기 그래파이트 촉매에 손상이 가지 않으면서 그래핀이 시트 형상으로 성장할 수 있는 범위 내에서 결정될 수 있다. 상기 열처리는 예를 들어 300 내지 2000℃, 바람직하게는 500 내지 1500℃가 좋다. 상기 열처리 공정은, 금속 촉매가 후막 형태인 경우, 박막 형태인 경우에 비하여 보다 고온에서 열처리를 수행할 수 있다.
상기와 같은 열처리는 소정 온도에서 일정한 시간 동안 유지함으로써 그래핀의 생성 정도를 조절하는 것이 가능하다. 즉 열처리 공정을 오랜 동안 유지할 경우 생성되는 그래핀이 많아지므로, 결과적인 그래핀 시트의 두께를 크게 할 수 있으며, 열처리 공정이 그보다 짧아지면 결과적인 그래핀 시트의 두께가 작아지는 효과를 낳게 된다. 따라서 목적하는 그래핀 시트의 두께를 얻기 위해서는 상기 탄소 공급원의 종류 및 공급 압력, 그래파이트화 촉매의 종류, 챔버의 크기 외에, 상기 열처리 공정의 유지시간을 제어하는 것이 가능하다. 이와 같은 열처리 공정의 유지 시간은 예를 들어 0.001 내지 1000시간 동안 유지함으로써, 충분한 그래핀을 얻으면서도 그래파이트화가 진행되지 않게 할 수 있다.
상기 열처리를 위한 열원으로서는 유도가열(inductin heating), 복사열, 레이져, IR, 마이크로파, 플라즈마, UV, 표면 플라즈몬 가열 등을 제한없이 사용할 수 있다. 이와 같은 열원은 상기 챔버에 부착되어 챔버 내부를 소정 온도까지 승온시키는 역할을 수행한다.
상기와 같은 열처리 이후에, 상기 열처리 결과물은 소정의 냉각 공정을 거치게 된다. 이와 같은 냉각 공정은 생성된 그래핀이 균일하게 성장하여 일정하게 배열될 수 있도록 하기 위한 공정으로서, 급격한 냉각은 생성되는 그래핀 시트의 균열 등을 야기할 수 있으므로, 가급적 일정 속도로 서서히 냉각시키는 것이 바람직하며, 예를 들어 분당 0.1 내지 10℃의 속도로 냉각시키는 것이 바람직하고, 자연 냉각 등의 방법을 사용하는 것도 가능하다. 상기 자연 냉각은 열처리에 사용된 열원을 단순히 제거한 것으로서, 이와 같은 열원의 제거만으로도 충분한 냉각 속도를 얻는 것이 가능해진다. 상술한 바와 같은 열처리 및 냉각 과정은 1사이클 과정으로 수행할 수 있으나, 이들을 수차례 반복하여 치밀한 구조의 그래핀 시트를 생성하는 것도 가능하다.
이와 같은 냉각공정 이후 얻어지는 그래핀 시트는 단일층 또는 두께가 30nm 이하의 복수층으로 형성될 수 있으며, 면적이 약 1mm2 이상의 대면적으로 형성될 수 있다. 그래핀 시트의 면적은 예를 들어, 그래파이트화 촉매가 형성되는 기판의 크기를 자유롭게 조절함으로써 용이하게 조절할 수 있다.
상술한 바와 같은 공정에 의해 대면적의 그래핀 시트를 간단하고 경제적으로 얻을 수 있다.
이와 같이 대면적으로 성장한 그래핀 시트 상에 상술한 바와 같이 표면 개질된 h-BN 시트를 전사시키고, 그 위에 절연체층을 형성시킨다.
상기 절연체층의 재료로는 전기 절연성을 갖고 박막으로서 형성할 수 있는 것이면 특별히 한정되지 않으며, 예를 들어 비유전율 약 7 이상의 고유전체를 포함할 수 있다.
상기 절연체층으로는, 예를 들어 금속 산화물(규소의 산화물을 포함한다), 금속 질화물(규소의 질화물을 포함한다), 고분자, 유기 저분자 등 실온에서의 전기 저항율이 1OΩ㎝ 이상인 재료를 이용할 수 있으며, 예를 들어 비유전율이 높은 무기 산화물 피막을 사용할 수 있다.
상기 무기 산화물로는 산화 규소, 산화 알루미늄, 산화 탄탈럼, 산화 타이타늄, 산화 주석, 산화 바나듐, 타이타늄산 바륨스트론튬, 지르코늄산 타이타늄산 바륨, 지르코늄산 타이타늄산 납, 타이타늄산 납 란타늄, 타이타늄산 스트론튬, 타이타늄산 바륨, 불화 바륨 마그네슘, 란타늄 산화물, 불소 산화물, 마그네슘 산화물, 비스무트 산화물, 타이타늄산 비스무트, 니오븀 산화물, 타이타늄산 스트론튬 비스무트, 탄탈럼산 스트론튬 비스무트, 오산화 탄탈럼, 탄탈럼산 니오븀산 비스무트, 트라이옥사이드이트륨 및 이들을 조합한 것을 들 수 있고, 산화 규소, 산화 알루미늄, 산화 탄탈럼, 산화 티타늄을 예로 들 수 있다.
또한, 질화 규소(Si3N4, SixNy (x>0, y>0)), 질화 알루미늄 등의 무기 질화물도 적합하게 이용할 수 있다.
또한, 절연체층은 알콕시드 금속을 포함하는 전구 물질로 형성될 수도 있고, 이 전구 물질의 용액을, 예컨대 기판에 피복하고, 이것을 열처리를 포함하는 화학 용액 처리를 함으로써 절연체층이 형성된다.
상기 알콕시드 금속에 있어서의 금속으로는, 예컨대 전이 금속, 란타노이드, 또는 주족 원소로부터 선택되고, 구체적으로는, 바륨(Ba), 스트론튬(Sr), 타이타늄(Ti), 비스무트(Bi), 탄탈럼(Ta), 지르코늄(Zr), 철(Fe), 니켈(Ni), 망간(Mn), 납(Pb), 란타늄(La), 리튬(Li), 나트륨(Na), 칼륨(K), 루비듐(Rb), 세슘(Cs), 프랑슘(Fr), 베릴륨(Be), 마그네슘(Mg), 칼슘(Ca), 니오븀(Nb), 탈륨(Tl), 수은(Hg), 구리(Cu), 코발트(Co), 로듐(Rh), 스칸듐(Sc) 및 이트륨(Y) 등을 들 수 있다. 또한, 상기 알콕시드 금속에 있어서의 알콕시드로는, 예컨대 메탄올, 에탄올, 프로판올, 아이소프로판올, 뷰탄올, 아이소뷰탄올 등을 포함하는 알코올류, 메톡시 에탄올, 에톡시 에탄올, 프로폭시 에탄올, 뷰톡시 에탄올, 펜톡시 에탄올, 헵톡시 에탄올, 메톡시 프로판올, 에톡시 프로판올, 프로폭시 프로판올, 뷰톡시 프로판올, 펜톡시 프로판올, 헵톡시 프로판올을 포함하는 알콕시 알코올류 등으로부터 유도되는 것을 들 수 있다.
유기 화합물을 이용한 절연체층으로는 폴리이미드, 폴리아마이드, 폴리에스터, 폴리아크릴레이트, 광라디칼 중합계, 광 양이온 중합계의 광경화성 수지, 아크릴로나이트릴 성분을 함유하는 공중합체, 폴리바이닐페놀, 폴리바이닐알코올, 노볼락 수지 및 사이아노에틸풀루란 등을 이용할 수도 있다.
그 밖에, 왁스, 폴리에틸렌, 폴리클로로피렌, 폴리에틸렌테레프탈레이트, 폴리옥시메틸렌, 폴리바이닐클로라이드, 폴리불화바이닐리덴, 폴리메틸메타크릴레이트, 폴리설폰, 폴리카보네이트, 폴리이미드사이아노에틸 풀룰란, 폴리(바이닐페놀)(PVP), 폴리(메틸메타크릴레이트)(PMMA), 폴리카보네이트(PC), 폴리스타이렌(PS), 폴리올레핀, 폴리아크릴아마이드, 폴리(아크릴산), 노볼락 수지, 레졸 수지, 폴리이미드, 폴리자일렌, 에폭시 수지에 더하여, 풀룰란 등의 높은 유전율을 갖는 고분자 재료를 사용하는 것도 가능하다.
상기 절연체층은 상술한 바와 같은 무기 또는 유기 화합물 재료를 복수 이용한 혼합층일 수도 있고, 이들 적층 구조체일 수도 있다. 이 경우, 필요에 따라 유전율이 높은 재료와 발수성을 갖는 재료를 혼합하거나 적층함으로써 디바이스의 성능을 제어할 수도 있다.
상기 절연체층의 형성 방법으로는 원자층 증착법, 진공 증착법, 분자선 에피택셜 성장법, 이온 클러스터빔법, 저에너지 이온빔법, 이온 플레이팅법, CVD법, 스퍼터링법, 대기압 플라즈마법 등의 건식 프로세스나, 스프레이 코팅법, 스핀 코팅법, 블레이드 코팅법, 딥 코팅법, 캐스팅법, 롤 코팅법, 바 코팅법, 다이 코팅법 등의 도포에 의한 방법, 인쇄나 잉크 젯 등의 패터닝에 의한 방법 등의 습식 프로세스를 들 수 있고, 재료에 따라 사용할 수 있다. 습식 프로세스는 무기 산화물의 미립자를 임의의 유기 용제 또는 물에 필요에 따라 계면 활성제 등의 분산 보조제를 이용하여 분산한 액을 도포, 건조하는 방법이나 산화물 전구체, 예컨대 알콕시드체의 용액을 도포, 건조하는 이른바 졸겔법이 사용된다.
상술한 제조방법에 의하면, 그래핀 시트 상에 버퍼층(또는 희생층)으로 h-BN 시트를 형성함으로써 그 위에 고유전체를 포함하는 절연체층을 증착시키기 쉬운 환경을 만들어 주고, 그래핀 시트에 손상을 주지 않고 절연체층을 적층시킬 수가 있다. 이와 같이 손상이 없는 그래핀 시트를 포함하는 그래핀 적층 구조체는 트랜지스터 등의 전기소자에 다양하게 적용될 수 있다.
다른 측면에 따른 그래핀 적층 구조체는,
기판 상에 형성된, 그래핀 시트를 포함하는 채널층;
상기 그래핀 시트를 보호하기 위하여 상기 채널층 상에 형성된, 육방정계 질화붕소 시트를 포함하는 버퍼층; 및
상기 버퍼층 상에 형성된 절연체층;을 포함할 수 있다.
상기 기판으로는, 예를 들어 Si 기판, SiC 기판, 글래스 기판, GaN 기판, 실리카 기판, 사파이어 기판 등의 무기물 기판과 Ni, Cu, W 등의 금속 기판, 그래파이트 기판 등의 탄소 기판 등이 사용될 수 있다.
상기 그래핀 시트는 복수개의 탄소원자들이 서로 공유결합으로 연결되어 일 평면 상으로 배열되어 있는 폴리시클릭 방향족 시트의 단일층 또는 복수개 적층된 다중층으로서, 두께가 30nm 이하일 수 있다.
상기 나노사이즈의 그래핀 시트는 대면적의 크기를 가질 수 있다. 예를 들어, 상기 그래핀 시트의 면적은 약 1mm2 이상, 예를 들어 약 10mm2 이상, 또는 약 1cm2 이상의 면적을 가질 수 있다. 예를 들어, 상기 그래핀 시트의 면적은 약 1mm2 내지 약 10m2의 면적을 가질 수 있다.
상기 버퍼층은 상기 그래핀 시트 상에 직접적인 손상 없이 그래핀 시트 상에 고품위의 절연체층을 형성하기 위하여 희생층으로서 도입된 것이다. 상기 버퍼층은 육방정계 질화붕소(h-BN) 시트를 포함하며, 상기 육방정계 질화붕소 시트는 B-N간의 결합이 sp2 공유결합이고, 층간 결합은 반 데어 바알스 결합인 2차원 평면 구조를 가지며, 두께가 10 nm 이하일 수 있다.
상기 절연체층의 재료로는 전기 절연성을 가지며, 예를 들어 높은 비유전율의 고유전체를 포함할 수 있다. 상기 절연체층으로는, 예를 들어 금속 산화물(규소의 산화물을 포함한다), 금속 질화물(규소의 질화물을 포함한다), 고분자, 유기 저분자 등 실온에서의 전기 저항율이 1OΩ㎝ 이상인 재료를 이용할 수 있으며, 예를 들어 비유전율이 높은 무기 산화물 피막을 사용할 수 있다. 이에 대해서는 상술한 바와 같다.
또 다른 구현예에 따르면, 상술한 그래핀 적층 구조체를 포함하는 전기소자가 제공된다. 상기 h-BN 시트를 버퍼층으로 사용한 상기 그래핀 채널층과 절연체층의 적층 구조체는 다양한 전기소자에 사용될 수 있으며, 예를 들어 센서, 바이폴라 정션 트랜지스터, 전계 효과형 트랜지스터, 이종 접합 바이폴러 트랜지스터, 싱글 일렉트론 트랜지스터, 발광다이오드, 유기전계 발광다이오드 등을 예시할 수 있다.
이들 중 전계 효과형 트랜지스터(FET)의 예를 도 1에 도시한다. 도 1에서 기판(311) 상에 실리카 기판(312)이 존재하며, 그 위에 상기 채널층(313)이 놓여진다. 상기 채널층(313)은 그래핀 시트를 포함하는 그래핀 채널층일 수 있다. 상기 그래핀 시트를 보호하기 위하여 상기 채널층(313) 상에는 육방정계 질화붕소 시트를 포함하는 버퍼층(318)이 형성된다. 상기 채널층(313) 및 버퍼층(318)의 좌우에는 소스전극(314) 및 드레인 전극(316)이 존재하며, 절연체층(317)을 사이에 두고 게이트 전극(315)이 존재하게 된다. 여기서 게이트 전극(315)에 전압을 인가함으로써 소스-드레인 전극(314, 316) 사이에 흐르는 전류를 제어한다. 즉, 상기 그래핀 채널층(313)이 채널 영역을 이루고 있고, 게이트 전극(315)에 인가되는 전압으로 소스 전극(314)과 드레인 전극(316)의 사이에 흐르는 전류가 제어됨으로써 온/오프 동작한다. 이와 같은 전계 효과형 트랜지스터에 있어서 절연체층(317)으로서 높은 비유전율의 고유전체를 포함할 수 있으며, 예를 들어 금속 산화물(규소의 산화물을 포함한다), 금속 질화물(규소의 질화물을 포함한다), 고분자, 유기 저분자 등 실온에서의 전기 저항율이 1OΩ㎝ 이상인 재료를 이용할 수 있으며, 예를 들어 비유전율이 높은 무기 산화물 피막을 사용할 수 있다.
이하에서 실시예를 들어 본 발명을 보다 상세히 설명하나 본 발명이 이에 한정되는 것은 아니다.
실시예 1: 그래핀 적층 구조체 제조
- h-BN 시트 형성
크기가 2cm X 10cm이며 두께가 175㎛인 구리 호일을 묽은 불산과 탈이온수로 세척하였다. 구리 호일을 CVD 챔버에 위치시키고, Ar/H2 (20부피% H2, 80부피% Ar) 혼합가스와 N2 가스를 각각 500sccm의 유속으로 가하면서 유도 가열(inductive heating) 열원을 사용하여 2 시간 동안 1000 ℃까지 점진적으로 승온하였다. 구리호일은 열처리 한 후 구리 에천트 (Transene, type1) 희석액을 이용하여 chemical polishing 과정을 거쳐 구리 호일 표면을 평평하게 하였다.
구리 호일을 CVD 챔버에 위치시키고, Ar/H2 (20부피% H2, 80부피% Ar) 혼합가스를 100sccm의 유속으로 가하면서 유도 가열(inductive heating) 열원을 사용하여 2 시간 동안 1000 ℃까지 점진적으로 승온하였다.
이어서, 별도의 가열 챔버에 원료 물질인 암모니아 보란(NH3-BH3)을 넣고 이를 25sccm의 질소가스와 함께 110-130℃에서 승화시켜 이를 상기 CVD 챔버에 공급하여 h-BN을 30분 동안 성장시켰다. 상기 h-BN 성장시, 상기 CVD 챔버는 1,000℃에서 75sccm의 유속으로 Ar/H2 혼합가스를 공급하였다.
h-BN 성장 공정을 수행한 후 열원을 제거하고, 상기 CVD 챔버에 100sccm의 유속으로 Ar/H2 혼합가스를 4시간 동안 공급하면서 60℃까지 냉각하여 구리호일 상에 h-BN 시트를 형성하였다.
- CH4 플라즈마 처리
구리호일 상에 형성된 h-BN 시트 표면을 아래와 같이 CH4 가스를 이용하여 플라즈마 처리를 실시하였다.
CH4 플라즈마 처리를 위하여, 원통형 진공 챔버 (직경 10 cm, 높이 10 cm)에 N2(99.999%), CF4(99.999%)가스가 연결된 올포시스템(ALLFORSYSTEM)의 mini cube plasma 장비를 사용하였다. 원통형 진공 챔버 안에 처리하고자 하는 구리호일 상에 형성된 h-BN시트를 위치시키고 450 mTorr에서 5초간 표면처리를 실시하였다.
- 에칭 및 전사 공정
구리호일 상에 형성된 h-BN 시트상에 구리 에천트(Transene, type1)에 침지하여 구리호일을 제거하였다. 구리를 제거한 후, 상기 h-BN 시트를 탈이온수로 수회 세척하여 에천트 잔류물을 모두 제거하였다.
한편, 그래핀 시트는 다음과 같은 그래핀 성장 방법을 사용하여 준비하였다. 우선, 크기가 8cm X 15cm이며 두께가 75㎛인 구리 호일을 묽은 불산과 탈이온수로 세척한 다음, 상기 구리 호일을 CVD 챔버에 위치시키고, H2 가스를 10sccm의 유속으로 가하면서 유도 가열(inductive heating) 열원을 사용하여 1 시간 30분 동안 1000℃까지 점진적으로 승온하였다. 구리호일을 30분 동안 열처리한 후 CH4 가스를 유속 20 sccm으로 가하면서 유도 가열(inductive heating) 열원을 사용하여 30분간 성장시켰다. 성장 후 CH4 공급을 중단하고 H2 분위기로 상온까지 급냉시켰다. 성장 완료한 그래핀 시트에 PMMA 코팅을 하고 구리 에천트에 침지하여 구리호일을 제거하였다. 구리를 제거한 후 그래핀 시트를 실리콘 기판에 전사하고 아세톤으로 PMMA를 제거하였다.
이와 같이 제조된 그래핀 시트 상에 상기 h-BN 시트는 그래핀 시트 상에 전사하였다.
- Al2O3 절연체층 증착
그래핀 시트 상에 전사된 h-BN 시트 상에 원자층 증착법을 이용하여 300℃에서 전구체 물질로서 trimethylaluminum (TMA; Al(CH3)3)을 두께 10 nm의 Al2O3을 증착함으로써 그래핀 적층 구조체를 완성하였다.
비교예 1:
상기 실시예 1에서 CH4 플라즈마 처리 공정을 수행하지 않은 점을 제외하고, 동일한 과정을 실시하여 그래핀 적층 구조체를 제조하였다.
비교예 2:
상기 실시예 1에서 h-BN 시트의 개재 없이 상기 그래핀 시트에 직접 Al2O3 절연체층을 증착한 것을 제외하고, 동일한 과정을 실시하여 그래핀 적층 구조체를 제조하였다.
평가예 1: h- BN 시트의 표면처리 전후의 상태 확인
상기 실시예 1에서 h-BN 시트를 제조하고 나서 CH4 플라즈마 처리 전후의 상태를 확인하기 위하여, 처음 제조된 상태의 h-BN 시트와 CH4 플라즈마 처리 후의 h-BN 시트를 광학 현미경(OM), 라만 스펙트럼 및 FTIR을 이용하여 분석하였다.
상기 h-BN 시트의 표면처리 전후의 OM 사진을 도 2 및 도 3에 각각 나타내었다. 도 2 및 도 3에서 보는 바와 같이, 플라즈마 처리 전과 후에 h-BN 시트가 여전히 형성되어 있음을 알 수 있다.
상기 표면처리 전후의 h-BN 시트의 라만 스펙트럼을 도 4에 나타내었다. 도 4의 라만 데이터를 살펴 보면, CF4 플라즈마 처리를 한 후 h-BN의 피크 강도가 줄어들기는 했지만 여전히 h-BN의 특성, 즉, 1370㎝-1에서 main peak가 나타나고 있음을 알 수 있다.
상기 표면처리 전후의 h-BN 시트의 FTIR 데이터를 도 5a 및 도 5b에 나타내었다. 도 5a는 h-BN의 Boron과 Nitride의 stretching vibration mode를 나타내는 in-plane vibration 영역에서의 데이터이고, 도 5b는 B-N-B bending vibration mode를 나타내는 out-of-plane vibration 영역에서의 데이터이다.
도 5a 및 도 5b에서 보는 바와 같이, 처음 제조된 h-BN 과 비교했을 때, CF4 플라즈마 처리를 한 h-BN의 Boron과 Nitride의 stretching vibration mode를 나타내는 in-plane vibration 영역에서의 peak intensity가 줄어들었음을 확인할 수 있다. 그러나 B-N-B bending vibration mode를 나타내는 out-of-plane vibration 영역에서는 큰 변화가 없음을 확인할 수 있다.
이는 플라즈마 처리를 통해 h-BN 본연의 계면 특성이 변했음을 의미하는 것이며 이러한 표면의 개질을 통해 고유전체의 산화물 물질이 증착되기 쉬운 환경이 만들어질 수 있음을 나타낸다.
평가예 2: 그래핀 적층 구조체의 XPS 분석
상기 비교예 1-2 및 실시예 1의 그래핀 적층 구조체에 있어서 Al2O3 절연체층의 형성여부를 확인하기 위하여 X-선 광전자 분광법(XPS)으로 분석하고 그 결과를 도 6a 내지 도 8b에 각각 나타내었다.
도 6a 및 도 6b는 h-BN 시트가 개재되지 않은 비교예 2의 XPS 측정 결과이다. 도 6a 및 도 6b에서 보는 바와 같이 ALD를 이용하여 직접 그래핀 시트 상에 Al2O3 를 증착하는 경우 Al2O3 가 증착되지 않고 Al(OH)3/ AlO(OH)의 형태로 증착된 것을 확인할 수 있다.
도 7a 및 도 7b는 CF4 플라즈마 처리를 하지 않고, h-BN 시트 상에 Al2O3를 증착한 비교예 1의 XPS 측정 결과이고, 도 8a 및 도 8b는 CF4 플라즈마 처리를 한 h-BN 시트 상에 Al2O3를 증착한 실시예 1의 XPS 측정 결과이다.
도 7a 내지 도 8b에서 보는 바와 같이, 플라즈마 처리되지 않은 h-BN 시트와 플라즈마 처리한 h-BN 시트 상에 ALD를 이용하여 Al2O3를 증착한 결과, Al2O3 상은 조금씩 다르지만 Al2O3 가 증착되었음을 알 수 있다.
평가예 3: h- BN 시트 및 Al 2 O 3 절연체층의 정전용량 측정
상기 실시예 1 및 비교예 1에 사용된 h-BN 시트 및 Al2O3 절연체층의 절연특성을 확인하기 위하여, 먼저 레퍼런스로서 SiO2 가 300nm 증착된 p-type Si 기판상에 열증착기(thermal evaporator)를 이용하여 1mm X 1mm 크기의 은 전극을 100nm 두께로 증착시켜 비교 테스트 소자를 제조하였다.
한편, SiO2 가 300nm 증착된 p-type Si 기판상에 상기 실시예 1에 사용된 CF4 플라즈마 처리된 h-BN 시트 및 Al2O3 절연체층을 증착하고, 열증착기를 이용하여 1mm X 1mm 크기의 은 전극을 100nm 두께로 증착시켜 테스트 소자를 제조하였다. 마찬가지로, SiO2 가 300nm 증착된 p-type Si 기판상에 비교예 1에서 사용된 표면처리되지 않은 h-BN 시트 및 Al2O3 절연체층을 증착하고, 열증착기를 이용하여 1mm X 1mm 크기의 은 전극을 100nm 두께로 증착시켜 테스트 소자를 제조하였다.
각각의 비교 테스트 소자 및 테스트 소자의 바닥면을 실버페이스트를 이용하여 구리판에 연결한 후 상부 은 전극과 구리판을 각각 LCR meter에 연결하여 전압변화에 따른 정전용량을 측정하였고, 그 결과를 도 9 내지 도 11에 각각 도시하였다.
도 9 내지 도 11에서 보는 바와 같이, 300nm SiO2에서 1.07 X 10-10 F/cm2, SiO2/CF4 플라즈마 처리된 h-BN/Al2O3에서는 1.43 X 10-9 F/cm2, SiO2 에서 1.04 X 10-8 F/cm2, SiO2/표면처리되지 않은 h-BN/Al2O3에서는 5.6 X 10-9 F/cm2의 정전용량을 얻을 수 있었다. 상기 결과로부터, SiO2에 비하여 실시예 1 및 비교예 1에 사용된 h-BN 시트 및 Al2O3 절연체층은 정전용량이 향상된 것으로 보아 표면처리 여부에 상관없이 h-BN 시트가 절연체층의 역할을 하고 있는 것으로 판단된다.
이상에서 첨부된 도면을 참조하여 설명된 본 발명의 실시예들은 예시적인 것에 불과하며, 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능함을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호범위는 첨부된 특허청구범위에 의해서만 정해져야 할 것이다.
311: 기판
312: 실리카 기판
313: 채널층
318: 버퍼층
314: 소스전극
316: 드레인 전극
315: 게이트 전극

Claims (21)

  1. 불소 계열의 가스 플라즈마를 이용하여 육방정계 질화붕소 시트의 표면을 플라즈마 처리하는 단계;
    상기 육방정계 질화붕소 시트를 그래핀 시트 상에 적층하는 단계; 및
    상기 육방정계 질화붕소 시트의 표면처리된 표면 상에 절연체층을 형성하는 단계;
    를 포함하는 그래핀 적층 구조체의 제조방법.
  2. 제1항에 있어서,
    상기 불소 계열의 가스 플라즈마는 CF4, CHF3, SF6 및 NF3로부터 선택되는 적어도 하나의 가스를 이용한 것인 그래핀 적층 구조체의 제조방법.
  3. 제1항에 있어서,
    상기 플라즈마 처리는 1 내지 10 sccm, 및 300 내지 700 mTorr의 플라즈마 표면처리 압력에서 1 내지 10 초 동안 수행되는 그래핀 적층 구조체의 제조방법.
  4. 제1항에 있어서,
    상기 육방정계 질화붕소 시트가 B-N간의 결합이 sp2 공유결합이고 층간 결합이 반 데어 바알스 결합인 2차원 평면 구조를 가지며, 두께가 10nm 이하인 그래핀 적층 구조체의 제조방법.
  5. 제1항에 있어서,
    상기 플라즈마 처리되는 육방정계 질화붕소 시트의 면적이 1 cm2 이상인 그래핀 적층 구조체의 제조방법.
  6. 제1항에 있어서,
    상기 플라즈마 처리되는 육방정계 질화붕소 시트가 금속촉매 박막 상에 제공된 것인 그래핀 적층 구조체의 제조방법.
  7. 제6항에 있어서,
    상기 플라즈마 처리 단계 후, 상기 육방정계 질화붕소 시트로부터 상기 금속촉매 박막을 에칭에 의해 제거하는 단계를 더 포함하는 그래핀 적층 구조체의 제조방법.
  8. 제1항에 있어서,
    상기 그래핀 시트가 복수개의 탄소원자들이 서로 공유결합으로 연결되어 일 평면 상으로 배열되어 있는 폴리시클릭 방향족 시트의 단일층 또는 복수개 적층된 다중층으로서, 두께가 30 nm 이하인 그래핀 적층 구조체의 제조방법.
  9. 제1항에 있어서,
    상기 그래핀 시트의 면적이 1 cm2 이상인 그래핀 적층 구조체의 제조방법.
  10. 제1항에 있어서,
    상기 그래핀 시트가 Si 기판, SiC 기판, 글래스 기판, GaN 기판, 실리카 기판, 사파이어 기판, 금속 기판, 탄소 기판 또는 이들의 복합기판으로부터 선택된 적어도 하나의 기판 상에 제공된 것인 그래핀 적층 구조체의 제조방법.
  11. 제1항에 있어서,
    상기 절연체층은 비유전율 7 이상의 고유전체를 포함하는 그래핀 적층 구조체의 제조방법.
  12. 제1항에 있어서,
    상기 절연체층은 금속 산화물(규소의 산화물을 포함한다), 금속 질화물(규소의 질화물을 포함한다), 고분자, 유기 저분자 또는 이들의 조합을 포함하는 그래핀 적층 구조체의 제조방법.
  13. 제12항에 있어서,
    상기 금속 산화물은 산화 규소, 산화 알루미늄, 산화 탄탈럼, 산화 타이타늄, 산화 주석, 산화 바나듐, 타이타늄산 바륨스트론튬, 지르코늄산 타이타늄산 바륨, 지르코늄산 타이타늄산 납, 타이타늄산 납 란타늄, 타이타늄산 스트론튬, 타이타늄산 바륨, 불화 바륨 마그네슘, 란타늄 산화물, 불소 산화물, 마그네슘 산화물, 비스무트 산화물, 타이타늄산 비스무트, 니오븀 산화물, 타이타늄산 스트론튬 비스무트, 탄탈럼산 스트론튬 비스무트, 오산화 탄탈럼, 탄탈럼산 니오븀산 비스무트, 트라이옥사이드이트륨 및 이들을 조합한 것을 들 수 있고, 산화 규소, 산화 알루미늄, 산화 탄탈럼, 산화 티타늄 또는 이들의 조합인 그래핀 적층 구조체의 제조방법.
  14. 제1항에 있어서,
    상기 절연체층을 원자층 증착법, 진공 증착법, 분자선 에피택셜 성장법, 이온 클러스터빔법, 저에너지 이온빔법, 이온 플레이팅법, CVD법, 스퍼터링법, 대기압 플라즈마법, 스프레이 코팅법, 스핀 코팅법, 블레이드 코팅법, 딥 코팅법, 캐스팅법, 롤 코팅법, 바 코팅법, 다이 코팅법 또는 이들의 조합을 이용하여 형성되는 그래핀 적층 구조체의 제조방법.
  15. 기판 상에 형성된, 그래핀 시트를 포함하는 채널층;
    상기 그래핀 시트를 보호하기 위하여 상기 채널층 상에 형성된, 육방정계 질화붕소 시트를 포함하는 버퍼층; 및
    상기 버퍼층 상에 형성된 절연체층;
    을 포함하는 그래핀 적층 구조체.
  16. 제15항에 있어서,
    상기 그래핀 시트의 면적이 0.5 mm2 이상인 그래핀 적층 구조체
  17. 제15항에 있어서,
    상기 육방정계 질화붕소 시트의 면적이 0.5 mm2 이상인 그래핀 적층 구조체.
  18. 제15항에 있어서,
    상기 절연체층은 금속 산화물(규소의 산화물을 포함한다), 금속 질화물(규소의 질화물을 포함한다), 고분자, 유기 저분자 또는 이들의 조합을 포함하는 그래핀 적층 구조체.
  19. 제18항에 있어서,
    상기 금속 산화물은 산화 규소, 산화 알루미늄, 산화 탄탈럼, 산화 타이타늄, 산화 주석, 산화 바나듐, 타이타늄산 바륨스트론튬, 지르코늄산 타이타늄산 바륨, 지르코늄산 타이타늄산 납, 타이타늄산 납 란타늄, 타이타늄산 스트론튬, 타이타늄산 바륨, 불화 바륨 마그네슘, 란타늄 산화물, 불소 산화물, 마그네슘 산화물, 비스무트 산화물, 타이타늄산 비스무트, 니오븀 산화물, 타이타늄산 스트론튬 비스무트, 탄탈럼산 스트론튬 비스무트, 오산화 탄탈럼, 탄탈럼산 니오븀산 비스무트, 트라이옥사이드이트륨 및 이들을 조합한 것을 들 수 있고, 산화 규소, 산화 알루미늄, 산화 탄탈럼, 산화 티타늄 또는 이들의 조합인 그래핀 적층 구조체.
  20. 제15항 내지 제19항 중 어느 한 항에 따른 그래핀 적층 구조체를 포함하는 전기소자.
  21. 제15항 내지 제19항 중 어느 한 항에 따른 그래핀 적층 구조체를 포함하는 트랜지스터.
KR1020130019373A 2013-02-22 2013-02-22 그래핀 적층 구조체의 제조방법, 및 그래핀 적층 구조체와 이를 구비하는 전기소자 KR102113255B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130019373A KR102113255B1 (ko) 2013-02-22 2013-02-22 그래핀 적층 구조체의 제조방법, 및 그래핀 적층 구조체와 이를 구비하는 전기소자
US14/070,999 US9058985B2 (en) 2013-02-22 2013-11-04 Method of manufacturing graphene laminated structure, graphene laminated structure, and electronic device including the graphene laminated structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130019373A KR102113255B1 (ko) 2013-02-22 2013-02-22 그래핀 적층 구조체의 제조방법, 및 그래핀 적층 구조체와 이를 구비하는 전기소자

Publications (2)

Publication Number Publication Date
KR20140105293A true KR20140105293A (ko) 2014-09-01
KR102113255B1 KR102113255B1 (ko) 2020-05-20

Family

ID=51387214

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130019373A KR102113255B1 (ko) 2013-02-22 2013-02-22 그래핀 적층 구조체의 제조방법, 및 그래핀 적층 구조체와 이를 구비하는 전기소자

Country Status (2)

Country Link
US (1) US9058985B2 (ko)
KR (1) KR102113255B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200099634A (ko) * 2019-02-14 2020-08-25 전북대학교산학협력단 육방정계 질화붕소 박막의 제조방법 및 그로부터 제조된 박막을 구비하는 광전소자

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101553339B1 (ko) * 2014-04-09 2015-09-17 연세대학교 산학협력단 할로겐화 탄소 소재 합성 방법 및 그를 이용한 전자 소자 제조 방법
DE112016000504B4 (de) * 2015-01-28 2024-01-18 Mitsubishi Electric Corporation Detektor für elektromagnetische wellen und detektorarray für elektromagnetische wellen
CN105304495A (zh) 2015-09-21 2016-02-03 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板
US10276698B2 (en) * 2015-10-21 2019-04-30 International Business Machines Corporation Scalable process for the formation of self aligned, planar electrodes for devices employing one or two dimensional lattice structures
CN106910724B (zh) * 2016-04-05 2020-06-05 苏州捷芯威半导体有限公司 一种半导体器件
US11222959B1 (en) * 2016-05-20 2022-01-11 Hrl Laboratories, Llc Metal oxide semiconductor field effect transistor and method of manufacturing same
US9991122B2 (en) * 2016-08-31 2018-06-05 Micron Technology, Inc. Methods of forming semiconductor device structures including two-dimensional material structures
US10056498B2 (en) * 2016-11-29 2018-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10727230B2 (en) * 2017-11-30 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated semiconductor device with 2D material layer
CN109100331A (zh) * 2018-07-02 2018-12-28 桂林电子科技大学 一种正六边形晶格结构的金属孔阵列等离激元光纤传感器
FR3088485B1 (fr) * 2018-11-13 2021-04-30 Commissariat Energie Atomique Dispositif semi-conducteur a plaque de champ
KR20210027893A (ko) * 2019-09-03 2021-03-11 삼성전자주식회사 육방정계 질화붕소의 제조 방법
CN112582542B (zh) * 2020-12-06 2022-09-30 南开大学 一种基于二维范德华异质结构的单分子场效应晶体管及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070091629A (ko) * 2004-11-23 2007-09-11 크리 인코포레이티드 질화물계 트랜지스터를 위한 캡층 및/또는 패시베이션층,트랜지스터 구조 및 그 제조방법
KR20110049702A (ko) * 2009-11-03 2011-05-12 인터내셔널 비지네스 머신즈 코포레이션 고성능 카본 나노전자 소자를 제조하기 위한 유기 버퍼층의 활용
KR20110123094A (ko) * 2010-05-06 2011-11-14 (주)비에이치세미콘 질화알루미늄-ｈ질화붕소 복합체를 기판으로 하는 열판 및 그 제조방법
JP2012212877A (ja) * 2011-03-23 2012-11-01 National Institute Of Advanced Industrial & Technology 電子デバイス及びその製造方法
KR20120125149A (ko) * 2011-05-06 2012-11-14 삼성전자주식회사 기판상의 그래핀 및 상기 기판상 그래핀의 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8198707B2 (en) 2009-01-22 2012-06-12 Board Of Regents, The University Of Texas System Establishing a uniformly thin dielectric layer on graphene in a semiconductor device without affecting the properties of graphene
GB201104824D0 (en) * 2011-03-22 2011-05-04 Univ Manchester Structures and methods relating to graphene
EP2525409B1 (en) * 2011-05-17 2016-05-11 IHP GmbH-Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik Graphene base transistor having compositionally-graded collector barrier layer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070091629A (ko) * 2004-11-23 2007-09-11 크리 인코포레이티드 질화물계 트랜지스터를 위한 캡층 및/또는 패시베이션층,트랜지스터 구조 및 그 제조방법
KR20110049702A (ko) * 2009-11-03 2011-05-12 인터내셔널 비지네스 머신즈 코포레이션 고성능 카본 나노전자 소자를 제조하기 위한 유기 버퍼층의 활용
KR20110123094A (ko) * 2010-05-06 2011-11-14 (주)비에이치세미콘 질화알루미늄-ｈ질화붕소 복합체를 기판으로 하는 열판 및 그 제조방법
JP2012212877A (ja) * 2011-03-23 2012-11-01 National Institute Of Advanced Industrial & Technology 電子デバイス及びその製造方法
KR20120125149A (ko) * 2011-05-06 2012-11-14 삼성전자주식회사 기판상의 그래핀 및 상기 기판상 그래핀의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200099634A (ko) * 2019-02-14 2020-08-25 전북대학교산학협력단 육방정계 질화붕소 박막의 제조방법 및 그로부터 제조된 박막을 구비하는 광전소자

Also Published As

Publication number Publication date
US20140239256A1 (en) 2014-08-28
KR102113255B1 (ko) 2020-05-20
US9058985B2 (en) 2015-06-16

Similar Documents

Publication Publication Date Title
KR102113255B1 (ko) 그래핀 적층 구조체의 제조방법, 및 그래핀 적층 구조체와 이를 구비하는 전기소자
KR101878750B1 (ko) 알칼리 금속 함유 단일층 그라펜 및 이를 포함하는 전기소자
Li et al. Synthesis of graphene films on copper foils by chemical vapor deposition
JP6488350B2 (ja) 基板上の窒化ホウ素およびグラフェンの直接および連続形成
US9269764B2 (en) Graphene semiconductor and electrical device including the same
US9515143B2 (en) Heterogeneous layered structure, method of preparing the heterogeneous layered structure, and electronic device including the heterogeneous layered structure
US9562287B2 (en) Method for producing hexagonal boron nitride film using borazine oligomer as a precursor
US20100206363A1 (en) Graphene sheet comprising an intercalation compound and process of preparing the same
JP6004092B2 (ja) 積層体および積層体の製造方法
KR20120119789A (ko) 그래핀 다중층의 제조방법
KR102059129B1 (ko) 그래핀의 제조 방법 및 이를 포함하는 그래핀 적용 소자
US8859044B2 (en) Method of preparing graphene layer
US11869768B2 (en) Method of forming transition metal dichalcogenide thin film
JP2013159521A (ja) グラフェン膜の製造方法
US11887849B2 (en) Method of forming transition metal dichalcogenidethin film and method of manufacturing electronic device including the same
US10727050B1 (en) Wafer-scale catalytic deposition of black phosphorus
KR20150130256A (ko) 이종 적층 구조체 및 그 제조방법, 및 상기 이종 적층 구조체를 구비하는 전기소자
US11011646B2 (en) TFT structure based on flexible multi-layer graphene quantum carbon substrate material and method for manufacturing same
CN114284349A (zh) 石墨烯晶体管和制造石墨烯晶体管的方法
KR101830781B1 (ko) 플루오르화 그래핀의 제조방법
TWI818439B (zh) 用於製造經改善的石墨烯基板的方法及其應用
CN117678054A (zh) 石墨烯基板及其形成方法
KR20240027037A (ko) 그래핀 기판 및 이를 형성하는 방법
TW202413717A (zh) 含石墨烯積層物
WO2023202944A1 (en) A graphene-containing laminate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant