KR101830781B1 - 플루오르화 그래핀의 제조방법 - Google Patents

플루오르화 그래핀의 제조방법 Download PDF

Info

Publication number
KR101830781B1
KR101830781B1 KR1020110081159A KR20110081159A KR101830781B1 KR 101830781 B1 KR101830781 B1 KR 101830781B1 KR 1020110081159 A KR1020110081159 A KR 1020110081159A KR 20110081159 A KR20110081159 A KR 20110081159A KR 101830781 B1 KR101830781 B1 KR 101830781B1
Authority
KR
South Korea
Prior art keywords
graphene
fluorinated graphene
dispersion
graphite
metal
Prior art date
Application number
KR1020110081159A
Other languages
English (en)
Other versions
KR20130019169A (ko
Inventor
신현진
최재영
에카테리나 그레이퍼
빅터 마콧첸코
블라디미르 페도로브
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110081159A priority Critical patent/KR101830781B1/ko
Publication of KR20130019169A publication Critical patent/KR20130019169A/ko
Application granted granted Critical
Publication of KR101830781B1 publication Critical patent/KR101830781B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/184—Preparation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J13/00—Colloid chemistry, e.g. the production of colloidal materials or their solutions, not otherwise provided for; Making microcapsules or microballoons
    • B01J13/0004—Preparation of sols
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/20—Graphite
    • C01B32/21—After-treatment
    • C01B32/22—Intercalation
    • C01B32/225—Expansion; Exfoliation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/04—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of carbon-silicon compounds, carbon or silicon

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Geology (AREA)
  • Dispersion Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Thin Film Transistor (AREA)

Abstract

플루오르화 그래핀의 제조방법이 제공되며, 팽창된 그래파이트를 사용하여 분산성이 우수한 플루오르화 그래핀 및 이를 포함한 전기소자가 제공된다.

Description

플루오르화 그래핀의 제조방법{Process for preparing fluorinated graphene}
본 발명은 플루오르화 그래핀의 제조방법에 관한 것으로, 더욱 상세하게는 팽창된 그래파이트를 사용하여 분산성이 우수한 플루오르화 그래핀을 제조하는 방법에 관한 것이다.
일반적으로 그래파이트(graphite)는 탄소 원자가 6각형 모양으로 연결된 판상의 2차원 그래핀(graphene)이 적층되어 있는 구조이다. 최근 그래파이트로부터 한층 또는 수층의 그래핀을 벗겨 내어, 상기 시트의 특성을 조사한 결과 기존의 물질과 다른 매우 유용한 특성이 발견되었다.
그래파이트를 이용하여 박리(top-down) 방식으로 그래핀을 제조하는 방법은 기계적 박리, 화학적 박리 및 비산화 박리 방법이 있다.
기계적 박리는 접착식 테이프를 이용하여 양질의 그래핀을 얻을 수 있다는 장점은 있으나 한 번에 얻을 수 있는 크기가 마이크로미터 수준에 그치기 때문에 최종 수율이 낮아 많은 시료가 필요한 연구에 적합하지 않고, 수백 제곱 마이크로미터 이상의 대면적이 필요한 경우에도 어려움이 따른다.
화학적 박리는 용매를 기반으로 하는 방법으로서, 그래핀 옥사이드를 제조하여 박리를 유도한 후 환원을 통하여 산화 그래핀의 전기적 특성을 향상시키는 방법이다. 이 방법은 그래핀의 대량 생산에 용이하고 다양한 응용이 가능하나 강산을 이용한 흑연의 산화로 인하여 환원 후 그래핀의 결함 및 산소 관능기의 완벽한 제거가 용이하지 않다.
비산화 박리는 이온성 물질 및 유기 용매를 이용하여 그래파이트의 층간 삽입을 유도한 후 이를 분산시킨 후 초원심분리법을 이용하여 분산된 용액의 층분리를 통하여 단일층 그래핀을 분리해내는 방법이나, 층간 삽입된 물질의 존재로 인하여 그래핀의 전기적 특성이 떨어지고, 용매내 분산이 충분하지 않다.
한편, 그래핀의 용매에서의 분산성을 향상시키기 위하여 그래핀을 표면 개질하려는 시도가 있어 왔다. 예를 들어 그래핀의 표면에 있는 탄소 원자에 수소 원자, 테플론 또는 플루오르 원자를 결합시킴으로써 그래핀의 분산성을 향상시킬 수 있다.
본 발명의 제1 과제는 층간 삽입된 물질이 없고 균일한 층간 간격을 갖는 분산성이 우수한 플루오르화 그래핀을 제조하는 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 제2 과제는 상기 제조 방법으로 얻어지는 플루오르화 그래핀을 포함하는 분산액을 제공하는 것이다.
상기 제1 과제를 달성하기 위하여 본 발명의 일 측면에 따르면,
팽창된 그래파이트에 플루오르화제를 혼합하는 단계; 및
상기 혼합물을 -76 내지 25℃에서 반응시키는 단계를 포함하는 플루오르화 그래핀의 제조 방법이 제공된다.
본 발명의 일 구현예에 따르면, 상기 플루오르화제는 ClF3, BrF3, XeF4 및 IF5중에서 선택된 1종 이상일 수 있다.
본 발명의 다른 구현예에 따르면 상기 혼합물을 1일 내지 10일동안 반응시킬수 있다.
본 발명의 또 다른 구현예에 따르면, 상기 팽창된 그래파이트는 층간 간격이 3.4Å 초과일 수 있다.
상기 제2 과제를 달성하기 위하여 본 발명의 다른 측면에 따르면,
상기 방법으로 제조된 플루오르화 그래핀 및 용매를 포함하는 분산액이 제공된다.
본 발명의 일 구현예에 따르면, 상기 용매는 알코올류, 아미드류, 피롤리딘류 및 아민류 중에서 선택된 1종 이상일 수 있다.
본 발명의 일 구현예에 따른 제조 방법에 의하면 분산성이 우수한 플루오르화 그래핀을 효과적으로 얻을 수 있다.
도 1은 본 발명의 일 구현예에 따른 그래핀을 구비하는 전계 효과형 트랜지스터의 모식도를 나타낸다.
도 2는 본 발명의 실시예 1(도 2a) 및 비교예 1(도 2b)에 따라 제조한 플루오르화 그래핀의 XRD 그래프이다.
도 3은 본 발명의 실시예 1에 따라 제조한 플루오르화 그래핀의 각종 용매에서의 분산액의 파장에 따른 흡광도를 나타낸 그래프이다.
도 4는 본 발명의 실시예 1에 따라 제조한 플루오르화 그래핀을 t-BuOH에 분산시킨 분산액을 운모에 증착한 막의 AFM 이미지이다.
이하에서 본 발명을 보다 구체적으로 설명하기로 한다.
본 명세서에서 사용되는 "그래핀"이라는 용어는 복수개의 탄소원자들이 서로 공유결합으로 연결되어 폴리시클릭 방향족 분자를 형성하는 그래핀이 시트 형태를 형성한 것으로서, 상기 공유결합으로 연결된 탄소원자들은 기본 반복단위로서 6원환을 형성하나, 5원환 및/또는 7원환을 더 포함하는 것도 가능하다. 따라서 상기 그래핀은 서로 공유결합된 탄소원자들(통상 sp2 결합)의 단일층으로서 보이게 된다. 상기 그래핀은 다양한 구조를 가질 수 있으며, 이와 같은 구조는 그래핀 내에 포함될 수 있는 5원환 및/또는 7원환의 함량에 따라 달라질 수 있다. 상기 그래핀은 상술한 바와 같은 그래핀의 단일층으로 이루어질 수 있으나, 이들이 여러 개 서로 적층되어 복수층을 형성하는 것도 가능하며, 최대 300층까지의 두께를 형성하게 된다. 통상 상기 그래핀의 측면 말단부는 수소원자로 포화될 수 있다.
본 발명에서 "플루오르화 그래핀"이라 함은 그래핀의 표면에서 플루오르 원자가 탄소 원자에 결합되어 있는(C2F) 것을 의미한다.
본 발명의 일 구현예에 따른 플루오르화 그래핀의 제조 방법은 팽창된 그래파이트(expanded graphite)에 플루오르화제를 혼합하는 단계; 및 상기 혼합물을 -76 내지 25℃에서 반응시키는 단계를 포함한다.
본 발명의 일 구현예에 따르면 팽창된 그래파이트를 사용함으로써 그래파이트층 내에 플루오르화제의 층간 삽입이 일어나지 않고, 그래파이트의 박리를 촉진하여 분산성이 우수한 플루오르화 그래핀을 제조할 수 있다.
본 발명의 일 구현예에 따른 제조 방법에서 "팽창된 그래파이트"는 그래파이트를 다양한 방법을 사용하여 층간 간격을 넓힌 것을 의미한다. 이 때 팽창된 그래파이트의 층간 간격은 3.4Å 초과일 수 있다.
상기 플루오르화제로는 ClF3, BrF3, XeF4 및 IF5중에서 선택된 1종 이상을 사용할 수 있다.
상기 팽창된 그래파이트는 그래파이트를 플루오르화제와 혼합하는 단계; 및 상기 혼합물을 -76℃ 내지 25℃에서 반응시키는 단계; 및 상기 혼합물을 500 내지 1000℃에서 열처리하는 단계를 포함하는 방법으로 제조될 수 있다. 이 때 사용되는 플루오르화제는 팽창된 그래파이트에 첨가되는 상기 플루오르화제와 동일한 것을 사용할 수 있다. 예를 들어, 미리 냉각된 용기에 1g 그래파이트를 넣고 액체 질소에 용기를 담아 -76℃를 유지시킨다음, 냉각시킨 액체 ClF3 30ml를 넣고 서서히 상온(25℃)으로 올려 7일간 교반한다. 이와 같이 얻어진 반응 결과물은 그래파이트 층간에 ClF3 등과 같은 플루오르화제가 삽입되고, 그래파이트 표면의 탄소 원자에는 플루오르 원자가 결합된(C2F) 화합물이므로, 이를 예를 들어 800℃에서 순간 열처리하여 층간 삽입된 플루오르화제 및 표면에 결합된 플루오르 원자를 제거하여 팽창된 그래파이트를 얻을 수 있다.
상기한 방법 외에도 황산/질산 및 유기분자 등으로 그래파이트에 층간 삽입한 뒤, 고온(>1000℃)에서 열처리하는 것과 같은 종래의 방법으로 팽창된 그래파이트를 얻을 수 있다.
상기와 같이 얻은 팽창된 그래파이트에 플루오르화제를 공급하게 된다. 상기 혼합물을 -76℃ 내지 25℃에서 예를 들어 1일 내지 10일동안 반응시키면 팽창된 그래파이트의 표면의 탄소 원자에 플루오르 원자가 결합하게 되고(C2F), 결합된 플루오르 원자간 반발력으로 인해 그래파이트의 층간 간격이 더 넓어지고 균일한 플루오르화 그래핀을 얻을 수 있다
상기와 같이 얻어진 플루오르화 그래핀 중 플루오르 원자 대 탄소 원자의 원소 비는 1:1 내지 1:2일 수 있다. 상기 범위내에 있는 경우 원하는 그래핀의 층간 간격을 얻을 수 있고 용매내 분산성이 우수할 수 있다.
상기 플루오르화 그래핀은 총 두께가 100nm 이하일 수 있다.
본 발명의 일 구현예에 따른 방법으로 제조된 플루오르화 그래핀을 용매에 분산시켜 플루오르화 그래핀의 분산액을 얻을 수 있다. 상기 분산액은 그래핀 표면에 존재하는 플루오르 원자간 반발력으로 인해 용매내 분산성이 우수하다.
상기 용매로는 알코올류, 아미드류, 피롤리딘류 및 아민류중에서 선택된 1종 이상을 들 수 있다. 구체적인 예로는 t-BuOH, n-BuOH, 디메틸포름아미드, N-메틸피롤리딘, n-BuNH2를 예로 들 수 있다.
상기 분산액을 기판상에 도포하여 코팅을 형성한 다음 상기 코팅을 통상적인 방법으로 열처리하여 그래핀을 얻을 수 있다.
상기 플루오르화 그래핀은 다양한 용도, 예를 들어 전기소자에 사용될 수 있다.
구체적으로는 FED, LCD, OLED 등의 다양한 표시소자; 슈퍼 커패시터, FET, 메모리 소자 등의 다양한 나노소자, 수소 저장체, 광섬유, 센서와 같은 전기소자; 및 멤브레인에 효과적으로 이용할 수 있다는 장점이 있다. 이하에서 구체적인 응용 예를 설명할 것이다.
상기 플루오르화 그래핀은 다양한 전기소자에 사용될 수 있으며, 예를 들어 센서, 바이폴라 정션 트랜지스터, 전계 효과형 트랜지스터, 이종 접합 바이폴러 트랜지스터, 싱글 일렉트론 트랜지스터, 발광다이오드, 유기전계 발광다이오드 등을 예시할 수 있다. 이와 같은 소자들에서 상기 그래핀은 채널층, 또는 전극과 채널층 사이의 버퍼층 등에 사용될 수 있다.
이들 중 전계 효과형 트랜지스터(FET)의 예를 도 1에 도시한다. 도 1에서 기판(311) 상에 실리카 기판(312)이 존재하며, 그 위에 상기 그래핀(313)이 채널층으로서 놓여진다. 좌우에는 소스전극(314) 및 드레인 전극(317)이 존재하며, 절연체층(316)을 사이에 두고 게이트 전극(315)이 존재하게 된다. 여기서 게이트 전극에 전압을 인가함으로써 소스-드레인 전극 사이에 흐르는 전류를 제어한다. 즉, 상기 반도체층이 채널 영역을 이루고 있고, 게이트 전극에 인가되는 전압으로 소스 전극과 드레인 전극의 사이에 흐르는 전류가 제어됨으로써 온/오프 동작한다.
여기서, 소스 전극과 드레인 전극의 간격은 상기 박막 트랜지스터를 이용하는 용도에 따라 결정되고, 예를 들어 O.1㎛ 내지 1㎜, 예를 들어 1㎛ 내지 100㎛, 또는 5㎛ 내지 100㎛이다.
일구현예에 따른 트랜지스터에 있어서의 절연체층의 재료로는, 전기 절연성을 갖고 박막으로서 형성할 수 있는 것이면 특별히 한정되지 않고, 금속 산화물(규소의 산화물을 포함한다), 금속 질화물(규소의 질화물을 포함한다), 고분자, 유기 저분자 등 실온에서의 전기 저항율이 1OΩ㎝ 이상인 재료를 이용할 수 있으며, 예를 들어 비유전율이 높은 무기 산화물 피막을 사용할 수 있다.
상기 무기 산화물로는 산화 규소, 산화 알루미늄, 산화 탄탈럼, 산화 타이타늄, 산화 주석, 산화 바나듐, 타이타늄산 바륨스트론튬, 지르코늄산 타이타늄산 바륨, 지르코늄산 타이타늄산 납, 타이타늄산 납 란타늄, 타이타늄산 스트론튬, 타이타늄산 바륨, 불화 바륨 마그네슘, 란타늄 산화물, 불소 산화물, 마그네슘 산화물, 비스무트 산화물, 타이타늄산 비스무트, 니오븀 산화물, 타이타늄산 스트론튬 비스무트, 탄탈럼산 스트론튬 비스무트, 오산화 탄탈럼, 탄탈럼산 니오븀산 비스무트, 트라이옥사이드이트륨 및 이들을 조합한 것을 들 수 있고, 산화 규소, 산화 알루미늄, 산화 탄탈럼, 산화 티타늄을 예로 들 수 있다.
또한, 질화 규소(Si3N4, SixNy (x, y〉0)), 질화 알루미늄 등의 무기 질화물도 적합하게 이용할 수 있다.
또한, 절연체층은 알콕시드 금속을 포함하는 전구 물질로 형성될 수도 있고, 이 전구 물질의 용액을, 예컨대 기판에 피복하고, 이것을 열처리를 포함하는 화학 용액 처리를 함으로써 절연체층이 형성된다.
상기 알콕시드 금속에 있어서의 금속으로는, 예컨대 전이 금속, 란타노이드, 또는 주족 원소로부터 선택되고, 구체적으로는, 바륨(Ba), 스트론튬(Sr), 타이타늄(Ti), 비스무트(Bi), 탄탈럼(Ta), 지르코늄(Zr), 철(Fe), 니켈(Ni), 망간(Mn), 납(Pb), 란타늄(La), 리튬(Li), 나트륨(Na), 칼륨(K), 루비듐(Rb), 세슘(Cs), 프랑슘(Fr), 베릴륨(Be), 마그네슘(Mg), 칼슘(Ca), 니오븀(Nb), 탈륨(Tl), 수은(Hg), 구리(Cu), 코발트(Co), 로듐(Rh), 스칸듐(Sc) 및 이트륨(Y) 등을 들 수 있다. 또한, 상기 알콕시드 금속에 있어서의 알콕시드로는, 예컨대 메탄올, 에탄올, 프로판올, 아이소프로판올, 뷰탄올, 아이소뷰탄올 등을 포함하는 알코올류, 메톡시 에탄올, 에톡시 에탄올, 프로폭시 에탄올, 부톡시 에탄올, 펜톡시 에탄올, 헵톡시 에탄올, 메톡시 프로판올, 에톡시 프로판올, 프로폭시 프로판올, 뷰톡시 프로판올, 펜톡시 프로판올, 헵톡시 프로판올을 포함하는 알콕시 알코올류 등으로부터 유도되는 것을 들 수 있다.
일구현예에 따른 절연체층을 상기한 바와 같은 재료로 구성하면, 절연체층 중에 분극이 발생하기 용이해지고, 트랜지스터 동작의 임계 전압을 저감할 수 있다. 또한, 상기 재료 중에서도 Si3N4, SixNy, SiONx (x, y〉0) 등의 질화 규소로 절연체층을 형성하면, 공핍층이 한층 더 발생하기 용이해지며, 트랜지스터 동작의 임계 전압을 더욱 저감시킬 수 있다.
유기 화합물을 이용한 절연체층으로는 폴리이미드, 폴리아마이드, 폴리에스터, 폴리아크릴레이트, 광라디칼 중합계, 광 양이온 중합계의 광경화성 수지, 아크릴로나이트릴 성분을 함유하는 공중합체, 폴리바이닐페놀, 폴리바이닐알코올, 노볼락 수지 및 사이아노에틸풀루란 등을 이용할 수도 있다.
그 밖에, 왁스, 폴리에틸렌, 폴리클로로피렌, 폴리에틸렌테레프탈레이트, 폴리옥시메틸렌, 폴리바이닐클로라이드, 폴리불화바이닐리덴, 폴리메틸메타크릴레이트, 폴리설폰, 폴리카보네이트, 폴리이미드사이아노에틸 풀룰란, 폴리(바이닐페놀)(PVP), 폴리(메틸메타크릴레이트)(PMMA), 폴리카보네이트(PC), 폴리스타이렌(PS), 폴리올레핀, 폴리아크릴아마이드, 폴리(아크릴산), 노볼락 수지, 레졸 수지, 폴리이미드, 폴리자일렌, 에폭시 수지에 더하여, 풀룰란 등의 높은 유전율을 갖는 고분자 재료를 사용하는 것도 가능하다.
상기 절연체층은 상술한 바와 같은 무기 또는 유기 화합물 재료를 복수 이용한 혼합층일 수도 있고, 이들 적층 구조체일 수도 있다. 이 경우, 필요에 따라 유전율이 높은 재료와 발수성을 갖는 재료를 혼합하거나 적층함으로써 디바이스의 성능을 제어할 수도 있다.
상기 절연체층의 형성 방법으로는 진공 증착법, 분자선 에피택셜 성장법, 이온 클러스터빔법, 저에너지 이온빔법, 이온 플레이팅법, CVD법, 스퍼터링법, 대기압 플라즈마법 등의 건식 프로세스나, 스프레이 코팅법, 스핀 코팅법, 블레이드 코팅법, 딥 코팅법, 캐스팅법, 롤 코팅법, 바 코팅법, 다이 코팅법 등의 도포에 의한 방법, 인쇄나 잉크 젯 등의 패터닝에 의한 방법 등의 습식 프로세스를 들 수 있고, 재료에 따라 사용할 수 있다. 습식 프로세스는 무기 산화물의 미립자를 임의의 유기 용제 또는 물에 필요에 따라 계면 활성제 등의 분산 보조제를 이용하여 분산한 액을 도포, 건조하는 방법이나 산화물 전구체, 예컨대 알콕시드체의 용액을 도포, 건조하는 이른바 졸겔법이 사용된다.
상기 반도체층인 그래핀층과 절연체층 사이에는 금속 원자층 및/또는 금속 이온층이 더 형성될 수 있다. 상기 금속 원자층은 Zn, Al, Ga, Zr, Ni, Co, Pd 또는 이들의 혼합물 등을 포함할 수 있다. 상기 금속 이온층은 Zn, Al, Ga, Zr, Ni, Co, Pd 또는 이들의 혼합물의 이온을 포함할 수 있으며, 이들은 금속염의 형태로 존재할 수 있다. 상기 금속염의 대응 음이온으로서는 할로겐, (COOH)-1, NO3 2-, SO4 2-, CO3 -2 등을 예시할 수 있다. 이들 금속원자층 또는 금속이온층은 금속 원자 또는 금속 이온이 1층 내지 3층으로 적층된 두께를 가질 수 있다.
상기 금속 원자층 또는 금속 이온층은 당업계에 알려져 있는 방법을 통해 형성할 수 있으며, 예를 들어 진공 증착법, 분자선 에피택셜 성장법, 이온 클러스터빔법, 저에너지 이온빔법, 이온 플레이팅법, CVD법, 스퍼터링법, 대기압 플라즈마법 등의 건식 프로세스나, 스프레이 코팅법, 스핀 코팅법, 블레이드 코팅법, 딥 코팅법, 캐스팅법, 롤 코팅법, 바 코팅법, 다이 코팅법 등의 도포에 의한 방법, 인쇄나 잉크 젯 등의 패터닝에 의한 방법 등의 습식 프로세스를 들 수 있고, 재료에 따라 사용할 수 있으며, 특별히 한정되는 것은 아니다.
상기 트랜지스터, 예를 들어 박막 트랜지스터에 있어서의 기판은, 박막 트랜지스터의 구조를 지지하는 역할을 하는 것이고, 재료로는 유리 외에 금속 산화물이나 질화물 등의 무기 화합물, 플라스틱 필름(PET, PES, PC)이나 금속 기판 또는 이들 복합체나 적층체 등도 이용하는 것이 가능하다. 또한, 기판 이외의 구성 요소에 의해 박막 트랜지스터의 구조를 충분히 지지할 수 있는 경우에는, 기판을 사용하지 않는 것도 가능하다. 또한, 기판의 재료로는 실리콘(Si) 웨이퍼가 사용되는 것이 많다. 이 경우, Si 자체를 게이트 전극겸 기판으로 이용할 수 있다. 또한, Si의 표면을 산화하고, SiO2를 형성하여 절연층으로서 활용하는 것도 가능하다. 이 경우, 기판겸 게이트 전극의 Si 기판에 리드선 접속용 전극으로서, Au 등의 금속층을 성막하는 것도 있다.
일구현예에 따른 트랜지스터에 있어서의 게이트 전극, 소스 전극 및 드레인 전극의 재료로는 도전성 재료이면 특별히 한정되지 않고, 백금, 금, 은, 니켈, 크롬, 구리, 철, 주석, 안티몬납, 탄탈륨, 인듐, 팔라듐, 텔루륨, 레늄, 이리듐, 알루미늄, 루테늄, 게르마늄, 몰리브데늄, 텅스텐, 산화주석ㅇ안티몬, 산화인듐ㅇ주석(ITO), 불소 도핑 산화 아연, 아연, 탄소, 흑연, 유리상 탄소, 은 페이스트 및 카본 페이스트, 리튬, 베릴륨, 나트륨, 마그네슘, 칼륨, 칼슘, 스칸듐, 타이타늄, 망간, 지르코늄, 갈륨, 니오븀, 나트륨, 나트륨-칼륨 합금, 마그네슘, 리튬, 알루미늄, 마그네슘/구리 혼합물, 마그네슘/은 혼합물, 마그네슘/알루미늄 혼합물, 마그네슘/인듐 혼합물, 알루미늄/산화 알루미늄 혼합물, 리튬/알루미늄 혼합물 등이 이용되고, 이들을 이용하는 경우는 스퍼터법 또는 진공 증착법에 의해 성막하여 전극을 형성할 수 있다.
일구현예에 따른 트랜지스터에 있어서, 소스 전극, 드레인 전극으로는, 상기 도전성 재료를 포함하는 용액, 페이스트, 잉크, 분산액 등의 유동성 전극 재료를 이용하여 형성한 것도 이용 가능하다. 금속 미립자를 함유하는 분산물로는, 예컨대 공지된 도전성 페이스트 등을 이용할 수도 있지만, 통상 입자 직경이 0.5㎚ 내지 50㎚, 1㎚ 내지 10㎚의 금속 미립자를 함유하는 분산물이면 바람직하다. 이 금속 미립자의 재료로는, 예컨대 백금, 금, 은, 니켈, 크로뮴, 구리, 철, 주석, 안티몬납, 탄탈럼, 인듐, 팔라듐, 텔루륨, 레늄, 이리듐, 알루미늄, 루테늄, 저마늄, 몰리브데넘, 텅스텐, 아연 등을 이용할 수 있다.
이들의 금속 미립자를, 주로 유기 재료로 이루어지는 분산 안정제를 이용하여, 물이나 임의의 유기 용제인 분산매 중에 분산한 분산물을 이용하여 전극을 형성하는 것이 바람직하다. 이러한 금속 미립자의 분산물의 제조 방법으로는, 가스중 증발법, 스퍼터링법, 금속 증기 합성법 등의 물리적 생성법이나, 콜로이드법, 공침법 등의 액상으로 금속 이온을 환원하여 금속 미립자를 생성하는 화학적 생성법을 예로 들 수 있다.
이들 금속 미립자 분산물을 이용하여 상기 전극을 성형하고, 용매를 건조시킨 후, 필요에 따라 100℃ 내지 300℃, 예를 들어 150℃ 내지 200℃의 범위에서 형상대로 가열함으로써 금속 미립자를 열융착시켜 목적하는 형상을 갖는 전극 패턴을 형성할 수 있다.
또한, 게이트 전극, 소스 전극 및 드레인 전극의 재료로서, 도핑 등으로 도전율을 향상시킨 공지된 도전성 폴리머를 이용할 수 있고, 예컨대 도전성 폴리아닐린, 도전성 폴리피롤, 도전성 폴리싸이오펜(폴리에틸렌다이옥시싸이오펜과 폴리스타이렌설폰산의 착체 등), 폴리에틸렌다이옥시싸이오펜(PEDOT)과 폴리스타이렌설폰산의 착체 등도 적합하게 사용된다. 이들 재료에 의해 소스 전극과 드레인 전극의 반도체층과의 접촉 저항을 저감할 수 있다.
소스 전극 및 드레인 전극을 형성하는 재료는, 상술한 예 중에서도 반도체층과의 접촉면에서 전기 저항이 적은 것이 바람직하다. 이 때의 전기 저항은, 즉 전류 제어 디바이스를 제작했을 때 전계 효과 이동도와 대응하고 있으며, 큰 이동도를 얻기 위해서는 가능한 한 저항이 작은 것이 필요하다.
상기 전극의 형성 방법으로는, 예컨대 증착, 전자빔 증착, 스퍼터링, 대기압 플라즈마법, 이온 플레이팅, 화학 기상 증착, 전착, 무전해 도금, 스핀 코팅, 인쇄 또는 잉크 젯 등의 수단에 의해 형성된다. 또한, 필요에 따라 패터닝하는 방법으로는, 상기 방법을 이용하여 형성한 도전성 박막을, 공지된 포토리소그래프법이나 리프트 오프법을 이용하여 전극 형성하는 방법, 알루미늄이나 구리 등의 금속박상에 열 전사, 잉크 젯 등에 의해, 레지스트를 형성하여 에칭하는 방법이 있다. 또한, 도전성 폴리머의 용액 또는 분산액, 금속 미립자를 함유하는 분산액 등을 직접 잉크젯법에 의해 패터닝할 수도 있고, 도공막으로부터 리소그래피나 레이저 연마 등에 의해 형성할 수도 있다. 또한 도전성 폴리머나 금속 미립자를 함유하는 도전성 잉크, 도전성 페이스트 등을 볼록판, 오목판, 평판, 스크린 인쇄 등의 인쇄법으로 패터닝하는 방법도 이용할 수 있다.
이렇게 하여 형성된 전극의 막 두께는 전류가 통하면 특별히 제한은 없지만, 예를 들어 0.2㎚ 내지 10㎛ 또는 4㎚ 내지 300㎚의 범위이다. 이 범위내이면, 막 두께가 얇음에 따라 저항이 높아져 전압 강하를 발생시키지 않는다.
또한, 일구현예에 따른 트랜지스터에서는, 예컨대 주입 효율을 향상시킬 목적으로, 반도체층과 소스 전극 및 드레인 전극의 사이에 버퍼층을 설치할 수도 있다. 버퍼층으로는 n형 박막트랜지스터에 대해서는 유기 EL 소자의 음극에 사용되는 LiF, Li2O, CsF, NaCO3, KCl, MgF2, CaCO3 등의 알칼리 금속, 알칼리 토류 금속 이온 결합을 갖는 화합물을 사용할 수 있다. 또한, Alq(트리스(8-퀴놀리놀)알루미늄 착체) 등 유기 EL 소자로 전자 주입층, 전자 수송층으로서 사용되는 화합물을 삽입할 수도 있다.
버퍼층은 캐리어의 주입 장벽을 내림으로써 임계값 전압을 내리고, 트랜지스터를 저전압 구동시키는 효과가 있다. 상기 버퍼층은 전극과 반도체층의 사이에 얇게 존재하면 무방하고, 그 두께는 0.1㎚ 내지 30㎚, 또는 0.3㎚ 내지 20㎚이다.
또한 상기 박막 트랜지스터에 있어서, 발광소자를 상기 박막 트랜지스터와 전기적으로 연결한 후, 소스-드레인 사이를 흐르는 전류를 이용하여 상기 발광소자를 제어할 수 있으며, 이를 이용하여 평판표시장치를 구성할 수 있다.
이하에서 실시예를 들어 본 발명을 보다 상세히 설명하나 본 발명이 이에 한정되는 것은 아니다.
실시예 1
팽창된 그래파이트의 제조
미리 -76℃로 액체 질소에 의해 냉각된 테플론 용기에 냉각에 의해 액화된 ClF3를 넣은 다음, 그래파이트(alpha, 층간 간격 3.38Å) 1g을 넣었다. 반응기의 온도를 서서히 상온으로 올려 7일간 반응시킨 다음 여과하여 분말을 얻었다. 상기 파우더를 600℃로 순간 열처리하여 팽창된 그래파이트를 얻었다. 이 때 팽창된 그래파이트의 층간 간격은 3.8Å이었다.
플루오르화 그래핀의 제조
상기에서 얻은 팽창된 그래파이트 1g을 미리 액체 질소로 냉각시켜 놓은 별도의 테플론 반응기에 넣고 여기에 냉각된 ClF3 액체 20 내지 30ml를 가한 다음 반응기의 온도를 서서히 상온으로 올리면서 7일동안 반응시켰다. 얻은 결과물을 여과하여 베이지색의 분말을 얻은 다음 XRD 분석을 하여 그 결과를 도 2a에 나타내었다.
비교예 1
그래파이트(alpha) (층간 간격: 3.38 Å) 1g을 미리 액체 질소로 냉각시켜 놓은 별도의 테플론 반응기에 넣고 여기에 냉각된 ClF3 액체 20 내지 30ml를 가한 다음 반응기의 온도를 서서히 상온으로 올리면서 7일동안 반응시켰다. 얻은 결과물에 대하여 XRD 분석을 하였고 그 결과를 도 2b에 나타내었다.
도 2a는 본 발명의 실시예 1에 따라 얻은 플루오르화 그래핀의 XRD 그래프이고, 도 2b는 본 발명의 비교예 1에 따라 얻은 플루오르화 그래핀의 XRD 그래프이다. 도 2a에서는 층간 삽입된 물질의 존재로 인한 피크가 여전히 존재하는데 비하여 도 2b에서는 층간 삽입된 물질이 존재하지 않고 그래핀 표면의 탄소 원자와 플루오르 원자간의 결합(C2F)에 해당하는 피크만이 존재함을 확인할 수 있다.
상기 실시예 1에서 얻은 플루오르화 그래핀 1mg을 각각 t-BuOH, 1-BuOH, 2-PrOH, EtOH 및 MeOH 10ml에 첨가한 다음 1시간동안 초음파 처리를 하여 분산액을 얻었다. 상기 분산액들에 대하여 파장에 따른 흡수율을 UV-VIS 분광분석기를 사용하여 측정하였으며, 그 결과를 도 3에 나타내었다.
도 3에서 보듯이, 본 발명의 일 구현예에 따라 제조한 플루오르화 그래핀을 포함한 분산액은 분산 농도가 증가하여 흡수도가 증가함을 알 수 있다.
도 4는 본 발명의 실시예 1에 따라 제조한 플루오르화 그래핀을 t-BuOH에 분산시킨 분산액을 막 쪼갠 운모에 증착시킨 것의 AFM 이미지이다. 도 4에서 볼 수 있듯이, 본 발명의 일 구현예에 따른 플루오르화 그래핀의 분산액은 1층 내지 수 층의 플루오르화 그래핀으로 분산되어있음을 알 수 있다.

Claims (11)

  1. 팽창된 그래파이트(expanded graphite)에 플루오르화제를 혼합하는 단계;
    및 상기 혼합물을 -76℃ 내지 25℃의 온도에서 반응시키는 단계를 포함하는 플루오르화 그래핀의 제조방법.
  2. 제1항에 있어서,
    상기 팽창된 그래파이트는 층간 간격이 3.4Å를 초과하는 것인 플루오르화 그래핀의 제조방법.
  3. 제1항에 있어서,
    상기 혼합물을 1일 내지 10일동안 반응시키는 플루오르화 그래핀의 제조방법.
  4. 제1항에 있어서,
    상기 팽창된 그래파이트는 그래파이트를 플루오르화제와 혼합하는 단계; 및
    상기 혼합물을 -76℃ 내지 25℃의 온도에서 반응시키는 단계; 및
    상기 반응 결과물을 500℃ 내지 1000℃의 온도에서 열처리하는 단계를 포함하는 방법으로 얻어지는 플루오르화 그래핀의 제조방법.
  5. 제1항에 있어서,
    상기 플루오르화제는 ClF3, BrF3, XeF2, XeF4, 및 IF5 중에서 선택된 1종 이상인 플루오르화 그래핀의 제조방법.
  6. 제1항에 있어서,
    상기 플루오르화 그래핀 중 플루오르 원자 대 탄소 원자의 원소 비는 1:1 내지 1:2인 플루오르화 그래핀의 제조방법.
  7. 제1항에 있어서,
    상기 플루오르화 그래핀의 총 두께는 100nm 미만인 플루오르화 그래핀의 제조방법.
  8. 제1항 내지 제7항 중 어느 한 항에 따른 방법으로 제조된 플루오르화 그래핀 및 용매를 포함하는 분산액.
  9. 제8항에 있어서,
    상기 용매는 알코올류, 아미드류, 피롤리딘류 및 아민류 중에서 선택된 1종 이상인 분산액.
  10. 제8항에 따른 분산액을 기판상에 도포하여 코팅을 형성하는 단계; 및
    상기 코팅을 열처리하는 단계를 포함하는 그래핀의 제조방법.
  11. 제10항에 따른 방법으로 제조된 그래핀을 포함한 전기소자.
KR1020110081159A 2011-08-16 2011-08-16 플루오르화 그래핀의 제조방법 KR101830781B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110081159A KR101830781B1 (ko) 2011-08-16 2011-08-16 플루오르화 그래핀의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110081159A KR101830781B1 (ko) 2011-08-16 2011-08-16 플루오르화 그래핀의 제조방법

Publications (2)

Publication Number Publication Date
KR20130019169A KR20130019169A (ko) 2013-02-26
KR101830781B1 true KR101830781B1 (ko) 2018-02-22

Family

ID=47897383

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110081159A KR101830781B1 (ko) 2011-08-16 2011-08-16 플루오르화 그래핀의 제조방법

Country Status (1)

Country Link
KR (1) KR101830781B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10046972B2 (en) 2014-06-11 2018-08-14 Research & Business Foundation Sungkyunkwan University Functionalized reduced graphene oxide and methods of producing the same

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Adv. Mater., 2009, 21, pp. 4383-4387*
NSTI-Nanotech, 2010, 1, pp. 815-817*

Also Published As

Publication number Publication date
KR20130019169A (ko) 2013-02-26

Similar Documents

Publication Publication Date Title
KR101878750B1 (ko) 알칼리 금속 함유 단일층 그라펜 및 이를 포함하는 전기소자
KR101919423B1 (ko) 그래핀 반도체 및 이를 포함하는 전기소자
KR102059129B1 (ko) 그래핀의 제조 방법 및 이를 포함하는 그래핀 적용 소자
KR101849360B1 (ko) 그래핀 기반 적층체 및 이의 제조방법
KR101993382B1 (ko) 기판상의 그래핀 및 상기 기판상 그래핀의 제조방법
EP2083456B1 (en) Organic thin film transistor and organic thin film light-emitting transistor
EP2083457A1 (en) Organic thin film transistor and organic thin film light-emitting transistor
US8207525B2 (en) Organic thin film transistor and organic thin film light emitting transistor
KR20140105293A (ko) 그래핀 적층 구조체의 제조방법, 및 그래핀 적층 구조체와 이를 구비하는 전기소자
US20100025670A1 (en) Organic Thin Film Transistor and Organic Thin Film Light Emitting Transistor
JP4529571B2 (ja) 電界効果トランジスタ
US9011729B2 (en) Organic thin-film transistor
KR101732177B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
US20100187514A1 (en) Organic thin film transistor and organic thin film light- emitting transistor
WO2014136436A1 (ja) 有機薄膜トランジスタ及びその製造方法
KR101830781B1 (ko) 플루오르화 그래핀의 제조방법
JP2008147587A (ja) 有機薄膜トランジスタ及び有機薄膜発光トランジスタ
KR101600053B1 (ko) 트랜지스터 및 이를 구비한 평판표시장치
JP6321992B2 (ja) 電極修飾用組成物、電極修飾方法および有機薄膜トランジスタの製造方法
JP2009081265A (ja) 有機薄膜トランジスタ
JP2011096704A (ja) 薄膜トランジスタ
KR20170034853A (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
JP2013232633A (ja) 有機半導体溶液、当該有機半導体溶液を用いた印刷用有機半導体インク
JP2015170652A (ja) 有機薄膜トランジスタの製造方法および有機薄膜トランジスタ
WO2011065015A1 (ja) 有機半導体材料含有組成物及びそれを用いた有機薄膜トランジスタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant