KR20140105233A - 성장 기판, 질화물 반도체 소자 및 그 제조 방법 - Google Patents

성장 기판, 질화물 반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20140105233A
KR20140105233A KR1020130019212A KR20130019212A KR20140105233A KR 20140105233 A KR20140105233 A KR 20140105233A KR 1020130019212 A KR1020130019212 A KR 1020130019212A KR 20130019212 A KR20130019212 A KR 20130019212A KR 20140105233 A KR20140105233 A KR 20140105233A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor
layer
growth
nitride
Prior art date
Application number
KR1020130019212A
Other languages
English (en)
Other versions
KR102036110B1 (ko
Inventor
노종현
최민석
김태형
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020130019212A priority Critical patent/KR102036110B1/ko
Priority to EP14155487.3A priority patent/EP2770545B1/en
Priority to CN201410053096.8A priority patent/CN104009130B/zh
Priority to US14/184,146 priority patent/US9666759B2/en
Publication of KR20140105233A publication Critical patent/KR20140105233A/ko
Application granted granted Critical
Publication of KR102036110B1 publication Critical patent/KR102036110B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Abstract

본 발명은 발광 소자의 제조방법에 관한 것으로 특히, 질화물계 발광 소자 및 그 제조 방법에 관한 것이다. 이러한 본 발명은, 금속 기판을 포함하는 성장 기판을 준비하는 단계; 상기 성장 기판 상에 질화물계 반도체를 포함하는 반도체 구조를 형성하는 단계; 상기 반도체 구조 상에 지지 구조를 제공하는 단계; 및 상기 성장 기판을 분리하는 단계를 포함하여 구성될 수 있다.

Description

성장 기판, 질화물 반도체 소자 및 그 제조 방법 {Growing substrate having heterostructure, nitride semiconductor device and method for manufacturing the same}
본 발명은 발광 소자의 제조방법에 관한 것으로 특히, 성장 기판, 질화물 반도체 소자 및 그 제조 방법에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)와 같은 발광 소자는 전류를 빛으로 변환시키는 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화 된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다.
이러한 LED에 의해 방출되는 광의 파장은 LED를 제조하는데 사용되는 반도체 재료에 따른다. 이는 방출된 광의 파장이 가전자대(valence band) 전자들과 전도대(conduction band) 전자들 사이의 에너지 차를 나타내는 반도체 재료의 밴드갭(band-gap)에 따르기 때문이다.
질화 갈륨 화합물 반도체(Gallium Nitride: GaN)는 높은 열적 안정성과 폭넓은 밴드갭(0.8 ~ 6.2eV)을 가지고 있어, LED를 포함한 고출력 전자부품 소자 개발 분야에서 많은 주목을 받아왔다.
이에 대한 이유 중 하나는 GaN이 타 원소들(인듐(In), 알루미늄(Al) 등)과 조합되어 녹색, 청색 및 백색광을 방출하는 반도체 층들을 제조할 수 있기 때문이다.
이와 같이 방출 파장을 조절할 수 있기 때문에 특정 장치 특성에 맞추어 재료의 특징들에 맞출 수 있다. 예를 들어, GaN를 이용하여 광 기록에 유익한 청색 LED와 백열등을 대치할 수 있는 백색 LED를 만들 수 있다.
이러한 GaN 계열 물질의 이점들로 인해, GaN 계열의 LED 시장이 급속히 성장하고 있다. 따라서, 1994년에 상업적으로 도입한 이래로 GaN 계열의 광전자장치 기술도 급격히 발달하였다.
한편, 이러한 GaN 계열 반도체 성장이 다른 Ⅲ-Ⅴ족 화합물 반도체보다 어려운 이유 중에 하나는 고품질의 기판, 즉, GaN, InN, AlN 등의 물질의 웨이퍼가 존재하지 않기 때문이다.
따라서 사파이어와 같은 이종 기판 위에 LED 구조를 성장하게 되며, 이때 많은 결함이 발생하게 되고, 이러한 결함들은 LED 성능에 영향을 미치게 된다.
특히, 이종 기판과 LED 구조를 분리하는 과정에서 LED 구조가 손상되거나 수득률이 저하될 수 있어, 보다 안정된 수득률을 얻을 수 있는 기판 구조와 제조 과정이 요구된다.
본 발명이 이루고자 하는 기술적 과제는, 고품질의 질화물 반도체 성장이 가능하며 발광 소자 제작시 수득률을 높일 수 있는 성장 기판, 질화물 반도체 소자 및 그 제조 방법을 제공하고자 한다.
상기 기술적 과제를 이루기 위한 제 1관점으로서, 본 발명은, 금속 기판을 포함하는 성장 기판을 준비하는 단계; 상기 성장 기판 상에 질화물계 반도체를 포함하는 반도체 구조를 형성하는 단계; 상기 반도체 구조 상에 지지 구조를 제공하는 단계; 및 상기 성장 기판을 분리하는 단계를 포함하여 구성될 수 있다.
여기서, 성장 기판을 준비하는 단계는, 상기 금속 기판 상에 질화물계 반도체 성장을 위한 성장 기저층을 형성하는 단계를 포함할 수 있다.
여기서, 성장 기저층은, h-질화 붕소(h-BN)를 포함할 수 있다.
또한, 성장 기저층은, 그래핀을 포함할 수 있다.
여기서, 성장 기판과 반도체 구조 사이에는, 버퍼층을 형성하는 단계를 더 포함할 수 있다.
여기서, 성장 기판을 분리하는 단계는, 전기 분해 과정에 의하여 분리할 수 있다.
또한, 성장 기판을 분리하는 단계는, 상기 금속 기판과 성장 기저층 사이에 기포를 발생시킴으로써 분리할 수 있다.
여기서, 반도체 구조를 최종 기판으로 전사하는 단계를 더 포함할 수 있다.
한편, 반도체 구조를 형성하는 단계는, 상기 성장 기판 상에 n-형 반도체층을 형성하는 단계; 상기 n-형 반도체층 상에 활성층을 형성하는 단계; 및 상기 활성층 상에 p-형 반도체층을 형성하는 단계를 포함할 수 있다.
여기서, 금속 기판은, Ni, Cu, Pt, Pd, Rh, Co, Fe, Au, Al, Cr, Mg, Mn, Mo, Ta, Ti, W, U, V 및 Zr 중 적어도 어느 하나를 포함할 수 있다.
이와 같은 방법으로 제조되는 질화물 반도체 소자를 제공할 수 있다.
상기 기술적 과제를 이루기 위한 제 2관점으로서, 본 발명은, 지지 구조; 상기 지지 구조 상에 위치하고 질화물 반도체를 포함하며, 제 1전도성의 제 1반도체층, 활성층 및 제 2전도성의 제 2반도체층을 포함하는 반도체 구조; 상기 반도체 구조 상에 위치하고 상기 제 2반도체층과 전기적으로 연결되는 그래핀을 포함하는 보조 전극; 상기 보조 전극과 연결되는 제 1전극; 및 상기 제 1반도체층과 전기적으로 연결되는 제 2전극을 포함하여 구성될 수 있다.
상기 기술적 과제를 이루기 위한 제 3관점으로서, 본 발명은, 금속 기판; 상기 금속 기판 상에 위치하는 질화 붕소; 및 상기 질화 붕소 상에 위치하는 그래핀을 포함하여 구성될 수 있다.
본 발명은 다음과 같은 효과가 있는 것이다.
먼저, 전기 분해 과정에 의하여 수소 기포에 의하여 소자 구조와 금속 기판을 분리할 수 있어, 반도체 구조에 손상이 발생하지 않으므로 LLO, CLO 및 ELO와 같은 방법에 비하여 큰 장점을 가진다.
즉, LLO, CLO 및 ELO와 같은 방법은 반도체 구조에 손상을 가져오거나 성장 기판과 반도체 구조가 제대로 분리되지 않고 오히려 반도체 구조와 최종 기판 사이가 분리되는 등의 현상이 발생하여 제조 공정에서의 수득률이 크게 저하될 수 있으나, 전기 분해 과정에 의한 기판 분리 과정은 반도체 구조에 손상을 가져오지 않고 효과적으로 분리가 가능하다.
따라서, 발광 소자 제작시 수득률이 크게 증가할 뿐 아니라, 발광 소자를 위한 반도체 구조의 박막 품질 저하되지 않아 고품질로 구현할 수 있다.
또한, 금속 기판에도 손상이 발생하지 않으므로 금속 기판은 재사용이 가능한 장점을 가진다.
더욱이, 최종 기판은 실리콘(Si) 웨이퍼(wafer)나 금속 지지층에 국한되지 않으며, 플라스틱 기판도 이용이 가능하므로 유연한 전자 소자를 구현할 수도 있다.
한편, 본 발명에서 제시하는 성장 기판은 질화물 반도체와의 작은 격자 불일치로 고품질의 반도체 성장이 가능하며, 이러한 성장 기판을 적용한 공정은 금속 기판의 반복적인 재사용이 가능하여 친환경적이고, 대면적 연속 공정 구현이 가능하므로 공정 비용을 절감시킬 수 있다.
또한, 연속 공정이 가능한 제작 공정을 제공할 수 있어, 궁극적으로는 롤러를 이용하는 롤투롤(roll to roll) 공정의 구현이 가능한 것이다.
도 1은 질화물 반도체 소자의 제조 방법의 일례를 나타내는 순서도이다.
도 2 및 도 3은 성장 기판의 일례를 나타내는 단면도이다.
도 4 및 도 5는 반도체 구조를 형성한 예를 나타내는 단면도이다.
도 6은 버퍼층을 형성한 예를 나타내는 단면도이다.
도 7 및 도 8은 버퍼층을 평탄화시키는 예를 나타내는 단면도이다.
도 9는 지지 구조를 형성한 예를 나타내는 단면도이다.
도 10 및 도 11은 기판 분리 과정의 예를 나타내는 개략도이다.
도 12 내지 도 14는 최종 기판 제작 과정의 예를 나타내는 단면도이다.
도 15 내지 도 18은 발광 소자 제작의 구체적인 예를 나타내는 단면도이다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.
본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다.
층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할 것이다.
도 1은 질화물 반도체 소자의 제조 방법의 일례를 나타내는 순서도이다. 이하, 설명하는 질화물 반도체 소자의 제조 방법은 도 1을 함께 참조하여 설명한다.
도 2에서는 금속 기판(110)을 포함하는 성장 기판(100)을 도시하고 있다. 이와 같은 성장 기판(100)은 백금(Pt), 구리(Cu) 등의 전이 금속을 이용하는 금속 기판(110)을 이용하여 화합물 반도체를 포함하는 발광 소자를 제작할 수 있는 기판이다.
이와 같은 금속 기판(110)은 니켈(Ni), 구리(Cu), 백금(Pt), 팔라듐(Pd), 로듐(Rh), 코발트(Co), 철(Fe), 금(Au), 알루미늄(Al), 크롬(Cr), 마그네슘(Mg), 망간(Mn), 몰리브덴(Mo), 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W), 우라늄(U), 바나듐(V) 및 지르코늄(Zr) 중 적어도 어느 하나를 포함할 수 있다.
이러한 금속 기판(110) 상에 반도체를 성장시키기 위하여, 성장 기판(100)은 성장 기저층(120)을 포함할 수 있다. 이러한 성장 기저층(120)은 금속 기판(110) 상에 질화물 반도체를 성장시킬 수 있는 기저를 제공할 수 있다.
이와 같은 성장 기저층(120)은, 도 3에서 도시하는 바와 같이, 육각 구조 질화 붕소(hexagonal Boron Nitride; h-BN; 121)를 포함할 수 있다. h-BN(121)은 단위 격자당 붕소(Boron)와 질소(Nitrogen)가 각각 하나씩 육각형의 구조를 이루는 2차원 물질이다.
h-BN(121)과 질화물 반도체, 특히, 질화 갈륨(GaN)은 격자 불일치 값이 대략 8 %로서, 질화 갈륨의 성장을 위하여 자주 이용되는 사파이어 기판과의 차이 값인 13.8 %보다 작기 때문에, 고품질의 질화물 반도체의 성장이 가능하다.
또한, 성장 기저층(120)은 그래핀(122)을 포함할 수 있다. 예를 들어, 도 3에서와 같이, h-BN(121) 상에 그래핀(122)이 위치할 수 있다.
이와 같이, 성장 기저층(120)은 h-BN(121)과 그래핀(122) 중 어느 하나를 포함하거나 두 가지 모두를 포함할 수 있다.
또한, 경우에 따라, 단일층이 아닌 여러 층의 h-BN(121)과 그래핀(122)을 포함할 수 있다.
질화 붕소(h-BN)는　가스, 진공 등 불활성 분위기에서는 최대 3000 ℃까지 안정하고 이하 온도에서는 승화되지 않기 때문에 연화될 가능성이 없다. 또한, 스텐레스 스틸 정도의 높은 열전도율이 있어 열 충격 저항이 크고 1500 ℃ 정도로 급가열 급냉각을 반복하여도 균열이나 파손되지 않는 특징이 있다.
또한, 질화 붕소는 대부분의 유기 용매에 내식성이 뛰어나다. 금(Au), 은(Ag), 구리(Cu), 철(Fe), 알루미늄(Al), 아연(Zn),　납(Pb), 주석(Sn), 니켈(Ni), 망간(Mn), 게르마늄(Ge), 갈륨(Ga), 실리콘(Si), 유리 등의 용융물과 반응하지 않는 특징을 가진다.
이와 같이, 금속 기판(110) 상에 h-BN(121) 및 그래핀(122) 중 적어도 어느 하나를 포함하는 성장 기저층(120)을 포함하는 성장 기판(100)은 물리적 화학적 특성이 우수할 뿐 아니라 고품질의 질화물 반도체를 성장할 수 있다.
이러한 성장 기판(100)을 준비하는 과정(S10)에서, 금속 기판(110) 상에 형성되는 h-BN(121) 또는 그래핀(122)은, 성장 기판(100) 상에 발광 소자 구조를 형성하는 과정에서 금속 기판(110)과 성장 기판(100) 상부에 형성되는 물질과의 상호 확산을 방지하는 확산 방지막(diffusion barrier)의 기능을 발휘할 수 있다.
또한, 추후에 발광 소자 구조를 성장 기판(100)으로부터 분리하는 과정에서 발광 소자 구조를 보호할 수 있는 보호막의 역할을 수행할 수 있다.
더욱이, 성장 기판(100)에 포함되는 그래핀(122)은 경우에 따라 전극 또는 보조 전극으로 사용될 수 있다.
이하, 이와 같은 성장 기저층(120)을 포함하는 성장 기판(100)을 준비하는 과정(S10)을 상세히 설명한다.
먼저, 금속 기판(110)을 플라즈마 또는 화학적으로 클리닝한다. 플라즈마 클리닝은 아르곤(Ar) 가스를 이용할 수 있고, 화학적 클리닝은 질산 및 탈이온수(deionized water)를 이용할 수 있다. 경우에 따라, 이 과정은 생략될 수 있다.
이후, 금속 기판(110)을 관 가마(tube furnace) 또는 냉벽 챔버(cold wall chamber)에 넣는다(도시되지 않음).
다음에, 관 가마 또는 냉벽 챔버에 Ar/H2 또는 N2/H2를 5 내지 1,200 sccm(standard cubic centimeter per minute) 정도 흘리면서 400 내지 1,400 ℃ 정도의 온도로 10 분 내지 150 분 동안 열처리한다.
이후, 질화 붕소(BN)를 성장시키기 위해, BN 성장 온도로 0 내지 60 분 동안 관 가마 또는 냉벽 챔버의 온도를 조정한다. 이때, BN 성장 온도는 400 내지 1,400 ℃의 범위를 갖는다.
다음, BN 성장 전구체(borazine, ammonia borane, diborane/ammonia, boron trifluoride/ammonia, boron trichloride/ammonia, hexachloroborazine, trichloroborazine)를 공급하며 Ar/H2 또는 N2/H2를 10 내지 500 sccm 정도로 관 가마 또는 냉각 챔버에 흘리면서 400 내지 1,400 ℃의 온도로 h-BN(121)을 10 내지 60 분 동안 성장시킨다.
BN 성장 전구체는 상에 따라 히트 벨트(heat belt)로 가열하여 N2로 BN 성장지점에 운반하거나(고체인 경우), N2로 BN 성장지점에 운반한다(액체인 경우). 이때, 운반하는 N2의 유량은 1 내지 100 sccm의 범위이다.
h-BN(121)의 성장 후, 온도를 800 내지 1,200 ℃로 조정하고 Ar/H2 또는 N2/H2를 10 내지 500 sccm의 유량으로 공급하면서 10 내지 90 분 동안 열처리한다. 경우에 따라, 이 과정은 생략될 수 있다.
이러한 과정 이후에, 관 가마 또는 냉벽 챔버 내에 Ar/H2 또는 N2/H2를 10 내지 500 sccm의 유량으로 공급하면서 20 내지 240 분 동안 상온으로 냉각시킨다.
다음에, h-BN(121) 상에 그래핀(122)을 형성할 수 있는데, 이러한 그래핀(122)의 형성 과정은 화학 기상 증착법(chemical vapor deposition; CVD)과 같은 방법을 이용하여 형성할 수 있다.
이러한 화학 기상 증착법은, 챔버 내에 탄소 공급원(carbon source)을 투입하며, 적당한 성장 조건을 제공함으로써 그래핀(122)을 성장시키는 방법이다.
탄소 공급원의 예로는 메탄(CH4), 아세틸렌(C2H2) 등의 가스 형태로 공급이 가능하고, 파우더, 폴리머 등의 고체 형태 및 버블링 알콜(bubbling alcohol) 등의 액체 형태로 공급이 가능하다.
그 외에도, 에탄, 에틸렌, 에탄올, 아세틸렌, 프로판, 부탄, 부타디엔, 펜탄, 펜텐, 사이클로 펜타디엔, 헥산, 사이클로 헥산, 벤젠, 톨루엔 등과 같은 다양한 탄소 공급원이 이용될 수 있다.
탄소 공급원으로는 메탄(CH4)을 이용한 예를 들어 설명하면, h-BN(121)이 형성된 상태에서, 이 h-BN(121) 상에 적당한 온도를 유지하면서 수소 분위기 속에서 메탄 가스를 투입하면, 이 수소와 메탄이 반응하여, h-BN(121) 상에 그래핀(122)이 형성되는 것이다. 이러한 그래핀(122)의 형성은 대략 300 내지 1500 ℃의 온도 조건에서 이루어질 수 있다.
한편, 이와 같이 h-BN(121) 상에 직접 그래핀(122)을 형성하는 대신에, 별도의 챔버에서, 촉매 금속 상에 그래핀을 형성한 후, h-BN(121) 상에 전사시킴으로써 그래핀(122)을 형성할 수도 있다.
이러한 전사 방법으로 h-BN(121) 상에 그래핀(122)을 형성함에 있어서는 대면적의 연속 공정이 가능한 열박리 필름을 이용한 공정이 이용될 수 있으나 이에 국한되지 않는다.
다음에, 도 4에서 도시하는 바와 같이, 이와 같은 과정에 의하여 제작된 금속 기판(110) 상에 성장 기저층(120)이 위치하는 성장 기판(100) 상에 질화물 반도체를 포함하는 반도체 구조(200)를 형성한다(S20).
이러한 반도체 구조(200)는 도 5에서 도시하는 바와 같이, 제 1전도성 반도체층(210), 활성층(220) 및 제 2전도성 반도체층(230)을 포함할 수 있다. 이때, 제 1전도성 반도체층(210)은 n-형 반도체층일 수 있고, 제 2전도성 반도체층(230)은 p-형 반도체층일 수 있다.
이러한 성장 기판(100)과 제 1전도성 반도체층(210) 사이에는 질화물 반도체 버퍼층(도시되지 않음)이 더 위치할 수도 있다. 즉, 성장 기판(100) 상에 성장 핵을 형성하는 핵 생성층 및 상대적으로 저온에서 성장되는 저온 버퍼층이 더 위치할 수도 있다.
이와 같은 반도체 구조(200)는 발광 소자 제작을 위한 n-형 반도체/활성층/p-형 반도체의 반도체 구조(200)를 이루게 된다.
한편, 도 6에서 도시하는 바와 같이, 반도체 구조(200)와 성장 기판(100)의 성장 기저층(120) 사이에는 별도의 버퍼층(300)이 위치할 수 있다.
이러한 버퍼층(300)은 성장 기저층(120)과 반도체 구조(200)와의 물성 차이를 최소화하는 물질이 이용될 수 있다.
위에서 설명한 바와 같이, 성장 기판(100)에 금속 기판(110)이 포함되는 경우, h-BN(121)이나 그래핀(122)을 형성하는 과정에서 표면의 거칠기가 상승할 수 있으며, 도 7에서와 같이, 이러한 표면 거칠기는 상부에 증착되는 물질들의 표면 거칠기를 상승시킬 수 있다. 즉, 위와 같은 구조에서, 버퍼층(300) 상에 거친 표면(301)이 형성될 수 있다.
그러나, 성장 기판(100) 상에 발광 소자 공정을 적용하고, 발광 다이오드(LED)와 같은 고품질의 발광 소자를 형성하기 위해서는 웨이퍼 수준의 표면 평탄도가 요구될 수 있다.
따라서, 이를 위하여 버퍼층(300)의 상부에 대하여 평탄화하는 공정이 추가될 수 있으며, 이는 반도체 공정에서의 기계화학적 연마(Chemical Mechanical Polishing; CMP)와 같은 방법에 의하여 이루어질 수 있다.
이러한 과정에 의하여, 도 8에서와 같이, 버퍼층(300)의 상면이 평탄화될 수 있으며, 따라서, 이러한 평탄화된 버퍼층(300)의 상면에 형성되는 반도체 구조(200) 또한 평탄한 상면을 가질 수 있다.
경우에 따라, 금속 기판(110)의 표면도 유사한 공정으로 평탄화 공정을 거칠 수 있다.
다음에, 도 9에서 도시하는 바와 같이, 반도체 구조(200)의 상부에 최종적으로 발광 소자가 형성될 수 있는 최종 기판(400) 또는 추후의 전사 과정을 위한 지지층(410)과 같은 지지 구조를 제공할 수 있다(S30). 이하, 버퍼층(300)은 생략된 구조를 예로 설명한다.
이때, 지지층(410)은 성장 기판(100)으로부터 분리된 발광 소자 구조 사이의 정렬을 유지하고, 추후 이루어질 기판 분리 과정에 이용되는 전해질로부터의 보호하는 보호층의 기능을 할 수 있다.
지지층(410)으로 사용할 수 있는 재료와 두께 및 형성 방법 등의 제한은 없으나 쉽게 형성할 수 있고 제거 가능한 PMMA, PDMS와 같은 고분자 수지 물질이 이용될 수 있다.
최종 기판(400)은 발광 소자 구조의 기판으로 사용하는 모든 재료들과 기계적인 유연성을 가지는 고분자 기판을 포함할 수 있다. 수직형 발광 소자 구조를 이루기 위하여 이러한 최종 기판(400)은 전도성을 가질 수 있다.
이와 같이, 수직형 구조를 이루는 경우에는 반도체 구조(200)와 최종 기판(400) 사이에는 전극이 더 위치할 수 있다. 이에 대하여는 후술한다.
이러한 지지층(410) 또는 최종 기판(400)은 반도체 구조(200) 상에 직접 형성될 수 있고, 경우에 따라, 전도성 또는 비전도성 접착층을 이용하여 부착할 수 있다.
이때, 최종적으로 구현하고자 하는 발광 소자의 구조에 따라 최종 기판(400)이나 지지층(410) 중 하나가 위치할 수 있다.
다음에는, 반도체 구조(200)로부터 성장 기판(100)을 분리하는 과정(S40)이 이루어진다.
이러한 성장 기판(100)의 분리 과정은 보다 상세하게는 금속 기판(110)과 성장 기저층(120)을 분리하는 과정일 수 있고, 이러한 금속 기판(110)과 성장 기저층(120)은 도 10에서 도시하는 바와 같은 전기 분해 과정에 의하여 분리될 수 있다.
이와 같은 전기 분해 과정에 의하여, 금속 기판(110)의 표면에는 수소 기포가 형성되고, 이러한 기포에 의하여 금속 기판(110)은 성장 기저층(120)과 같은 나머지 구조와 분리될 수 있다. 따라서, 이러한 분리 과정을 기포 전사(Bubbling Transfer) 과정이라 부를 수 있다.
이러한 기포 전사를 위한 전해 용액은 NaOH, K2S2O8 용액 등이 이용될 수 있으나 이에 국한되지 않으며, 소자의 특성에 영향을 미치지 않는 물질로 선택할 수 있다.
전기 분해 과정은 전해질 용액(10)이 담긴 용기(20) 내에서 이루어질 수 있는데, 전해질 용액(10)은 음극이 연결되고 금속 기판(110)에는 양극에 연결되어, 이를 통하여 적정한 전압을 인가함으로써 전기 분해 과정이 이루어진다.
도 11에서 도시하는 바와 같이, 이러한 전기 분해 반응이 진행됨에 따라 금속 기판(110)의 표면에는 수소(H2) 기포(30)가 형성되고, 이러한 기포(30)에 의하여 금속 기판(110)과 나머지 상부 구조가 분리된다.
한편, 성장 기판(100)의 분리 과정은 레이저를 이용하는 방법(laser lift off; LLO), 기계적인 박리 또는 버퍼층(300)의 화학적 또는 전기화학적인 식각 등의 방법(chemical lift off; CLO, electro-chemical lift off; ELO)에 의해 구현될 수도 있으며, 기존 기술에 의한 면적보다 대면적의 공정을 가능하게 한다.
위에서 설명한 바와 같이, 전기 분해 과정에 의하여 수소 기포(30)에 의하여 소자 구조와 금속 기판(110)이 분리되는 경우, 이러한 분리 과정에 의하여 반도체 구조(200)에 손상이 발생하지 않으므로 LLO, CLO 및 ELO와 같은 방법에 비하여 큰 장점을 가진다.
즉, LLO, CLO 및 ELO와 같은 방법은 반도체 구조(200)에 손상을 가져오거나 성장 기판과 반도체 구조가 제대로 분리되지 않고 오히려 반도체 구조와 최종 기판 사이가 분리되는 등의 현상이 발생하여 제조 공정에서의 수득률이 크게 저하될 수 있으나, 전기 분해 과정에 의한 기판 분리 과정은 반도체 구조(200)에 손상을 가져오지 않고 효과적으로 분리가 가능하다.
따라서, 발광 소자 제작시 수득률이 크게 증가할 뿐 아니라, 발광 소자를 위한 반도체 구조의 박막 품질 저하되지 않아 고품질로 구현할 수 있다.
또한, 금속 기판(110)에도 손상이 발생하지 않으므로 금속 기판(110)은 재사용이 가능한 장점을 가진다.
더욱이, 최종 기판(400)은 실리콘(Si) 웨이퍼(wafer)나 금속 지지층에 국한되지 않으며, 플라스틱 기판도 이용이 가능하므로 유연한 전자 소자를 구현할 수도 있다.
한편, 본 발명에서 제시하는 성장 기판(100)은 질화물 반도체와의 작은 격자 불일치로 고품질의 반도체 성장이 가능하며, 이러한 성장 기판(100)을 적용한 공정은 금속 기판(110)의 반복적인 재사용이 가능하여 친환경적이고, 대면적 연속 공정 구현이 가능하므로 공정 비용을 절감시킬 수 있다.
또한, 연속 공정이 가능한 제작 공정을 제공할 수 있어, 궁극적으로는 롤러를 이용하는 롤투롤(roll to roll) 공정의 구현이 가능한 것이다.
최종 기판(400)이 반도체 구조(200) 상에 위치하는 경우, 금속 기판(110)이 분리된 후에는 도 12와 같은 상태가 되어, 이후에 발광 소자 제작을 위한 공정이 더 진행될 수 있다.
한편, 반도체 구조(200) 상에 지지층(410)이 위치하는 경우에는, 최종 기판(400)으로 전사하는 과정이 더 이루어질 수 있다.
즉, 도 13에서와 같이, 금속 기판(110)이 분리된 면에 최종 기판(400)이 위치하게 되고, 이후, 최종 기판(400)으로 소자 구조를 지지하여 지지층(410)을 제거하면 도 14와 같은 상태가 이루어지게 된다.
이하, 도 4와 같이, 성장 기판(100) 상에 반도체 구조(200)가 형성된 상태에서 발광 소자를 제작하는 보다 구체적인 과정을 예를 들어 설명한다.
먼저, 도 15에서 도시하는 바와 같이, 반도체 구조(200)를 개별 소자 영역(240)으로 분리하도록 식각하는 과정을 수행한다. 이러한 식각 과정은 건식 식각으로 이루어질 수 있으며, 반도체 구조(200) 상에 성장 기판(100)에 이르는 트렌치(250)를 형성함으로써 이루어질 수 있다.
다음에, 도 16에서와 같이, 개별 소자 영역(240) 상에 제 1전극(500)을 형성한다. 반도체 구조(200)의 상측에 p-형 반도체층이 위치할 경우에 이러한 제 1전극(500)은 p-형 전극이 된다.
경우에 따라, 이러한 트렌치(250) 내에 반도체 구조(200)를 보호하는 패시베이션 층(도시되지 않음)을 형성할 수도 있다.
이후, 도 17에서 도시하는 바와 같이, 제 1전극(500) 상에 최종 기판(400)을 부착한다. 이러한 최종 기판(400)은 전도성을 가지는 반도체 또는 금속 기판을 이용할 수 있고, 유연성 있는 소자를 만들기 위해서는 플라스틱 수지 기판을 이용할 수도 있다. 한편, 최종 기판(400)은 솔더(solder)와 같은 별도의 결합 금속층(도시되지 않음)을 포함할 수 있다.
다음에, 전기 분해 과정에 의하여 금속 기판(110)을 성장 기저층(120)으로부터 분리한다. 이때, 성장 기저층(120)에 포함된 h-BN(121)을 이어 제거할 수 있다.
그리고, h-BN(121)이 제거되어 드러난 그래핀(122)을 전극으로 이용하거나 이 그래핀(122) 상에 제 2전극(600)을 추가로 형성하면 도 18과 같은 구조가 이루어질 수 있다.
즉, 이러한 과정에 의하여 제작되는 발광 소자는, 최종 기판(400) 상에 제 1전극(500)이 위치하고, 이 제 1전극(500) 상에 반도체 구조(200)의 개별 소자 영역(240), 그래핀(122) 및 제 2전극(600)이 차례로 위치하게 된다.
이와 같이, 제 2전극(600)이 별도로 위치하면 그래핀(122)은 보조 전극으로 이용될 수 있고, 이러한 보조 전극은 반도체 구조(200)의 개별 소자 영역(240)에서 전도성을 크게 향상시킬 수 있다.
이와 같은 발광 소자는 위에서 설명한 바와 같이, 성장 기판(100) 분리시에 안정적으로 분리가 가능하여 고품질의 반도체로 구현될 수 있고, 그래핀(122)을 포함하므로 전기 전도성이 향상될 수 있다.
또한, 위에서 설명한 전사 과정을 통하여 유연한 발광 소자를 제작할 수도 있고, 발광 소자를 이용한 디스플레이 장치를 구현할 수도 있는 것이다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시 예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
100: 성장 기판 110: 금속 기판
120: 성장 기저층 121: h-BN
122: 그래핀 200: 반도체 구조
300: 버퍼층 400: 최종 기판
410: 지지층 500: 제 1전극
600: 제 2전극

Claims (13)

  1. 금속 기판을 포함하는 성장 기판을 준비하는 단계;
    상기 성장 기판 상에 질화물계 반도체를 포함하는 반도체 구조를 형성하는 단계;
    상기 반도체 구조 상에 지지 구조를 제공하는 단계; 및
    상기 성장 기판을 분리하는 단계를 포함하여 구성되는 것을 특징으로 하는 질화물 반도체 소자의 제조 방법.
  2. 제 1항에 있어서, 상기 성장 기판을 준비하는 단계는, 상기 금속 기판 상에 질화물계 반도체 성장을 위한 성장 기저층을 형성하는 단계를 포함하는 것을 특징으로 하는 질화물 반도체 소자의 제조 방법.
  3. 제 2항에 있어서, 상기 성장 기저층은, h-질화 붕소(h-BN)를 포함하는 것을 특징으로 하는 질화물 반도체 소자의 제조 방법.
  4. 제 2항에 있어서, 상기 성장 기저층은, 그래핀을 포함하는 것을 특징으로 하는 질화물 반도체 소자의 제조 방법.
  5. 제 2항에 있어서, 상기 성장 기판과 반도체 구조 사이에는, 버퍼층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 질화물 반도체 소자의 제조 방법.
  6. 제 1항에 있어서, 상기 성장 기판을 분리하는 단계는, 전기 분해 과정에 의하여 분리하는 것을 특징으로 하는 질화물 반도체 소자의 제조 방법.
  7. 제 2항에 있어서, 상기 성장 기판을 분리하는 단계는, 상기 금속 기판과 성장 기저층 사이에 기포를 발생시킴으로써 분리하는 것을 특징으로 하는 질화물 반도체 소자의 제조 방법.
  8. 제 1항에 있어서, 상기 반도체 구조를 최종 기판으로 전사하는 단계를 더 포함하는 것을 특징으로 하는 질화물 반도체 소자의 제조 방법.
  9. 제 1항에 있어서, 상기 반도체 구조를 형성하는 단계는,
    상기 성장 기판 상에 n-형 반도체층을 형성하는 단계;
    상기 n-형 반도체층 상에 활성층을 형성하는 단계; 및
    상기 활성층 상에 p-형 반도체층을 형성하는 단계를 포함하는 것을 특징으로 하는 질화물 반도체 소자의 제조 방법.
  10. 제 1항에 있어서, 상기 금속 기판은, Ni, Cu, Pt, Pd, Rh, Co, Fe, Au, Al, Cr, Mg, Mn, Mo, Ta, Ti, W, U, V 및 Zr 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 질화물 반도체 소자의 제조 방법.
  11. 제 1항 내지 10항 중 어느 한 항의 방법으로 제조되는 질화물 반도체 소자.
  12. 지지 구조;
    상기 지지 구조 상에 위치하고 질화물 반도체를 포함하며, 제 1전도성의 제 1반도체층, 활성층 및 제 2전도성의 제 2반도체층을 포함하는 반도체 구조;
    상기 반도체 구조 상에 위치하고 상기 제 2반도체층과 전기적으로 연결되는 그래핀을 포함하는 보조 전극;
    상기 보조 전극과 연결되는 제 1전극; 및
    상기 제 1반도체층과 전기적으로 연결되는 제 2전극을 포함하여 구성되는 것을 특징으로 하는 질화물 반도체 소자.
  13. 금속 기판;
    상기 금속 기판 상에 위치하는 질화 붕소; 및
    상기 질화 붕소 상에 위치하는 그래핀을 포함하여 구성되는 것을 특징으로 하는 질화물 반도체 소자 성장을 위한 성장 기판.
KR1020130019212A 2013-02-22 2013-02-22 성장 기판, 질화물 반도체 소자 및 그 제조 방법 KR102036110B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130019212A KR102036110B1 (ko) 2013-02-22 2013-02-22 성장 기판, 질화물 반도체 소자 및 그 제조 방법
EP14155487.3A EP2770545B1 (en) 2013-02-22 2014-02-17 Growth substrate, nitride semiconductor device and method of manufacturing the same
CN201410053096.8A CN104009130B (zh) 2013-02-22 2014-02-17 生长衬底、氮化物半导体器件及其制造方法
US14/184,146 US9666759B2 (en) 2013-02-22 2014-02-19 Growth substrate, nitride semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130019212A KR102036110B1 (ko) 2013-02-22 2013-02-22 성장 기판, 질화물 반도체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20140105233A true KR20140105233A (ko) 2014-09-01
KR102036110B1 KR102036110B1 (ko) 2019-10-24

Family

ID=50101830

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130019212A KR102036110B1 (ko) 2013-02-22 2013-02-22 성장 기판, 질화물 반도체 소자 및 그 제조 방법

Country Status (4)

Country Link
US (1) US9666759B2 (ko)
EP (1) EP2770545B1 (ko)
KR (1) KR102036110B1 (ko)
CN (1) CN104009130B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190115699A (ko) * 2018-04-03 2019-10-14 세종대학교산학협력단 그래핀 희생층을 이용한 에피택시 구조체 및 그 제조 방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102719877B (zh) * 2011-06-09 2014-09-03 中国科学院金属研究所 一种低成本无损转移石墨烯的方法
CN108281378B (zh) * 2012-10-12 2022-06-24 住友电气工业株式会社 Iii族氮化物复合衬底、半导体器件及它们的制造方法
CN104576850B (zh) * 2015-01-16 2017-02-22 太原理工大学 一种垂直结构发光二极管的制备方法
CN106024584A (zh) * 2016-05-27 2016-10-12 清华大学 半导体结构以及制备半导体结构的方法
CN106057640A (zh) * 2016-05-27 2016-10-26 清华大学 半导体结构以及制备半导体结构的方法
KR102651544B1 (ko) 2016-11-21 2024-03-28 삼성전자주식회사 광대역 다기능 광학소자와 그 제조 및 동작방법
CN106653520B (zh) * 2016-12-08 2019-05-07 中国科学院深圳先进技术研究院 一种场发射冷阴极及其制造方法
CN107083535A (zh) * 2017-04-18 2017-08-22 大连理工大学 石墨烯改性图形化金属衬底上的氮化镓基薄膜及制备方法
CN107482064B (zh) * 2017-08-28 2019-10-25 武汉华星光电半导体显示技术有限公司 薄膜晶体管及其制作方法以及阵列基板
CN107706274B (zh) * 2017-10-25 2020-03-20 中国工程物理研究院电子工程研究所 一种基于六方氮化硼-石墨烯复合层作为缓冲层的氮化镓外延结构的制备方法
FR3083916B1 (fr) * 2018-07-13 2020-07-17 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'au moins une structure semiconductrice comportant une etape de separation vis-a-vis du substrat de croissance
US11136666B2 (en) 2018-08-30 2021-10-05 University Of Kentucky Research Foundation Ordered nanotubes on a two-dimensional substrate consisting of different material properties
CN111326463B (zh) * 2018-12-14 2023-06-23 云谷（固安）科技有限公司 一种半导体器件激光剥离方法
CN109742201B (zh) * 2019-02-20 2020-08-18 京东方科技集团股份有限公司 发光二极管器件的制备方法
WO2020234847A1 (en) * 2019-05-23 2020-11-26 Georgia Tech Research Corporation Method for large scale growth and fabrication of iii-nitride devices on 2d-layered h-bn without spontaneous delamination
CN111987197A (zh) * 2020-09-29 2020-11-24 中国科学院长春光学精密机械与物理研究所 AlGaN基深紫外发光二极管及其AlGaN外延片和制备方法
CN113517375A (zh) * 2021-03-25 2021-10-19 佛山中国科学院产业技术研究院 一种iii-v族氮化物半导体基板及制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120002822A (ko) * 2010-07-01 2012-01-09 삼성엘이디 주식회사 반도체 발광소자 및 그 제조방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2441260B2 (de) * 1974-08-28 1976-12-02 Laboratoire Suisse de Recherches Horlogeres, Neuenburg (Schweiz); Gutehoffnungshütte Sterkrade AG, 4200 Oberhausen Verfahren zur herstellung einer als trennmittel und diffusionsbarriere wirkenden schicht
KR100753152B1 (ko) * 2005-08-12 2007-08-30 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
KR101490111B1 (ko) * 2008-05-29 2015-02-06 삼성전자주식회사 에피택셜 그래핀을 포함하는 적층구조물, 상기적층구조물의 형성방법 및 상기 적층구조물을 포함하는전자 소자
US8409366B2 (en) * 2009-06-23 2013-04-02 Oki Data Corporation Separation method of nitride semiconductor layer, semiconductor device, manufacturing method thereof, semiconductor wafer, and manufacturing method thereof
WO2011046655A2 (en) * 2009-07-21 2011-04-21 Cornell University Transfer-free batch fabrication of single layer graphene devices
US8158200B2 (en) * 2009-08-18 2012-04-17 University Of North Texas Methods of forming graphene/(multilayer) boron nitride for electronic device applications
US20110163298A1 (en) * 2010-01-04 2011-07-07 Chien-Min Sung Graphene and Hexagonal Boron Nitride Devices
KR20120044545A (ko) * 2010-10-28 2012-05-08 삼성엘이디 주식회사 반도체 발광 소자
US20120141799A1 (en) * 2010-12-03 2012-06-07 Francis Kub Film on Graphene on a Substrate and Method and Devices Therefor
US9257509B2 (en) * 2010-12-21 2016-02-09 The Trustees Of Columbia University In The City Of New York Electrical devices with graphene on boron nitride
US20120181501A1 (en) * 2011-01-13 2012-07-19 Chien-Min Sung Graphene on Diamond Devices and Associated Methods
US20120244358A1 (en) * 2011-03-22 2012-09-27 Lock Evgeniya H Dry Graphene Transfer from Metal Foils
CN102201503A (zh) * 2011-03-30 2011-09-28 苏州纳维科技有限公司 一种iii族氮化物衬底的生长方法、衬底以及led
US8501531B2 (en) * 2011-04-07 2013-08-06 The United States Of America, As Represented By The Secretary Of The Navy Method of forming graphene on a surface
US20140120270A1 (en) * 2011-04-25 2014-05-01 James M. Tour Direct growth of graphene films on non-catalyst surfaces
KR101993382B1 (ko) * 2011-05-06 2019-06-27 삼성전자주식회사 기판상의 그래핀 및 상기 기판상 그래핀의 제조방법
JP6206729B2 (ja) * 2011-05-23 2017-10-04 ナショナル ユニバーシティ オブ シンガポール 薄膜の転写方法
KR101878732B1 (ko) * 2011-06-24 2018-07-16 삼성전자주식회사 그래핀 기재 및 이를 채용한 투명전극과 트랜지스터
US9029228B2 (en) * 2011-10-19 2015-05-12 SunEdision Semiconductor Limited (UEN201334164H) Direct and sequential formation of monolayers of boron nitride and graphene on substrates
KR102026736B1 (ko) * 2013-03-29 2019-11-04 삼성전자주식회사 이종 적층 구조의 절연시트, 그의 제조방법 및 이를 구비하는 전기소자
KR102070209B1 (ko) * 2013-07-01 2020-01-28 엘지전자 주식회사 성장기판 및 그를 포함하는 발광소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120002822A (ko) * 2010-07-01 2012-01-09 삼성엘이디 주식회사 반도체 발광소자 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190115699A (ko) * 2018-04-03 2019-10-14 세종대학교산학협력단 그래핀 희생층을 이용한 에피택시 구조체 및 그 제조 방법

Also Published As

Publication number Publication date
US9666759B2 (en) 2017-05-30
CN104009130B (zh) 2017-08-08
CN104009130A (zh) 2014-08-27
KR102036110B1 (ko) 2019-10-24
US20140239310A1 (en) 2014-08-28
EP2770545A2 (en) 2014-08-27
EP2770545B1 (en) 2020-05-06
EP2770545A3 (en) 2016-04-13

Similar Documents

Publication Publication Date Title
KR102036110B1 (ko) 성장 기판, 질화물 반도체 소자 및 그 제조 방법
JP5847083B2 (ja) 発光素子の製造方法
US20140145147A1 (en) Nitride semiconductor structure and method of fabricating same
US11626491B2 (en) Indium nitride nanopillar epitaxial wafer grown on aluminum foil substrate and preparation method of indium nitride nanopillar epitaxial wafer
WO2018107713A1 (zh) 生长在Si衬底上的InN纳米柱外延片及其制备方法
JP2014166953A (ja) 基板付窒化物半導体エピタキシャル層
CN105023829A (zh) 生长氮化物单晶体的方法和制造氮化物半导体器件的方法
TW200834670A (en) Process for producing III group nitride compound semiconductor, III group nitride compound semiconductor light emitting element, and lamp
CN104393128B (zh) 一种使用SiC衬底的氮化物LED外延结构及其制备方法
CN111739989A (zh) AlGaN基深紫外LED外延片及制备方法
TW202127687A (zh) 具有２ｄ材料中介層的磊晶基板及製備方法和製作元件
EP2802002B1 (en) Method for the manufacturing of a substrate having a hetero-structure
CN101901761B (zh) 基于γ面LiAlO2衬底上非极性m面GaN的MOCVD生长方法
US20150035123A1 (en) Curvature compensated substrate and method of forming same
CN108231545B (zh) 生长在铜箔衬底上的InN纳米柱外延片及其制备方法
KR20070100852A (ko) 호모에피택셜 기판 및 발광 다층구조체 성장용 템플렛을 이용한 그룹 3족 질화물계 반도체 수직구조의 발광소자 제작
JP3772816B2 (ja) 窒化ガリウム結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード
KR101194637B1 (ko) 광전소자 및 광전소자의 제조 방법
CN109411580B (zh) 氮化镓基功率器件及其制备方法
KR20070100851A (ko) 양질의 그룹 3족 질화물계 단결정 반도체 박막층 성장을위한 호모에피택셜 기판 및 발광 다층구조체 성장용 템플렛제작 및 성장
KR20120029256A (ko) 반도체 발광소자 및 이를 제조하는 방법
CN102593279B (zh) 制造发光二极管的方法和由此制造的发光二极管
JP5020667B2 (ja) 発光デバイス
TWI469389B (zh) 垂直式固態發光元件之製程
CN111128689B (zh) 极性控制方法、氮化物薄膜制备方法和氮化物薄膜

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)