KR101194637B1 - 광전소자 및 광전소자의 제조 방법 - Google Patents

광전소자 및 광전소자의 제조 방법 Download PDF

Info

Publication number
KR101194637B1
KR101194637B1 KR1020100118791A KR20100118791A KR101194637B1 KR 101194637 B1 KR101194637 B1 KR 101194637B1 KR 1020100118791 A KR1020100118791 A KR 1020100118791A KR 20100118791 A KR20100118791 A KR 20100118791A KR 101194637 B1 KR101194637 B1 KR 101194637B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
substrate
layer
disposed
single crystal
Prior art date
Application number
KR1020100118791A
Other languages
English (en)
Other versions
KR20120057169A (ko
Inventor
이주인
김정형
유용심
신용현
이근우
Original Assignee
한국표준과학연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국표준과학연구원 filed Critical 한국표준과학연구원
Priority to KR1020100118791A priority Critical patent/KR101194637B1/ko
Publication of KR20120057169A publication Critical patent/KR20120057169A/ko
Application granted granted Critical
Publication of KR101194637B1 publication Critical patent/KR101194637B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Abstract

본 발명은 광전 소자, 광전 소자의 제조 방법, 및 광전 소자 제조 장치를 제공한다. 이 광전소자는 구형의 기판, 및 상기 기판 상에 적층되는 적어도 하나의 반도체층을 포함한다.

Description

광전소자 및 광전소자의 제조 방법{OPTO-ELECTRIC DEVICE, FORMING METHOD OF OPTO-ELECTRIC DEVICE}
본 발명은 광전 소자에 관한 것으로, 더 구체적으로 구형의 광전 소자에 관한 것이다.
현재 사파이어 기판 상에 성장되는 LED는 격자 부정합에 의한 결함으로 효율이 떨어지고 있다. 격자 부정합에 의한 결함을 원척적으로 제거하는 방법은 동종의 단결정 기판을 사용하여 에피성장을 하는 것이다. 따라서, GaN LED를 제조하기 위하여, GaN 단결정 기판이 반드시 필요하다. 가장 가능성 있는 GaN 기판 제조 방법으로 HVPE(Hydride vapour phase epitaxy) 방법이 연구되고 있다. 상기 HVPE 방법은 이종기판에 두꺼운 GaN층을 형성하고, 상기 이종 기판을 제거한다.
본 발명의 해결하고자 하는 일 기술적 과제는 구형 기판 상에 형성된 광전 소자를 제공하는 것이다.
본 발명의 해결하고자 하는 일 기술적 과제는 구형 기판 상에 형성된 광전 소자의 제조 방법을 제공하는 것이다.
본 발명의 해결하고자 하는 일 기술적 과제는 구형 기판 상에 형성된 광전 소자 제조 장치를 제공하는 것이다.
본 발명의 일 실시예에 따른 광전소자는 구형의 기판, 및 상기 기판 상에 적층되는 적어도 하나의 반도체층을 포함한다.
본 발명의 일 실시예에 따른 구형의 광전 소자는 격자 부정합에 의한 결함을 원척적으로 해결한 광전 소자를 제공한다.
도 1 및 도 2는 본 발명의 일 실시예들에 따른 광전소자를 설명하는 도면들이다.
도 3은 본 발명의 일 실시예에 따른 광전소자의 형성 방법을 설명하는 도면이다.
도 4는 본 발명의 일 실시예에 따른 광전소자의 제조 장치를 설명하는 도면이다.
도 5는 본 발명의 다른 실시예에 따른 광전소자의 제조 장치를 설명하는 도면이다.
도 6은 본 발명의 다른 실시예에 따른 광전소자의 제조 방법을 설명하는 도면이다.
도 7은 본 발명의 다른 실시예에 따른 광전소자를 설명하는 도면이다.
통상적인, 청색 LED는 판형의 사파이어 기판 상에 차례로 버퍼층, n-클래드층, 활성층, p-클래드층이 배치되고, n-클래드층에 n-메탈 전극이 배치되고, p-클래드층에 p-메탈 전극이 배치된다.
에피탁시는 기초 소재인 단결정 기판에 단결정 박막을 성장하는 과정을 지칭하는 것이다. 예를 들어, 기초 소재인 기판 상에 통상적으로 금속 유기 화학 증착법(MOCVD) 장비를 사용하여 단결정의 화합물 반도체 박막을 성장시킨다. 예를 들어 청색 LED의 경우, 사파이어나 실리콘카바이트(SiC) 기판 상에 n형 반도체(n-GaN)와 빛을 발광하는 활성층(nGaN), 그리고 p형 반도체(p-GaN)가 차례로 증착되는 과정이다.
종래의 판형의 기판을 대신하여, 3차원적 구조를 가진 구형상의 단결정 GaN는 격자 부정합에 의한 결함을 제거하여, 고전력용 LED, 및 태양전지 등의 광전소자에 응용될 수 있다. 특히, 단결정의 GaN 구슬을 사용하는 LED는 고전력의 조명용 LED에 응용될 수 있다.
GaN 파우더를 소결하여 구형의 다결정의 GaN 시료의 제작이 가능하다. 상기 다결정 GaN 시료는 섭씨 2400 도 이상에서 용융되어, 천천히 냉각되면 단결정의 GaN가 얻어질 수 있다. 그러나, 상기 다결정 GaN 시료가 가열되는 경우, 상기 GaN의 내부에 있던 질소가 날아가는 문제점이 있다. 따라서, 상기 GaN 시료를 가열하는 경우, 다결정의 GaN 시료를 그래핀으로 감싸고 가열하여 GaN 단결정을 얻을 수 있다. 또한, 상기 GaN 단결정 상에 차례로 반도체층을 적층하여 LED 및 태양전지 등이 제조될 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 구성요소는 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 광전소자를 설명하는 도면이다.
도 1을 참조하면, 상기 광전소자는 구형의 기판(12), 및 상기 기판(12) 상에 적층되는 적어도 하나의 반도체층(13,14,15)을 포함한다. 상기 광전소자는 발광 소자, 태양전지, 또는 수광 소자일 수 있다.
상기 기판(12)은 단결정 기판일 수 있다. 상기 기판(12)은 단결정의 GaN, ZnO, 또는 SiC 기판일 수 있다. 상기 기판(12)은 파워더 형태의 다결정의 시료를 구형으로 소결한 후, 상기 구형의 시료를 열처리하여 단결정 기판이 얻어질 수 있다.
상기 광전소자가 발광 다이오드(light emitting diode; LED)인 경우, 상기 광전소자는 PIN 구조를 가질 수 있다. 상기 구형의 기판(12)이 GaN 단결정인 경우, 상기 구형의 기판(12)의 전부 또는 일부 상에 제1 반도체층(13)이 배치될 수 있다. 상기 제1 반도체층(13)은 n형 GaN층일 수 있다. n형 도핑물질은 실리콘(Si)일 수 있다.
상기 제1 반도체층(13) 상에 제2 반도체층(15)이 배치될 수 있다. 상기 제2 반도체층(15)은 p형 GaN층일 수 있다. p형 도핑물질은 마그네슘(Mg)일 수 있다.
상기 제1 반도체층(13)과 상기 제2 반도체층(15) 사이에 활성층(14)이 개재될 수 있다. 상기 활성층(14)은 다중 양자 우물(mutiple quantum welll MQW) 구조를 가질 수 있다. 상기 활성층(14)은 AlInGaN, InGaN, 또는 AlGaN 중에서 적어도 하나를 포함할 수 있다. 상기 활성층(14)은 외부에서 전류를 제공받아 빛을 방출할 수 있다.
상기 제1 반도체층(13), 상기 활성층(14), 및 상기 제2 반도체층(15)은 상기 기판을 부양한 상태에서 기상 에피택시(vapour phase epitaxy ) 방법을 사용하여 형성될 수 있다. 예를 들어, 상기 제1 반도체층(13), 상기 활성층(14), 및 상기 제2 반도체층(15)은 유기금속화학증착(metal organic chemical vapour deposition;MOCVD) 방법, 또는 HVPE(hydride vapour phase epitaxy) 방법으로 형성될 수 있다. 상기 제1 반도체층(13), 상기 활성층(14), 및 상기 제2 반도체층(15)은 동일한 장치에서 연속적으로 형성될 수 있다.
제1 콘택홀(18)은 상기 제1 반도체층(13)을 노출시킬 수 있다. 상기 제1 콘택홀(18)은 통상적인 패터닝 기술이나 레이저를 이용한 레이저 어블레이션 기술 등이 이용될 수 있다.
제1 전극(16)은 상기 제1 콘택홀(16) 내에 배치되고 상기 제1 반도체층(13)과 접촉할 수 있다. 제2 전극(17)은 상기 제2 반도체(15) 상에 배치되고 상기 제2 반도체층(15)과 접촉할 수 있다. 상기 제1 전극(16) 및 상기 제2 전극(17)은 니켈/금(Ni/Au)의 적층 구조를 가질 수 있다. 상기 제1 전극(16) 및 상기 제2 전극(17)은 전원에 전기적으로 연결될 수 있다.
상기 광학 장치는 구형의 GaN 기판에 형성된 고출력의 LED를 제공할 수 있다. 상기 LED는 백색광을 위하여, 형광층(미도시)을 포함할 수 있다. 상기 형광층은 상기 제2 반도체층(15) 상에 배치될 수 있다. 봉지재(미도시)는 상기 제2 반도체층(15)을 덮고, 상기 봉지재 상에 형광층이 배치될 수 있다. 상기 형광층은 이트륨 알루미늄 가넷(YAG)를 포함할 수 있다.
본 발명의 변형된 실시예에 따르면, 상기 구형의 기판이 단결정의 실리콘 카바이트(SiC), 산화아연(ZnO)인 경우에도, 위에서 설명한과 유사한 방식으로 발광 소자가 형성될 수 있다. 또한, 발광 소자에 한하지 않고, 수광 소자도 형성될 수 있다.
도 2는 본 발명의 다른 실시예에 따른 광전소자를 설명하는 도면이다.
도 2를 참조하면, 상기 광전소자는 구형의 기판(22), 및 상기 기판(22) 상에 적층되는 적어도 하나의 반도체층(23,24,25)을 포함한다. 상기 기판은 단결정의 인듐나이트라이드(InN)일 수 있다.
n형 인듐나이트라이트층(n-type InN layer, 23)은 상기 기판(22) 상에 배치될 수 있다. p형 갈륨나이트라이드층(p-type GaN layer,25)은 상기 인듐 나이트라이드층(23) 상에 배치될 수 있다. 인듐갈륨나이트라이드(InGaN)층(24)은 상기 n형 인듐나이트라이트층(23)과 상기 p형 갈륨나이트라이드층(25) 사이에 개재될 수 있다. 상기 광전소자는 태양전지일 수 있다.
상기 제1 콘택홀(28)은 상기 n형 인듐나이트라이트층을 노출시킬 수 있다.
제1 전극(26)은 상기 제1 콘택홀(28) 내에 배치되고 상기 n형 인듐나이트라이트층(23)과 접촉할 수 있다. 제2 전극(27)은 상기 p형 갈륨나이트라이드층(25) 상에 배치되고 상기 p형 갈륨나이트라이드층(25)과 접촉할 수 있다. 상기 제1 전극 및 상기 제2 전극은 축전지(미도시)에 연결될 수 있다. 구형의 InN 기판(22)은 고효율의 태양전지를 제공할 수 있다.
도 3은 본 발명의 일 실시예에 따른 광전소자의 형성 방법을 설명하는 도면이다.
도 3을 참조하며, 상기 광전소자의 형성 방법은 단결정의 구형 기판을 형성하는 단계(S100); 및 상기 단결정 기판의 상에 적어도 하나의 반도체층을 형성하는 단계(S200)를 포함한다. 상기 기판은 GaN, ZnO, InN 또는 SiC일 수 있다.
상기 단결정의 구형 기판은 다결정 또는 비정질의 파우더를 이용하여 구형의 예비 기판을 형성하고(S110), 상기 예비 기판을 열처리하여 단결정 기판을 형성할 수 있다(S120). 상기 예비 기판은 그래핀(graphene)과 같은 열적 안정성이 있는 물질로 코팅되어, 상기 열처리 후에 제거될 수 있다.
상기 반도체층은 유기금속화학증착(metal organic chemical vapour deposition;MOCVD) 방법, 또는 HVPE(hydride vapour phase epitaxy) 방법으로 형성될 수 있다.
상기 구형 기판의 전면에 상기 반도체층을 형성하기 위하여, 상기 기판은 공중 부양될 수 있다. 상기 공중 부양은 정전 공중 부양 장치(electrostatic levitator), 플라즈마 공중 부양 장치, 또는 에어로다이나믹 공중부양 장치(aerodynamic levitator)을 이용할 수 있다.
도 4는 본 발명의 일 실시예에 따른 광전소자의 제조 장치를 설명하는 도면이다.
도 4를 참조하면, 상기 광전소자의 제조 장치 장치는 처리 용기(130), 상기 처리 용기(130) 내에 배치되고 구형의 기판을 부양하는 공중 부양부(110), 및 상기 구형 기판(102)에 에너지를 인가하는 가열부(120)를 포함한다. 상기 기판(102)의 전부 또는 일부에 반도체층이 형성된다.
상기 기판(102)은 구형의 단결정의 질화물 반도체일 수 있다. 상기 기판(102)은 갈륨나이트라이드(GaN), 인듐나이트라이드(InN), 실리콘카바이트(SiC), 또는 산화아연(ZnO)일 수 있다. 구형 기판의 지름은 수 밀리미터(mm) 내지 수백 마이크로 미터일 수 있다. 상기 반도체층(104)는 GaN일 수 있다. 상기 반도체층(104)은 복층 구조를 가질 수 있다. 복층 구조의 상기 반도체층은 상기 광전소자의 제조 장치에서 연속적으로 형성될 수 있다.
상기 처리 용기(130)는 유전체 창문(137)을 포함할 수 있다. 상기 처리 용기(130)의 압력은 대기압 이하의 진공 일 수 있다. 상기 유전체 창문(137)은 쿼츠가 바람직할 수 있다. 또한, 상기 처리 용기(130)는 진공 펌프(180)에 의하여 배기될 수 있다. 상기 처리 용기(180)는 가스 공급부(150)을 통하여 공정 가스를 공급받을 수 있다.
상기 공급가스는 Ga을 포함하는 유기화합물일 수 있다. 예를 들어, 상기 공급 가스는 TM Ga, TM Al, TM In, NH3 중에서 적어도 하나를 포함할 수 있다. 상기 공급 가스는 도핑물질을 더 포함할 수 있다. 케리어 가스는 수소(H2)가스일 수 있다.
상기 가스 공급부는 적어도 하나의 버블러(bubbler,152,153,154)를 포함할 수 있다. 상기 질량 유량 조절기(Mass flow controller, 151)는 상기 버블러에 입력되는 수소 가스의 양을 조절할 수 있다. 제1 버블러(152)는 TM Ga를 포함할 수 있다. 제2 버블러(153)는 TM Al을 포함할 수 있다. 상기 제3 버블러(154)는 TM In을 포함할 수 있다. 암모니아 가스 및 도핑 물질(dopant)는 상기 질량 유량 조절기(151)를 통하여 상기 처리 용기(130)에 제공될 수 있다.
상기 공중 부양부(110)는 상기 처리 용기 내에 배치되고 상기 기판을 부양할 수 있다. 상기 공중 부양부는 정전 공중 부양 장치(electrostatic levitator) 또는 에어로다이나믹 공중부양 장치(aerodynamic levitator)일 수 있다.
상기 공중 부양부(110)는 적어도 2개의 전극들(112,114)을 포함할 수 있다. 상기 전극들(112,114)은 서로 평행하게 배치될 수 있다. 전원(116)은 상기 전극들(112,114)에 전력을 공급할 수 있다. 상기 정전 공중 부양 장치는 안정적인 부양을 위하여 보조 전극들(미도시)을 더 포함할 수 있다.
가열부(120)는 상기 기판(102)을 가열할 수 있다. GaN의 경우, 상기 기판(102)의 온도는 섭씨 1000 도 이상일 수 있다. 상기 가열부(120)는 가열 램프(122)를 포함할 수 있다. 상기 가열 램프(122)의 출력광은 거울(124)을 통하여 반사되어 상기 유전체 창문(137)을 통과하여 상기 기판(102)에 조사될 수 있다. 이에 따라, 상기 기판(102)은 공정 가스와 결합하여 반도체층(104)을 형성할 수 있다. 상기 반도체층(104)은 GaN층일 수 있다.
도 5는 본 발명의 다른 실시예에 따른 광전소자의 제조 장치를 설명하는 도면이다.
도 5를 참조하면, 상기 광전소자의 제조 장치 장치는 처리 용기(230), 상기 처리 용기(230) 내에 배치되고 구형의 기판(102)을 부양하는 공중 부양부(210), 및 상기 기판(102)에 에너지를 인가하는 가열부(220)를 포함한다. 상기 기판(102)의 전부 또는 일부에 반도체층(104)이 형성된다.
기판(202)는 구형의 단결정의 질화물 반도체일 수 있다. 상기 기판(202)은 갈륨나이트라이드(GaN), 인듐나이트라이드(InN), 실리콘카바이트(SiC), 또는 산화아연(ZnO)일 수 있다. 구형 기판의 지름은 수 밀리미터(mm) 내지 수백 마이크로 미터일 수 있다.
상기 처리 용기(230)는 유전체 창문(237)을 포함할 수 있다. 상기 처리 용기(230)의 압력은 대기압 이하의 진공 일 수 있다. 상기 유전체 창문(237)은 쿼츠가 바람직할 수 있다. 또한, 상기 처리 용기(230)는 진공 펌프(280)에 의하여 배기될 수 있다. 상기 처리 용기(280)는 가스 공급부(250)을 통하여 공정 가스를 공급받을 수 있다.
가스 공급부(250)는 공정 가스를 공급할 수 있다. 상기 공정가스는 GaCl을 포함할 수 있다. 약 섭씨 700 도 내지 섭씨 900 도의 고체 상태의 Ga은 염산(HCl) 가스 와 질소 가스(N2)를 제공받아 GaCl 가스, 질소(N2) 가스, 및 수소(H2) 가스를 제공할 수 있다. 또한, 상기 처리 용기(230)는 별도로 암모니아(NH3) 가스 및 질소(N2) 가스를 공급받을 수 있다. 상기 GaCl 가스와 상기 암모니아(NH3) 가스는 상기 기판(102) 상에 GaN을 성장시킬 수 있다.
상기 공중 부양부(210)는 상기 처리 용기 내에 배치되고 상기 기판을 부양할 수 있다. 상기 공중 부양부는 정전 공중 부양 장치(electrostatic levitator) 또는 에어로다이나믹 공중부양 장치(aerodynamic levitator)일 수 있다.
상기 공중 부양부(210)는 적어도 하나의 노즐(214, nozzle) 및 상기 노즐(214)에 유체를 제공하는 유체 분배부(212)를 포함할 수 있다. 상기 노즐들(214)은 일렬로 배열되거나 메트릭스 형태로 배치될 수 있다. 구형 시료의 크기는 수 mm 정도가 바람직할 수 있다. 상기 유체 분배부(212)를 통하여 흐르는 유체는 불활성 가스, 질소 포함 가스, 암모니아 가스 중에서 적어도 하나를 포함할 수 있다.
가열부(220)는 상기 기판(102)을 가열할 수 있다. GaN의 경우, 상기 기판(102)의 온도는 섭씨 1000 도 이상일 수 있다. 상기 가열부(220)는 가열 램프(222)를 포함할 수 있다. 상기 가열 램프(222)의 출력광은 거울(224)을 통하여 반사되어 상기 유전체 창문(237)을 통과하여 상기 기판(102)에 조사될 수 있다. 이에 따라, 공정 가스는 상기 기판(102) 상에 GaN 에피층을 형성할 수 있다.
도 6은 본 발명의 다른 실시예에 따른 광전소자의 제조 방법을 설명하는 도면이다.
도 6을 참조하면, 반도체층이 형성된 구형 기판(312)은 실장 기판(300) 상에 배치된다. 반도체층은 차례로 적층된 제1 반도체층(313), 활성층(314), 및 제2 반도체층(315)을 포함할 수 있다. 상기 실장 기판(300)은 복수의 정렬홀들(301)을 포함할 수 있다. 상기 정렬홀들(301)에 상기 구형 기판(312)이 배치된다. 상기 구형 기판(312)은 상기 실장 기판(300)에 접착제 등을 통하여 고정될 수 있다.
상기 실장 기판(300)은 투명한 재료일 수 있다. 예를 들어, 상기 실장 기판(300)은 아르킬 수지, 플라스틱, 또는 유리 등일 수 있다.
상기 제2 반도체층(315) 상에 콘택홀(320)이 형성될 수 있다. 상기 콘택홀(320)은 레이저 어블레이션 방법 또는 통상적인 패터닝 방법에 의하여 형성될 수 있다.
전극들(316,317,325)은 리프트-오프(lift-off) 기술에 의하여 형성될 수 있다. 예를 들어, 상기 콘택홀(320)이 형성된 상기 실장 기판(300) 상에 포토레지스트(321)가 코팅될 수 있다. 이어서, 제1 홀(323)은 노광 공정을 통하여 상기 콘택홀(320)의 내부에 형성될 수 있다. 제2 홀(322)은 상기 제2 반도체층(315)의 외부에 형성될 수 있다. 또한, 제3 홀(324)은 상기 실장 기판(300) 상에 형성될 수 있다. 이어서, 상기 실장 기판(300) 상에 전극층(미도시)이 형성될 수 있다. 이어서, 포토레지스트(321)가 제거될 수 있다.
상기 전극들(317,316)은 상기 실장 기판(300)에 형성된 전극들(325)과 전기적으로 연결될 수 있다.
도 7은 본 발명의 다른 실시예에 따른 광전소자를 설명하는 도면이다.
도 7을 참조하면, 상기 광전소자는 구형의 기판(12), 및 상기 기판(12) 상에 적층되는 적어도 하나의 반도체층(13,14,15)을 포함한다. 상기 광전소자는 발광 소자, 태양전지, 또는 수광 소자일 수 있다.
상기 광전소자가 발광 다이오드(light emitting diode; LED)인 경우, 상기 광전소자는 PIN 구조를 가질 수 있다. 상기 구형의 기판(12)이 GaN 단결정인 경우, 상기 구형의 기판(12)의 전부 또는 일부 상에 제1 반도체층(13)이 배치될 수 있다. 상기 제1 반도체층(13)은 n형 GaN층일 수 있다. n형 도핑물질은 실리콘(Si)일 수 있다.
상기 제1 반도체층(13) 상에 제2 반도체층(15)이 배치될 수 있다. 상기 제2 반도체층(15)은 p형 GaN층일 수 있다. p형 도핑물질은 마그네슘(Mg)일 수 있다.
상기 제1 반도체층(13)과 상기 제2 반도체층(15) 사이에 활성층(14)이 개재될 수 있다. 상기 활성층(14)은 다중 양자 우물(mutiple quantum welll MQW) 구조를 가질 수 있다. 상기 활성층(14)은 AlInGaN, InGaN, 또는 AlGaN 중에서 적어도 하나를 포함할 수 있다. 상기 활성층(14)은 외부에서 전류를 제공받아 빛을 방출할 수 있다.
제1 콘택홀(18)은 상기 제1 반도체층(13)을 노출시킬 수 있다. 상기 제1 콘택홀(18)은 통상적인 패터닝 기술이나 레이저를 이용한 레이저 어블레이션 기술 등이 이용될 수 있다.
제1 전극(16)은 상기 제1 콘택홀(16) 내에 배치되고 상기 제1 반도체층(13)과 접촉할 수 있다. 제2 전극(17)은 상기 제2 반도체(15) 상에 배치되고 상기 제2 반도체층(15)과 접촉할 수 있다. 상기 제1 전극(16) 및 상기 제2 전극(17)은 니켈/금(Ni/Au)의 적층 구조를 가질 수 있다.
상기 구형 기판(102)은 실장 기판(32) 상에 배치될 수 있다. 상기 구형 기판은 고정 수단(31)을 통하여 상기 실장 기판(32)에 고정될 수 있다. 상기 실장 기판에는 복수의 패드들(33)이 배치될 수 있다. 상기 패드들(33)은 상기 전극들(16,17)과 전기적으로 연결될 수 있다.
상기 구형 기판은 봉지재(19)에 의하여 덮일 수 있다. 상기 봉지재는 투명한 재질일 수 있다. 백색 LED을 위하여, 형광층(34)이 상기 봉지채을 덮을 수 있다. 상기 형광층(34)은 이트륨 알루미늄 가넷(YAG)를 포함할 수 있다.
이상에서는 본 발명을 특정의 바람직한 실시예에 대하여 도시하고 설명하였으나, 본 발명은 이러한 실시예에 한정되지 않으며, 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 특허청구범위에서 청구하는 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 실시할 수 있는 다양한 형태의 실시예들을 모두 포함한다.
12: 구형 기판
13: 제1 반도체층
14: 활성층
15: 제2 반도체층

Claims (17)

  1. 구형의 기판; 및
    상기 기판 상에 적층되는 적어도 하나의 반도체층을 포함하고,
    상기 반도체층은:
    상기 기판 상에 배치되는 제1 반도체층;
    상기 제1 반도체층 상에 배치되는 제2 반도체층; 및
    상기 제1 반도체층과 상기 제2 반도체층 사이에 개재되는 활성층을 포함하는 것을 특징으로 하는 광전소자.
  2. 제1 항에 있어서,
    상기 기판은 단결정 기판인 것을 특징으로 하는 광전소자.
  3. 제1 항에 있어서,
    상기 기판은 단결정의 GaN, ZnO, SiC, 또는 InN 기판인 것을 특징으로 하는 광전소자.
  4. 제1 항에 있어서,
    상기 광전소자는 발광 소자, 태양전지, 또는 수광 소자인 것을 특징으로 하는 광전소자.
  5. 삭제
  6. 제1 항에 있어서,
    상기 제1 반도체층은 n 형 GaN층이고,
    상기 제2 반도체층은 p형 GaN층이고,
    상기 활성층은 다중양자우물 구조를 가지는 것을 특징으로 하는 광전소자.
  7. 제6 항에 있어서,
    상기 제1 반도체층을 노출시키는 제1 콘택홀;
    상기 콘택홀 내에 배치되고 상기 제1 반도체층과 접촉하는 제1 전극; 및
    상기 제2 반도체 상에 배치되고 상기 제2 반도체층과 접촉하는 제2 전극 중에서 적어도 하나를 더 포함하는 것을 특징으로 하는 광전소자.
  8. 제1 항에 있어서,
    상기 활성층은 AlInGaN, InGaN, 또는 AlGaN 중에서 적어도 하나를 포함하는 것을 특징으로 하는 광전소자.
  9. 제1 항에 있어서,
    상기 제2 반도체층 상에 배치된 형광층을 더 포함하는 것을 특징으로 하는 광전소자.
  10. 제1 항에 있어서,
    상기 기판은 인듐나이트라이드(InN)이고,
    상기 제1 반도체층은 n형 인듐나이트라이트층(n-type InN layer)이고,
    상기 제2 반도체층은 p형 갈륨나이트라이드층(p-type GaN layer)이고,
    상기 활성층은 인듐갈륨나이트라이드층(InGaN)인 것을 특징으로 하는 광전소자.
  11. 제10 항에 있어서,
    상기 n형 인듐나이트라이트층을 노출시키는 제1 콘택홀;
    상기 제1 콘택홀 내에 배치되고 상기 n형 인듐나이트라이트층과 접촉하는 제1 전극; 및
    상기 p형 갈륨나이트라이드층 상에 배치되고 상기 p형 갈륨나이트라이드층과 접촉하는 제2 전극 중에서 적어도 하나를 더 포함하는 것을 특징으로 하는 광전소자.
  12. 단결정의 구형 기판을 형성하는 단계; 및
    상기 단결정 기판의 상에 적어도 하나의 반도체층을 형성하는 단계를 포함하고,
    상기 반도체층은:
    상기 기판 상에 배치되는 제1 반도체층;
    상기 제1 반도체층 상에 배치되는 제2 반도체층; 및
    상기 제1 반도체층과 상기 제2 반도체층 사이에 개재되는 활성층을 포함하는 것을 특징으로 하는 광전소자의 제조 방법.
  13. 제 12 항에 있어서,
    상기 단결정의 구형 기판을 형성하는 단계는:
    다결정 또는 비정질의 파우더를 이용하여 구형의 예비 기판을 형성하는 단계; 및
    상기 예비 기판을 열처리하여 단결정 기판을 형성하는 단계를 포함하는 것을 특징으로 하는 광전소자의 제조 방법.
  14. 제 12 항에 있어서,
    상기 기판은 GaN, ZnO, InN, 또는 SiC 인 것을 특징으로 하는 광전소자의 광전소자의 제조 방법.
  15. 제 12 항에 있어서,
    상기 반도체층은 상기 기판을 공중 부양한 상태에서 유기금속화학증착(metal organic chemical vapour deposition;MOCVD) 방법 및 HVPE(hydride vapour phase epitaxy) 방법 중에서 적어도 하나를 사용하여 형성되는 것을 특징으로 하는 광전소자의 제조 방법.
  16. 삭제
  17. 구형의 기판;
    상기 기판 상에 배치되는 제1 반도체층;
    상기 제1 반도체층 상에 배치되는 제2 반도체층; 및
    상기 제1 반도체층과 상기 제2 반도체층 사이에 개재되는 할성층을 포함하는 것을 특징으로 하는 발광 다이오드.
KR1020100118791A 2010-11-26 2010-11-26 광전소자 및 광전소자의 제조 방법 KR101194637B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100118791A KR101194637B1 (ko) 2010-11-26 2010-11-26 광전소자 및 광전소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100118791A KR101194637B1 (ko) 2010-11-26 2010-11-26 광전소자 및 광전소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20120057169A KR20120057169A (ko) 2012-06-05
KR101194637B1 true KR101194637B1 (ko) 2012-10-29

Family

ID=46609089

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100118791A KR101194637B1 (ko) 2010-11-26 2010-11-26 광전소자 및 광전소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR101194637B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111540819A (zh) 2020-03-23 2020-08-14 重庆康佳光电技术研究院有限公司 一种球形led芯片及其制造方法、显示面板
WO2021189775A1 (zh) * 2020-03-23 2021-09-30 重庆康佳光电技术研究院有限公司 球形微型led及其制造方法、显示面板及其转移方法
CN113707787B (zh) * 2020-05-22 2023-07-18 重庆康佳光电技术研究院有限公司 球形倒装微型led及其制造方法、显示面板
CN115911219B (zh) * 2023-01-06 2023-05-26 惠科股份有限公司 球形发光芯片及其制备方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000511705A (ja) 1997-04-10 2000-09-05 ユニフェイズ オプト ホールディングス インコーポレイテッド 半導体デバイスの製造方法及びこの方法を実施する装置
JP2004214405A (ja) 2002-12-27 2004-07-29 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法
KR100723230B1 (ko) 2006-03-31 2007-05-29 삼성전기주식회사 질화물 반도체 발광 다이오드 및 발광 다이오드 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000511705A (ja) 1997-04-10 2000-09-05 ユニフェイズ オプト ホールディングス インコーポレイテッド 半導体デバイスの製造方法及びこの方法を実施する装置
JP2004214405A (ja) 2002-12-27 2004-07-29 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法
KR100723230B1 (ko) 2006-03-31 2007-05-29 삼성전기주식회사 질화물 반도체 발광 다이오드 및 발광 다이오드 패키지

Also Published As

Publication number Publication date
KR20120057169A (ko) 2012-06-05

Similar Documents

Publication Publication Date Title
US9806230B2 (en) Solid state lighting devices with selected thermal expansion and/or surface characteristics, and associated methods
KR100836455B1 (ko) 반도체 발광소자 및 반도체 발광소자의 제조 방법
US8415180B2 (en) Method for fabricating wafer product and method for fabricating gallium nitride based semiconductor optical device
EP2802012B1 (en) Method of manufacturing a semiconductor device
KR20130124556A (ko) 변위 밀도를 유지하는 버퍼층을 가진 반도체 소자
CN101171694A (zh) 氮化物半导体元件及其制法
CN106711295B (zh) 一种GaN基发光二极管外延片的生长方法
US8049227B2 (en) Group III nitride semiconductor light emitting device, method for producing the same, and lamp thereof
KR20200023273A (ko) 나노 구조체
JP4982176B2 (ja) 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
US9178109B2 (en) Semiconductor light-emitting device and method of manufacturing the same
WO2005104251A1 (en) N-type group i i i nitride semiconductor layered structure
US9257602B2 (en) Substrate having hetero-structure, method for manufacturing the same and nitride semiconductor light emitting device using the same
KR101194637B1 (ko) 광전소자 및 광전소자의 제조 방법
US20140151714A1 (en) Gallium nitride substrate and method for fabricating the same
JP2008066590A (ja) 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
Tsai et al. Fabrication and characterization of Si substrate-free InGaN light-emitting diodes and their application in visible light communications
KR20130022088A (ko) 반도체 기판, 이를 이용한 발광소자 및 그 제조방법
CN102593279B (zh) 制造发光二极管的方法和由此制造的发光二极管
US8263988B2 (en) Solid state lighting devices with reduced crystal lattice dislocations and associated methods of manufacturing
JP5207944B2 (ja) 半導体発光素子の製造方法
JP5020667B2 (ja) 発光デバイス
KR100834698B1 (ko) 질화 갈륨 박막 형성 방법 및 이 방법에 의해 제조된 질화갈륨 박막 기판
Zhang et al. The InGaN Material System and Blue/Green Emitters

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151006

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee