KR20140102674A - 감소된 전류 밀집을 위한 바이폴라 접합 트랜지스터 구조 및 그 제조 방법 - Google Patents

감소된 전류 밀집을 위한 바이폴라 접합 트랜지스터 구조 및 그 제조 방법 Download PDF

Info

Publication number
KR20140102674A
KR20140102674A KR1020147015775A KR20147015775A KR20140102674A KR 20140102674 A KR20140102674 A KR 20140102674A KR 1020147015775 A KR1020147015775 A KR 1020147015775A KR 20147015775 A KR20147015775 A KR 20147015775A KR 20140102674 A KR20140102674 A KR 20140102674A
Authority
KR
South Korea
Prior art keywords
base region
mesa
concentration
emitter
thickness
Prior art date
Application number
KR1020147015775A
Other languages
English (en)
Other versions
KR101723277B1 (ko
Inventor
린 청
아난트 쿠마르 아가월
세-형 류
Original Assignee
크리, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 크리, 인코포레이티드 filed Critical 크리, 인코포레이티드
Publication of KR20140102674A publication Critical patent/KR20140102674A/ko
Application granted granted Critical
Publication of KR101723277B1 publication Critical patent/KR101723277B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

본 발명은 전류 이득을 향상시키면서 종래 BJT에 비해 전류 밀집을 상당히 감소시키는 바이폴라 접합 트랜지스터(BJT) 구조에 관한 것이다. BJT는 콜렉터, 베이스 영역, 및 에미터를 포함한다. 베이스 영역이 콜렉터 위에 형성되며, 베이스 영역은 적어도 하나의 외부 베이스 영역 및 메사를 제공하기 위해 적어도 하나의 외부 베이스 영역 위로 확장하는 내부 베이스 영역을 포함한다. 에미터는 메사 위에 형성된다. BJT는 실리콘 카바이드(SiC) 물질 시스템과 같은, 다양한 물질 시스템들로부터 형성될 수 있다. 일 실시예에서, 에미터 중 본질적으로 어떠한 부분도 외부 베이스 영역들 위에 형성되지 않도록 에미터가 메사 위에 형성될 수 있다. 일반적으로 내부 베이스 영역이 적어도 하나의 외부 베이스 영역에 측향으로 직접 인접하지만, 이것이 필수적인 것은 아니다.

Description

감소된 전류 밀집을 위한 바이폴라 접합 트랜지스터 구조 및 그 제조 방법{BIPOLAR JUNCTION TRANSISTOR STRUCTURE FOR REDUCED CURRENT CROWDING AND METHOD OF MANUFACTURING THE SAME}
본 발명은 바이폴라 접합 트랜지스터(bipolar junction transistor: BJT)에 관한 것으로서, 특히 전류 밀집을 감소시키는 BJT 구조에 관한 것이다.
바이폴라 접합 트랜지스터(BJT)는 증폭하거나 스위칭하는 애플리케이션들에 일반적으로 사용되는 트랜지스터의 일반적 형태이다. BJT는 베이스(base), 콜렉터(collector), 및 에미터(emitter)를 가진 3개 단자 트랜지스터가 전형적이다. 도 1에서, 수직으로 적층된 NPN-형 BJT(10)에 대한 예시적인 단위 셀 구조가 도시된다. 도시된 바와 같이, BJT(10)는 N-형 도펀트(N+)가 고농도로 도핑되고 반도체 웨이퍼(14)의 부분으로부터 형성된 기판(12)을 포함한다. N-형 도펀트(N)가 중간 정도 농도로 도핑된 콜렉터(16)는 하나 이상의 콜렉터 층(18)으로부터 기판(12) 위에 형성된다. P-형 도펀트(P)가 중간 정도 농도로 도핑된 베이스 영역(20)은 하나 이상의 베이스 층(22)으로부터 콜렉터(16) 위에 형성된다. N-형 도펀트(N)가 고농도로 도핑된 에미터(24)는 하나 이상의 에미터 층(26)으로부터 베이스 영역(20)의 중앙 부분 위에 형성된다.
N-형 도펀트(N+)가 에미터(24)보다 고농도로 도핑된 에미터 캡(28; emitter cap)은 하나 이상의 에미터 캡 층(30)으로부터 에미터(24) 위에 형성된다. 에미터 오믹 접촉(32; emitter ohmic contact)은 에미터 캡(28) 위에(on) 형성된다. 에미터 캡(28) 및 에미터 오믹 접촉(32)은 에미터(24)에 대한 전기 접촉을 효과적으로 형성하고, 에미터 오믹 접촉(32)은 에미터 캡(28)으로 외부 전기 연결을 용이하게 하며, 에미터 캡(28)은 에미터(24)로 비교적 낮은 저항 연결을 제공한다.
베이스 영역(20)에 대한 접촉들은, 베이스 영역(20) 내에 베이스 캡 영역들(34)을 형성하기 위해 베이스 영역(20)의 외측부들에 P-형 도펀트(P+)를 고농도로 선택적으로 도핑함으로써 형성될 수 있다. 베이스 오믹 접촉들(36)은, 베이스 캡 영역들(34)과의 외부 전기 연결을 용이하게 하기 위해 베이스 캡 영역들(34) 위에 형성될 수 있고, 베이스 캡 영역들(34)은 베이스 영역(20)과 각각의 베이스 오믹 접촉들(36) 사이의 비교적 낮은 저항 연결들을 제공한다. 다른 대안으로서, 도시된 바와 같이 베이스 영역(20)에서 제공되는 것과 달리, 각각의 베이스 캡 영역(34)은 베이스 영역(20)의 상부 표면 위에 있는 분리된 층으로부터 형성될 수 있다.
콜렉터(16)에 대한 접촉을 제공하기 위해 콜렉터 오믹 접촉(38)이 고농도로 도핑된(N+) 기판(12)의 하부에 형성될 수 있다. 즉, 콜렉터 오믹 접촉(38)은 기판(12)으로 외부 전기 연결을 용이하게 하고, 이는 콜렉터(16)와 콜렉터 오믹 접촉(38) 사이의 비교적 낮은 저항 연결을 제공한다. 다른 대안으로서, 콜렉터 오믹 접촉(38)은 콜렉터(16)의 상부 표면상에 또는 콜렉터(16) 내에 형성되는 (도시되지 않은) 콜렉터 캡 상에 형성될 수 있다.
순방향 바이어스로 동작할 때, BJT(10)는 콜렉터 전류(i c )가 콜렉터 오믹 접촉(38)으로부터 베이스 영역(20)을 통해 에미터 오믹 접촉(32)으로 흐르도록 한다. 순방향 바이어스는 충분한 크기의 양의 전압이 베이스 오믹 접촉(36) 및 에미터 오믹 접촉(32)을 가로질러 인가되어있다는 것을 의미한다. 도 2a에 도시된 바와 같이, 콜렉터 오믹 접촉(38)으로부터 에미터 오믹 접촉(32)으로 흐르는 콜렉터 전류(i c ) 외에, 상대적으로 낮은 베이스 전류(i b )가 베이스 오믹 접촉들(36)로부터 에미터 오믹 접촉(32)으로 흐른다. 베이스 전류(i b )가 각각의 베이스 캡 영역들(34)의 각각으로부터 에미터(24)의 아래에 있는 베이스 영역(20)의 안쪽 부분을 향해 측향으로 흐르고, 에미터(24)와 에미터 캡(28)을 통해 에미터 오믹 접촉(32)으로 수직 상향으로 흐른다. 베이스 영역(20)은 다소 저항성을 갖고, 따라서, 베이스 영역(20)을 통한 베이스 전류(i b )의 수평 방향 흐름이 베이스 영역(20)에서 수평 방향의 전위차, 또는 전압 강하, 소위 셀프 디-바이어싱(self de-biasing)을 생성시킨다. 즉, 베이스 영역(20)에 걸쳐 전위가 변하고, 특히 전위는 에미터(24)의 중앙부의 아래에 있는 중앙 영역(RC)으로부터 각각의 외측부들(RO)로 점진적으로 증가한다.
도 2b에 도시된 바와 같이, BJT가 순방향 바이어스일 때, 베이스 영역(20)에서 측면 전위차는 에미터(24) 및 에미터(24) 아래에 있는 베이스 영역(20)의 부분을 통해 상당히 균등하지 못한 콜렉터 전류(i c )의 분포를 야기한다. 그 결과, 중앙 영역(RC)에서의 또는 그 근처의 비교적 낮은 전위들은 베이스 영역(20)의 중앙 영역(RC) 및 에미터(24)의 중앙부를 통해 흐르는 콜렉터 전류(i c )의 비교적 낮은 집중을 야기한다. 역으로, 에미터(24)의 바깥쪽 부분들의 아래에 있는 베이스 영역(20)의 비교적 높은 전위들은 에미터(24) 및 베이스 영역(20)의 외측부들을 통해 흐르는 콜렉터 전류(i c )의 비교적 높은 집중을 야기한다. 콜렉터 전류(i c )의 밀도는 에미터(24)의 외측 가장자리들로 접근함에 따라 계속 증가한다. "A"로 동그랗게 표시된 부분들은 콜렉터 전류(i c )의 밀도가 가장 높은 베이스 영역(20) 및 에미터(24)의 바깥쪽 영역들을 강조하고 있다. 에미터(24)의 하부에 있는 베이스 영역(20)의 바깥쪽 영역들 및 에미터(24)의 바깥쪽 영역들 근처에서 콜렉터 전류(i c )가 상당히 높은 밀도를 가지는 현상은 "에미터 전류 밀집(emitter current crowding)"이라 일컬어진다.
전류 밀집하기 쉬운 영역들에서 과도한 콜렉터 전류(i c )가 과도한 양의 열을 생성하기 때문에, BJT에서 이러한 전류 밀집이 문제가 된다. 전류 밀집하기 쉬운 영역들에서 과도한 열 생성은 디바이스의 성능 저하를 야기하고, 많은 경우에 영구적인 손상을 야기할 수 있다. 따라서, BJT에서 전류 밀집을 감소시킬 필요가 있다. 디바이스의 전반적인 성능에 현저히 영향을 주지 않는 한도 내에서, BJT 내의 전류 밀집을 감소시킬 필요성이 더욱 요구되고 있다.
본 발명은 전류 이득을 향상시키면서 종래 BJT에 비해 전류 밀집을 상당히 감소시키는 바이폴라 접합 트랜지스터(BJT) 구조에 관한 것이다. BJT는 콜렉터, 베이스 영역, 에미터를 포함한다. 베이스 영역이 콜렉터 위에 형성되며, 베이스 영역은 적어도 하나의 외부 베이스 영역 및 메사(mesa)를 제공하기 위해 적어도 하나의 외부 베이스 영역 위로 확장하는 내부 베이스 영역을 포함한다. 에미터는 메사 위에 형성된다. BJT는 실리콘 카바이드(silicon carbide: SiC) 물질 시스템과 같은, 다양한 물질 시스템들로부터 형성될 수 있다. 일 실시예에서, 기본적으로 외부 베이스 영역들 위에 어떠한 에미터도 형성되지 않도록 에미터가 메사 위에 형성될 수 있다. 내부 베이스 영역이 적어도 하나의 외부 베이스 영역에 측향으로 직접 인접하는 것은 필수적이지 않지만 전형적이다.
내부 영역에 의해 제공되는 메사는 주변 외부 영역들의 상부 표면 위로 실질적으로 확장한다. 내부 베이스 영역은 제1 공칭 두께를 갖고, 적어도 하나의 외부 베이스 영역은 제2 공칭 두께를 가진다. 메사의 두께는 내부 베이스 영역의 제1 공칭 두께와 외부 베이스 영역의 제2 공칭 두께의 차이와 동일하고, 메사의 두께는 내부 베이스 영역의 제1 공칭 두께의 적어도 10%가 일반적이다.
선택된 실시예들에서, 내부 베이스 영역은 공칭 방향으로 단계가 나뉜(graded) 도핑 농도를 가질 수 있다. 대안으로, 이는 상부(upper portion) 및 상부 아래에 있는 하부(lower portion)를 가지는 것이 효과적이다. 상부는 의도적으로 제1 도펀트가 제1 농도로 도핑되고, 하부는 의도적으로 제1 도펀트가 의도적으로 제1 농도와 상이한 제2 농도로 도핑된다. 상부에서의 제1 농도는 하부에서의 제2 농도보다 높을 수 있다. 예를 들어, 상부에서의 제1 농도는 하부에서의 제2 농도보다 적어도 2배 높을 수 있다. 외부 베이스 영역 상부의 저항률(resistivity)을 감소시킴으로써 베이스-에미터 전압에 대해 순방향으로 전압 강하하는 셀프 디-바이어싱을 감소시키기 위해, 내부 베이스 영역의 상부와 하부 사이의 인터페이스(interface)는 외부 베이스 영역의 상부 표면보다 낮아야 하고, 이는 외부 베이스 영역에서 상이한 두 도핑 농도의 결과를 가져온다.
특정한 실시예들은 메사의 상부 표면에 오목부(recess)를 사용할 수 있고, 오목부는 메사 내로 하향으로 확장한다. 오목부의 측벽들은 소정의 실시예들에서 실질적으로 수직일 수 있고, 다른 실시예들에서 에피택셜(epitaxial) 평면에 대해 경사질 수 있다.
통상의 기술자는 첨부된 도면들과 연관하여 이하의 상세한 설명을 읽은 이후에 발명의 범위를 이해하고 추가적인 태양들을 알아차릴 수 있을 것이다.
본 명세서의 일부에 포함되고 본 명세서의 일부를 형성하는 첨부된 도면들은 발명의 여러 측면을 도시하고, 상세한 설명과 함께 본 발명의 원리를 설명하는 역할을 한다.
도 1은 종래 바이폴라 접합 트랜지스터(BJT)의 단면도.
도 2a는 베이스-에미터에 순방향 바이어스가 인가될 때, 도 1의 종래 BJT에서 측향으로 흐르는 베이스 전류들을 도시하는 도면.
도 2b는 베이스-에미터에 순방향 바이어스가 인가될 때, 도 1의 종래 BJT에서 전류 밀집을 도시하는 도면.
도 3은 본 발명에 따른 BJT의 제1 실시예의 단면도.
도 4는 본 발명에 따른 BJT의 제2 실시예의 단면도.
도 5는 본 발명에 따른 BJT의 제3 실시예의 단면도.
도 6은 본 발명에 따른 BJT의 제4 실시예의 단면도.
도 7은 본 발명에 따른 BJT의 제5 실시예의 단면도.
도 8a 내지 8i는 도 6의 BJT를 제조하기 위한 예시적인 프로세스의 순차적 단계들을 도시하는 도면.
이하에서 기재되는 실시예들은 통상의 기술자가 본 발명을 실시하고 본 발명을 실시하기 위한 최적의 방식을 설명할 수 있는 필요한 정보를 나타낸다. 첨부된 도면들에 비추어 통상의 기술자가 이하의 설명을 읽으면, 본 발명의 개념들을 이해하고 본 명세서에서 특별히 언급되지 않은 이들 개념의 애플리케이션은 인식할 것이다. 이러한 개념들 및 애플리케이션들이 본 발명의 범위 및 첨부된 청구범위에 속하는 것으로 이해되어야 한다.
층, 영역 또는 기판과 같은 요소가 다른 요소의 "위에(on)" 있거나 다른 요소의 "위로(onto)" 확장한다고 하는 경우, 이는 다른 요소의 직접 위에 또는 다른 요소의 위로 직접 확장될 수도 있고 개재(介在; intervening)하는 요소가 존재할 수도 있다고 이해될 것이다. "위에"라는 용어는 어떤 특정한 배향을 제시하지 않는다고 이해되어야 한다. 이와 달리, 요소가 다른 요소의 "직접 위에(directly on)" 있거나 다른 요소 "직접 위로(directly onto)" 확장한다고 하는 경우, 개재하는 요소는 존재하지 않는다. 또한, 요소가 다른 요소에 "연결(connected)" 또는 "결합(coupled)"된다고 하는 경우, 이는 다른 요소의 직접 연결 또는 결합될 수도 있고 개재하는 요소가 존재할 수 있다고 이해될 것이다. 이와 달리, 요소가 다른 요소에 "직접 연결(directly connected)" 또는 "직접 결합(directly coupled)"된다고 하는 경우, 개재하는 요소는 존재하지 않는다. 에피택셜 층들 또는 디바이스 구조들의 어떤 인접한 쌍은, 별도로 언급한 경우를 제외하고, 인접한 쌍 사이에 있는 개재하는 층들 또는 구조들을 가질 수 있다.
본 명세서에서 "상부(top)", "하부(bottom)", "아래(below)", "위(above)", "상부(upper)", "하부(lower)", 또는 "수평(horizontal)", "수직(vertical)", "측면(lateral)", 등의 상대적인 용어가, 도면들에서 도시된 바와 같이 하나의 요소, 층 또는 영역과 다른 요소, 층, 또는 영역과의 관계를 설명하기 위해 사용될 수 있다. 이들 용어는 도면들에 도시된 배향 외에 디바이스의 다른 배향들도 포함하는 것으로 이해될 것이다.
본 발명은 전류 이득을 향상시키면서 종래 BJT에 비해 전류 밀집을 상당히 감소시키는 바이폴라 접합 트랜지스터(BJT) 구조에 관한 것이다. 본 발명의 BJT는 특정한 구성에 따라 전류 이득을 종래 BJT에 비해 2배 이상으로 향상시키면서 전류 밀집을 25%, 50%, 그리고 심지어 75% 이상 감소시킬 수 있다. 또한, 디바이스의 전류 이득에 어떤 부정적인 영향을 주지 않으면서, 전류 밀집이 감소될 수 있다.
도 3에서, 제1 구성에 따라 전류 밀집을 감소시키는 구조를 가진 수직으로 적층된 NPN-형 BJT(40)의 예가 도시된다. 도시된 바와 같이, BJT(40)은 N-형 도펀트(N+)가 고농도로 도핑되며 반도체 웨이퍼(44)의 부분으로부터 형성된 기판(42)을 포함한다. N-형 도펀트(N)가 중간 정도 농도로 도핑된 콜렉터(46)는 하나 이상의 콜렉터 층(48)으로부터 기판(42) 위에 형성된다. P-형 도펀트(P)가 중간 정도 농도로 도핑된 베이스 영역은 하나 이상의 베이스 층(52)으로부터 콜렉터(46) 위에 형성된다. 설명과 명확성의 목적으로, 두 개의 외부 베이스 영역(50E) 사이에 있는 내부 베이스 영역(50I)이 존재하는 베이스 영역이 도시된다. 내부 및 외부 베이스 영역들(50I 및 50E)을 함께 참조할 때, 전체 베이스 영역이 베이스 영역(50)으로 참조되는 것이 일반적이다.
N-형 도펀트(N)가 고농도로 도핑된 에미터(54)는 하나 이상의 에미터 층(56)으로부터 내부 베이스 영역(50I) 위에 형성된다. N-형 도펀트(N+)가 에미터(54)보다 고농도로 도핑된 에미터 캡(58)은 하나 이상의 에미터 캡 층(60)으로부터 에미터(54) 위에 형성된다. 에미터 오믹 접촉(62)은 에미터 캡(58) 위에 형성된다. 에미터 캡(58) 및 에미터 오믹 접촉(62)은 에미터(54)에 대한 접촉을 효과적으로 형성하고, 에미터 오믹 접촉(62)은 에미터 캡(58)으로 외부 전기 연결을 용이하게 하며, 에미터 캡(58)은 에미터(54)로 비교적 낮은 저항 연결을 제공한다.
베이스 영역(50)에 대한 접촉들은, 외부 베이스 영역들(50E) 내에 베이스 캡 영역들(64)을 형성하기 위해 외부 베이스 영역들(50E)의 외측부들에 P-형 도펀트(P+)를 고농도로 선택적으로 도핑함으로써 형성될 수 있다. 베이스 오믹 접촉들(66)은, 베이스 캡 영역들(64)과의 외부 전기 연결을 용이하게 하기 위해 베이스 캡 영역들(64) 위에 형성될 수 있고, 베이스 캡 영역들(64)은 외부 베이스 영역(50E)과 각각의 베이스 오믹 접촉들(66) 사이의 비교적 낮은 저항 연결들을 제공한다. 다른 대안으로서, 도시된 바와 같이 외부 베이스 영역(50E)에서 제공되는 것과 달리, 베이스 캡 영역(64)은 외부 베이스 영역(50E)의 상부 표면 위에 있는 분리된 층으로부터 형성될 수 있다.
콜렉터(46)에 대한 접촉을 제공하기 위해 콜렉터 오믹 접촉(68)이 고농도로 도핑된(N+) 기판(42)의 하부에 형성될 수 있다. 즉, 콜렉터 오믹 접촉(68)은 기판(42)으로 외부 전기 연결을 용이하게 하고, 이는 콜렉터(46)와 콜렉터 오믹 접촉(68) 사이의 비교적 낮은 저항 연결을 제공한다. 다른 대안으로서, 콜렉터 오믹 접촉(68)이 콜렉터(46) 내에 또는 콜렉터(46)의 상부 표면상에 형성되는 (도시되지 않은) 콜렉터 캡 위에 형성될 수 있다.
도 2b의 BJT(10)에서 만연(蔓延)하는 전류 밀집을 현저히 감소시키기 위해, BJT(40)는 내부 베이스 영역(50I)이 인접하는 외부 베이스 영역들(50E)보다 실질적으로 더 두껍도록 제조된다. 결과적으로, 내부 베이스 영역(50I)의 상부가 인접하는 외부 베이스 영역들(50E) 위에 실질적으로 융기(隆起)된 상부를 가진 메사를 형성한다. 에미터(54) 및 에미터 캡(58)이 내부 베이스 영역(50I)에 의해 제공된 메사 위에 형성된다. 이와 같이, 에미터(54)의 하부 표면과 내부 베이스 영역(50I) 사이의 베이스-에미터 접합이 외부 베이스 영역들(50E)의 상부 표면의 높이보다 위로 상승한 위치에 형성된다. 도시된 실시예에서, 에미터(54) 및 에미터 캡(58)의 측면 가장자리들(또는 측면들)은 내부 베이스 영역(50I)에 의해 제공된 메사의 측면 가장자리와 실질적으로 일치한다. 그러나, 에미터(54), 에미터 캡(58), 그리고 내부 베이스 영역(50I)에 의해 제공된 메사의 상대적인 측면 치수는 실시예마다 서로에 대해 다를 수 있다.
내부 베이스 영역(50I)이 전체 공칭 두께(t I )를 갖고, 외부 베이스 영역(50E)은 전체 공칭 두께(t E )를 가지며, 메사는 전체 공칭 두께(t m )를 가진다(t m
Figure pct00001
t I - t E ). 대부분의 실시예에서, 메사의 공칭 두께(t m )가 내부 베이스 영역(50I)의 공칭 두께(t I )의 10%보다 크거나 같다(t m ≥ 0.1 * t I ). 제1 구조에서, 메사의 공칭 두께(t m )가 내부 베이스 영역(50I)의 공칭 두께(t I )의 약 10%와 70% 사이이다(약, 0.1 * t I ≤ t m ≤ 0.7 * t I ). 제2 구조에서, 메사의 공칭 두께(t m )가 내부 베이스 영역(50I)의 공칭 두께(t I )의 약 20%와 70% 사이이다(약, 0.2 * t I ≤ t m ≤ 0.7 * t I ). 제3 구조에서, 메사의 공칭 두께(t m )가 내부 베이스 영역(50I)의 공칭 두께(t I )의 약 30%와 70% 사이이다(약, 0.3 * t I ≤ t m ≤ 0.7 * t I ). 제4 구조에서, 메사의 공칭 두께(t m )가 내부 베이스 영역(50I)의 공칭 두께(t I )의 약 10%와 70% 사이이다(약, 0.2 * t I ≤ t m ≤ 0.7 * t I ). 제5 구조에서, 메사의 공칭 두께(t m )가 내부 베이스 영역(50I)의 공칭 두께(t I )의 약 30%와 70% 사이이다(약, 0.3 * t I ≤ t m ≤ 0.7 * t I ). 제6 구조에서, 메사의 공칭 두께(t m )가 내부 베이스 영역(50I)의 공칭 두께(t I )의 약 40%와 70% 사이이다(약, 0.4 * t I ≤ t m ≤ 0.7 * t I ). 제7 구조에서, 메사의 공칭 두께(t m )가 내부 베이스 영역(50I)의 공칭 두께(t I )의 약 50% 이다(t m
Figure pct00002
0.5 * t I ). 제8 구조에서, 메사의 공칭 두께(t m )가 내부 베이스 영역(50I)의 공칭 두께(t I )의 약 70% 이다(t m
Figure pct00003
0.7 * t I ). 제9 구조에서, 메사의 공칭 두께(t m )가 내부 베이스 영역(50I)의 공칭 두께(t I )의 약 35%와 60% 사이이다(0.35 * t I ≤ t m ≤ 0.6 * t I ).
도 3의 BJT(40)은 실리콘 카바이드(SiC), 갈륨 질화물(GaN), 갈륨 비소(GaAs), 실리콘 게르마늄(SiGE), 다이아몬드, 실리콘 등을 포함하는 다양한 물질 시스템을 사용하여 구성될 수 있다. SiC 재료 시스템의 경우, BJT(40)의 에피택셜 구조가 이하와 같이 구성될 수 있다(그러나 반드시 이하와 같이 구성될 필요는 없다). 기판(42)이 약 0.1°와 8°사이의 축외 배열(off-axis alignment)을 하는 4H-SiC 웨이퍼로부터 형성될 수 있고, N-형 도펀트(N+)가 약 5 × 1018 cm-3에서 2 × 1019 cm-3까지 고농도로 도핑될 수 있다. 기판(42)의 두께는 약 10미크론(mirons) 과 650미크론 사이의 값이 일반적이다.
콜렉터(46)도 SiC이고, N-형 도펀트(N)가 제1 실시예에서 약 2 × 1014 cm-3에서 5 × 1016 cm-3까지, 제2 실시예에서 약 5 × 1015 cm-3에서 1 × 1016 cm-3까지 중간 정도 농도로 도핑될 수 있다. 원하는 항복 전압(breakdown voltage)에 따라, 콜렉터(46)의 두께는, 제1 실시예에서 약 1마이크로미터(micrometer)와 200마이크로미터의 사이의 값, 제2 실시예에서 약 5마이크로미터와 10마이크로미터 사이의 값이 일반적이다.
베이스 캡 영역들(64)뿐만 아니라 내부 및 외부 베이스 영역들(50I 및 50E)을 포함하는 베이스 영역(50)도 SiC이다. 도 3의 제1 구성에서, 내부 및 외부 베이스 영역들(50I 및 50E)은 P-형 도펀트(P)가 제1 실시예에서 약 1 × 1017 cm-3에서 5 × 1018 cm-3까지, 제2 실시예에서 약 5 × 1017 cm-3에서 5 × 1018 cm-3까지의 중간 정도 농도로 도핑될 수 있다. 내부 베이스 영역(50I)의 두께는 제1 실시예에서 약 0.1마이크로미터와 5마이크로미터의 사이의 값, 제2 실시예에서 약 0.2마이크로미터와 1마이크로미터 사이의 값이 일반적이다. 위에서 더 상세히 설명한 것처럼, 외부 베이스 영역(50E)의 두께는 내부 베이스 영역(50I)의 두께의 90% 이하이다. 외부 베이스 영역들(50E) 내에 있는 베이스 접촉 영역들(64)은 1 × 1018 cm-3에서 3 × 1020 cm-3까지의 농도로 도핑될 수 있다. 도 3에서 도시된 바와 같이, 베이스 캡 영역들(64)이 콜렉터(46) 내로 확장되거나 확장되지 않을 수 있다는 것은 주목할만하다.
에미터(54)도 SiC이고, N-형 도펀트(N)가 제1 실시예에서 약 1 × 1018 cm-3에서 3 × 1019 cm-3까지, 제2 실시예에서 약 2 × 1018 cm-3에서 2 × 1019 cm-3까지의 고농도로 도핑될 수 있다. 에미터(54)의 두께는 제1 실시예에서 약 0.5마이크로미터와 5마이크로미터의 사이의 값, 제2 실시예에서 약 0.5마이크로미터와 2마이크로미터 사이의 값이 일반적이다. 에미터 캡(58)도 SiC이고, N-형 도펀트(N+)가 제1 실시예에서 약 5 × 1018 cm-3에서 5 × 1019 cm-3까지, 제2 실시예에서 약 1 × 1019 cm-3에서 3 × 1019 cm-3까지의 고농도로 도핑될 수 있다. 에미터 캡(58)의 두께는 제1 실시예에서 약 0.1마이크로미터와 1마이크로미터의 사이의 값, 제2 실시예에서 약 0.25마이크로미터와 0.5마이크로미터 사이의 값이 일반적이다.
에미터 오믹 접촉(62), 베이스 오믹 접촉들(66), 그리고 콜렉터 오믹 접촉(68)은 임의의 적절한 금속 또는 금속성 조성물로부터 형성될 수 있다. 예를 들어, BJT(40)가 SiC 물질 시스템으로부터 주로 형성될 때, 에미터 오믹 접촉(62) 및 콜렉터 오믹 접촉(68)은 니켈(Ni)로부터 형성될 수 있으며, 베이스 오믹 접촉들(66)은 알루미늄(Al) 또는 알루미늄 니켈(AlNi) 또는 니켈(Ni) 또는 알루미늄 티타늄(AlTi)으로부터 형성될 수 있다.
도 3에서 BJT(40)의 구성의 경우, 에미터(54)의 아래에 있는 내부 베이스 영역(50I) 및 에미터(54)의 외부에 있는 외부 베이스 영역들(50E)을 포함하는 베이스 영역(50)이 의도적으로 P-형 도펀트로 도핑된다. 이 구성에서, 내부 베이스 영역(50I)의 더 두꺼운 두께(t I )에 비해 외부 베이스 영역들(50E)의 감소된 두께(t E ) 때문에, 에미터(54)의 바깥쪽 부분의 안쪽 및 그 주위에 있는 외부전류 밀집은 현저히 감소된다. 도 4는 내부 및 외부 베이스 영역들(50I 및 50E)에 도핑을 의도적으로 변화시켜, 전류 밀집을 더욱더 감소시키는 BJT(40)의 구성을 도시한다.
도 4에서 도시된 바와 같이, 내부 베이스 영역(50I)은 적어도 두 개의 영역, 내부 베이스 영역의 상부(50IU) 및 내부 베이스 영역의 하부(50IL)로 나뉜다. 내부 베이스 영역의 상부(50IU) 및 내부 베이스 영역의 하부(50IL)가 외부 베이스 영역들(50E)과 동일한 베이스 층 또는 층들(52)로부터 형성되는 것이 필수적이지 않지만 일반적이다. 내부 베이스 영역의 상부(50IU) 및 내부 베이스 영역의 하부(50IL)의 차이점은 도핑 농도에 있다. 내부 베이스 영역의 상부(50IU)가 내부 베이스 영역의 하부(50IL)와 의도적으로 상이하게 도핑될 수 있다. 특히, 내부 베이스 영역의 상부(50IU)는 내부 베이스 영역의 하부(50IL)보다 현저히 높은 농도로 도핑될 수 있다. 내부 베이스 영역의 상부(50IU)는 내부 베이스 영역의 하부(50IL)의 도핑 농도보다 약 2배 내지 10배의 도핑 농도로 도핑될 수 있다. 일 실시예에서, 내부 베이스 영역의 상부(50IU)는 내부 베이스 영역의 하부(50IL)의 도핑 농도보다 약 5배의 도핑 농도를 가질 수 있다. 예를 들어, 내부 베이스 영역의 상부(50IU)는 P-형 도펀트가 약 1 × 1018 cm-3의 농도로 도핑될 수 있으며, 내부 베이스 영역의 하부(50IL)는 P-형 도펀트가 약 2 × 1017 cm-3의 농도로 도핑될 수 있다.
내부 베이스 영역의 상부(50IU) 및 내부 베이스 영역의 하부(50IL)의 각각의 두께(t U , t L )는 대략 같거나 서로 상이할 수 있다. 또한, 내부 베이스 영역의 하부(50IL)의 두께(t L )는 외부 베이스 영역들(50E)의 두께(t E )와 같거나 현저히 상이할 수 있고, 외부 베이스 영역들(50E)의 두께(t E )에 따라 달라질 필요는 없다. 도 4의 실시예는 두 별개의 도핑 영역을 제공하지만, 내부 베이스 영역(50I)의 전부 또는 대부분에 걸쳐 내부 베이스 영역(50I) 내에서 단계적으로(graduated) 도핑이 될 수 있다. 예를 들어, 도핑 농도는 내부 베이스 영역(50I)의 하부 근처의 제1 레벨로부터 내부 베이스 영역(50I)의 상부로 향하는 제2 레벨로 실질적이며 연속적으로 증가할 것이다.
도 5는 BJT(40)의 다른 구성을 도시한다. 이 구성에서, 내부 베이스 영역(50I)은 내부 베이스 영역(50I)의 상부 표면에 형성되는 오목부(70)를 가진다. 오목부(70)의 두께(t R )는, 특정한 실시예에서 메사 두께(t m )와 실질적으로 동일할 수 있으나, 다른 실시예에서는 메사 두께(t m )보다 클 수도 있으며 작을 수도 있다. 예를 들어, 오목부의 두께(t R )가 내부 베이스 영역의 공칭 두께(t I )의 적어도 25%일 수 있다. 오목부는 내부 베이스 영역(50I)의 상부 경계 근처에 형성되는 테두리부(72; rim)를 제공한다. 내부 베이스 영역(50I)에서 제공된 메사에서 오목부(70)를 구현하는 것은, 전류 밀집을 더욱더 감소시킨다는 것을 입증하였으며, 이는 전류 이득을 크게 향상시킨다. 이 구성에서, 오목부의 측벽들은 실질적으로 수직이나, 통상의 기술자는 대부분의 에칭 프로세스들이 본질적으로 약간 경사진 "수직" 에지들(edges)을 발생시킨다는 것을 인식할 것이다.
도 6의 실시예에서, 오목부의 측벽들은 의도적으로 경사져있다. 도시된 바와 같이, 측벽들은 약 45°로 경사져있으나, 이 각도는 약 20°에서 70°까지의 어디로든 달라질 수 있고, 에피택셜 평면들에 대해서는 약 30°에서 60°까지가 일반적이다. 도 7의 실시예에서, 베이스 영역(50)은 다시 내부 베이스 영역의 상부(50IU) 및 내부 베이스 영역의 하부(50IL)를 가진다. 내부 베이스 영역의 상부(50IU)는 상부 표면에 오목부(70)를 포함하고, 의도적으로 내부 베이스 영역의 하부(50IL)와 상이하게 도핑된다.
도시된 실시예에서, 오목부(70)는 내부 베이스 영역의 하부(50IL)와 내부 베이스 영역의 상부(50IU) 사이의 접합까지 확장되지 않는다. 다른 실시예들에서, 오목부(70)는 내부 베이스 영역의 하부(50IL)와 내부 베이스 영역의 상부(50IU) 사이의 접합까지 확장될 수 있고, 또는 접합을 통과하여 내부 베이스 영역의 하부(50IL) 내로 확장될 수 있다.
내부 베이스 영역의 상부(50IU)는 내부 베이스 영역의 하부(50IL)보다 현저히 높은 농도로 도핑될 수 있다. 내부 베이스 영역의 상부(50IU)는 내부 베이스 영역의 하부(50IL)의 도핑 농도보다 약 2배 내지 10배의 도핑 농도로 도핑될 수 있다. 일 실시예에서, 내부 베이스 영역의 상부(50IU)는 내부 베이스 영역의 하부(50IL)의 도핑 농도보다 약 5배의 도핑 농도를 가질 수 있다. 예를 들어, 내부 베이스 영역의 상부(50IU)는 P-형 도펀트가 약 1 × 1018 cm-3의 농도로 도핑될 수 있으며, 내부 베이스 영역의 하부(50IL)는 P-형 도펀트가 약 2 × 1017 cm-3의 농도로 도핑될 수 있다.
도 8a 내지 8i와 관련하여, 도 6에서 도시된 BJT(40)를 제조하기 위한 예시적인 프로세스가 설명된다. BJT(40) 구조에서 에피택셜 층들의 각각은 공지된 성장(growth) 또는 증착(deposition) 프로세스들의 순서들 및 선택적 에칭의 사용을 통해 형성된다. 처음으로, 기판(42)이 웨이퍼(44)의 형태로 제공되고, N-형 도펀트가 고농도로 도핑된다(도 8a). 다음으로, 하나 이상의 콜렉터 층(48)이 기판(42)의 상부 표면 위에 형성되고, 그 다음에 콜렉터(46)를 제공하기 위해 N-형 도펀트가 중간 정도 농도로 도핑된다(도 8b). 콜렉터(46)가 형성된 이후에, 하나 이상의 베이스 층(52)이 콜렉터(46)의 상부 표면 위에 형성된다. 하나 이상의 베이스 층(52)은 P-형 도펀트가 중간 정도 농도로 도핑되는데, 내부 및 외부 베이스 영역들(50I 및 50E)이 유사하게 도핑되는 것이 효과적이다(도 8c). 이때, 외부 베이스 영역들(50E)에 있는 베이스 캡 영역들(64)은, 이들 영역에 P-형 도펀트를 고농도로 선택적으로 도핑함으로써 형성될 수 있다.
이 실시예에서 오목부(70)를 사용하기 때문에, 오목부(70)를 형성하기 위해 선택적인 에칭 프로세스가 내부 베이스 영역(50I)의 상부 표면 내로 홀(hole)을 에칭하도록 사용된다(도 8d). 측벽들이 실질적으로 수직이 아니라는 것을 가정할 때, 에칭 프로세스는 측벽들에 대해 원하는 각도가 형성되도록 제어될 수 있다. 다음으로, 하나 이상의 에미터 층(56)이 베이스 영역(50) 및 오목부(70)를 형성하는 베이스 층들(52)의 상부 표면 위에 형성될 수 있다(도 8e). 하나 이상의 에미터 층은 N-형 도펀트가 중간 정도의 농도로 도핑된다. 그 다음으로, 하나 이상의 에미터 캡 층(60)이 하나 이상의 에미터 층(56)의 상부 표면 위에 형성되며, N-형 도펀트가 고농도로 도핑된다(도 8f).
다음으로, BJT(40)에 대해, 에미터(54) 및 에미터 캡(58)을 포함하는 기본 에미터 구조는, 에미터(54) 및 에미터 캡(58)의 부분을 형성하지 않는, 하나 이상의 에미터 및 에미터 캡 층(56 및 60)의 부분들을 선택적으로 에칭함으로써 형성된다(도 8g). 이 실시예에서, 외부 베이스 영역들(50E)의 상부들도 에칭되고, 이는 어쩌면 에미터 구조를 형성하기 위해 하나 이상의 에미터 및 에미터 캡 층(56 및 60)의 부분들을 제거하기 위해 사용되는 것과 동일한 에칭 단계를 사용하여 에칭된다. 에미터 구조를 형성하는 것과 관련하여 외부 베이스 영역들(50E) 내로 오버-에칭(over-etching)하고, 그에 따라 외부 베이스 영역들(50E)의 상부들을 제거함으로써, 내부 베이스 영역(50I)은 그대로 유지된다. 그 결과, 인접한 외부 베이스 영역들(50E)보다 내부 베이스 영역(50I)이 두꺼워지고, 내부 베이스 영역(50I)은 융기된 메사를 제공하며, 그 위에 에미터 구조가 형성된다.
에미터 구조가 형성되면, 에미터 오믹 접촉(62) 및 베이스 오믹 접촉들(66)이 각각의 에미터 캡(58) 및 베이스 캡 영역들(64) 위에 형성될 수 있다(도 8h). 마지막으로, 콜렉터 오믹 접촉(68)이 기판(42)의 하부 표면에 형성된다(도 8i). 위 제조 프로세스는 BJT(40)를 형성하기 위한 오직 하나의 접근만을 나타내지만, 본 발명을 읽은 통상의 기술자는 다른 접근들도 이용가능하다는 점을 이해할 것이다.
위의 설명이 NPN-형 BJT(40)에 대해 초점을 맞추고 있지만, 본 명세서에서 개시된 개념들은 PNP-형 BJT에도 동등하게 적용된다. PNP-형 BJT에 대한 도핑의 극성은 NPN-형 BJT(40)에 대한 도핑의 극성으로부터 반전된다. N-형 도펀트가 NPN-형 BJT(40)에 대해 쓰이는 곳에서, P-형 도펀트가 PNP-형 BJT에 대해 쓰인다. 이와 유사하게, P-형 도펀트가 NPN-형 BJT(40)에 대해 쓰이는 곳에서, N-형 도펀트가 PNP-형 BJT에 대해 쓰인다. 종래 BJT들에 비해 전류 밀집을 현저하게 감소시키는 개시된 BJT 구조는 NPN-형 및 PNP-형 BJT들 모두에 대해 동일한 이점을 제공한다.
통상의 기술자는 본 발명의 실시예들에 대한 개선 및 변형을 인식할 것이다. 이러한 모든 개선 및 변형은 본 명세서에서 개시된 개념 및 이하의 청구범위 내에서 고려된다.

Claims (51)

  1. 콜렉터(collector);
    상기 콜렉터 위에(over) 형성되고, 적어도 하나의 외부 베이스 영역 및 메사(mesa)를 제공하기 위해 상기 적어도 하나의 외부 베이스 영역 위로(above) 확장하는 내부 베이스 영역을 포함하는 베이스 영역(base region); 및
    상기 메사 위에 형성된 에미터(emitter)
    를 포함하는 바이폴라 접합 트랜지스터.
  2. 제1항에 있어서,
    상기 에미터 중 본질적으로(essentially) 어떠한 부분도 상기 적어도 하나의 외부 베이스 영역 위에 형성되지 않도록 상기 에미터가 본질적으로 상기 메사 위에만 형성되는, 바이폴라 접합 트랜지스터.
  3. 제1항에 있어서,
    상기 내부 베이스 영역은, 상기 적어도 하나의 외부 베이스 영역에 측향으로 직접 인접하는(directly laterally adjacent), 바이폴라 접합 트랜지스터.
  4. 제1항에 있어서,
    상기 내부 베이스 영역은, 상부 및 상기 상부 아래에(below) 있는 하부 - 상기 상부는 의도적으로(intentionally) 제1 도펀트가 제1 농도로 도핑되고, 상기 하부는 의도적으로 상기 제1 도펀트가 상기 제1 농도와 의도적으로 상이한 제2 농도로 도핑됨 - 를 포함하는, 바이폴라 접합 트랜지스터.
  5. 제4항에 있어서,
    상기 제1 농도는 상기 제2 농도보다 높은, 바이폴라 접합 트랜지스터.
  6. 제4항에 있어서,
    상기 제1 농도는 상기 제2 농도보다 적어도 2배 높은, 바이폴라 접합 트랜지스터.
  7. 제4항에 있어서,
    상기 제1 농도는 상기 제2 농도보다 약 2배와 10배 사이로 높은, 바이폴라 접합 트랜지스터.
  8. 제4항에 있어서,
    상기 제1 농도는 상기 제2 농도보다 약 5배 높은, 바이폴라 접합 트랜지스터.
  9. 제4항에 있어서,
    상기 메사의 상부 표면은 상기 메사 내로 하향으로(downward) 실질적으로 확장하는(substantially downward into the mesa) 오목부(recess)를 가진, 바이폴라 접합 트랜지스터.
  10. 제9항에 있어서,
    상기 제1 농도는 상기 제2 농도보다 높은, 바이폴라 접합 트랜지스터.
  11. 제9항에 있어서,
    상기 오목부의 측벽들은 실질적으로 수직인, 바이폴라 접합 트랜지스터.
  12. 제9항에 있어서,
    상기 오목부들의 측벽들은 상기 바이폴라 접합 트랜지스터의 에피택셜(epitaxial) 평면에 대해 실질적으로 경사진(angled), 바이폴라 접합 트랜지스터.
  13. 제1항에 있어서,
    상기 메사의 상부 표면은 실질적으로 상기 메사 내로 하향으로 확장하는 오목부를 가진, 바이폴라 접합 트랜지스터.
  14. 제13항에 있어서,
    상기 오목부의 측벽들은 실질적으로 수직인, 바이폴라 접합 트랜지스터.
  15. 제13항에 있어서,
    상기 오목부의 측벽들은 상기 바이폴라 접합 트랜지스터의 에피택셜 평면에 대해 실질적으로 경사진, 바이폴라 접합 트랜지스터.
  16. 제1항에 있어서,
    상기 콜렉터, 상기 내부 베이스 영역, 상기 적어도 하나의 외부 베이스 영역, 및 상기 에미터는 실리콘 카바이드(silicon carbide)를 포함하는, 바이폴라 접합 트랜지스터.
  17. 제1항에 있어서,
    실리콘 카바이드 기판 - 상기 실리콘 카바이드 기판 위에 상기 콜렉터가 형성됨 -
    을 더 포함하는 바이폴라 접합 트랜지스터.
  18. 제1항에 있어서,
    상기 적어도 하나의 외부 베이스 영역 위에(on) 또는 상기 적어도 하나의 외부 베이스 영역 내에(in) 형성된 적어도 하나의 베이스 캡 영역,
    상기 적어도 하나의 베이스 캡 영역 위에 형성된 베이스 오믹 접촉,
    상기 에미터 위에 형성된 에미터 캡 영역, 및
    상기 에미터 캡 영역 위에 형성된 에미터 오믹 접촉
    을 더 포함하는 바이폴라 접합 트랜지스터.
  19. 제1항에 있어서,
    상기 내부 베이스 영역은 제1 공칭 두께를 갖고, 상기 적어도 하나의 외부 베이스 영역은 제2 공칭 두께를 갖고, 상기 메사는 상기 제1 공칭 두께와 상기 제2 공칭 두께의 차이와 동일한 메사 두께를 갖고, 상기 메사 두께는 상기 제1 공칭 두께의 적어도 10%인, 바이폴라 접합 트랜지스터.
  20. 제19항에 있어서,
    상기 메사 두께는 상기 제1 공칭 두께의 약 10%와 70% 사이인, 바이폴라 접합 트랜지스터.
  21. 제19항에 있어서,
    상기 메사 두께는 상기 제1 공칭 두께의 약 20%와 70% 사이인, 바이폴라 접합 트랜지스터.
  22. 제19항에 있어서,
    상기 메사 두께는 상기 제1 공칭 두께의 약 30%와 70% 사이인, 바이폴라 접합 트랜지스터.
  23. 제19항에 있어서,
    상기 메사 두께는 상기 제1 공칭 두께의 약 40%와 70% 사이인, 바이폴라 접합 트랜지스터.
  24. 제19항에 있어서,
    상기 메사 두께는 상기 제1 공칭 두께의 약 35%와 60% 사이인, 바이폴라 접합 트랜지스터.
  25. 바이폴라 접합 트랜지스터를 형성하는 방법으로서,
    콜렉터를 위한 적어도 하나의 콜렉터 층을 제공하는 단계;
    내부 베이스 영역 및 적어도 하나의 외부 베이스 영역을 제공하기 위해 상기 적어도 하나의 콜렉터 층 위에 적어도 하나의 베이스 층을 형성하는 단계;
    상기 적어도 하나의 베이스 층 위에 적어도 하나의 에미터 층을 형성하는 단계;
    상기 적어도 하나의 에미터 층의 일부분을 통해 그리고 실질적으로 상기 적어도 하나의 외부 베이스 영역 내로 에칭(etching)하는 단계 - 메사를 제공하기 위해 상기 내부 베이스 영역은 상기 적어도 하나의 외부 베이스 영역 위로 확장하며, 상기 메사 위에(on) 상기 적어도 하나의 에미터 층으로부터의 에미터가 형성됨 -
    를 포함하는 방법.
  26. 제25항에 있어서,
    본질적으로 상기 적어도 하나의 외부 베이스 영역들 위에 어떠한 상기 에미터도 형성되지 않도록 상기 에미터가 본질적으로 메사 위에만 형성되는, 방법.
  27. 제25항에 있어서,
    상기 내부 베이스 영역은, 상기 적어도 하나의 외부 베이스 영역에 측향으로 직접 인접하는, 방법.
  28. 제25항에 있어서,
    상기 내부 베이스 영역은, 상부 및 상기 상부 아래에 있는 하부 - 상기 상부는 의도적으로 제1 도펀트가 제1 농도로 도핑되고, 상기 하부는 의도적으로 상기 제1 도펀트가 상기 제1 농도와 의도적으로 상이한 제2 농도로 도핑됨 - 를 포함하는, 방법.
  29. 제28항에 있어서,
    상기 제1 농도는 상기 제2 농도보다 높은, 방법.
  30. 제28항에 있어서,
    상기 메사의 상부 표면은 상기 메사 내로 하향으로 확장하는 오목부를 가진, 방법.
  31. 제25항에 있어서,
    상기 제1 농도는 상기 제2 농도보다 높은, 방법.
  32. 제25항에 있어서,
    상기 메사의 상부 표면은 상기 메사 내로 하향으로 확장하는 오목부를 가진, 방법.
  33. 제25항에 있어서,
    상기 콜렉터, 상기 내부 베이스 영역, 상기 적어도 하나의 외부 베이스 영역, 및 상기 에미터는 실리콘 카바이드를 포함하는, 방법.
  34. 제25항에 있어서,
    상기 내부 베이스 영역은 제1 공칭 두께를 갖고, 상기 적어도 하나의 외부 베이스 영역은 제2 공칭 두께를 갖고, 상기 메사는 상기 제1 공칭 두께와 상기 제2 공칭 두께의 차이와 동일한 메사 두께를 갖고, 상기 메사 두께는 상기 제1 공칭 두께의 적어도 10%인, 방법.
  35. 콜렉터;
    상기 콜렉터 위에 형성되고, 적어도 하나의 외부 베이스 영역 및 내부 베이스 영역을 포함하는 베이스 영역 - 상기 내부 베이스 영역은 상기 내부 베이스 영역 내로 하향으로 실질적으로 확장하는 오목부를 가지는 상부 표면을 가짐 - ; 및
    상기 내부 베이스 영역 위에 형성된 에미터
    를 포함하는 바이폴라 접합 트랜지스터.
  36. 제35항에 있어서,
    본질적으로 어떠한 상기 에미터도 상기 적어도 하나의 외부 베이스 영역 위에 형성되지 않도록 상기 에미터가 본질적으로 상기 내부 베이스 영역 위에만 형성되는, 바이폴라 접합 트랜지스터.
  37. 제35항에 있어서,
    상기 내부 베이스 영역은, 상기 적어도 하나의 외부 베이스 영역에 측향으로 직접 인접하는, 바이폴라 접합 트랜지스터.
  38. 제35항에 있어서,
    상기 내부 베이스 영역은, 상부 및 상기 상부 아래에 있는 하부 - 상기 상부는 의도적으로 제1 도펀트가 제1 농도로 도핑되고, 상기 하부는 의도적으로 상기 제1 도펀트가 상기 제1 농도와 의도적으로 상이한 제2 농도로 도핑됨 - 를 포함하는, 바이폴라 접합 트랜지스터.
  39. 제38항에 있어서,
    상기 제1 농도는 상기 제2 농도보다 높은, 바이폴라 접합 트랜지스터.
  40. 제38항에 있어서,
    상기 제1 농도는 상기 제2 농도보다 적어도 2배 높은, 바이폴라 접합 트랜지스터.
  41. 제38항에 있어서,
    상기 제1 농도는 상기 제2 농도보다 약 2배와 10배 사이로 높은, 바이폴라 접합 트랜지스터.
  42. 제38항에 있어서,
    상기 제1 농도는 상기 제2 농도보다 약 5배 높은, 바이폴라 접합 트랜지스터.
  43. 제35항에 있어서,
    상기 오목부의 측벽들은 실질적으로 수직인, 바이폴라 접합 트랜지스터.
  44. 제35항에 있어서,
    상기 오목부들의 측벽들은 상기 바이폴라 접합 트랜지스터의 에피택셜 평면에 대해 실질적으로 경사진, 바이폴라 접합 트랜지스터.
  45. 제35항에 있어서,
    메사를 제공하기 위해 상기 내부 베이스 영역은 상기 적어도 하나의 외부 베이스 영역 위로 확장하는 - 상기 메사 내에 상기 오목부가 형성됨 - , 바이폴라 접합 트랜지스터.
  46. 제45항에 있어서,
    상기 내부 베이스 영역은 제1 공칭 두께를 갖고, 상기 적어도 하나의 외부 베이스 영역은 제2 공칭 두께를 갖고, 상기 메사는 상기 제1 공칭 두께와 상기 제2 공칭 두께의 차이와 동일한 메사 두께를 갖고, 상기 메사 두께는 상기 제1 공칭 두께의 적어도 10%인, 바이폴라 접합 트랜지스터.
  47. 제46항에 있어서,
    상기 메사 두께는 상기 제1 공칭 두께의 약 10%와 70% 사이인, 바이폴라 접합 트랜지스터.
  48. 제46항에 있어서,
    상기 메사 두께는 상기 제1 공칭 두께의 약 20%와 70% 사이인, 바이폴라 접합 트랜지스터.
  49. 제46항에 있어서,
    상기 메사 두께는 상기 제1 공칭 두께의 약 30%와 70% 사이인, 바이폴라 접합 트랜지스터.
  50. 제46항에 있어서,
    상기 메사 두께는 상기 제1 공칭 두께의 약 40%와 70% 사이인, 바이폴라 접합 트랜지스터.
  51. 제46항에 있어서,
    상기 메사 두께는 상기 제1 공칭 두께의 약 35%와 60% 사이인, 바이폴라 접합 트랜지스터.
KR1020147015775A 2011-12-12 2012-12-11 감소된 전류 밀집을 위한 바이폴라 접합 트랜지스터 구조 및 그 제조 방법 KR101723277B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/323,297 2011-12-12
US13/323,297 US9755018B2 (en) 2011-12-12 2011-12-12 Bipolar junction transistor structure for reduced current crowding
PCT/US2012/068924 WO2013090250A1 (en) 2011-12-12 2012-12-11 Bipolar junction transistor structure for reduced current crowding and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20140102674A true KR20140102674A (ko) 2014-08-22
KR101723277B1 KR101723277B1 (ko) 2017-04-04

Family

ID=47505324

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147015775A KR101723277B1 (ko) 2011-12-12 2012-12-11 감소된 전류 밀집을 위한 바이폴라 접합 트랜지스터 구조 및 그 제조 방법

Country Status (6)

Country Link
US (1) US9755018B2 (ko)
KR (1) KR101723277B1 (ko)
CN (1) CN103975439B (ko)
DE (1) DE112012005174B4 (ko)
TW (1) TWI536561B (ko)
WO (1) WO2013090250A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9105717B2 (en) 2013-12-04 2015-08-11 Infineon Technologies Austria Ag Manufacturing a semiconductor device using electrochemical etching, semiconductor device and super junction semiconductor device
US9508711B2 (en) * 2013-12-04 2016-11-29 Infineon Technologies Ag Semiconductor device with bipolar junction transistor cells
US9761701B2 (en) 2014-05-01 2017-09-12 Infineon Technologies Ag Bipolar transistor
CN104752411B (zh) * 2015-04-03 2017-10-10 杭州士兰集成电路有限公司 双向对称esd保护器件及其制造方法
CN107134478A (zh) * 2017-03-22 2017-09-05 深圳深爱半导体股份有限公司 功率半导体器件及其制造方法
CN109887995B (zh) * 2019-01-30 2022-06-03 西安理工大学 一种双层基区SiC NPN集成晶体管及其制作方法
US11777018B2 (en) * 2020-11-19 2023-10-03 Ideal Power Inc. Layout to reduce current crowding at endpoints

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010054746A1 (en) * 1998-05-19 2001-12-27 Takashi Yamada Lateral bipolar transistor formed on an insulating layer
US20020177253A1 (en) * 2001-05-25 2002-11-28 International Business Machines Corporation Process for making a high voltage NPN Bipolar device with improved AC performance
US20030157745A1 (en) * 2002-02-19 2003-08-21 Zeghbroeck Bart J. Van Silicon carbide semiconductor devices with a regrown contact layer
US20090057685A1 (en) * 2007-08-29 2009-03-05 Hitachi, Ltd. Bipolar device and fabrication method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4762806A (en) 1983-12-23 1988-08-09 Sharp Kabushiki Kaisha Process for producing a SiC semiconductor device
US6815304B2 (en) * 2002-02-22 2004-11-09 Semisouth Laboratories, Llc Silicon carbide bipolar junction transistor with overgrown base region
JP3945303B2 (ja) * 2002-04-19 2007-07-18 住友電気工業株式会社 ヘテロ接合バイポーラトランジスタ
GB0312512D0 (en) * 2003-05-31 2003-07-09 Koninkl Philips Electronics Nv Termination structures for semiconductor devices and the manufacture thereof
JP2005079417A (ja) * 2003-09-02 2005-03-24 Matsushita Electric Ind Co Ltd 半導体装置及びヘテロ接合バイポーラトランジスタ
JP2007287782A (ja) 2006-04-13 2007-11-01 Hitachi Ltd メサ型バイポーラトランジスタ
US8871600B2 (en) * 2011-11-11 2014-10-28 International Business Machines Corporation Schottky barrier diodes with a guard ring formed by selective epitaxy

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010054746A1 (en) * 1998-05-19 2001-12-27 Takashi Yamada Lateral bipolar transistor formed on an insulating layer
US20020177253A1 (en) * 2001-05-25 2002-11-28 International Business Machines Corporation Process for making a high voltage NPN Bipolar device with improved AC performance
US20030157745A1 (en) * 2002-02-19 2003-08-21 Zeghbroeck Bart J. Van Silicon carbide semiconductor devices with a regrown contact layer
US20090057685A1 (en) * 2007-08-29 2009-03-05 Hitachi, Ltd. Bipolar device and fabrication method thereof

Also Published As

Publication number Publication date
CN103975439B (zh) 2018-01-09
TW201332103A (zh) 2013-08-01
DE112012005174T5 (de) 2014-09-11
DE112012005174B4 (de) 2020-05-28
US9755018B2 (en) 2017-09-05
US20130146894A1 (en) 2013-06-13
KR101723277B1 (ko) 2017-04-04
CN103975439A (zh) 2014-08-06
TWI536561B (zh) 2016-06-01
WO2013090250A1 (en) 2013-06-20

Similar Documents

Publication Publication Date Title
KR101723277B1 (ko) 감소된 전류 밀집을 위한 바이폴라 접합 트랜지스터 구조 및 그 제조 방법
JP6425659B2 (ja) ショットキーダイオード及びショットキーダイオードの製造方法
KR102116388B1 (ko) 쇼트키 다이오드
CN108039360B (zh) 采用用于边缘终端元件的凹处的边缘终端结构
JP6356689B2 (ja) ショットキーダイオード及びその製造方法
KR101012532B1 (ko) 반도체 장치 및 그 제조 방법
EP3117463B1 (en) Igbt structure for wide band-gap semiconductor materials
JP2005505913A5 (ko)
JP2005505913A (ja) 低電圧パンチスルー双方向過渡電圧抑制素子及びその製造方法
KR20070101156A (ko) 반도체 디바이스 및 그 제조 방법
US8823140B2 (en) GaN vertical bipolar transistor
US20150311325A1 (en) Igbt structure on sic for high performance
US8304783B2 (en) Schottky diodes including polysilicon having low barrier heights and methods of fabricating the same
JP2013535814A (ja) シリコンカーバイドバイポーラ接合トランジスタ内の伝導度変調
US20160284872A1 (en) Schottky diode
US11862673B2 (en) Device for high voltage applications
KR20160116294A (ko) 쇼트키 다이오드
KR20240143061A (ko) ＳｉＣ 쇼트키 다이오드 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant