JP2013535814A - シリコンカーバイドバイポーラ接合トランジスタ内の伝導度変調 - Google Patents

シリコンカーバイドバイポーラ接合トランジスタ内の伝導度変調 Download PDF

Info

Publication number
JP2013535814A
JP2013535814A JP2013519049A JP2013519049A JP2013535814A JP 2013535814 A JP2013535814 A JP 2013535814A JP 2013519049 A JP2013519049 A JP 2013519049A JP 2013519049 A JP2013519049 A JP 2013519049A JP 2013535814 A JP2013535814 A JP 2013535814A
Authority
JP
Japan
Prior art keywords
region
base
emitter
intermediate region
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2013519049A
Other languages
English (en)
Inventor
ベネデット ボーノ
マーティン ドメイ
Original Assignee
フェアチャイルド・セミコンダクター・コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フェアチャイルド・セミコンダクター・コーポレーション filed Critical フェアチャイルド・セミコンダクター・コーポレーション
Publication of JP2013535814A publication Critical patent/JP2013535814A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7325—Vertical transistors having an emitter-base junction leaving at a main surface and a base-collector junction leaving at a peripheral surface of the body, e.g. mesa planar transistor

Abstract

本発明は、シリコンカーバイド（ＳｉＣ）バイポーラ接合トランジスタ（ＢＪＴ）を製造する方法及びＳｉＣＢＪＴに関する。ＳｉＣＢＪＴ（１００）はコレクタ領域（１２０）、ベース領域（１４０）及びエミッタ領域（１６０）を有する。本発明の方法は、ベース・エミッタ接合とベース領域を電気的に接触させるコンタクトゾーンとの間に配置された半導体材料の中間領域（１８０）を設けるステップを含み、ベース・エミッタ接合がベース領域（１２０）及びエミッタ領域（１６０）によって形成されている。コレクタ領域（１２０）における伝導度変調の程度は中間領域（１８０）内の少数キャリアの拡散電流に影響を与える中間領域（１８０）の少なくとも１つのパラメータを調整することにより決定される。

Description

本発明は、シリコンカーバイドのバイポーラ接合トランジスタなどの高パワー半導体デバイスの分野に関する。特に、本発明は、伝導度変調の制御可能な程度を有する斯かるデバイスの製造及び／又は設計に関する。
パワー半導体デバイスは、順方向伝導及びスイッチング動作中に可能な限りの低電力損失を有するように一般的に設計及び製造されている。伝導電力損失は通常、いわゆる順方向電圧降下に正比例するが、これは特定電流を伝導するためパワーデバイス、特にパワーデバイスの特定のブロッキング層（後述する）に亘って供給しなければならない電圧である。電力損失を低減するためにパワー半導体デバイスの順方向電圧降下を低減することが一般的に望まれている。
パワー半導体デバイスは、通常、ブロッキング層又は高電圧ブロッキング層とも呼ばれる比較的厚い低ドープ領域を有する。ブロッキング層の厚さとドーピング濃度はデバイスの降伏電圧を決定し、厚さの増加及び／又はドーピング濃度の減少は結果の降伏電圧を増加させる。高電圧ブロッキング層は順方向電圧降下に大きく貢献し、それによってパワーデバイスのオン状態（すなわち、順方向伝導）での消費電力に貢献する。
シリコン（Ｓｉ）パワーデバイスでは、順方向電圧降下が伝導度変調によって低減されることができ、ここで電子と正孔（それぞれ負と正の電荷キャリア）がデバイスの高電圧ブロッキング層に注入され、注入された電子と正孔によって形成されたキャリアプラズマが結果の順方向電圧降下を低減する。
シリコンカーバイド（ＳｉＣ）パワーデバイスは、ＳｉＣの高い臨界電界強度のおかげで、比較的高いドーピング濃度を有することができ、これにより、その高電圧ブロッキング層で比較的低い抵抗率になる。したがって、多くのＳｉＣパワーデバイスは、伝導度変調せずに動作しても、かなり低い電力損失を有している。特に、ＳｉＣのバイポーラ接合トランジスタ（ＢＪＴともいう）は、パワースイッチングトランジスタとして有用である。ＢＪＴはコレクタ、ベース及びエミッタから成り、コレクタ及びエミッタが通常、第１の半導体材料の種類、例えば、ｎ型で作られており、ベースが半導体材料の別のタイプ本例ではｐ型で作られている。一般的には、ＳｉＣＢＪＴの性能指数の１つは順方向電圧降下の低さであり、ここでは、コレクタ・エミッタ間飽和電圧”ＶCESAT”という。
しかしながら、３ｋＶを超える電圧が必要な高電力動作、又は、例えば、少なくとも２００℃の動作温度と１ｋＶを超える電圧が必要とされる他の動作向けに、ＳｉＣデバイスの伝導度変調は電力損失を低減するため有益であろう。
ＳｉＣＢＪＴのバイポーラの性質により、伝導度変調は、エミッタ及びベース領域から注入された電子と正孔から成るキャリアプラズマによってコレクタ領域で得ることができる。その結果、コレクタ領域の直列抵抗は低減され、それによって順方向電圧降下ＶCESATを低減する。しかし、伝導度変調はまた、スイッチング中のキャリアプラズマの構築及び削除に時間が必要である故に、ＳｉＣＢＪＴのスイッチング特性が遅くなるという欠点がある。
したがって、上記の欠点のいくつかを克服又は少なくとも軽減若しくは緩和しながらＳｉＣＢＪＴを設計できるようにする方法及び装置を提供する必要がある。
本発明は、上記の考慮事項に関するものを克服するためになされている。
更に、発明者は、ＳｉＣＢＪＴのほとんどの動作が伝導損失及びスイッチング電力損失間のトレードオフを要し、ＳｉＣＢＪＴにおける伝導度変調の程度が有利に制御することがで得るであろうことを認識している。
したがって、本発明の目的は、ＳｉＣＢＪＴの伝導度変調の程度を制御することができる方法及び装置を提供することである。
具体的に本発明の目的は、電気伝導及びスイッチングに伴う電力損失が低減されるようなＳｉＣＢＪＴとそのＳｉＣＢＪＴの製造方法を提供することである。
本発明のこの目的及び他の目的は、独立請求項で定義された機能を有する方法及び装置によって達成される。本発明の好ましい実施形態は、従属請求項によって特徴付けられる。
従って、本発明の第１の態様によれば、ＳｉＣＢＪＴを製造する方法が提供される。ＳｉＣＢＪＴは、コレクタ領域、ベース領域及びエミッタ領域を備えている。この方法は、ベース・エミッタ接合とベース領域に電気的に接触するコンタクトゾーンとの間に配置された半導体材料の中間領域を設けるステップを含む。ベース・エミッタ接合はベース領域とエミッタ領域によって形成される。この方法では、コレクタ領域における伝導度変調の程度は、中間領域内の少数キャリアの拡散電流に影響を与える中間領域の少なくとも１つのパラメータを調整することによって、決定される。
第２の発明によれば、ＳｉＣＢＪＴが提供されている。ＳｉＣＢＪＴは、コレクタ領域、ベース領域及びエミッタ領域を備えている。ＳｉＣＢＪＴは、更にベース・エミッタ接合とベース領域に電気的に接触するコンタクトゾーンとの間に配置された半導体材料の中間領域を含む。ベース・エミッタ接合はベース領域とエミッタ領域によって形成される。このＢＪＴでは、中間領域内の少数キャリアの拡散電流に影響を与える中間領域の少なくとも１つのパラメータは、コレクタ領域における伝導度変調の程度を決定するように構成される。
本発明は、ベース・エミッタ接合とベース領域に電気的に接触するコンタクトゾーン（また、以下においてベースコンタクトと呼ばれる）との間に半導体材料の中間領域を設けることと、ベース・エミッタ接合部からベースコンタクトへの少数キャリアの拡散に影響を及ぼす中間領域の少なくとも１つのパラメータを調整すること、によって、ＳｉＣＢＪＴのコレクタ領域における伝導度変調の程度が決定できることの知見を利用している。ベース・エミッタ接合を形成するために使用されるベース領域の一部すなわち、エミッタ領域に界面で接するベース領域の一部（すなわち、ＢＪＴの基本（又はメイン）動作に関与するベース領域の一部）は、ベース領域の活性部又は真性部分とも呼ばれ、ベース領域の残りの部分は受動部又は非真性部分として呼ばれる。本発明においては、中間領域がベース領域の受動部に配置され、すなわち、領域がベース・エミッタ接合のエッジとベースコンタクトのエッジとの間に位置する。
本発明によれば、ベース領域の活性部からベースコンタクトへの少数キャリアの拡散電流が制御され、それによって、順方向バイアス状態下のコレクタ領域におけるキャリアの注入とコレクタ領域における伝導度変調の程度を決定するようにして、中間領域の少なくとも１つのパラメータは、調整、設定されている。例えば、コレクタとエミッタ領域がｎ型ＳｉＣで作られベース領域がｐ型ＳｉＣで構成されているＮＰＮＢＪＴを参照すると、中間領域は、ベース領域の活性部からベースコンタクトへの電子の抽出を低減し、それによって、エミッタ領域からコレクタ領域へ電子注入を増やし、コレクタ領域における伝導度変調の量を増加させ又はその逆になるように構成される。実際、ベースコンタクト（例えば、オーミック接触で又はベースコンタクト下に配置された層内）でのキャリアの再結合は、ベースコンタクト界面における少数キャリアの密度がその平衡値に達するほど高い可能性があり、これは中間領域の少数キャリア密度と比較して無視（すなわちゼロで近似）できると仮定することができる。ベース領域の活性部からベースコンタクトへの少数キャリアの抽出及びこのような伝導度変調の程度の原因は、中間領域の少数キャリア密度（ベース・エミッタ接合部からベースコンタクトへの方向）の傾きのためである。中間領域内の少数キャリアの拡散電流は、中間領域の物理パラメータを調整することによって制御することができる。
本発明は、伝導度変調の程度がＳｉＣＢＪＴ内で決定（制御）され得るという点で有利である。特に、本発明は、コレクタ領域内の強化された伝導度変調を有することによって通常の動作条件下での順方向電圧降下のＶCESATを減少させたＳｉＣＢＪＴを製造する方法を提供するという点で有利である。
更に、本発明は、伝導度変調の程度がＳｉＣＢＪＴ内で決定される方法を確立されるという点で有利である。より具体的には、本発明は、ＳｉＣＢＪＴの設計においてどの領域が伝導度変調の程度を決定するかを確立する。
また、本発明は、高コレクタ電流における伝導電力損失を低減する可能性を提供するという点で有利である。本発明は、過電流状態の（限られた）期間中の電力消費を低減することにより（最大）デバイス温度を低減し、装置の堅牢性を向上させるために特に有用であり得る。
更に、本発明は、ＳｉＣＢＪＴの製造する方法と伝導損失及びスイッチング電力損失間の改善されたトレードオフが得られるＳｉＣＢＪＴとを提供するという点で有利である。より具体的には、本発明は伝導度変調の制御可能な程度を有するＳｉＣＢＪＴを提供するので、ＢＪＴの伝導度変調が増加した場合、順方向状態下での伝導に関する電力損失が低減されつつスイッチングに関連したものが増加し、またその逆も成り立つ。
実施形態によると、中間領域の少数キャリアの拡散電流に影響を与える（物理的な）パラメータは中間領域の大きさでもよく、その大きさは、ベース・エミッタ接合のエッジとベース領域に電気的に接触するコンタクトゾーンのエッジとの間の距離に相当する。本実施形態は、中間領域の特定のパラメータがＢＪＴのコレクタ領域における伝導度変調の程度を決定することができることを確定するという点で有利である。特に、中間領域の少数キャリア密度の勾配及びこのような少数キャリアの拡散電流がエミッタエッジとベースコンタクトの間の距離に比例している（表面再結合又はバルク再結合が拡散長を大幅に削減するのに十分な大きさではないと仮定して）、ことが認識されている。例えば、少数キャリアの拡散電流がベース・エミッタ接合とベースコンタクトの間の距離を大きくすること（すなわち中間領域の大きさを増やすこと）で低減され得ることよって、ベース領域の活性部からベースコンタクトへの少数キャリアの抽出を減らし、こうして、伝導度変調の量を増やすことが想定される。
有利には、ベース・エミッタ接合とベース領域を電気的に接触させるコンタクトゾーンとの間の距離は、ＢＪＴのコレクタ領域内の一部の伝導度変調を設ける（そしてまだ効率的なスイッチング特性を維持する）目的のために、少なくとも５マイクロメートルとしてもよい。意図する動作、特に目標とする電気伝導及びスイッチングに伴う電力損失間のトレードオフに応じて、伝導度変調の十分な範囲を得るために、ベース・エミッタ接合及びコンタクトゾーンの間に５マイクロメートルを超える例えば、６〜２０マイクロメートルの範囲、好ましくは、８〜１５マイクロメートルの範囲の距離を提供する中間領域を有するＳｉＣＢＪＴを設計することが想定されている。
別の実施形態によると、少数キャリアの拡散電流に影響を与える（物理的な）パラメータは中間領域の半導体材料のドーピングレベルでもよく、これは、中間領域（ベース領域の非真性部分）の増加されたドーピングレベル（又はドーピング濃度）がベース領域のこの部分での少数キャリアの密度（少数キャリアの密度は多数キャリアの局所密度で割った真性キャリア密度の二乗に比例している）を減少させ、それにより少数キャリアの拡散電流を減らすこと、及びその逆のことができるという点で有利である。
特に、中間領域の半導体材料のドーピングレベルは、少なくとも１×１０18ｃｍ-3であり得る。意図する動作に応じ、特に目標とする電気伝導及びスイッチングに伴う電力損失間のトレードオフに応じて、中間領域でのドーピングレベルが１×１０18ｃｍ-3より大きく、例えば５×１０18ｃｍ-3から１×１０20ｃｍ-3の範囲であり、好ましくは約１×１０19ｃｍ-3であるＳｉＣＢＪＴを設計することが想定される。
ＢＪＴにおける伝導度変調の程度の制御又は測定は、中間領域の大きさ（そして、それによるベース・エミッタ接合とベースコンタクト間の距離）を調整することによって、又は、中間領域のドーピングレベルを調整するよって、なされると別々に上記したが、それはまた、伝導度変調の程度は両方のパラメータを調整することによって決定することができることが想定される。言い換えると、２つの詳細な設計概念が伝導度変調の程度を決定するために説明されているものの、これら２つの設計概念の組み合わせも想定される。２つの設計概念の組み合わせは有利で有り得る、なぜならば中間領域（ベース・エミッタ接合とベースコンタクト間の距離）の大きさの調整（増加など）がいわゆるＳｉＣＢＪＴのセルピッチ、すなわちＳｉＣＢＪＴセルの密度（距離の増加に対して減少する）に影響を与えるからである。したがって、２つの設計概念は、伝導度変調の程度とＳｉＣＢＪＴのセルピッチ間の所望のトレードオフ（好適な最適トレードオフ）を取得するために組み合わせることができる。
本発明の第１の態様に応じたＳｉＣＢＪＴを製造する方法に特に参照すると、中間領域は次の処理手順に従って形成され得る。ベース領域の受動部に位置するベース領域の少なくとも一部は削除され、そして、半導体材料の層（これ中間領域が作られることになっている）がＢＪＴの上部に設けられる。その後、エミッタ領域の上部に設けられた半導体材料の層が除去される。その結果、ベース領域の受動部が新たに設けられた半導体層、すなわち中間領域、で置き換えられる。ドーピングレベルと中間領域の大きさは、ＳｉＣＢＪＴの意図された動作に適合させることができる。
あるいは、中間領域は、コレクタ領域の上に半導体材料の層を設け、ベース領域とエミッタ領域の活性部に対応する位置の半導体材料の層を除去することにより形成することができる。これらの２つの選択肢についての更なる詳細は、以下の説明において説明する。
ＳｉＣＢＪＴにおいて、中間領域はベース層の受動領域の一部を置換するように配置されている。中間領域はベース層の表面からコレクタ領域に向かって垂直に延在している。こうして、例えば、少なくとも１×１０18ｃｍ-3への中間領域のドーピングレベルの調整に基づいた実施形態において、ベース層の受動領域の表面に半導体材料のドーピングレベルは少なくとも１×１０18ｃｍ-3である（すなわちエミッタ・ベース接合のレベルで）。
一般的に、本出願において、本発明の第２の態様及びその実施形態により画定されているようなＳｉＣＢＪＴに関する効果及び特徴は、本発明の第１の態様に係る方法に関して説明されているものとほぼ類似している。したがって、本明細書中に記載以外の実施例を作成するために、本発明の第１の態様に記載の方法を参照して説明した実施形態では、任意の特徴は、本発明の第２の態様によるＳｉＣＢＪＴと組み合わせることができ、その逆とすることが理解されるであろう。
本発明の更なる特徴、目標及び利点は、以下の詳細な開示、図面及び添付の特許請求の範囲を検討することで、明らかになるであろう。本発明の別の特徴は、以下に記載したもの以外の実施形態を作成するために組み合わせることができることが理解されるであろう。
［図面の簡単な説明］
本発明の上記と同様に追加の本発明の目的、特徴及び利点は、本発明のより良い好ましい実施形態の以下の例示的かつ非限定的な詳細な説明によって添付図面を参照しながら理解されるであろう。
図１は、本発明の実施形態に係る中間領域を含んでなるＳｉＣＢＪＴの概略断面図を示す。 図２は、本発明の一実施形態による、図１に示されているものよりもベース・エミッタ接合とベースコンタクト間に大きな距離を設けた中間領域を有するＳｉＣＢＪＴの概略断面図を示す。 図３は、１０Ａ／ｃｍ2のベース電流密度に対して、それぞれ２マイクロメートル、４マイクロメートル及び８マイクロメートルのベース・エミッタ接合及びベースコンタクト間の距離を設けた中間領域のＳｉＣＢＪＴについて、コレクタ領域とエミッタ領域との間に印加される電圧の関数としてシミュレートされたコレクタ電流密度（曲線Ａ、Ｂ及びＣ）を示すグラフである。 図４は、本発明の実施形態による中間領域のドーピングレベルの影響を示すＳｉＣＢＪＴの概略断面図である。 図５は、１０Ａ／ｃｍ2のベース電流密度及び１５０℃の想定温度に対して、４マイクロメートルのベース・エミッタ接合及びベースコンタクト間の距離を設け、それぞれ５×１０17ｃｍ-3（標準ベースドーピングレベル）、５×１０18ｃｍ-3及び５×１０19ｃｍ-3に等しいドーピングレベルを有する中間領域のＳｉＣＢＪＴについて、コレクタ領域とエミッタ領域との間に印加される電圧の関数としてシミュレートされたコレクタ電流密度（曲線Ａ、Ｂ及びＣ）を示すグラフである。 図６ａ〜図６ｅは、本発明の例示的な実施形態であるＳｉＣＢＪＴの中間領域の形成方法を示すプロセスフローの概略断面図である。 図７ａ〜図７ｄは、本発明の別の例示的な実施形態に従ったＳｉＣＢＪＴの中間領域の形成方法を示すプロセスフローの概略断面図である。
すべて図は概略であり一定の縮尺ではなく、一般的に、本発明を解明するために必要な部分のみ表示し、他の部分が省略されている場合があり、又は単に提案されるものである。
［詳細な説明］
図１を参照しつつ、本発明の実施形態について説明する。
図１はＳｉＣＢＪＴ１００を示し、ＳｉＣＢＪＴ１００は基板１１０上に配置されたコレクタ領域１２０とベース領域１４０とエミッタ領域１６０とを備えており、ベース領域１４０がコレクタ領域１２０とエミッタ領域１６０の間に配置されている。
具体的に、図１は垂直型（ＮＰＮ）ＢＪＴ１００の概略断面図を示し、コレクタ領域１２０とベース領域１４０とエミッタ領域１６０は互いの上に重ねられている。ＢＪＴ１００は、コレクタ領域１２０に電気的につながるコレクタコンタクト１２５と、ベース領域１４０に電気的につながるベースコンタクト１４５と、エミッタ領域１６０に電気的につながるエミッタコンタクト１６５と、を含む。
垂直型ＢＪＴは２つのｐｎ接合を有し、一方が本出願にてコレクタ・ベース接合と呼ばれるコレクタ領域１２０とベース領域１４０との間の境界にあるものであり、他方が本出願にてベース・エミッタ接合と呼ばれるベース領域１４０とエミッタ領域１６０との間の境界にあるものである。コレクタ・ベース接合とベース・エミッタ接合がＢＪＴの２つの感応（活性）領域である。
順方向状態下において、自由キャリア（ＮＰＮ型ＢＪＴの場合において電子）がエミッタ領域からベース領域１４０に注入されるように、正の電圧がベース・エミッタ接合に印加される。ＮＰＮ型バイポーラトランジスタにおいて、正電荷キャリア（又は正孔）が多数キャリアであるｐ型にドープされた材料でベース１４０が作られているので、電子は少数キャリアと呼ばれている。ＢＪＴは低い順方向電圧降下（ＶCESAT）を得るに十分で大量なベース電流でそのオン状態（多くの場合、飽和とも呼ばれる）で動作するので、コレクタ・ベース接合は正孔がベース領域１４０からコレクタ領域１２０に注入されるように順方向にバイアスされる。また、ベース・エミッタ接合が順方向にバイアスされ、そしてエミッタ領域１６０からベース領域に１４０へ注入される電子はベース領域１４０を通して拡散し、そしてコレクタ領域１２０に到達する。したがって、ＢＪＴの設計は電子と正孔の両方のコレクタ領域１２０への注入を可能なし、コレクタ領域１２０内のキャリアの蓄積を引き起こし、それによって伝導度変調をなす。
本願において、用語”垂直”は一般的に、ＢＪＴの製造時におけるＢＪＴを形成する層や領域の成長方向、コレクタ層１２０とベース層１４０とエミッタ層１６０が互いの上に、この順序で、成長されている方向を言う。
コレクタ領域１２０内の伝導度変調の程度の制御を有効にするために、ＢＪＴ１００は、ベース・エミッタ接合（又は図示されるようなエミッタ領域１６０のエッジ１６２）とベース領域１４０に電気的につながるコンタクトゾーン１４５との間に配置された半導体材料の中間領域１８０を有する。言い換えれば、中間領域１８０は、ベース・エミッタ接合のエッジ１６２とベース領域１４０に電気的に接触するコンタクトゾーン１４５のエッジとの間、すなわち、ベース領域１４０の受動部（すなわちベース領域の部分がエミッタ領域１６０とインターフェース連結しない）内に配置されている。
中間領域１８０がエミッタエッジ１６２に最も近いベースコンタクト１４５のエッジよりも長く延長しないように図１に示されているが、それは、（図６ｅ及び７ｄに更に示されるように）中間領域がベースコンタクト１４５の下に延長することができることが想定されると、理解されるであろう。
図１を参照すると、中間領域１８０の大きさ（横方向）はＷとして示され、これはベース・エミッタ接合のエッジ又は側面１６２とベースコンタクト１４５の間の距離に対応する。横方向の大きさは、基板１１０上の複数層の成長方向と略直交する方向になるように画定される。
垂直方向に（すなわちデバイスの層の成長方向に沿って）、中間領域１８０は、ＢＪＴの表面（エミッタ領域１６０によって覆われないベース層１４０の表面であり、この表面はベース・エミッタ接合の垂直レベルに相当する）からコレクタ領域１２０に向かって延長するように配置されている。更に、図６及び図７に記載されるように、中間領域１８０は、好ましくはベース層１４０を通して伸び、コレクタ領域１２０に到達している。言い換えれば、中間領域１８０は、ベース層１４０の受動領域の一部を構成している。
本発明によれば、コレクタ領域１２０における伝導度変調の程度は、中間領域１８０内の少数キャリアの拡散電流に影響する中間領域１８０の少なくとも１つのパラメータを調整することにより決定される。ＮＰＮＢＪＴの場合、中間領域１８０は、ベース領域１４０の真性部分からベースコンタクト１４５への電子の拡散電流を決定するように構成される。
本出願において、中間領域１８０内の少数キャリアの拡散電流に影響する中間領域１８０のパラメータは、図２〜図５を更に参照して記載されるように、一般的に、中間領域１８０の大きさや幅やドーピング濃度などの物理的なパラメータである。特に、中間領域１８０内の少数キャリアの拡散電流の低減がコレクタ領域１２０内の伝導度変調の増加をもたらすが、これは、エミッタ領域１６０からベース領域１４０に注入されたキャリアがベースコンタクト１４５での再結合過程に巻き込まれることが少ないからである。さらに図１を参照して説明される垂直型ＢＪＴ１００を参照すると、中間領域１８０内の少数キャリアの拡散電流の減少は、ベース領域１４０からベースコンタクト１４５への少数キャリアの横方向の抽出を低減させ、それによってキャリアの垂直注入とコレクタ領域１２０内の伝導度変調量を増やす。
図１を参照して説明されるようなＳｉＣＢＪＴ１００の形成処理に移ると、例示であって非限定的実施例であるが、（通常は３インチ又は４インチの）低抵抗のｎ型ドープＳｉＣのウェハ（例えば４Ｈ−ＳｉＣ）が出発原料としてすなわち基板１１０として用いられてもよい。デバイス・プロセスはエピタキシャル成長したＮＰＮ構造に基づくものであってもよく、コレクタ領域１２０はｎ型ドープ半導体材料で作られ、ベース領域１４０はｐ型ドープ半導体材料で作られ、エミッタ領域１６０はｎ型ドープ半導体材料から作られる。ＳｉＣＢＪＴのそれぞれのドーピング濃度は、通常、約１０〜２０μｍの厚さのコレクタ領域１２０では１０15ｃｍ-3のオーダーで、約３００ｎｍ〜１μｍの厚さを有するベース領域１４０では１０17ｃｍ-3のオーダーで、約５００ｎｍ〜２μｍの厚さを有するエミッタ領域５３０では１０19ｃｍ-3のオーダーである。
オーミック接触１２５及び１６５は、ニッケルの堆積後に続く８００℃から１１００℃の温度範囲内のアニールによって、それぞれ、ｎ型ドープエミッタ領域及びコレクタ領域１２０及び１６０上に作成することができる。ｐ型ベース領域１４０へのオーミック接触は、ニッケルコンタクトの形成のために使用されたものと同じ範囲内の温度で、アルミニウム（Ａｌ）から成る合金をアニーリングすることによって作成することができる。Ａｌは、金属化における直列抵抗を低減し、チップの上面側にワイヤボンディングを可能にするために、それぞれ、ベースの上部とエミッタコンタクト１４５及び１６５上に堆積させることができる。ニッケル及び金からなる金属系は、従来のダイ連結技術と互換性を持たせるために、チップ裏面に堆積させることがでる。
アルミニウムイオン注入の別のステップはまた、低抵抗ベースコンタクトを設けて、高電圧ブロッキング能力を持つ接合終端拡張（ＪＴＥ）を形成するために使用することができる。ＪＴＥの注入量は、ブロッキング性能を得るために１０13ｃｍ-2のオーダーであることが好ましい。注入されたドーパント原子の活性化のためのアニールは、１６００℃〜１７００℃の温度範囲で行うことができる。デバイス１００の表面パッシベーションもまた、ＳｉＣとＳｉＯ2表面パッシベーション層との界面に低欠陥密度を達成するための改良された条件の下でＳｉＣの熱酸化により行うことができる。
図２〜図５に移ると、ＳｉＣＢＪＴのコレクタ領域における伝導度変調の程度を制御するための２つを超える具体的な設計概念を説明する。
図２を参照すると、本発明の実施形態による中間領域の大きさの変化や調整に基づく、伝導度変調の程度を制御するための設計概念が記載されている。
図２は、ＳｉＣＢＪＴ２００の模式的断面を示し、これは、中間領域２８０が図１に示す中間領域１８０より、ベース・エミッタ接合とベースコンタクト１４５ベースとの間に更に大きな距離Ｗを設けた以外、図１を参照して説明したＳｉＣバイポーラトランジスタ１００と同一である。
図２はまた、少数キャリアの密度、すなわち、中間領域２８０の横方向の大きさの関数としてのＮＰＮトランジスタのための電子密度を示しているが、その大きさは、エミッタ１６０（又はベース・エミッタ接合）とベースコンタクト１４５の間の最も近い距離Ｗに対応している。この点において、ベースコンタクト界面での、すなわち図２で示されるようなｘ＝０での電子密度は、無視できる（すなわちほとんどゼロで近似される）と仮定されるその平衡値に達すると考えられ、それは、オーミック接触におけるキャリア再結合が非常に高いからである。更に、ベース・エミッタ接合での、すなわち図２で示されるようなｘ＝０でのエミッタエッジ又はエッジ１６２での電子密度は、次の式に従って決定され得る。
Figure 2013535814
ここで、ｎ（０）は上記のようなｘ＝０での電子密度であり、ｑは１．６×１０-19Ｃを有する電子の電荷の大きさであり、ＶBEはベース領域１４０とエミッタ領域１６０の間に印加された電圧であり、Ｋはボルツマン定数（１．３８×１０-23Ｊ．Ｋ-1）であり、Ｔは温度である。
電子密度の勾配と電子の拡散電流とは直接比例しているので、電子の拡散電流は、ｘ＝０でのエミッタエッジとｘ＝Ｗでのベースコンタクトとの間の距離に反比例する（その表面再結合又はバルク再結合が著しく拡散長を低減するために十分な大きさではないと仮定した場合）。
次に図１を参照すると、中間領域１８０を通した電子密度は、すなわちエミッタエッジ１６２とベースコンタクト１４５との間の距離の関数としても表現される。この特定の設計概念によると、図１と図２を比較すると、中間領域１８０及び２８０における電流の電子拡散のそれぞれは、エミッタエッジ１６２とベースコンタクト１４５のエッジの間の距離Ｗに依存する。特に、図２に示される長い距離は電子の横方向の拡散電流を減らし、順に電子の抽出を減らし、それにより垂直方向の電子の注入及びコレクタ領域１２０内の伝導度変調の量を増大させる。
意図された動作に応じて、デバイス内の伝導度変調の程度を決定するため、ＳｉＣＢＪＴの電気伝導及びスイッチング特性に関する電力損失間のトレードオフを考慮して、中間領域の大きさは、ＢＪＴの製造中に調整され得る。
更に中間領域の横方向の大きさ（又は幅）の効果を示すために、図３は、中間領域がベース・エミッタ接合とベースコンタクトの間の距離Ｗそれぞれ２μｍ、４μｍ及び８μｍ（マイクロメートル）を備えることを除いて、同一のＳｉＣＢＪＴに対して１０Ａ／ｃｍ2のベース電流（ＩB）でもって温度１５０℃でシミュレートされたＩ−Ｖ特性Ａ、Ｂ、Ｃの比較を示す。シミュレーションの結果は、通常の動作順方向電流密度２５０Ａ／ｃｍ2での順方向電圧降下（ＶCESAT）が８μｍの距離（曲線Ｃ）に対して０．５２Ｖであり、これは２μｍの距離（曲線Ａ）に対する順方向電圧降下（ＶCESAT＝０．８７Ｖ）より４０％より小さいことを示している。したがって、中間領域の横方向の大きさの調整に基づく設計概念は、伝導度変調の程度を決定する上で、効率的である。この設計概念によると、伝導度変調の程度又は量は、エミッタエッジ１６２とベースコンタクト１４５の間の距離を増大させた中間領域を設けることによって増加され得る。
図４を参照すると、本発明の別の実施形態による、中間領域のドーピングレベルの変動や調整に基づく伝導度変調の程度を制御するための設計概念が記載されている。
図４は、中間領域４８０のドーピングレベルが図１に示す中間領域１８０がドーピングレベルよりもかなり高く、特に、ベース・エミッタ接合を形成するためのエミッタ領域１６０に界面で接するベース層１４０の活性部のドーピングレベルよりも高いことを除いて、図１を参照して説明したＳｉＣＢＪＴ１００と同一であるＳｉＣＢＪＴ４００の断面を示している。
図１及び図４を参照して説明したＳｉＣＢＪＴ１００及びＳｉＣＢＪＴ４００の両方において、それぞれ、エミッタ領域１６０に面するベース層１４０の部分におけるドーピングレベルは変わらないままで、５×１０17ｃｍ-3の範囲内であるが、これは、ベース領域のこの部分のドーピングレベルがＳｉＣＢＪＴの正常な動作に影響を与えるからである（すなわち伝導又は電流のブロッキングを取得ために必要なバイアス条件）。
その結果、中間領域４８０のドーピングレベルは、少なくとも１×１０18ｃｍ-3であってもよい。特に、中間領域４８０のドーピングレベルは、ベース層１４０の活性領域のドーピングレベルよりも高く、又、コレクタ領域１２０のドーピングレベルよりも高くなっている。
図４は少数キャリアの密度をも示し、この場合、電子密度は中間領域４８０の横方向の大きさの関数としてその大きさはエミッタ領域１６０（又はベース・エミッタ接合）とベースコンタクト１４５との間の最も近い距離に相当する。この説明において、ベースコンタクト界面における電子密度は、無視できると仮定されている（すなわち、非常によくゼロで近似）その平衡値に達するが、これは、オーミック接触１４５におけるキャリア再結合が非常に高いからである。さらに、ベース・エミッタ接合のエッジ１６２又はエミッタエッジでの、すなわち図４に示されるｘ＝０での電子密度は、次の式に従って決定することができる。
Figure 2013535814
式中、ｎ（０）は上記のｘ＝０での電子密度であり、ｎiは真性キャリア密度であり、ＮAは局所アクセプタ密度であり、ｑは１．６×１０-19Ｃの値を有する電子の電荷の大きさであり、ＶBEはベース領域とエミッタ領域との間に印加される電圧であり、ｋはボルツマン定数（１．３８×１０-23Ｊ．Ｋ-1）であり、Ｔは温度である。
中間領域１８０におけるドーピングレベルがベース領域１４０の活性部におけるのと同一（又はほぼ同じ）である図１に表される電子密度と比較されるように、図４を参照して説明されたＢＪＴにおける中間領域４８０のドーピング濃度の増加は、ｘ＝０で少数キャリア（電子）の密度を低下させる。その結果、電子密度の勾配（図４のグラフに示す直線の傾き又は微分で表される）が減少する。中間領域内の増加したドーピング濃度は、中間領域でのドーピング濃度の相対的な増加に等しい係数で、この領域の電子密度を低下させる。
図１と図４の比較によって示されるように、この特定の設計概念は、電子密度の勾配そして電子の拡散電流は、中間領域４８０内のドーピング濃度を調整することによって制御されるという点で効率的である。特に、図４に示すような高いドーピングレベルは横方向の電子の拡散電流を低減するが、これは、順に電子の横方向の抽出を減らし、それにより垂直電子注入及びコレクタ領域１２０内の伝導度変調の量を増加させる。
更に、ＳｉＣＢＪＴ内の中間領域４８０のドーピング濃度の効果を詳しく説明するために、図５は、中間領域のドーピングレベルがエピタキシャル成長させたベース領域１４０の標準的なドーピングレベル（５×１０17ｃｍ-3）と５×１０18ｃｍ-3と５×１０19ｃｍ-3とそれぞれに等しいことを除いて、同一のＳｉＣＢＪＴに対し１０Ａ／ｃｍ2のベース電流（ＩB）での温度１５０℃におけるシミュレートされたＩ−Ｖの特性Ａ、Ｂ、Ｃの比較を示している。図５の例において、シミュレートされた３つすべての例のうちの中間領域はエミッタ領域１６０のエッジ１６２とベースコンタクト１４５との間の４マイクロメートルの距離を有している。
シミュレーションの結果、２５０Ａ／ｃｍ2の通常動作電流密度での順方向電圧降下（ＶCESAT）は中間領域４８０の５×１０19ｃｍ-3の外因ドーピング濃度に対し０．４６Ｖであるが、これは、５×１０17ｃｍ-3の範囲内での標準のドーピング濃度の場合に対し順方向電圧降下（ＶCESAT＝０．７４Ｖ）よりも３８％少ないことを示す。
この設計概念によると、ＳｉＣＢＪＴ４００の中間領域４８０内のドーピングレベルを増すことによって、伝導度変調の範囲や量を増加させることができる。
意図された動作に応じて、デバイス内の伝導度変調の程度を決定するため、ＢＪＴ４００の電気伝導及びスイッチング特性に関する電力損失間のトレードオフを考慮して、中間領域４８０のドーピング濃度は、ＢＪＴの製造中に調整され得る。
実施形態によれば、ＳｉＣＢＪＴの伝導度変調の量を決定するため、ＳｉＣＢＪＴの中間領域の大きさとそのドーピング濃度の両方を調節することができる。この点において、中間領域のドーピングレベルの調整に基づいて伝導度変調の程度を決定することは、ＢＪＴの合計大きさ（又はいわゆるセルピッチ）のいかなる変更を必要としないという点で、中間領域の大きさの調整に基づく設計概念に比べて有利であることは注目に値する。よって、図４及び図５を参照して説明した設計概念は、標準セルピッチ又は図１〜図３を参照して説明した設計概念のものよりも小さい総セルピッチのいずれかとの更なる互換性がある。
図６及び図７を参照すると、上記による中間領域を作製するための処理ステップの２つの別々の順序が記載されている。
図６ａ〜図６ｄは、本発明の例示的な実施形態に従ったＳｉＣのＢＪＴの中間領域の形成方法を示すプロセスフローを示している。
図６ａに示すように、ＳｉＣＢＪＴの中間領域を作成するための最初の出発点は構造６００であり、例えば基板６１０上にコレクタ領域６２０、ベース領域６４０及びエミッタ領域６６０がエピタキシャル成長により設けられている。エミッタ領域６６０は、ベース領域６４０上にエミッタ領域６６０に対応する領域を画定するために、フォトリソグラフィー技術（光フォトリソグラフィー、電子ビームリソグラフィー、Ｘ線リソグラフィー、イオンビームリソグラフィー、ナノインプリントリソグラフィー、又は半導体技術のリソグラフィー技術の任意の種類）を用いて、パターニングステップに続き、ベース層上にエミッタ層のエピタキシャル成長によって形成されている。その後、エッチングのステップが実行され、パターンによって保護されていないエミッタ層の一部、すなわち、ベース・エミッタ接合を形成しようとするものではないエミッタ層の一部を除去する。
図６ｂに示すように、次のステップは、ベース・エミッタ接合を形成することを意図していないベース層の一部、すなわち、エミッタ領域６６０の直接下に位置していないベース層の一部を除去する（例えば反応性イオンエッチングによって）。このような除去ステップは、パターニング構造の表面やパターンによって保護されていない表面の一部をエッチングするサブステップを含んでもよい。
また、図６ｃに示すように、中間領域６８０を形成することを意図とした半導体材料からなる層は、構造６００全体の表面に設けられる。中間領域の材料はＢＪＴの他の層に用いる材料と好ましくは同じであり、そして、ドーピングタイプ（すなわち、ｎ型又はｐ型）はエミッタ領域に界面で接するベース領域の一部のものと同じである。かかる層はエピタキシャル成長又は堆積され（例えばＣＶＤエピタキシー）、そのドーピングレベルはＢＪＴ内の所望伝導度変調量に応じて適宜選択され得る。かかる層が半導体構造６００の全面に堆積又は成長されているので、図６ｄに示す次のステップは、上述したようなパターニング及びエッチング技術のサブステップを使用して、エミッタ領域６６０の上部に堆積又は成長された層の部分を除去することである。
それによって、ベース領域６４０の側面に接しかつコレクタ領域６２０の上に配置された中間領域６８０が設けられる。中間領域６８０とそのＢＪＴ６００における伝導度変調の程度への影響とを更に画定するためには、ベースコンタクト６４５は、図６ｅに示されるように、ベース・エミッタ接合部から特定の距離Ｗ離れて配置されるように設計形成される。
図７ａ〜図７ｄは本発明の別の例示的な実施形態に従ったＳｉＣＢＪＴの中間領域を形成する代替の方法を示すプロセスフローを示す。
図７ａに示すように、ＳｉＣＢＪＴの中間領域を作成するための最初の出発点は構造７００であり、例えばエピタキシャル成長により基板７１０上にコレクタ領域７２０が設けられる。次に、図７ｂに示すように、中間領域７８０を形成することを意図とした半導体材料で作られた層が、コレクタ領域の上部に設けられている（すなわち構造７００全体の表面上）。この層７８０はエピタキシャル成長又は堆積され、そのドーピングレベルはＢＪＴ内の所望の伝導度変調量に応じて適宜選択され得る。
かかる層が半導体構造の全面上に堆積されるので、図７ｃに示されている次のステップでは、ベース領域７４０とエミッタ領域７６０が配置されることが意図された場所に堆積又は成長された層の一部が除去される。層７８０の除去は、上述したようなパターニングとエッチング技術のサブステップを使用して行うことができる。
その後、ベース領域７４０とエミッタ領域７６０は、エミッタ層のエピタキシャル成長が続くベース層をエピタキシャル成長させることによって形成され得る。ベース層及びエミッタ層が全面７００の上部に設けられているので、これらの層の堆積又は成長前の中間構造７８０の保護又はこれらの層の堆積又は成長に続くパターニング及びエッチングステップの一連のどちらかは、中間領域７８０がベース領域及びエミッタ領域７４０，７６０に使用される材料が無いように行われ得る。得られた構造体７００は図７ｄに示され、ここで、ベース・エミッタ接合部から特定の距離Ｗ離れて配置されるように設計形成されたベースコンタクト７４５が表されている。距離Ｗは、前述したように、ＢＪＴ７００内での伝導度変調の程度への影響力を更に決定する。
特定の実施形態を説明してきたが、当業者は、様々な修正及び変更は、添付の特許請求の範囲で定義されている範囲内で考えられることを理解するであろう。
例えば、中間領域内の少数キャリアの拡散電流に影響するパラメータは中間領域の大きさ及びそのドーピングレベルであることが説明されているけれども、少数キャリアの拡散電流はＳｉＣ以外の別の材料で作られた中間領域を設けることにより、影響を受ける可能性があることが想定される。
本発明は、単に垂直型ＮＰＮＢＪＴを参照して説明したが、本発明の基礎となる概念は垂直型ＰＮＰのＢＪＴにも同様に適用可能であり、そこで、ベース・エミッタ接合とベースコンタクトとの間に配置され、中間領域内の正電荷キャリア（正孔）の拡散電流に影響を及ぼすパラメータの少なくとも１つは、ＰＮＰのＢＪＴのコレクタ領域における伝導度変調の程度を決定するために調整され得る。ＰＮＰのＢＪＴのために、ベース領域内の少数キャリアは正電荷キャリア（正孔）であり、中間領域はドナーがドープされている。
［実施形態の項目別リスト］
［項目１］ コレクタ領域（１２０）とベース領域（１４０）とエミッタ領域（１６０）を含むシリコンカーバイドのバイポーラ接合トランジスタ（１００）ＢＪＴの製造方法であって、
ベース・エミッタ接合と前記ベース領域に電気的に接触するコンタクトゾーン（１４５）との間に配置された半導体材料の中間領域（１８０）を設けるステップを含み、
前記ベース・エミッタ接合は前記ベース領域及び前記エミッタ領域によって形成され、
前記コレクタ領域における伝導度変調の程度は、中間領域内の少数キャリアの拡散電流に影響を与える中間領域の少なくとも１つのパラメータを調整することによって決定されることを特徴とする方法。
［項目２］ 前記中間領域は前記ベース領域の受動部に配置されていることを特徴とする項目１に記載の方法。
［項目３］ 前記中間領域がベース・エミッタ接合のエッジ（１６２）と前記ベース領域に電気的に接触するコンタクトゾーンのエッジとの間に配置されることを特徴とする項目１又は２に記載の方法。
［項目４］ 前記少数キャリアの拡散電流に影響を与えるパラメータは中間領域の大きさ（Ｗ）であり、前記大きさは、前記ベース・エミッタ接合のエッジ（１６２）とベース領域に電気的に接触するコンタクトゾーンのエッジとの間の距離に相当することを特徴とする項目１〜３いずれか１に記載の方法。
［項目５］ 前記少数キャリアの拡散電流に影響を与えるパラメータは中間領域の半導体材料のドーピングレベルであることを特徴とする項目１〜４いずれか１に記載の方法。
［項目６］ 前記中間領域は、
前記ベース領域の受動部に位置するベース領域の少なくとも一部を除去するステップと、
前記ＢＪＴの最上に半導体材料の層を設けるステップと、
エミッタ領域の最上に設けられた半導体材料の層を除去するステップと、の処理ステップに応じて形成されることを特徴とする項目１〜５のいずれか１に記載の方法。
［項目７］ 前記中間領域は、
前記コレクタ領域の最上に半導体材料の層を設けるステップと、
前記半導体材料ベースとエミッタ領域に対応する位置での半導体材料の層を除去するステップと、の処理ステップに応じて形成されることを特徴とする項目１〜５のいずれか１に記載の方法。
［項目８］ 前記コレクタ領域（１２０）とベース領域（１４０）とエミッタ領域（１６０）を含むシリコンカーバイドのバイポーラ接合トランジスタ（１００）ＢＪＴであって、
ベース・エミッタ接合と前記ベース領域に電気的に接触するコンタクトゾーン（１４５）との間に配置された半導体材料の中間領域（１８０）を含み、
前記ベース・エミッタ接合は前記ベース領域及び前記エミッタ領域によって形成され、前記ベース中間領域内の少数キャリアの拡散電流に影響を与える中間領域の少なくとも１つのパラメータは、コレクタ領域における伝導度変調の程度を決定するように構成されたことを特徴とするバイポーラ接合トランジスタ。
［項目９］ 前記中間領域は、ベース領域の受動部に設けられていることを特徴とする項目８に記載のバイポーラ接合トランジスタ。
［項目１０］ 前記中間領域は、ベース・エミッタ接合のエッジ（１６２）とベース領域に電気的に接触するコンタクトゾーンのエッジとの間に配置されていることを特徴とする項目８又は９に記載のバイポーラ接合トランジスタ。
［項目１１］ 前記コレクタ領域における伝導度変調の程度を決定する別のパラメータは中間領域の大きさ（Ｗ）であり、前記大きさは、前記ベース・エミッタ接合のエッジ（１６２）とベース領域に電気的に接触するコンタクトゾーンのエッジとの間の距離に相当することを特徴とする項目８〜１０いずれか１に記載のバイポーラ接合トランジスタ。
［項目１２］ 前記コレクタ領域の伝導度変調の程度を決定するためのパラメータは中間領域の半導体材料のドーピングレベルであることを特徴とする項目８〜１１いずれか１に記載のバイポーラ接合トランジスタ。
［項目１３］ 前記ベース・エミッタ接合のエッジとベース領域に電気的に接触するコンタクトゾーンのエッジとの間の距離は、少なくとも５マイクロメートルであることを特徴とする項目１１記載のバイポーラ接合トランジスタ。
［項目１４］ 前記中間領域の半導体材料のドーピングレベルは５×１０18〜１×１０20ｃｍ-3の範囲内、好ましくは約１×１０18ｃｍ-3であることを特徴とする項目８〜１３いずれか１に記載のバイポーラ接合トランジスタ。
［項目１５］ 垂直型ＢＪＴであり、伝導度変調の程度を決定するパラメータは中間領域の横幅であることを特徴とする項目８〜１４いずれか１に記載のバイポーラ接合トランジスタ。

Claims (13)

  1. コレクタ領域（１２０）とベース領域（１４０）とエミッタ領域（１６０）を含むシリコンカーバイドのバイポーラ接合トランジスタ（１００）の製造方法であって、
    前記ベース領域及び前記エミッタ領域によって形成されたベース・エミッタ接合と前記ベース領域に電気的に接触するコンタクトゾーン（１４５）との間に配置された半導体材料の中間領域（１８０）を設けるステップを含み、
    前記中間領域のドーピングレベルを増加し、それにより、真性ベース領域からコンタクトゾーンへの少数キャリアの拡散電流の減少を引き起させて、前記コレクタ領域における伝導度変調の程度が増加され、前記中間領域のドーピングレベルが少なくとも１×１０18ｃｍ-3であることを特徴とする方法。
  2. 前記中間領域は前記ベース領域の受動部に配置されていることを特徴とする請求項１に記載の方法。
  3. 前記中間領域がベース・エミッタ接合のエッジ（１６２）と前記ベース領域に電気的に接触するコンタクトゾーンのエッジとの間に配置されることを特徴とする請求項１又は２に記載の方法。
  4. 少数キャリアの拡散電流に影響を与える別のパラメータは中間領域の大きさ（Ｗ）であり、前記大きさは、前記ベース・エミッタ接合のエッジ（１６２）とベース領域に電気的に接触するコンタクトゾーンのエッジとの間の距離に相当することを特徴とする請求項１〜３いずれか１に記載の方法。
  5. 前記中間領域は、
    前記ベース領域の受動部に位置するベース領域の少なくとも一部を除去するステップと、
    前記バイポーラ接合トランジスタの最上に半導体材料の層を設けるステップと、
    エミッタ領域の最上に設けられた半導体材料の層を除去するステップと、の処理ステップに応じて形成されることを特徴とする請求項１〜４のいずれか１に記載の方法。
  6. 前記中間領域は、
    前記コレクタ領域の最上に半導体材料の層を設けるステップと、
    前記半導体材料ベースとエミッタ領域に対応する位置での半導体材料の層を除去するステップと、の処理ステップに応じて形成されることを特徴とする請求項１〜４のいずれか１に記載の方法。
  7. コレクタ領域（１２０）とベース領域（１４０）とエミッタ領域（１６０）を含むシリコンカーバイドのバイポーラ接合トランジスタ（１００）であって、
    前記ベース領域及び前記エミッタ領域によって形成されたベース・エミッタ接合と前記ベース領域に電気的に接触するコンタクトゾーン（１４５）との間に配置された半導体材料の中間領域（１８０）を含み、
    前記中間領域のドーピングレベルを増加させることは、真性ベース領域からコンタクトゾーンへの少数キャリアの拡散電流を減少を引き起させ、
    前記中間領域のドーピングレベルは少なくとも１×１０18ｃｍ-3であることを特徴とするバイポーラ接合トランジスタ。
  8. 前記中間領域は、ベース領域の受動部に設けられていることを特徴とする請求項７に記載のバイポーラ接合トランジスタ。
  9. 前記中間領域は、ベース・エミッタ接合のエッジ（１６２）とベース領域に電気的に接触するコンタクトゾーンのエッジとの間に配置されていることを特徴とする請求項７又は８に記載のバイポーラ接合トランジスタ。
  10. コレクタ領域における伝導度変調の程度を決定する別のパラメータは中間領域の大きさ（Ｗ）であり、前記大きさは、前記ベース・エミッタ接合のエッジ（１６２）とベース領域に電気的に接触するコンタクトゾーンのエッジとの間の距離に相当することを特徴とする請求項７〜９いずれか１に記載のバイポーラ接合トランジスタ。
  11. 前記ベース・エミッタ接合のエッジとベース領域に電気的に接触するコンタクトゾーンのエッジとの間の距離は、少なくとも５マイクロメートルであることを特徴とする請求項１０記載のバイポーラ接合トランジスタ。
  12. 前記中間領域の半導体材料のドーピングレベルは５×１０18〜１×１０20ｃｍ-3の範囲内、好ましくは約１×１０19ｃｍ-3であることを特徴とする請求項７〜１１いずれか１に記載のバイポーラ接合トランジスタ。
  13. 垂直型ＢＪＴであり、伝導度変調の程度を決定するパラメータは中間領域の横幅であることを特徴とする請求項７〜１２いずれか１に記載のバイポーラ接合トランジスタ。
JP2013519049A 2010-07-14 2011-07-08 シリコンカーバイドバイポーラ接合トランジスタ内の伝導度変調 Withdrawn JP2013535814A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US36430710P 2010-07-14 2010-07-14
SE1050789A SE535157C2 (sv) 2010-07-14 2010-07-14 Konduktivitetsmodulering i en bipolär transistor i kiselkarbid
SE1050789-5 2010-07-14
US61/364,307 2010-07-14
PCT/EP2011/061635 WO2012007386A1 (en) 2010-07-14 2011-07-08 Conductivity modulation in a silicon carbide bipolar junction transistor

Publications (1)

Publication Number Publication Date
JP2013535814A true JP2013535814A (ja) 2013-09-12

Family

ID=44501846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013519049A Withdrawn JP2013535814A (ja) 2010-07-14 2011-07-08 シリコンカーバイドバイポーラ接合トランジスタ内の伝導度変調

Country Status (7)

Country Link
US (1) US9478629B2 (ja)
EP (1) EP2593967A1 (ja)
JP (1) JP2013535814A (ja)
KR (1) KR20130093090A (ja)
CN (1) CN102986033A (ja)
SE (1) SE535157C2 (ja)
WO (1) WO2012007386A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9321727B2 (en) * 2011-06-10 2016-04-26 Hoffmann-La Roche Inc. Pyridine derivatives as agonists of the CB2 receptor
EP2761660B1 (en) * 2012-01-18 2017-09-27 Fairchild Semiconductor Corporation Bipolar junction transistor with spacer layer and method of manufacturing the same
US9553145B2 (en) * 2014-09-03 2017-01-24 Globalfoundries Inc. Lateral bipolar junction transistors on a silicon-on-insulator substrate with a thin device layer thickness
GB2561390B (en) * 2017-04-13 2020-03-11 Raytheon Systems Ltd Silicon carbide transistor
GB2561388B (en) 2017-04-13 2019-11-06 Raytheon Systems Ltd Silicon carbide integrated circuit
US20230155010A1 (en) * 2021-11-12 2023-05-18 Ciena Corporation Managing semiconductor layers for a bipolar-junction transistor in a photonic platform

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0746040A1 (en) 1995-05-31 1996-12-04 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Improved IGBT device
US7297626B1 (en) * 2001-08-27 2007-11-20 United States Of America As Represented By The Secretary Of The Army Process for nickel silicide Ohmic contacts to n-SiC
US7345310B2 (en) 2005-12-22 2008-03-18 Cree, Inc. Silicon carbide bipolar junction transistors having a silicon carbide passivation layer on the base region thereof
US20080157117A1 (en) 2006-12-28 2008-07-03 Mcnutt Ty R Insulated gate bipolar transistor with enhanced conductivity modulation
SE532625C2 (sv) * 2007-04-11 2010-03-09 Transic Ab Halvledarkomponent i kiselkarbid
WO2010024240A1 (ja) 2008-08-26 2010-03-04 本田技研工業株式会社 バイポーラ型炭化珪素半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20130093090A (ko) 2013-08-21
EP2593967A1 (en) 2013-05-22
SE535157C2 (sv) 2012-05-02
US20130187173A1 (en) 2013-07-25
US9478629B2 (en) 2016-10-25
WO2012007386A1 (en) 2012-01-19
CN102986033A (zh) 2013-03-20
SE1050789A1 (sv) 2012-01-15

Similar Documents

Publication Publication Date Title
JP6721401B2 (ja) エピタキシャル成長による半導体デバイスの製作
US10103227B2 (en) Method for manufacturing a power semiconductor device
US9099517B2 (en) Bipolar junction transistor with spacer layer
US9478629B2 (en) Conductivity modulation in a silicon carbide bipolar junction transistor
US8829533B2 (en) Silicon carbide semiconductor device
JP2005505913A (ja) 低電圧パンチスルー双方向過渡電圧抑制素子及びその製造方法
JP2005518672A (ja) 高くなったガードリングを有するパワーＳｉＣデバイス
KR20130030258A (ko) 반도체 장치 및 반도체 장치의 제조를 위하여 타겟 기판 내에 구조물을 형성하는 방법
US20140131837A1 (en) Gan vertical bipolar transistor
US8907351B2 (en) Bipolar junction transistor in silicon carbide with improved breakdown voltage
JP2017508300A (ja) ワイドバンドギャップ半導体材料用ｉｇｂｔ構造
US9755018B2 (en) Bipolar junction transistor structure for reduced current crowding
JP2013534732A (ja) バイポーラ接合トランジスタのガードリング構造とその製造方法
US20150115283A1 (en) Sic bipolar junction transistor with reduced carrier lifetime in collector and a defect termination layer
US9478537B2 (en) High-gain wide bandgap darlington transistors and related methods of fabrication
JP6262612B2 (ja) ヘテロ接合バイポーラトランジスタ
KR101238232B1 (ko) Ｍｈｊ-ｆｒｄ의 구조 및 그 제조 방법
JP2004335758A (ja) ダイオード素子及びその製法
JP2006156687A (ja) エピタキシャルウェーハ
JP2006179507A (ja) 半導体装置
JP2005340606A (ja) Ｈｂｔ用エピタキシャルウエハ及びｈｂｔ

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141007