KR20140099423A - Smu rf 트랜지스터 안정성 구성 - Google Patents

Smu rf 트랜지스터 안정성 구성 Download PDF

Info

Publication number
KR20140099423A
KR20140099423A KR1020130142216A KR20130142216A KR20140099423A KR 20140099423 A KR20140099423 A KR 20140099423A KR 1020130142216 A KR1020130142216 A KR 1020130142216A KR 20130142216 A KR20130142216 A KR 20130142216A KR 20140099423 A KR20140099423 A KR 20140099423A
Authority
KR
South Korea
Prior art keywords
electrically connected
cables
smu
axis
test
Prior art date
Application number
KR1020130142216A
Other languages
English (en)
Inventor
제임스 에이. 니이만
Original Assignee
케이슬리 인스트러먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케이슬리 인스트러먼츠 인코포레이티드 filed Critical 케이슬리 인스트러먼츠 인코포레이티드
Publication of KR20140099423A publication Critical patent/KR20140099423A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2608—Circuits therefor for testing bipolar transistors
    • G01R31/2612—Circuits therefor for testing bipolar transistors for measuring frequency response characteristics, e.g. cut-off frequency thereof

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

DC 측정 경로가 또한 적합하게 종단된 RF 경로처럼 동작할 수 있는 RF 시험 방법 및 시스템을 제공한다. 이를 위해서는 HI, LO 및 Sense HI 전도체의 출력이 주파수 선택 방식(frequency selective manner)으로 종단되어, 이러한 종단이 SMU DC 측정에 영향을 주지 않도록 하는 것을 요구한다. 반사를 제거하기 위해 적절하게 종단될 뿐만 아니라 모든 SMU 입력/출력 임피던스가 제어될 때, 고속 디바이스는 기기가 기기 간에 높은 격리를 유지하는 한(디바이스의 게이트와 드레인에 대해 또는 입력과 출력에 대해 별도의 기기가 이용됨) 디바이스 시험 동안 더 이상 발진하지 않을 것이다. HI, LO 및 Sense HI 전도체의 출력은 3개의 3축 케이블을 통해 피시험 디바이스(DUT)의 다양한 노드에 접속되며, 3축 케이블의 외부 실딩이 서로 접속되고, SMU 접지에 접속된다.

Description

SMU RF 트랜지스터 안정성 구성{SMU RF TRANSISTOR STABILITY ARRANGEMENT}
관련 출원에 대한 상호 참조
본 출원은 2013년 2월 1일자로 출원된 미국 가특허 출원 번호 61/759,987의 이점을 청구하며, 이 특허 출원은 그 내용이 참조에 의해 본 명세서에 원용되어 있다.
본 발명은 전반적으로 무선 주파수(RF)의 분야에 관한 것으로, 보다 구체적으로는 RF 트랜지스터의 시험 및 측정에서의 안정성을 증가시키기 위해 채용되는 시스템에 관한 것이다.
RF 트랜지스터 및 기타 증폭기와 3-단자 개별 디바이스(discrete device)를 안정하게 유지하기 위한 설계 요건은 대개는 이들 소자에 대해 DC 측정을 시행할 때의 소스 관리 유닛(Source Management Unit, SMU)의 필요성과 상충한다. 구체적으로, 이러한 RF 디바이스의 DC 시험은 RF 디바이스로 하여금 발진(oscillation)을 시작하게 하는 경향이 있다. 그 결과, 다수의 RF 디바이스는 간편하게 DC 시험될 수가 없다. 그러므로, 이들 부품을 시험하기 위한 공지의 방법을 개량하고 발전시킨 RF 트랜지스터 시험 방법에 대한 필요성이 존재한다. 본 기술 분야에 존재하고 있는 필요성에 관련한 새롭고 유용한 시스템의 예가 이하에 설명된다.
이러한 점에서, SMU는 트랜지스터 및 집적회로 증폭기와 같은 고속 디바이스(1 ㎒보다 높은 속도)를 시험하기 위해 이용되는 경우가 많다. 트랜지스터의 DC I/V(전류/전압) 곡선 및 RF 증폭기의 IDDQ 측정은 이들 디바이스 상에서 시행되는 흔한 시험이다. 기호 IDDQ는 2가지의 의미를 갖는다. IDDQ는 흔히 대기 공급 전류(quiescent supply current)를 지칭하기 위해 이용되고, 또한 대기 공급 전류(IDDQ) 측정을 행하는 것을 기반으로 하는 시험 방법을 지칭하기 위해서도 이용될 수 있다. 그러므로, 시험 방법으로서의 IDDQ는 피시험 디바이스(DUT)의 대기 공급 전류를 측정하는 것을 기반으로 하는 시험 방법이다.
각각의 이들 디바이스는 공통적으로 한 가지 사항, 즉 이득을 가지며, 이것은 이들 디바이스를 사용하거나 시험할 때에 몇몇의 특별한 주의가 취해져야 한다는 것을 나타낸다. 당해 기술 분야에 널리 공지된 바와 같이, 이득을 갖는 임의의 디바이스는 증폭기 이득이 1보다 큰 동안에는 출력이 제로 위상으로 입력에 역으로 커플링하도록 허용되는 경우에 발진할 수도 있다. 이들 고속 증폭기가 자신의 의도된 응용기기에 사용될 때에는, 출력이 위상 정렬 딜레이로 입력에 역으로 커플링하지 않도록 주의가 취해져야 한다. 또한, 초고속 증폭기의 경우에, 이들 디바이스의 입력 및 출력 라인이 적절하게 종단되어 반사(reflection)를 방지하도록 하기 위해 추가의 주의가 취해져야 한다. 증폭기 출력으로부터의 반사는 증폭기 입력에 커플링하여, 증폭기가 발진하게 할 수 있다. 이 경우, 반사는 증폭기의 출력으로부터의 에너지를 증폭기의 입력에 커플링하여, 아래에 설명되는 바와 같이 제로 위상 상태(zero phase condition)를 발생할 수 있다.
트랜지스터 및 증폭기와 같은 이전의 고속 디바이스는 통상적으로 기다란 바나나 케이블 또는 3축 케이블로 SMU에 접속된다. 각각의 경우에, 기다란 케이블(전송 라인)은 적절하게 종단되지도 않고, 원하지 않은 발진을 제거하기 위해 정확한 RF 임피던스를 갖지도 않는다. 그 결과, 다수의 고속 디바이스는 기본적인 I/V 측정이 위에 설명한 방식으로 시도될 때에 발진할 것이다.
이들 3축 케이블은 동축 케이블과 유사한 타입의 전기 케이블이지만, 여분의 절연층 및 제2 도전 피복(conducting sheath)이 추가되어 있다. 그러므로, 3축 케이블은 동축 케이블보다 더 큰 대역폭 및 간섭 차단(rejection of interference)을 제공할 수 있다. 3축 케이블은 내부 전도체로부터 외측 쉘(shell)까지 약 100Ω의 임피던스를 나타내는 것이 이상적이다.
이러한 원하지 않은 격리를 완화시키기 위한 이전의 공지 방법 및 시스템은 SMU에 대한 Hi 및 Sense Hi 입력 접속을 위한 "가드(guard)"를 제공하기 위해 3축 케이블의 내부 실딩을 요구한다. 보호 주파수(guard frequency)는 SMU가 "가드 링 발진기(guard-ring oscillator)"로서 지칭되는 전술한 원하지 않은 상태로 인해 발진하는 것을 방지하기 위해 SMU 루프 클로져(closure)의 상당히 아래로 롤오프된다(rolled-off). 저항기로 케이블 가드를 구동함으로써 그 이상의 분기된 가드가 달성된다. 저항성 가드는 가드가 고주파수에서 "플로트(float)"할 수 있도록 하는 주파수로 롤오프할 것이다. 그 결과, 3축 케이블에서의 이 내부 실딩 또는 "가드 전도체"는 가드 롤-오프 주파수 위에서뿐만 아니라 모든 주파수에 대해 3축 케이블의 내부 실딩과 외부 실딩 간의 자신의 위치에 따라 적정한 RF 전압을 보장할 것이다.
이에 따라, 원하지 않은 발진을 감소시키거나 제거할 수 있는 고속 RF 디바이스의 시험에 관한 개선이 요망된다.
개시된 기술의 실시예들은, 전반적으로, DC 측정 경로가 또한 적절하게 종단된 RF 경로처럼도 동작할 수 있는 RF 시험 시스템을 포함한다. 이 목표를 달성하는 것은, HI, LO 및 Sense HI 전도체의 출력이 주파수 선택 방식(frequency selective manner)으로 종단되어, 이러한 종단이 SMU DC 측정에 영향을 주지 않도록 하는 것을 요구한다. 반사를 제거하기 위해 적절하게 종단될 뿐만 아니라 모든 SMU 입력/출력 임피던스가 제어될 때, 고속 디바이스는, 기기가 기기 간에(from instrument-to-instrument) 높은 격리를 유지하는 한(디바이스의 게이트와 드레인에 대해 또는 입력과 출력에 대해 별도의 기기가 사용됨), 디바이스 시험 동안 더 이상 발진하지 않을 것이다.
본 발명의 전술한 목적, 특징 및 장점과 기타 목적, 특징 및 장점은 첨부 도면을 참조하여 이루어지는 이하의 상세한 설명으로부터 더욱 쉽게 명백하게 될 것이다.
도 1은 본 발명의 기술의 특정 실시예에 따른 SMU RF 트랜지스터 안정성 구성의 제1 실시예에 대한 블록도이다.
도 2는 도 1에 도시된 SMU RF 트랜지스터 안정성 구성의 일례에 대한 개략도이다.
개시된 RF 시험 방법은 도면과 관련한 이하의 상세한 설명의 검토를 통해 더 명확하게 이해될 것이다. 상세한 설명 및 도면은 단지 본 명세서에 개시된 다양한 발명의 예를 제공할 뿐이다. 당업자는 개시된 예가 본 명세서에 설명된 본 발명의 범위에서 벗어나지 않고서도 변화되거나, 수정되거나, 변경될 수 있다는 것을 이해할 것이다. 그러나, 상이한 응용 및 설계를 고려하여 다수의 변형예가 상정되지만, 개시를 간결하게 하기 위해 이러한 각각의 상정된 변형예의 모두가 이하의 상세한 설명에서 개별적으로 설명되지는 않는다.
이하의 상세한 설명 전반에 걸쳐, 다양한 RF 시험 방법의 예가 제공된다. 그 예에서의 관련 특징부는 다른 예에서와 동일할 수도 있고, 유사할 수도 있고, 또는 상이할 수도 있다. 개시를 간결하게 하기 위해, 관련 특징부는 각각의 예에서 중복하여 설명되지 않을 것이다. 그 대신, 관련 특징부 명칭의 이용을 통해, 관련 특징부 명칭을 갖는 특징부가 이전에 설명된 예에서의 관련 특징부와 유사한 것일 수 있다는 것을 이해하게 될 것이다. 주어진 예에 특정되는 특징부는 그 특정 예에서 설명될 것이다. 주어진 특징부가 임의의 소정의 도면 또는 예에서의 관련 특징부의 구체적인 묘사와 동일하거나 유사할 필요는 없다는 것을 이해하여야 한다.
도 1을 참조하여, 이하에서는 SMU RF 트랜지스터 안정성 구성 시스템(10) 및 방법의 제1 예의 블록도를 설명할 것이다. 시스템(10)은 피시험 디바이스(DUT)(12), 제1 세트의 3개 이상의 시험 포인트(44, 46, 48)를 갖는 제1 SMU(14), 제1 세트의 3축 케이블(49, 56, 64), DUT(12)에 연결된 노드(70, 72, 74)의 세트, 제2 세트의 3개 이상의 시험 포인트(144, 146, 148)를 갖는 제2 SMU(114), 및 제2 세트의 3축 케이블(149, 156, 164)을 포함한다.
도 2에 도시된 바와 같이, 제1 세트의 3축 케이블(49, 56, 64)의 각각은 적어도 중앙 신호 전도체(50, 60, 66), 외부 실딩(54, 62, 68) 및 중앙 전도체(52, 58, 67)를 각각 포함한다. 유사하게, 제2 세트의 3축 케이블(149, 156, 164)의 각각은 적어도 중앙 신호 전도체(150, 160, 166), 외부 실딩(154, 162, 168) 및 중앙 전도체(152, 158, 167)를 각각 포함한다. 시스템(10)은 SMU의 입력과 출력 사이의 감소된 간섭으로 RF DUT의 I/V 특성의 측정을 허용하는 케이블 상호접속 방법을 제공하도록 기능한다.
도 2에 도시된 예에서는, SMU 114가 SMU 14와 동일하게 구성되므로, 방법 및 시스템(10)은 SMU 14 및 이 SMU 14와 3축 케이블(49, 56, 64)의 접속에 대해서만 설명된다. 이해를 용이하게 하기 위해 그리고 SMU 14와 SMU 114를 언급할 때에, SMU 114에 대한 미러링된 부품의 각각은 대응하는 SMU 14 도면부호에서 100씩 증가된 도면부호로 표시되어 있다(예컨대, SMU 14는 SMU 114와 동일하고, 제1 가드 저항기 26은 제1 가드 저항기 126과 동일하고, 등등). 본 명세서에서 설명되는 저항기 및 커패시터의 각각의 값은 괄호 안의 삽입구 형태로 제공될 것이지만, 이들 값은 제공된 부품에 대한 값의 세트의 단지 일례에 불과하다. 따라서, 시스템(10)의 다른 예는 본 명세서에 설명되는 저항기 및 커패시터의 각각에 대해 다수의 다른 세트의 값을 포함할 수도 있다. 또한, DUT(12)는 본 예에서는 바이폴라 트랜지스터로 도시되어 있지만, 다른 시스템 예에서는 임의의 3-단자 디바이스이어도 된다.
도 2에서 알 수 있는 바와 같이, SMU(14)는 HI 입력 단자(16), Sense HI 입력 단자(18) 및 LO 입력 단자(20)를 더 포함한다. HI 입력 단자(16)는 제1 종단 저항기(22)(50Ω)를 제1 가드 커패시터(24)(50㎊) 및 제2 가드 커패시터(28)(150㎊)와 직렬로 LO 입력 단자(20)에 제공함으로써 차단 주파수(CUTOFF frequency) 위에서 RF 종단되며, 그라운딩 커패시터(38)(100㎊)를 통해 단자 접지(42)에 접지된다. 이에 부가하여, HI 입력 단자(16)는 또한 시험 포인트(44)를 통해 3축 케이블(49)에 전기 접속된다. 3축 케이블(49)의 중앙 신호 전도체(50)가 HI 입력 단자(16)와 전기 접속된다는 것에 유의하여야 한다. 3축 케이블(49)의 중앙 신호 전도체(50)는 또한 노드(70)를 통해 DUT(12)의 베이스에 전기 접속된다.
유사하게, Sense HI(S+) 입력 단자(18)는 제2 종단 저항기(30)(50Ω)를 제3 가드 커패시터(32)(50㎊) 및 제4 가드 커패시터(36)(150㎊)와 직렬로 LO 입력 단자(20)에 제공함으로써 차단 주파수 위에서 RF 종단되며, 그라운딩 커패시터(38)(100㎊)를 통해 단자 접지(42)에 접지된다. 이에 부가하여, Sense HI 입력 단자(18)는 또한 시험 포인트(46)를 통해 3축 케이블(56)에 전기 접속된다. 3축 케이블(56)의 중앙 신호 전도체(60)가 HI 입력 단자(18)와 전기 접속된다는 것에 유의하여야 한다. 3축 케이블(56)의 중앙 신호 전도체(60)는 또한 노드(70)를 통해 DUT(12)의 베이스에 전기 접속된다.
제1 종단 저항기(22)와 이것의 가드 커패시터(24) 및 제2 종단 저항기(30)와 이것의 가드 커패시터(32) 양자 모두가 차단 주파수 아래의 모든 주파수에 대해서는 자신의 각각의 가드 저항기(26, 34)로 "가드 아웃(guarded out)"된다. 가드 저항기(26, 34) 및 모든 가드 커패시터(24, 28, 32, 36)는, DC 가드가 차단 주파수 아래에서만 작동하여, 차단 주파수 위에서는 HI 입력 단자(16) 및 Sense HI 입력 단자(18)가 적절하게 RF 종단되도록 설계된다. 또한, 3축 케이블(49, 56, 64)의 외부 실딩(54, 62, 68)은 함께 전기 접속되고, 단자 접지(42)에서 어쓰 접지된다(earth grounded). 이들 접속은 개시된 실시예에 대한 적절한 종단을 유지하기 위해 요구된다.
LO 입력 단자(20)는 위에서 설명한 바와 같이 HI 입력 단자(16) 및 Sense HI 입력 단자(18) 양자 모두에 전기 접속될뿐만 아니라 3축 케이블(64)의 중앙 신호 전도체(66)에 전기 접속된다. 또한, 3축 케이블(64)의 중앙 전도체(67)는 LO 입력 단자(20)에 전기 접속되는 한편, 3축 케이블(64)의 중앙 신호 전도체(66)는 노드(74)를 통해 DUT(12)의 에미터에 전기 접속되며, 이 노드(74)는 또한 3축 케이블(164)의 중앙 신호 전도체(166)에 전기 접속된다.
제3 가드 저항기(40)(20㏀)는 3축 케이블(49)의 중앙 전도체(52) 및 3축 케이블(56)의 중앙 전도체(58)를 통해 이들 3축 케이블(49, 56)에 전기 접속된다. 가드 저항기(40)는 가드 저항기(26, 34)와 동일한 방식으로 기능하며, 이것은 각각 HI 입력 단자(16) 및 Sense HI 입력 단자(18) 상에 어떠한 전압이 있는지를 확인하고 이들을 각각의 가드 입력 단자에서 동일한 전압에 있도록 하기 위해 3개의 가드 입력 단자(도시되지 않은 연산 증폭기(op amp) 회로)의 각각에서 연산 증폭기를 이용할 것이다. 그러므로, 예를 들어, 차단 주파수 아래의 주파수에서는, DC 가드가 유효하게 되지만, 차단 주파수 위의 주파수에 대해서는 DC 가드가 이루어지지 않을 것이며, HI 입력 단자(16) 및 Sense HI 입력 단자(18) 양자 모두가 접지 단자(42)에 적절하게 종단될 것이다.
본 시스템(10)은 전술한 바와 같이 I/V 측정(차단 주파수 아래의 주파수) 및 RF 측정(차단 주파수 위의 주파수)에 적합하다는 것에 유의하여야 한다. 각각의 SMU에 대한 차단 주파수가 내부 부품에 대한 값 때문에 변할 수도 있지만, 차단 주파수에 대한 최적의 값은 부분적으로는 측정 대역폭뿐만 아니라 DUT를 적절하게 종단되도록 하고 안정화되도록 하기 위해 요구되는 RF 주파수에 좌우된다. 그러나, 대체적으로, 차단 주파수는 가능한 한 낮게 설계되어야 하며, 이것은 통상적으로는 측정 대역폭 바로 위의 주파수이다. 고분해능 I/V 측정을 위해서는, 차단 주파수를 I/V 측정 바로 위의 3 ㎑와 6 ㎑ 사이로 하는 것이 보편적일 것이다. 예컨대, 제공된 개시 실시예에서, 차단 주파수는 약 3,538 ㎐이며, 이 주파수는 그 아래에서 대부분의 I/V 측정이 이루어지는 주파수이다. 이와 달리, 다른 방법은 앞서 언급한 3∼6 ㎑의 범위 내의 차단 주파수를 가질 수도 있다.
도 2에 도시된 바와 같이, 본 실시예는 DUT(12)의 에미터가 3축 케이블(64)의 중앙 신호 전도체(66) 및 그라운딩 커패시터(38)를 통해 접지 단자(42)에 공통 접속되는 공통-에미터 구성의 DUT(12)의 상호접속을 개시하고 있다. 이와 달리, 다른 예에서, DUT는 공통-베이스 또는 공통-콜렉터 구성으로 상호접속될 수도 있다. 또한, 본 실시예에서의 DUT는 NPN 트랜지스터인 것으로 보이지만, 다른 예에서는 DUT가 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET), 연산 증폭기, 또는 임의의 3-단자 개별 디바이스이어도 된다.
도시된 실시예를 참조하여 본 발명의 원리를 설명하고 예시하였으나, 도시된 실시예를 본 발명의 원리를 벗어나지 않으면서 구성 및 세부 사항에 있어 수정할 수 있고, 임의의 원하는 방식으로 조합할 수 있음을 이해할 것이다. 그리고 전술한 논의는 특정 실시예에 집중되어 있지만, 다른 구성이 고려될 수 있다. 특히, "본 발명의 실시예에 따른" 등과 같은 표현이 본 명세서에서 사용되었지만, 이러한 구문은 일반적으로 실시예 가능성을 언급하기 위한 것일 뿐, 본 발명을 특정 실시예 구성으로 한정하기 위한 것은 아니다. 본 명세서에서 사용되는 이러한 용어들은 다른 실시예에 조합 가능한 동일하거나 또는 상이한 실시예를 언급하는 것일 수도 있다.
따라서, 본 명세서에서 설명된 실시예에 대한 매우 다양한 변형을 고려하면, 이러한 상세한 설명 및 첨부된 자료는 단지 예시를 위한 것이고, 본 발명의 범위를 제한하는 것으로 생각되어서는 안 된다. 그러므로, 본 발명으로 청구하고자 하는 것은 이하의 청구범위와 그 등가물의 범위 및 사상 내에 들어갈 수 있는 이러한 모든 변형예이다.

Claims (16)

  1. 피시험 디바이스(DUT)를 시험하는 방법에 있어서,
    3개 이상의 시험 포인트(test point)를 포함하는 제1 소스 측정 유닛(SMU)을 제1 세트의 3개 이상의 3축 케이블에 접속하는 단계로서, 각각의 상기 3축 케이블이 적어도 중앙 신호 전도체, 외부 실딩, 중앙 전도체, 및 접지 단자를 가지며, 각각의 상기 3개 이상의 시험 포인트가 상기 제1 세트의 3축 케이블의 각각의 케이블의 상기 중앙 신호 전도체의 제1 단부에 각각 접속되고, 상기 제1 세트의 3축 케이블의 각각의 상기 외부 실딩이 상기 접지 단자에 함께 전기 접속되는, 접속하는 단계;
    각각의 상기 제1 세트의 3축 케이블의 제2 단부를 상기 피시험 디바이스의 노드의 세트에 접속하는 단계;
    3개 이상의 시험 포인트를 포함하는 제2 SMU를 제2 세트의 3개 이상의 3축 케이블에 접속하는 단계로서, 각각의 상기 제2 세트의 3축 케이블이 중앙 신호 전도체, 외부 실딩, 중앙 전도체, 및 접지 단자를 가지며, 각각의 상기 3개 이상의 시험 포인트가 상기 제2 세트의 3축 케이블의 각각의 케이블의 상기 중앙 신호 전도체의 제1 단부에 각각 접속되고, 상기 제2 세트의 3축 케이블의 각각의 상기 외부 실딩이 상기 접지 단자에 함께 전기 접속되는, 접속하는 단계; 및
    각각의 상기 제2 세트의 3축 케이블을 상기 피시험 디바이스의 노드의 세트에 접속하는 단계를 포함하며,
    상기 제1 세트의 3축 케이블과 상기 제2 세트의 3축 케이블 양자 모두의 상기 외부 실딩이 함께 전기 접속되고, 자신의 각각의 접지 단자에 전기 접속되는,
    피시험 디바이스의 시험 방법.
  2. 제1항에 있어서,
    각각의 상기 제1 SMU 및 상기 제2 SMU는, 상기 제1 세트의 3축 케이블 및 상기 제2 세트의 3축 케이블의 각각의 외부 실딩이 전기 접속되는 새시 접지 단자(chassis ground terminal)를 포함하는, 피시험 디바이스의 시험 방법.
  3. 제1항에 있어서,
    상기 제1 SMU 및 상기 제2 SMU는 각각 제1 입력 단자, 제2 입력 단자 및 제3 입력 단자를 포함하며,
    상기 제1 입력 단자는 제1 시험 포인트에 전기 접속되며,
    상기 제1 입력 단자에 직렬로 전기 접속되는 제1 종단 저항기와,
    상기 제1 종단 저항기에 직렬로 전기 접속되는 제1 가드 커패시터 및 제2 가드 커패시터와,
    상기 제1 가드 커패시터 및 제2 가드 커패시터에 전기 접속되는 제1 가드 저항기와,
    자신의 각각의 접지 단지에 직렬로 전기 접속되는 그라운딩 커패시터를 포함하며,
    상기 제2 입력 단자는 제2 시험 포인트에 전기 접속되며,
    상기 제2 입력 단자에 직렬로 전기 접속되는 제2 종단 저항기와,
    상기 제2 종단 저항기에 직렬로 전기 접속되는 제3 가드 커패시터 및 제4 가드 커패시터와,
    상기 제3 가드 커패시터 및 상기 제4 가드 커패시터에 전기 접속되는 제2 가드 저항기를 포함하며,
    상기 제3 입력 단자는 상기 제1 입력 단자, 상기 제2 입력 단자, 및 제3 시험 포인트에 전기 접속되며, 상기 제3 입력 단자는 또한 상기 그라운딩 커패시터 및 자신의 각각의 접지 단자에 전기 접속되는,
    피시험 디바이스의 시험 방법.
  4. 제3항에 있어서,
    상기 제1 입력 단자는 Hi 신호 입력을 수신하도록 구성되는, 피시험 디바이스의 시험 방법.
  5. 제3항에 있어서,
    상기 제2 입력 단자는 Sense Hi 신호 입력을 수신하도록 구성되는, 피시험 디바이스의 시험 방법.
  6. 제3항에 있어서,
    상기 제3 입력 단자는 Lo 신호 입력을 수신하도록 구성되는, 피시험 디바이스의 시험 방법.
  7. 제1항에 있어서,
    상기 피시험 디바이스는 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET), 연산 증폭기, 또는 3-단자 개별 디바이스인, 피시험 디바이스의 시험 방법.
  8. 제1항에 있어서,
    상기 피시험 디바이스는 공통-에미터 구성으로 상기 제1 세트의 3축 케이블 및 상기 제2 세트의 3축 케이블에 전기 접속되는, 피시험 디바이스의 시험 방법.
  9. 제1항에 있어서,
    상기 피시험 디바이스는 공통-베이스 구성으로 상기 제1 세트의 3축 케이블 및 상기 제2 세트의 3축 케이블에 전기 접속되는, 피시험 디바이스의 시험 방법.
  10. 제1항에 있어서,
    상기 피시험 디바이스는 공통-콜렉터 구성으로 상기 제1 세트의 3축 케이블 및 상기 제2 세트의 3축 케이블에 전기 접속되는, 피시험 디바이스의 시험 방법.
  11. 제1항에 있어서,
    각각의 상기 제1 SMU 및 상기 제2 SMU는 제1 시험 포인트에 전기 접속되는 각각의 제1 입력을 가지며, 각각의 SMU는 제1 종단 저항기에 전기 접속되는 각각의 제1 입력 단자를 가지며, 각각의 SMU의 종단 저항기가 50Ω 이상의 저항을 갖는, 피시험 디바이스의 시험 방법.
  12. 제1항에 있어서,
    상기 제1 세트의 3축 케이블 및 상기 제2 세트의 3축 케이블은 100Ω 이상의 임피던스를 갖는, 피시험 디바이스의 시험 방법.
  13. 제1항에 있어서,
    각각의 SMU는, 제1 3축 케이블 및 제2 3축 케이블의 중앙 전도체에 전기 접속되는 제3 가드 저항기를 각각 더 포함하는, 피시험 디바이스의 시험 방법.
  14. 피시험 디바이스(DUT)를 시험하는 시스템에 있어서,
    제1 세트의 3개 이상의 3축 케이블에 접속되는 3개 이상의 시험 포인트를 포함하며, 각각의 상기 3축 케이블이 적어도 중앙 신호 전도체, 외부 실딩, 중앙 전도체, 및 제1 접지 단자를 가지며, 각각의 상기 3개 이상의 시험 포인트가 상기 제1 세트의 3축 케이블의 각각의 케이블의 상기 중앙 신호 전도체의 제1 단부에 각각 접속되며, 상기 제1 세트의 3축 케이블의 각각의 상기 외부 실딩이 함께 전기 접속되고, 상기 제1 접지 단자에 전기 접속되는, 제1 소스 측정 유닛(SMU);
    각각의 상기 제1 세트의 3축 케이블의 제2 단부 및 상기 피시험 디바이스에 접속된 노드의 세트;
    제2 세트의 3개 이상의 3축 케이블에 접속되는 3개 이상의 시험 포인트를 포함하며, 각각의 상기 제2 세트의 3축 케이블이 중앙 신호 전도체, 외부 실딩, 중앙 전도체, 및 제2 접지 단자를 가지며, 각각의 상기 3개 이상의 시험 포인트가 상기 제2 세트의 3축 케이블의 각각의 케이블의 상기 중앙 신호 전도체의 제1 단부에 각각 접속되고, 상기 제2 세트의 3축 케이블의 각각의 상기 외부 실딩이 함께 전기 접속되고, 상기 제2 접지 단자에 전기 접속되는, 제2 SMU; 및
    상기 노드의 세트 및 상기 피시험 디바이스에 접속되는 제2 세트의 3축 케이블의 각각의 케이블의 제2 단부
    를 포함하며,
    상기 제1 세트의 3축 케이블과 상기 제2 세트의 3축 케이블 양자 모두의 상기 외부 실딩이 자신의 각각의 상기 제1 접지 단자와 상기 제2 접지 단자에 전기 접속되는,
    피시험 디바이스의 시험 시스템.
  15. 제14항에 있어서,
    각각의 상기 제1 SMU 및 상기 제2 SMU는, 제1 및 제2 3축 케이블의 각각의 외부 실딩이 전기 접속되는 새시 접지 단자를 포함하는, 피시험 디바이스의 시험 시스템.
  16. 제14항에 있어서,
    상기 피시험 디바이스는 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET), 연산 증폭기, 또는 3-단자 개별 디바이스인, 피시험 디바이스의 시험 시스템.
KR1020130142216A 2013-02-01 2013-11-21 Smu rf 트랜지스터 안정성 구성 KR20140099423A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361759987P 2013-02-01 2013-02-01
US61/759,987 2013-02-01
US13/901,430 US9335364B2 (en) 2013-02-01 2013-05-23 SMU RF transistor stability arrangement
US13/901,430 2013-05-23

Publications (1)

Publication Number Publication Date
KR20140099423A true KR20140099423A (ko) 2014-08-12

Family

ID=50097546

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130142216A KR20140099423A (ko) 2013-02-01 2013-11-21 Smu rf 트랜지스터 안정성 구성

Country Status (7)

Country Link
US (1) US9335364B2 (ko)
EP (1) EP2762906A3 (ko)
JP (1) JP6552154B2 (ko)
KR (1) KR20140099423A (ko)
CN (1) CN103969566B (ko)
RU (1) RU2645129C2 (ko)
TW (1) TWI608240B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9983228B2 (en) * 2014-09-24 2018-05-29 Keithley Instruments, Llc Triaxial DC-AC connection system
US10782348B2 (en) * 2017-03-10 2020-09-22 Keithley Instruments, Llc Automatic device detection and connection verification

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4888548A (en) * 1988-03-31 1989-12-19 Hewlett-Packard Company Programmatically generated in-circuit test of digital to analog converters
JPH0720172A (ja) * 1993-06-30 1995-01-24 Yokogawa Hewlett Packard Ltd 回路定数・材料特性測定装置
JP3442822B2 (ja) 1993-07-28 2003-09-02 アジレント・テクノロジー株式会社 測定用ケーブル及び測定システム
JPH1082837A (ja) * 1996-09-06 1998-03-31 Advantest Corp Ｌｓｉ試験装置
US20040123994A1 (en) * 2002-12-30 2004-07-01 Hohenwater Gert K. G. Method and structure for suppressing EMI among electrical cables for use in semiconductor test system
JP4887280B2 (ja) * 2004-03-05 2012-02-29 クウォリタウ・インコーポレーテッド 半導体素子試験用の２チャンネルソース測定ユニット
JP2005321379A (ja) * 2004-04-07 2005-11-17 Agilent Technol Inc 半導体特性測定装置の統合接続装置およびケーブルアセンブリ
JP2005300495A (ja) * 2004-04-16 2005-10-27 Agilent Technol Inc 半導体特性測定装置および接続装置
JP2006208113A (ja) * 2005-01-26 2006-08-10 Sealive Inc 電線識別装置
JP2007024718A (ja) * 2005-07-19 2007-02-01 Agilent Technol Inc 半導体特性測定装置の制御方法および制御プログラム
US7388366B2 (en) * 2006-02-03 2008-06-17 Keithley Instruments, Inc. Test system connection system with triaxial cables
CN101405607A (zh) * 2006-03-20 2009-04-08 英富康公司 用于微电子等离子体处理工具的高性能微型射频传感器
US8067718B2 (en) * 2006-05-04 2011-11-29 Tektronix, Inc. Method and apparatus for probing
US8278936B2 (en) * 2007-11-23 2012-10-02 Evan Grund Test circuits and current pulse generator for simulating an electrostatic discharge
US20090267634A1 (en) * 2008-04-25 2009-10-29 Agilent Technologies, Inc. Switch Module for Semiconductor Characteristic Measurement and Measurement Method of Semiconductor Characteristics
US8319503B2 (en) * 2008-11-24 2012-11-27 Cascade Microtech, Inc. Test apparatus for measuring a characteristic of a device under test
US8456173B2 (en) * 2009-09-30 2013-06-04 Tektronix, Inc. Signal acquisition system having probe cable termination in a signal processing instrument
US8717053B2 (en) * 2011-11-04 2014-05-06 Keithley Instruments, Inc. DC-AC probe card topology

Also Published As

Publication number Publication date
US9335364B2 (en) 2016-05-10
TW201432273A (zh) 2014-08-16
TWI608240B (zh) 2017-12-11
EP2762906A2 (en) 2014-08-06
CN103969566B (zh) 2018-05-08
EP2762906A3 (en) 2017-12-20
US20140218064A1 (en) 2014-08-07
RU2014103467A (ru) 2015-08-27
CN103969566A (zh) 2014-08-06
JP6552154B2 (ja) 2019-07-31
JP2014149298A (ja) 2014-08-21
RU2645129C2 (ru) 2018-02-15

Similar Documents

Publication Publication Date Title
US6856126B2 (en) Differential voltage probe
JP5080459B2 (ja) 広帯域能動／受動差動信号プローブ
JP6222916B2 (ja) Ｄｃ−ａｃプローブ・カード
US7518385B2 (en) Probe using high pass ground signal path
Hewson et al. An improved Rogowski coil configuration for a high speed, compact current sensor with high immunity to voltage transients
KR20140099423A (ko) Smu rf 트랜지스터 안정성 구성
JP7053969B1 (ja) Ｉｃのノイズ耐量検出装置、ｉｃのノイズ耐量検出方法、およびｉｃの内部インピーダンス測定方法
JP2945015B2 (ja) 直流バイアス印加装置
US8963559B2 (en) Variable impedance device
US7633308B1 (en) Combined pulse and DC test system
JP2007327791A (ja) Ｆｅｔ特性測定装置
US9983228B2 (en) Triaxial DC-AC connection system
US7855544B1 (en) AC low current probe card
JP2012013446A (ja) ピンエレクトロニクス回路およびそれを用いた試験装置
McKay et al. Switch branch in trap-rich RFSOI with 84 dBm off-state IP3
Bickley Measurement of transistor characteristic frequencies in the 20–1000 Mc/s range
Wang et al. High Bandwidth Differential Voltage Probe for Accurate Switching Characterization of WBG Devices
CN110967536A (zh) 具有保护驱动电路的源测量单元
Harlacher et al. Common mode voltage measurements comparison for CISPR 22 conducted emissions measurements
KR20170121044A (ko) 프로브 카드
Hall et al. CISPR 22: 1997 conducted emission on telecom ports products pass/fail depending on test method
JP2001074792A (ja) 二端子トリオ測定装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid