KR20140096634A - 정전기 방지 회로 및 이를 포함하는 표시 장치 - Google Patents

정전기 방지 회로 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20140096634A
KR20140096634A KR1020130009434A KR20130009434A KR20140096634A KR 20140096634 A KR20140096634 A KR 20140096634A KR 1020130009434 A KR1020130009434 A KR 1020130009434A KR 20130009434 A KR20130009434 A KR 20130009434A KR 20140096634 A KR20140096634 A KR 20140096634A
Authority
KR
South Korea
Prior art keywords
electrode
clock signal
circuit
transistor
doped region
Prior art date
Application number
KR1020130009434A
Other languages
English (en)
Other versions
KR102000738B1 (ko
Inventor
김용재
정보용
이해연
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130009434A priority Critical patent/KR102000738B1/ko
Priority to JP2013084890A priority patent/JP2014146777A/ja
Priority to US13/957,371 priority patent/US9058770B2/en
Priority to TW102137579A priority patent/TW201430807A/zh
Priority to CN201310653295.8A priority patent/CN103972228B/zh
Priority to EP14150424.1A priority patent/EP2759874B1/en
Publication of KR20140096634A publication Critical patent/KR20140096634A/ko
Priority to US14/708,116 priority patent/US10026798B2/en
Priority to US16/036,847 priority patent/US10199450B2/en
Priority to US16/233,065 priority patent/US10461144B2/en
Application granted granted Critical
Publication of KR102000738B1 publication Critical patent/KR102000738B1/ko
Priority to US16/665,958 priority patent/US10886357B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 정전기 방지 회로와 이를 포함하는 표시 장치로서, 구체적으로 정전기 방지 회로는, 영상을 표시하는 표시부를 구동시키는 구동 회로와, 상기 구동 회로에 클록 신호를 전달하는 적어도 하나의 클록 신호 배선을 포함하는 표시 장치의 정전기 방지 회로에 있어서, 상기 정전기 방지 회로는 상기 적어도 하나의 클록 신호 배선 각각과 전기적으로 연결되는 적어도 하나의 트랜지스터, 및 상기 트랜지스터의 소스 전극 및 드레인 전극과 공통적으로 연결된 일전극 및 소정의 고정 전압이 인가되는 타전극을 포함하는 적어도 하나의 커패시터를 포함한다.

Description

정전기 방지 회로 및 이를 포함하는 표시 장치{CIRCUIT FOR PREVENTING STATIC ELECTRICITY AND DISPLAY DEVICE COMPRISING THE SAME}
본 발명은 정전기 방지 회로 및 이를 포함하는 표시 장치에 관한 것이다.
일반적으로 유기 발광 표시 장치와 같은 평판 표시 장치는 경량, 박형, 저전력구동, 풀-컬러, 고해상도 구현 등의 특징으로 인해 그 응용범위가 확대되고 있는 실정이다. 현재, 유기 발광 표시 장치는 컴퓨터, 노트북, 전화기, TV, 오디오/비디오기기 등에서 사용이 늘어가는 추세이다.
이러한 유기 발광 표시 장치는 매트릭스로 배열된 복수의 화소 각각에 인가되는 영상 데이터 신호에 따라 유기 발광 소자에 전달되는 구동 전류량을 조절하여 데이터에 따른 화상을 표시한다.
한편 표시 장치의 기판으로는 주로 유리 기판이 사용되는데, 이러한 유리 기판은 절연체이기 때문에, 패널 제조 공정 중 발생되는 정전기는 유리 기판에 대전되어 먼지 등이 쉽게 부착되어 공정 불량을 유발하기도 하며, 패널 내의 소자를 파괴할 수도 있기 때문에, 일반적으로 평판 표시 패널에는 정전기 방지 대책이 마련된다.
종래 기술로서, 표시 패널의 가장자리에 정전기 쉴드용 배선을 삽입하거나 저항을 삽입하는 방식이 있다. 또한 표시 패널을 구동시키는 전원전압을 공급하는 배선과 점등 검사 시 필요한 신호를 공급하는 배선 사이에 다이오드를 이용한 정전기 방지용 회로를 설치하는 방식이 있다.
그러나, 최근 대형 표시 패널이 주로 생산되는 추세에서는 중소형 표시 패널에 비해 공정 및 모듈 시 현저하게 정전기 발생이 많이 일어나게 된다. 따라서 종래의 기술과 같이 정전기 쉴드용 배선이나 저항을 이용하는 것만으로는 대형 표시 패널의 정전기 방지를 막기에 한계가 있다. 그리고 정전기 방지용 회로를 설치하는 경우에도 정전기 발생 시 높은 전위차에 의해 정전기 방지용 회로 자체에 터짐성 데미지가 자주 발생하여 단락(쇼트)성 데미지를 입게 되고 그로 인해 표시 패널 전반의 구동에 불량이 발생하게 될 염려가 있다.
따라서, 정전기 방지용 회로의 터짐성 데미지 현상으로부터 유기 발광 표시 장치의 표시 패널의 구동 불량과 파손을 방지하면서도 대형 표시 패널의 정전기 발생을 효과적으로 막을 수 있는 표시 패널의 정전기 강건 설계에 대한 연구가 필요하다.
본 발명의 실시 예를 통해 해결하려는 과제는 표시 패널에서 정전기의 유입과 발생을 방지하여 정전기로 인한 표시 패널의 오동작, 파손, 및 표시 장치의 공정 불량을 방지하기 위한 것이다.
또한 본 발명의 과제는 대형의 표시 패널에 효과적으로 적용할 수 있는 정전기 방지용 설계 회로를 제공함으로써 표시 장치에서 정전기 유입으로 인한 구동 불량 문제를 해결하여 품질이 우수한 표시 패널을 제공한다.
상기 과제를 해결하기 위한 본 발명의 일 실시 예에 따른 정전기 방지 회로는, 영상을 표시하는 표시부를 구동시키는 구동 회로와, 상기 구동 회로에 클록 신호를 전달하는 적어도 하나의 클록 신호 배선을 포함하는 표시 장치의 정전기 방지 회로에 있어서, 상기 정전기 방지 회로는 상기 적어도 하나의 클록 신호 배선 각각과 전기적으로 연결되는 적어도 하나의 트랜지스터, 및 상기 트랜지스터의 소스 전극 및 드레인 전극과 공통적으로 연결된 일전극 및 소정의 고정 전압이 인가되는 타전극을 포함하는 적어도 하나의 커패시터를 포함한다.
상기 적어도 하나의 클록 신호 배선 각각은 게이트 금속 배선을 통해 상기 적어도 하나의 트랜지스터 각각의 게이트 전극과 연결된다. 그러나 이에 제한되는 것은 아니고, 상기 클록 신호 배선과 상기 트랜지스터의 게이트 전극을 전기적으로 연결시키는 구성이 가능하다.
상기 트랜지스터는, 반도체 불순물로 도핑된 소정의 불순물 도핑 영역과 상기 반도체 불순물로 도핑되지 않은 진성 반도체 영역을 포함하는 반도체층과, 게이트 절연층을 사이에 두고 상기 반도체층 상부에 형성된 게이트 전극층을 포함한다. 이때, 상기 적어도 하나의 클록 신호 배선을 통해 유입되는 정전기 전류는 상기 트랜지스터의 게이트 절연층을 오픈시키거나 쇼트시킨다.
상기 반도체층의 불순물 도핑 영역은, 제1 불순물 도핑 영역, 및 상기 제1 불순물 도핑 영역과 대향하여 형성되고, 상기 게이트 전극층과 중첩되지 않는 영역에서 상기 제1 불순물 도핑 영역과 전기적으로 연결되는 제2 불순물 도핑 영역을 포함한다.
그리고 상기 게이트 절연층이 쇼트되는 경우에, 상기 반도체층의 불순물 도핑 영역과 전기적으로 연결된 일전극을 포함하는 커패시터에 상기 유입된 정전기 전류가 축적될 수 있다.
한편 상기 목적을 달성하기 위한 본 발명의 다른 일 실시 예에 따른 표시 장치는 복수의 화소를 포함하고, 상기 복수의 화소 각각이 영상 데이터 신호에 따른 데이터 전압에 따라 발광하여 영상을 표시하는 표시부, 상기 표시부를 구동시키는 구동 회로부, 상기 구동 회로부에 클록 신호를 전달하는 적어도 하나의 클록 신호 배선, 및 상기 적어도 하나의 클록 신호 배선 각각과 전기적으로 연결되는 적어도 하나의 트랜지스터, 및 상기 트랜지스터의 소스 전극 및 드레인 전극과 공통적으로 연결된 일전극 및 소정의 고정 전압이 인가되는 타전극을 포함하는 적어도 하나의 커패시터를 포함하는 정전기 방지 회로를 포함한다.
이때 상기 정전기 방지 회로는 상기 적어도 하나의 클록 신호 배선과 상기 구동 회로부 사이에 구비될 수 있다.
그리고 상기 적어도 하나의 클록 신호 배선 각각은 게이트 금속 배선을 통해 상기 정전기 방지 회로의 트랜지스터 각각의 게이트 전극과 연결될 수 있다.
상기 트랜지스터는, 반도체 불순물로 도핑된 소정의 불순물 도핑 영역과 상기 반도체 불순물로 도핑되지 않은 진성 반도체 영역을 포함하는 반도체층과, 게이트 절연층을 사이에 두고 상기 반도체층 상부에 형성된 게이트 전극층을 포함하고, 상기 커패시터의 일전극은 상기 불순물 도핑 영역과 전기적으로 연결될 수 있다.
상기 트랜지스터의 게이트 절연층은 적어도 하나의 클록 신호 배선을 통해 유입되는 정전기 전류에 의해 오픈되거나 쇼트되는 것을 특징으로 한다.
상기 게이트 절연층이 쇼트되는 경우에, 상기 반도체층의 불순물 도핑 영역과 전기적으로 연결된 일전극을 포함하는 커패시터에 상기 유입된 정전기 전류가 축적될 수 있다.
본 발명에 따르면 표시 패널로 정전기의 유입과 발생을 방지하여 정전기로 인한 표시 패널의 오동작, 파손, 및 표시 장치의 공정 불량을 방지할 수 있다.
또한 기존의 정전기 방지 중소형 표시 패널보다 정전기 발생이 더욱 빈번한 대형 표시 패널에 효과적으로 적용할 수 있는 정전기 방지용 설계 회로를 추가함으로써, 표시 장치에서 정전기 유입으로 인한 구동 불량 문제를 효율적으로 해결하여 품질이 우수한 표시 패널과 이러한 표시 패널을 포함하는 표시 장치를 제공할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 표시 패널의 정전기 방지 회로 구조를 개략적으로 나타낸 도면.
도 2는 본 발명의 일 실시 예에 따른 도 1의 정전기 방지 회로에서 A 부분을 나타내는 회로도.
도 3은 본 발명의 일 실시 예에 따른 도 1의 정전기 방지 회로에서 B-B'부분의 단면 구조를 확대하여 간략히 나타낸 내부 구성도.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시 예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예들에 한정되지 않는다.
본 발명의 실시 예를 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 일 실시 예에 따른 표시 패널의 정전기 방지 회로 구조를 개략적으로 나타낸 도면이다.
도 1을 참조하면 본 발명의 일 실시 예에 따른 표시 패널의 정전기 방지 회로는 표시 장치 내에 구비된다. 일 실시 예로서 정전기 방지 회로는 영상을 표시하는 복수의 화소를 포함하는 표시 패널(표시부)과 상기 표시 패널을 구동시키는 구동 회로를 포함하는 표시 장치 내에 구비된다. 구체적으로 상기 구동 회로와 상기 구동 회로에 클록 신호를 전달하는 복수의 클록 신호 배선(CL1 내지 CL4) 사이에 구비될 수 있다. 도 1에서는 복수의 클록 신호 배선의 일측에 구비되어 있다.
즉, 본 발명의 일 실시 예에 따른 정전기 방지 회로는 표시 패널에서 영상을 표시하는 복수의 화소로 구성된 화소부에 게이트 신호 또는 스캔 신호를 전달하는 구동 회로나 데이터 소스 출력 회로 등으로 소정의 클록 신호들을 전달하는 클록 신호 배선을 통해 유입되는 정전기(ESD)를 방지하기 위하여 클록 신호 배선들과 각각 전기적으로 연결될 수 있다.
도 1을 참조하면 본 발명의 일 실시 예에 따른 정전기 방지 회로는 클록 신호 배선(CL1 내지 CL4)과 각각 연결된 정전기 방지 트랜지스터 및 커패시터로 구성된다.
즉, 복수의 클록 신호를 전달하는 복수의 클록 신호 배선 각각에 적어도 하나 이상 전기적으로 연결되는 정전기 방지 트랜지스터와 상기 정전기 방지 트랜지스터의 소스 및 드레인 전극과 전기적으로 연결되는 일전극을 가지는 커패시터로 구성된다.
도 1의 실시 예에서 정전기 방지 회로는 세 개 라인의 정전기 방지 트랜지스터와 커패시터를 예시하였는데, 이에 한정되지 않으며, 복수의 클록 신호 배선에 대응하여 연결되는 정전기 방지 트랜지스터와 커패시터를 복수 개로 구성할 수 있다. 도 1에서 첫 번째 라인의 정전기 방지 트랜지스터(T1)는 동일한 층에서 서로 연결된 소스 전극(1S)과 드레인 전극(1D)을 구비하고, 그 위에 게이트 절연층(도면 미도시)을 사이에 두고 게이트 전극(1G)을 포함하고 있다. 상기 첫 번째 라인의 정전기 방지 트랜지스터(T1)의 소스 전극(1S)과 드레인 전극(1D)은 하부 쪽에서 서로 연결되어 있고, 게이트 전극(1G)이 적층되는 상부 쪽에서는 서로 이격되어 있다.
그리고 정전기 방지 트랜지스터(T1)의 게이트 전극(1G)은 대응하는 클록 신호 배선(CL3)와 게이트 금속 배선(GL1)을 통해 서로 전기적으로 연결된다. 클록 신호 배선(CL3)과 게이트 금속 배선(GL1)과 복수의 컨택홀(CH)을 통해 전기적으로 연결되고, 상기 게이트 금속 배선(GL1)은 클록 신호 배선의 일측으로 뻗어져 정전기 방지 트랜지스터(T1)의 게이트 전극(1G)과 컨택홀을 통해 전기적으로 연결된다.
또한, 정전기 방지 트랜지스터(T1)의 하부 쪽에서 서로 연결된 소스 전극(1S)과 드레인 전극(1D)은 동일한 층으로 첫 번째 라인의 커패시터(C1)의 일전극(CE1)과 연결된다. 상기 첫 번째 라인의 커패시터(C1)는 정전기 방지 트랜지스터(T1)의 소스 전극(1S) 및 드레인 전극(1D)과 연결된 일전극(CE1), 그 위에 적층된 절연층(도면 미도시), 및 그 위에 적층된 타전극(FE)로 구성된다. 도 1에 도시된 바와 같이, 상기 타전극(FE)은 하나의 도전층으로서, 정전기 방지 회로를 구성하는 모든 복수의 커패시터(C1 내지 C3)의 타전극이 된다. 상기 타전극(FE)을 통해 소정의 고정 전압이 인가되고, 정전기 방지 회로를 구성하는 복수의 커패시터의 일방 전극이 상기 고정 전압의 전압값으로 고정된다.
도 1의 실시 예에서는 상기 설명한 형태로 각 라인마다 클록 신호 배선에 대응하여 연결되는 정전기 방지 트랜지스터와 커패시터가 형성된다. 즉, 클록 신호 배선(CL2)에 정전기 방지 트랜지스터(T2)와 커패시터(C2)가 연결되고, 클록 신호 배선(CL1)에 정전기 방지 트랜지스터(T3)와 커패시터(C3)가 연결된다.
상기 클록 신호 배선(CL1 내지 CL3)과 정전기 방지 회로를 연결하는 게이트 금속 배선(GL1 내지 GL3)은 데이터 소스 출력 회로, 게이트 드라이버, 또는 스캔 드라이버 등의 구동 회로에 클록 신호를 전달하기 위하여 연결되는 금속 배선이다. 클록 신호 배선과 상기 구동 회로 사이에 이들 게이트 금속 배선(GL1 내지 GL3)과 연결된 본 발명의 정전기 방지 회로를 구성함으로써, 이들 게이트 금속 배선 중 패널 공정에서 안테나 룰(Antenna rule)을 따르지 않는 경우 해당 게이트 금속 배선과 연결된 정전기 방지 회로를 이용하여 클록 신호 배선을 통해 유입되는 정전기를 방지할 수 있다.
여기서, 안테나 룰을 따르지 않는다는 의미는 표시 패널에 신장되어 배치된 게이트 금속 배선의 면적이 상기 게이트 금속 배선과 연결된 트랜지스터의 게이트 전극 면적보다 소정의 비율 이상으로 크다는 의미이다.
본 발명의 정전기 방지 회로의 동작을 예를 들어 설명하면, 도 1에 표시한 것과 같이 클록 신호 배선(CL2)를 통해 외부에서 정전기(ESD)가 유입되었을 때 안테나 룰을 위반하는 게이트 금속 배선(GL2))에 연결된 정전기 방지 트랜지스터(T2)의 게이트 절연층을 이용하여 태움(Burnt)으로써 정전기가 표시 패널 내부의 다른 회로 소자에 전달되지 않도록 한다. 즉, 표시 패널 내부에 영상 표시의 회로 동작과 관련이 없는 트랜지스터를 추가함으로써, 복수의 클록 신호 배선 중 일부 배선을 통해 정전기가 유입되었을 때 하이 또는 로우의 정전기 전류를 추가된 정전기 방지 트랜지스터로 유도하고, 정전기 방지 트랜지스터 중 가장 막 두께가 얇은 게이트 절연층을 태워버림으로써 표시 패널의 구동 회로를 보호할 수 있다.
본 발명의 실시 예는 반드시 도 1의 형태에 제한되는 것은 아니며, 클록 신호 배선과 구동 회로를 연결하는 게이트 금속 배선에 적어도 하나 이상의 정전기 방지 회로를 형성할 수 있다.
외부에서 전달되는 정전기 전류를 정전기 방지 트랜지스터로 유도하기 위하여 도 1과 같이 정전기 방지 트랜지스터의 소스 전극 및 드레인 전극과 연결된 커패시터의 타전극(FE)은 고정 전압이 인가되어 유지된다. 정전기 유도 시에 커패시터의 양 전극 간의 쇼트를 방지하기 위하여 커패시터의 일전극은 상기 정전기 방지 트랜지스터의 소스 전극 및 드레인 전극과 연결하지만, 타전극(FE)은 고정 전압의 공급원에 연결하는 것이다.
여기서 정전기 전류를 유도하여 정전기 방지 트랜지스터의 게이트 절연층을 태운다(burnt)는 의미는 하이 또는 로우 레벨의 정전기 전류량에 따라 다를 수 있으나, 정전기 방지 트랜지스터의 게이트 절연층에 영향을 미쳐 전기적으로 오픈(open)되거나 쇼트(short)된다는 것을 의미한다.
정전기 방지 트랜지스터가 오픈되는 경우는 절선된 것과 마찬가지로 전기가 도통되지 않으므로 외부 정전기에 의하여 표시 패널 내부의 회로 소자의 동작에 어떠한 영향을 미치지 않게 된다. 또한 정전기 방지 트랜지스터가 쇼트되는 경우는 과도한 양의 전류가 정전기 방지 트랜지스터를 통과하여 흐르게 되지만, 정전기 방지 트랜지스터의 소스-드레인 전극과 연결된 커패시터의 일전극에 축적되므로, 해당 커패시터는 일전극의 정전기 전압과 타전극의 고정 전압과의 차이만큼 충전된 전압을 유지하게 된다. 이로 인해 클록 신호 배선 및 게이트 금속 배선을 경유하여 외부 정전기가 표시 패널의 내부 구동 회로에 유입되는 것을 막을 수 있다.
본 발명의 일 실시 예에 따른 도 1의 정전기 방지 회로에서 A 부분을 나타내는 회로도는 도 2에 나타내었다.
본 발명의 정전기 방지 회로는 복수의 클록 신호 배선과 각각 전기적으로 연결된 게이트 금속 배선마다 연결된 적어도 하나의 트랜지스터와 커패시터를 기본 단위로 하여 상기 기본 단위의 트랜지스터와 커패시터가 복수 개 포함된 것을 가리킨다.
따라서, 상기 A 부분은 본 발명의 일 실시 예에 따른 정전기 방지 회로의 기본 단위로서, 복수의 클록 신호 배선 중 하나의 배선(도 1에서는 CL3)에 연결된 정전기 방지 회로이다. 즉, 상기 A 부분은 도 1에서 클록 신호 배선(CL3)와 연결된 게이트 금속 배선(GL1)과 연결된 첫 번째 라인의 정전기 방지 트랜지스터(T1)와 커패시터(C1)을 포함한다.
상기 정전기 방지 트랜지스터(T1)는 상기 게이트 금속 배선(GL1)과 연결되어 이로부터 클록 신호 또는 외부에서 유입되는 정전기 전압을 인가받는 게이트 전극(1G), 제1 노드(N1)에 공통적으로 연결된 소스 전극(1S) 및 드레인 전극(1D)을 포함한다.
상기 커패시터(C1)는 상기 제1 노드(N1)에 연결된 일전극 및 고정 전압(VDH)을 전달하는 공급원에 연결되는 타전극을 포함한다.
상기 커패시터(C1)는 외부로부터 유입된 정전기 전류가 정전기 방지 트랜지스터(T1)의 게이트 전극(1G)에 유도되었을 때 상기 게이트 전극의 하부 층인 게이트 절연층이 쇼트되면 과도한 정전기 전류를 일전극에 축적한다. 그리고 타전극에 인가되는 고정 전압(VDH)와의 차이에 대응하는 전압값으로 충전하여 유지한다. 그러면, 정전기 방지 회로에서 유입된 정전기를 축적할 수 있으므로 표시 패널의 다른 회로 소자에 정전기가 영향을 주지 않게 되어 표시 장치를 정전기로부터 보호할 수 있다.
다른 경우로서, 외부로부터 유입된 정전기 전류가 정전기 방지 트랜지스터(T1)의 게이트 전극(1G)에 유도되었을 때 상기 게이트 전극의 하부 층인 게이트 절연층이 오픈되면 전기적으로 도통되지 않기 때문에 표시 패널의 다른 회로 소자들은 정전기의 영향을 받지 않게 된다.
도 3은 본 발명의 일 실시 예에 따른 도 1의 정전기 방지 회로에서 B-B'부분의 단면 구조를 확대하여 간략히 나타낸 내부 구성도이다.
도 3에서 도시되지 않았으나, B-B'부분의 단면 구조의 가장 하부에는 각 구성 수단에 따라서 절연 기판이 배치될 수 있다.
즉, 정전기 방지 트랜지스터(T2)와 커패시터(C2)의 최하부에 절연 기판 및 산화 규소 등으로 이루어진 버퍼층이 형성될 수 있으나, 본 발명의 정전기 방지 회로 구조의 단면을 설명하기 위해서 이러한 공지된 기술 내용은 생략하기로 한다.
또한 상기 B-B'절선은 클록 신호 배선(CL2)에서 이어져 두 개의 클록 신호 배선 CL3, CL4를 지나는 선이지만 설명의 편의를 위하여 도 3의 정전기 방지 트랜지스터(T2)와 전기적으로 연결되지 않는 상기 클록 신호 배선 CL3, CL4의 표시는 생략한다.
도 3을 참조하면, 먼저 정전기 방지 트랜지스터(T2)의 반도체층(SCL)이 형성된다. 이는 폴리 실리콘(다결정 규소, Poly-Si)으로 구성될 수 있다.
반도체층(SCL) 위에 게이트 절연층(20)이 형성된다. 게이트 절연층(20)의 구성물질은 특별히 제한되지 않으나, 실리콘 산화물(SiO2), 실리콘 질화물(SiNx) 등과 같은 무기물, 이러한 무기물의 혼합 물질, PVP(polyvinylphenol), 폴리이미드(polyimide)와 같은 유기물로 이루어질 수 있다. 일반적으로 게이트 절연층(20)의 막 두께가 가장 얇기 때문에 정전기 유입 시 정전기 방지 트랜지스터에서 태워져서(burnt) 전기적으로 오픈되거나 쇼트될 수 있다.
상기 게이트 절연층(20)을 형성하고 난 뒤, 반도체층(SCL)이 형성된 영역의 상부에 게이트 전극층(50)을 패터닝하여 형성한다.
게이트 전극층(50)을 패터닝하고 난 후 게이트 전극층(50)을 도핑 방지막으로 하여 불순물을 도핑하는데, 도 3의 실시 예에서는 p형 불순물이 도핑되어, p형 불순물 도핑 영역(11, 12)을 형성하게 된다. 그러면 게이트 전극층(50)이 형성된 영역의 하부에 위치한 반도체층(SCL)에는 불순물이 도핑되지 않은 진성 반도체층 영역(10)이 형성된다.
상기 p형 불순물 도핑 영역(11, 12)이 각각 소스 전극과 드레인 전극으로 형성될 수 있으며, 도 3에는 도시되지 않았으나, 정전기 방지 트랜지스터(T2)의 다른 위치에서 상기 p형 불순물 도핑 영역(11, 12)이 서로 연결되어 공통 노드를 형성할 수 있다. 그리고 이 공통 노드, 즉 상호 연결된 p형 불순물 도핑 영역(11, 12)과 동일한 층에서 커패시터(C2)의 도전층(70)이 형성되고 커패시터의 일전극(CE2)으로서 상기 p형 불순물 도핑 영역(11, 12)과 서로 연결된다.
한편, 클록 신호 배선(40)은 상기 게이트 절연층(20)을 형성하고 난 뒤, 소정의 영역에 패터닝되어 형성될 수 있다. 그러나 이는 일 실시 형태이며, 정전지 방지 회로와 별도의 공정으로 형성될 수도 있다.
클록 신호 배선(40)은 제어부에서 구동 회로로 클록 신호를 전달하는 금속 배선이다. 이들 금속 배선을 구성하는 물질은 제한되지 않으나, 전도성의 물질이거나 그 합금일 수 있다. 특히 몰리브덴(Mo), 탄탈륨(Ta), 코발트(Co) 등의 금속물질 또는 이들의 합금으로 구성될 수 있다.
한편, 게이트 전극층(50)이 형성된 후 그 위에 층간 절연층(30)이 형성될 수 있다. 도 3의 실시 예에서는 상기 층간 절연층(30)이 클록 신호 배선(40)의 상부에도 이어져 형성되는 것으로 도시하였으나 이에 반드시 한정되는 것은 아니다.
층간 절연층(30)의 구성물질은 특별히 제한되지 않으나, 상기 게이트 절연층(20)과 마찬가지로 실리콘 산화물(SiO2), 실리콘 질화물(SiNx) 등과 같은 무기물, 이러한 무기물의 혼합 물질, PVP(polyvinylphenol), 폴리이미드(polyimide)와 같은 유기물로 이루어질 수 있다. 층간 절연층(30)은 도 3과 같이 단일층으로 구성되지 않고 적어도 두 개 층으로 구성될 수 있다. 또한 층간 절연층(30)은 상기 게이트 절연층(20)과 동일한 절연물질로 구성될 수 있으나, 그렇지 않고 다르게 구성될 수도 있다.
층간 절연층(30)을 형성하고 난 후 패터닝에 의해 상기 클록 신호 배선(40)과 게이트 전극층(50)의 일부를 노출시킨 후, 게이트 금속 배선(60)(GL2)을 형성한다. 게이트 금속 배선(60)(GL2)을 구성하는 물질은 특별히 제한되지 않으나, 도전성의 금속 물질일 수 있다. 특히 티타늄(Ti), 알루미늄(Al)의 도전성 물질 및 이들의 합금(Ti/Al/Ti) 형태로 구성될 수 있다.
게이트 금속 배선(60)(GL2)은 패터닝되어 노출된 상기 클록 신호 배선(40)과 게이트 전극층(50)의 컨택홀을 통해 상기 클록 신호 배선(40)과 게이트 전극층(50)을 전기적으로 연결한다.
그래서, 상기 클록 신호 배선(40)에서 유입되는 정전기 전류를 게이트 전극층(50)으로 전달한다. 그러면 게이트 전극층(50)과 반도체층(SCL) 사이의 게이트 절연층(20)이 정전기로 인해 번트(burnt)됨으로써 전기적으로 오픈되거나 쇼트된다.
한편, 커패시터(C2)는 일전극(70)의 도전층을 형성하고 난 뒤 절연층(80)을 적층한다. 그리고 그 위에 타전극(90)으로써 도전층을 형성한다. 상기 타전극(90)에는 고정 전압이 인가된다. 따라서, 정전기 전류에 의해 정전기 방지 트랜지스터(T2)의 게이트 절연층(20)이 쇼트되는 경우 반도체층(SCL)의 불순물 도핑 영역(11,12)인 소스 전극과 드레인 전극이 연결된 커패시터(C2)의 일전극(70)에 정전기 전류가 모임으로써 정전기가 표시 패널의 기타 회로 소자에 유입되지 않게 된다.
도 3의 실시 예에서 게이트 금속 배선(60)(GL2)과 커패시터(C2)의 타전극(90)의 상부에 형성될 수 있는 막들은 층간 절연층, 보호층 등과 같은 표시 패널의 제조 공정 중에 일반적으로 형성되는 공지의 막일 수 있으므로 이에 대한 설명은 생략한다.
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 용이하게 선택하여 대체할 수 있다. 또한 당업자는 본 명세서에서 설명된 구성요소 중 일부를 성능의 열화 없이 생략하거나 성능을 개선하기 위해 구성요소를 추가할 수 있다. 뿐만 아니라, 당업자는 공정 환경이나 장비에 따라 본 명세서에서 설명한 방법 단계의 순서를 변경할 수도 있다. 따라서 본 발명의 범위는 설명된 실시형태가 아니라 특허청구범위 및 그 균등물에 의해 결정되어야 한다.
CL1, CL2, CL3, CL4: 클록 신호 배선
GL1, GL2, GL3: 게이트 금속 배선
T1, T2, T3: 정전기 방지 트랜지스터
C1, C2, C3: 커패시터
10: 진성 반도체층 영역
11, 12: p형 불순물 도핑 영역
20: 게이트 절연층 30: 층간 절연층
40: 클록 신호 배선 50: 게이트 전극층
60: 게이트 금속 배선 70: 커패시터 일전극
80: 절연층 90: 커패시터 타전극

Claims (12)

  1. 영상을 표시하는 표시부를 구동시키는 구동 회로와, 상기 구동 회로에 클록 신호를 전달하는 적어도 하나의 클록 신호 배선을 포함하는 표시 장치의 정전기 방지 회로에 있어서,
    상기 정전기 방지 회로는 상기 적어도 하나의 클록 신호 배선 각각과 전기적으로 연결되는 적어도 하나의 트랜지스터, 및 상기 트랜지스터의 소스 전극 및 드레인 전극과 공통적으로 연결된 일전극 및 소정의 고정 전압이 인가되는 타전극을 포함하는 적어도 하나의 커패시터를 포함하는 것을 특징으로 하는 정전기 방지 회로.
  2. 제 1항에 있어서,
    상기 적어도 하나의 클록 신호 배선 각각은 게이트 금속 배선을 통해 상기 적어도 하나의 트랜지스터 각각의 게이트 전극과 연결되는 것을 특징으로 하는 정전기 방지 회로.
  3. 제 1항에 있어서,
    상기 트랜지스터는, 반도체 불순물로 도핑된 소정의 불순물 도핑 영역과 상기 반도체 불순물로 도핑되지 않은 진성 반도체 영역을 포함하는 반도체층과, 게이트 절연층을 사이에 두고 상기 반도체층 상부에 형성된 게이트 전극층을 포함하고,
    상기 적어도 하나의 클록 신호 배선을 통해 유입되는 정전기 전류는 상기 트랜지스터의 게이트 절연층을 오픈시키거나 쇼트시키는 것을 특징으로 하는 정전기 방지 회로.
  4. 제 3항에 있어서,
    상기 반도체층의 불순물 도핑 영역은,
    제1 불순물 도핑 영역, 및 상기 제1 불순물 도핑 영역과 대향하여 형성되고, 상기 게이트 전극층과 중첩되지 않는 영역에서 상기 제1 불순물 도핑 영역과 전기적으로 연결되는 제2 불순물 도핑 영역을 포함하는 것을 특징으로 하는 정전기 방지 회로.
  5. 제 3항에 있어서,
    상기 게이트 절연층이 쇼트되는 경우에, 상기 반도체층의 불순물 도핑 영역과 전기적으로 연결된 일전극을 포함하는 커패시터에 상기 유입된 정전기 전류가 축적되는 것을 특징으로 하는 정전기 방지 회로.
  6. 복수의 화소를 포함하고, 상기 복수의 화소 각각이 영상 데이터 신호에 따른 데이터 전압에 따라 발광하여 영상을 표시하는 표시부,
    상기 표시부를 구동시키는 구동 회로부,
    상기 구동 회로부에 클록 신호를 전달하는 적어도 하나의 클록 신호 배선, 및
    상기 적어도 하나의 클록 신호 배선 각각과 전기적으로 연결되는 적어도 하나의 트랜지스터, 및 상기 트랜지스터의 소스 전극 및 드레인 전극과 공통적으로 연결된 일전극 및 소정의 고정 전압이 인가되는 타전극을 포함하는 적어도 하나의 커패시터를 포함하는 정전기 방지 회로를 포함하는 표시 장치.
  7. 제 6항에 있어서,
    상기 정전기 방지 회로는 상기 적어도 하나의 클록 신호 배선과 상기 구동 회로부 사이에 구비되는 것을 특징으로 하는 표시 장치.
  8. 제 6항에 있어서,
    상기 적어도 하나의 클록 신호 배선 각각은 게이트 금속 배선을 통해 상기 정전기 방지 회로의 트랜지스터 각각의 게이트 전극과 연결되는 것을 특징으로 하는 표시 장치.
  9. 제 6항에 있어서,
    상기 트랜지스터는, 반도체 불순물로 도핑된 소정의 불순물 도핑 영역과 상기 반도체 불순물로 도핑되지 않은 진성 반도체 영역을 포함하는 반도체층과, 게이트 절연층을 사이에 두고 상기 반도체층 상부에 형성된 게이트 전극층을 포함하고,
    상기 커패시터의 일전극은 상기 불순물 도핑 영역과 전기적으로 연결되는 것을 특징으로 하는 표시 장치.
  10. 제 9항에 있어서,
    상기 반도체층의 불순물 도핑 영역은,
    제1 불순물 도핑 영역, 및 상기 제1 불순물 도핑 영역과 대향하여 형성되고, 상기 게이트 전극층과 중첩되지 않는 영역에서 상기 제1 불순물 도핑 영역과 전기적으로 연결되는 제2 불순물 도핑 영역을 포함하는 것을 특징으로 하는 표시 장치.
  11. 제 9항에 있어서,
    상기 트랜지스터의 게이트 절연층은 적어도 하나의 클록 신호 배선을 통해 유입되는 정전기 전류에 의해 오픈되거나 쇼트되는 것을 특징으로 하는 표시 장치.
  12. 제 11항에 있어서,
    상기 게이트 절연층이 쇼트되는 경우에, 상기 반도체층의 불순물 도핑 영역과 전기적으로 연결된 일전극을 포함하는 커패시터에 상기 유입된 정전기 전류가 축적되는 것을 특징으로 하는 표시 장치.
KR1020130009434A 2013-01-28 2013-01-28 정전기 방지 회로 및 이를 포함하는 표시 장치 KR102000738B1 (ko)

Priority Applications (10)

Application Number Priority Date Filing Date Title
KR1020130009434A KR102000738B1 (ko) 2013-01-28 2013-01-28 정전기 방지 회로 및 이를 포함하는 표시 장치
JP2013084890A JP2014146777A (ja) 2013-01-28 2013-04-15 静電気防止回路およびこれを含む表示装置
US13/957,371 US9058770B2 (en) 2013-01-28 2013-08-01 Circuit for preventing static electricity and display device having the same
TW102137579A TW201430807A (zh) 2013-01-28 2013-10-17 靜電預防電路及具其之顯示裝置
CN201310653295.8A CN103972228B (zh) 2013-01-28 2013-12-05 静电防护电路以及具有该静电防护电路的显示装置
EP14150424.1A EP2759874B1 (en) 2013-01-28 2014-01-08 Circuit for preventing static electricity and display device having the same
US14/708,116 US10026798B2 (en) 2013-01-28 2015-05-08 Circuit for preventing static electricity and display device having the same
US16/036,847 US10199450B2 (en) 2013-01-28 2018-07-16 Circuit for preventing static electricity and display device having the same
US16/233,065 US10461144B2 (en) 2013-01-28 2018-12-26 Circuit for preventing static electricity and display device having the same
US16/665,958 US10886357B2 (en) 2013-01-28 2019-10-28 Circuit for preventing static electricity and display device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130009434A KR102000738B1 (ko) 2013-01-28 2013-01-28 정전기 방지 회로 및 이를 포함하는 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020190083345A Division KR102077327B1 (ko) 2019-07-10 2019-07-10 정전기 방지 회로 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20140096634A true KR20140096634A (ko) 2014-08-06
KR102000738B1 KR102000738B1 (ko) 2019-07-23

Family

ID=50023412

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130009434A KR102000738B1 (ko) 2013-01-28 2013-01-28 정전기 방지 회로 및 이를 포함하는 표시 장치

Country Status (6)

Country Link
US (5) US9058770B2 (ko)
EP (1) EP2759874B1 (ko)
JP (1) JP2014146777A (ko)
KR (1) KR102000738B1 (ko)
CN (1) CN103972228B (ko)
TW (1) TW201430807A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101989703B1 (ko) 2017-12-12 2019-06-14 한국식품연구원 지하저장고 유해기체 제거방법
KR20190069176A (ko) 2017-12-11 2019-06-19 한국식품연구원 지하저장고 및 그 운전방법
KR20200005353A (ko) * 2018-07-06 2020-01-15 엘지디스플레이 주식회사 디스플레이 패널, 디스플레이 장치
KR20200061841A (ko) * 2018-11-26 2020-06-03 엘지디스플레이 주식회사 정전기 방지회로를 포함한 유기발광 다이오드 표시장치용 어레이 기판

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102000738B1 (ko) * 2013-01-28 2019-07-23 삼성디스플레이 주식회사 정전기 방지 회로 및 이를 포함하는 표시 장치
CN104749844A (zh) * 2015-04-16 2015-07-01 上海中航光电子有限公司 静电防护电路、阵列基板、显示面板和显示装置
KR102381283B1 (ko) * 2015-07-24 2022-03-31 삼성디스플레이 주식회사 표시 장치
KR102508468B1 (ko) * 2018-02-08 2023-03-10 삼성디스플레이 주식회사 표시 장치
KR102498797B1 (ko) * 2018-09-28 2023-02-10 삼성디스플레이 주식회사 유기 발광 표시 장치
CN208904019U (zh) 2018-11-22 2019-05-24 京东方科技集团股份有限公司 显示基板、静电放电保护电路和显示装置
CN110767149B (zh) * 2019-11-18 2021-10-22 合肥京东方卓印科技有限公司 栅极驱动电路、显示装置及修复方法
CN111243473A (zh) * 2020-03-11 2020-06-05 Tcl华星光电技术有限公司 源极驱动器静电起火防护方法及显示装置
CN111240113B (zh) * 2020-03-11 2021-07-06 Tcl华星光电技术有限公司 阵列基板及显示面板
KR20210135385A (ko) * 2020-05-04 2021-11-15 삼성디스플레이 주식회사 게이트 검사부 및 이를 포함하는 표시 장치
KR20230139886A (ko) 2022-03-24 2023-10-06 삼성디스플레이 주식회사 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110115746A (ko) * 2010-04-16 2011-10-24 삼성모바일디스플레이주식회사 표시 장치 및 그 제조방법
KR20110119573A (ko) * 2010-04-27 2011-11-02 후지필름 가부시키가이샤 전자 장치 및 그 제조 방법

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4072976A (en) 1976-12-28 1978-02-07 Hughes Aircraft Company Gate protection device for MOS circuits
DE3929161A1 (de) 1989-09-02 1991-03-07 Bosch Gmbh Robert Halbleiterbauelement
US5345357A (en) * 1992-06-05 1994-09-06 At&T Bell Laboratories ESD protection of output buffers
JPH06186590A (ja) 1992-12-21 1994-07-08 Sharp Corp アクティブマトリクス型液晶表示パネル
JPH10198292A (ja) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR100299686B1 (ko) 1997-10-14 2001-10-27 윤종용 정전기방전기능을가지는액정표시장치및그제조방법
JP4516638B2 (ja) 1997-10-14 2010-08-04 三星電子株式会社 液晶表示装置用基板、液晶表示装置及びその製造方法
KR100598735B1 (ko) * 1999-09-21 2006-07-10 엘지.필립스 엘시디 주식회사 액정표시소자의 정전기 방지회로
JP2001339051A (ja) * 2000-05-30 2001-12-07 Toshiba Corp 回路素子の保護回路
US7256421B2 (en) * 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
JP3772889B2 (ja) * 2003-05-19 2006-05-10 セイコーエプソン株式会社 電気光学装置およびその駆動装置
US7262753B2 (en) * 2003-08-07 2007-08-28 Barco N.V. Method and system for measuring and controlling an OLED display element for improved lifetime and light output
US7405713B2 (en) * 2003-12-25 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic equipment using the same
KR100557730B1 (ko) * 2003-12-26 2006-03-06 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법
KR100636483B1 (ko) 2004-06-25 2006-10-18 삼성에스디아이 주식회사 트랜지스터와 그의 제조방법 및 발광 표시장치
JP4207858B2 (ja) * 2004-07-05 2009-01-14 セイコーエプソン株式会社 半導体装置、表示装置及び電子機器
TWI281740B (en) 2004-09-08 2007-05-21 Winbond Electronics Corp Electrostatic discharge protection circuit
KR100667075B1 (ko) * 2005-07-22 2007-01-10 삼성에스디아이 주식회사 주사 구동부 및 이를 포함하는 유기 전계발광 표시장치
TWI306358B (en) 2006-02-17 2009-02-11 Himax Tech Inc Organic light emitting display and pixel circuit thereof
JP4203770B2 (ja) * 2006-05-29 2009-01-07 ソニー株式会社 画像表示装置
KR100967142B1 (ko) * 2006-08-01 2010-07-06 가시오게산키 가부시키가이샤 표시구동장치 및 표시장치
JP2008058940A (ja) * 2006-08-02 2008-03-13 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP4211820B2 (ja) * 2006-08-15 2009-01-21 ソニー株式会社 画素回路と画像表示装置及びその駆動方法
JP2008046377A (ja) * 2006-08-17 2008-02-28 Sony Corp 表示装置
KR100839750B1 (ko) 2007-01-15 2008-06-19 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
KR101437868B1 (ko) * 2007-11-14 2014-09-05 삼성디스플레이 주식회사 표시 장치
JP4807365B2 (ja) 2008-03-10 2011-11-02 セイコーエプソン株式会社 半導体装置、表示装置および電子機器
CN101359024B (zh) 2008-09-23 2012-05-30 友达光电（苏州）有限公司 电子装置显示面板的测试电路和显示面板
JP5271661B2 (ja) * 2008-10-17 2013-08-21 株式会社ジャパンディスプレイウェスト 液晶表示装置
KR20100073009A (ko) * 2008-12-22 2010-07-01 한국전자통신연구원 다단 듀얼 연속 근사 레지스터 아날로그 디지털 변환기 및 이를 이용한 아날로그 디지털 변환 방법
TWI596741B (zh) * 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP5663231B2 (ja) * 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
KR101073542B1 (ko) * 2009-09-03 2011-10-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
WO2011027701A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
KR101330421B1 (ko) * 2009-12-08 2013-11-15 엘지디스플레이 주식회사 게이트 인 패널 구조의 액정표시장치
CN101859764B (zh) * 2010-06-03 2012-02-08 友达光电股份有限公司 静电防护电路及采用此种静电防护电路的显示装置
KR101815255B1 (ko) 2010-12-16 2018-01-08 삼성디스플레이 주식회사 유기전계발광표시장치 및 이에 적용되는 입력패드
TWI405325B (zh) 2011-01-19 2013-08-11 Global Unichip Corp 靜電放電保護電路
JP5724623B2 (ja) * 2011-05-23 2015-05-27 ソニー株式会社 信号伝達装置および撮像表示システム
KR102000738B1 (ko) * 2013-01-28 2019-07-23 삼성디스플레이 주식회사 정전기 방지 회로 및 이를 포함하는 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110115746A (ko) * 2010-04-16 2011-10-24 삼성모바일디스플레이주식회사 표시 장치 및 그 제조방법
KR20110119573A (ko) * 2010-04-27 2011-11-02 후지필름 가부시키가이샤 전자 장치 및 그 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190069176A (ko) 2017-12-11 2019-06-19 한국식품연구원 지하저장고 및 그 운전방법
KR101989703B1 (ko) 2017-12-12 2019-06-14 한국식품연구원 지하저장고 유해기체 제거방법
KR20200005353A (ko) * 2018-07-06 2020-01-15 엘지디스플레이 주식회사 디스플레이 패널, 디스플레이 장치
KR20200061841A (ko) * 2018-11-26 2020-06-03 엘지디스플레이 주식회사 정전기 방지회로를 포함한 유기발광 다이오드 표시장치용 어레이 기판

Also Published As

Publication number Publication date
KR102000738B1 (ko) 2019-07-23
US10461144B2 (en) 2019-10-29
TW201430807A (zh) 2014-08-01
US20140210807A1 (en) 2014-07-31
US20200066823A1 (en) 2020-02-27
US10199450B2 (en) 2019-02-05
US10026798B2 (en) 2018-07-17
CN103972228B (zh) 2018-03-27
US10886357B2 (en) 2021-01-05
EP2759874B1 (en) 2017-04-05
EP2759874A1 (en) 2014-07-30
US20150243726A1 (en) 2015-08-27
JP2014146777A (ja) 2014-08-14
CN103972228A (zh) 2014-08-06
US9058770B2 (en) 2015-06-16
US20180342573A1 (en) 2018-11-29
US20190131380A1 (en) 2019-05-02

Similar Documents

Publication Publication Date Title
KR102000738B1 (ko) 정전기 방지 회로 및 이를 포함하는 표시 장치
US11876099B2 (en) Displays with silicon and semiconducting oxide thin-film transistors
US20060017139A1 (en) Thin film semiconductor device and method of manufacturing the same, electro-optical device, and electronic apparatus
KR20150075687A (ko) 어레이 기판
WO2020015493A1 (zh) 静电保护电路、阵列基板及显示装置
US20140027769A1 (en) Semiconductor device and display device
US11314351B2 (en) Touch display device
TW201742243A (zh) 畫素結構及其顯示面板
KR101975569B1 (ko) 표시 패널의 정전기 방지 회로 및 이를 포함하는 표시 장치
US8704285B2 (en) Capacitor device and display apparatus having the same
US11398471B2 (en) Display motherboard, method of fabricating the same
CN115207001A (zh) 一种显示面板
KR102181003B1 (ko) 정전기 방지 회로 및 이를 포함하는 표시 장치
KR102077327B1 (ko) 정전기 방지 회로 및 이를 포함하는 표시 장치
US8835928B2 (en) Semiconductor device and process for production thereof
KR20160082738A (ko) 유기발광 표시장치
US11735581B2 (en) Electrostatic protection structure comprising electrostatic protection units containing TFT's, TFT substrate, and display panel

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant