CN111240113B - 阵列基板及显示面板 - Google Patents

阵列基板及显示面板 Download PDF

Info

Publication number
CN111240113B
CN111240113B CN202010168142.4A CN202010168142A CN111240113B CN 111240113 B CN111240113 B CN 111240113B CN 202010168142 A CN202010168142 A CN 202010168142A CN 111240113 B CN111240113 B CN 111240113B
Authority
CN
China
Prior art keywords
clock signal
array substrate
signal line
substrate
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010168142.4A
Other languages
English (en)
Other versions
CN111240113A (zh
Inventor
吕晓文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
TCL Huaxing Photoelectric Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL Huaxing Photoelectric Technology Co Ltd filed Critical TCL Huaxing Photoelectric Technology Co Ltd
Priority to CN202010168142.4A priority Critical patent/CN111240113B/zh
Priority to US16/758,191 priority patent/US11862644B2/en
Priority to PCT/CN2020/083143 priority patent/WO2021179376A1/zh
Publication of CN111240113A publication Critical patent/CN111240113A/zh
Application granted granted Critical
Publication of CN111240113B publication Critical patent/CN111240113B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Abstract

本申请公开了一种阵列基板及显示面板，阵列基板设置有多条数据线、扫描线、时钟信号线以及由多条纵横交错的数据线和扫描线所组成的像素单元，数据线设置在相邻的两列像素单元之间，扫描线设置在相邻的两行像素单元之间，时钟信号线位于像素单元开口区内的部分设置在一主干电极的正投影区内，平行于数据线，且与像素电极位于不同的膜层；有益效果为：时钟信号线位于像素单元开口区内的部分设置在一主干电极的正投影区内，平行于数据线，与像素电极位于不同的膜层，未使得信号线占据显示面板内更多的走线空间也未造成像素单元开口区的有效面积的损失，增大了时钟信号线与数据线之间的距离，避免时钟信号线与数据线产生耦合，影响数据线的稳定性。

Description

阵列基板及显示面板
技术领域
本申请涉及通信技术领域，尤其涉及显示领域，具体涉及一种阵列基板及显示面板。
背景技术
现有的GOA(Gate on Array，栅极驱动电路基板)电路的信号线布线中，时钟信号走线的电压一般较大、频率也较高，且为了进一步缩小显示面板左右两侧的边框，将所述时钟信号走线与所述数据线一样，均设置在所述像素单元之间，距离也比较近，容易使得所述时钟信号走线与所述数据线干涉、耦合等，造成数据线号的不稳定；若将所述时钟信号走线与所述数据线间隔一定的距离进行设置，其一是需要更多的空间，其二是对所述像素单元开口区的有效面积损失较大。
因此，现有的显示面板技术中，还存在着显示面板内的所述时钟信号走线与所述数据线之间距离近时，容易产生干涉、耦合，影响所述数据线的稳定性；所述时钟信号走线与所述数据线之间距离较远时，信号线占据显示面板的空间多，造成所述像素单元开口区的有效面积损失的问题，急需改进。
发明内容
本申请实施例提供一种阵列基板及显示面板，用于解决现有技术中存在着的显示面板内的所述时钟信号走线与所述数据线之间距离近时，容易产生干涉、耦合，影响所述数据线的稳定性；所述时钟信号走线与所述数据线之间距离较远时，信号线占据显示面板的空间多，造成所述像素单元开口区的有效面积损失的问题。
本申请实施例提供一种阵列基板，所述阵列基板设置有多条数据线、扫描线、时钟信号线以及由多条纵横交错的所述数据线和所述扫描线所组成的像素单元，所述数据线设置在相邻的两列所述像素单元之间，所述扫描线设置在相邻的两行所述像素单元之间，所述时钟信号线在所述像素单元开口区内的部分设置在一主干电极的正投影区内，平行于所述数据线，且与所述像素电极位于不同的膜层。
在本申请提供的一实施例中，设置在所述像素单元的开口区内的所述时钟信号线为第一时钟信号线，设置在所述像素单元的非开口区内的所述时钟信号线为第二时钟信号线。
在本申请提供的一实施例中，所述第二时钟信号线避开晶体管部，平行于所述数据线进行设置。
在本申请提供的一实施例中，所述第一时钟信号线与所述数据线之间的水平距离为第一距离；所述第二时钟信号线与所述数据线之间的水平距离为第二距离；所述第一距离大于所述第二距离。
在本申请提供的一实施例中，所述主干电极分为第一主干电极和第二主干电极，所述第一主干电极平行于所述数据线，所述第二主干电极平行于所述扫描线。
在本申请提供的一实施例中，所述第一主干电极位于所述像素单元的竖直中心线，所述第二主干电极位于所述像素单元的水平中心线，即所述第一主干电极和所述第二主干电极将所述像素单元平均分成四个大小相等的像素区域。
在本申请提供的一实施例中，所述阵列基板包括：依次层叠设置的衬底基板、第一金属层、第一绝缘层、第二金属层、第二绝缘层以及平坦化层，所述时钟信号线设置在所述第一金属层或是所述第二金属层。
在本申请提供的一实施例中，当所述时钟信号线设置在所述第一金属层内时，所述第一金属层在穿过所述时钟信号线处断开，使所述时钟信号线穿过；所述第一金属层在靠近所述时钟信号线的两侧设置过孔，再通过金属氧化物桥接所述过孔，连通所述第一金属层。
在本申请提供的一实施例中，所述阵列基板为GOA阵列基板，且所述阵列基板的背光模组为直下式背光模组或是侧入式背光模组。
本申请还提供一种显示面板，所述显示面板包括：第一基板、第二基板以及设置在所述第一基板与所述第二基板之间的液晶层；所述第一基板采用上述任一项所述的阵列基板，所述第二基板为彩膜基板，所述阵列基板正对于所述彩膜基板进行设置。
与现有技术相比，本申请提供的一种阵列基板及显示面板的有益效果为：
1.本申请提供的阵列基板，所述阵列基板设置有多条数据线、扫描线、时钟信号线以及由多条纵横交错的所述数据线和所述扫描线所组成的像素单元，所述时钟信号线位于所述像素单元开口区内的部分设置在一主干电极的正投影区内，平行于所述数据线，且与所述像素电极位于不同的膜层，既未使得信号线占据显示面板内更多的走线空间，也未造成所述像素单元开口区的有效面积的损失，同时还增大了所述时钟信号线与所述数据线之间的距离，避免了所述时钟信号线与所述数据线产生干涉、耦合，而影响所述数据线的稳定性；
2.所述时钟信号线可以采用金属材料或是金属氧化物材料，采用金属材料时，所述时钟信号线可以做到最小宽度，占据显示面板的空间位置更小。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请实施例提供的显示面板的第一结构示意图。
图2为本申请实施例提供的阵列基板的第一结构示意图。
图3为本申请实施例提供的阵列基板的第二结构示意图。
图4为本申请实施例提供的阵列基板的第三结构示意图。
图5为本申请实施例提供的显示面板的第二结构示意图。
图6为本申请实施例提供的显示面板的第三结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
具体的，请参阅图1至图6，本申请实施例提供一种阵列基板及显示面板。
现有的GOA基板，为了进一步缩小显示面板左右两侧的边框，将时钟信号线与数据线均设置在相邻的两列像素单元之间，但所述时钟信号线与所述数据线之间的距离太近，容易使得所述时钟信号线与所述数据线产生干涉、耦合等，造成所述数据线的信号不稳定；当所述数据线与所述时钟信号线之间的距离较远时，占据显示面板的空间较大，且会造成所述像素单元开口区的有效面积损失。因此，本申请特提出一种阵列基板及显示面板，以解决上述问题。
参阅图1，本申请实施例提供一种显示面板的第一结构示意图。所述显示面板1包括：显示区11和非显示区12；所述显示区11内设置有：多条相互平行并依次排列的竖直方向的数据线111、多条相互平行并依次排列的水平方向的扫描线112、多个由所述数据线111与所述扫描线112所组成的所述像素单元113以及设置在所述像素单元的竖直中心线投影下方的所述时钟信号线114。所述显示面板1的非显示区12内设置有：驱动芯片121、第一时钟信号源122、第二时钟信号源123、第三时钟信号源124、第四时钟信号源125。所述显示区11内的所述数据线111与所述非显示区12内的所述驱动芯片121电性连接，所述显示区11内的所述时钟信号线114与所述非显示区12内的所述时钟信号源电性连接。
进一步地，参阅图2，为本申请实施例提供的阵列基板的第一结构示意图。所述阵列基板上设有阵列式排布的多个像素区，每相邻的两列像素区之间设有一条数据线211，每一个像素区中设有一条扫描线212，所述扫描线212将所述像素单元划分为主像素区和子像素区，同一个像素单元内的所述主像素区和所述子像素区均与其所在的两像素区之间的数据线211电性连接。所述像素单元又包括：开口区21和非开口区22；所述主像素区的所述非开口区22内设置第一晶体管部T1，所述子像素区的所述非开口区22内设置第二晶体管部T2；所述像素单元的非开口区22内的所述时钟信号线213为第二时钟信号线2132，所述第二时钟信号线2132绕开所述晶体管部(T1、T2)，所述第二时钟信号线2132平行于所述数据线211，所述第二时钟信号线2132与所述数据线211之间的距离为第二距离L2。
具体地，所述晶体管部(T1、T2)可以为薄膜晶体管或场效应管或其他特性相同的器件，由于这里采用的开关管的源极、漏极是对称的，所以其源极、漏极也是可以互换的。所述第一晶体管部T1的栅极电性连接其所在的像素单元对应的扫描线212，源极电性连接其所在的像素单元对应的数据线211，漏极电性连接所述主像素区的电极；所述第二晶体管部T2的栅极电性连接其所在的像素单元对应的扫描线212，源极电性连接其所在的像素单元对应的数据线211，漏极电性连接所述子像素区电极。
进一步地，所述像素单元的开口区21内分为：所述主像素区的开口区21a和所述子像素区的开口区21b，所述主像素的开口区21a和所述子像素区的开口区21b内均设置有像素电极，所述主像素的开口区21a内的像素电极和所述子像素区的开口区21b内的像素电极均为米字型的图案电极(参阅图2)，即每一个所述主像素区和所述子像素区被设置在竖直中心线上的第一主干电极与设置在水平中心线上的第二主干电极平均分割成四个均等的像素域，可控制对应的液晶往不同的方向偏转，以改善色偏现象。
进一步地，在所述像素单元的开口区21的第一主干电极下方，还设置有平行于所述数据线211与所述第一主干电极213的所述第一时钟信号线2131，所述第一时钟信号线2131与所述数据线211之间的距离为第一距离L1，所述第一距离L1大于所述第二距离L2。
进一步地，所述第一时钟信号线2131的宽度小于等于所述第一主干电极的宽度。优选地，所述第一主干电极完全将所述第一时钟信号线2131遮挡住。
进一步地，多个所述像素单元包括：红色子像素R、绿色子像素G以及蓝色子像素B，当然多个所述像素单元还可以进一步的包括白色子像素和黄色子像素等其他颜色的子像素，这并不会影响本申请的实现。
参阅图3，为本申请实施例提供的阵列基板的第二结构示意图。所述阵列基板3具体包括：
第一衬底基板31，设置在所述阵列基板3的最底部，所述第一衬底基板31通常选用透明玻璃基板；
第一绝缘层32，设置在所述第一衬底基板31的一侧，所述第一绝缘层32的材料可以选择为氧化硅、氮化硅或是两者结合的复合膜层结构；
第一金属层33，设置在所述第一绝缘层32内，所述第一绝缘层32靠近所述第一衬底基板31的一侧，所述第一金属层33包括：扫描线和栅极线331，所述扫描线输出电流和电压给所述栅极线331；所述第一金属层33通常可以采用钼、铝、铝镍合金、钼钨合金、铬、铜或钛铝合金等金属，也可以使用上述几种金属材料的组合物；
第二绝缘层35，设置在所述第一绝缘层32背离所述第一衬底基板31的一侧，所述第二绝缘层35可以采用与所述第一绝缘层32相同的材料；
第二金属层34，设置在所述第二绝缘层35内，所述第二绝缘层35靠近所述第一绝缘层32的一侧，所述第二金属层34包括：数据线341、源极342、漏极343、有源层344以及时钟信号线345，所述数据线341提供电流给所述源极342和所述漏极343，所述源极342与所述漏极343分别电性连接所述有源层344的掺杂区；所述第二金属层34可以采用与所述第一金属层33相同的材料，所述第二金属层34优选钛铝合金；
平坦化层36，设置在所述第二绝缘层35背离所述第一绝缘层32的一侧，用于使所述阵列基板的表面平坦化；
所述平坦化层36背离所述第二绝缘层35的一侧还设置有：所述像素过孔371和像素电极37，其中，所述像素过孔371穿过所述平坦化层36和所述第二绝缘层35与所述漏极343电性连接。
在本申请的一种实施例中，所述时钟信号线设置在所述像素单元的所述第一主干电极的正投影下方，与所述数据线341一起设置在所述第二金属层34内，详见图3。
参阅图4，为本申请实施例提供的阵列基板的第三结构示意图。在本申请的另一种实施例中，所述阵列基板3同样包括：第一衬底基板31，设置在所述阵列基板3的最底部，所述第一衬底基板31通常选用透明玻璃基板；
第一绝缘层32，设置在所述第一衬底基板31的一侧，所述第一绝缘层32的材料可以选择为氧化硅、氮化硅或是两者结合的复合膜层结构；此外，所述第一绝缘层32背离所述第一衬底基板31的一侧还设置有第一过孔321和第二过孔322；
第一金属层33，设置在所述第一绝缘层32内，所述第一绝缘层32靠近所述第一衬底基板31的一侧，所述第一金属层33包括：扫描线和栅极线331，所述扫描线输出电流和电压给所述栅极线331；所述第一金属层33通常可以采用钼、铝、铝镍合金、钼钨合金、铬、铜或钛铝合金等金属，也可以使用上述几种金属材料的组合物；此外，所述时钟信号线332也设置在所述第一金属层33内，所述时钟信号线332穿过所述第一金属层33，所述第一金属层33在所述时钟信号线332处断开，使所述时钟信号线332穿过；所述第一过孔321和所述第二过孔322分别设置在所述时钟信号线332的两侧，背离所述第一衬底基板31，所述第一过孔321和所述第二过孔322的一端电性连接所述第一金属层33；
第二绝缘层35，设置在所述第一绝缘层32背离所述第一衬底基板31的一侧，所述第二绝缘层35可以采用与所述第一绝缘层32相同的材料；
第二金属层34，设置在所述第二绝缘层35内，所述第二绝缘层35靠近所述第一绝缘层32的一侧，所述第二金属层34包括：数据线341、源极342、漏极343、有源层344以及时钟信号线345，所述数据线341提供电流给所述源极342和所述漏极343，所述源极342与所述漏极343分别电性连接所述有源层344的掺杂区；所述第二金属层34可以采用与所述第一金属层33相同的材料，所述第二金属层34优选钛铝合金；
平坦化层36，设置在所述第二绝缘层35背离所述第一绝缘层32的一侧，用于使所述阵列基板的表面平坦化；
所述平坦化层36背离所述第二绝缘层35的一侧还设置有：所述像素过孔371和像素电极37，其中，所述像素过孔371穿过所述平坦化层36和所述第二绝缘层35与所述漏极343电性连接。
此外，在这种所述阵列基板3中，还设置有第三绝缘层38，所述第三绝缘层38设置在所述第一绝缘层32与所述第二绝缘层35之间。所述第三绝缘层38内设置有一层金属氧化物381，所述金属氧化物381的一端连接所述第一过孔321，另一端连接所述第二过孔322；使得所述第一金属层381在所述时钟信号线332处通过所述第一过孔321、金属氧化物层381以及所述第一过孔322桥接连通，避免所述第一金属层381与所述时钟信号线332产生短路。且所述第三绝缘层的厚度较薄，所述第三绝缘层38的厚度小于所述第一绝缘层32或是所述第二绝缘层35的厚度。
进一步地，所述阵列基板为GOA阵列基板，且所述阵列基板的背光模组为直下式背光模组或是侧入式背光模组。
参阅图5，为本申请实施例提供的显示面板的第二结构示意图。所述显示面板包括：第一基板3、第二基板5以及设置在所述第一基板3与所述第二基板5之间的液晶层4；所述第一基板3采用所述时钟信号线345设置在所述第二金属层34内的所述阵列基板3，所述第二基板5为彩膜基板，所述阵列基板3正对于所述彩膜基板5进行设置。
进一步地，所述第二基板5包括：第二衬底基板51、黑色矩阵52以及公共电极层53，所述公共电极层53设置在靠近所述液晶层4的一侧，所述黑色矩阵52设置在所述公共电极层53背离所述液晶层4的一侧，所述第二衬底基板51设置在所述黑色矩阵52背离所述公共电极层53的一侧。
进一步地，所述液晶层4还包括：液晶41以及设置在所述液晶四周，粘接所述COA基板3与所述第二基板5的封框胶42。
参阅图6，为本申请实施例提供的显示面板的第三结构示意图。所述显示面板包括：第一基板3、第二基板5以及设置在所述第一基板3与所述第二基板5之间的液晶层4；所述第一基板3采用所述时钟信号线345设置在所述第一金属层33内的所述阵列基板3，所述第二基板5为彩膜基板，所述阵列基板3正对于所述彩膜基板5进行设置。
进一步地，所述第二基板5包括：第二衬底基板51、黑色矩阵52以及公共电极层53，所述公共电极层53设置在靠近所述液晶层4的一侧，所述黑色矩阵52设置在所述公共电极层53背离所述液晶层4的一侧，所述第二衬底基板51设置在所述黑色矩阵52背离所述公共电极层53的一侧。
进一步地，所述液晶层4还包括：液晶41以及设置在所述液晶四周，粘接所述COA基板3与所述第二基板5的封框胶42。
因此，首先，本申请提供的阵列基板，所述阵列基板设置有多条数据线、扫描线、时钟信号线以及由多条纵横交错的所述数据线和所述扫描线所组成的像素单元，所述时钟信号线位于所述像素单元开口区内的部分设置在一主干电极的正投影区内，平行于所述数据线，且与所述像素电极位于不同的膜层，既未使得信号线占据显示面板内更多的走线空间，也未造成所述像素单元开口区的有效面积的损失，同时还增大了所述时钟信号线与所述数据线之间的距离，避免了所述时钟信号线与所述数据线产生干涉、耦合，而影响所述数据线的稳定性；其次，所述时钟信号线可以采用金属材料或是金属氧化物材料，采用金属材料时，所述时钟信号线可以做到最小宽度，占据显示面板的空间位置更小。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种阵列基板及显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种阵列基板，其特征在于，所述阵列基板设置有多条数据线、扫描线、时钟信号线以及由多条纵横交错的所述数据线和所述扫描线所组成的像素单元，所述数据线设置在相邻的两列所述像素单元之间，所述扫描线设置在相邻的两行所述像素单元之间，所述时钟信号线位于所述像素单元开口区内的部分设置在一主干电极的正投影区内，平行于所述数据线，且与像素电极位于不同的膜层，其中，所述像素电极包括所述主干电极。
2.根据权利要求1所述的阵列基板，其特征在于，设置在所述像素单元的开口区内的所述时钟信号线为第一时钟信号线，设置在所述像素单元的非开口区内的所述时钟信号线为第二时钟信号线。
3.根据权利要求2所述的阵列基板，其特征在于，所述第二时钟信号线避开晶体管部，平行于所述数据线进行设置。
4.根据权利要求2所述的阵列基板，其特征在于，所述第一时钟信号线与所述数据线之间的水平距离为第一距离；所述第二时钟信号线与所述数据线之间的水平距离为第二距离；所述第一距离大于所述第二距离。
5.根据权利要求1所述的阵列基板，其特征在于，所述主干电极分为第一主干电极和第二主干电极，所述第一主干电极平行于所述数据线，所述第二主干电极平行于所述扫描线。
6.根据权利要求5所述的阵列基板，其特征在于，所述第一主干电极位于所述像素单元的竖直中心线，所述第二主干电极位于所述像素单元的水平中心线，即所述第一主干电极和所述第二主干电极将所述像素单元平均分成四个大小相等的像素区域。
7.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括：依次层叠设置的衬底基板、第一金属层、第一绝缘层、第二金属层、第二绝缘层以及平坦化层，所述时钟信号线设置在所述第一金属层或是所述第二金属层。
8.根据权利要求7所述的阵列基板，其特征在于，当所述时钟信号线设置在所述第一金属层时，所述第一金属层在穿过所述时钟信号线处断开，使所述时钟信号线穿过；所述第一金属层在靠近所述时钟信号线的两侧设置过孔，再通过金属氧化物桥接所述过孔，连通所述第一金属层。
9.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板为GOA阵列基板，且所述阵列基板的背光模组为直下式背光模组或是侧入式背光模组。
10.一种显示面板，其特征在于，所述显示面板包括：第一基板、第二基板以及设置在所述第一基板与所述第二基板之间的液晶层；所述第一基板采用权利要求1-9任一项所述的阵列基板，所述第二基板为彩膜基板，所述阵列基板正对于所述彩膜基板进行设置。
CN202010168142.4A 2020-03-11 2020-03-11 阵列基板及显示面板 Active CN111240113B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010168142.4A CN111240113B (zh) 2020-03-11 2020-03-11 阵列基板及显示面板
US16/758,191 US11862644B2 (en) 2020-03-11 2020-04-03 Array substrate and display panel
PCT/CN2020/083143 WO2021179376A1 (zh) 2020-03-11 2020-04-03 阵列基板及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010168142.4A CN111240113B (zh) 2020-03-11 2020-03-11 阵列基板及显示面板

Publications (2)

Publication Number Publication Date
CN111240113A CN111240113A (zh) 2020-06-05
CN111240113B true CN111240113B (zh) 2021-07-06

Family

ID=70880326

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010168142.4A Active CN111240113B (zh) 2020-03-11 2020-03-11 阵列基板及显示面板

Country Status (3)

Country Link
US (1) US11862644B2 (zh)
CN (1) CN111240113B (zh)
WO (1) WO2021179376A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112764284A (zh) * 2021-02-07 2021-05-07 Tcl华星光电技术有限公司 阵列基板及显示面板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000056734A (ja) * 1998-08-04 2000-02-25 Hitachi Ltd 液晶表示装置の表示制御システム
JP2006072393A (ja) * 2005-11-18 2006-03-16 Seiko Epson Corp アクティブ・マトリックス型液晶表示装置
CN106297719A (zh) * 2016-10-18 2017-01-04 深圳市华星光电技术有限公司 Goa驱动电路及液晶显示装置
CN107037656A (zh) * 2017-05-27 2017-08-11 厦门天马微电子有限公司 一种阵列基板及其使用方法、显示面板、显示装置
CN107121861A (zh) * 2017-06-20 2017-09-01 深圳市华星光电技术有限公司 液晶显示面板及液晶显示设备
US10120242B2 (en) * 2015-03-20 2018-11-06 Sony Corporation Liquid crystal display device
CN108873525A (zh) * 2018-07-17 2018-11-23 深圳市华星光电半导体显示技术有限公司 一种阵列基板的栅极线的测试线路
CN110568688A (zh) * 2018-12-05 2019-12-13 友达光电股份有限公司 显示面板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102759831B (zh) 2012-07-18 2015-01-21 深圳市华星光电技术有限公司 像素结构及相应的液晶显示装置
KR102000738B1 (ko) * 2013-01-28 2019-07-23 삼성디스플레이 주식회사 정전기 방지 회로 및 이를 포함하는 표시 장치
KR102297858B1 (ko) 2015-01-06 2021-09-03 삼성디스플레이 주식회사 액정 표시 장치
KR102498604B1 (ko) * 2015-07-22 2023-02-10 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR102567648B1 (ko) 2016-03-14 2023-08-17 삼성디스플레이 주식회사 액정 표시 장치
KR102585124B1 (ko) * 2016-04-20 2023-10-05 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
TWI599835B (zh) 2016-10-17 2017-09-21 友達光電股份有限公司 畫素單元及其顯示面板
CN109634012B (zh) 2019-01-25 2021-07-23 深圳市华星光电半导体显示技术有限公司 显示面板
TWI686738B (zh) 2019-04-24 2020-03-01 友達光電股份有限公司 觸控顯示裝置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000056734A (ja) * 1998-08-04 2000-02-25 Hitachi Ltd 液晶表示装置の表示制御システム
JP2006072393A (ja) * 2005-11-18 2006-03-16 Seiko Epson Corp アクティブ・マトリックス型液晶表示装置
US10120242B2 (en) * 2015-03-20 2018-11-06 Sony Corporation Liquid crystal display device
CN106297719A (zh) * 2016-10-18 2017-01-04 深圳市华星光电技术有限公司 Goa驱动电路及液晶显示装置
CN107037656A (zh) * 2017-05-27 2017-08-11 厦门天马微电子有限公司 一种阵列基板及其使用方法、显示面板、显示装置
CN107121861A (zh) * 2017-06-20 2017-09-01 深圳市华星光电技术有限公司 液晶显示面板及液晶显示设备
CN108873525A (zh) * 2018-07-17 2018-11-23 深圳市华星光电半导体显示技术有限公司 一种阵列基板的栅极线的测试线路
CN110568688A (zh) * 2018-12-05 2019-12-13 友达光电股份有限公司 显示面板

Also Published As

Publication number Publication date
US20230119969A1 (en) 2023-04-20
CN111240113A (zh) 2020-06-05
WO2021179376A1 (zh) 2021-09-16
US11862644B2 (en) 2024-01-02

Similar Documents

Publication Publication Date Title
JP5239368B2 (ja) アレイ基板および表示装置
KR100840470B1 (ko) 수직배향형의 액정표시소자
JP3036512B2 (ja) 液晶表示装置
US7880833B2 (en) Thin film transistor array panel for a display
JP2003195330A (ja) 液晶表示装置
WO2022193337A1 (zh) 阵列基板及显示面板
CN111061103B (zh) Coa基板及液晶显示面板
WO2021189575A1 (zh) 阵列基板及显示面板
CN111580316B (zh) 显示面板及电子装置
WO2016078208A1 (zh) 一种阵列基板、显示装置
JP2016024411A (ja) 液晶表示装置
CN111240113B (zh) 阵列基板及显示面板
US10802361B2 (en) Array substrate comprising a light-shielding electrode having a main section with a vertical projection covering a data line, liquid crystal display panel and liquid crystal display device
US11415853B2 (en) Array substrate and display panel
US10754213B2 (en) Thin film transistor substrate
US9494838B2 (en) Liquid crystal display device
CN111025815A (zh) 显示面板及显示装置
KR20110024602A (ko) 액정표시장치용 어레이 기판
WO2021179403A1 (zh) 液晶显示面板
KR20080024963A (ko) 액정 표시 장치
KR100516061B1 (ko) 액정 표시 장치
WO2023184426A1 (zh) 阵列基板、显示面板及显示装置
JP2010072110A (ja) 液晶表示パネル
US11971631B2 (en) Liquid crystal display panel and display device
US11735600B2 (en) Pixel layout and display panel having pixel layout

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant