KR20140085344A - 실리콘막의 성막 방법 및 성막 장치 - Google Patents

실리콘막의 성막 방법 및 성막 장치 Download PDF

Info

Publication number
KR20140085344A
KR20140085344A KR1020130162964A KR20130162964A KR20140085344A KR 20140085344 A KR20140085344 A KR 20140085344A KR 1020130162964 A KR1020130162964 A KR 1020130162964A KR 20130162964 A KR20130162964 A KR 20130162964A KR 20140085344 A KR20140085344 A KR 20140085344A
Authority
KR
South Korea
Prior art keywords
silicon
film
silicon film
seed layer
forming
Prior art date
Application number
KR1020130162964A
Other languages
English (en)
Other versions
KR101672081B1 (ko
Inventor
도모유키 오부
다카히로 미야하라
도모유키 나가타
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20140085344A publication Critical patent/KR20140085344A/ko
Application granted granted Critical
Publication of KR101672081B1 publication Critical patent/KR101672081B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C23C16/0218—Pretreatment of the material to be coated by heating in a reactive atmosphere
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Ceramic Engineering (AREA)

Abstract

본 발명은 추가적인 박막화의 요구에 대해서도 대응 가능하고, 또한, 표면 거칠기의 정밀도도 개선하는 것이 가능한 실리콘막의 성막 방법을 제공한다. 본 발명에 따른 실리콘막의 성막 방법은, 하지를 가열하고, 가열한 하지 표면 상에 아미노실란계 가스를 공급하여 하지 표면 상에 시드층을 형성하는 공정(스텝 1)과, 하지를 가열하고, 가열한 하지 표면의 시드층 상에 아미노기를 포함하지 않는 실란계 가스를 공급하여 시드층 상에 실리콘막을 형성하는 공정(스텝 2)을 포함하고, 스텝 1에 사용되는 아미노실란계 가스를, 이 아미노실란계 가스의 분자식 중에 실리콘을 2개 이상 포함하는 것으로 한다.

Description

실리콘막의 성막 방법 및 성막 장치{SILICON FILM FORMING METHOD AND APPARATUS}
본 발명은, 실리콘막의 성막 방법 및 성막 장치에 관한 것이다.
반도체 집적 회로 장치의 콘택트 홀이나 라인의 매립, 소자나 구조를 형성하기 위한 박막에는 실리콘, 예를 들어 아몰퍼스 실리콘이 사용되고 있다. 아몰퍼스 실리콘의 성막 방법은, 예를 들어 특허문헌 1, 2에 기재되어 있다. 특허문헌 1에는, 모노실란을 400 내지 600℃에서 열 분해하여 아몰퍼스 실리콘막을 성막하는 방법이 기재되고, 특허문헌 2에는, 디실란이면 400 내지 500℃에서 분해, 트리실란이면 350 내지 450℃에서 분해, 테트라실란이면 300 내지 400℃에서 분해하여 아몰퍼스 실리콘막을 성막하는 방법이 기재되어 있다.
그러나, 아몰퍼스 실리콘으로, 미세화가 진행된 콘택트 홀이나 라인을 매립하고자 하면, 성막 후의 아몰퍼스 실리콘은 콘택트 홀부에서의 커버리지가 나빠, 큰 보이드(Void)가 발생하게 된다. 큰 보이드가 콘택트 홀이나 라인 내에 발생하면, 예를 들어, 저항값의 증대를 야기하는 요인의 하나가 된다. 이것은, 아몰퍼스 실리콘막의 표면 거칠기의 정밀도가 나쁜 것도 그 요인에 있다.
따라서, 아몰퍼스 실리콘막의 표면 거칠기의 정밀도를 개선하기 위해, 아몰퍼스 실리콘막을 성막하기 전에 하지 표면상에 아미노실란계 가스를 공급하고, 하지 표면상에 시드층을 미리 형성해 두는 아몰퍼스 실리콘막의 성막 방법이, 특허문헌 3에 기재되어 있다.
일본 특허 출원 공개 소63-29954호 공보 일본 특허 출원 공개 평1-217956호 공보 일본 특허 출원 공개 제2011-249764호 공보
그러나, 최근, 실리콘막, 예를 들어, 아몰퍼스 실리콘막의, 표면 거칠기 정밀도의 개선 요구와 함께, 추가적인 박막화의 요구가 어려움을 더해가고 있다.
특허문헌 3에서는, 표면 거칠기 정밀도의 개선이라는 목적을 달성할 수 있지만, 추가적인 박막화의 요구를 고려한 경우, 2㎚ 오더 부근에서 핀홀이 발생하기 쉬워져, 2㎚ 오더 이하의 박막화가 곤란해지는 사정이 있다.
본 발명은, 상기 사정을 감안하여 이루어진 것으로, 추가적인 박막화의 요구에 대해서도 대응 가능하고, 또한, 표면 거칠기의 정밀도도 개선하는 것도 가능한 실리콘막의 성막 방법 및 성막 장치를 제공한다.
본 발명의 제1 형태에 따른 실리콘막의 성막 방법은, 하지 상에 실리콘막을 포함하는 막을 성막하는 성막 방법으로서, (1) 상기 하지를 가열하고, 상기 가열한 하지 표면 상에 아미노실란계 가스를 공급하여 상기 하지 표면 상에 시드층을 형성하는 공정과, (2) 상기 하지를 가열하고, 상기 가열한 하지 표면의 시드층 상에 아미노기를 포함하지 않는 실란계 가스를 공급하여 상기 시드층 상에 실리콘막을 형성하는 공정을 포함하고, 상기 (1) 공정에 사용되는 상기 아미노실란계 가스를, 상기 아미노실란계 가스의 분자식 중에 실리콘을 2개 이상 포함하는 것으로 한다.
본 발명의 제2 형태에 따른 성막 장치는, 하지 상에 실리콘막을 성막하는 성막 장치로서, 상기 실리콘막이 형성되는 하지를 갖는 피처리체를 수용하는 처리실과, 처리에 사용하는 가스를 상기 처리실 내에 공급하는 처리 가스 공급 기구와, 상기 처리실 내에 수용된 상기 피처리체를 가열하는 가열 장치와, 상기 처리실 내를 배기하는 배기 기구와, 상기 처리 가스 공급 기구, 상기 가열 장치 및 상기 배기 기구를 제어하는 컨트롤러를 포함하고, 상기 컨트롤러는, 청구항 1에 기재된 (1) 공정 및 (2) 공정이 실시되도록 상기 처리 가스 공급 기구, 상기 가열 장치 및 상기 배기 기구를 제어한다.
본 발명에 따르면, 추가적인 박막화의 요구에 대해서도 대응 가능하고, 또한, 표면 거칠기의 정밀도도 개선하는 것이 가능한 실리콘막의 성막 방법 및 성막 장치를 제공한다.
도 1은 본 발명의 제1 실시 형태에 따른 실리콘막의 성막 방법의 시퀀스의 일례를 도시하는 흐름도.
도 2는 시퀀스 중의 반도체 기판의 상태를 개략적으로 도시하는 단면도.
도 3은 처리 시간과 실리콘막의 막 두께의 관계를 도시하는 도면.
도 4는 시드층 성장에 의한 증막의 모습을 도시하는 단면도.
도 5는 퇴적 시간과 실리콘막의 막 두께의 관계를 도시하는 도면.
도 6은 인큐베이션 시간의 단축에 의한 막 두께의 모습을 도시하는 단면도.
도 7은 실리콘막의 표면의 2차 전자 화상을 도시하는 도면대용 사진.
도 8은 퇴적 시간과 실리콘막의 막 두께의 관계를 도시하는 도면.
도 9는 본 발명의 제1 실시 형태에 따른 실리콘막의 성막 방법을 실시하는 것이 가능한 성막 장치의 일례를 개략적으로 도시하는 단면도.
이하, 본 발명의 실시 형태를, 도면을 참조해서 설명한다. 또한, 전체 도면에 걸쳐, 공통 부분에는 공통의 참조 부호를 부여한다.
(제1 실시 형태)
<명세서 내의 정의>
본 명세서에 있어서는 아몰퍼스 실리콘으로 기재한 경우, 아몰퍼스 실리콘만을 가리키는 용어가 아니라, 본 명세서에서 개시하는 표면 거칠기의 정밀도를 달성할 수 있는 아몰퍼스 내지 나노 사이즈의 결정립이 모아진 나노 결정 실리콘 및 상기 아몰퍼스 실리콘과 상기 나노 결정 실리콘이 혼재한 실리콘 모두를 포함하는 용어로 정의한다.
또한, 본 명세서에 있어서는 1Torr을 133㎩로 정의한다.
<성막 방법>
도 1은 본 발명의 제1 실시 형태에 따른 실리콘막의 성막 방법의 시퀀스의 일례를 도시하는 흐름도, 도 2의 (A) 내지 (C)는 시퀀스 중의 반도체 기판의 상태를 개략적으로 도시하는 단면도이다.
우선, 도 2의 (A)에 도시하는 반도체 기판, 예를 들어, 실리콘 기판(1)을 성막 장치의 처리실에 반입한다. 본 예에서는, 실리콘막이 성막되는 하지는 실리콘 기판(1), 혹은 실리콘 기판(1) 표면에 성장하고 있었던 자연 산화막(도시하지 않음)이 된다. 다른 실시 형태에서는, 하지는 실리콘을 포함하는 물질, 예를 들어 실리콘막(실리콘 기판을 포함함), 실리콘 산화막(자연 산화막, 열 산화막 및 CVD막을 포함함), 실리콘 질화막이어도 된다. 다른 실시 형태에서는, 실리콘을 포함하는 물질 이외의 금속막이어도 된다.
다음으로, 도 1 및 도 2의 (B)에 도시하는 바와 같이, 실리콘 기판(하지)(1)의 표면 상에 시드층(2)을 형성한다. 본 예에서는, 실리콘 기판(하지)(1)을 가열하고, 가열한 실리콘 기판(1)의 표면에, 분자식 중에 실리콘을 2개 이상 포함하는 아미노실란계 가스를 흘린다. 이에 의해, 실리콘 기판(하지)(1)의 표면 상에 시드층(2)을 형성한다(스텝 1).
분자식 중에 실리콘을 2개 이상 포함하는 아미노실란계 가스의 예로서는,
((R1R2)N)nSiXH2X +2-n-m(R3)m : (A), 또는
((R1R2)N)nSiXH2X -n-m(R3)m : (B)
단, 상기 (A)식 및 상기 (B)식에 있어서,
n은 아미노기의 수로 1 내지 6의 자연수
m은 알킬기의 수로 0 또는 1 내지 5 중 하나의 자연수
R1, R2, R3=CH3, C2H5, C3H7
R1=R2=R3, 또는 동일하지 않아도 된다
R3=Cl이어도 된다
X는 2 이상의 자연수
의 식으로 표시되는 실리콘의 아미노 화합물을 들 수 있다. 그리고, 상기 (A)식 및 상기 (B)식으로 표시되는 실리콘의 아미노 화합물을, 적어도 1 종류 포함하는 가스를, 스텝 1에서의 처리 가스로서 선택할 수 있다.
상기 (A)식으로 표시되는 실리콘의 아미노 화합물의 예로서는, 디이소프로필아미노디실란(Si2H5N(iPr)2), 디이소프로필아미노트리실란(Si3H7N(iPr)2), 디이소프로필아미노디클로로실란(Si2H4ClN(iPr)2), 디이소프로필아미노트리클로로실란(Si3H6ClN(iPr)2) 등을 들 수 있다.
또한, 상기 (B)식으로 표시되는 실리콘의 아미노 화합물의 예로서는, 디이소프로필아미노시클로디실란(Si2H3N(iPr)2), 디이소프로필아미노시클로트리실란(Si3H5N(iPr)2), 디이소프로필아미노디클로로시클로디실란(Si2H2ClN(iPr)2), 디이소프로필아미노디클로로시클로트리실란(Si3H4ClN(iPr)2) 등을 들 수 있다.
본 예에서는, 상기 (A)식으로 표시되는 디이소프로필아미노디실란(DIPADS)을 사용하였다.
스텝 1에서의 처리 조건의 일례는,
DIPADS 유량: 200sccm
처리 시간: 1min
처리 온도: 350℃
처리 압력: 133㎩(1Torr)
이다.
다음으로, 도 1 및 도 2의 (C)에 도시하는 바와 같이, 시드층(2) 상에 실리콘막(3)을 형성한다. 본 예에서는, 실리콘 기판(하지)(1)을 가열하고, 가열한 실리콘 기판(1)의 표면에 형성된 시드층(2)의 표면에, 아미노기를 포함하지 않는 실란계 가스를 공급한다. 이에 의해, 시드층(2) 상에 실리콘막(3)을 형성한다(스텝 2). 또한, 본 예에서는 실리콘막(3)은 아몰퍼스 실리콘막이 된다.
아미노기를 포함하지 않는 실란계 가스의 예로서는,
SiXH2X +2(단, X는 1 이상의 자연수) … (C), 또는
SiXH2X(단, X는 1 이상의 자연수) … (D)
의 식으로 표시되는 실리콘의 수소화물을 들 수 있다. 그리고, 상기 (C)식 및 상기 (D)식으로 표시되는 실리콘의 수소화물을, 적어도 1 종류 포함하는 가스를, 스텝 2에서의 처리 가스(실리콘 원료 가스)로서 선택할 수 있다.
상기 (C)식으로 표시되는 실리콘의 수소화물의 예로서는, 모노실란(SiH4), 디실란(Si2H6), 트리실란(Si3H8), 테트라실란(Si4H10), 펜타실란(Si5H12), 헥사실란(Si6H14), 헵타실란(Si7H16)을 들 수 있다.
또한, 상기 (D)식으로 표시되는 실리콘의 수소화물의 예로서는, 시클로실란(SiH2), 시클로디실란(Si2H4), 시클로트리실란(Si3H6), 시클로테트라실란(Si4H8), 시클로펜타실란(Si5H10), 시클로헥사실란(Si6H12), 시클로헵타실란(Si7H14)을 들 수 있다.
단, 분자식 중에 실리콘을 2개 이상 포함하는 아미노실란계 가스와, 아미노기를 포함하지 않는 실란계 가스의 조합을 고려한 경우에는, 분자식 중에 실리콘을 2개 이상 포함하는 아미노실란계 가스가 열 분해되는 온도 부근에서 열 분해되기 쉬운 모노실란(SiH4), 디실란(Si2H6)이 좋다.
본 예에서는, 상기 (C)식으로 표시되는 Si2H6을 사용하였다.
스텝 2에서의 처리 조건의 일례는,
Si2H6 유량: 300sccm
퇴적 시간: 40min
퇴적 온도: 400℃
퇴적 압력: 133㎩(1Torr)
이다.
이와 같이, 제1 실시 형태에 따른 실리콘막의 성막 방법에 의하면, 가열한 실리콘 기판(하지)(1)의 표면에, 분자식 중에 실리콘을 2개 이상 포함하는 아미노실란계 가스를 공급하여 시드층(2)을 형성한 후, 가열한 실리콘 기판(1)의 표면에 형성된 시드층(2) 상에 아미노기를 포함하지 않는 실란계 가스를 공급하고, 이 아미노기를 포함하지 않는 실란계 가스를, 예를 들어 열 분해시킴으로써 실리콘막(3), 예를 들어 아몰퍼스 실리콘막(3)을 시드층(2) 상에 형성한다.
우선, 제1 실시 형태에 따른 실리콘막(3)에 의한 이점은, 분자식 중에 실리콘을 2개 이상 포함하는 아미노실란계 가스에 의해 시드층(2)을 형성하고, 이 시드층(2) 상에 아미노기를 포함하지 않는 실란계 가스를 열 분해시켜 실리콘막(3)을 형성한다. 이로 인해, 시드층(2)을 형성하지 않고, 아미노기를 포함하지 않는 실란계 가스를 열 분해시키는 것만으로 형성한 실리콘막에 비교하여, 실리콘막(3)의 인큐베이션 시간이 단축되어, 아몰퍼스 실리콘막(3)의 표면 거칠기를 개선할 수 있는 것에 있다. 아몰퍼스 실리콘막의 표면 거칠기는, 아몰퍼스 실리콘막의 인큐베이션 시간에 관계가 있다. 즉, 인큐베이션 시간이 길어지면 길수록, 핵의 사이즈가 변동되기 쉬워져, 핵의 발생 후에 퇴적이 시작되는 아몰퍼스 실리콘막의 표면 거칠기의 정밀도에 영향을 주기 때문이다. 이로 인해, 아몰퍼스 실리콘막의 인큐베이션 시간이 단축될수록, 아몰퍼스 실리콘막의 표면 거칠기의 정밀도는 개선되어 간다.
<시드층 형성시의 처리 온도와 인큐베이션 시간의 관계>
또한, 제1 실시 형태에서는, 실리콘막(3)의 추가적인 박막화를 목표로 하고 있다. 이로 인해, 시드층(2) 형성시의 처리 온도에 대해서, 더욱 고려를 하였다. 즉, 시드층(2)을 형성하는 것에 의한 인큐베이션 시간의 단축 효과와 처리 온도의 관계를 조사하였다.
실리콘막(3)의 추가적인 박막을 목표로 하기 위해서는, 그 아래에 형성되는 시드층(2)의 두께에 대해서도, 극력 단원자층 레벨에 근접할 필요가 있기 때문이다. 시드층(2)의 두께는, 처리 온도가 시드층(2)의 형성에 의한 인큐베이션 시간의 단축 효과가 나타나는 온도대, 또한 시드층(2)이 CVD 성장을 시작하는 경계 온도 이하 또는 미만이면, 단원자층에 근접할 것이라고 추측된다.
도 3은, 처리 시간과 실리콘막의 막 두께의 관계를 도시하는 도면이다.
도 3에 나타내는 결과는, 스텝 1, 2의 처리 조건을 이하의 조건으로 하여 얻었다.
(스텝 1)
DIPADS 유량: 200sccm
처리 시간: 1min과 10min에서 2회 측정
처리 온도: 400℃, 375℃, 350℃, 300℃, 275℃
처리 압력: 133㎩(1Torr)
(스텝 2)
Si2H6 유량: 300sccm
퇴적 시간: 40min
퇴적 온도: 400℃
퇴적 압력: 133㎩(1Torr)
이다.
(1) 스텝 1("□" 참조): 처리 온도 400℃, 처리 시간 1min, 10min
처리 시간 1min과 10min 사이에서 약 4㎚의 실리콘막(3)의 증막이 관측되었다.
(2) 스텝 1("△" 참조): 처리 온도 375℃, 처리 시간 1min, 10min
처리 시간 1min과 10min 사이에서 약 2.2㎚의 실리콘막(3)의 증막이 관측되었다.
(3) 스텝 1("▽" 참조): 처리 온도 350℃, 처리 시간 1min, 10min
처리 시간 1min과 10min 사이에서 약 0.7㎚의 실리콘막(3)의 증막이 관측되었다.
(4) 스텝 1("◇" 참조): 처리 온도 300℃, 처리 시간 1min, 10min
처리 시간 1min과 10min 사이에서 약 0.5㎚의 실리콘막(3)의 증막이 관측되었다.
(5) 스텝 1("●" 참조):처리 온도 275℃, 처리 시간 1min, 10min
처리 시간 1min과 10min 사이에서, 실리콘막(3)의 증막은 관측되지 않았다.
이와 같이, 처리 가스로서 DIPADS를 사용한 경우, 처리 온도 275℃에서는 실리콘막(3)의 증막이 관측되지 않았으므로, 실리콘 기판(1)의 표면에는 시드층(2)은 형성되지 않았던 것이라고 생각할 수 있다. 또한, 처리 온도 300℃에서는 실리콘막(3)의 증막이 관측되었기 때문에, 시드층(2)은 처리 온도 300℃ 부근으로부터 형성되기 시작한다고 생각할 수 있다. 이를 간단하게 설명하면, 도 4에 도시하는 바와 같이, 실리콘막(3)의 막 두께는 시드층(2)의 유무에 관계없이 변하지 않는다고 가정하면, 시드층(2)이 새롭게 발생한 만큼, 실리콘막(3)이 증막된 것처럼 관측된다고 하는 것이다.
또한, 처리 온도 300℃와 350℃를 비교해 보면, 실리콘막(3)은 350℃의 쪽이 증막되어 있다. 즉, 처리 온도 300℃보다는, 처리 온도 350℃의 쪽이 실리콘막(3)의 인큐베이션 시간은 단축되어 있다. 상세하게는, 도 5에 도시하는 바와 같이, 인큐베이션 시간(Tinc)이 단축되면, 실리콘막(3)의 퇴적이 시작되는 시간이 빨라진다. 이로 인해, 동일한 퇴적 시간까지 퇴적시키면, 인큐베이션 시간(Tinc)이 짧은 쪽이 길게 퇴적된다. 따라서, 도 6에 도시하는 바와 같이, 길게 퇴적된 만큼, 실리콘막(3)은 증막되었다고 하는 것이다. 이 점으로부터, 처리 온도 350℃에서 증막된 양이 처리 온도 300℃에서 증막된 양보다 많기 때문에, 처리 온도 350℃에 있어서의 인큐베이션 시간이 처리 온도 300℃에 있어서의 인큐베이션 시간보다 짧아지는 것으로 생각할 수 있다. 이것은 처리 온도 375℃, 400℃에서도 말할 수 있는 것이다.
이들의 결과로부터, 실리콘막(3)의 추가적인 박막을 목표로 하는 경우에는, 스텝 1의 처리 온도는 300 내지 350℃가 좋다. 처리 온도는 375 내지 400℃에서도, 실리콘막(3)의 퇴적, 즉 스텝 2의 퇴적 시간을 짧게 하는 것에 의해서, 실리콘막(3)의 한층 더 박막을 도모할 수 있지만, 도 3에 도시하는 결과로도 명백해진 바와 같이, 스텝 1의 처리 시간이 1min인 경우라도, 처리 온도 300 내지 350℃와 375 내지 400℃ 사이에는, 0.5 내지 1㎚의 막 두께차가 발생하게 된다. 이 점으로부터, 실리콘막(3)의 추가적인 박막을 목표로 하는 경우에는, 스텝 1의 처리 온도는 300℃ 이상 350℃ 이하가 좋다.
<실리콘막(3)의 표면 관찰>
다음으로, 주사형 전자 현미경(SEM)을 사용하여, 실리콘막(3)의 표면을 관찰한 결과를 설명한다.
도 7은, 실리콘막의 표면의 2차 전자상을 도시하는 도면대용 사진이다.
도 7에는, 스텝 1에 사용하는 시드층(2)을 형성하기 위한 처리 가스를,
(1) 분자식 중에 실리콘을 1개만 포함하는 아미노실란계 가스
(2) 분자식 중에 실리콘을 2개 이상 포함하는 아미노실란계 가스
의 2 종류에 대해서 관측한 결과가 나타내어져 있다. 분자식 중에 실리콘을 1개만 포함하는 아미노실란계 가스로서는 디이소프로필아미노실란(DIPAS:SiH3N(iPr)2)을 사용하고, 분자식 중에 실리콘을 2개 이상 포함하는 아미노실란계 가스로서는 디이소프로필아미노디실란(DIPADS:Si2H5N(iPr)2)을 사용하였다.
도 7에 나타내는 결과는, 스텝 1, 2의 처리 조건을 이하의 조건으로 하여 얻었다.
<(1) 분자식 중에 실리콘을 1개만 포함하는 아미노실란계 가스>
이 경우의 처리 조건은 이하와 같다.
(스텝 1)
DIPAS 유량: 200sccm
처리 시간: 1min
처리 온도: 400℃
처리 압력: 133㎩(1Torr)
(스텝 2)
Si2H6 유량: 300sccm
퇴적 시간:12.0, 14.4, 20.9, 24.2min
퇴적 온도:400℃
퇴적 압력:133㎩(1Torr)
이다.
<(2) 분자식 중에 실리콘을 2개 이상 포함하는 아미노실란계 가스>
이 경우의 처리 조건은 이하와 같다.
(스텝 1)
DIPADS 유량: 200sccm
처리 시간: 1min
처리 온도: 350℃
처리 압력: 133㎩(1Torr)
(스텝 2)
Si2H6 유량: 300sccm
퇴적 시간: 12.0, 16.6, 19.7, 22.6min
퇴적 온도: 400℃
퇴적 압력: 133㎩(1Torr)
이다.
도 7에 도시하는 바와 같이, 스텝 1의 처리 가스가 (1) DIPAS인 경우, 스텝 2에 있어서의 퇴적 시간을 짧게 하고, 형성되는 실리콘막(3)의 막 두께를 감소해 가면, 실리콘막(3)의 막 두께가 2㎚ 오더에서 핀홀(Pinhole)이 발생하기 시작한다.
이와 같은 결과에 대해서, 스텝 1의 처리 가스를 제1 실시 형태와 같이 (2) DIPADS로 한 경우, 실리콘막(3)의 막 두께가 2㎚ 오더로 되어도, 핀홀(Pinhole)의 발생이 관측되지 않고, 막 두께가 1㎚ 오더로 되었을 때에, 간신히 핀홀이 발생하는 부분까지 실리콘막(3)의 형성 처리가 개선될 수 있었다.
<실리콘막(3)의 인큐베이션 시간>
또한, 도 7에 나타내는 결과로부터, 제1 실시 형태에 의하면, 실리콘막(3)의 인큐베이션 시간의 추가적인 단축 효과가 얻어지는 것을 알 수 있었다.
도 8은 퇴적 시간과 실리콘막의 막 두께의 관계를 나타내는 도면이다.
도 8에는, 도 7에 나타내어진 결과를 횡축에 퇴적 시간을, 종축에 실리콘막(3)의 막 두께를 플롯한 것이다. 도 8에 도시되는 바와 같이, ◇ 표시로 나타내어지는 DIPADS의 인큐베이션 시간 Tinc(DIPADS:선 I)의 쪽이, ● 표시로 나타내어지는 DIPAS의 인큐베이션 시간 Tinc(DIPAS:선 II)보다도 단축되는 경향이 있다.
즉, 스텝 1에서의 처리 가스를 분자식 중에 실리콘을 2개 이상 포함하는 아미노실란계 가스, 예를 들어 DIPADS로 함으로써, 그 위에 형성되는 실리콘막(3)의 인큐베이션 시간도 더욱 단축할 수 있다.
실리콘막(3)의 인큐베이션 시간을, 더욱 단축하는 것이 가능한 제1 실시 형태에 의하면, 실리콘을 1개만 포함하는 아미노실란계 가스를 사용한 경우에 비교하여, 아몰퍼스 실리콘막의 표면 거칠기의 정밀도를 더욱 개선하는 것도 가능하다고 하는 이점에 대해서도 얻을 수 있다.
이와 같이 제1 실시 형태에 따른 실리콘막의 성막 방법에 의하면, 추가적인 박막화의 요구에 대해서도 대응 가능하고, 또한 표면 거칠기의 정밀도도 개선하는 것이 가능한 실리콘막의 성막 방법을 얻을 수 있다.
(제2 실시 형태)
다음으로, 본 발명의 제1 실시 형태에 따른 실리콘막의 성막 방법을 실시하는 것이 가능한 성막 장치의 예를, 본 발명의 제2 실시 형태로서 설명한다.
<성막 장치>
도 9는 본 발명의 제2 실시 형태에 따른 성막 장치의 일례를 개략적으로 도시하는 단면도이다.
도 9에 도시하는 바와 같이, 성막 장치(100)는 하단부가 개방된 천장이 있는 원통체 형상의 처리실(101)을 갖고 있다. 처리실(101)의 전체는, 예를 들어 석영에 의해 형성되어 있다. 처리실(101) 내의 천장에는, 석영제의 천장판(102)이 설치되어 있다. 처리실(101)의 하단부 개구부에는, 예를 들어 스테인리스 스틸에 의해 원통체 형상으로 성형된 매니폴드(103)가 O링 등의 시일 부재(104)를 통해서 연결되어 있다.
매니폴드(103)는 처리실(101)의 하단부를 지지하고 있다. 매니폴드(103)의 하방으로부터는, 피처리체로서 복수매, 예를 들어 50 내지 100매의 반도체 기판, 본 예에서는 실리콘 기판(1)을 다단으로 적재 가능한 석영제의 웨이퍼 보트(105)가 처리실(101) 내에 삽입 가능하게 되어 있다. 이에 의해, 처리실(101) 내에 실리콘 기판(1)이 수용된다. 웨이퍼 보트(105)는 복수개의 지주(106)를 갖고, 지주(106)에 형성된 홈에 의해 복수매의 실리콘 기판(1)이 지지되도록 되어 있다.
웨이퍼 보트(105)는 석영제의 보온통(107)을 통해서 테이블(108) 상에 적재되어 있다. 테이블(108)은 매니폴드(103)의 하단 개구부를 개폐하는, 예를 들어, 스테인리스 스틸제의 덮개부(109)를 관통하는 회전축(110) 상에 지지된다. 회전축(110)의 관통부에는, 예를 들어, 자성 유체 시일(111)이 설치되고, 회전축(110)을 기밀하게 시일하면서 회전 가능하게 지지하고 있다. 덮개부(109)의 주변부와 매니폴드(103)의 하단부 사이에는, 예를 들어 O링으로 이루어지는 시일 부재(112)가 개재 설치되어 있다. 이에 의해 처리실(101) 내의 시일성이 보유 지지되어 있다. 회전축(110)은, 예를 들어 보트 엘리베이터 등의 승강 기구(도시하지 않음)에 지지된 아암(113)의 선단에 설치되어 있다. 이에 의해, 웨이퍼 보트(105) 및 덮개부(109) 등은, 일체적으로 승강되어 처리실(101) 내에 대해서 삽입 분리된다.
성막 장치(100)는 처리실(101) 내에 처리에 사용하는 가스를 공급하는 처리 가스 공급 기구(114) 및 처리실(101) 내에 불활성 가스를 공급하는 불활성 가스 공급 기구(115)를 갖고 있다.
본 예의 처리 가스 공급 기구(114)는, 분자식 중에 실리콘을 2개 이상 포함하는 아미노실란계 가스 공급원(117a)[이하, 아미노실란계 가스 공급원(117a)이라 약칭함] 및 아미노기를 포함하지 않는 실란계 가스 공급원(117b)[이하, 실란계 가스 공급원(117b)이라 약칭함]을 포함하고 있다. 또한, 불활성 가스 공급 기구(115)는 불활성 가스 공급원(120)을 포함하고 있다. 분자식 중에 실리콘을 2개 이상 포함하는 아미노실란계 가스의 일례는 DIPADS, 아미노기를 포함하지 않는 실란계 가스의 일례는 Si2H6이다. 불활성 가스의 일례는 질소 가스이다. 불활성 가스는 퍼지 가스 등에 이용된다.
아미노실란계 가스 공급원(117a)은 유량 제어기(121a) 및 개폐 밸브(122a)를 통해서, 분산 노즐(123a)에 접속되어 있다. 마찬가지로, 실란계 가스 공급원(117b)은 유량 제어기(121b) 및 개폐 밸브(122b)를 통해서 분산 노즐(123b)에 접속되어 있다.
분산 노즐(123a, 123b)은 석영관으로 이루어지고, 매니폴드(103)의 측벽을 내측에 관통하여 상방향으로 굴곡되어 수직으로 연장된다. 분산 노즐(123a, 123b)의 수직 부분에는, 복수의 가스 토출 구멍(124)이 소정의 간격을 두고 형성되어 있다. 이에 의해, 각 가스는, 가스 토출 구멍(124)으로부터 수평 방향으로 처리실(101) 내를 향해서 대략 균일하게 토출된다.
불활성 가스 공급원(120)은 유량 제어기(121c) 및 개폐 밸브(122c)를 통해서, 노즐(128)에 접속되어 있다. 노즐(128)은 매니폴드(103)의 측벽을 관통하고, 그 선단으로부터 불활성 가스를, 수평 방향으로 처리실(101) 내를 향해서 토출시킨다.
처리실(101) 내의, 분산 노즐(123a, 123b)에 대해서 반대측의 부분에는, 처리실(101) 내를 배기하기 위한 배기구(129)가 설치되어 있다. 배기구(129)는 처리실(101)의 측벽을 상하 방향으로 깎아냄으로써 가늘고 길게 형성되어 있다. 처리실(101)의 배기구(129)에 대응하는 부분에는, 배기구(129)를 덮도록 단면이 ㄷ자 형상으로 성형된 배기구 커버 부재(130)가 용접에 의해 설치되어 있다. 배기구 커버 부재(130)는 처리실(101)의 측벽을 따라서 상방으로 연장되어 있고, 처리실(101)의 상방에 가스 출구(131)를 규정하고 있다. 가스 출구(131)에는 진공 펌프 등을 포함하는 배기 기구(132)가 접속된다. 배기 기구(132)는 처리실(101) 내를 배기함으로써 처리에 사용한 처리 가스의 배기 및 처리실(101) 내의 압력을 처리에 따른 처리 압력으로 한다.
처리실(101)의 외주에는 통체 형상의 가열 장치(133)가 설치되어 있다. 가열 장치(133)는 처리실(101) 내에 공급된 가스를 활성화하는 동시에, 처리실(101) 내에 수용된 피처리체, 본 예에서는 실리콘 기판(1)을 가열한다.
성막 장치(100)의 각 부의 제어는, 예를 들어 마이크로프로세서(컴퓨터)로 이루어지는 컨트롤러(150)에 의해 행해진다. 컨트롤러(150)에는 오퍼레이터가 성막 장치(100)를 관리하기 위해 커맨드의 입력 조작 등을 행하는 터치 패널이나, 성막 장치(100)의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 유저 인터페이스(151)가 접속되어 있다.
컨트롤러(150)에는 기억부(152)가 접속되어 있다. 기억부(152)는 성막 장치(100)에서 실행되는 각종 처리를 컨트롤러(150)의 제어로 실현하기 위한 제어 프로그램이나, 처리 조건에 따라서 성막 장치(100)의 각 구성부에 처리를 실행시키기 위한 프로그램 즉 레시피가 저장된다. 레시피는, 예를 들어, 기억부(152) 중의 기억 매체에 기억된다. 기억 매체는, 하드 디스크나 반도체 메모리이어도 되고, CD-ROM, DVD, 플래시 메모리 등의 가반성의 것이어도 된다. 또한, 다른 장치로부터, 예를 들어 전용 회선을 통해서 레시피를 적절하게 전송시키도록 해도 된다. 레시피는 필요에 따라 유저 인터페이스(151)로부터의 지시 등으로 기억부(152)로부터 판독되고, 판독된 레시피에 따른 처리를 컨트롤러(150)가 실행함으로써, 성막 장치(100)는 컨트롤러(150)의 제어 하에, 원하는 처리가 실시된다.
본 예에서는, 컨트롤러(150)의 제어 하에, 상기 제1 실시 형태에 따른 실리콘막의 성막 방법에 따른 성막 처리가 순차 실시된다.
상기 제1 실시 형태에 따른 실리콘막의 성막 방법은, 도 9에 도시하는 바와 같은 성막 장치(100)를 사용함으로써, 1대의 성막 장치로 실시할 수 있다.
또한, 성막 장치로서는 도 9에 도시하는 바와 같은 뱃치식에 한정되지 않고, 매엽식의 성막 장치이어도 된다.
이상, 본 발명을 실시 형태에 따라서 설명하였지만, 본 발명은, 상기 실시 형태에 한정되지 않고, 다양하게 변형 가능하다.
예를 들어, 상기 실시 형태에 있어서는 처리 조건을 구체적으로 예시하였지만, 처리 조건은 상기 구체적인 예시에 한정되는 것은 아니다. 예를 들어, 실리콘막(3)(예를 들어 아몰퍼스 실리콘막)의 표면 거칠기의 개선은, 가열한 실리콘 기판(하지)(1)의 표면에, 분자식 중에 실리콘을 2개 이상 포함하는 아미노실란계 가스를 흘려, 하지의 표면 상에 시드층(2)을 형성한다. 이 후, 아미노기를 포함하지 않는 실란계 가스를 시드층(2) 상에 공급하고, 아미노기를 포함하지 않는 실란계 가스를, 예를 들어 열 분해시킴으로써 실리콘막(3), 예를 들어 아몰퍼스 실리콘막(3)을 시드층(2) 상에 형성한다고 하는 구성을 구비함으로써 얻어지는 것이다.
따라서, 처리 조건은 상기 실시 형태에 기재한 구체적인 예시에 한정되는 것이 아니라, 실리콘 기판(1)의 크기, 처리실의 용적 변화 등에 따라서, 상기 이점을 손상시키지 않는 범위에서 변경할 수 있는 것은 물론이다.
또한, 상기 실시 형태에 기재한 성막 방법은, 실리콘막(3)의 추가적인 박막화 및 실리콘막(3)의 표면 거칠기의 추가적인 개선을 달성할 수 있는 것이다. 이로 인해, 상기 실시 형태에 기재한 성막 방법은, 미세화의 진전이 진행되고 있는 전자 제품의 제조 방법, 예를 들어 반도체 장치의 제조 프로세스나, 플랫 패널 디스플레이의 제조 프로세스에 적절하게 사용할 수 있다.
또한, 시드층(2)을 두껍게 해버리면, 상술한 바와 같이, 시드층(2)을 포함한 실리콘막(3)의 막 두께를 증가시키게 된다. 또한, 시드층(2)은 실리콘의 핵을 균일하게 발생시키는 것이다. 이로 인해, 시드층(2)의 두께는 얇은 것이 바람직하다. 바람직하게는 단원자층 레벨의 두께 정도인 것이 좋다. 구체적인 시드층(2)의 두께를 언급하면, 0.1㎚ 이상 0.3㎚ 이하인 것이 좋다.
또한, 상기 실시 형태에서는, 스텝 1의 처리 온도를 300℃, 처리 시간 1min, 10min으로 한 경우에는, 실리콘막(3)이 약 0.5㎚ 증막되었으므로, 최대 0.5㎚의 시드층(2)이 형성되었다고도 할 수 있다. 그러나, 처리 시간을 10min보다도 짧게 하면, 시드층(2)의 두께를 0.1㎚ 이상 0.3㎚ 이하로 하는 것이 가능하다.
또한, 분자식 중에 실리콘을 2개 이상 포함하는 아미노실란계 가스는 분해시키지 않고, 예를 들어, 실리콘 기판(하지)(1) 상에 흡착시키도록 하는 것이 좋다. 예를 들어 DIPADS는 350℃ 이상의 온도로 열 분해한다. 아미노실란이 열 분해되면, 성막되는 막 중에 탄소(C), 질소(N) 등의 불순물이 말려 들어가게 되는 경우가 있다. 아미노실란은 분해시키지 않고, 예를 들어 실리콘 기판(하지)(1) 상에 흡착시키도록 함으로써, 성막되는 막 중에 불순물이 말려 들어가게 되는 사정을 억제할 수 있다고 하는 이점을 얻을 수 있다.
또한, 실리콘막(3)은 상기 실시 형태에서 설명한 추가적인 박막화를 목표로 한다고 하는 관점으로부터는, 시드층(2) 및 실리콘막(3)을 합산한 막 두께가 2㎚ 이하의 유한값의 두께로 하는 것이 바람직하다.
그러나, 상술한 바와 같이, 제1 실시 형태에 따른 실리콘막의 성막 방법에 의하면, 인큐베이션 시간을 더욱 개선할 수 있는 결과, 표면 거칠기의 정밀도를 더욱 향상시킬 수 있는 이점이 있다. 이 점으로부터, 실리콘막(3)을 두꺼운 막으로 하는 경우에도 적절하게 사용할 수 있다. 예를 들어, 반도체 장치에서 일반적으로 사용되고 있는 50㎚ 이상 100㎚ 이하의 실리콘막(3)에도 사용할 수 있고, 그보다도 막 두께가 얇은, 예를 들어 2㎚를 초과하고 50㎚ 미만의 범위의 두께를 갖는 실리콘막(3)에도 사용하는 것도 가능하다.
그 외, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변형시킬 수 있다.
1 : 실리콘 기판
2 : 시드층
3 : 실리콘막

Claims (12)

  1. 하지 상에 실리콘막을 포함하는 막을 성막하는 성막 방법으로서,
    (1) 상기 하지를 가열하고, 상기 가열한 하지 표면 상에 아미노실란계 가스를 공급하여 상기 하지 표면 상에 시드층을 형성하는 공정과,
    (2) 상기 하지를 가열하고, 상기 가열한 하지 표면의 시드층 상에 아미노기를 포함하지 않는 실란계 가스를 공급하여 상기 시드층 상에 실리콘막을 형성하는 공정
    을 포함하고,
    상기 (1) 공정에 사용되는 상기 아미노실란계 가스의 분자식 중에 실리콘을 2개 이상 포함하는, 실리콘막의 성막 방법.
  2. 제1항에 있어서, 상기 분자식 중에 실리콘을 2개 이상 포함하는 상기 아미노실란계 가스는,
    ((R1R2)N)nSiXH2X +2-n-m(R3)m : (A), 또는
    ((R1R2)N)nSiXH2X -n-m(R3)m : (B)
    단, 상기 (A) 및 상기 (B)식에 있어서,
    n은 아미노기의 수로 1 내지 6의 자연수
    m은 알킬기의 수로 0 또는 1 내지 5 중 하나의 자연수
    R1, R2, R3=CH3, C2H5, C3H7
    R1=R2=R3, 또는 동일하지 않아도 된다
    R3=Cl
    X는 2 이상의 자연수
    의 식으로 표시되는 실리콘의 아미노 화합물을, 적어도 1 종류 포함하는 가스로부터 선택되는, 실리콘막의 성막 방법.
  3. 제2항에 있어서, 상기 (A)식으로 표시되는 상기 아미노실란계 가스는, 디이소프로필아미노디실란(Si2H5N(iPr)2), 디이소프로필아미노트리실란(Si3H7N(iPr)2), 디이소프로필아미노디클로로실란(Si2H4ClN(iPr)2), 디이소프로필아미노트리클로로실란(Si3H6ClN(iPr)2)인, 실리콘막의 성막 방법.
  4. 제2항에 있어서, 상기 (B)식으로 표시되는 상기 아미노실란계 가스는, 디이소프로필아미노시클로디실란(Si2H3N(iPr)2), 디이소프로필아미노시클로트리실란(Si3H5N(iPr)2), 디이소프로필아미노디클로로시클로디실란(Si2H2ClN(iPr)2), 디이소프로필아미노디클로로시클로트리실란(Si3H4ClN(iPr)2)인, 실리콘막의 성막 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 (1) 공정에서 상기 하지의 가열 온도를, 상기 (2) 공정에서의 상기 하지의 가열 온도보다도 낮게 하고,
    상기 (1) 공정에서 상기 시드층을 형성하는 처리 시간을, 상기 (2) 공정에서의 상기 실리콘막을 형성하는 처리 시간보다도 짧게 하는, 실리콘막의 성막 방법.
  6. 제5항에 있어서, 상기 (1) 공정에서 상기 하지의 가열 온도를 300℃ 이상 350℃ 이하로 하는, 실리콘막의 성막 방법.
  7. 제6항에 있어서, 상기 시드층은, 단원자 흡착층인, 실리콘막의 성막 방법.
  8. 제1항에 있어서, 상기 시드층 및 상기 실리콘막을 합산한 막 두께는, 2㎚ 오더 이하의 유한값인, 실리콘막의 성막 방법.
  9. 제1항에 있어서, 상기 아미노기를 포함하지 않는 실란계 가스는,
    SiXH2X +2(단, X는 1 이상의 자연수) … (C), 또는
    SiXH2X(단, X는 1 이상의 자연수) … (D)
    의 식으로 표시되는 실리콘의 수소화물을, 적어도 1 종류 포함하는 가스로부터 선택되는, 실리콘막의 성막 방법.
  10. 제9항에 있어서, 상기 (C)식으로 표시되는 실리콘의 수소화물은, 모노실란(SiH4), 디실란(Si2H6), 트리실란(Si3H8), 테트라실란(Si4H10), 펜타실란(Si5H12), 헥사실란(Si6H14), 헵타실란(Si7H16) 중 적어도 하나로부터 선택되는, 실리콘막의 성막 방법.
  11. 제9항에 있어서, 상기 (D)식으로 표시되는 실리콘의 수소화물은, 시클로실란(SiH2), 시클로디실란(Si2H4), 시클로트리실란(Si3H6), 시클로테트라실란(Si4H8), 시클로펜타실란(Si5H10), 시클로헥사실란(Si6H12), 시클로헵타실란(Si7H14)중 적어도 어느 하나로부터 선택되는, 실리콘막의 성막 방법.
  12. 하지 상에 실리콘막을 성막하는 성막 장치로서,
    상기 실리콘막이 형성되는 하지를 가진 피처리체를 수용하는 처리실과,
    처리에 사용하는 가스를 상기 처리실 내에 공급하는 처리 가스 공급 기구와,
    상기 처리실 내에 수용된 상기 피처리체를 가열하는 가열 장치와,
    상기 처리실 내를 배기하는 배기 기구와,
    제1항의 성막 방법이 실시되도록 상기 처리 가스 공급 기구, 상기 가열 장치 및 상기 배기 기구를 제어하는 컨트롤러를 포함하는, 성막 장치.
KR1020130162964A 2012-12-27 2013-12-24 실리콘막의 성막 방법 및 성막 장치 KR101672081B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012285702A JP5925673B2 (ja) 2012-12-27 2012-12-27 シリコン膜の成膜方法および成膜装置
JPJP-P-2012-285702 2012-12-27

Publications (2)

Publication Number Publication Date
KR20140085344A true KR20140085344A (ko) 2014-07-07
KR101672081B1 KR101672081B1 (ko) 2016-11-02

Family

ID=50990036

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130162964A KR101672081B1 (ko) 2012-12-27 2013-12-24 실리콘막의 성막 방법 및 성막 장치

Country Status (5)

Country Link
US (1) US9293323B2 (ko)
JP (1) JP5925673B2 (ko)
KR (1) KR101672081B1 (ko)
CN (1) CN103898472B (ko)
TW (1) TWI577823B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210136551A (ko) * 2020-05-08 2021-11-17 주식회사 한솔케미칼 실리콘 전구체 및 이를 이용한 실리콘 함유 박막의 제조방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5544343B2 (ja) * 2010-10-29 2014-07-09 東京エレクトロン株式会社 成膜装置
JP5925673B2 (ja) * 2012-12-27 2016-05-25 東京エレクトロン株式会社 シリコン膜の成膜方法および成膜装置
JP6082712B2 (ja) * 2013-07-31 2017-02-15 東京エレクトロン株式会社 シリコン膜の成膜方法および薄膜の成膜方法
EP3149010A4 (en) * 2014-05-30 2017-11-08 Dow Corning Corporation Monoaminosilane compounds
EP3149009A4 (en) * 2014-05-30 2017-11-08 Dow Corning Corporation Diaminosilane compounds
WO2016191199A1 (en) * 2015-05-22 2016-12-01 Dow Corning Corporation Diisopropylaminopentachlorodisilane
JP7058520B2 (ja) 2018-03-05 2022-04-22 東京エレクトロン株式会社 シリコン膜の成膜方法及び基板処理装置
US11230474B2 (en) * 2018-10-11 2022-01-25 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Process for producing isomer enriched higher silanes
JP7458296B2 (ja) 2020-10-28 2024-03-29 大陽日酸株式会社 ハロゲンアミノジシラン化合物、シリコン含有薄膜形成用組成物およびシリコン含有薄膜

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6329954A (ja) 1986-07-23 1988-02-08 Toshiba Corp 半導体装置の製造方法
JPH01217956A (ja) 1988-02-26 1989-08-31 Fujitsu Ltd 導電体層とその製造方法および導電体層を使用したキャパシタとその製造方法
JP2011249764A (ja) 2010-04-27 2011-12-08 Tokyo Electron Ltd アモルファスシリコン膜の成膜方法および成膜装置
JP2012049509A (ja) * 2010-07-29 2012-03-08 Tokyo Electron Ltd トレンチの埋め込み方法および成膜システム
US20120178264A1 (en) * 2010-12-21 2012-07-12 Tokyo Electron Limited Method and apparatus for forming silicon nitride film

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55158623A (en) * 1979-05-29 1980-12-10 Hitachi Ltd Method of controlling semiconductor vapor phase growth
US7531679B2 (en) * 2002-11-14 2009-05-12 Advanced Technology Materials, Inc. Composition and method for low temperature deposition of silicon-containing films such as films including silicon nitride, silicon dioxide and/or silicon-oxynitride
JP4265409B2 (ja) * 2003-02-13 2009-05-20 三菱マテリアル株式会社 Ｓｉ−Ｓｉ結合を有する有機Ｓｉ含有化合物を用いたＳｉ含有薄膜の形成方法
US7579496B2 (en) * 2003-10-10 2009-08-25 Advanced Technology Materials, Inc. Monosilane or disilane derivatives and method for low temperature deposition of silicon-containing films using the same
US7601860B2 (en) * 2003-10-10 2009-10-13 Advanced Technology Materials, Inc. Composition and method for low temperature chemical vapor deposition of silicon-containing films including silicon carbonitride and silicon oxycarbonitride films
US20050227017A1 (en) * 2003-10-31 2005-10-13 Yoshihide Senzaki Low temperature deposition of silicon nitride
TW200905730A (en) * 2007-07-23 2009-02-01 Ind Tech Res Inst Method for forming a microcrystalline silicon film
FR2920657B1 (fr) * 2007-09-07 2013-02-22 Cie Mediterraneenne Des Cafes Chaudiere pour machine de preparation de boissons.
JP5044579B2 (ja) * 2009-01-27 2012-10-10 東京エレクトロン株式会社 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム
JP2011014872A (ja) * 2009-06-04 2011-01-20 Tokyo Electron Ltd アモルファスカーボン膜の形成方法および形成装置
JP2012004542A (ja) * 2010-05-20 2012-01-05 Tokyo Electron Ltd シリコン膜の形成方法およびその形成装置
US8912353B2 (en) * 2010-06-02 2014-12-16 Air Products And Chemicals, Inc. Organoaminosilane precursors and methods for depositing films comprising same
JP5573772B2 (ja) * 2010-06-22 2014-08-20 東京エレクトロン株式会社 成膜方法及び成膜装置
US20120277457A1 (en) * 2010-10-12 2012-11-01 Air Products And Chemicals, Inc. Aminosilanes and methods for making same
JP5544343B2 (ja) 2010-10-29 2014-07-09 東京エレクトロン株式会社 成膜装置
JP2012138500A (ja) * 2010-12-27 2012-07-19 Tokyo Electron Ltd タングステン膜又は酸化タングステン膜上への酸化シリコン膜の成膜方法及び成膜装置
JP5675331B2 (ja) * 2010-12-27 2015-02-25 東京エレクトロン株式会社 トレンチの埋め込み方法
JP5588856B2 (ja) * 2010-12-27 2014-09-10 東京エレクトロン株式会社 カーボン膜上への酸化物膜の成膜方法及び成膜装置
US9466476B2 (en) * 2010-12-27 2016-10-11 Tokyo Electron Limited Film-forming method for forming silicon oxide film on tungsten film or tungsten oxide film
US8771807B2 (en) * 2011-05-24 2014-07-08 Air Products And Chemicals, Inc. Organoaminosilane precursors and methods for making and using same
JP5864360B2 (ja) * 2011-06-30 2016-02-17 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP5514162B2 (ja) 2011-07-22 2014-06-04 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置
JP5977002B2 (ja) * 2011-08-25 2016-08-24 東京エレクトロン株式会社 トレンチの埋め込み方法および半導体集積回路装置の製造方法
JP5741382B2 (ja) * 2011-09-30 2015-07-01 東京エレクトロン株式会社 薄膜の形成方法及び成膜装置
JP5793398B2 (ja) 2011-10-28 2015-10-14 東京エレクトロン株式会社 シード層の形成方法及びシリコン含有薄膜の成膜方法
US9353442B2 (en) * 2011-10-28 2016-05-31 Tokyo Electron Limited Apparatus for forming silicon-containing thin film
US9978585B2 (en) * 2012-06-01 2018-05-22 Versum Materials Us, Llc Organoaminodisilane precursors and methods for depositing films comprising same
US9337018B2 (en) * 2012-06-01 2016-05-10 Air Products And Chemicals, Inc. Methods for depositing films with organoaminodisilane precursors
JP6022272B2 (ja) * 2012-09-14 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP5876398B2 (ja) * 2012-10-18 2016-03-02 東京エレクトロン株式会社 成膜方法及び成膜装置
JP6068130B2 (ja) * 2012-12-25 2017-01-25 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP5925673B2 (ja) * 2012-12-27 2016-05-25 東京エレクトロン株式会社 シリコン膜の成膜方法および成膜装置
JP5947710B2 (ja) * 2012-12-27 2016-07-06 東京エレクトロン株式会社 シード層の形成方法、シリコン膜の成膜方法および成膜装置
JP6030455B2 (ja) * 2013-01-16 2016-11-24 東京エレクトロン株式会社 シリコン酸化物膜の成膜方法
US9796739B2 (en) * 2013-06-26 2017-10-24 Versum Materials Us, Llc AZA-polysilane precursors and methods for depositing films comprising same
JP6082712B2 (ja) * 2013-07-31 2017-02-15 東京エレクトロン株式会社 シリコン膜の成膜方法および薄膜の成膜方法
JP6092040B2 (ja) * 2013-08-02 2017-03-08 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP2015193878A (ja) * 2014-03-31 2015-11-05 東京エレクトロン株式会社 ＴｉＳｉＮ膜の成膜方法および成膜装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6329954A (ja) 1986-07-23 1988-02-08 Toshiba Corp 半導体装置の製造方法
JPH01217956A (ja) 1988-02-26 1989-08-31 Fujitsu Ltd 導電体層とその製造方法および導電体層を使用したキャパシタとその製造方法
JP2011249764A (ja) 2010-04-27 2011-12-08 Tokyo Electron Ltd アモルファスシリコン膜の成膜方法および成膜装置
JP2012049509A (ja) * 2010-07-29 2012-03-08 Tokyo Electron Ltd トレンチの埋め込み方法および成膜システム
US20120178264A1 (en) * 2010-12-21 2012-07-12 Tokyo Electron Limited Method and apparatus for forming silicon nitride film
JP2012146955A (ja) * 2010-12-21 2012-08-02 Tokyo Electron Ltd 窒化シリコン膜の成膜方法及び成膜装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210136551A (ko) * 2020-05-08 2021-11-17 주식회사 한솔케미칼 실리콘 전구체 및 이를 이용한 실리콘 함유 박막의 제조방법

Also Published As

Publication number Publication date
JP2014127694A (ja) 2014-07-07
TW201437411A (zh) 2014-10-01
US9293323B2 (en) 2016-03-22
JP5925673B2 (ja) 2016-05-25
CN103898472A (zh) 2014-07-02
US20140187025A1 (en) 2014-07-03
CN103898472B (zh) 2017-11-14
KR101672081B1 (ko) 2016-11-02
TWI577823B (zh) 2017-04-11

Similar Documents

Publication Publication Date Title
KR101672081B1 (ko) 실리콘막의 성막 방법 및 성막 장치
KR101813312B1 (ko) 실리콘막의 성막 방법, 박막의 성막 방법 및 단면 형상 제어 방법
KR101534634B1 (ko) 어모퍼스 실리콘막의 성막 방법 및 성막 장치
KR101775950B1 (ko) 어모퍼스 실리콘막의 성막 방법 및 성막 장치
KR101682747B1 (ko) 시드층의 형성 방법, 실리콘막의 성막 방법 및 성막 장치
US20140199839A1 (en) Film-forming method for forming silicon oxide film on tungsten film or tungsten oxide film
JP5827384B2 (ja) アモルファスシリコン膜の成膜方法および成膜装置
US9607830B2 (en) Method of forming germanium film and apparatus therefor
US9460913B2 (en) Film-forming method for forming silicon oxide film on tungsten film or tungsten oxide film
US9466476B2 (en) Film-forming method for forming silicon oxide film on tungsten film or tungsten oxide film

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191016

Year of fee payment: 4