KR20140084751A - 대역 통과 필터 - Google Patents

대역 통과 필터 Download PDF

Info

Publication number
KR20140084751A
KR20140084751A KR1020120154554A KR20120154554A KR20140084751A KR 20140084751 A KR20140084751 A KR 20140084751A KR 1020120154554 A KR1020120154554 A KR 1020120154554A KR 20120154554 A KR20120154554 A KR 20120154554A KR 20140084751 A KR20140084751 A KR 20140084751A
Authority
KR
South Korea
Prior art keywords
substrate
via holes
capacitors
band
pass filter
Prior art date
Application number
KR1020120154554A
Other languages
English (en)
Other versions
KR101444555B1 (ko
Inventor
장승구
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120154554A priority Critical patent/KR101444555B1/ko
Priority to US13/844,004 priority patent/US9525394B2/en
Priority to CN201310115376.2A priority patent/CN103905011A/zh
Publication of KR20140084751A publication Critical patent/KR20140084751A/ko
Application granted granted Critical
Publication of KR101444555B1 publication Critical patent/KR101444555B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/12—Bandpass or bandstop filters with adjustable bandwidth and fixed centre frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1766—Parallel LC in series path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1791—Combined LC in shunt or branch path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Abstract

본 발명은 대역 통과 필터에 관한 것이다. 본 발명에 따르면, 복수의 커패시터 및 복수의 제1 도체 패턴이 마련되는 제1기판, 및 상기 제1 기판과 적층되고, 복수의 비아 홀을 통해 상기 복수의 제1 도체 패턴과 연결되는 제2 기판을 포함하고, 상기 복수의 비아 홀의 개수 및 형상에 따라 억압 주파수(attenuation frequency)가 결정되는 대역 통과 필터를 제안한다.

Description

대역 통과 필터{BAND PASS FILTER}
본 발명은 복수의 층이 적층되는 기판에 도체 패턴 및 커패시터를 마련하여 형성되는 대역 통과 필터에 있어서, 기판 내에 마련되는 비아 홀의 개수 또는 형상을 조절하여 원하는 억압 주파수를 손쉽게 설정할 수 있고, 간단한 구조로 구현되어 제조 단가 및 공정 수율 등을 안정화할 수 있는 대역 통과 필터에 관한 것이다.
대역 통과 필터(BAND PASS FILTER, BPF)는 특정 주파수 대역의 신호만 통과시키고 나머지 신호를 차단하는 필터로서, 무선 신호 송수신기에서 특정 주파수 대역의 신호만을 선택하기 위한 용도로 널리 사용된다. 대역 통과 필터에서 통과되는 주파수 대역과 차단되는 주파수 대역은 억압 주파수(Attenuation Frequency)를 기준으로 나뉘어지며, 대역 통과 필터의 특성은 억압 주파수, 삽입 손실, 대역폭 등에 의해 결정된다.
대역 통과 필터는 무선 송수신기에서 사용하는 주파수 대역 이외의 모든 주파수 대역에서 신호를 억압하는데, 전력 증폭기와 같은 소자에서는 억압 주파수 대역이 2차 고조파(harmonics) 성분 발생의 주요 원인이 될 수 있다. 일반적으로 지금까지 사용되던 대역 통과 필터는 사용 대역에 대한 설계가 우선적으로 고려되어 왔으며, 억압 주파수 대역에 대해서는 고조파 성분 방지 등을 위한 부가 회로가 추가될 수 있었다.
억압 주파수 대역에서 발생하는 고조파 성분을 방지하기 위해 부가적인 회로를 추가하여 고조파 성분을 방지하게 되면, 사용 주파수 대역에 대한 설계를 최우선으로 고려할 수 있다는 장점이 있다. 그러나, 부가적인 회로로 인해 통과 주파수 대역에서 대역 통과 필터의 삽입 손실을 크게 하거나, 또는 필터 자체의 물리적인 크기를 키워 단점으로 작용할 수 있었다.
인용발명1은 집적 수동 소자 기판 내장형 대역 통과 필터에 관한 것으로, 비아 홀 구조를 포함하는 기판에서, 기생 인덕턴스 성분을 생성하여 특정 주파수 대역에서의 대역 저지 특성을 향상시킬 수 있는 내용을 개시하고 있다. 인용발명2는 적층형 필터의 제조 방법에 관한 것으로, 복수의 유전체 시트를 적층하고, 인덕터 전극 및 커패시터 전극을 비아 홀로 연결하여 통과 주파수 대역 등을 조절하는 내용을 개시하고 있다. 그러나, 인용발명1, 2 모두 비아 홀의 개수 또는 형상을 조절하거나, 기판의 특정 면에서 비아 홀과 인접한 부분에 비전도성 영역을 마련하여 억압 주파수 값을 선택할 수 있는 내용은 개시하고 있지 않다.
한국등록특허공보 KR 10-0969766-0000 한국등록특허공보 KR 10-0314620-0000
본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 복수의 비아 홀을 포함하는 기판의 제1면에 복수의 커패시터와 제1 도체 패턴을 형성하고, 기판의 제2면에는 제2 도체 패턴을 마련한다. 제1 도체 패턴과 제2 도체 패턴, 복수의 커패시터 중 적어도 일부는 비아 홀에 의해 서로 연결되며, 특히 비아 홀과 인접한 제2면의 일부 영역에 비전도성 영역을 마련하거나 비아 홀의 개수, 형상을 조절하여 억압 주파수 값을 선택할 수 있다.
본 발명의 제1 기술적인 측면에 따르면, 복수의 커패시터 및 복수의 제1 도체 패턴이 마련되는 제1기판, 및 상기 제1 기판과 적층되고, 복수의 비아 홀을 통해 상기 복수의 제1 도체 패턴과 연결되는 제2 기판을 포함하고, 상기 복수의 비아 홀의 개수 및 형상에 따라 억압 주파수(attenuation frequency)가 결정되는 대역 통과 필터를 제안한다.
또한, 상기 제2 기판은, 상기 복수의 비아 홀과 접촉하는 영역에 인접하여 마련되는 비전도성 영역을 포함하는 대역 통과 필터를 제안한다.
또한, 상기 복수의 비아 홀의 개수가 많아질수록, 상기 억압 주파수는 더 큰 값으로 결정되는 대역 통과 필터를 제안한다.
또한, 상기 복수의 비아 홀의 형상에 의해 상기 복수의 비아 홀의 연장 길이가 길어질수록, 상기 억압 주파수는 더 작은 값으로 결정되는 대역 통과 필터를 제안한다.
또한, 상기 억압 주파수를 더 작은 값으로 결정하기 위해, 상기 복수의 비아 홀은 나선형(spiral) 형상을 갖는 대역 통과 필터를 제안한다.
또한, 상기 제2 기판은, 상기 복수의 비아 홀을 통해 상기 복수의 제1 도체 패턴과 연결되는 하나 이상의 제2 도체 패턴을 포함하는 대역 통과 필터를 제안한다.
또한, 상기 하나 이상의 제2 도체 패턴 중 적어도 하나는 전기적으로 접지(GND)되는 대역 통과 필터를 제안한다.
또한, 상기 복수의 커패시터는 적층형 세라믹 커패시터(MLCC, Multi-Layer Ceramic Capacitor)를 포함하고, 상기 제1 기판과 상기 제2 기판은 인쇄 회로 기판(PCB, Printed Circuit Board)인 대역 통과 필터를 제안한다.
한편, 본 발명의 제2 기술적인 측면에 따르면, 적층 구조를 가지며, 복수의 비아 홀을 포함하는 기판, 상기 기판의 제1면에 마련되는 복수의 커패시터, 및 상기 기판의 상기 제1면에 마련되어 상기 복수의 커패시터 중 적어도 일부를 서로 연결하는 제1 도체 패턴을 포함하고, 상기 제1 도체 패턴은 상기 복수의 비아 홀을 통해 상기 기판의 제2면에 마련된 제2 도체 패턴과 연결되고, 상기 제2면은 상기 복수의 비아 홀과 접촉하는 영역에 인접하여 마련되는 비전도성 영역을 포함하는 대역 통과 필터를 제안한다.
또한, 상기 제2 도체 패턴 중 적어도 일부는 전기적으로 접지되는 대역 통과 필터를 제안한다.
또한, 상기 복수의 커패시터의 용량과, 상기 복수의 비아 홀의 개수 및 형상 중 적어도 하나에 의해 결정되는 억압 주파수를 갖는 대역 통과 필터를 제안한다.
또한, 상기 복수의 비아 홀 중 적어도 일부는 나선형(spiral) 형상을 갖는 대역 통과 필터를 제안한다.
또한, 상기 기판은 인쇄 회로 기판이며, 상기 복수의 커패시터는 하나 이상의 적층형 세라믹 커패시터를 포함하는 대역 통과 필터를 제안한다.
본 발명에 따르면, 복수의 비아 홀을 포함하는 기판의 서로 다른 면에 복수의 도체 패턴을 마련하고, 기판의 적어도 한 면에 복수의 커패시터를 배치한다. 복수의 커패시터는 도체 패턴 중 일부와 직접, 또는 비아 홀을 통해 연결되며, 비아 홀의 개수와 형상, 또는 기판의 특정 면에 비전도성 영역을 마련하여 억압 주파수 값을 선택할 수 있다. 또한, 커패시터로 적층형 세라믹 커패시터를 이용하고, 기판으로 인쇄 회로 기판을 이용함으로써 제조 단가를 낮추고 공정 상의 수율을 높일 수 있다.
도 1은 본 발명의 실시예에 따른 대역 통과 필터를 도시한 평면도이다.
도 2는 도 1에 도시한 대역 통과 필터의 단면을 나타낸 측면도이다.
도 3 내지 도 7은 본 발명의 실시예에 따른 대역 통과 필터의 구조 변경 예시를 나타낸 평면도이다.
도 8은 본 발명의 실시예에 따른 대역 통과 필터의 등가 회로를 나타낸 회로도이다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명의 실시예에 따른 대역 통과 필터를 도시한 평면도이다.
도 1은 본 실시예에 따른 대역 통과 필터(100)의 제1 기판(130) 쪽을 나타낸 평면도이다. 도 1을 참조하면, 본 실시예에 따른 대역 통과 필터(100)는 제1 기판(130)에 마련되는 인덕터(110)와 복수의 커패시터(120), 및 복수의 비아 홀(140)을 포함할 수 있다.
제1 기판(130)에 형성되는 복수의 제1 도체 패턴이 인덕터(110) L1, L2로 활용될 수 있으며, 인덕터(110) L1, L2 각각은 복수의 커패시터(120) C1, C2, C3 중 적어도 일부와 연결된다. 대역 통과 필터(100)의 공진 주파수는 커패시터(120) C1, C2의 커패시턴스 값과, 인덕터(100) L1, L2의 인덕턴스를 결정하는 제1 도체 패턴의 길이 또는 폭에 의해 결정될 수 있다.
예를 들어, 대역 통과 필터(100)의 공진 주파수는 커패시터(120) C1, C2의 커패시턴스 값 및 제1 도체 패턴의 길이와 반비례하며, 제1 도체 패턴의 폭과는 비례한다. 커패시터(120) C1, C2의 커패시턴스 값에 비해, 인덕터(110)를 구성하는 제1 도체 패턴의 폭과 길이는 미세한 조정이 가능하므로, 공진 주파수 설계에 있어서 커패시터(120) C1, C2의 커패시턴스 값이 갖는 한계를 보완할 수 있다. 인덕터(110) L1과 커패시터(120) C1에 의해 결정되는 공진 주파수가 f1이고, 인덕터(110) L2와 커패시터(120) C2에 의해 공진 주파수 f2가 결정된다면, 대역 통과 필터(100)의 대역폭(Bandwidth)은 |f1-f2|로 결정된다. 또한, 통과 대역의 중간 주파수는 (f1+f2)/2로 결정될 수 있다.
공진 주파수 결정에 관여하지 않는 커패시터(120) C3은 대역 통과 필터(100)의 삽입 손실(insertion loss)과 저지 대역의 감쇠 크기를 결정한다. 예를 들어, 대역 통과 필터(100)의 삽입 손실과 저지 대역의 감쇠 크기는, 커패시터(120) C3의 커패시턴스 값에 반비례할 수 있다. 이때, 커패시터(120) C3의 커패시턴스 값 변경으로 조절할 수 없는 삽입 손실과 감쇠 크기의 미세한 조정은, 인덕터(110) L1과 L2의 거리에 따른 커플링 성분을 결정함으로써 조절할 수 있다.
도 1을 참조하면, 인덕터(110) L1과 L2는 서로 마주보는 배치를 갖는다. 따라서, 인덕터(110) L1과 L2가 상호 인덕턴스(Mutual Inductance)를 형성하게 되어, 공진 주파수 f1과 f2가 서로 결합하게 되고, 결과적으로 통과 대역을 형성한다.
도 1에서 대역 통과 필터(100)는 하나 이상의 비아 홀(140, Via Hole)을 포함할 수 있다. 비아 홀(140)은 제1 기판(130)을 관통하여 제1 기판(130)과 맞은 편에 마련되는 제2 기판(미도시)까지 연결된다. 제2 기판에는 전기적으로 접지되는 도체 패턴 또는 비전도성 영역 등이 마련될 수 있으며, 인덕터(110)를 구성하는 제1 도체 패턴과, 제2 기판의 도체 패턴 또는 비전도성 영역 등이 비아 홀(140)에 의해 서로 연결될 수 있다. 이에 대해서는, 도 2에 도시한 측면도를 참조하여 설명한다.
도 2는 도 1에 도시한 대역 통과 필터의 단면을 나타낸 측면도이다.
도 2를 참조하면, 본 실시예에 따른 대역 통과 필터(100)는, 도 1에서 설명한 바와 같이 인덕터(110)를 형성하는 제1 도체 패턴, 제1 도체 패턴과 연결되는 복수의 커패시터(120), 비아 홀(140) 등을 포함할 수 있다. 또한, 비아 홀(140) 내에는 제2 도체 패턴이 마련되어, 제1 도체 패턴과 대역 통과 필터(100) 하면에서 접지되는 도체 패턴 등을 서로 연결할 수 있다. 한편, 복수의 커패시터(120) 중 적어도 일부는 적층형 세라믹 커패시터(Multi-Layer Ceramic Capacitor)일 수 있다.
일례로, 대역 통과 필터(100)를 구성하는 기판의 높이는 제1 도체 패턴의 높이보다 3배 이상의 값을 가질 수 있다. 또한, 앞서 설명한 바와 같이 커패시터(120)가 마련되는 대역 통과 필터(100)의 상면과 마주보는 하면의 적어도 일부는 전기적으로 접지(GND)될 수 있다.
대역 통과 필터(100)에 포함되는 기판은 인쇄 회로 기판(Printed Circuit Board, PCB)으로 선택될 수 있다. 복수의 커패시터(120) 중 적어도 하나를 적층형 세라믹 커패시터로 선택하고, 인쇄 회로 기판을 이용하여 대역 통과 필터(100)를 구성함으로써, 제조 수율을 높이고 단가를 낮출 수 있다. 또한, 인쇄 회로 기판에서 회로를 구성하는 제1 도체 패턴과 비아 홀의 구조 등을 변경함으로써 전체적인 사이즈 증가나 성능 열화 없이 대역 통과 필터(100)의 특성을 유지하며 특정 주파수 대역의 억압도를 조정할 수 있다.
한편, 본 실시예에 따른 대역 통과 필터(100)에서 일부 구조는 원하는 대역 특성에 따라 가변할 수 있다. 이하, 도 3 내지 도 7을 참조하여 본 발명에 따른 대역 통과 필터(100)의 다양한 변형 실시예를 설명한다.
도 3 내지 도 7은 본 발명의 실시예에 따른 대역 통과 필터의 구조 변경 예시를 나타낸 평면도이다.
우선 도 3을 참조하면, 본 실시예에 따른 대역 통과 필터(100)에서 변경 가능한 일부 영역이 따로 도시되어 있다. 우선 커패시터(120)가 배치되는 대역 통과 필터(100)의 제1면을 살펴보면, 제3 커패시터(120) C3와, 제3 커패시터(120) C3을 제1, 제2 커패시터(120) C1, C2와 연결하는 일부 도체 패턴(140) 등의 설계를 변경할 수 있다. 또한, 대역 통과 필터(100)의 제1, 제2 커패시터(120) C1, C2를 연결하는 비아 홀(140)의 개수와 형상 등도 변경할 수 있다.
비아 홀(140)의 개수는 대역 통과 필터(100)의 인덕턴스와 반비례한다. 즉, 비아 홀(140)의 개수를 늘리는 경우, 대역 통과 필터(100)의 인덕턴스가 감소하며, 그로부터 억압 대역의 주파수를 높일 수 있다. 한편, 비아 홀(140)의 형상 변경을 통해서도 인덕턴스에 변화를 가져올 수 있다. 비아 홀(140)을 단순한 직선 형태가 아닌 나선형(spiral) 형상 등으로 형성하여, 인덕턴스 값을 높이고 그로부터 억압 대역의 주파수를 감소시킬 수 있다.
도 3의 우측에는 대역 통과 필터(100)의 제2면을 도시하였다. 제2면에는 제1, 제2 커패시터(120) C1, C2 또는 인덕터(110) L1, L2와 연결되는 비아 홀(140)이 마련될 수 있다. 비아 홀(140) 중 적어도 일부의 주변 영역에는 전도성 또는 비전도성 영역이 마련될 수 있다. 제2면에 비전도성 영역이 따로 마련되는 경우, 비전도성 영역은 제2면의 비아 홀(140) 주변에 마련될 수 있으며, 그로부터 대역 통과 필터(100)의 통과 대역을 조절할 수 있다.
다음으로 도 4를 참조하면, 대역 통과 필터(100)의 제1면의 변형 실시예가 도시되어 있다. 도 1에 도시한 대역 통과 필터(100)와 달리, 제3 커패시터(120) C3가 인덕터(110) L1, L2와 제1, 제2 커패시터(120) C1, C2 사이에 배치된다. 이때, 제1, 제2 커패시터(120) C1, C2와 대역 통과 필터(100) 제2면을 연결하는 비아 홀의 구조도 함께 변경될 수 있다. 도 4에 도시한 변형 실시예의 경우에도 인덕터(110) L1, L2가 서로 마주보도록 형성되므로, 상호 인덕턴스에 의해 공진 주파수 f1과 f2가 서로 결합하게 되고, 통과 대역이 설정된다.
도 5 내지 도 7은 대역 통과 필터(100)의 제2면의 변형 실시예를 나타낸 도이다. 우선 도 5를 참조하면, 대역 통과 필터(100)의 제2면에 비아 홀(140)이 마련되고, 비아 홀(140) 주변의 도체 영역(500)이 추가된다. 이때, 비아 홀(140)과 주변의 도체 영역(500)은 직접 연결되지 않고 직선 또는 나선의 구조를 통해 연결될 수도 있는데, 그로부터 인덕턴스를 높이고 결과적으로 억압 주파수를 낮출 수 있다.
다음으로 도 6은 비아 홀의 개수를 변경하여 대역 통과 필터(100)의 특성을 바꾸는 경우를 나타낸 것이다. 도 6을 참조하면, 인덕터(110) L1, L2와 연결되는 비아 홀(140)은 1개인 반면, 제1, 제2 커패시터(120) C1, C2와 연결되는 비아 홀(140)은 각각 2개씩 마련된다. 즉, 비아 홀(140)의 개수가 증가한 경우에 해당하며, 비아 홀(140)의 개수 증가에 따라 인덕턴스가 낮아지고 그로부터 억압 주파수를 높일 수 있다.
도 7은 비아 홀(140)과 제2면의 도체 영역(700)이 나선형 구조(710)에 의해 연결되는 경우를 나타낸 것이다. 따라서, 앞서 설명한 바와 같이 대역 통과 필터(100)의 인덕턴스를 증가시킬 수 있으며, 그로부터 억압 주파수를 낮추는 효과를 얻을 수 있다.
도 8은 본 발명의 실시예에 따른 대역 통과 필터의 등가 회로를 나타낸 회로도이다.
도 8을 참조하면, 본 실시예에 따른 대역 통과 필터(100)의 제1면에 마련되는 복수의 커패시터(120) C1, C2, C3가 등가 회로에 포함된다. 이때, 제1 커패시터(120) C1, 제2 커패시터(120) C2과 각각 직렬로 연결되는 인덕터의 값은, 제1, 제2 커패시터(120) C1, C2와 연결되는 비아 홀(140)의 개수 및 형상에 따라 결정될 수 있다.
즉, 앞서 설명한 바와 같이, 비아 홀(140)의 개수가 증가하면 인덕턴스가 감소하고, 비아 홀(140)과 연결되는 제2면의 형상이 선 또는 나선형 등으로 변형되면 인덕턴스가 증가한다. 따라서, 제1, 제2 커패시터(120) C1, C2와 직렬로 연결되는 인덕터를 포함하지 않은 기존의 구조와 달리, 본 실시예에 따른 대역 통과 필터(100)에서는 억압 주파수 값을 선택할 수 있다.
이상에서 본 발명이 구체적인 구성요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명이 상기 실시예들에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형을 꾀할 수 있다.
따라서, 본 발명의 사상은 상기 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등하게 또는 등가적으로 변형된 모든 것들은 본 발명의 사상의 범주에 속한다고 할 것이다.
100 : 대역 통과 필터
110 : 인덕터
120 : 커패시터
130 : 기판
140 : 비아 홀

Claims (13)

  1. 복수의 커패시터 및 복수의 제1 도체 패턴이 마련되는 제1기판; 및
    상기 제1 기판과 적층되고, 복수의 비아 홀을 통해 상기 복수의 제1 도체 패턴과 연결되는 제2 기판; 을 포함하고,
    상기 복수의 비아 홀의 개수 및 형상에 따라 억압 주파수(attenuation frequency)가 결정되는 대역 통과 필터.
  2. 제1항에 있어서, 상기 제2 기판은,
    상기 복수의 비아 홀과 접촉하는 영역에 인접하여 마련되는 비전도성 영역; 을 포함하는 대역 통과 필터.
  3. 제1항에 있어서,
    상기 복수의 비아 홀의 개수가 많아질수록, 상기 억압 주파수는 더 큰 값으로 결정되는 대역 통과 필터.
  4. 제1항에 있어서,
    상기 복수의 비아 홀의 형상에 의해 상기 복수의 비아 홀의 연장 길이가 길어질수록, 상기 억압 주파수는 더 작은 값으로 결정되는 대역 통과 필터.
  5. 제4항에 있어서,
    상기 억압 주파수를 더 작은 값으로 결정하기 위해, 상기 복수의 비아 홀은 나선형(spiral) 형상을 갖는 대역 통과 필터.
  6. 제1항에 있어서, 상기 제2 기판은,
    상기 복수의 비아 홀을 통해 상기 복수의 제1 도체 패턴과 연결되는 하나 이상의 제2 도체 패턴; 을 포함하는 대역 통과 필터.
  7. 제6항에 있어서,
    상기 하나 이상의 제2 도체 패턴 중 적어도 하나는 전기적으로 접지(GND)되는 대역 통과 필터.
  8. 제1항에 있어서,
    상기 복수의 커패시터는 적층형 세라믹 커패시터(MLCC, Multi-Layer Ceramic Capacitor)를 포함하고,
    상기 제1 기판과 상기 제2 기판은 인쇄 회로 기판(PCB, Printed Circuit Board)인 대역 통과 필터.
  9. 적층 구조를 가지며, 복수의 비아 홀을 포함하는 기판;
    상기 기판의 제1면에 마련되는 복수의 커패시터; 및
    상기 기판의 상기 제1면에 마련되어 상기 복수의 커패시터 중 적어도 일부를 서로 연결하는 제1 도체 패턴; 을 포함하고,
    상기 제1 도체 패턴은 상기 복수의 비아 홀을 통해 상기 기판의 제2면에 마련된 제2 도체 패턴과 연결되고,
    상기 제2면은 상기 복수의 비아 홀과 접촉하는 영역에 인접하여 마련되는 비전도성 영역을 포함하는 대역 통과 필터.
  10. 제9항에 있어서,
    상기 제2 도체 패턴 중 적어도 일부는 전기적으로 접지되는 대역 통과 필터.
  11. 제9항에 있어서,
    상기 복수의 커패시터의 용량과, 상기 복수의 비아 홀의 개수 및 형상 중 적어도 하나에 의해 결정되는 억압 주파수를 갖는 대역 통과 필터.
  12. 제9항에 있어서,
    상기 복수의 비아 홀 중 적어도 일부는 나선형(spiral) 형상을 갖는 대역 통과 필터.
  13. 제9항에 있어서,
    상기 기판은 인쇄 회로 기판이며,
    상기 복수의 커패시터는 하나 이상의 적층형 세라믹 커패시터를 포함하는 대역 통과 필터.
KR1020120154554A 2012-12-27 2012-12-27 대역 통과 필터 KR101444555B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120154554A KR101444555B1 (ko) 2012-12-27 2012-12-27 대역 통과 필터
US13/844,004 US9525394B2 (en) 2012-12-27 2013-03-15 Band pass filter
CN201310115376.2A CN103905011A (zh) 2012-12-27 2013-04-03 带通滤波器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120154554A KR101444555B1 (ko) 2012-12-27 2012-12-27 대역 통과 필터

Publications (2)

Publication Number Publication Date
KR20140084751A true KR20140084751A (ko) 2014-07-07
KR101444555B1 KR101444555B1 (ko) 2014-09-24

Family

ID=50996188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120154554A KR101444555B1 (ko) 2012-12-27 2012-12-27 대역 통과 필터

Country Status (3)

Country Link
US (1) US9525394B2 (ko)
KR (1) KR101444555B1 (ko)
CN (1) CN103905011A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109921758B (zh) * 2019-03-25 2022-03-25 合肥联宝信息技术有限公司 电路板及滤波电路
CN114051694B (zh) * 2019-07-03 2023-01-20 株式会社村田制作所 高频模块以及通信装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100314620B1 (ko) 1999-12-18 2001-11-15 이형도 적층형 필터의 제조방법
JP3494120B2 (ja) * 2000-04-28 2004-02-03 株式会社村田製作所 積層型ｌｃ部品
JP3804481B2 (ja) * 2000-09-19 2006-08-02 株式会社村田製作所 デュアルモード・バンドパスフィルタ、デュプレクサ及び無線通信装置
JP3788384B2 (ja) * 2001-05-30 2006-06-21 株式会社村田製作所 誘電体フィルタ、誘電体デュプレクサ、および通信装置
KR100577006B1 (ko) * 2003-12-24 2006-05-10 한국전자통신연구원 비대칭 주파수 특성을 갖는 마이크로스트립 교차결합대역통과필터
KR100605425B1 (ko) * 2004-10-18 2006-07-28 한국전자통신연구원 마이크로스트립형 대역통과필터
US7606184B2 (en) * 2005-01-04 2009-10-20 Tdk Corporation Multiplexers employing bandpass-filter architectures
CN101116157A (zh) * 2005-02-10 2008-01-30 双信电机株式会社 电子部件
US20090033439A1 (en) * 2005-06-13 2009-02-05 Taiyo Yuden Co., Ltd. Multilayer filter
KR100758303B1 (ko) * 2005-12-08 2007-09-12 한국전자통신연구원 유전체 도파관을 이용한 대역저지필터
US7671706B2 (en) 2006-04-14 2010-03-02 Murata Manufacturing Co., Ltd High frequency multilayer bandpass filter
KR100956303B1 (ko) * 2006-04-14 2010-05-10 가부시키가이샤 무라타 세이사쿠쇼 적층 대역 통과 필터
JP4724136B2 (ja) * 2007-02-22 2011-07-13 株式会社エヌ・ティ・ティ・ドコモ 可変共振器、可変フィルタ、電気回路装置
KR100969766B1 (ko) 2007-09-13 2010-07-09 광운대학교 산학협력단 개선된 집적 수동 소자 기판내장형 대역통과 필터
TWI350610B (en) * 2008-07-29 2011-10-11 Ind Tech Res Inst Band-pass filter circuit and multi-layer structure and method thereof
CN102150364B (zh) * 2008-11-04 2013-12-11 株式会社村田制作所 弹性波滤波装置
WO2011114851A1 (ja) * 2010-03-18 2011-09-22 株式会社村田製作所 高周波積層部品および積層型高周波フィルタ
CN102800909B (zh) * 2012-07-31 2015-05-27 深圳光启创新技术有限公司 多模滤波器

Also Published As

Publication number Publication date
US9525394B2 (en) 2016-12-20
KR101444555B1 (ko) 2014-09-24
CN103905011A (zh) 2014-07-02
US20140184357A1 (en) 2014-07-03

Similar Documents

Publication Publication Date Title
US10110191B2 (en) High-frequency laminated component and laminated high-frequency filter
US8212633B2 (en) Laminated band pass filter
JP2007129565A (ja) ローパスフィルタ
US10110196B2 (en) Electronic component
TWI491101B (zh) 疊層型帶通濾波器
US8283990B2 (en) Signal transmission communication unit and coupler
KR20030071826A (ko) 고주파수 인쇄 회로 기판 비아
TW201929428A (zh) 積層帶通濾波器
JP2013232613A (ja) 配線基板及び電子機器
JP2015061258A (ja) Ｅｂｇ構造体、半導体デバイスおよび回路基板
US11699544B2 (en) Coil component and filter circuit including same
JPWO2017169102A1 (ja) 電子部品
JP2004312065A (ja) 受動部品
US9148108B2 (en) Band pass filter
KR101444555B1 (ko) 대역 통과 필터
US10827613B2 (en) Multilayer circuit board, multilayer electronic component, and module
US10382000B2 (en) Circuit board, filter circuit using the same, and capacitance element
KR20150002345A (ko) 대역 통과 필터
JP5285951B2 (ja) バンドパスフィルタ及び積層型バンドパスフィルタ。
JP2006101556A (ja) 受動部品
JP6981584B2 (ja) 多層基板、回路装置、およびフィルタ回路基板
JP2002217667A (ja) 積層ｌｃフィルタ
JPWO2006085465A1 (ja) Ｌｃフィルタ複合モジュール
KR20230021980A (ko) 복합 소자
JP2009194567A (ja) 機能シート

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 6