KR20140075623A - 금속 화합물막의 성막 방법, 성막 장치 및 전자 제품 - Google Patents

금속 화합물막의 성막 방법, 성막 장치 및 전자 제품 Download PDF

Info

Publication number
KR20140075623A
KR20140075623A KR1020130153352A KR20130153352A KR20140075623A KR 20140075623 A KR20140075623 A KR 20140075623A KR 1020130153352 A KR1020130153352 A KR 1020130153352A KR 20130153352 A KR20130153352 A KR 20130153352A KR 20140075623 A KR20140075623 A KR 20140075623A
Authority
KR
South Korea
Prior art keywords
substance
film
metal compound
compound film
gas
Prior art date
Application number
KR1020130153352A
Other languages
English (en)
Other versions
KR101761449B1 (ko
Inventor
요시히로 다케자와
가츠시게 하라다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20140075623A publication Critical patent/KR20140075623A/ko
Application granted granted Critical
Publication of KR101761449B1 publication Critical patent/KR101761449B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28229—Making the insulator by deposition of a layer, e.g. metal, metal compound or poysilicon, followed by transformation thereof into an insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 막 두께가 얇을지라도 조성비의 한계를 넓힐 수 있고, 조성비의 조정의 자유도를 향상시키는 것도 가능한 금속 화합물막의 성막 방법을 제공한다.
본 발명의 금속 화합물막의 성막 방법은 피처리체 상에 어느 한쪽이 금속인 제1 물질과 제2 물질을 포함한 금속 화합물막을 성막하는 금속 화합물막의 성막 방법이며, (1) 상기 피처리체에 상기 제1 물질을 포함하는 원료 가스를 공급하여, 상기 피처리체 상에 상기 제1 물질을 흡착시키는 공정과, (2) 상기 제1 물질이 흡착된 상기 피처리체에 상기 제2 물질을 포함하는 원료 가스를 공급하여, 상기 제1 물질이 흡착된 상기 피처리체 상에 상기 제2 물질을 흡착시키는 공정과, (3) 상기 피처리체 상에 흡착된 상기 제1 물질 및 상기 제2 물질에 대하여, 상기 제1 물질 및 상기 제2 물질과는 상이한 제3 물질을 화합시키는 공정을 구비한다.

Description

금속 화합물막의 성막 방법, 성막 장치 및 전자 제품{METHOD AND APPARATUS OF FORMING METAL COMPOUND FILM, AND ELECTRONIC PRODUCT}
본 발명은, 금속 화합물막의 성막 방법, 성막 장치 및 전자 제품에 관한 것이다.
반도체 집적 회로 장치의 미세화가 진행되고 있다. 종래부터 트랜지스터의 게이트 절연막에는, SiO2(이산화실리콘)가 사용되어 왔다. 그러나, 트랜지스터의 미세화의 진전에 의해, 게이트 절연막의 두께가, 터널 효과에 의해 전자가 SiO2를 통과하여, 절연성을 유지할 수 없는 두께까지 얇아지게 되었다. 따라서, SiO2보다도 비유전율이 높은 High-k(고유전율) 재료가 모색되었다. 게이트 절연막에 High-k 재료를 사용하여, 고유전율화함으로써, 게이트 절연막의 실효적인 막 두께(SiO2 환산)를 두껍게 할 수 있어, 터널 효과에 의한 박막화의 한계를 극복할 수 있기 때문이다.
High-k 재료는, 금속 화합물, 예를 들어, 금속 산화물이나 금속 질화물의 재료로서 선택된다. 대표적인 High-k 재료는, HfSiOx(하프늄실리케이트)가 있다.
종래의 HfSiOx막의 성막 방법은, 예를 들어, 특허문헌 1에 기재되어 있다. 특허문헌 1에 기재된 성막 방법은, 다음과 같은 공정을 가지고 있다. (1) Hf(하프늄) 전구체 가스(원료 가스)를 공급하여, 기판 상에 Hf층을 형성한다. (2) 산화제 가스를 공급하여, Hf층을 산화하여 HfOx(하프늄 산화물)층으로 한다. (3) Si(실리콘) 전구체 가스(원료 가스)를 공급하여, HfOx층 상에 Si층을 형성한다. (4) 산화제 가스를 공급하여, Si층을 산화하여 SiOx(실리콘 산화물)층으로 한다. 이들 (1)∼(4) 공정을 반복하여, HfOx층 및 SiOx층을 라미네이트해 간다. 이 라미네이트를 설계 막 두께로 될 때까지 반복함으로써, HfOx층과 SiOx층을 라미네이트한 HfSiOx막이 성막된다.
또한, HfSiOx로 대표되는 High-k 재료는, 특허문헌 2의 단락 0014나 단락 0035에도 기재되어 있는 바와 같이 게이트 절연막 외에, 캐패시터의 유전체막의 재료로서도, 그 이용이 기대되고 있다.
High-k 재료를 캐패시터의 유전체막으로서 이용하는 종래의 성막 방법은, 기본적으로 다음과 같은 공정을 가지고 있다. (1) Hf 전구체 가스 및 Si 전구체 가스를 동시 또는 연속해서 공급하여, Hf 전구체 및 Si 전구체를 기판 상에 흡착시킨다. 또한, 특허문헌 2의 단락 0020에, 기판 표면 상에 화학 흡수 및/또는 물리 흡수라고 기재되어 있다. 화학 흡수라는 것은 화학 흡착을 말하는 것이며, 화학 흡착된 경우에는, 기판 상에는 HfSix(하프늄실리사이드)층이 형성될 것이다. (2)산화제 가스를 공급하여, 상기 흡착층, 혹은 HfSix층을 산화하여 HfSiOx층으로 한다. 이들 (1)∼(2) 공정을 반복하여, HfSiOx층을 라미네이트해 간다. 이 라미네이트를 설계 막 두께로 될 때까지 반복함으로써, HfSiOx층을 라미네이트한 HfSiOx막이 성막된다.
일본 특허 출원 공표 제2009-545138호 공보 일본 특허 출원 공표 제2005-536064호 공보
엄밀하게 말하면, HfSiOx막의 특성이나 성질은, Hf와 Si의 조성비에 의해 변한다. 조성비의 변화에 기인한 특성이나 성질의 변화는, 오늘까지 허용 범위의 범주이며, 문제로는 되지 않았다. 그러나, 한층 더한 박막화가 진행되면, 약간의 특성이나 성질의 변화가, 반도체 집적 회로 장치에 큰 영향을 주는 것이 현저하게 나타나게 되었다. 따라서, HfSiOx막의 용도마다 최적의 특성이나 성질로 되도록, 성막 시에 Hf와 Si의 조성비를 고정밀도로 또한 섬세하게 조정하는 것이 요구되고 있다.
특허문헌 1에는, 조성비를 조정하는 방법에 관한 기재는 없다. 그러나 만일 조성비를 조정한다면, (1) 공정에서 형성되는 Hf막의 막 두께 및 (3) 공정에서 형성되는 Si막의 막 두께에 의해 조정될 것이다.
마찬가지로, 특허문헌 2에도 조성비를 조정하는 방법에 관한 기재는 없다. 그러나, 만일 조성비를 조정한다면, (1) 공정에서 공급하는 Hf 원료 가스 및 Si 원료 가스의 도입량에 의해 조정될 것이다.
한층 더한 박막화가 요구된 게이트 절연막이나 캐패시터의 유전체막에 대하여 HfSiOx막을 사용하는 경우, Hf와 Si의 조성비를 때로는 대담하게 조정해야 하는 경우도 있다.
예를 들어, Hf:Si＝90:10∼95:5와 같이, Hf가 매우 리치한 HfSiOx막을 얻는 경우이다. 이러한 HfSiOx막을 얻으려고 하는 경우, 특허문헌 1에 기재된 HfOx층과 SiOx층을 라미네이트해 가는 방법에서는, Hf:Si의 조성비가 Si막의 성장 레이트에 율속되고, 얇은 막 두께하에서는 조성비의 한계가 나온다. 예를 들어, Si막을 가장 얇게 성막 가능한 막 두께가 1㎚이었다고 하자. 그러면, Hf:Si의 조성비를 90:10으로 하고자 하는 경우에는, Hf막에는 9㎚의 막 두께가 필요로 된다.
즉, HfOx층과 SiOx층을 라미네이트해 가는 방법에서는, Hf:Si의 조성비가 90:10인 HfSiOx막을 성막하려고 하면, 막 두께는 10㎚(＝1㎚＋9㎚)가 대략적인 한계로 된다. 또한, Hf:Si의 조성비를 95:5로 인상한 경우에는, 필요한 Hf막의 막 두께는 19㎚로 된다. 따라서, Hf:Si의 조성비가 95:5인 HfSiOx막에서는, 막 두께는 20㎚(＝1㎚＋19㎚)가 대략적인 한계로 된다.
또한, 특허문헌 2에 기재된 HfSiOx층을 라미네이트해 가는 방법에서는, Hf와 Si의 비율이, 웨이퍼 온도가 상승함에 따라 Hf의 비율이 감소하고, Si의 비율이 증가한다. 이것은, 특허문헌 2의 단락 0034에 기재되어 있다. 특허문헌 2에 따르면, 웨이퍼 온도가 350℃에서는, HfSiOx막의 원자의 비율은 Hf:20.3％, Si:10.9％이며, 웨이퍼 온도 400℃에서는, Hf:18.5％, Si:13.3％이다. 이와 같이 HfSiOx층을 라미네이트해 가는 방법에서는, 웨이퍼 온도를 상승시키면, Hf의 비율이 감소하고, Si의 비율이 증가하는 경향이 있다. 이 때문에, Si에 대하여 Hf의 비율을 크게 증가시키는 것이 어렵고, 조성비의 조정에 관한 자유도가 적다. 또한, 특허문헌 2에서, Hf 전구체 가스 및 Si 전구체 가스는 Hf의 공급 1회마다 산화를 반복한다. 이것으로부터, 예를 들어, Hf:Si＝90:10∼95:5와 같이, Hf가 매우 리치한 HfSiOx막을 얻는 것은 곤란하다.
본 발명은, 막 두께가 얇을지라도 조성비의 한계를 넓힐 수 있고, 또한, 조성비의 조정에 관한 자유도를 향상시키는 것도 가능한 금속 화합물막의 성막 방법과 그 성막 방법을 실시하는 것이 가능한 성막 장치 및 그 성막 방법을 이용하여 제조된 전자 제품을 제공한다.
본 발명의 일 형태에 따른 금속 화합물막의 성막 방법은, 피처리체 상에, 어느 한쪽이 금속인 제1 물질과 제2 물질을 포함한 금속 화합물막을 성막하는 금속 화합물막의 성막 방법으로서, (1) 상기 피처리체에 상기 제1 물질을 포함하는 원료 가스를 공급하여, 상기 피처리체 상에 상기 제1 물질을 흡착시키는 공정과, (2) 상기 제1 물질이 흡착된 상기 피처리체에 상기 제2 물질을 포함하는 원료 가스를 공급하여, 상기 제1 물질이 흡착된 상기 피처리체 상에 상기 제2 물질을 흡착시키는 공정과, (3) 상기 피처리체 상에 흡착된 상기 제1 물질 및 상기 제2 물질에 대하여, 상기 제1 물질 및 상기 제2 물질과는 상이한 제3 물질을 화합시키는 공정을 구비하고, 상기 (1) 공정을, 목적으로 하는 상기 제1 물질과 상기 제2 물질의 조성비에 따라, 적어도 2회 반복하고, 상기 (2) 공정을, 상기 목적으로 하는 상기 제1 물질과 상기 제2 물질의 조성비에 따라, 적어도 1회 행한다.
본 발명의 다른 형태에 따른 성막 장치는, 피처리체를 수용하고, 그 수용한 상기 피처리체 상에 대하여, 어느 한쪽이 금속인 제1 물질과 제2 물질을 포함한 금속 화합물막을 성막하는 금속 화합물막의 성막 장치로서, 상기 금속 화합물막의 성막 처리를 실시하는 처리실과, 상기 처리실 내에, 상기 제1 물질을 포함하는 가스를 공급하는 제1 가스 공급 기구와, 상기 처리실 내에, 상기 제2 물질을 포함하는 가스를 공급하는 제2 가스 공급 기구와, 상기 처리실 내에, 상기 제1 물질 및 상기 제2 물질과는 상이한 제3 물질을 공급하는 제3 가스 공급 기구와, 상기 처리실 내에, 불활성 가스를 공급하는 불활성 가스 공급 기구와, 상기 처리실 내를 배기하는 배기 기구와, 상기 성막 장치를 제어하는 제어 장치를 구비하고, 상기 제어 장치가, 상기 제1 형태에 따른 금속 화합물막의 성막 방법을 실시한다.
본 발명의 또 다른 형태에 따른 전자 제품은, 어느 한쪽이 금속인 제1 물질과 제2 물질을 포함한 금속 화합물막을 구비한 전자 제품으로서, 금속 화합물막이, 상기 제1 형태에 따른 금속 화합물막의 성막 방법에 따라 형성되어 있다.
본 발명에 따르면, 막 두께가 얇을지라도 조성비의 한계를 넓힐 수 있고, 또한, 조성비의 조정의 자유도를 향상시키는 것도 가능한 금속 화합물막의 성막 방법과 그 성막 방법을 실시하는 것이 가능한 성막 장치 및 그 성막 방법을 이용하여 제조된 전자 제품을 제공할 수 있다.
도 1은 본 발명의 제1 실시 형태에 따른 금속 화합물막의 성막 방법의 일례를 개략적으로 나타내는 흐름도.
도 2a는 본 발명의 제1 실시 형태에 따른 금속 화합물막의 성막 방법의 주요한 공정을 개략적으로 나타내는 단면도.
도 2b는 본 발명의 제1 실시 형태에 따른 금속 화합물막의 성막 방법의 주요한 공정을 개략적으로 나타내는 단면도.
도 2c는 본 발명의 제1 실시 형태에 따른 금속 화합물막의 성막 방법의 주요한 공정을 개략적으로 나타내는 단면도.
도 2d는 본 발명의 제1 실시 형태에 따른 금속 화합물막의 성막 방법의 주요한 공정을 개략적으로 나타내는 단면도.
도 3a는 Hf 및 Si의 제1 흡착 모드를 모식적으로 나타내는 도면.
도 3b는 Hf 및 Si의 제1 흡착 모드를 모식적으로 나타내는 도면.
도 3c는 Hf 및 Si의 제1 흡착 모드를 모식적으로 나타내는 도면.
도 3d는 Hf 및 Si의 제1 흡착 모드를 모식적으로 나타내는 도면.
도 3e는 Hf 및 Si의 제1 흡착 모드를 모식적으로 나타내는 도면.
도 4a는 Hf 및 Si의 제2 흡착 모드를 모식적으로 나타내는 도면.
도 4b는 Hf 및 Si의 제2 흡착 모드를 모식적으로 나타내는 도면.
도 4c는 Hf 및 Si의 제2 흡착 모드를 모식적으로 나타내는 도면.
도 4d는 Hf 및 Si의 제2 흡착 모드를 모식적으로 나타내는 도면.
도 4e는 Hf 및 Si의 제2 흡착 모드를 모식적으로 나타내는 도면.
도 4f는 Hf 및 Si의 제2 흡착 모드를 모식적으로 나타내는 도면.
도 5는 본 발명의 제2 실시 형태에 따른 성막 장치의 일례를 개략적으로 나타내는 단면도.
이하, 본 발명의 몇몇 실시 형태를 도면을 참조하여 설명한다. 또한, 전체 도면에 걸쳐, 공통의 부분에는 공통의 참조 부호를 부여한다.
(제1 실시 형태)
도 1은 본 발명의 제1 실시 형태에 따른 금속 화합물막의 성막 방법의 일례를 개략적으로 나타내는 흐름도, 도 2a∼도 2d는 그 주요한 공정을 개략적으로 나타내는 단면도이다.
본 예에서는, 금속 화합물막의 재료로서 하프늄실리케이트(이하 HfSiOx)를 성막하는 예를 나타낸다.
우선, 도 1의 스텝 S1 및 도 2a에 나타내는 바와 같이, 피처리체를 준비한다. 피처리체의 일례는, 실리콘 웨이퍼(W)이다. 준비한 실리콘 웨이퍼(W)는, 성막 장치의 처리실(도 5 참조하여 후술한다)에 수용된다.
다음으로, 도 1의 스텝 S2 및 도 2b에 나타내는 바와 같이, 처리실에 수용된 실리콘 웨이퍼(W)에 물질 A를 포함하는 원료 가스를 공급하여, 실리콘 웨이퍼(W)(피처리체) 상에 물질 A를 흡착시킨다. 본 예에서는 물질 A는 하프늄(이하 Hf)이며, Hf를 포함하는 원료 가스의 일례는 테트라키스(디메틸아미노)하프늄(이하 TDMAH)이다. 이에 의해, 실리콘 웨이퍼(W) 상에는 Hf 흡착층(1)이 형성된다. 흡착 처리 조건의 일례는, 다음과 같다.
원료 가스: TDMAH
원료 가스 유량: 1g/min
처리 압력: 13.3㎩∼266㎩(0.1∼2Torr)
처리 온도: 250℃
처리 시간: 30sec
(또한, 본 명세서에 있어서는, 1Torr를 133㎩이라고 정의함.)
다음으로, 도 1의 스텝 S3에 나타내는 바와 같이, 스텝 S2에 이어서, 스텝 S2를 행한 처리실 내를 배기한 후, 이 처리실 내를, 불활성 가스를 사용하여 퍼지한다(제1 퍼지). 불활성 가스의 일례는 질소(이하 N2) 가스이다.
다음으로, 도 1의 스텝 S4에 나타내는 바와 같이, 스텝 S2, S3의 반복 횟수가, 제1 설정 사이클수인지 여부를 판단한다. 제1 설정 사이클수에 도달하지 않은 경우(아니오)에는, 제1 설정 사이클수에 도달할 때까지 스텝 S2, S3을 반복한다. 제1 설정 사이클수에 도달한 경우(예)에는, 스텝 S5로 진행한다.
도 1의 스텝 S5 및 도 2c에 나타내는 바와 같이, Hf가 흡착된 실리콘 웨이퍼(W)에 물질 B를 포함하는 원료 가스를 공급하여, Hf가 흡착된 실리콘 웨이퍼(W)(피처리체) 상에 물질 B를 흡착시킨다. 본 예에서는 물질 B는 실리콘(이하 Si)이며, Si를 포함하는 원료 가스의 일례는 디이소프로필아미노실란(DIPAS)이다. 이에 의해, Hf 흡착층(1)이 형성된 실리콘 웨이퍼(W) 상에는 Si 흡착층(2)이 형성된다. 흡착 처리 조건의 일례는, 다음과 같다.
원료 가스: DIPAS
원료 가스 유량: 250sccm
처리 압력: 13.3㎩∼13300㎩(0.1∼100Torr)
처리 온도: 250℃
처리 시간: 30sec
다음으로, 도 1의 스텝 S6에 나타내는 바와 같이, 스텝 S5에 이어서, 스텝 S5를 행한 처리실 내를 배기한 후, 이 처리실 내를, 불활성 가스를 사용하여 퍼지한다(제2 퍼지). 전술한 바와 같이, 불활성 가스의 일례는 질소(이하 N2) 가스이다.
다음으로, 도 1의 스텝 S7에 나타내는 바와 같이, 스텝 S5, S6의 반복 횟수가, 제2 설정 사이클수인지 여부를 판단한다. 제2 설정 사이클수에 도달하지 않은 경우(아니오)에는, 제2 설정 사이클수에 도달할 때까지 스텝 S5, S6을 반복한다. 제2 설정 사이클수에 도달한 경우(예)에는, 스텝 S8로 진행한다. 스텝 S7에 있어서의 설정 사이클수는 1회이어도 상관없다.
도 1의 스텝 S8 및 도 2d에 나타내는 바와 같이, 실리콘 웨이퍼(W) 상에 흡착된 물질 A(즉, Hf) 및 물질 B(즉, Si)에 대하여, 이러한 Hf 및 Si와는 상이한 물질 C를 공급해 화합시킨다. 본 예에서는 물질 C는 산소(이하 O)이며, 화합은 산화이다. 산화제 가스의 일례는 오존(O3) 가스이다. 이에 의해, Hf 흡착층(1) 및 Si 흡착층(2)은 산화되어, HfSiOx층(3)으로 된다. 산화 처리 조건의 일례는, 다음과 같다.
산화제 가스: O3
산화제 가스 유량: 10000sccm
처리 압력: 13.3㎩∼266㎩(0.1∼2Torr)
처리 온도: 250℃
처리 시간: 60sec
다음으로, 도 1의 스텝 S9에 나타내는 바와 같이, 스텝 S8에 이어서, 스텝 S8을 행한 처리실 내를 배기한 후, 이 처리실 내를, 불활성 가스를 사용하여 퍼지한다(제3 퍼지). 전술한 바와 같이, 불활성 가스의 일례는 질소(이하 N2) 가스이다.
스텝 S8, S9는 1회만으로 종료시켜도 되지만, 2회 이상 반복하는 것도 가능하다. 2회 이상 반복하는 시퀀스로 하는 경우에는, 스텝 S10에 있어서, 스텝 S8, S9의 반복 횟수가, 제3 설정 사이클수인지 여부를 판단한다. 제3 설정 사이클수에 도달하지 않은 경우(아니오)에는, 제3 설정 사이클수에 도달할 때까지 스텝 S8, S9를 반복한다. 제3 설정 사이클수에 도달한 경우(예)에는, 스텝 S11로 진행한다. 이 시퀀스에 있어서, 스텝 S10에 있어서의 설정 사이클수는 1회이어도 상관없다.
다음으로, 도 1의 스텝 S11에 나타내는 바와 같이, 스텝 S2∼S9의 반복 횟수가, 제4 설정 사이클수인지 여부를 판단한다. 제4 설정 사이클수에 도달하지 않은 경우(아니오)에는, HfSiOx층(3)의 막 두께가 설계 막 두께에 도달하지 않은 것으로 판단한다. 따라서, 제4 설정 사이클수에 도달할 때까지 스텝 S2∼S9를 반복한다. 제4 설정 사이클수에 도달한 경우(예)에는, HfSiOx층(3)의 막 두께가 설계 막 두께에 도달하였다고 판단한다. 따라서, 성막 처리를 종료한다. 스텝 S11에 있어서의 제4 설정 사이클수는 물론 1회이어도 상관없다.
본 예에 있어서, 스텝 S2는, 목적으로 하는 Hf와 Si의 조성비에 따라 적어도 2회 반복되고, 스텝 S5도 또한, 목적으로 하는 Hf와 Si의 조성비에 따라 적어도 1회 행한다.
이와 같이 스텝 S2 및 스텝 S5를 각각 행함으로써, Hf 흡착층(1) 및 Si 흡착층(2)에는, 목적으로 하는 Hf와 Si의 조성비에 따른 원자수만큼 흡착시키는 것이 가능해진다. 그리고 HfSiOx막(3)이 설계 막 두께에 도달할 때까지, 스텝 S2∼S9를 반복함으로써, 금속 화합물막, 본 예에서는 HfSiOx막(3)이 성막된다.
<제1 흡착 모드>
도 3a∼도 3e는 Hf 및 Si의 제1 흡착 모드를 모식적으로 나타내는 도면이다.
우선, 도 3a에 나타내는 바와 같이, 예를 들어, 스텝 S2의 1회로 1원자층분의 Hf 흡착층(1)이 형성된다고 가정한다. 이 스텝 S2를 3회 반복하면, 도 3b 및 도 3c에 나타내는 바와 같이, Hf 흡착층(1)은, 제1~제3 Hf 원자층(1-1∼1-3)의 3원자층분을 얻을 수 있다.
다음으로, 도 3d에 나타내는 바와 같이, 예를 들어, 스텝 S5의 1회로 1원자층분의 Si 흡착층(2)이 형성된다고 가정한다. 이 스텝 S5을, 예를 들어, 1회 행하면, Si 흡착층(2)은, 제1 Si원자층(2-1)의 1원자층분을 얻을 수 있다. 또한, 특별히 도시는 하지 않지만, 2회 행하면, 2원자층분(즉, 제1 Si원자층(2-1) 및 제2 Si원자층(도시하지 않음))의 Si 흡착층(2)을 얻을 수 있다.
이와 같이, 예를 들어, Hf 흡착층(1)(제1~제3 Hf 원자층(1-1~1-3))의 적층수 및 Si 흡착층(2)(제1 Si원자층(2-1))의 적층수를, 목적으로 하는 Hf와 Si의 조성비에 따라 설정한다. 이 후, 도 3e에 나타내는 바와 같이, 스텝 S8에 있어서, Hf 흡착층(1)(제1~제3 Hf원자층(1-1~1-3)) 및 Si 흡착층(2)(제1 Si원자층(2-1))을, 예를 들어, 산화시킨다.
이러한 제1 흡착 모드를 갖는 성막 방법에 따르면, 예를 들어, Hf:Si＝90:10∼95:5와 같이, Hf가 매우 리치한 HfSiOx막(3)을 얻는 것이 가능해진다.
또한, 도 3a∼도 3e에 나타내는 제1 흡착 모드의 1회로, HfSiOx막(3)의 성막을 완료시키는 것도 가능하지만, 도 3a∼도 3e에 나타내는 제1 흡착 모드를, HfSiOx막(3)이 설계된 막 두께로 될 때까지 반복해도 된다. 어떻게 하든, Hf가 리치한 HfSiOx막을 얻을 수 있다.
<제2 흡착 모드>
제1 흡착 모드에 있어서는, Hf 흡착층(1)(제1~제3 Hf원자층(1-1~1-3))의 적층수 및 Si 흡착층(2)(제1 Si원자층(2-1))의 적층수를, 목적으로 하는 Hf와 Si의 조성비에 따라 설정하였다. 제1 흡착 모드는, HfSiOx막의 막 두께가 두꺼운 경우라도 적용할 수 있는 모드이다.
한편, 제2 흡착 모드는, HfSiOx막의 막 두께가 얇은 경우에 적용할 수 있는 모드이다. 구체적으로는, 제2 흡착 모드는, 피처리체의 표면의 흡착 사이트, 예를 들어, 실리콘 웨이퍼(W)의 표면에 존재하는 한정된 수의 흡착 사이트에, Hf원자 및 Si원자를 흡착시켜 가는 모드이다.
도 4a∼도 4f는 Hf 및 Si의 제2 흡착 모드를 모식적으로 나타내는 도면이다.
우선, 도 4a에 나타내는 바와 같이, 예를 들어, 스텝 S2의 1회로 실리콘 웨이퍼(W)의 표면의 흡착 사이트의 몇 개에 복수의 Hf원자가 흡착된다고 가정한다. 이 스텝 S2를, 예를 들어 3회 반복해 가면, 도 4b 및 도 4c에 나타내는 바와 같이, 해당 복수의 Hf원자를 실리콘 웨이퍼(W)의 표면의 흡착 사이트에, 순차적으로 흡착시켜 갈 수 있다.
다음으로, 도 4d에 나타내는 바와 같이, 스텝 S5에 있어서, Si원자를 실리콘 웨이퍼(W)의 표면의 남겨진 흡착 사이트에 흡착시킨다. 스텝 S2는 1회만 행하여도 되고, 예를 들어, 다 흡착되지 않으면, 도 4e에 나타내는 바와 같이, 2회 이상 행하도록 해도 된다.
이와 같이, 예를 들어, 피처리체의 표면의 흡착 사이트, 예를 들어, 실리콘 웨이퍼(W)의 표면의 흡착 사이트를, 목적으로 하는 Hf와 Si의 조성비에 따라, Hf원자 및 Si원자로 메워 간다. Hf의 비율 및 Si의 비율은, 스텝 S2의 횟수, 스텝 S5의 횟수에 따라 설정할 수 있다. 이 후, 도 4f에 나타내는 바와 같이, 스텝 S8에 있어서, 흡착된 Hf원자 및 Si원자를, 예를 들어, 산화시킨다. 이에 의해, 예를 들어, Hf:Si＝90:10∼95:5와 같이, Hf가 매우 리치한 HfSiOx막을, 매우 얇은 막 두께로 얻는 것이 가능해진다.
또한, 도 4a∼도 4f에 나타내는 제2 흡착 모드의 1회로, HfSiOx막(3)의 성막을 완료시키는 것도 가능하다. 그러나 제1 흡착 모드와 마찬가지로, 도 4a∼도 4f에 나타내는 제2 흡착 모드를, HfSiOx막(3)이 설계된 막 두께로 될 때까지 반복해도 된다.
또한, 제1 흡착 모드와 제2 흡착 모드는, 처리 시간이나 원료 가스의 유량 등을 조정함으로써 전환할 수 있다. 예를 들어, 처리 시간을 길게 하거나, 원료 가스의 유량을 많게 하면 제1 흡착 모드로 되고, 처리 시간을 짧게 하거나, 원료 가스의 유량을 적게 하면 제2 흡착 모드로 된다.
또한, 특히, 제2 흡착 모드로부터도 이해되는 바와 같이, 물질 A(본 예에서는 Hf)와 물질 B(본 예에서는 Si) 중, 금속 화합물막(본 예에서는 HfSiOx막)에 포함되는 비율을 많게 하고자 하는 물질에 대해서는, 먼저 흡착 처리를 행하는 물질 A로 하는 것이 좋다. 먼저 흡착 처리를 한 쪽이, 예를 들어, 피처리체의 표면의 흡착 사이트를 보다 많이 점유하기 쉬워지기 때문이다. 제1 실시 형태에 있어서는, Hf의 흡착 처리 후, Si의 흡착 처리를 행한다. 이 때문에, Hf가 리치한 HfSiOx막(3)이 얻어진다. 이것을, Si의 흡착 처리 후, Hf의 흡착 처리를 행하도록 하면, 반대로 Si가 리치한 HfSiOx막(3)을 얻는 것이 가능해진다.
이러한 제1 실시 형태에 따른 금속 화합물막의 성막 방법에 따르면, 막 두께가 얇을지라도 조성비의 한계를 넓힐 수 있다.
또한, 조성비의 조정에 대해서는, 상술한 바와 같이, Hf 흡착층 및 Si 흡착층의 적층수나, 예를 들어, 피처리체의 표면의 흡착 사이트에의 Hf 원자 및 Si 원자의 흡착수로 제어할 수 있으므로, 조성비의 조정에 관한 자유도를 향상시킬 수도 있다.
(제2 실시 형태)
다음으로, 본 발명의 제1 실시 형태에 따른 금속 화합물막의 성막 방법을 실시하는 것이 가능한 성막 장치(100)의 예를, 본 발명의 제2 실시 형태로서 설명한다.
도 5는 본 발명의 제2 실시 형태에 따른 성막 장치(100)의 일례를 개략적으로 나타내는 단면도이다.
도 5에 나타내는 바와 같이, 성막 장치(100)는, 하단이 개방된 천장이 있는 원통체 형상의 처리실(101)을 갖고 있다. 처리실(101)의 전체는, 예를 들어, 석영에 의해 형성되어 있다. 처리실(101) 내의 천장에는, 석영제의 천장판(102)이 설치되어 있다. 처리실(101)의 하단 개구부에는, 예를 들어, 스테인리스 스틸에 의해 원통체 형상으로 성형된 매니폴드(103)가 O링 등의 시일 부재(104)를 통해 연결되어 있다.
매니폴드(103)는 처리실(101)의 하단을 지지하고 있다. 매니폴드(103)의 하방으로부터는, 피처리체로서 복수매, 예를 들어, 50∼100매의 반도체 기판, 본 예에서는, 실리콘 웨이퍼(W)를 다단으로 적재 가능한 석영제의 웨이퍼 보트(105)가 처리실(101) 내에 삽입 가능하게 되어 있다. 이에 의해, 처리실(101) 내에 실리콘 웨이퍼(W)가 수용된다. 웨이퍼 보트(105)는 복수개의 지주(106)를 갖고, 지주(106)에 형성된 홈에 의해 복수매의 실리콘 웨이퍼(W)가 지지되도록 되어 있다.
웨이퍼 보트(105)는, 석영제의 보온통(107)을 통해 테이블(108) 상에 적재되어 있다. 테이블(108)은, 매니폴드(103)의 하단 개구부를 개폐하는, 예를 들어, 스테인리스 스틸제의 덮개부(109)를 관통하는 회전축(110) 상에 지지된다. 회전축(110)의 관통부에는, 예를 들어, 자성 유체 시일(111)이 설치되어, 회전축(110)을 기밀하게 시일하면서 회전 가능하게 지지하고 있다. 덮개부(109)의 주변부와 매니폴드(103)의 하단부 사이에는, 예를 들어, O링으로 이루어지는 시일 부재(112)가 개재하여 설치되어 있다. 이에 의해 처리실(101) 내의 시일성이 유지되어 있다. 회전축(110)은, 예를 들어, 보트 엘리베이터 등의 승강 기구(도시하지 않음)에 지지된 아암(113)의 선단에 장착되어 있다. 이에 의해, 웨이퍼 보트(105) 및 덮개부(109) 등은, 일체적으로 승강되어 처리실(101) 내에 대하여 삽입 분리된다.
성막 장치(100)는, 처리실(101) 내에, 처리에 사용하는 가스를 공급하는 처리 가스 공급 기구(114), 및 처리실(101) 내에, 불활성 가스를 공급하는 불활성 가스 공급 기구(115)를 갖고 있다.
본 예의 처리 가스 공급 기구(114)는, 물질 A를 포함하는 원료 가스로서 Hf 원료 가스 공급원(117a), 물질 B를 포함하는 원료 가스로서 Si 원료 가스 공급원(117b) 및 산화제 가스 공급원(117c)을 포함하고 있다.
불활성 가스 공급 기구(115)는, 불활성 가스 공급원(120)을 포함하고 있다.
Hf 원료 가스의 일례는 TDMAH, Si 원료 가스의 일례는 DIPAS, 산화제 가스의 일례는 오존 가스이다. 불활성 가스의 일례는 질소 가스이다. 불활성 가스는, 퍼지 가스 등에 이용된다.
Hf 원료 가스 공급원(117a)은, 유량 제어기(121a) 및 개폐 밸브(122a)를 통해, 제1 분산 노즐(123a)에 접속되어 있다. 마찬가지로, Si 원료 가스 공급원(117b) 및 산화제 가스 공급원(117c)은, 유량 제어기(121b, 121c) 및 개폐 밸브(122b, 122c)를 통해, 제2 분산 노즐(123b)[도시의 편의상 도 5 중에는 부호만 나타내어져 있다], 제3 분산 노즐(123c)에 각각 접속되어 있다.
이러한 제1~제3 분산 노즐(123a∼123c)은 석영관으로 이루어지고, 매니폴드(103)의 측벽을 내측으로 관통하여 상방향으로 굴곡되어 수직으로 연장된다. 제1~제3 분산 노즐(123a∼123c)의 수직 부분에는, 복수의 가스 토출 구멍(124)이 소정의 간격을 이격하여 형성되어 있다. 이에 의해, 각 가스는, 가스 토출 구멍(124)으로부터 수평 방향으로 처리실(101) 내를 향해 대략 균일하게 토출된다.
불활성 가스 공급원(120)은, 유량 제어기(121d) 및 개폐 밸브(122d)를 통해, 노즐(128)에 접속되어 있다. 노즐(128)은, 매니폴드(103)의 측벽을 관통하고, 그 선단으로부터 불활성 가스를, 수평 방향으로 처리실(101) 내를 향해 토출시킨다.
처리실(101) 내의, 제1~제3 분산 노즐(123a∼123c)과 반대측의 부분에는, 처리실(101) 내를 배기하기 위한 배기구(129)가 형성되어 있다. 배기구(129)는 처리실(101)의 측벽을 상하 방향으로 깎아냄으로써 가늘고 길게 형성되어 있다. 처리실(101)의 배기구(129)에 대응하는 부분에는, 배기구(129)를 덮도록 단면이 대략 ㄷ자 형상으로 성형된 배기구 커버 부재(130)가 용접에 의해 장착되어 있다. 배기구 커버 부재(130)는, 처리실(101)의 측벽을 따라 상방으로 연장되어 있고, 처리실(101)의 상방에 가스 출구(131)를 규정하고 있다. 가스 출구(131)에는, 진공 펌프 등을 포함하는 배기 기구(132)가 접속된다. 배기 기구(132)는, 처리실(101) 내를 배기함으로써 처리에 사용한 처리 가스의 배기 및 처리실(101) 내의 압력을 처리에 따른 소정의 처리 압력으로 한다.
처리실(101)의 외주에는 통체 형상의 가열 장치(133)가 설치되어 있다. 가열 장치(133)는, 처리실(101) 내에 공급된 가스를 활성화하는 동시에, 처리실(101) 내에 수용된 피처리체, 본 예에서는 실리콘 웨이퍼(W)를 가열한다.
성막 장치(100)의 각 부의 제어는, 예를 들어 마이크로프로세서(컴퓨터)로 이루어지는 컨트롤러(150)에 의해 행해진다. 컨트롤러(150)에는, 오퍼레이터가 성막 장치(100)를 관리하기 위해 커맨드의 입력 조작 등을 행하는 터치 패널이나, 성막 장치(100)의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 유저 인터페이스(151)가 접속되어 있다.
컨트롤러(150)에는 기억부(152)가 접속되어 있다. 기억부(152)는, 성막 장치(100)에서 실행되는 각종 처리를 컨트롤러(150)의 제어에 의해 실현하기 위한 제어 프로그램이나, 처리 조건에 따라 성막 장치(100)의 각 구성부에 처리를 실행시키기 위한 프로그램, 즉 레시피가 저장된다. 레시피는, 예를 들어, 기억부(152) 중의 기억 매체에 기억된다. 기억 매체는, 하드 디스크나 반도체 메모리이어도 되고, CD-ROM, DVD, 플래시 메모리 등의 가반성의 것이어도 된다. 또한, 다른 장치로부터, 예를 들어 전용 회선을 통해 레시피를 적절하게 전송시키도록 해도 된다. 레시피는, 필요에 따라, 유저 인터페이스(151)로부터의 지시 등에 의해 기억부(152)로부터 판독되고, 판독된 레시피에 따른 처리를 컨트롤러(150)가 실행함으로써, 성막 장치(100)는, 컨트롤러(150)의 제어하에서, 원하는 처리가 실시된다.
본 예에서는, 컨트롤러(150)의 제어하에서, 상기 제1 실시 형태에 따른 금속 화합물막의 성막 방법에 따른 성막 처리가 순차적으로 실시된다.
상기 제1 실시 형태에 따른 금속 화합물막의 성막 방법은, 1대의 성막 장치, 예를 들면, 도 5에 나타내는 바와 같은 성막 장치(100)를 사용함으로써, 형성할 수 있다.
또한, 본 발명에 따른 성막 장치(100)로서는 도 5에 나타내는 바와 같은 뱃치식에 한정하지 않고, 낱장식의 성막 장치이어도 된다.
(제3 실시 형태)
다음으로, 본 발명의 변형예의 몇 개를, 본 발명의 제3 실시 형태로서 설명한다.
<퍼지 가스에 대해>
우선, 퍼지 가스의 변형예를 설명한다.
상기 제1 실시 형태에서는, 퍼지 가스로서 질소 가스를 사용하였다. 이것은 질소에 한정하지 않고, 불활성 가스이면 된다. 예를 들어, 아르곤 가스 등의 제18족 원소(희가스류)를 사용하는 것도 가능하다.
단, 금속 화합물막으로서 제1 실시 형태와 같이, HfSiOx막을 성막하는 경우에는, 퍼지 가스에 질소 가스를 사용하는 것이 바람직하다. 이것은, HfSiOx막에 질소를 함유시킬 수 있어, 질소 첨가 하프늄실리케이트(HfSiON)막으로 하는 것도 가능해지기 때문이다. HfSiON막에 의하면, HfSiOx막에 비교하여, 고온 환경화에서의 성분 분리가 적다고 하는 이점이 있다.
<스텝 S8: 흡착된 물질 A, B에 물질 C를 화합시키는 공정에 대해>
다음으로, 스텝 S8의 변형예를 설명한다.
스텝 S8에서는, 물질 C로서 오존 가스를 선택하고, 물질 A, B를 산화하여 금속 화합물의 산화물로 하였다. 제1 실시 형태에서는, HfSiOx막(3)으로 하였다.
산화제로서는 산소를 포함하는 가스이면 되고, 오존 가스 외에, 산소(O2) 가스, 수증기(H2O) 등을 들 수 있다.
산화 방법으로서는, 제1 실시 형태에서는 열을 이용한 열산화로 하였지만, 산화제 가스에 포함되는 산소를 플라즈마(라디칼)화하는 플라즈마(라디칼) 산화 등도 이용하는 것이 가능하다.
또한, 산화 외에, 질화, 또는 산질화로 하는 것도 가능하다.
질화제로서는 질소를 포함하는 가스이면 되고, 암모니아(NH3) 가스 등을 들 수 있다.
질화 방법으로서는, 열질화 외에, 질화제 가스에 포함되는 질소를 플라즈마(라디칼)화하는 플라즈마(라디칼) 질화 등도 이용할 수 있다.
산질화제로서는, 질소 산화물(NOx)을 들 수 있다. 또한, 산질화 시에는 상기 산화제 및 상기 질화제를 동시에 처리실 내에 공급하도록 해도 된다.
또한, 산질화 방법은, 산화 및 질화와 마찬가지로, 열을 이용한 열산질화 외에, 질소 및 산소를 플라즈마(라디칼)화하는 플라즈마(라디칼) 산질화 등을 이용할 수 있다.
<금속에 대해>
다음으로, 금속에 관한 변형예를 설명한다.
제1 실시 형태에서는, 금속으로서 Hf를 선택하였다. 또한, Hf 원료 가스로서 TDMAH를 선택하였다. Hf 원료 가스로서는, TDMAH(테트라키스(디메틸아미노)하프늄), TEMAH(테트라키스(에틸메틸아미노)하프늄), TDEAH(테트라키스(디에틸아미노)하프늄) 및 트리스(디메틸아미노)시클로펜타디에닐하프늄 중 어느 하나를 포함하는 가스를 선택할 수 있다.
또한, 물질 A 및 물질 B의 한쪽의 금속으로서는, 하프늄(Hf), 지르코늄(Zr), 티탄(Ti) 및 알루미늄(Al) 중 어느 하나를 선택할 수 있다.
또한, Zr을 포함하는 원료 가스로서는, TEMAZ(테트라키스(에틸메틸아미노)지르코늄) 및 트리스(디메틸아미노)시클로펜타디에닐지르코늄 중 어느 하나를 포함하는 가스를 선택할 수 있다.
또한, Ti를 포함하는 가스로서는 TiCl4(사염화티탄), 펜타메틸시클로펜타디에닐티탄트리메톡사이드 및 메틸시클로펜타디에닐트리스디메틸아미노티탄 중 어느 하나를 포함하는 가스를 선택할 수 있다.
또한, Al을 포함하는 가스로서 TMA(트리메틸알루미늄)를 포함하는 가스를 선택할 수 있다.
<Si에 대해>
제1 실시 형태에서는, 물질 A 및 물질 B 중 다른 쪽에 Si를 사용하였다. Si 원료 가스로서는, 2DMAS(비스(디메틸아미노)실란), 3DMAS(트리스(디메틸아미노)실란),
4DMAS(테트라키스(디메틸아미노)실란) 및 DIPAS(디이소프로필아미노실란)중 어느 하나를 포함하는 가스를 선택할 수 있다.
또한, 제1 실시 형태에서는 물질 A 및 물질 B 중 다른 쪽에 Si를 선택하였지만, 탄소(C), 게르마늄(Ge) 등의 다른 제IV족 원소(IUPAC식 장주기표의 제14족 원소)로 변경하는 것도 가능하다.
<금속 화합물막의 응용 용도>
다음으로, 제1 실시 형태에 따라 성막된 금속 화합물막의 응용 용도를 설명한다.
예를 들어, HfSiOx는, SiO2에 비교하여 높은 비유전율을 갖는 High-k(고유전율) 재료이다. 이 때문에, 전자 제품, 예를 들어, 반도체 집적 회로 장치나 플랫 패널 디스플레이의 트랜지스터의 게이트 절연막이나, 캐패시터의 유전체막으로서 이용하는 것이 가능하다. 특히, 제1 실시 형태에 따라 성막된 금속 화합물막, 예를 들어, HfSiOx막은, 박막화하여도, 그 조성비의 한계를 넓힐 수 있고, 또한, 조성비의 조정에 관한 자유도가 높다. 이 때문에, 매우 얇은, 예를 들어, 50㎚ 이하의 유한값을 갖는 게이트 절연막 및 캐패시터의 유전체막으로서의 이용에 유리하다.
특히, 10㎚ 미만의 유한값을 갖는 게이트 절연막 및 캐패시터의 유전체막이라도, 제1 실시 형태에 따른 금속 화합물막의 성막 방법에 따르면, Hf:Si의 조성비가 90:10인 HfSiOx막을 성막할 수도 있다.
이와 같이, 제1 실시 형태에 따라 성막된 금속 화합물막은, 전자 제품, 예를 들어, 반도체 집적 회로 장치나 플랫 패널 디스플레이의 게이트 절연막이나, 캐패시터의 유전체막으로서 이용에 적합하다.
이상, 본 발명을 몇몇 실시 형태에 따라 설명하였지만, 본 발명은, 이러한 실시 형태에 한정되지 않고, 그 취지를 일탈하지 않는 범위에서 여러 가지 변형 가능하다.
예를 들어, 상기 실시 형태에 있어서는, 처리 조건을 구체적으로 예시하였지만, 처리 조건은, 상기 구체적인 예시에 한정되는 것이 아니라, 예를 들어, 처리실 내의 용적 등에 따라, 적절하게 변경이 가능하다.
그 외, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변형할 수 있다.
W: 실리콘 웨이퍼
1, 1-1∼1-3: Hf 흡착층
2, 2-1: Si 흡착층
3: HfSiOx막

Claims (17)

  1. 피처리체 상에 어느 한쪽이 금속인 제1 물질과 제2 물질을 포함한 금속 화합물막을 성막하는 금속 화합물막의 성막 방법으로서,
    (1) 상기 피처리체에 상기 제1 물질을 포함하는 원료 가스를 공급하여, 상기 피처리체 상에 상기 제1 물질을 흡착시키는 공정과,
    (2) 상기 제1 물질이 흡착된 상기 피처리체에 상기 제2 물질을 포함하는 원료 가스를 공급하여, 상기 제1 물질이 흡착된 상기 피처리체 상에 상기 제2 물질을 흡착시키는 공정과,
    (3) 상기 피처리체 상에 흡착된 상기 제1 물질 및 상기 제2 물질에 대하여, 상기 제1 물질 및 상기 제2 물질과는 상이한 제3 물질을 화합시키는 공정을 구비하고,
    상기 (1) 공정을, 목적으로 하는 상기 제1 물질과 상기 제2 물질의 조성비에 따라, 적어도 2회 반복하고,
    상기 (2) 공정을, 상기 목적으로 하는 상기 제1 물질과 상기 제2 물질의 조성비에 따라, 적어도 1회 행하고,
    상기 (3) 공정을, 적어도 1회 행하는
    금속 화합물막의 성막 방법.
  2. 제1항에 있어서,
    상기 (1) 공정 내지 상기 (3) 공정을, 상기 금속 화합물막이 설계 막 두께로 될 때까지 반복하는 금속 화합물막의 성막 방법.
  3. 제1항에 있어서,
    상기 (3) 공정이, 산화, 질화 및 산질화 중 어느 하나인 금속 화합물막의 성막 방법.
  4. 제1항에 있어서,
    상기 (1) 공정 후, 상기 피처리체를 수용한 처리실 내를 퍼지하는 공정을 계속해서 행하는 금속 화합물막의 성막 방법.
  5. 제1항에 있어서,
    상기 (2) 공정 후, 상기 피처리체를 수용한 처리실 내를 퍼지하는 공정을 계속해서 행하는 금속 화합물막의 성막 방법.
  6. 제1항에 있어서,
    상기 (3) 공정 후, 상기 피처리체를 수용한 처리실 내를 퍼지하는 공정을 계속해서 행하는 금속 화합물막의 성막 방법.
  7. 제4항에 있어서,
    상기 처리실 내를 퍼지하는 공정에서, 퍼지 가스로서 질소 가스를 사용하는 금속 화합물막의 성막 방법.
  8. 제1항에 있어서,
    상기 제1 물질과 상기 제2 물질 중, 상기 금속 화합물막에 포함되는 비율을 많게 하고자 하는 물질을, 상기 제1 물질로 하는 금속 화합물막의 성막 방법.
  9. 제1항에 있어서,
    상기 제1 물질 및 상기 제2 물질 중 어느 하나의 물질로서 하프늄, 지르코늄, 티탄, 알루미늄 중 어느 하나가 선택되는 금속 화합물막의 성막 방법.
  10. 제9항에 있어서,
    상기 하프늄을 포함하는 원료 가스로서 TDMAH(테트라키스(디메틸아미노)하프늄), TEMAH(테트라키스(에틸메틸아미노)하프늄), TDEAH(테트라키스(디에틸아미노)하프늄) 및 트리스(디메틸아미노)시클로펜타디에닐하프늄 중 어느 하나를 포함하는 가스가 선택되고,
    상기 지르코늄을 포함하는 원료 가스로서 TEMAZ(테트라키스(에틸메틸아미노)지르코늄) 및 트리스(디메틸아미노)시클로펜타디에닐지르코늄 중 어느 하나를 포함하는 가스가 선택되고,
    상기 티탄을 포함하는 원료 가스로서 TiCl4(사염화티탄), 펜타메틸시클로펜타디에닐티탄트리메톡사이드 및 메틸시클로펜타디에닐트리스디메틸아미노티탄 중 어느 하나를 포함하는 가스가 선택되고,
    상기 알루미늄을 포함하는 원료 가스로서 TMA(트리메틸알루미늄)를 포함하는 가스가 선택되는 금속 화합물막의 성막 방법.
  11. 제9항에 있어서,
    상기 제1 물질 및 상기 제2 물질 중 다른 하나의 물질로서, 제IV족 원소의 하나가 선택되는 금속 화합물막의 성막 방법.
  12. 제11항에 있어서,
    상기 제IV족 원소가, 실리콘인 금속 화합물막의 성막 방법.
  13. 제12항에 있어서,
    상기 실리콘을 포함하는 원료 가스로서 2DMAS(비스(디메틸아미노)실란), 3DMAS(트리스(디메틸아미노)실란), 4DMAS(테트라키스(디메틸아미노)실란) 및 DIPAS(디이소프로필아미노실란) 중 어느 하나를 포함하는 가스가 선택되는 금속 화합물막의 성막 방법.
  14. 피처리체를 수용하고, 수용한 상기 피처리체 상에 대하여, 어느 한쪽이 금속인 제1 물질과 제2 물질을 포함한 금속 화합물막을 성막하는 금속 화합물막의 성막 장치로서,
    상기 금속 화합물막의 성막 처리를 실시하는 처리실과,
    상기 처리실 내에, 상기 제1 물질을 포함하는 가스를 공급하는 제1 가스 공급 기구와,
    상기 처리실 내에, 상기 제2 물질을 포함하는 가스를 공급하는 제2 가스 공급 기구와,
    상기 처리실 내에, 상기 제1 물질 및 상기 제2 물질과는 상이한 제3 물질을 공급하는 제3 가스 공급 기구와,
    상기 처리실 내에, 불활성 가스를 공급하는 불활성 가스 공급 기구와,
    상기 처리실 내를 배기하는 배기 기구와,
    상기 성막 장치를 제어하는 제어 장치를 구비하고,
    상기 제어 장치가, 제1항에 기재된 금속 화합물막의 성막 방법을 실시하는 성막 장치.
  15. 어느 한쪽이 금속인 제1 물질과 제2 물질을 포함한 금속 화합물막을 구비한 전자 제품으로서,
    상기 금속 화합물막이, 제1항에 기재된 금속 화합물막의 성막 방법에 따라 형성되어 있는, 전자 제품.
  16. 제15항에 있어서,
    상기 전자 제품은, 반도체 집적 회로 장치 및 플랫 패널 디스플레이 중 어느 하나인 전자 제품.
  17. 제16항에 있어서,
    상기 어느 한쪽이 금속인 제1 물질과 제2 물질을 포함한 금속 화합물막은, 트랜지스터의 게이트 절연막 및 캐패시터의 유전체막 중 적어도 어느 한쪽에 사용되는 전자 제품.
KR1020130153352A 2012-12-11 2013-12-10 금속 화합물막의 성막 방법, 성막 장치 및 전자 제품 KR101761449B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012270670A JP6087609B2 (ja) 2012-12-11 2012-12-11 金属化合物膜の成膜方法、成膜装置、および電子製品の製造方法
JPJP-P-2012-270670 2012-12-11

Publications (2)

Publication Number Publication Date
KR20140075623A true KR20140075623A (ko) 2014-06-19
KR101761449B1 KR101761449B1 (ko) 2017-07-25

Family

ID=50881155

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130153352A KR101761449B1 (ko) 2012-12-11 2013-12-10 금속 화합물막의 성막 방법, 성막 장치 및 전자 제품

Country Status (3)

Country Link
US (1) US9234275B2 (ko)
JP (1) JP6087609B2 (ko)
KR (1) KR101761449B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017086630A1 (ko) * 2015-11-19 2017-05-26 주식회사 유진테크 머티리얼즈 유기 4족 화합물을 포함하는 전구체 조성물 및 이를 이용한 박막 형성 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110651064B (zh) * 2017-05-16 2022-08-16 Asm Ip 控股有限公司 电介质上氧化物的选择性peald
KR20190005741A (ko) * 2017-07-07 2019-01-16 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법 및 금속 산화물 막의 형성 방법
JP6654232B2 (ja) * 2018-12-25 2020-02-26 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP2021169649A (ja) * 2020-04-15 2021-10-28 東京エレクトロン株式会社 金属窒化膜を成膜する方法、及び装置
JP2022055634A (ja) 2020-09-29 2022-04-08 東京エレクトロン株式会社 成膜方法及び成膜装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100385946B1 (ko) * 1999-12-08 2003-06-02 삼성전자주식회사 원자층 증착법을 이용한 금속층 형성방법 및 그 금속층을장벽금속층, 커패시터의 상부전극, 또는 하부전극으로구비한 반도체 소자
US6984591B1 (en) 2000-04-20 2006-01-10 International Business Machines Corporation Precursor source mixtures
EP1256638B1 (en) * 2001-05-07 2008-03-26 Samsung Electronics Co., Ltd. Method of forming a multi-components thin film
KR100474847B1 (ko) * 2001-05-07 2005-03-08 삼성전자주식회사 다성분계 박막 및 그 형성 방법
JP4007044B2 (ja) * 2002-04-19 2007-11-14 ソニー株式会社 原子層蒸着法を用いた薄膜形成方法
TW200408015A (en) 2002-08-18 2004-05-16 Asml Us Inc Atomic layer deposition of high K metal silicates
CN1689147A (zh) 2003-04-17 2005-10-26 富士通株式会社 高电介质膜的形成方法
KR100555543B1 (ko) * 2003-06-24 2006-03-03 삼성전자주식회사 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
US20050056219A1 (en) 2003-09-16 2005-03-17 Tokyo Electron Limited Formation of a metal-containing film by sequential gas exposure in a batch type processing system
JP4059183B2 (ja) 2003-10-07 2008-03-12 ソニー株式会社 絶縁体薄膜の製造方法
US20050252449A1 (en) 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
US7651729B2 (en) * 2004-05-14 2010-01-26 Samsung Electronics Co., Ltd. Method of fabricating metal silicate layer using atomic layer deposition technique
JP2007088113A (ja) 2005-09-21 2007-04-05 Sony Corp 半導体装置の製造方法
JPWO2007043709A1 (ja) * 2005-10-14 2009-04-23 日本電気株式会社 半導体装置の製造方法およびその製造装置
US7795160B2 (en) 2006-07-21 2010-09-14 Asm America Inc. ALD of metal silicate films
WO2008042981A2 (en) * 2006-10-05 2008-04-10 Asm America, Inc. Ald of metal silicate films
JP2010283040A (ja) * 2009-06-02 2010-12-16 Panasonic Corp 半導体装置及びその製造方法
WO2011093203A1 (ja) * 2010-01-29 2011-08-04 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及び半導体装置
KR101147728B1 (ko) * 2010-08-02 2012-05-25 주식회사 유진테크 사이클릭 박막 증착 방법
JP2012059834A (ja) * 2010-09-07 2012-03-22 Hitachi Kokusai Electric Inc 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017086630A1 (ko) * 2015-11-19 2017-05-26 주식회사 유진테크 머티리얼즈 유기 4족 화합물을 포함하는 전구체 조성물 및 이를 이용한 박막 형성 방법

Also Published As

Publication number Publication date
US20140161706A1 (en) 2014-06-12
US9234275B2 (en) 2016-01-12
KR101761449B1 (ko) 2017-07-25
JP2014116517A (ja) 2014-06-26
JP6087609B2 (ja) 2017-03-01

Similar Documents

Publication Publication Date Title
KR101761449B1 (ko) 금속 화합물막의 성막 방법, 성막 장치 및 전자 제품
TWI604082B (zh) 矽氮化物膜之成膜方法
KR100861851B1 (ko) 실리콘 산화막 형성 방법 및 장치
KR101189495B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
KR101312461B1 (ko) 반도체 처리용의 배치 ｃｖｄ 방법과 장치 및, 컴퓨터 판독 가능한 기억 매체
TWI508174B (zh) 半導體裝置之製造方法、基板處理方法、基板處理裝置及記錄媒體
KR101874667B1 (ko) 실리콘 산탄질화물막, 실리콘 산탄화물막, 실리콘 산질화물막의 성막 방법 및 성막 장치
TWI529835B (zh) 膜形成方法及膜形成設備
US8420552B2 (en) Method of manufacturing a semiconductor device
JP5882075B2 (ja) キャパシタの製造方法、キャパシタ、およびそれに用いられる誘電体膜の形成方法
TWI523104B (zh) 半導體裝置的製造方法、基板處理方法及基板處理裝置
KR20100019952A (ko) 성막 방법 및 성막 장치
KR101552856B1 (ko) 성막 방법 및 성막 장치
JPWO2012066977A1 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
JPWO2008010546A1 (ja) 半導体デバイスの製造方法及び基板処理装置
JP2005347446A (ja) 気相成長装置、薄膜の形成方法、および半導体装置の製造方法
CN107240563B (zh) 衬底处理装置及半导体器件的制造方法
US9552981B2 (en) Method and apparatus for forming metal oxide film
US10927453B2 (en) TiN-based film and TiN-based film forming method
US8735304B2 (en) Film forming method, film forming apparatus, and storage medium
JP2012134311A (ja) 半導体デバイスの製造方法及び基板処理装置
JP2016186992A (ja) 基板処理装置、半導体装置の製造方法およびプログラム
KR101501038B1 (ko) 실리콘 산화물막 및 실리콘 질화물막의 적층 방법, 그리고 성막 장치 및 반도체 장치의 제조 방법
US20220396874A1 (en) Film-forming method and film-forming apparatus

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant